CN108780780A - 非易失性存储器装置和制造非易失性存储器装置的方法 - Google Patents

非易失性存储器装置和制造非易失性存储器装置的方法 Download PDF

Info

Publication number
CN108780780A
CN108780780A CN201780017315.9A CN201780017315A CN108780780A CN 108780780 A CN108780780 A CN 108780780A CN 201780017315 A CN201780017315 A CN 201780017315A CN 108780780 A CN108780780 A CN 108780780A
Authority
CN
China
Prior art keywords
magnetic material
layer
electrode
memory device
volatile memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780017315.9A
Other languages
English (en)
Other versions
CN108780780B (zh
Inventor
濑岛幸
濑岛幸一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN108780780A publication Critical patent/CN108780780A/zh
Application granted granted Critical
Publication of CN108780780B publication Critical patent/CN108780780B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/155—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements with cylindrical configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

根据本公开的一个实施例，非易失性存储器元件设置有：被布置为彼此面对的第一电极和第二电极；设置在第一电极与第二电极之间的第一磁性材料层和第二磁性材料层；设置在第一磁性材料层与第二磁性材料层之间的绝缘材料层；以及设置在第一磁性材料层周围的磁性材料氧化膜。

Description

非易失性存储器装置和制造非易失性存储器装置的方法
技术领域
本公开涉及通过根据磁化反转状态改变电阻值来保持信息的非易失性存储器装置及其制造方法。
背景技术
在诸如计算机的信息装置中，具有高密度和高操作速度的DRAM被广泛用作RAM(随机存取存储器)。然而，DRAM是易失性存储器，其中在断电时删除信息。因此，期望不删除信息的非易失性存储器。作为非易失性存储器的候选者，正在开发通过磁性材料的磁化来保持信息的MRAM(磁阻随机存取存储器)。
写入MRAM的方法包括通过电流磁场使磁化反转的方法和将自旋极化电子直接注入存储层以引起磁化反转的方法。注意力已经被具体地集中在自旋注入磁化反转写入系统上，该自旋注入磁化反转写入系统允许通过减小装置尺寸来减小写入电流。
顺便提及，具有自旋注入磁化反转写入系统的非易失性存储器装置具有将绝缘体膜夹在两个磁性材料层之间的结构(MTJ(磁性隧道结)结构)。为了将具有MTJ结构的非易失性存储器装置投入实际使用，需要用于将磁性材料层图案化而不发生损坏、短路和电流泄漏的技术。例如，PTL1公开了一种通过如下步骤形成MTJ结构而没有损坏的方法：停止蚀刻在中间的绝缘体膜(隧道绝缘膜)上的磁性材料层(第二磁性材料层)，对第二磁性材料层的待蚀刻的剩余部分进行氧化，然后还原氧化部分。
引用列表
专利文献
PTL1：日本未审查专利申请公开第2011-54873号
发明内容
然而，实际上难以控制蚀刻深度，并且期望进一步提高可靠性并且使特性稳定化。
期望提供一种非易失性存储器装置和制造非易失性存储器装置的方法，其允许提高可靠性并且使特性稳定化。
根据本公开的实施例的非易失性存储器装置包括：彼此面对的第一电极和第二电极；设置在第一电极与第二电极之间的第一磁性材料层和第二磁性材料层；设置在第一磁性材料层与第二磁性材料层之间的绝缘体层；以及设置在第一磁性材料层周围的氧化磁性材料膜。
根据本公开的实施例的制造非易失性存储器装置的方法包括以下处理(A)至(E)：
(A)形成第一电极和第二电极中的每一个；
(B)在第一电极与第二电极之间形成氧化磁性材料膜；
(C)在氧化磁性材料膜中形成第一磁性材料层；
(D)在第一电极与第二电极之间形成第二磁性材料层；以及
(E)在第一磁性材料层与第二磁性材料层之间形成绝缘体层。
在根据本公开的实施例的非易失性存储器装置和根据本公开的实施例的制造非易失性存储器装置的方法中，在形成氧化磁性材料膜之后，在氧化磁性材料膜中形成第一磁性材料层，这可以防止在第二磁性材料层与第一磁性材料层之间发生短路并且可以抑制装置面积的变化。
根据本公开的实施例的非易失性存储器装置和本公开的实施例的制造非易失性存储器装置的方法，在先前形成的氧化磁性材料膜中形成第一磁性材料层，这使得可以抑制短路的发生和装置面积的变化，以提高可靠性并且使特性稳定化。应注意，这里描述的效果不必受限制，并且可以包括本公开中描述的任何效果。
附图说明
图1是根据本公开第一实施例的非易失性存储器装置的配置的示意性截面图。
图2A是图1中所示的非易失性存储器装置的形状的示例的透视图。
图2B是图2中所示的非易失性存储器装置的形状的另一示例的透视图。
图3是使用图1中所示的非易失性存储器装置的非易失性存储器的配置的示意性截面图。
图4是图3中所示的非易失性存储器的等效电路图。
图5A是制造图1中所示的非易失性存储器装置的处理的示例的示意性截面图。
图5B是图5A之后的示意性截面图。
图5C是图5B之后的示意性截面图。
图6A是图5C之后的示意性截面图。
图6B是图6A之后的示意性截面图。
图6C是图6B之后的示意性截面图。
图7A是图6C之后的示意性截面图。
图7B是图7A之后的示意性截面图。
图7C是图7B之后的示意性截面图。
图8是根据本公开第二实施例的非易失性存储器装置的配置的示意性截面图。
图9A是制造图8中所示的非易失性存储器装置的处理的示例的示意性截面图。
图9B是图9A之后的示意性截面图。
图9C是图9B之后的示意性截面图。
图9D是图9C之后的示意性截面图。
图10A是图9D之后的示意性截面图。
图10B是图10A之后的示意性截面图。
图10C是图10B之后的示意性截面图。
图10D是图10C之后的示意性截面图。
图11A是图10D之后的示意性截面图。
图11B是图11A之后的示意性截面图。
图11C是图11B之后的示意性截面图。
具体实施方式
在下面，参考附图按以下顺序详细描述本公开的一些实施例。
1、第一实施例(其中磁化固定层、隧道势垒层和磁化自由层按此顺序层叠的示例)
1-1、非易失性存储器装置的配置
1-2、非易失性存储器的整体配置
1-3、制造非易失性存储器装置的方法
1-4、作用和效果
2、第二实施例(其中磁化自由层、隧道势垒层和磁化固定层按此顺序层叠的示例)
2-1、非易失性存储器装置的配置
2-2、制造非易失性存储器装置的方法
<1、第一实施例>
(1-1、非易失性存储器装置的配置)
图1示意性地示出了根据本公开第一实施例的非易失性存储器装置10的截面配置。非易失性存储器装置10在彼此面对的下电极11(第一电极)与上电极17(第二电极)之间具有所谓的MTJ结构。在MTJ结构中，将绝缘体层(隧道势垒层13)夹在两个磁性材料层(磁化固定层12和磁化自由层14)之间。图2A和图2B是非易失性存储器装置10的透视图。在非易失性存储器装置10中，磁化固定层12(第二磁性材料层)、隧道势垒层13和磁化自由层14(第一磁性材料层)按此顺序层叠，并且在磁化自由层14与上电极17之间设置盖层16。在根据本实施例的非易失性存储器装置10中，通过还原在隧道势垒层13上设置的氧化磁性材料膜15的一部分来形成磁化自由层14，并且氧化磁性材料膜15保留在磁化自由层14周围。
下电极11具有例如单层结构，该单层结构包括铜(Cu)、铝(Al)、金(Au)、铂(Pt)、钛(Ti)、钼(Mo)、钽(Ta)、钨(W)、TiN、TiW、WN、硅化物等。替选地，下电极11可以具有例如层叠结构，该层叠结构包括基底层和在基底层上形成的Cu层、Au层、Pt层等。基底层包括钌(Ru)、镁(Mg)、钙(Ca)、钒(V)、铌(Nb)、锰(Mn)、铁(Fe)、钴(Co)、镍(Ni)、铬(Cr)或Ti中的至少一种、或包含这些元素的氧化物。在基底层的Y轴方向上的膜厚度(以下简称为“厚度”)过厚的情况下，平滑性劣化，而在基底层的厚度过薄的情况下，基底层无法起作用。因此，例如，基底层的厚度优选在3nm至30nm(包括两端)的范围内。此外，下电极11可以包括单层或层叠结构，该单层包括Ta等，该层叠结构包括Cu、Ti等。例如，下电极11可通过以溅射法为例的PVD法来形成。
磁化固定层12具有固定的磁化方向，并且用作磁化自由层14的记录信息(磁化方向)的参考。磁化固定层12是信息的参考，并且磁化固定层12的磁化方向是不允许通过写入或读取来改变的。然而，磁化固定层12的磁化方向不一定固定到特定方向，并且仅需要磁化固定层12的磁化比磁化自由层14的磁化可移动性更小。构成磁化固定层12的材料的示例包括诸如镍(Ni)、Fe和Co的铁磁材料及其合金(例如，Co-Fe、Co-Fe-Ni、Fe-Pt、Ni-Fe等)。另外，示例包括通过将非磁性元素(例如，Ta、硼(B)、锶(Sr)、Pt、硅(Si)、碳(C)、氮(N)等)混合到这些合金中制备的合金、包括Co、Fe和Ni中的一种或多种的氧化物(例如，铁氧体：Fe-MnO等)、被称为半金属铁磁材料的一组金属间化合物(赫斯勒合金：NiMnSb、Co2MnGe、Co2MnSi、Co2CrAl等)、和氧化物(例如，(La，Sr)MnO3、CrO2、Fe3O4等)。替选地，可以将钆(Gd)添加到这些合金。
磁化固定层12基本上具有任何结晶度，并且可以是多晶的、单晶的或非晶的。
磁化固定层12可以具有例如层叠的铁磁结构(这是具有反铁磁耦合的层叠结构，并且也被称为合成反铁磁耦合(SAF：Synthetic Antiferromagnet))，或者可以具有静磁耦合结构。此外，反铁磁材料层可以与磁化固定层12相邻设置。将反铁磁材料层设置成与磁化固定层12相邻使得可以通过在这两个层之间发生的交换相互作用获得强的单向磁性各向异性。层叠的铁磁结构例如具有包括磁性材料层/Ru层/磁性材料层的三层结构(具体地，例如，包括CoFe/Ru/CoFe的三层结构，以及包括CoFeB/Ru/CoFeB的三层结构)，并且指示两个磁性材料层的层间交换耦合通过钌层的厚度变为反铁磁性或铁磁性的结构(例如，参见S.S.Parkin等人，物理评论快报(Physical Review Letter)，5月7日，第2304-2307页(1990))。此外，通过从磁性材料层的端面泄漏的磁场在两个磁性材料层中获得反铁磁耦合的结构被称为静磁耦合结构。构成反铁磁材料层的材料可以是铁-锰合金、镍-锰合金、铂-锰合金、铱-锰合金、铑-锰合金、氧化钴或氧化镍。为了提高反铁磁材料层的结晶度，可以在下电极11与反铁磁材料层之间形成包括Ta、Cr、Ru、Ti等的基底层。此外，磁化固定层12可以包括各种磁性半导体，并且可以是软磁(软膜)或硬磁(硬膜)。
隧道势垒层13将磁化自由层14和磁化固定层12在磁性上彼此分离，并且允许隧道电流通过。构成隧道势垒层13的材料的示例包括绝缘材料，例如氧化铝(AlOX)、氮化铝(AlN)、氧化镁(MgO)、氮化镁、氧化硅(SiOx)、氮化硅(SiNx)、TiO2、Cr2O3、Ge、NiO、CdOX、HfO2、Ta2O5、BN和ZnS。隧道势垒层13可以具有例如0.5nm至2nm的厚度。
隧道势垒层13例如可通过对通过溅射法形成的金属膜进行氧化或氮化来获得。具体地，在使用氧化铝(AlOX)或氧化镁(MgO)作为构成隧道绝缘膜的绝缘材料的情况下，可以例示：在空气中对通过溅射法形成的Al或Mg进行氧化的方法，对通过溅射法形成的Al或Mg进行等离子体氧化的方法，使用通过溅射法形成的ICP、Al或Mg进行等离子体氧化的方法，在氧气中对通过溅射法形成的Al或Mg进行自然氧化的方法，通过氧自由基对通过溅射法形成的Al或Mg进行氧化的方法，利用紫外线照射通过溅射法形成的Al或Mg同时在氧气中对Al或Mg进行自然氧化的方法，通过反应溅射法形成Al或Mg的膜的方法，或者通过溅射法形成AlOx或MgO的膜的方法。这些层可通过溅射法、离子束沉积法，以真空沉积法为例的物理气相沉积(PVD)法或由ALD(原子层沉积(Atomic Layer Deposition))代表的化学气相沉积(CVD)法形成。
磁化自由层14对应于施加在下电极11与上电极17之间的电压而改变其磁化方向，并且通过磁化方向将信息记录在非易失性存储器装置10中。与磁化固定层12一样，构成磁化自由层14的材料的示例包括诸如Ni、Fe和Co的铁磁材料及其合金(例如，Co-Fe、Co-Fe-Ni、Fe-Pt、Ni-Fe等)。另外，示例包括通过将非磁性元素(例如，Ta、B、Sr、Pt、Si、C、N等)混合到这些合金中而制备的合金，包括Co、Fe和Ni中的一种或多种的氧化物(例如，铁氧体：Fe-MnO等)，被称为半金属铁磁材料的一组金属间化合物(赫斯勒合金：NiMnSb、Co2MnGe、Co2MnSi、Co2CrAl等)、和氧化物(例如，(La，Sr)MnO3、CrO2、Fe3O4等)。替选地，可以将Gd添加到这些合金。磁化自由层14可以具有单层结构或层叠结构，在该层叠结构中层叠多个不同的铁磁材料层。替选地，磁化自由层14可以具有层叠结构，在该层叠结构中层叠铁磁材料层和非磁性材料层。
磁化自由层14基本上具有任何结晶度，并且可以是多晶的、单晶的或非晶的。
如上所述，通过还原氧化磁性材料膜15的一部分来形成磁化自由层14。具体地，如稍后将详细描述的，在隧道势垒层13上形成氧化磁性材料膜15，然后在氧化磁性材料膜15上形成绝缘膜18作为掩膜。在绝缘膜18中形成窗口18A(参见图5C)，并且窗口18A中的氧化磁性材料膜15被还原以形成磁化自由层14。如图2A和图2B所示，磁化自由层14具有直径小于磁化固定层12和隧道势垒层13的圆柱形状，并且被氧化磁性材料膜15包围。磁化自由层14在XZ平面中的平面形状是基本上正圆形形状。例如，磁化自由层14的侧表面与稍后将描述的盖层16一起形成与下电极11的平面(XZ平面)内方向垂直的表面。
氧化磁性材料膜15包括包含构成上述磁化自由层14的元素的氧化物。具体地，例如，在磁化自由层14包括Co-Fe-B合金的情况下，氧化磁性材料膜15包括Co-Fe-Box。例如，通过对磁性材料进行氧化来形成氧化磁性材料膜15。构成氧化磁性材料膜15的磁性材料被氧化，从而成为非磁性化的，并且也失去导电性。在本实施例中，氧化磁性材料膜15被形成为用于形成磁化自由层14(功能层)的预备层。
盖层16防止构成磁化自由层14的原子和构成上电极17的原子的相互扩散，并且降低接触电阻以防止磁化自由层14的氧化。此外，盖层16将磁化自由层14和上电极17彼此电耦合。构成盖层16的材料的示例包括TiN、Ta、Ru、Pt和MgO。盖层16被形成为单层结构或包括这些材料的层叠结构(例如，Ru膜/Ta膜)。
上电极17具有例如包括Cu、Al、Au、Pt、Ti、Mo、Ta、W、TiN、TiW、WN、硅化物等的单层结构。替选地，上电极17具有例如层叠结构，该层叠结构包括基底层和在基底层上形成的Cu层、Au层、Pt层等。基底层包括Cr、Ti等。替选地，上电极17可以单层或层叠结构，该单层包括Ta等，该层叠结构包括Cu、Ti等。与下电极11一样，上电极17可以通过例如以溅射法为例的PVD法来形成。
如上所述，绝缘膜18用作用于形成磁化自由层14的氧化磁性材料膜15的掩膜。构成绝缘膜18的材料的示例包括SiOx、SiNx等。如图2A中所示，非易失性存储器装置10被形成为例如具有下表面的圆柱形状，其中下电极11、磁化固定层12、隧道势垒层13、氧化磁性材料膜15和绝缘膜18被顺次布置。包括磁化自由层14和盖层16并且具有较小直径的基本上正圆形平面形状的圆柱被形成在包括下电极11、磁化固定层12、隧道势垒层13、氧化磁性材料膜15和绝缘膜18的圆柱内部，具体地，在隧道势垒层13上的氧化磁性材料膜15和绝缘膜18的内部。
应注意，包括下电极11、磁化固定层12、隧道势垒层13、氧化磁性材料膜15和绝缘膜18的圆柱可以具有例如椭圆圆柱形状或截头圆锥形状。此外，如图2B中所示，在非易失性存储器装置10中，下电极11、磁化固定层12和隧道势垒层13可被形成为板形状(例如，矩形形状)。此外，在根据本实施例的非易失性存储器装置10中，例如，可以在磁化自由层14与盖层16之间以及盖层16与上电极17之间设置任何其他未示出的层。例如，可以在磁化自由层14与盖层16之间设置包括MgO等的绝缘体层。
(1-2、非易失性存储器的整体配置)
图3示意性地示出了包括根据本实施例的非易失性存储器装置10的非易失性存储器1的截面配置。图4是非易失性存储器1的等效电路图。非易失性存储器1包括多个非易失性存储器装置10和彼此交叉的用于地址的两种布线。两种布线的示例包括字线和位线。非易失性存储器1具有这样的配置，其中每个非易失性存储器装置10被布置在字线与位线之间的字线和位线的交叉点周围。如图3中所示，在非易失性存储器1中，例如，用于选择每个非易失性存储器装置10的选择晶体管20被设置在由装置分离区域24分开的区域中，装置分离区域24被设置在包括Si等的半导体衬底21中。
选择晶体管20包括一对源极区域21A和漏极区域21B、以及栅极电极23。在半导体衬底21中在源极区域21A与漏极区域21B之间形成有间隙，并且在半导体衬底21上设置栅极电极23，其中栅极绝缘膜22在半导体衬底21与栅极电极23之间。例如，栅极电极23还用作在Z轴方向上延伸的用于地址的布线(例如，字线)。例如，漏极区域21B经由穿透绝缘层25的接触点26耦合到设置在半导体衬底21上的绝缘层25上的布线27。
例如，非易失性存储器装置10被布置在用作字线的栅极电极23与在X轴方向上延伸的用于地址的其他布线(例如，位线)之间。具体地，非易失性存储器装置10被布置在绝缘层28上。绝缘层28被设置在覆盖栅极电极23的绝缘层25上和设置在绝缘层25上的布线27上。在本实施例中，上电极17也用作位线，并且非易失性存储器装置10被布置在上电极17和栅极电极23彼此交叉的交叉点周围。栅极电极23和非易失性存储器装置10(具体地，下电极11)经由接触点29和源极区域21A彼此电耦合。因此，Y轴方向上的电流经由两种布线(即，栅极电极23和上电极17)穿过非易失性存储器装置10，以在下电极11与上电极17之间施加电压。
非易失性存储器1例如是具有隧道磁阻(隧道磁阻：TMR)效果作为工作原理的非易失性存储器，并且例如以下面的方式执行写入和读取。在构成非易失性存储器1的非易失性存储器装置10中，构成MTJ结构的两个磁性材料层(磁化固定层12和磁化自由层14)的磁化对准的平行状态和反平行状态中的每个被表示为“1”或“0”。
首先，在写入时，磁化自由层14的磁化被由通过位线和字线的电流产生的合成磁场反转。此时，改变通过字线的电流的方向使得可以控制磁化固定层12和磁化自由层14的磁化，以使磁化取向为彼此平行或反平行。这使得能够重写和擦除信息。
在读取时，使用TMR效果。更具体地，选择晶体管导通，并且测量由通过非易失性存储器装置10的电流产生的电压降。电压降的大小被用来确定磁化固定层12和磁化自由层14的磁化对准是平行的(例如，“1”)还是反平行的(例如，“0”)。
应注意，图3中所示的配置代表用于描述非易失性存储器1的配置示例。例如，可以为每个非易失性存储器装置10形成上电极17，并且可以单独设置用作位线的布线。
(1-3、制造非易失性存储器装置的方法)
例如，根据本实施例的非易失性存储器装置10可以以下面的方式来制造。
首先，如图5A中所示，例如，将作为磁性材料的CoFeB作为磁化固定层12，并且例如，通过例如溅射将作为隧道势垒层13的MgO晶体膜依次形成在下电极11上。随后，例如，在隧道阻挡层13上形成CoFeBOx膜作为氧化磁性材料膜15。
接下来，例如，如图5B中所示，在氧化磁性材料膜15上形成包括SiN的绝缘膜18作为掩膜。随后，如图5C中所示，通过例如光刻法形成对应于非易失性存储器装置10的装置尺寸(例如，具有约60nm的直径的圆形形状)并且穿透绝缘膜18的窗口18A。
接下来，如图6A中所示，通过例如氢等离子体法还原窗口18A中的氧化磁性材料膜15的区域。因此，在氧化磁性材料膜15中形成磁化自由层14(CoFeB层)。然后，如图6B中所示，利用例如镶嵌法在窗口18A中和在绝缘膜18上形成TiN膜，并且然后，如图6C中所示，通过例如CMP法对TiN膜进行平坦化以去除绝缘膜18上的TiN膜。因此，例如，形成盖层16，该盖层16与磁化自由层14一起具有与下电极11的XY平面方向垂直的侧表面。
接下来，如图7A中所示，通过例如光刻法在相邻装置之间形成穿透到下电极11的分离槽11A。随后，如图7B中所示，例如，在分离槽11A中和在盖层16上形成作为绝缘层30的SiN膜，以便填充分离槽11A，并且然后，例如，在350℃或更高下进行热处理。因此，构成磁化自由层14的CoFeB被重结晶并且被磁化。接下来，通过例如CMP法对CoFeB的表面进行平面化以暴露盖层16。最后，如图7C中所示，例如，在盖层16、绝缘膜18和绝缘层30上形成Cu膜作为上电极17。因此，完成了根据本实施例的非易失性存储器装置10。
(1-4、作用和效果)
为了将具有绝缘体膜被夹在两个磁性材料层之间的结构(MTJ结构)的MTJ装置投入实际使用以作为非易失性存储器，需要用于形成MTJ结构而不会发生损坏、短路和电流泄漏的技术。形成MTJ结构的方法的示例包括如下方法，其中在保留隧道绝缘膜的一部分以使导电性劣化的状态下对磁性材料层进行氧化。然而，在该方法中，蚀刻的对象再次粘附到隧道绝缘膜的侧壁，这导致发生短路和电流泄漏的可能性。为了解决这个问题，如上所述，正在开发如下方法：通过停止蚀刻在中间的隧道绝缘膜上的磁性材料层、对磁性材料层的待蚀刻的剩余部分进行氧化、然后还原氧化部分来形成MTJ结构而没有损坏。
然而，在使用蚀刻对MTJ结构进行图案化时，难以控制蚀刻的深度，并且有可能通过过度蚀刻来完全蚀刻隧道绝缘膜上的磁性材料层，以使得蚀刻的对象与上述方法一样再次粘附到隧道绝缘膜的侧壁上，从而可能导致两种磁性材料之间发生短路和电流泄漏。而且，由于蚀刻不充分，有可能发生装置直径的变化。因此，在制造MTJ装置的通常方法中，难以充分确保可靠性，并且也难以使特性稳定。
相反，在根据本实施例的非易失性存储器装置10中，在下电极11上依次形成磁化固定层12、隧道势垒层13和氧化磁性材料膜15，并且此后，磁性材料膜15被还原以形成磁化自由层14。以这种方式不使用蚀刻来形成MTJ结构，这使得可以抑制磁化固定层12与磁化自由层14之间的短路和装置面积的变化的发生。因此，可以提高可靠性并且使特性稳定。
此外，可以在不使用蚀刻的情况下形成MTJ结构，这使得可以防止对磁化自由层14和隧道势垒层13的损坏。因此，可以提高非易失性存储器装置10的特性并且提高长期可靠性。
此外，在根据本实施例的非易失性存储器装置10中，可以容易地将其平面形状形成为基本上正圆形形状。此外，在通常的非易失性存储器装置中，磁化自由层和盖层的侧表面是锥形的(例如，在约30°的截面锥角处)；然而，在根据本实施例的非易失性存储器装置10中，可以形成与半导体衬底21垂直的磁化自由层14(和盖层16)的侧表面。因此，可以进一步减少装置直径(装置面积)的变化。
<2、第二实施例>
(2-1、非易失性存储器装置的配置)
图8示意性地示出了根据本公开第二实施例的非易失性存储器装置40的截面配置。根据本实施例的非易失性存储器装置40与前述实施例的不同之处在于下电极11(第一电极)、磁化自由层14(第一磁性材料层)、隧道势垒层13(绝缘体层)、磁化固定层12(第二磁性材料层)、盖层16和上电极17(第二电极)按此顺序层叠。与根据前述第一实施例的非易失性存储器装置10一样，氧化磁性材料膜15保留在形成在下电极11与隧道势垒层13之间的磁化自由层14周围。应注意，与前述第一实施例中的那些组件相同的组件用相同的附图标记来表示，并且省略其说明。
(2-2、制造非易失性存储器装置的方法)
例如，根据本实施例的非易失性存储器装置40可以以下面的方式来制造。
首先，如图9A中所示，例如，在下电极11上形成CoFeBOx膜作为氧化磁性材料膜15。随后，例如，如图9B中所示，在氧化磁性材料膜15上形成包括SiN的掩膜41。接下来，如图9C中所示，通过例如光刻法形成与非易失性存储器装置40的装置尺寸(例如，具有约60nm的直径的圆形形状)对应并且穿透掩膜41的窗口41A。
接下来，如图9D中所示，通过例如氢等离子体法还原窗口41A中的氧化磁性材料膜15的区域。因此，在氧化磁性材料膜15中形成磁化自由层14(CoFeB层)。随后，如图10A中所示，去除掩膜41，并且然后，如图10A中所示，例如，通过例如溅射在磁化自由层14和氧化磁性材料膜15上依次形成作为隧道势垒层13的MgO晶体膜和例如作为磁化固定层12的CoFeB(其为磁性材料)。
接下来，例如，如图10C中所示，在磁化固定层12上形成包括SiN的绝缘膜18，并且然后，如图10D中所示，在面对磁化自由层14的位置处形成穿透绝缘膜18的窗口18A。随后，例如，如图11A中所示，利用例如镶嵌法在窗口18A中和在绝缘膜18上形成TiN膜。接下来，通过例如CMP法对TiN膜进行平坦化以去除绝缘膜18上的TiN膜，并且此后，如图11B中所示，通过例如光刻法在相邻装置之间形成穿透到下电极11的分离槽11A。
接下来，如图11C中所示，例如，在分离槽11A中和在盖层16上形成作为绝缘层30的SiN膜，以便填充分离槽11A，并且此后，例如，在350℃或更高下进行热处理，以对构成磁化自由层14的CoFeB进行重结晶和磁化。然后，通过例如CMP法使CoFeB的表面平坦化以暴露盖层16，并且然后，最后在盖层16、绝缘膜18和绝缘层30上形成作为上电极17的Cu膜。这样，完成了根据本实施例的非易失性存储器装置40。
如上所述，在根据本实施例的非易失性存储器装置40中，氧化磁性材料膜15被形成在下电极11上，并且氧化磁性材料膜15被还原以形成磁化自由层，并且此后，隧道势垒层13、磁化固定层12、盖层16和上电极17(第二电极)依次形成。氧化磁性材料膜15被还原以形成磁化自由层14，这使得无论构成非易失性存储器装置40的各个层的层叠顺序如何，都可以抑制磁化固定层12与磁化自由层14之间的短路的发生和装置面积的变化，以提高可靠性并且使特性稳定。
尽管已经参考第一实施例和第二实施例描述了本公开，但是本公开不限于前述实施例，并且可以以各种方式进行修改。
应注意，本技术可具有以下配置。
(1)一种非易失性存储器装置，包括：
彼此面对的第一电极和第二电极；
设置在第一电极与第二电极之间的第一磁性材料层和第二磁性材料层；
设置在第一磁性材料层与第二磁性材料层之间的绝缘体层；以及
设置在第一磁性材料层周围的氧化磁性材料膜。
(2)根据(1)所述的非易失性存储器装置，其中，第一磁性材料层的侧表面垂直于第一电极或第二电极的平面内方向。
(3)根据(1)或(2)所述的非易失性存储器装置，其中，第一磁性材料层包括多个层。
(4)根据(1)至(3)中任一项所述的非易失性存储器装置，其中，所述氧化磁性材料膜被形成为包括氧化物，所述氧化物包括构成第一磁性材料层的元素。
(5)根据(1)至(4)中任一项所述的非易失性存储器装置，其中，第一磁性材料层包括钴(Co)、铁(Fe)和硼(B)。
(6)根据(1)至(5)中任一项所述的非易失性存储器装置，其中，所述氧化磁性材料膜包括钴(Co)、铁(Fe)、硼(B)和氧(O)。
(7)根据(1)至(6)中任一项所述的非易失性存储器装置，其中，第一磁性材料层的平面形状是基本上正圆形形状。
(8)根据(1)至(7)中任一项所述的非易失性存储器装置，其中，
第一磁性材料层是磁化自由层，所述磁化自由层的磁化方向对应于施加在第一电极与第二电极之间的电压而改变，以及
第二磁性材料层是磁化固定层，所述磁化固定层的磁化方向是固定的。
(9)根据(8)所述的非易失性存储器装置，其中，
在所述磁化自由层与第一电极或第二电极之间包括盖层；以及
所述盖层的侧表面与所述磁化自由层的侧表面一起垂直于第一电极或第二电极的平面内方向。
(10)一种制造非易失性存储器装置的方法，所述方法包括：
形成第一电极和第二电极中的每个；
在第一电极与第二电极之间形成氧化磁性材料膜；
在所述氧化磁性材料膜中形成第一磁性材料层；
在第一电极与第二电极之间形成第二磁性材料层；以及
在第一磁性材料层与第二磁性材料层之间形成绝缘体层。
(11)根据(10)所述的制造非易失性存储器装置的方法，其中，所述氧化磁性材料膜的一部分被还原，然后经受热处理以形成第一磁性材料层。
(12)根据(10)或(11)所述的制造非易失性存储器装置的方法，其中，在第一电极上依次形成第二磁性材料层、所述绝缘体层和所述氧化磁性材料膜，并且在所述氧化磁性材料膜上形成掩模，以及然后形成穿透掩模的窗口，并且通过氢等离子体法还原所述窗口中的所述氧化磁性材料膜，以形成第一磁性材料层。
(13)根据(10)或(11)所述的制造非易失性存储器装置的方法，其中，在第一电极上形成所述氧化磁性材料膜，并且在所述氧化磁性材料膜上形成掩模，以及然后形成穿透所述掩模的窗口，并且通过氢等离子体法还原所述窗口中的所述氧化磁性材料膜，以形成第一磁性材料层。
(14)根据(13)所述的制造非易失性存储器装置的方法，其中，在形成第一磁性材料层之后，在所述氧化磁性材料膜和第一磁性材料层上依次形成所述绝缘体层和第二磁性材料层。
(15)根据(12)至(14)中任一项所述的制造非易失性存储器装置的方法，其中，使用镶嵌法利用导电材料填充所述窗口。
本申请要求于2016年3月31日向日本专利局提交的日本优先权专利申请第2016-071169号的权益，其全部内容通过引用合并于此。
本领域技术人员应该理解，取决于设计要求和其他因素，可以进行各种修改、组合、子组合和变更，只要它们在所附权利要求或其等同物的范围内即可。

Claims (15)

1.一种非易失性存储器装置，包括：
彼此面对的第一电极和第二电极；
设置在第一电极与第二电极之间的第一磁性材料层和第二磁性材料层；
设置在第一磁性材料层与第二磁性材料层之间的绝缘体层；以及
设置在第一磁性材料层周围的氧化磁性材料膜。
2.根据权利要求1所述的非易失性存储器装置，其中，第一磁性材料层的侧表面垂直于第一电极或第二电极的平面内方向。
3.根据权利要求1所述的非易失性存储器装置，其中，第一磁性材料层包括多个层。
4.根据权利要求1所述的非易失性存储器装置，其中，所述氧化磁性材料膜被形成为包括氧化物，所述氧化物包括构成第一磁性材料层的元素。
5.根据权利要求1所述的非易失性存储器装置，其中，第一磁性材料层包括钴(Co)、铁(Fe)和硼(B)。
6.根据权利要求1所述的非易失性存储器装置，其中，所述氧化磁性材料膜包括钴(Co)、铁(Fe)、硼(B)和氧(O)。
7.根据权利要求1所述的非易失性存储器装置，其中，第一磁性材料层的平面形状是基本上正圆形形状。
8.根据权利要求1所述的非易失性存储器装置，其中，
第一磁性材料层是磁化自由层，所述磁化自由层的磁化方向对应于施加在第一电极与第二电极之间的电压而改变，以及
第二磁性材料层是磁化固定层，所述磁化固定层的磁化方向是固定的。
9.根据权利要求8所述的非易失性存储器装置，其中，
在所述磁化自由层与第一电极或第二电极之间包括盖层；以及
所述盖层的侧表面与所述磁化自由层的侧表面一起垂直于第一电极或第二电极的平面内方向。
10.一种制造非易失性存储器装置的方法，所述方法包括：
形成第一电极和第二电极中的每个；
在第一电极与第二电极之间形成氧化磁性材料膜；
在所述氧化磁性材料膜中形成第一磁性材料层；
在第一电极与第二电极之间形成第二磁性材料层；以及
在第一磁性材料层与第二磁性材料层之间形成绝缘体层。
11.根据权利要求10所述的制造非易失性存储器装置的方法，其中，所述氧化磁性材料膜的一部分被还原，然后经受热处理以形成第一磁性材料层。
12.根据权利要求10所述的制造非易失性存储器装置的方法，其中，在第一电极上依次形成第二磁性材料层、所述绝缘体层和所述氧化磁性材料膜，并且在所述氧化磁性材料膜上形成掩模，以及然后形成穿透掩模的窗口，并且通过氢等离子体法还原所述窗口中的所述氧化磁性材料膜，以形成第一磁性材料层。
13.根据权利要求10所述的制造非易失性存储器装置的方法，其中，在第一电极上形成所述氧化磁性材料膜，并且在所述氧化磁性材料膜上形成掩模，以及然后形成穿透所述掩模的窗口，并且通过氢等离子体法还原所述窗口中的所述氧化磁性材料膜，以形成第一磁性材料层。
14.根据权利要求13所述的制造非易失性存储器装置的方法，其中，在形成第一磁性材料层之后，在所述氧化磁性材料膜和第一磁性材料层上依次形成所述绝缘体层和第二磁性材料层。
15.根据权利要求12所述的制造非易失性存储器装置的方法，其中，使用镶嵌法利用导电材料填充所述窗口。
CN201780017315.9A 2016-03-31 2017-02-08 非易失性存储器装置和制造非易失性存储器装置的方法 Active CN108780780B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016071169A JP2017183602A (ja) 2016-03-31 2016-03-31 不揮発性メモリ素子および不揮発性メモリ素子の製造方法
JP2016-071169 2016-03-31
PCT/JP2017/004495 WO2017169147A1 (ja) 2016-03-31 2017-02-08 不揮発性メモリ素子および不揮発性メモリ素子の製造方法

Publications (2)

Publication Number Publication Date
CN108780780A true CN108780780A (zh) 2018-11-09
CN108780780B CN108780780B (zh) 2023-05-30

Family

ID=59962826

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780017315.9A Active CN108780780B (zh) 2016-03-31 2017-02-08 非易失性存储器装置和制造非易失性存储器装置的方法

Country Status (5)

Country Link
US (1) US10923531B2 (zh)
JP (1) JP2017183602A (zh)
CN (1) CN108780780B (zh)
DE (1) DE112017001644T5 (zh)
WO (1) WO2017169147A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112563410A (zh) * 2019-09-10 2021-03-26 铠侠股份有限公司 磁性存储装置
CN116106801A (zh) * 2023-04-14 2023-05-12 珠海多创科技有限公司 磁阻传感器、磁传感装置及其制备方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11522098B2 (en) * 2016-04-01 2022-12-06 Trustees Of Dartmouth College UV/VIS/IR backside-illuminated photon-counting sensor
WO2019244662A1 (ja) * 2018-06-19 2019-12-26 ソニーセミコンダクタソリューションズ株式会社 磁気記憶素子、磁気ヘッド、磁気記憶装置、電子機器、及び磁気記憶素子の製造方法
WO2020095753A1 (ja) * 2018-11-06 2020-05-14 ソニーセミコンダクタソリューションズ株式会社 磁気抵抗素子
CN110335874B (zh) * 2019-06-28 2021-04-02 深圳市华星光电半导体显示技术有限公司 一种显示基板、其制备方法及其显示装置
US11495737B2 (en) 2020-06-29 2022-11-08 United Microelectronics Corp. Magnetic tunnel junction (MTJ) device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577867A (zh) * 2003-07-08 2005-02-09 松下电器产业株式会社 半导体器件及其制造方法
US20050205908A1 (en) * 2004-03-18 2005-09-22 Yoshiaki Fukuzumi Semiconductor memory device provided with magneto-resistive element and method for fabricating the same
CN101055880A (zh) * 2006-04-13 2007-10-17 株式会社瑞萨科技 非易失性半导体存储装置
JP2008181971A (ja) * 2007-01-23 2008-08-07 Renesas Technology Corp 不揮発性記憶装置、磁気抵抗素子および磁気抵抗素子の製造方法
CN102013454A (zh) * 2009-09-04 2011-04-13 索尼公司 非易失性存储器件的制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012084765A (ja) 2010-10-14 2012-04-26 Sony Corp 不揮発性メモリ素子及びその製造方法
JP2013093349A (ja) * 2011-10-24 2013-05-16 Toshiba Corp 磁気記憶素子
JP2013247198A (ja) * 2012-05-24 2013-12-09 Toshiba Corp 磁気抵抗素子及びその製造方法
US9231196B2 (en) * 2013-09-10 2016-01-05 Kuniaki SUGIURA Magnetoresistive element and method of manufacturing the same
JP6425120B2 (ja) 2014-09-30 2018-11-21 株式会社リコー 画像形成装置
US10354708B2 (en) * 2015-03-05 2019-07-16 Sony Corporation Storage device, manufacturing method therefor, and storage apparatus
US9735347B2 (en) * 2015-09-02 2017-08-15 Kabushiki Kaisha Toshiba Magnetic memory device and method of manufacturing the same
KR102451098B1 (ko) * 2015-09-23 2022-10-05 삼성전자주식회사 자기 메모리 장치 및 이의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577867A (zh) * 2003-07-08 2005-02-09 松下电器产业株式会社 半导体器件及其制造方法
US20050205908A1 (en) * 2004-03-18 2005-09-22 Yoshiaki Fukuzumi Semiconductor memory device provided with magneto-resistive element and method for fabricating the same
CN101055880A (zh) * 2006-04-13 2007-10-17 株式会社瑞萨科技 非易失性半导体存储装置
JP2008181971A (ja) * 2007-01-23 2008-08-07 Renesas Technology Corp 不揮発性記憶装置、磁気抵抗素子および磁気抵抗素子の製造方法
CN102013454A (zh) * 2009-09-04 2011-04-13 索尼公司 非易失性存储器件的制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112563410A (zh) * 2019-09-10 2021-03-26 铠侠股份有限公司 磁性存储装置
CN112563410B (zh) * 2019-09-10 2023-10-03 铠侠股份有限公司 磁性存储装置
CN116106801A (zh) * 2023-04-14 2023-05-12 珠海多创科技有限公司 磁阻传感器、磁传感装置及其制备方法

Also Published As

Publication number Publication date
JP2017183602A (ja) 2017-10-05
US10923531B2 (en) 2021-02-16
WO2017169147A1 (ja) 2017-10-05
US20190067367A1 (en) 2019-02-28
DE112017001644T5 (de) 2018-12-13
CN108780780B (zh) 2023-05-30

Similar Documents

Publication Publication Date Title
JP3906139B2 (ja) 磁気ランダムアクセスメモリ
US8917543B2 (en) Multi-state spin-torque transfer magnetic random access memory
JP3866641B2 (ja) 磁気記憶装置およびその製造方法
JP5433284B2 (ja) Ｍｔｊ素子およびその形成方法、ｓｔｔ−ｒａｍの製造方法
US7772630B2 (en) Magnetic switching element of a magnetic memory cell having a ferromagnetic layer formed between a gate insulating film and a magnetic semiconductor layer
US6807094B2 (en) Magnetic memory
US9019758B2 (en) Spin-transfer torque magnetic random access memory with perpendicular magnetic anisotropy multilayers
JP5618474B2 (ja) ボトムスピンバルブ型磁気トンネル接合素子、ｍｒａｍ、ｓｔｔ−ｒａｍ、ｍｒａｍの製造方法、ｓｔｔ−ｒａｍの製造方法
CN108780780A (zh) 非易失性存储器装置和制造非易失性存储器装置的方法
US20160149124A1 (en) Mram having spin hall effect writing and method of making the same
JP4444257B2 (ja) スピンｆｅｔ
US11257862B2 (en) MRAM having spin hall effect writing and method of making the same
US20180268886A1 (en) Magnetic memory
JP2009094104A (ja) 磁気抵抗素子
CN102280136A (zh) 磁存储器元件和磁存储器器件
KR20100033386A (ko) 기억 소자 및 메모리
US8958239B2 (en) Magnetic memory element, magnetic memory device, spin transistor, and integrated circuit
JP2007048790A (ja) 記憶素子及びメモリ
KR20130139692A (ko) 비휘발성 자기 메모리 소자
JP2006203064A (ja) 記憶素子及びメモリ
US20130108889A1 (en) Magnetoresistance Device and Memory Device Including the Magnetoresistance Device
JP2006295001A (ja) 記憶素子及びメモリ
JP3935049B2 (ja) 磁気記憶装置及びその製造方法
JP5058236B2 (ja) スピンメモリ
US11968907B2 (en) Magnetoresistive memory device including a magnetoresistance amplification layer

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant