CN102013454A - 非易失性存储器件的制造方法 - Google Patents

非易失性存储器件的制造方法 Download PDF

Info

Publication number
CN102013454A
CN102013454A CN2010102635449A CN201010263544A CN102013454A CN 102013454 A CN102013454 A CN 102013454A CN 2010102635449 A CN2010102635449 A CN 2010102635449A CN 201010263544 A CN201010263544 A CN 201010263544A CN 102013454 A CN102013454 A CN 102013454A
Authority
CN
China
Prior art keywords
layer
magnetic material
semiconductor memory
nonvolatile semiconductor
memory member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102635449A
Other languages
English (en)
Other versions
CN102013454B (zh
Inventor
山岸肇
庄子光治
田渕清隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN102013454A publication Critical patent/CN102013454A/zh
Application granted granted Critical
Publication of CN102013454B publication Critical patent/CN102013454B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及非易失性存储器件的制造方法。该非易失性存储器件具有第一磁性材料层、隧道绝缘膜和第二磁性材料层依次层叠的层叠结构，当电阻值随磁化反转状态变化时，信息被存储在该非易失性存储器件中，该制造方法包括以下步骤：依次形成所述第一磁性材料层、所述隧道绝缘膜和所述第二磁性材料层；在所述第二磁性材料层上形成掩模层；氧化未被所述掩模层覆盖的所述第二磁性材料层的部分；以及还原所述第二磁性材料层的氧化部分。该制造方法能够提供具有高性能和长期稳定性的非易失性存储器件。

Description

非易失性存储器件的制造方法
相关申请的交叉参考
本申请包含与2009年9月4日向日本专利局提交的日本在先专利申请JP2009-204528的公开内容相关的主题，将该在先申请的全部内容以引用的方式并入本文。
技术领域
本发明涉及非易失性存储器件的制造方法。
背景技术
随着信息通信装置、具体为诸如便携式终端等个人小型装置的急剧普及，要求构成这些装置的存储器件或逻辑器件等各种半导体器件具有较高的性能，例如具有较高的集成度、较高的运行速度、较低的功耗等。特别地，在无处不在的计算机时代，非易失性存储器被认为是极其需要的。即便在电源耗尽或故障或者服务器和网络之间因故障而断开的情况下，非易失性存储器也可以保存和保护重要信息。此外，近年来的便携式装置被设计为通过将不必要的电路模块置为待机状态而尽可能地降低功耗。如果可以实现一种能兼具高速度工作的存储器以及大容量存储的存储器的非易失性存储器，那么可消除功耗和存储上的浪费。而且，如果可以实现高速度、大容量存储的非易失性存储器，那么也可以实现一通电就立即启动的“瞬时接通”功能。
非易失性存储器的例子包括使用半导体材料的闪存以及使用铁电材料的铁电随机存取存储器(FERAM)等。然而，闪存的缺陷在于写入速度低，是微秒级的。另外，在FERAM中，可重写次数为1012～1014。因而，问题在于，FERAM的可重写次数不足以用FERAM取代SRAM或DRAM，并且铁电材料层的微处理是难于实现的。
作为没有上述缺陷的非易失性存储器件，称为MRAM(磁随机存取存储器)的非易失性存储器件已受到关注。在MRAM中，由于近年来TMR材料的性能的提高，利用TMR(隧道磁阻)效应的MRAM受到极大关注。TMR型MRAM结构简单，易于缩放(scaling)，并且因为通过磁矩的旋转而进行记录，所以具有大量的可重写次数。而且，在存取时间方面，期望是高速的，据说MRAM已经能够以100MHz的速率运行。
现在，在MRAM中，为了稳定地保持所记录的信息，记录信息的记录层需要具有一定的矫顽力。另外，为了重写所记录的信息，一定量的电流需要经过位线。然而，随着MRAM的小型化，位线变得更精细，难以流过足量的电流。因此，作为一种利用小量的电流实现磁化反转的结构，一种通过自旋注入而实现磁化反转的自旋注入型磁阻效应器件已得到关注(例如参见JP-A-2003-17782)。这里，通过自旋注入的磁化反转是指以下现象：通过磁性材料的自旋极化的电子被注入到另一磁性材料中，由此在该另一磁性材料中发生磁化反转。与MRAM相比，在自旋注入型磁阻效应器件中，器件结构可以被简化。而且，由于使用了通过自旋注入的磁化反转，所以与通过外部磁场产生磁化反转的MRAM相比，器件的优点在于，即便在器件小型化的情况下写电流也不增大，以及单元面积减小。
具有自旋注入磁化反转写系统的非易失性存储器件的结构(称为“MTJ结构”)为，厚度约为1nm的隧道绝缘膜夹在两个磁性材料层(也称为磁化自由层的记录层和称为磁化固定层的磁化基准层)之间。而且，对于具有MTJ结构的非易失性存储器件的实际应用，需要图形化磁性材料层而不发生损坏、短路或电流泄漏的工艺。但是，由于通常使用迁移金属磁性材料作为形成磁性材料层的材料，所以在利用广泛使用硅半导体器件的蚀刻处理所使用的卤素气体的金属蚀刻工艺中，不能够容易地蚀刻磁性材料层。此外，在极其薄的约1nm的隧道绝缘膜中，难以蚀刻磁性材料层而不发生短路或电流泄漏。
因此，人们对使用非卤素气体的反应离子蚀刻(RIE)方法进行研究。但是，由于RIE方法具有物理蚀刻元素，所以很可能是被蚀刻材料再次粘附到隧道绝缘膜的侧壁，发生短路或电流泄漏。而且，难以避免在非易失性存储器件的MTJ结构中发生损坏，而这将是导致特性变化的主要因素。
对于图形化磁性材料层，现有技术中还使用离子束蚀刻法。在该方法中，虽然磁性材料层损坏极少，但被蚀刻材料的再次粘附是最严重的问题。具体地，由于隧道绝缘膜极其薄，约为1nm，所以问题在于，由于被蚀刻材料的再次粘附而发生短路和电流泄漏在一定比例上是不可避免的。
作为解决上述问题的方法，从JP-T-2003-505873(这里所用的“JP-T”表示PCT专利申请的公布的日文译文)、JP-A-2003-078185和JP-T-2006-520105可知一种方法，在MTJ结构的图形化中，通过在中间停止蚀刻形成于隧道绝缘膜上的磁性材料层(称为“上磁性材料层”)，以上磁性材料层的一部分留下的方式氧化上磁性材料层的一部分，使导电性变坏。在这些方法中，蚀刻表面未到达隧道绝缘膜，于是，没有被蚀刻材料再次粘附到隧道绝缘膜的侧壁，能够避免短路和电流泄漏等问题发生。
可选地，作为非易失性存储器件，还提出了包括相位变化RAM(PRAM)的电阻变化存储器件。该非易失性存储器件的结构为，用作存储部的电阻变化层布置在上电极和下电极之间，该非易失性存储器件具有简单的存储结构，易于小型化。作为一种电阻变化存储器件的相位变化存储器件是作为存储器件工作的非易失性存储器件，其利用构成电阻变化层的相位变化材料在非晶态和结晶态之间几位电阻的差(例如，参见JP-A-2007-134676)。而且，作为一种电阻变化存储器件，有一种非易失性存储器件，其利用形成电阻变化层的材料的巨电致电阻效应(CER效应)存储数据(例如，参见JP-A-2003-068983)。或者，作为一种电阻变化存储器件，有一种非易失性存储器件，其电阻变化层由含金属的离子导电体形成(例如，参见JP-A-2005-166976和JP-A-2005-197634)。而且，作为一种电阻变化存储器件，还有PMC(可编程金属元件)(例如，参见JP-A-2005-322942)。
在电阻变化存储器件中，在电阻变化层的图形化中，极有可能的是，被蚀刻材料再次粘附到电阻变化层的侧壁并发生短路和电流泄漏。
但是，在上述专利文献所公开的氧化方法中，在深度方向上的氧化控制是困难的。而且，即使适当调节了氧化功率和膜厚度，在具有MTJ结构等的非易失性存储器件的氧化处理之后的制造工艺中，由于处理温度所致，留在上磁性材料层中的过量的氧热扩散，对磁性材料层带来损坏。从产率的角度看，需要进行必要的和充分的氧化处理，过量氧留下的情况是不可避免的。
在电阻变化存储器件中，可以将上述专利文献中所述的氧化方法应用于电阻变化层的图形化。但是，在电阻变化存储器件等的氧化处理之后的制造工艺中，由于处理温度所致，留在电阻变化层中的过量的氧热扩散，对电阻变化层造成损坏。
发明内容
因此，期望提供一种非易失性存储器件的制造方法，该方法能够实现非易失性存储器件中MTJ结构的图形化，而不导致短路、电流泄漏或对MTJ结构的损坏。而且，期望提供一种非易失性存储器件的制造方法，该方法能够实现电阻变化存储器件中电阻变化层的图形化，而不导致短路、电流泄漏或对电阻变化层的损坏。
本发明的第一实施例提供一种非易失性存储器件的制造方法，该非易失性存储器件具有第一磁性材料层、隧道绝缘膜和第二磁性材料层依次层叠的层叠结构，当电阻值随磁化反转状态变化时，信息被存储在该非易失性存储器件中。该方法包括以下步骤：
依次形成所述第一磁性材料层、所述隧道绝缘膜和所述第二磁性材料层；
在所述第二磁性材料层上形成掩模层；
氧化未被所述掩模层覆盖的所述第二磁性材料层的部分；以及
还原所述第二磁性材料层的氧化部分。
本发明的第二实施例提供一种非易失性存储器件的制造方法，当电阻变化层的电阻值变化时，信息被存储在该非易失性存储器件中。该方法包括以下步骤：
在所述电阻变化层上形成掩模层；
氧化未被所述掩模层覆盖的所述电阻变化层的部分；以及
还原所述电阻变化层的氧化部分。
本发明第一实施例的非易失性存储器件的制造方法包括如下的步骤：氧化未被掩模层覆盖的第二磁性材料层的部分，然后还原第二磁性材料层的氧化部分，本发明第二实施例的非易失性存储器件的制造方法包括如下的步骤：氧化未被掩模层覆盖的电阻变化层的部分，然后还原电阻变化层的氧化部分。即，代替通过利用蚀刻法等方法图形化第二磁性材料层和电阻变化层去除所有不需要的部分，本发明通过氧化使第二磁性材料层和电阻变化层的功能(导电性、磁性等)变坏。于是，难以对保持功能的第二磁性材料层和电阻变化层的区域(功能区域)造成损坏。而且，由于还原第二磁性材料层的氧化部分和电阻变化层的氧化部分，所以不会出现以下问题：在非易失性存储器件的氧化处理之后的制造工艺中，由于处理温度所致，留在第二磁性材料层和电阻变化层中的过量的氧热扩散，对磁性材料层和电阻变化层造成损坏。即，能够防止由于氧所致的功能区域的变坏。应当指出，在由于氧化而使得功能(导电性、磁性等)变坏的第二磁性材料层和电阻变化层的部分中，变坏的功能即使通过还原处理也几乎不能修复(恢复)。因此，能够提供具有高性能和长期稳定性的非易失性存储器件。
附图说明
图1是根据示例1的非易失性存储器件的制造方法所得到的非易失性存储器件的示意性局部剖面图。
图2A～图2D是表示构成示例1的非易失性存储器件的层叠结构的剖面结构的原理图。
图3A、图3B和图3C是用于说明示例1的非易失性存储器件的制造方法的第一磁性材料层等的示意性局部剖面图。
图4A、图4B和图4C是接着图3C说明示例1的非易失性存储器件的制造方法的第一磁性材料层等的示意性局部剖面图。
图5A和图5B分别是示例1的非易失性存储器件和相关技术中利用离子铣方法图形化第二磁性材料层、隧道绝缘膜和第一磁性材料层所得的非易失性存储器件中高读出电阻值和低读出电阻值的测量结果的曲线图。
图6A和图6B是表示构成示例2的非易失性存储器件的层叠结构的剖面结构的原理图。
图7A和图7B是表示构成利用示例3的非易失性存储器件的制造方法所得的非易失性存储器件的层叠结构的剖面结构的原理图以及等效电路图。
图8A和图8B是用于说明示例3的非易失性存储器件的制造方法的第一磁性材料层等的示意性局部剖面图。
图9A和图9B是接着图8B说明示例3的非易失性存储器件的制造方法的第一磁性材料层等的示意性局部剖面图。
图10是接着图9B说明示例3的非易失性存储器件的制造方法的第一磁性材料层等的示意性局部剖面图。
具体实施方式
下面参照附图、根据示例说明本发明的各实施例，本发明的实施例不局限于这些示例，示例中给出的各种数值和材料是用于举例说明。按以下顺序进行说明。
1.本发明第一实施例和第二实施例的非易失性存储器件的制造方法的一般说明
2.示例1(本发明第一实施例的非易失性存储器件的制造方法)
3.示例2(示例1的变化例)
4.示例3(本发明第二实施例的非易失性存储器件的制造方法)
5.示例4(示例3的变化例和其它示例)
本发明第一实施例和第二实施例的非易失性存储器件的制造方法的一般 说明
在本发明第一实施例的非易失性存储器件的制造方法中，可采用这样的方式，即在掩模层形成于第二磁性材料层上之后并且在未被第二磁性材料层的掩模层覆盖的部分被氧化之前，在厚度方向上蚀刻未被掩模层覆盖的第二磁性材料层的部分的一部分。然而，不限于此，也可以不蚀刻未被掩模层覆盖的第二磁性材料层的部分。在厚度方向上蚀刻未被掩模层覆盖的第二磁性材料层的部分的一部分的方法可采用离子铣方法(也称为“离子束蚀刻法”)和反应离子蚀刻法(RIE法)。在此情况下，掩模层用作蚀刻用的掩模。
在包括优选方式的本发明第一实施例的非易失性存储器件的制造方法中，可采用第一磁性材料层包括磁化基准层、第二磁性材料层包括记录层的方式，或者，与这种结构相反，也可采用第一磁性材料层包括记录层、第二磁性材料层包括磁化基准层的方式。
而且，在包括各种优选方式的本发明第一实施例的非易失性存储器件的制造方法中，可根据等离子体氧化法、热氧化法或自由基氧化法使未被掩模层覆盖的第二磁性材料层的部分氧化，或者通过离子注入法注入氧。而且，优选根据氢等离子体法还原第二磁性材料层的被氧化部分，另外，也可采用利用氨气的等离子体还原法、利用氢气或氨气的自由基还原法以及在氢气或氨气的环境中进行热处理的方法。氧化法和还原法的组合本质上是任意的。
在本发明第二实施例的非易失性存储器件的制造方法中，可采用电阻变化层包括含金属的离子导电体的方式。或者，也可采用电阻变化层包括硫族化物(chalcogenide)材料的方式。或者，可采用电阻变化层包括具有巨电致电阻效应(CER效应)材料的方式，在此情况下，具体地，电阻变化层包括含钙钛矿(perovskite)的材料。
在本发明第一实施例或第二实施例的非易失性存储器件的制造方法中，例如可使用SiO2、SiN、SiC、SiON、SiCN作为形成掩模层的材料。掩模层可具有层叠结构。掩模层也可形成为具有在光刻处理中防反射、蚀刻阻止、防止金属扩散等作用。例如，可通过CVD方法形成掩模层，可通过光刻方法和蚀刻方法的结合对掩模层进行图案化。
包括优选方式和结构的、按上述本发明第一实施例的非易失性存储器件的制造方法得到的非易失性存储器件是具有所谓磁阻效应的非易失性存储器件。应当指出，为了方便，这样的非易失性存储器件称为“第一实施例的非易失性存储器件”。这里，第一实施例的非易失性存储器件可包括电流磁场反转系统的隧道磁阻效应器件(MRAM)，或者利用通过自旋注入磁化反转的自旋注入磁阻效应器件(自旋RAM)。自旋注入磁阻效应器件包括面内磁化系统和垂直磁化系统。
在第一实施例的非易失性存储器件中，在电流磁场反转系统的隧道磁阻效应器件中，作为未被氧化的第二磁性材料层的平面形状，例如可以是椭圆形、椭圆形(两个半圆和两条线段结合的图形)、抛物线或双曲线围成的形状，广义上，可以是由二次或三次以上的函数表示的图形形成的形状，正多边形(包括矩形、具有五个以上角的正多边形、具有成圆的顶点的矩形以及具有五个以上角和成圆的顶点的正多边形)，变平的圆(由从一个方向变平的圆形成的图形)，平面形状也可包括椭圆和线段的组合、抛物线和线段的组合、双曲线和线段的组合，广义上，可以是二次函数和线性函数的组合、三次以上函数和线性函数的组合。或者，圆括号形状是更优选的(具体例如参见JP-A-2005-353788)。另外，在第一实施例的非易失性存储器件中，在自旋注入磁阻效应器件中，例如可使用圆形作为未被氧化的第二磁性材料层的平面形状。
在后文所述的第一实施例的非易失性存储器件或第二实施例的非易失性存储器件中，通常，第一布线或第一电极设在层叠结构或电阻变化层下，电连接的第二布线或第二电极设在层叠结构或电阻变化层上方。而且，可采用这样的方式，即场效应管(FET)的选择晶体管进一步设在层叠结构或电阻变化层的下面，第二布线(例如位线)延伸的方向平行于构成场效应管的栅电极延伸的方向，但是，不限于此，也可采用这样的方式，即第二布线的延伸方向上的投影图像垂直于构成场效应管的栅电极的延伸方向上的投影图像。而且，在一些情况下，选择晶体管不是必需的。
这里，自旋注入磁阻效应器件的结构为，具有TMR效应的层叠结构由磁化基准层(也称为固定(anchoring)层或磁化固定层)、隧道绝缘膜、用于存储信息的记录层(也称为磁化反转层或自由层)构成。应当指出，具有TMR效应的层叠结构也可由磁化基准层、隧道绝缘膜、记录层、隧道绝缘膜和磁化基准层构成。在该结构中，需要在位于记录层之上和之下的两个隧道绝缘膜之间设置磁阻变化差异。隧道绝缘膜用于破坏记录层和磁化基准层之间的磁耦合并用于流过隧道电流。而且，通过将自旋极化电流注入到记录层中，记录层中的磁化方向变为第一方向(平行于易磁化轴的方向)或第二方向(与第一方向相反的方向)，于是，信息被写入到记录层中(面内磁化系统)。或者，当自旋极化电流从记录层流到磁化基准层时，自旋极化电子从磁化基准层注入到记录层中，磁化基准层的磁化方向和记录层的磁化方向平行，当自旋极化电流从磁化基准层流到记录层时，自旋极化电子从记录层流到磁化基准层中，具有平行于磁化基准层的自旋的电子被传输，具有逆向平行自旋的电子被反射，于是记录层的磁化方向和磁化基准层的磁化方向逆向平行(垂直磁化系统)。
作为形成记录层和磁化基准层的材料，例如可以使用以下材料：例如镍(Ni)、铁(Fe)和钴(Co)等铁磁性材料，铁磁性材料的合金(例如，Co-Fe、Co-Fe-Ni、Fe-Pt、Ni-Fe等)，向这些合金中混入非磁性元素(例如，钽、硼、铬、铂、硅、碳、氮等)所形成的合金(例如Co-Fe-B等)，含有Co、Fe、Ni中一种以上的氧化物(例如铁酸盐：Fe-MnO等)，一组称为半金属铁磁性材料的金属互化物(锰铝铜强磁性合金：NiMnSb、Co2MnGe、Co2MnSi、Co2CrAl等)，氧化物(例如(La，Sr)MnO3、CrO2、Fe3O4等)。或者，也可使用向这些合金中加入钆(Gd)所形成的合金。而且，为了进一步增大垂直磁异向性，可向这些合金中加入例如铽(Tb)、镝(Dy)或钬(Ho)等重稀土，或者也可以层叠含有这些重稀土的合金。记录层和磁化基准层的结晶度是任意的，可以是多晶的、单晶的或非结晶的。而且，作为形成磁化基准层的材料，除了上述材料之外，还可以使用例如Co-Tb、Co-Pt。而且，磁化基准层可以具有层叠铁磁结构(具有抗铁磁耦合的层叠结构，也称为合成抗铁磁(SAF))，也可以具有静磁耦合结构，或者抗铁磁性材料层设置为靠近磁化基准层。通过将抗铁磁性材料层设置为靠近磁化基准层，通过交换两层之间的相互作用可获得强单向磁异向性。层叠的铁磁结构是指：例如具有磁性材料层/钌(Ru)层/磁性材料层的三层结构(具体地，例如CoFe/Ru/CoFe的三层结构或CoFeB/Ru/CoFeB的三层结构)，在根据钌层的厚度变为抗磁的或铁磁的两个磁性材料层之间具有层间交换耦合。例如，S.S.，Parkin et al.，Physical Review Letters，7May，pp.2304-2307(1990)中记录了该结构。而且，在两个磁性材料层中，通过从磁性材料层的端表面泄漏的磁场实现抗铁磁耦合，具有这样的两个磁性材料层的结构称为静磁耦合结构。作为形成抗铁磁性材料层的材料，例如可以使用铁锰合金、镍锰合金、铂锰合金、铱锰合金、铑锰合金、钴氧化物和镍氧化物。为了改善抗铁磁性材料层的结晶度，在第一布线(或第二布线)和抗铁磁性材料层之间形成包括Ta、Cr、Ru、Ti等的基膜。而且，可以使用各种磁性半导体，可以是软磁(软膜)或硬磁(硬膜)。记录层可具有单层结构、通过层叠如上所述的多个不同的铁磁性材料层所形成的多层结构或者通过层叠铁磁性材料层和非磁性材料层所形成的多层结构。
作为形成第一实施例的非易失性存储器件的隧道绝缘膜的材料，可使用例如氧化铝(AlOX)、氮化铝(A1N)、氧化镁(MgO)、氮化镁、氧化硅、氮化硅、TiO2、Cr2O3、Ge、NiO、CdOX、HfO2、Ta2O5、BN或ZnS等绝缘材料。例如，可通过使溅射方法形成的金属膜氧化或氮化得到隧道绝缘膜。具体地，当使用氧化铝(AlOX)或氧化镁(MgO)作为形成隧道绝缘膜的绝缘材料时，例如可以使用以下方法：使通过溅射方法形成的铝或镁在大气中氧化的方法，使通过溅射方法形成的铝或镁在大气中等离子氧化的方法，利用ICP等离子体使通过溅射方法形成的铝或镁氧化的方法，使通过溅射方法形成的铝或镁在氧气中自然氧化的方法，利用氧自由基使通过溅射方法形成的铝或镁氧化的方法，使通过溅射方法形成的铝或镁在氧气中自然氧化同时施加紫外光的方法，通过反应溅射法沉积铝或镁的方法，通过溅射法沉积氧化铝(AlOX)或氧化镁(MgO)的方法。
可通过例如溅射法、离子束沉积法和真空沉积法等物理气相沉积法(PVD法)，或者例如ALD(原子层沉积)法等化学气相沉积法(CVD法)形成这些层。
第一布线和第二布线、第一电极、第二电极具有铜(Cu)、铝(Al)、金(Au)、铂(Pt)、钛(Ti)、钼(Mo)、钽(Ta)、钨(W)、TiN、TiW、WN、硅化物等的单层结构，也可具有包括Cr、Ti等的基层以及形成于该基层上的Cu层、Au层、Pt层等的层叠结构。而且，这些布线也可具有Ta等的单层结构或者具有带有Cu、Ti等的层叠结构。可通过例如溅射法等PVD法形成这些布线。
包括优选方式和结构的、按上述本发明第二实施例的非易失性存储器件的制造方法得到的非易失性存储器件是所谓的电阻变化存储器件。应当指出，为了方便，这样的非易失性存储器件称为“第二实施例的非易失性存储器件”。
在第二实施例的非易失性存储器件中，如上所述，可采用电阻变化层包括含金属的离子导电体的方式。具体地，电阻变化层包括含有选自Cu、Ag、Zn的一种元素(原子)以及选自硫族元素(原子)Te、S、Se的一种元素(原子)的导电或半导电薄膜(例如，GeSbTe、GeTe、GeSe、GeS、SiGeTe、SiGeSbTe的薄膜，或者包括这些膜和例如Ag、Ag合金、Cu、Cu合金、Zn、Zn合金等薄膜的薄膜层叠结构)，电阻变化层的结构也可以是，包括选自La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Yb、Y的一种或多种稀土元素的氧化物的膜或者Hf、Ta、W等的氧化物膜形成于整个或部分厚度方向上。应当指出，在此情况下，具体地，也可采用第一电极、高电阻层、电阻变化层和第二电极的层叠结构。或者，在第二实施例的非易失性存储器件中，如上所述，也可采用电阻变化层包括硫族化物材料的方式，这里，作为硫族化物材料，可使用金属和Se或Te的化合物，例如GeSbTe、ZnSe、GaSnTe等。或者，在第二实施例的非易失性存储器件中，如上所述，也可采用电阻变化层包括具有巨电致电阻效应(CER效应)的材料的方式，作为该材料，可使用三元系钙钛矿型迁移金属氧化物(PrCaMnO3或SrTiO3)，或者使用双迁移金属氧化物(CiO、NiO、CuO、TiO2、Fe3O4)。
在第一实施例的非易失性存储器件或第二实施例的非易失性存储器件的优选结构中，如上所述，场效应管的选择晶体管进一步设在层叠结构下面。例如，以下是一种具体结构，但不限于此，该结构包括：
选择晶体管，其形成于半导体基板上，以及
下绝缘层，其覆盖所述选择晶体管，
其中，第一布线或第一电极形成在所述下绝缘层上，
所述第一布线或所述第一电极经设在所述下绝缘层中的连接孔(或者经连接孔和接点焊盘，或者经下布线)与所述选择晶体管电连接，
上绝缘层覆盖所述下绝缘层和所述第一布线或所述第一电极且包围所述层叠结构，
第二布线或第二电极形成于上绝缘层上。
所述选择晶体管例如由已知的MIS型FET或MOS型FET构成。将所述第一布线或所述第一电极和所述选择晶体管电连接的所述连接孔包括例如掺有杂质的多晶硅、钨、Ti、Pt、Pd、Cu、TiW、TiNW、WSi2或MoSi2等高熔点金属或金属硅化物，该连接孔可根据例如CVD法和溅射法等PVD法形成。而且，作为形成下绝缘层和上绝缘层的材料，例如可使用二氧化硅(SiO2)、氮化硅(SiN)、SiON、SOG、NSG、BPSG、PSG、BSG或LTO。
示例1
示例1涉及本发明第一实施例的非易失性存储器件的制造方法。图1是根据示例1的非易失性存储器件的制造方法所得到的第一实施例的非易失性存储器件的示意性局部剖面图。
后文所述的示例1或示例2的非易失性存储器件是具有层叠结构50的非易失性存储器件，其中第一磁性材料层51、隧道绝缘膜52和第二磁性材料层53依次层叠，当电阻值根据磁反转状态变化时，信息被记录在非易失性存储器件中。后文所述的示例1或示例2的非易失性存储器件还具有与层叠结构50的下部电连接的第一布线41以及与层叠结构50的上部电连接的第二布线42。
应当指出，示例1的非易失性存储器件包括利用通过自旋注入磁化反转的自旋注入磁阻效应器件(自旋RAM)，并采用面内磁化系统。而且，在示例1的非易失性存储器件中，第二磁性材料层(记录层)中未被氧化的区域的平面形状为长椭圆形。
在后文所述的示例1或示例2的非易失性存储器件中，包括厚度为80nm的TiN层的连接层(上层)62设于层叠结构50的上部和第二布线42之间。而且，包括厚度约为5nm的Ta层的盖层61通过溅射法形成在层叠结构50和连接层62之间。盖层61用于防止形成第二布线42和连接层62的原子与形成第二磁性材料层53的原子之间的相互扩散，以减小接触电阻，防止第二磁性材料层53的氧化。应当指出，作为盖层，除了可使用Ru层、Pt层、MgO层之外，还可使用Ru膜/Ta膜的层叠结构。
而且，在后文所述的示例1或示例2的非易失性存储器件中，场效应管的选择晶体管TR设在层叠结构50下方(具体地，在第一布线41下方)。第二布线(位线)42的延伸方向平行于构成场效应管的栅电极12(用作所谓的字线)的延伸方向。具体地，选择晶体管TR形成在被器件隔离区域11包围的硅半导体基板10的一部分中，被下绝缘层21、24覆盖。而且，一个源极/漏极区域14B经钨插头的连接孔22连接到第一布线41。而且，另一个源极/漏极区域14A经钨插头15连接到读出线16。在附图中，附图标记“13”表示栅极绝缘膜。
在图1的非易失性存储器件的示意性局部剖面图中，对于附图，在相对于点划线的上部的“A”区域和下部的“B”区域中，看非易失性存储器件的剖面的方向差90度。即，在“A”区域中，从第一方向看非易失性存储器件的剖面，在“B”区域中，从垂直于第一方向的方向看非易失性存储器件的剖面。因此，在附图中，示出的在第二布线(位线)42的延伸方向上的投影图像和在构成场效应管的栅电极12的延伸方向上的投影图像彼此垂直，而实际上它们是平行的。
如图2A的原理图所示，在示例1中，层叠结构50具有如下的配置和结构，通过溅射法形成。应当指出，在磁化基准层51A中，磁化方向通过与抗铁磁性材料层51B的Pt-Mn合金层交换耦合而被固定。而且，在第二磁性材料层(记录层)53中，根据自旋极化电流流动的方向，该层的磁化方向变为平行于或逆向平行于磁化固定方向。
具体地，示例1中的自旋注入磁阻效应器件的结构为，具有TMR效应的层叠膜的磁阻效应层叠膜夹在两布线41、42之间。即，记录层(也称为磁化反转层或自由层的第二磁性材料层53)和磁化基准层(也称为固定层或磁化固定层，构成第一磁性材料层51)隔着隧道绝缘膜52层叠，自旋极化电流垂直于膜表面流过(例如参见图2A)，该记录层具有记录信息功能，该磁化基准层具有固定磁化方向且用作自旋过滤器。第二磁性材料层53(其示意性平面图如图2B所示)的尺寸取决于形成第二磁性材料层53的磁性材料的种类和厚度，为了促进单磁区化并减小自旋注入磁化反转的临界电流Ic，该尺寸通常为200nm以下。通过适当的磁异向性，记录层53可采用两个以上的磁化方向(例如，图2A中垂直方向的箭头所示的两个方向为第一方向和第二方向)，各磁化方向对应于所记录的信息。例如，通过使第二磁性材料层(记录层)53的平面形状为长椭圆形，可提供形状磁异向性。即，记录层53的易磁化轴平行于第一方向、第二方向、难磁化轴，记录层53沿易磁化轴的长度比记录层53沿难磁化轴的长度长。
构成第一磁性材料层51的反铁磁性材料层51B，通过与构成第一磁性材料层51的磁化基准层51A交换耦合，从而固定磁化方向(参见图2C)。已知双自旋过滤器结构，其自旋注入磁化反转效率提高，其中磁化基准层51A1、51A2隔着隧道绝缘膜521、522设在第二磁性材料层(记录层)53之上和之下(参见图2D)。这里，附图标记51B1、51B2表示反铁磁性材料层。应当指出，在图2A、图2C和图2D所示的示例中，第二磁性材料层(记录层)53、第一磁性材料层51和磁化基准层51A(在两层51A1、51A2的情况下为其中一个)是层叠的铁磁结构。在一些情况下，利用自旋注入磁化反转的非易失性磁存储器件(自旋注入磁阻效应器件)具有两端子自旋转移器件结构，其中磁阻效应层叠膜垂直地夹在布线之间。
例如，示例1中的层叠结构50的具体配置示例如下。
[第二磁性材料层53]
Co-Fe-B层(厚度：约为2～5nm)
[隧道绝缘膜52]
MgO层(厚度：1.0nm)
[第一磁性材料层51]
磁化基准层51A(具有SAF的多层膜)
Co-Fe-B层(上层)/Ru层(中间层)/Co-Fe层(下层)的三层结构
反铁磁性材料层51B
上层Pt-Mt合金层(厚度：20nm)
下层Ta层(厚度：5nm)
以下，参照图3A、图3B、图3C、图4A和图4B说明示例1的非易失性存储器件的制造方法。在这些附图中，省略了非易失性存储器件的位于第一布线41以下的构成元件(选择晶体管TR等)。
步骤100
首先，根据已知的方法，在半导体基板10中形成器件隔离区域11，在由器件隔离区域11包围的半导体基板10的一部分中形成包括栅极氧化膜13、栅电极12、源极/漏极区域14A、14B的选择晶体管TR。然后，形成第一下绝缘层21，在第一下绝缘层21中源极/漏极区域14A之上的部分中形成钨插头15，之后，在第一下绝缘层21上形成读出线16。之后，在整个表面上形成第二下绝缘层24，在下绝缘层21、24中源极/漏极区域14B之上的部分中形成钨插头的连接孔22。这样，可得到由下绝缘层21、24覆盖的选择晶体管TR。然后，通过溅射法，在下绝缘层24上形成连接到连接孔22的第一布线41(该说明可参见图1)。
步骤110
之后，基于溅射法，在如下列举的条件下，依次在整个表面上形成第一磁性材料层51、隧道绝缘膜52和第二磁性材料层53，接着在真空中以连续沉积的方式在其上形成盖层61和连接层62。
[第一磁性材料层]
反铁磁性材料层的下层(Ta层)的沉积条件
处理气体：氩气＝100sccm
沉积环境压力：0.6Pa
DC功率：200W
反铁磁性材料层的上层(Pt-Mn合金层)的沉积条件
处理气体：氩气＝100sccm
沉积环境压力：0.6Pa
DC功率：200W
磁化基准层的沉积条件
最下层：2nm厚的Co-Fe合金层
处理气体：氩气＝50sccm
沉积环境压力：0.3Pa
DC功率：100W
中间层：1nm厚的Ru层
处理气体：氩气＝50sccm
沉积环境压力：0.3Pa
DC功率：50W
最上层：2nm厚的Co-Fe-B合金层
处理气体：氩气＝50sccm
沉积环境压力：0.3Pa
DC功率：100W
[隧道绝缘膜(1nm厚的MgO膜)的沉积条件]
处理气体：氩气＝100sccm
沉积环境压力：1.0Pa
RF功率：500W
[第二磁性材料层(4nm厚的Co-Fe-B合金层)的沉积条件]
处理气体：氩气＝50sccm
沉积环境压力：0.3Pa
DC功率：200W
[盖层(5nm厚的Ta层)的沉积条件]
处理气体：氩气＝100sccm
沉积环境压力：0.6Pa
DC功率：200W
[连接层(80nm厚的TiN层)的沉积条件]
处理气体：氩气＝30sccm
反应气体：N2＝70sccm
沉积环境压力：0.7Pa
DC功率：10kW
步骤120
之后，在第二磁性材料层53上形成掩模层63。具体地，在连接层62上形成掩模层63。更具体地，为了在连接层62上形成掩模层63，在如下列举的条件下，通过偏置的高密度等离子体CVD(HDP-CVD)方法，形成50nm厚的SiO2层。之后，在SiO2层上形成图形化的抗蚀剂层，通过光刻法和干式蚀刻法蚀刻SiO2层，于是得到图形化的掩模层63，然后，通过氧等离子体灰化处理和之后的有机清洗去除抗蚀剂层。这样，可得到图3A所示的结构。
[构成掩模层的SiO2层的沉积条件]
处理气体：甲硅烷/O2/氩气＝60sccm/120sccm/130sccm
RF功率
上：1.5kW
侧：3kW
[构成掩模层的SiO2层的干式蚀刻条件]
所用气体：C4F8/CO/Ar/O2＝10sccm/50sccm/200sccm/4sccm
RF功率：1kW
压力：5Pa
温度：20℃
步骤130
然后，在如下列举的条件下，使用掩模层63作为掩模，基于RIE方法图形化连接层62(参见3B)。
[连接层的蚀刻条件]
所用气体：Cl2/BCl3/N2＝60sccm/80sccm/10sccm
源功率：1kW
偏置功率：150W
压力：1Pa
步骤140
之后，在厚度方向上蚀刻未被第二磁性材料层(记录层)53的掩模层63覆盖部分的一部分。具体地，在如下所列举的条件下，基于离子铣方法蚀刻第二磁性材料层(记录层)53的厚度的一半和蚀刻盖层61(参见图3C和图4A)。
[盖层和第二磁性材料层的蚀刻条件]
所用气体：Ar＝12sccm
压力：0.03Pa
加速电压：400V
加速电流：100mA
减速电压：-300V
束角度：-12°
这里，在第二磁性材料层53的蚀刻步骤中，期望调节蚀刻条件，使得第二磁性材料层53的部分留在晶片的整个表面上。应当指出，具体地，如果作为下层的隧道绝缘膜52露出或盖层61留下，则会带来小麻烦。而且，代替基于离子铣方法的图形化，可基于RIE法图形化盖层61和第二磁性材料层53。
步骤150
然后，在如下所列举的条件下，基于等离子体氧化法，进行使未被掩模层63覆盖的第二磁性材料层(记录层)53的部分53′氧化的第二磁性材料层中和处理(参见图4B)。
[等离子体氧化的条件]
RF功率：200W
所用气体：Ar/O2＝50sccm/150sccm
步骤160
之后，在如下所列举的条件下，基于氢等离子体方法(H2等离子体还原处理法)，进行第二磁性材料层(记录层)53的氧化部分53′的还原处理(参见图4C)。应当指出，例如，可利用原子探针测量第二磁性材料层(记录层)53的氧化部分53′中氢原子的量。
[H2等离子体还原处理的条件]
RF功率：200W
基板温度：350℃
引入的气体：H2＝500sccm
压力：8×102Pa
步骤170
然后，基于光刻技术在第二磁性材料层(记录层)53的氧化部分53′和掩模层63上形成抗蚀剂层(未图示)，之后，使用抗蚀剂层作为蚀刻掩模图形化(蚀刻)第二磁性材料层(记录层)53的氧化部分53′、隧道绝缘膜52、第一磁性材料层51和第一布线41，然后去除抗蚀剂层。之后，通过等离子体CVD法在整个表面上形成包括SiN的上绝缘层30，然后，通过化学机械研磨法(CMP法)使上绝缘层30和掩模层63平坦化，使连接层62露出。之后，根据已知的方法，在上绝缘层30上形成第二布线42。这样，可得到具有图1所示结构的非易失性存储器件。
在示例1的非易失性存储器件的制造方法中，未被掩模层63覆盖的第二磁性材料层53的部分53′被氧化，然后还原第二磁性材料层53的氧化部分53′。即，代替通过利用蚀刻法等方法图形化第二磁性材料层53来去除所有的不需要的部分，通过氧化使第二磁性材料层53的功能(导电性、磁性等)变坏。因此，难以对保持功能的第二磁性材料层的区域造成损坏。而且，由于第二磁性材料层53的氧化部分53′被还原，所以不会出现如下问题：在非易失性存储器件的氧化处理之后的制造工艺中，由于处理温度所致，留在第二磁性材料层53的部分53′中的过量氧气热扩散且对磁性材料层造成损坏。即，可以防止由于氧气所致功能区域的变坏。于是，可以减小非易失性存储器件的读出电阻值变化，高读出电阻值和低读出电阻值之间的间隔宽度可足够大，可将短路的非易失性存储器件的发生率控制得非常小。因此，能够提供具有高性能和长期稳定性的非易失性存储器件。
图5A和图5B分别示出了示例1的非易失性存储器件和相关技术中的非易失性存储器件(利用离子铣方法图形化第二磁性材料层、隧道绝缘膜和第一磁性材料层所得到的非易失性存储器件)中高读出电阻值(图5A和图5B中的“A”所示)和低读出电阻值(图5A和图5B中的“B”所示)的测量结果。水平轴表示电阻值(单位：任意)，竖直轴表示所测量的非易失性存储器件的取对数的百分比(％)。根据图5A和图5B，示例1的非易失性存储器件的高读出电阻值和低读出电阻值之间的小间隔宽度比相关技术的非易失性存储器件的该小间隔宽度的比例小。即，短路和电流泄漏的发生率更小。
应当指出，尽管第一磁性材料层51由磁化基准层构成，第二磁性材料层53由记录层构成，但也可以是，第一磁性材料层51由记录层构成，第二磁性材料层53由磁化基准层构成。这同样适用于示例2。
示例2
示例2是示例1的变化例。在示例1中，第一实施例的非易失性存储器件是面内磁化系统的自旋注入磁阻效应器件。而在示例2中，该器件是垂直磁化系统的自旋注入磁阻效应器件。在示例2中，鉴于工作性稳定和第二磁性材料层(记录层)中的易磁化轴的方向的均一，未被氧化的第二磁性材料层(记录层)的区域的平面形状是圆形。
具体地，层叠结构的配置如下。
第二磁性材料层(记录层)
约1nm厚的CoFeB层和约3nm厚的TbFeCo层的层叠结构
隧道绝缘膜
1.0nm厚的MgO膜
第一磁性材料层(磁化基准层)
约1nm厚的CoFeB层和约30nm厚的GdFeCo层的层叠结构
例如，在以下列举的溅射条件下沉积第一磁性材料层和第二磁性材料层。
[第一磁性材料层]
处理气体：氩气＝50sccm
沉积环境压力：0.3Pa
DC功率：100W
[第二磁性材料层]
处理气体：氩气＝50sccm
沉积环境压力：0.3Pa
DC功率：200W
示例2的结构为，记录层(第二磁性材料层53)和磁化基准层(构成第一磁性材料层51)经隧道绝缘膜52层叠，自旋极化电流垂直地流到膜表面(参见图6A)，该记录层具有记录信息功能，且该磁化基准层磁化方向固定且用作自旋过滤器。第二磁性材料层53通过适当的磁异向性采用两个以上的多个磁化方向(例如，图6A中的垂直箭头所示的向上方向和向下方向作为两个方向)，各磁化方向对应于所记录的信息。第二磁性材料层53的易磁化轴平行于该向上方向和向下方向，其难磁化轴垂直于该向上方向和向下方向。磁化基准层51A使其磁化方向固定。而且，在第二磁性材料层53中，其磁化方向根据自旋极化电流的流向而变为向上方向(朝着第二布线42的方向)或向下方向(朝着第一布线41的方向)。已知自旋注入磁化反转效率提高的双自旋过滤器结构，其磁化基准层51A1、51A2经隧道绝缘膜521、522设在第二磁性材料层53之下和之上(参见图6B)。
除了上述说明之外，示例2的非易失性存储器件的配置、结构和示例2的非易失性存储器件的制造方法与示例1的非易失性存储器件的配置、结构和示例1的非易失性存储器件的制造方法相同，不再详述。
示例3
示例3涉及本发明第二实施例的非易失性存储器件的制造方法。图7A原理性地示出了示例3的非易失性存储器件的制造方法所得到的第二实施例的非易失性存储器件中电阻变化层的剖面结构，图7B示出了等效电路图。在示例3的非易失性存储器件中，电阻变化层80包括含金属的离子导电体。而且，在示例3的非易失性存储器件中，设有选择晶体管TR。应当指出，示例3的非易失性存储器件的选择晶体管的配置、结构与示例1的非易失性存储器件的配置、结构相同，示例3的非易失性存储器件和选择晶体管之间的排列关系与示例1的非易失性存储器件和选择晶体管之间的排列关系相同。即，包括选择晶体管的示例3的非易失性存储器件的配置和结构与包括选择晶体管的示例1的非易失性存储器件的配置和结构的不同之处仅在于示例1的非易失性存储器件的配置和结构。
在示例3中，电阻变化层80夹在第一电极(下电极)71和第二电极(上电极)72之间，电阻变化层80从第一电极侧起包括高电阻层81和离子源层82。这里，离子源层82包括含有金属的离子导电体。而且，在离子源层82上，形成有盖层91和连接层(上层)92。应当指出，也可以形成有既用作盖层又用作连接层的层。第一电极(下电极)71与选择晶体管TR的源极/漏极区域14B电连接。
离子源层82包括含有选自Cu、Ag、Zn的一种金属元素(原子)以及选自硫族元素(原子)Te、S、Se的一种元素(原子)的导电或半导电薄膜(例如，包括GeSbTe、GeTe、GeSe、GeS、SiGeTe、SiGeSbTe的薄膜或者包括这些薄膜和例如Ag、Ag合金、Cu、Cu合金、Zn、Zn合金等薄膜的薄膜层叠结构)。而且，一个电极具有离子源层82中所含的金属原子。这里，Cu、Ag、Zn是在变为阳离子时在离子源层82和高电阻层81中易于移动的元素(原子)。另外，Te、S、Se是当电流在电阻变化层80中流过时能够使离子源层82的电阻值小于高电阻层81的电阻值的元素(原子)。在离子源层82中，在使用Cu等作为成为阳离子的元素以及使用Te等作为硫族元素(原子)的情况下，当电流在电阻变化层80中流过时，可使离子源层82的电阻值充分小于高电阻层81的电阻值，电阻值极大变化的部分不限于离子源层82，由此，能够改善存储器操作的稳定性。离子源层82也可包括两层以上的层叠结构。例如，当具有两层的结构时，其两层的配置为，含有选自Cu、Ag、Zn的金属元素(原子)的薄层以及含有选自Te、S、Se的硫族元素(原子)的一种元素(原子)的导电或半导电薄膜，高电阻层侧的薄膜包括含金属元素(原子)的薄膜。
在示例3的非易失性存储器件中，当电压施加在两个电极之问时，一个电极中所含的金属原子作为离子扩散到离子源层82中，例如离子源层82的电阻值或电容值等电特性改变，因此，可以利用电特性的变化形成存储功能。或者，离子源层82中的金属原子被电离，扩散到高电阻层81中，与电子结合，在负极沉淀或继续在高电阻层81中扩散。因此，在高电阻层81中形成含有大量金属原子的电流路径，或者在高电阻层81中形成金属原子的许多缺陷，高电阻层81的电阻值变低。这样，由于与高电阻层81存储信息(数据)之前的电阻值相比，离子源层82的电阻值本来就低，所以随着高电阻层81的电阻值变低，整个非易失性存储器件的电阻值也变低，可以形成存储功能。高电阻层81也可由金属材料、稀土金属元素氧化物或氮化物或其混合物、半导体材料形成。第一电极(下电极)71和第二电极(上电极)72也可由铝(Al)、铜(Cu)、钨(W)等金属材料形成。
下面参照图8A、图8B、图9A、图9B和图10说明示例3的非易失性存储器件的制造方法。在这些附图中，省略了非易失性存储器件的位于第一电极71下方的构成元件(选择晶体管TR等)。
步骤300
首先，如同示例1的情况，在半导体基板中形成选择晶体管TR，基于溅射法在下绝缘层24上形成连接到连接孔22的第一电极71。应当指出，第一电极71包括20nm厚的WN(氮化钨)层。
步骤310
之后，在第一电极71上，通过溅射法依次形成包括3nm厚的钆(Gd)氧化物的高电阻层81、包括10nm厚的Cu和Te的离子源层82、包括5nm厚的钨(W)的盖层91和包括40nm厚的TiN(氮化钛)的连接层92。
步骤320
然后，以与示例1的步骤120相同的方式，在电阻变化层80上形成掩模层93(参见图8A)。具体地，在连接层92上形成掩模层93。之后，使用掩模层93作为掩模，基于RIE方法图形化连接层92(参见图8B)。
步骤330
之后，氧化未被掩模层93覆盖的电阻变化层80的部分82′(电阻变化层中和处理)，然后，还原电阻变化层80的氧化部分82′。
具体地，首先，基于离子铣法蚀刻盖层91和蚀刻离子源层82的约一半(参见图9A)。这里，在离子源层82的蚀刻步骤中，期望调节处理条件，使得离子源层82的一部分留在晶片的整个表面上。应当指出，如果作为下层的高电阻层81部分露出或者盖层91部分留下，会带来小麻烦。而且，代替基于离子铣法的图形化，基于RIE法图形化盖层91和离子源层82。
之后，在如下所列举的条件下，基于等离子体氧化法氧化离子源层82的剩余层82′(参见图9B)。
[离子源层的等离子体氧化]
RF功率：200W
所用气体：Ar/O2＝50/150sccm
之后，在离子源层82的剩余层82′上进行还原处理(参见图10)。具体地，在如下所列举的条件下进行氢等离子体法(H2等离子体还原处理法)。
[在离子源层的剩余层上的H2等离子体还原处理]
RF功率：200W
基板温度：350℃
引入的气体：H2＝500sccm
压力：8×102Pa
步骤340
然后，以与示例1的步骤170相同的方式，在离子源层82的剩余层82′和掩模层93上基于光刻法形成抗蚀剂层(未图示)，之后，使用抗蚀剂层作为蚀刻掩模图形化(蚀刻)离子源层82的剩余层82′和第一电极71，然后去除抗蚀剂层。之后，通过等离子体CVD法在整个表面上形成包括SiN层的上绝缘层30，然后，通过化学机械研磨法(CMP法)平坦化上绝缘层30和掩模层93，露出连接层92。之后，根据已知的方法，在上绝缘层30上形成第二电极(上电极)72。这样，就得到示例3的非易失性存储器件。
在示例3的非易失性存储器件的制造方法中，氧化未被掩模层93覆盖的电阻变化层80的部分82′，然后，还原电阻变化层80的氧化部分82′。即，代替通过利用蚀刻法等图形化电阻变化层80来去除不需要的部分，通过氧化使电阻变化层80的功能(导电性等)变坏。因此，难以对保持功能的电阻变化层80的区域造成损坏。而且，由于电阻变化层80的氧化部分82′被还原，所以不会出现如下问题：在非易失性存储器件的氧化处理之后的制造工艺中，由于处理温度所致，留在电阻变化层的部分82′中的过量氧气热扩散且对电阻变化层80造成损坏。即，可以防止由于氧气所致功能区域的变坏。于是，可以减小非易失性存储器件的电阻值变化的差异，能够提供具有高性能和长期稳定性的非易失性存储器件。
下面，说明示例3的非易失性存储器件的工作原理。
信息的写入
当正电位(+电位)施加到第二电极72、负电位(-电位)或零电位施加到第一电极71时，金属原子从离子源层82电离，在高电阻层81中扩散，与电子结合，在第一电极侧沉淀或继续在高电阻层81中扩散。因此，在高电阻层81中形成含有大量金属原子的电流路径，或者在高电阻层81中形成金属原子的许多缺陷，高电阻层81的电阻值变低。这样，由于与高电阻层81记录信息(数据)之前的电阻值相比，离子源层82的电阻值本来就低，所以随着高电阻层81的电阻值变低，整个非易失性存储器件的电阻值也变低。即，非易失性存储器件导通(处于连续状态)。整个非易失性存储器件的电阻为写入电阻。
之后，当停止向第一电极71和第二电极72施加电压、没有电压施加在非易失性存储器件上时，非易失性存储器件的电阻值保持较低。这样，实施信息(数据)的记录(写入)。
信息的消去
当负电位(-电位)施加到第二电极72、正电位(+电位)或零电位施加到第一电极71时，构成高电阻层81中的电流路径或杂质电平的金属原子在高电阻层81中电离、移动，然后返回到离子源层82。因此，电流路径或缺陷从高电阻层81的内部消失，高电阻层81的电阻值变高。这样，由于离子源层82的电阻值本来就低，所以随着高电阻层81的电阻值变高，整个非易失性存储器件的电阻值也变高。即，非易失性存储器件断开(处于非连续状态)。整个非易失性存储器件的电阻是消去电阻。
之后，当停止向第一电极71和第二电极72施加电压、没有电压施加在非易失性存储器件上时，非易失性存储器件的电阻值保持较高。这样，实施所记录信息(数据)的消去。
之后，通过反复执行上述处理，可以反复实施非易失性存储器件中的信息记录(写入)和所记录信息的消去。
这样，例如，相应地，如果整个非易失性存储器件的电阻是写入电阻(低电阻值状态)的状态对应于信息“1”，整个非易失性存储器件的电阻是消去电阻(高电阻值状态)的状态对应于信息“0”，则通过向第二电极72施加正电位(+电位)，非易失性存储器件中存储的信息从“0”变为“1”，而且，通过向第二电极72施加负电位(-电位)，非易失性存储器件中存储的信息从“1”变为“0”。
如上所述，在示例3中，利用具有简单结构的非易失性存储器件进行信息的记录和消去，该结构为第一电极71、高电阻层81、离子源层82和第二电极72只是依次层叠。于是，即使在非易失性存储器件小型化的情况下，也可以容易地实现信息的记录和消去。而且，在没有电源的情况下，能够保持电阻变化层80的电阻值，能够长时间保存信息。而且，电阻变化层80的电阻值没有因读出而改变，并且不需要附加操作，可降低一定量的功耗。
示例4
示例4是示例3的变化例。在示例4中，非易失性存储器件包括相变存储器器件(PRAM)。即，在示例4中，电阻变化层包括硫族材料。而且，利用构成作为存储部的电阻变化层的相位变化材料在非晶态和结晶态之间几位电阻的差，该器件作为非易失性存储器件工作。具体地，当脉冲式大电流短时间流过时(例如，200微安，20纳秒)，存储部被快速冷却，构成电阻变化层的相位变化材料变为非晶态，呈高电阻。另外，当脉冲式小电流长时间流过时(例如，100微安，100纳秒)，存储部被慢慢冷却，构成电阻变化层的相位变化材料变为结晶态，呈低电阻。
代替由硫族材料形成电阻变化层，例如，该层可包括具有场感应巨电致电阻效应效应(CER效应)的材料，例如，含有三元系钙钛矿型迁移金属氧化物(perovskite)(PrCaMnO3或SrTiO3)或者二元迁移金属氧化物(CiO，NiO，CuO，TiO2，Fe3O4)。
例如，在电阻变化层包括TiO2的情况下，在第一次向非易失性存储器件施加电压的“形成”处理中，具有低电阻的多个电流路径(丝状)局部形成在电阻变化层中。在“复位”处理中，丝的阳极侧(施加有正电压的一侧)通过所施加的电压被氧化，电阻值变为高阻值状态。因此，整个非易失性存储器件的电阻值变高。即，非易失性存储器件断开(非连续状态)。整个非易失性存储器件的电阻值是消去电阻。在“设定”处理中，丝的阳极侧通过焦耳热量被还原，电阻值变低，再次进入低阻值状态。因此，整个非易失性存储器件的电阻值也变低。即，非易失性存储器件导通(连续状态)。整个非易失性存储器件的电阻值是写入电阻。通过反复进行上述处理，可以反复执行非易失性存储器件中的信息的记录(写入)和所记录信息的消去。
如上所述，已经根据优选示例说明了本发明的各实施例，但是，本发明的实施例不限于这些示例。示例中所提到的各种层叠结构、所使用的材料等是说明性的，可以进行适当地改变。
在示例1和示例2的非易失性存储器件中，高极化性层可设在磁化基准层51A和隧道绝缘膜52之间，或者高极化性层也可设在记录层53和隧道绝缘膜52之间。高极化性层包括含有选自例如Fe、Co和Ni中至少一种元素的磁性金属层。设在磁化基准层51A和隧道绝缘膜52之间的高极化性层交换耦合到磁化基准层51A。另外，设在记录层53和隧道绝缘膜52之间的高极化性层交换耦合到记录层53。通过这样设置高极化性层，能够增大磁阻率。由于高极化性层通常以单层形式设在面内磁化系统中，所以当采用垂直磁化系统时，为了不损失垂直磁化的稳定性，需要调节磁化基准层51A和记录层53之间的磁层厚度比。
本领域技术人员应当理解，依据设计要求和其它因素，可以在本发明所附的权利要求及其等同物的范围内进行各种修改、组合、次组合及改变。

Claims (11)

1.一种非易失性存储器件的制造方法，该非易失性存储器件具有第一磁性材料层、隧道绝缘膜和第二磁性材料层依次层叠的层叠结构，当电阻值随磁化反转状态变化时，信息被存储在该非易失性存储器件中，该制造方法包括以下步骤：
依次形成所述第一磁性材料层、所述隧道绝缘膜和所述第二磁性材料层；
在所述第二磁性材料层上形成掩模层；
氧化未被所述掩模层覆盖的所述第二磁性材料层的部分；以及
还原所述第二磁性材料层的氧化部分。
2.如权利要求1所述的非易失性存储器件的制造方法，其中，在所述第二磁性材料层上形成所述掩模层之后，并且在氧化未被所述掩模层覆盖的所述第二磁性材料层的所述部分之前，在厚度方向上蚀刻未被所述掩模层覆盖的所述第二磁性材料层的所述部分的一部分。
3.如权利要求1所述的非易失性存储器件的制造方法，其中，所述第一磁性材料层包括磁化基准层，所述第二磁性材料层包括记录层。
4.如权利要求1所述的非易失性存储器件的制造方法，其中，所述第一磁性材料层包括记录层，所述第二磁性材料层包括磁化基准层。
5.如权利要求1所述的非易失性存储器件的制造方法，其中，基于等离子体氧化法、热氧化法或自由基氧化法氧化未被所述掩模层覆盖的所述第二磁性材料层的所述部分。
6.如权利要求1所述的非易失性存储器件的制造方法，其中，基于氢等离子体法还原所述第二磁性材料层的所述氧化部分。
7.一种非易失性存储器件的制造方法，当电阻变化层的电阻值变化时，信息被存储在该非易失性存储器件中，该制造方法包括以下步骤：
在所述电阻变化层上形成掩模层；
氧化未被所述掩模层覆盖的所述电阻变化层的部分；以及
还原所述电阻变化层的氧化部分。
8.如权利要求7所述的非易失性存储器件的制造方法，其中，所述电阻变化层包括含金属的离子导电体。
9.如权利要求7所述的非易失性存储器件的制造方法，其中，所述电阻变化层包括硫族材料。
10.如权利要求7所述的非易失性存储器件的制造方法，其中，所述电阻变化层包括具有巨电致电阻效应的材料。
11.如权利要求10所述的非易失性存储器件的制造方法，其中，所述电阻变化层包括含钙钛矿的材料。
CN2010102635449A 2009-09-04 2010-08-26 非易失性存储器件的制造方法 Expired - Fee Related CN102013454B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009204528A JP2011054873A (ja) 2009-09-04 2009-09-04 不揮発性メモリ素子の製造方法
JP2009-204528 2009-09-04

Publications (2)

Publication Number Publication Date
CN102013454A true CN102013454A (zh) 2011-04-13
CN102013454B CN102013454B (zh) 2013-10-09

Family

ID=43648096

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102635449A Expired - Fee Related CN102013454B (zh) 2009-09-04 2010-08-26 非易失性存储器件的制造方法

Country Status (3)

Country Link
US (1) US8268713B2 (zh)
JP (1) JP2011054873A (zh)
CN (1) CN102013454B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103337589A (zh) * 2013-06-27 2013-10-02 合肥工业大学 基于硫属亚铜化合物的准一维纳米阻变存储器与制备方法
CN106328196A (zh) * 2015-07-01 2017-01-11 华邦电子股份有限公司 电阻式存储器装置的写入方法
CN108780780A (zh) * 2016-03-31 2018-11-09 索尼公司 非易失性存储器装置和制造非易失性存储器装置的方法
CN109983594A (zh) * 2016-12-27 2019-07-05 英特尔公司 具有多种类型的嵌入式非易失性存储器器件的单片集成电路
CN111864058A (zh) * 2020-07-29 2020-10-30 浙江驰拓科技有限公司 存储位元的制备方法及mram的制备方法

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5786341B2 (ja) 2010-09-06 2015-09-30 ソニー株式会社 記憶素子、メモリ装置
JP5214691B2 (ja) 2010-09-17 2013-06-19 株式会社東芝 磁気メモリ及びその製造方法
JP5742072B2 (ja) * 2010-10-06 2015-07-01 住友電気工業株式会社 半導体装置およびその製造方法
JP2012089643A (ja) * 2010-10-19 2012-05-10 Sony Corp 記憶装置の製造方法、並びに記憶素子および記憶装置
US20120267733A1 (en) * 2011-04-25 2012-10-25 International Business Machines Corporation Magnetic stacks with perpendicular magnetic anisotropy for spin momentum transfer magnetoresistive random access memory
JP5768498B2 (ja) 2011-05-23 2015-08-26 ソニー株式会社 記憶素子、記憶装置
US9054295B2 (en) * 2011-08-23 2015-06-09 Micron Technology, Inc. Phase change memory cells including nitrogenated carbon materials, methods of forming the same, and phase change memory devices including nitrogenated carbon materials
JP5535161B2 (ja) 2011-09-20 2014-07-02 株式会社東芝 磁気抵抗効果素子およびその製造方法
KR20130034260A (ko) * 2011-09-28 2013-04-05 에스케이하이닉스 주식회사 반도체 장치의 제조방법
JP2013115413A (ja) 2011-12-01 2013-06-10 Sony Corp 記憶素子、記憶装置
JP2013115400A (ja) 2011-12-01 2013-06-10 Sony Corp 記憶素子、記憶装置
JP5836163B2 (ja) 2012-03-08 2015-12-24 ルネサスエレクトロニクス株式会社 磁気メモリセル、磁気メモリセルの製造方法
JP2013247198A (ja) * 2012-05-24 2013-12-09 Toshiba Corp 磁気抵抗素子及びその製造方法
JP2014090109A (ja) * 2012-10-31 2014-05-15 Hitachi High-Technologies Corp 磁気抵抗素子の製造方法
US9123879B2 (en) 2013-09-09 2015-09-01 Masahiko Nakayama Magnetoresistive element and method of manufacturing the same
US9231196B2 (en) 2013-09-10 2016-01-05 Kuniaki SUGIURA Magnetoresistive element and method of manufacturing the same
US9368717B2 (en) 2013-09-10 2016-06-14 Kabushiki Kaisha Toshiba Magnetoresistive element and method for manufacturing the same
US9385304B2 (en) 2013-09-10 2016-07-05 Kabushiki Kaisha Toshiba Magnetic memory and method of manufacturing the same
KR102259870B1 (ko) * 2014-07-30 2021-06-04 삼성전자주식회사 자기 메모리 장치 및 그의 형성방법
US9548450B2 (en) * 2014-09-23 2017-01-17 Micron Technology, Inc. Devices containing metal chalcogenides
KR101671860B1 (ko) * 2015-07-20 2016-11-03 서울대학교산학협력단 터널링 절연막이 삽입된 저항성 메모리 소자 및 이를 이용한 메모리 어레이와 그 제조방법
US9941469B2 (en) * 2015-10-06 2018-04-10 International Business Machines Corporation Double spin filter tunnel junction
WO2017068611A1 (ja) * 2015-10-21 2017-04-27 キヤノンアネルバ株式会社 磁気抵抗素子の製造方法
JP2017183560A (ja) * 2016-03-31 2017-10-05 ソニー株式会社 メモリ素子、及びメモリ素子の製造方法
US10062845B1 (en) * 2016-05-13 2018-08-28 Crossbar, Inc. Flatness of memory cell surfaces
US10522754B2 (en) 2016-06-15 2019-12-31 Crossbar, Inc. Liner layer for dielectric block layer
US10749110B1 (en) 2016-07-15 2020-08-18 Crossbar, Inc. Memory stack liner comprising dielectric block layer material
EP3343655B1 (en) * 2016-12-29 2022-03-02 IMEC vzw Magnetic tunnel junction device
KR102305342B1 (ko) * 2019-11-14 2021-09-24 울산과학기술원 2차원 강유전성 물질을 이용한 비휘발성 3진 메모리 소자 및 이의 제조 방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020176277A1 (en) * 2001-05-10 2002-11-28 Kazuhiro Bessho Magnetic memory device
US6759263B2 (en) * 2002-08-29 2004-07-06 Chentsau Ying Method of patterning a layer of magnetic material
US20040137681A1 (en) * 2002-02-18 2004-07-15 Makoto Motoyoshi Magnetic memory device and its production method
US20040175848A1 (en) * 2003-03-03 2004-09-09 Chen Eugene Y. Magnetic memory cell junction and method for forming a magnetic memory cell junction
US20060219267A1 (en) * 2003-03-14 2006-10-05 Lam Research Corporation System, method and apparatus for self-cleaning dry etch
US7211446B2 (en) * 2004-06-11 2007-05-01 International Business Machines Corporation Method of patterning a magnetic tunnel junction stack for a magneto-resistive random access memory
CN101449361A (zh) * 2006-03-16 2009-06-03 泰格尔公司 消除磁性随机存取存储器器件结构中的电短路的干法蚀刻停止工艺
CN101517768A (zh) * 2006-09-13 2009-08-26 佳能安内华股份有限公司 磁阻效应元件制造方法和用于制造磁阻效应元件的多腔设备

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5761115A (en) 1996-05-30 1998-06-02 Axon Technologies Corporation Programmable metallization cell structure and method of making same
US6165803A (en) * 1999-05-17 2000-12-26 Motorola, Inc. Magnetic random access memory and fabricating method thereof
DE60021343T2 (de) * 1999-07-22 2006-05-24 Koninklijke Philips Electronics N.V. Methode zur herstellung einer magnetischen tunnelübergangsvorrichtung
US20020036876A1 (en) * 2000-09-06 2002-03-28 Yasuhiro Kawawake Magnetoresistive element, method for manufacturing the same, and magnetic device using the same
EP1340269B1 (en) * 2000-11-30 2009-02-25 Asm International N.V. Thin films for magnetic devices
US6693821B2 (en) 2001-06-28 2004-02-17 Sharp Laboratories Of America, Inc. Low cross-talk electrically programmable resistance cross point memory
JP2003017782A (ja) 2001-07-04 2003-01-17 Rikogaku Shinkokai キャリヤスピン注入磁化反転型磁気抵抗効果膜と該膜を用いた不揮発性メモリー素子及び該素子を用いたメモリー装置
JP2003078185A (ja) 2001-09-03 2003-03-14 Nec Corp 強磁性トンネル接合構造及びその製造方法並びに該強磁性トンネル接合を用いた磁気メモリ
JP4792714B2 (ja) 2003-11-28 2011-10-12 ソニー株式会社 記憶素子及び記憶装置
JP4608875B2 (ja) 2003-12-03 2011-01-12 ソニー株式会社 記憶装置
KR100695164B1 (ko) 2005-11-09 2007-03-14 삼성전자주식회사 스위칭 소자로서 트랜지스터 및 다이오드를 포함하는하이브리드 타입의 비휘발성 메모리 소자

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020176277A1 (en) * 2001-05-10 2002-11-28 Kazuhiro Bessho Magnetic memory device
US20040137681A1 (en) * 2002-02-18 2004-07-15 Makoto Motoyoshi Magnetic memory device and its production method
US6759263B2 (en) * 2002-08-29 2004-07-06 Chentsau Ying Method of patterning a layer of magnetic material
US20040175848A1 (en) * 2003-03-03 2004-09-09 Chen Eugene Y. Magnetic memory cell junction and method for forming a magnetic memory cell junction
US20060219267A1 (en) * 2003-03-14 2006-10-05 Lam Research Corporation System, method and apparatus for self-cleaning dry etch
US7211446B2 (en) * 2004-06-11 2007-05-01 International Business Machines Corporation Method of patterning a magnetic tunnel junction stack for a magneto-resistive random access memory
CN101449361A (zh) * 2006-03-16 2009-06-03 泰格尔公司 消除磁性随机存取存储器器件结构中的电短路的干法蚀刻停止工艺
CN101517768A (zh) * 2006-09-13 2009-08-26 佳能安内华股份有限公司 磁阻效应元件制造方法和用于制造磁阻效应元件的多腔设备

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103337589A (zh) * 2013-06-27 2013-10-02 合肥工业大学 基于硫属亚铜化合物的准一维纳米阻变存储器与制备方法
CN103337589B (zh) * 2013-06-27 2015-03-11 合肥工业大学 基于硫属亚铜化合物的准一维纳米阻变存储器与制备方法
CN106328196A (zh) * 2015-07-01 2017-01-11 华邦电子股份有限公司 电阻式存储器装置的写入方法
CN106328196B (zh) * 2015-07-01 2019-03-05 华邦电子股份有限公司 电阻式存储器装置的写入方法
CN108780780A (zh) * 2016-03-31 2018-11-09 索尼公司 非易失性存储器装置和制造非易失性存储器装置的方法
CN108780780B (zh) * 2016-03-31 2023-05-30 索尼公司 非易失性存储器装置和制造非易失性存储器装置的方法
CN109983594A (zh) * 2016-12-27 2019-07-05 英特尔公司 具有多种类型的嵌入式非易失性存储器器件的单片集成电路
CN109983594B (zh) * 2016-12-27 2023-06-20 英特尔公司 具有多种类型的嵌入式非易失性存储器器件的单片集成电路
CN111864058A (zh) * 2020-07-29 2020-10-30 浙江驰拓科技有限公司 存储位元的制备方法及mram的制备方法
CN111864058B (zh) * 2020-07-29 2023-04-18 浙江驰拓科技有限公司 存储位元的制备方法及mram的制备方法

Also Published As

Publication number Publication date
CN102013454B (zh) 2013-10-09
JP2011054873A (ja) 2011-03-17
US8268713B2 (en) 2012-09-18
US20110059557A1 (en) 2011-03-10

Similar Documents

Publication Publication Date Title
CN102013454B (zh) 非易失性存储器件的制造方法
CN101783166B (zh) 非易失性磁存储装置
US7023725B2 (en) Magnetic memory
JP4307376B2 (ja) 熱によって選択された交差点ｍｒａｍセルの設計
US7821086B2 (en) Semiconductor memory device
US7772630B2 (en) Magnetic switching element of a magnetic memory cell having a ferromagnetic layer formed between a gate insulating film and a magnetic semiconductor layer
US7091539B2 (en) Magnetic random access memory
US7271010B2 (en) Nonvolatile magnetic memory device and manufacturing method thereof
US11257862B2 (en) MRAM having spin hall effect writing and method of making the same
CN101140944B (zh) 自旋存储器和自旋场效应晶体管
US8592928B2 (en) Magnetic random access memory and method of manufacturing the same
KR100465598B1 (ko) 쇼트키 다이오드를 이용한 마그네틱 램
KR20090113327A (ko) 등급화된 층을 갖는 비휘발성 자기 메모리 소자
CN108780780B (zh) 非易失性存储器装置和制造非易失性存储器装置的方法
CN102456834A (zh) 非易失性存储器件和非易失性存储器件的制造方法
JP2007201059A (ja) 磁気素子、磁気記録装置及び書き込み方法
KR20170037706A (ko) 자기 메모리 장치 및 그 제조 방법
US10593872B2 (en) Method of manufacturing semiconductor memory device
CN109755269A (zh) 可变电阻存储器件
US6958503B2 (en) Nonvolatile magnetic memory device
CN117426152A (zh) 高效率高保留率反向宽基底双磁隧道结器件的片上集成
JP2008282940A (ja) 磁気記憶装置の製造方法
JP2012069671A (ja) 半導体記憶装置およびその製造方法
KR102665796B1 (ko) 가변 저항 메모리 소자 및 그 제조 방법
CN116264817A (zh) 磁阻随机存取存储器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131009

Termination date: 20150826

EXPY Termination of patent right or utility model