JP4307376B2 - 熱によって選択された交差点mramセルの設計 - Google Patents

熱によって選択された交差点mramセルの設計 Download PDF

Info

Publication number
JP4307376B2
JP4307376B2 JP2004502300A JP2004502300A JP4307376B2 JP 4307376 B2 JP4307376 B2 JP 4307376B2 JP 2004502300 A JP2004502300 A JP 2004502300A JP 2004502300 A JP2004502300 A JP 2004502300A JP 4307376 B2 JP4307376 B2 JP 4307376B2
Authority
JP
Japan
Prior art keywords
material
magnetic
layer
memory cell
magnetic memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004502300A
Other languages
English (en)
Other versions
JP2005524973A (ja
Inventor
ロイシュナー,ライナー
Original Assignee
インフィネオン テクノロジーズ アクチエンゲゼルシャフト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US10/138,396 priority Critical patent/US6704220B2/en
Application filed by インフィネオン テクノロジーズ アクチエンゲゼルシャフト filed Critical インフィネオン テクノロジーズ アクチエンゲゼルシャフト
Priority to PCT/EP2003/003393 priority patent/WO2003094170A2/en
Publication of JP2005524973A publication Critical patent/JP2005524973A/ja
Application granted granted Critical
Publication of JP4307376B2 publication Critical patent/JP4307376B2/ja
Application status is Expired - Fee Related legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/22Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including components using galvano-magnetic effects, e.g. Hall effects; using similar magnetic field effects
    • H01L27/222Magnetic non-volatile memory structures, e.g. MRAM
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods

Description

発明の詳細な説明

〔関連出願の相互参照〕
本発明は、米国特許出願番号10/124,950、Leuschner他「MRAM処理過程における、トンネル接合キャップ層と、トンネル接合硬質マスクと、トンネル接合積層種層との材料の組み合わせ(Material Combinations for Tunnel Junction Cap Layer, Tunnel Junction Hard Mask and Tunnel Junction Stack Seed Layer in MRAM processing)」(2002年4月18日出願)に関するものであり、この文献は、参照することによりここに組み込まれている。

〔技術分野〕
本発明は、通常、半導体装置の製造に関するものであり、特に、磁気ランダムアクセスメモリー(MRAM)装置の製造に関するものである。
〔発明の背景〕
半導体は、例えば、ラジオ、テレビ、携帯電話、および、パーソナルコンピュータ装置といった電子機器の集積回路に広範に用いられている。半導体装置の一例として、ダイナミックランダムアクセスメモリー(DRAM)やフラッシュメモリーといった半導体記憶装置が挙げられる。これらのメモリーは、情報を格納するために電荷を使用するものである。

スピンエレクトロニクスは、半導体技術と磁気学とを組み合わせたものであり、メモリー装置に関する近年の成果である。スピンエレクトロニクスでは、電荷よりもむしろ電子のスピンが、「1」または「0」の存在を示すために用いられる。このようなスピンエレクトロニクス装置の1つが、MRAM装置であり、この装置は、様々な金属層の中に、互いに異なる方向に配置された導電線を含んでおり、これらの導電線は、積層体または磁気メモリーセルを間に挟んでいる。また、導電線(例えばワード線およびビット線)が交差する地点は、交差点と呼ばれている。導電線の周りには、導電線の1つを流れる電流によって磁界が発生し、この電流は、ワイヤおよび導電線に沿って磁気極性を特定の方向に定める。同様に、他の導電線を流れる電流によって磁界が発生し、この電流は、磁気極性を部分的に変えることができる。また、「0」か「1」かによって表されるデジタル情報を、磁気モーメントの向きに格納できる。磁気素子の抵抗は、モーメントの向きに応じて決まる。この格納された状態を、素子の抵抗状態を検出することにより、素子から読み出してもよい。

通常、導電線と交差点とを、行および列を有するマトリックス構造に配置することにより、メモリーセルアレイが構成される。軟磁性層、または、磁気積層体のフリー層には、情報が格納される。情報の格納には磁界が必要であり、この磁界は、導電線を通過する、ワード線およびビット線の電流により供給される。読み出される特定のセルに電圧を印加して「1」または「0」の論理値を示すセルの抵抗値を決定することにより、情報は読み出される。

DRAM装置のような従来の半導体メモリー装置と比較して、MRAM装置の利点は、それが不揮発性であるという点にある。例えば、MRAM装置を利用したパーソナルコンピュータ(PC)の「起動」時間は、DRAM装置を利用した従来のPCの「起動」時間のように長くはない。同様に、MRAM装置は、電力を上げる必要がなく、格納されたデータを「覚えている」ことができる。さらに、MRAM装置は電位を用いて、起動プロセスを行わず、より多くのデータを格納し、これらのデータにより早くアクセスし、電流メモリー技術よりも消費電力が低減することができる。

通常、MRAM装置を製造するために、1つのメモリーセルには、通常、複数の金属とそれらの間に位置する誘電体薄膜とを備えた磁気積層体が含まれている。この積層体の全体の厚さは、例えば、数10ナノメートルであってもよい。交差点MRAM構造については、この積層体は、通常、2つの金属配線レベルの交差点(例えば互いに斜めに配置された、異なる方向に延びる、金属2(M2)層と金属3(M3)層との交差点)に、配置されている。積層体の上端および下端は、通常、M(n)とM(n+1)とのワイヤ層導電線にそれぞれ接触している。

交差点MRAM装置では、磁気トンネル接合(MTJ)セルは、第1導電線と第2導電線と(例えば、ワード線およびビット線)の交差点に位置している。これらの線を書き込み電流が通過すると、ワード線およびビット線は磁界を形成する。MTJセルは、1つまたは複数の磁性層からなる硬質層または基準層と、トンネル障壁またはトンネル接合部、と呼ばれる抵抗特性を有する誘電体層と、1つまたは複数の磁性層からなるフリー層または軟質層、とを含んでいる。ワード線とビット線との磁界を足す(add up)ことにより、トンネル障壁の抵抗を変え、それによりメモリーセルのスイッチングが行われる。このようにして、交差点アレイでは、スイッチングを行うためのセルが選択される。

従来のMRAM設計の問題点とは、セルへの書き込みに磁界が用いられるので、例えば目標とされるメモリーセルに近接した望ましくないメモリーセルのスイッチングが生じる恐れがあるという点である。それは例えばセルの磁性材料特性の不一致が原因で生じてしまう。同様に、選択されたセルと同じワード線またはビット線に配置されたどのメモリーセルも、スイッチング磁界の一部を識別し、例えば意図されないスイッチングが行われてしまう。また、セルの望ましくないスイッチングの他の原因として、磁界のゆらぎ、または、例えば磁界の形状の変化が挙げられる。したがって、エラーなくセルのスイッチングを行うための書き込み限界(a write margin)が求められる。

MRAM技術を用いて提案されている、セルを選択する他の方法としては、ビット線において電界を生成する電流と熱流(heating current)とを利用して、選択されたセルの飽和磁性を低減することが挙げられる。この加熱された(heated)セルの選択方法では、加熱されたセルのみのスイッチングを行うことができる。これにより、書き込み限界を改善し、意図されないセルに書き込まれるという危険性が低減する。この熱による選択方法を行うために、トンネル接合部を基本的には熱レジスタとして用いることができるので、ワード線からトンネル接合部を介してビット線に熱流(heat current)を流すことが提案されてきた。しかしながら、この方法では、トンネル障壁に用いられる絶縁材料は、通常、トンネル障壁を通過した高い電流に耐えられず、トンネル接合部の破損、ひいてはメモリーセルの破損に繋がる。

つまり、トンネル障壁を破損しない、MRAM装置の磁気メモリーセルを熱によって選択するための、信頼性のある構造および方法が、技術的に必要である。

〔発明の概要〕
本発明の好ましい実施形態では、メモリーセルフリー層が熱レジスタとして機能する場合に、MRAMの設計を行い、メモリーセルを熱によって選択することにより、技術的効果を達成する。メモリーセルの中央に間隙を有するワード線を用いて、メモリーセルの行に熱流を流すことにより、メモリーセルにおける加熱された行を熱によって選択させる。また、各メモリーセルにキャップ層を配置してもよい。ここで、熱流の一部を、キャップ層を介して流すことに用いることにより、セルの選択された行の硬軸領域(hard axis field)に書き込み電流を供給する。

一実施形態では、第1方向へ延びる複数の第1導電線と、第1導電線の上に配置された複数の磁気メモリーセルとを含んだ、抵抗半導体メモリー装置(resistive semiconductor memory device)を開示する。この抵抗半導体メモリーセル装置は、磁気メモリーセルの上に配置され、第2方向へ延びる複数の第2導電線を含んでいる。ここで、第2方向とは、第1方向とは異なる方向であり、第2導電線は連続的ではない。

また、他の実施形態では、抵抗半導体メモリー装置の製造方法を開示する。この方法は、加工品(workpiece)を準備する工程と、この加工品の上に複数の第1導電線を配置する工程と、第1導電線の上に、複数の磁気メモリーセルを形成する工程とを含んでいる。この磁気メモリーセルを形成する工程には、第1導電線の上に第1磁性層を形成する工程と、第1磁性層の上にトンネル障壁層を形成する工程と、トンネル障壁の上に第2磁性層第1材料を堆積する工程と、第2磁性層第1材料の上に、第2磁性層第2材料を堆積する工程とが含まれている。この第2磁性層第2材料は、第2磁性層第1材料のキュリー温度よりも低いキュリー温度を有している。また、この方法は、磁気メモリーセルの上に、複数の第2導電線を形成する工程を含んでいる。ここで、第2導電線は、連続的ではなく、磁気メモリーセルの中央部分の上に間隙を有している。

他の実施形態では、MRAM装置への書き込み方法を開示する。この方法には、複数の第1導電線の上に配置された磁気メモリーセルアレイを備えたMRAM装置を準備する工程が、含まれている。これらのメモリーセルは、第一磁性材料と、その上に配置された第2磁性材料とを含んだ軟質層を、含んでいる。ここで、第2磁性材料のキュリー温度は、第一磁性材料のキュリー温度よりも低い。また、MRAM装置は、磁気メモリーセルの上に配置された非連続的な複数の第2導電線を含んでいる。この方法の実施形態によれば、熱流が、磁気メモリーセルの少なくとも1つにおける第2磁性材料を介して、第2導電線のうちの1つの少なくとも一部を流れている。この熱流により、第2磁性材料の温度が上昇する。

本発明の実施形態の効果は、抵抗メモリー装置の書き込み限界を上げられる点にある。抵抗熱素子(resistive heating element)として軟質層またはフリー層を使用することにより、メモリーセルの行を熱によって選択してもよい。本発明の実施形態には、配線または材料層はこれ以上必要ではない。熱流は、第2導電線(例えば、軟質層に隣接して配置されたワード線)を用いて、行に印加される。電流の一部が流れているメモリーセルの上にキャップ層を配置することにより、磁気メモリーセルの硬軸領域に書き込み電流を供給できる。本発明の実施形態では、ワード線およびビット線に必要な書き込み電流は低減される。

〔図面の簡単な説明〕
本発明の上記特徴は、添付図面を参照しながら以下の記載を検討することにより、より明確に理解されるだろう。

図1は、本発明の実施形態に基づく、各メモリーセルの上に配置された連続的ではない第2導電線を備え、整列されて配置された磁気メモリーセルを有するMRAM装置、を示す透視図である。

図2は、本発明の実施形態に基づく、磁気メモリー素子と、連続的ではない第2導電線とを示す断面図である。

図3〜図5は、本発明の実施形態に基づく、様々な製造段階におけるMRAM装置を示す断面図である。

図6および図7は、本発明の他の実施形態に基づく、様々な製造段階におけるMRAM装置を示す断面図である。

図8は、キャップ層および硬質マスクを含んだ本発明の実施形態を示す断面図である。

図9は、図8に示した磁気メモリーセルを示す平面図である。

異なる図の中の対応している数字および符号は、他に示さない限り、同じ部分を示している。図は、好ましい実施形態に関係している局面を明確に示すために描いたものであり、比率については必ずしも描いていない。

〔好適な実施形態の詳細な説明〕
次に、本発明の模範的な実施形態および利点について記載する。

図1の透視図に、本発明の好ましい実施形態のMRAM装置40を示す。磁気積層体を含んだ複数の磁気メモリーセル14が、例えば、第1方向へ延びる複数の第1導電線12と、第2方向へ延びる複数の第2導電線22との間に挟まれている。第1導電線12および第2導電線22は、例えば、アルミニウムまたは銅といった導体材料を含んでいることが好ましい。加工品(図示せず)の上には、第1層間誘電体層(ILD)(図示せず)が堆積されている。通常、この層間誘電体層の中には、第1導電線12を形成するためのダマシン法により、金属被覆層が形成されている。ILD層の上には、例えばTaNまたはTiNを含んだ障壁層が形成されていてもよく、この障壁層の上には種層が形成されていてもよい(図示せず)。また、第1導電線12のアレイ上には、磁気積層体を含んだ磁気メモリーセル14が形成されている。

図2では、磁気メモリーセル14は、第1磁性層16を備えることが好ましい。この第1磁性層は、例えばPtMn、CoFe、Ru、および、NiFeといった材料からなる1つまたは複数の層を含んでいる。第1磁性層16を、ここでは硬質層または基本層とも呼ぶ。この第1磁性層16は、第1導電線12(図示せず)の上に配置された種層を含んでいてもよい。この種層は、磁気メモリーセル14にエッチングを行っている間の第1導電線12の腐食を防止するために、例えばTaNを含んでいてもよい。

また、磁気メモリーセル14には、さらに、誘電体層18が含まれている。この誘電体層は、例えばA1を含み、第1磁性層16の上に堆積されている。誘電体層18を、ここではトンネル層、トンネル障壁、または、T障壁とも呼ぶ。磁気メモリーセル14には、さらに、誘電体層18上に堆積された第2磁性層20が含まれている。第2磁性層20を、ここでは、軟質層またはフリー層とも呼ぶ。本発明の実施形態によれば、第2磁性層20は、2つまたはそれ以上の層24・26を含んでいることが好ましい(これについては以下に記載する)。これらの、第1磁性層16、誘電体層18、および、第2磁性層20をパターン形成することにより、磁気メモリーセルまたは磁気メモリー素子14を形成する。磁気メモリーセル14は、ほぼ長方形の形状であってもよいが、長方形に代えて、例えば、円、正方形、または、楕円のような他の形状であってもよい。

本発明の実施形態では、非連続的な第2導電線22は、磁気メモリーセル14の上に配置されている。この非連続的な第2導電線22は、金属被覆層の一部であってもよいし、好ましくは、第1導電層12とは異なる方向に(例えば、第1導電層に対してほぼ垂直に)延びるようにパターン形成されていてもよい。この非連続的な第2導電線22を、磁気メモリー素子14および第2導電線22上に配置された誘電体層(図示せず)の中に、ダマシン法を用いて形成してもよいし、または、例えばダマシン法以外の方法によって形成してもよい。

第1導電線12および第2導電線22は、メモリーアレイ10のビット線およびワード線として機能する。磁気メモリーセル14層の順序を逆にしてもよい。例えば、硬質層16を誘電体層18の上に、軟質層20を誘電体層18の下に配置してもよい。同様に、ビット線12及びワード線22は、磁気メモリーセル14の上または下の何れかに配置されていてもよい。しかしながら、非連続的な導電線22を、磁気メモリーセル14の軟質層20に電気的に接続することが好ましい。これについては、以下でさらに論じる。

本発明の実施形態では、図1に示したように、第2導電線22は非連続的であることが好ましい。特に、図2の断面図に示したように、第2導電線22は、各磁気メモリーセル14の中央部分の上に間隙44を有していることが好ましい。また、隣接する磁気メモリーセル14と接続するために、各第2導電線22は複数の細片(strip)にパターン形成されていることが好ましい。図1に示したように、熱流源(heat current source)28は、第2導電線22のいずれかと連結されていてもよい。また、書き込み電流用の電流源(図示せず)は、第1導電線12のいずれかと連結されていてもよい。

図2では、磁気メモリーセル14は、第1導電線12(図1参照)の上に配置された第1磁性層16、その上に配置されたトンネル障壁18、および、その上に配置された第2磁性層20を含んでいる。本発明の実施形態では、第2磁性層は、第1材料24、および、その上に配置された第2材料26を含んでいる。第2材料26のキュリー温度は、第1材料24のキュリー温度よりも低いことが好ましい。例えば、第2材料26のキュリー温度は、室温から約400℃までであることが好ましい。その一方、第1材料24のキュリー温度は、420℃よりも高いことが好ましい。また、第2磁性層20は、第1材料24と第2材料26との間に配置された第3材料を含んでいてもよい。これについては、図8を参照して更に論じる。

第1材料24の磁性材料の厚さが「y」であり、第2材料26の磁性材料の厚さが「x」である場合、x>yであることが好ましい。ここで、xはyよりも少なくとも5倍大きいことが好ましく、xはyより10倍大きいことがさらに好ましい。

また、磁気メモリーセル14は、磁性素子14の「簡単な」(例えば、切り替えまたは書き込みが簡単な)軸が、ビット線12に対して垂直であり、ワード線22の方向に平行であるような、形状異方性を有していることが好ましい。適切な形状異方性を得るために、セル14がワード線または第2導電線22の方向に長くなるように、縦横比は、3またはそれ以上であることが好ましい。

本発明の実施形態では、印刷可能な最小寸法Fはセル14の幅であり(この幅は、セル14の最短の端に沿ったものである)、セル14の縦横比は3かそれ以上(例えば、セル14の長さが3F以上)である。3かそれ以上の縦横比で、図2に示したように、セル14のほぼ中央に、ワード線中に間隙44をパターン形成する(間隙44はMTJセルの上にあることが好ましい)ことが可能である。間隙44の幅は、ほぼ最小形状Fであることが好ましい。つまり、第2導電線22は、最小形状Fだけ、下に位置する磁気メモリー素子14と互いに重なっていることが好ましい。

本発明の実施形態に基づく、第2導電線22に間隙44を形成する工程は、磁気メモリーセル14上のワード線22を遮断し、ワード線22の電流28を、フリー層20の一方の端部(図2の左側。セル14の長さの3分の1)からもう一方の端部にフリー層20を貫いて通過させる工程である。ここで、次のワード線22の細片または部分は、再び(例えば、図2の右側で)電流28を得る。

また、トンネル障壁18の抵抗は、漏れ電流がトンネル障壁18を介してほとんど流れない程、十分に高いことが好ましい。このように、本発明の実施形態では、第2導電線またはワード線22が新規の非連続的な形状であるために、ワード線電流28は、フリー層20(例えば、磁気メモリーセル14の第2材料26)の熱流28aとして用いられる。

各セル14の上のワード線22に間隙44を形成するために、図3から図5に示したように、エッチストップ層32(ここでは、キャップ層32とも呼ぶ)を用いて、エッチングプロセスからフリー層20を保護する(フリー層20は図3から図5には示していないが、フリー層20は磁気メモリーセル14の一部である。図2参照)ことが好ましい。エッチストップ層32がセル14とワード線22との間に配置されているので、エッチストップ層32は導電性であり、セル14とワード線22との間を電気的に接触されていることが好ましい。結果として、図2のワード線22の電流28の全てが、フリー層20を介して流れているわけではない。つまり、少量の電流28bが、エッチストップ層32を介してフリー層20をバイパスする。このバイパス電流28bが、セル14への書き込みに用いられ得る磁気メモリーセル14の小さな硬軸領域を、生成する点で有利である。

したがって、本発明の実施形態では、ワード線電流28は、熱流28aと、硬軸領域を生成する書き込み電流28bとの両方として用いられる。これを達成するために、フリー層20が、室温から400℃までの範囲の温度で、その磁気特性を強く(strongly)変える材料を含んでいることが好ましい。再び図2を参照して、例えば、フリー層20の第2材料26は、比較的低いキュリー温度Tを有する強磁性物質を含んでいることが好ましい。この強磁性物質としては、例えば、強磁性素子と非強磁性素子との合金、CoまたはNiとCr、Mn、Vまたはそれらの化合物との合金が挙げられる。強磁性素子と非強磁性素子とを組み合わせることによってキュリー温度を下げることで、飽和磁化も下がる。

また、単一の層として用いる場合、このような合金は基準層16と異なる方向のトンネル抵抗変化をほとんど示さない傾向にある。このため、本発明の実施形態では、フリー層20は、第1層24と第2層26とを備えた二重層を含んでいることが好ましい。第1層24は、トンネル障壁18の上に配置されると共にこの障壁と接触している薄層(例えば、キュリー温度が420℃よりも高いTである、8オングストロームの材料)を含んでいることが好ましい。例えば第1材料は、例えば、高透磁率合金(permalloy)、CoまたはCoFeを含んでいてもよい。また、第2層26は、比較的厚い強磁性合金層(キュリー温度が低く、例えばキュリー温度がほぼ室温から400℃までのTである、かつ、例えば50〜100オングストローム)を含んでいることが好ましい。

ワード線22を介して電流パルス28を伝送することにより、そのワード線22に沿った全てのセル14が、キュリー温度の低い第2層26のキュリー温度の近傍もしくはそれ以上に加熱する。第2材料のキュリー温度の近傍もしくはそれ以上に、第2材料26を加熱することによって、第2材料26はその強磁性特性を失う。Tの低い第2材料層26の磁化が減少または除去されるので、非常に薄くTが高い第1材料層24の磁化のみが、ビット線12(図3参照)により生じた磁界と、弱いワード線20バイパス電流とを切り替えるのに必要とされる。

このTが高い第2層26は、ソフトエラーの発生の危険にさらさずに、できる限りソフト(磁気用語)に形成可能である。なぜなら、Tが低い層26が、ビット線12上の全ての半選択セル(half-select cell)を、熱によって活性化されたスイッチングから妨げるからである。ワード線22上の全てのセル14が加熱され、フリー層の抵抗が比較的高くなりワード線22の抵抗が、比較的高くなるので(例えば、トンネル接合部14当たりほぼ30オーム)、ワード線22は、ただワード長(例えば、16または32のセル14)と同じ長さだけ(only)であることが好ましい。

本発明の実施形態では、例えば、厚さ8nmのフリー層20を有する100nm幅のセル14については、10nsでほぼ1mAのワード線22電流パルス28により、フリー層20の温度が例えば約200℃に上がる。これは、第2材料26のキュリー温度が約200℃またはそれ以下である場合、熱書き込み選択性(thermal write selectivity)を提供するには十分な電流であろう。短い電流パルスについては、ワード線22には短い冷却期間が必要であるとも言えるが、熱放散は無視してもよい。

本発明の実施形態では、図2に示したように、ワード線22を通過する電流28が、熱流28aとして第2磁性材料26を、書き込み電流28bとしてキャップ層32を通過する。第2磁性材料26は、抵抗R1を有している。これにより、第2磁性材料26は加熱される。第2磁性材料26をそのキュリー温度以上に加熱することによって、第2材料はその強磁性特性を失う。エッチストップ層32の比抵抗を適切に調節することにより、ワード線22の電流28のうちの約10〜20%のみが、厚さ約10nmのエッチストップ層32を通り、フリー層20を回避するだろう。Tが高い第1材料層24を非常にソフトに形成できるので、ビット線電流は、このように小さいセル14に従来技術において通常必要とされる10〜15mAよりむしろ、約2〜3mAで十分であろう。同じビット線12上の他のセル14に書き込む前に、セル14を冷却することが好ましい。

本発明の実施形態では、ワード線22およびビット線12全体に必要な書き込み電流が減少し、ビット線上の半選択セルがそれらのスイッチング領域の約20%を識別するだけなので、書き込み限界が増加する。

次に、間隙を有するワード線を製造するための2つの例を示す。

例1
図3〜図5は、本発明の実施形態に基づく、製造の様々な段階におけるMRAM装置40の断面図を示している。図3は、加工品10を含んだ半導体ウェハを示している。この加工品10は、例えば、絶縁層によって覆われたシリコンまたは他の半導体材料、を備えた半導体基板を含んでいてもよい。加工品10はまた、ウェハプロセスの前半部(FEOL)で形成された、他の活性素子または回路(図示せず)を含んでいてもよい。加工品10は、例えば、単結晶シリコンの上に酸化シリコンを備えていてもよい。また、加工品10は、他の導電層または他の半導体素子(例えば、トランジスタ、ダイオード等)を含んでいてもよいし、例えばGaAs、InP、SiC、または、Si/Ge、といった化合物半導体を、シリコンの代わりに用いてもよい。

加工品10の上に、第1絶縁層30を堆積する。この第1絶縁層30は、層間誘電体層(ILD)(例えば、ウェハ第1層間誘電体層)を含んでいることが好ましい。第1絶縁層30は、二酸化シリコン(SiO2)を含んでいることが好ましく、二酸化シリコンの代わりに、例えば低誘電定数材料のような他の誘電体を含んでいてもよい。

第1導電線12を形成するために、例えばダマシン法によって、第1絶縁層30をパターン形成し、エッチングし、導電性材料によって充填する。これらのパターン形成工程および充填工程を、例えば第1導電線12を充填すると同時に管(vias)(図示せず)を充填する(図示せず)ような、単一のダマシン法またはデュアルダマシン法によって行ってもよい。第1絶縁層30を、リソグラフィーによってパターン形成し、反応性イオンエッチング(RIE)を行うことにより、第1導電線12が形成される所にトレンチを形成する。これらのトレンチの幅は、例えば0.2μmであってもよいし、深さは0.4〜0.6μmであってもよい。

使用する導電性材料によっては、導電線20が任意の下地膜を含んでいる場合もある(図示せず)。次に、ウェハ10の上、トレンチの中に、導電性材料を堆積する。第1導電線12は、(例えば、最小形状を有する)最小のピッチ線(pitched line)、またはより大きなピッチ線を含んでいてもよい(。ウェハ10を、例えば化学的機械研磨(CMP)方法によって平坦化することにより、第1誘電体層30の上面から余分な導電性材料12を除去する。

第1導電線12は、導電性材料を含んでいることが好ましい。この導電性材料は、銅のような金属を含むことが好ましい。また、その代わりに、例えば、Al、TiN、Ti、W、それらの組み合わせといった他の導電性材料、あるいは、物理的気相成長法(PVD)または化学的気相成長法(CVD)によって堆積された他の導電性材料を含んでいてもよい。第1導電線12は、例えば、MlまたはM2金属被覆層の一部であってもよい。

磁気メモリーセル14の様々な材料層を、すでに記載したようにして、堆積する。キャップ層またはエッチストップ層32を、磁気メモリーセル14材料の上に堆積する。キャップ層32は、約10nmの、例えばWN、TiN、または、TaNといった材料を含んでおり、これについては、米国特許出願番号10/124,950の、Leuschner他、「Material Combinations for Tunnel Junction Cap Layer, Tunnel Junction Hard Mask and Tunnel Junction Stack Seed Layer in MRAM proceeding」(出願日:2002年4月18日)に記載されており、この文献を参照することによりここに援用する。

硬質マスク材料34を、キャップ層32の上に配置する。ここでいう硬質マスク34は、トンネル接合(TJ)硬質マスクのことである。硬質マスク材料34およびキャップ層32は、異なる材料を含んでいることが好ましく、硬質マスク材料34は、例えば、WN、TiN、TaN、水素を含んだ非晶質炭素(例えば水素を0%〜40%含んだ非晶質炭素)、または、SiOを含んでいてもよい。

トンネル接合絶縁層36を堆積する。この層は、例えば、Siを含んでいてもよい。ウェハを平坦化し、誘電体層36の余分な部分を、例えば化学的機械研磨(CMP)によって除去する。

この例では、図4に示したように、残りのTJ硬質マスク34を、例えば酸素またはフッ素の化学反応(chemistry)により、(例えば、このエッチストップ層がフッ素の化学反応に対して、耐性のあるTiNを含んでいる場合、)エッチストップ層32の上まで除去する。そして、絶縁層38を、堆積する。この絶縁層38は、例えば酸化シリコンのような層間誘電体を含んでいてもよい。ダマシン法を用いて、絶縁層38を、次に形成されるワード線22のパターンにパターン形成し、エッチングする。絶縁層38のエッチング工程は、エッチストップ層またはキャップ層32の上でエッチングを停止させることのできる、例えばフッ素の化学反応を含んでいてもよい。トレンチに充填するために、図5に示したように、通常のダマシン技術に用いられているように、下地膜(図示せず)、および、銅のような導電性材料を堆積する。

例2
図3、6、および、7は、本発明の実施形態の工程の流れに関する第2例を示している。この実施形態では、ダマシン法によってよりもむしろ、堆積された導電性材料をパターン形成することにより、第2導電線122を形成しており、硬質マスク134の部分は除去しない。

図3に示したように、トンネル接合絶縁層36を堆積し、平坦化した後、図6に示したように、第2導電線122のために導電性材料(例えばアルミニウムのような導体を含んでいる)を堆積し、パターン形成する。導電性材料のエッチング工程は、例えば塩素の化学反応を含んでいてもよい。この塩素の化学反応は、TJ絶縁材料136の上、および、硬質マスク134の上の間隙144においてエッチングを停止するために用いられる場合がある。この例では、硬質マスク134は、例えば、WまたはWNを含んでいることが好ましい。

図7に示したように、硬質マスク134の部分を、例えばフッ素の化学反応を用いて間隙144にエッチングしてもよい。ここでは、エッチストップ層またはキャップ層132の上でエッチングを停止するようなエッチング工程を用いる。この実施形態では、キャップ層132は、例えばTiNを含んでいることが好ましい。次に、絶縁層138を、図示したように、例えば、堆積してCMPによって研磨する。絶縁層138は、層間誘電体を含んでいてもよい。

図8は、本発明の他の実施形態の断面図を示している。ここでは、MRAM装置240は、軟質層220を含んでおり、軟質層220は、トンネル接合部または絶縁層218に隣接している第1材料224と、それに隣接している第3材料242と、それに隣接している第2材料226とを有している。また、キャップ層232は、図示したように第2層226の上に形成されており、硬質マスク234の部分は、磁気メモリーセル214に接触している第2導電線222の細片の真下に位置している。

第3材料242は、Ruのような磁性材料を含んでいることが好ましい。第3材料242は、例えば、第1磁性材料224と第2磁性材料226との間の結合材料として機能する。これら材料を反平行に結合するには、第3材料242は、例えば、9〜10オングストロームと比較的薄いことが好ましい。また、これらの材料を平行に結合するには、第3材料242は、例えば、12〜15オングストロームと、より厚い方が好ましい。

同じく図8は、熱流28aとして第2磁性材料26を、書き込み電流28bとしてキャップ層32とを交互に通過する、ワード線22を通過する電流28を示している。

図9は、図8に示した磁気メモリーセル214の平面図を示している。メモリーセル214は、図示したように、長軸「u」および短軸「v」を有する楕円形状を有することが好ましい。本発明の好ましい実施形態では、長軸「u」は、例えば、短軸「v」より少なくともほぼ3倍長いことが好ましい。領域246は、第2導電線228が重なっており、かつ、磁気メモリーセル214と電気的に接続されている領域である。

本発明の他の実施形態は、抵抗半導体メモリー装置の製造方法に関するものでもある。この方法は、加工品を準備する工程、加工品の上に複数の第1導電線を配置する工程、及び、第1導電線の上に複数の磁気メモリーセルを形成する工程を含んでいる。磁気メモリーセルを形成する工程は、第1導電線の上に第1磁性層を形成する工程と、第1磁性層の層の上にトンネル障壁層を形成する工程と、トンネル障壁層の上に第2磁性層第1材料を堆積する工程と、この材料の上に第2磁性層第2材料を堆積する工程とを含んでいる。ここで、第2磁性層第2材料のキュリー温度は、第2磁性層第1材料のキュリー温度よりも低い。また、この方法は、磁気メモリーセルの上に複数の第2導電線を形成する工程を含んでいる。ここで、第2導電線は、非連続的であり、磁気メモリーセルの中央部分上に間隙を有している。

一実施形態では、磁気メモリーセルは、長さを有し、複数の第2導電線を形成する工程は、各第2導電線の非連続的な部分を、磁気メモリーセル長のほぼ3分の1を覆うように、磁気メモリーセルと接続する工程を含んでいる。第2磁性層第2材料を、第2磁性層第1材料よりも厚く堆積してもよい。特に、第2磁性層第2材料を、第2磁性層第1材料よりも少なくとも5倍厚く堆積してもよい。この方法は、第2磁性層第1材料と第2磁性層第2材料との間に第3材料を堆積する工程を含んでいてもよい。ここで、第3材料は非磁性である。この方法は、さらに、第2磁性層第2材料の上にキャップ層を堆積する工程と、キャップ層の上に硬質マスク材料を堆積する工程とを含んでいてもよい。さらに、この方法は、硬質マスク材料をパターン形成することにより、硬質マスクを形成する工程と、パターン形成された硬質マスクを用いることにより、キャップ層と第2磁性層とトンネル障壁層とをパターン形成して複数のトンネル接合部を形成する工程とを含んでいてもよい。

本発明の他の実施形態には、磁気ランダムアクセスメモリー(MRAM)装置への書き込み方法が含まれている。この方法には、複数の第1導電線の上に配置された磁気メモリーセルアレイを含んだMRAM装置を準備する工程が含まれている。このメモリーセルは、第1磁性材料と、その上に配置された第2磁性材料とを含んだ軟質層を備えている。この第2磁性材料のキュリー温度は、第1磁性材料のキュリー温度よりも低い。また、このMRAM装置は、磁気メモリーセルの上に複数の非連続的な第2導電線を配置している。この方法は、第2導電線のうちの1つにおいて少なくとも一部を流れる熱流を、少なくとも1つの磁気メモリーセルの第2磁性材料を介して流す工程を含んでいる。ここで、熱流によって、第2磁性材料の温度が上昇する。熱流が流れる工程は、例えば第2導電線に電圧を印加する工程を含んでいてもよい。熱流を第2磁性材料を貫いて流す工程により、第二次性材料の温度が、そのキュリー温度よりも高くなることが好ましい。

本発明の実施形態の技術的利点は、メモリーセル14/114/214の軟質層第2層26/126/226を加熱するために熱流28a/128a/228aを用いることによって増加した書き込み限界を、ワード線22/122/222に沿って磁気メモリーセル14/114/214に供給することにより、達成される。軟質層またはフリー層20/120/220を抵抗性の抵抗熱素子として用いることにより、メモリーセル14/114/214の行を熱によって選択してもよい。これ以上の配線または材料層は、本発明の実施形態には必要ではない。熱流28a/128a/228aを、第2導電線22/122/222を用いてワード線22/122/222(例えば、軟質層に隣接して配置されたワード線)の行に供給する。磁気メモリーセルに書き込み電流を提供するために、キャップ層32/132/232を、電流28/128b/228bの部分28b/128b/228bを流す場合のあるメモリーセル14/214/214の上に配置してもよい。本発明の実施形態では、ワード線およびビット線に必要な書き込み電流28b/128b/228bを低減する。

本発明の実施形態を、ここに示した交差点MRAM装置の特定の用途を参照して記載したが、本発明の実施形態は、他のMRAM装置設計や他の抵抗半導体装置にも用いられる。

本発明を例証となる実施形態に関して記載してきたが、上記記載は、制限的に解釈されることを意図していない。例証となる実施形態を組み合わせた様々な修正については、本発明の他の実施形態と同様に、上記記載を参照することによって当業者には明白であろう。さらに、方法工程の順序を、本発明の範囲内であれば、当業者が再構成してもよい。したがって、添付した特許請求の範囲が、このような修正または実施形態を全て含んでいることを意図している。さらに、本願の範囲は、プロセス、機械、製造、合成物、手段、方法、および、明細書に記載した工程に関する、特定の実施形態に制限することを意図していない。したがって、添付した特許請求の範囲は、その中に、そのようなプロセス、機械、製造、合成物、手段、方法、または、工程を含むことを意図している。

本発明の実施形態に基づく、各メモリーセルの上に配置された連続的ではない第2導電線を備え、整列されて配置された磁気メモリーセルを有するMRAM装置、を示す透視図である。 本発明の実施形態に基づく、磁気メモリー素子と連続的ではない第2導電線とを示す断面図である。 本発明の実施形態に基づく、製造段階におけるMRAM装置を示す断面図である。 本発明の実施形態に基づく、製造段階におけるMRAM装置を示す断面図である。 本発明の実施形態に基づく、製造段階におけるMRAM装置を示す断面図である。 本発明の他の実施形態に基づく、製造段階におけるMRAM装置を示す断面図である。 本発明の他の実施形態に基づく、製造段階におけるMRAM装置を示す断面図である。 キャップ層および硬質マスクを含んだ本発明の実施形態を示す断面図である。 図8に示した磁気メモリーセルを示す平面図である。

Claims (26)

  1. 第1方向へ延びる複数の第1導電線(12)と、
    上記第1導電線の上に配置された複数の磁気メモリーセル(14)であって、第1導電線(12)の上に配置された第1磁性層(16)と、その上に配置されたトンネル障壁(18)と、その上に配置された第2磁性層(20)とを有する、磁気メモリーセル(14)と、
    上記磁気メモリーセルの上に配置され、第1方向と異なる第2方向へ延びる複数の第2導電線(22)とを備え、上記第2導電線(22)が上記第2磁性層(20)に接続されている、抵抗半導体メモリー装置であって、
    上記第2導電線それぞれが、各磁気メモリーセル(14)の中央部分の上で、間隙を有しており、
    上記第2磁性層(20)は、第1材料(24)と、第1材料(24)の上に配置された第2材料(26)とを含み、上記第2材料(26)のキュリー温度は、第1材料(24)のキュリー温度よりも低くなっている、抵抗半導体メモリー装置。
  2. 各第2導電線(22)が、隣接する磁気メモリーセル(14)に接続するためにパターン形成されている、請求項1に記載の抵抗半導体メモリー装置。
  3. 上記磁気メモリーセル(14)は、上記第2方向において長さ(3F)を有し、
    各第2導電線は、磁気メモリーセルの第2方向における長さ(3F)のほぼ3分の1の部分を覆うように、磁気メモリーセルと接続している、請求項2に記載の抵抗半導体メモリー装置。
  4. 上記第2材料(26)が第1材料(24)よりも厚くなっている、請求項1に記載の抵抗半導体メモリー装置。
  5. 上記第2材料(26)が、第1材料(24)よりも少なくとも5倍厚くなっている、請求項4に記載の抵抗半導体メモリー装置。
  6. 各第2導電線(22)が複数の細片を含み、各細片の第1端部が第1磁気メモリーセル(14)の一端部に接続されており、各細片の第2端部が、第1磁気メモリーセル(14)に隣接している第2磁気メモリーセル(14)の一端部に接続されている、請求項1に記載の抵抗半導体メモリー装置。
  7. 上記第2材料(26)が、強磁性特性を有し、
    上記第2導電線のうちの1つを流れる電流が、第2材料(26)のキュリー温度よりも高い温度に第2材料(26)を加熱し、第2材料(26)がその強磁性特性を失うようになっている、請求項4に記載の抵抗半導体メモリー装置。
  8. さらに、上記磁気メモリーセル(14)の上に配置されたキャップ層(32)を備えた、請求項1に記載の抵抗半導体メモリー装置。
  9. 上記キャップ層(32)がTaNまたはTiNを含んでいる、請求項8に記載の抵抗半導体メモリー装置。
  10. 上記第2材料(26)が、強磁性特性を有し、
    上記第2導電線(22)のうちの1つを流れる電流が、第2材料(26)に流れ、かつ、第2材料(26)を、そのキュリー温度よりも高い温度に加熱するようになっており、
    上記第2導電線(22)のうちの1つを流れる電流が、さらに、キャップ層(32)を流れ、かつ、書き込み電流を含むようになっている、請求項8に記載の抵抗半導体メモリー装置。
  11. さらに、上記キャップ層(32)の上に配置された硬質層(34)を備えた、請求項8に記載の抵抗半導体メモリー装置。
  12. 上記硬質層(34)が、水素を0%〜40%含んだ非晶質炭素、SiO 、W、または、WNを含んでいる、請求項11に記載の抵抗半導体メモリー装置。
  13. 交差点磁気ランダムアクセスメモリー(MRAM)を備えた、請求項1に記載の抵抗半導体メモリー装置。
  14. さらに、上記第1材料(224)と上記第2材料(226)との間に配置された第3材料(242)を含み、
    上記第3材料(242)が非磁性材料を含んでいる、請求項1に記載の抵抗半導体メモリー装置。
  15. 抵抗半導体メモリー装置の製造方法であって、
    半導体基板を含む加工品(10)を準備する工程と、
    上記加工品(10)の上に複数の第1導電線(12)を配置する工程と、
    上記第1導電線(12)の上に複数の磁気メモリーセル(14)を形成する工程と、
    上記磁気メモリーセル(14)の上に複数の第2導電線(22)を形成する工程とを含み、
    上記磁気メモリーセルを形成する工程は、第1導電線(12)の上に第1磁性層(16)を形成する工程と、
    上記第1磁性層(16)の上にトンネル障壁(18)の層を形成する工程と
    上記トンネル障壁(18)の上に第2磁性層(20)の第1材料(24)を堆積する工程と、
    上記第2磁性層(20)の第1材料(24)の上に、第2磁性層(20)の第2材料(26)を堆積する工程とを含み、
    上記第2材料(26)は、上記第1材料(24)のキュリー温度よりも低いキュリー温度を有し、
    上記第2導電線(22)は、磁気メモリーセル(14)の中央部分の上に間隙(44)を有し、この間隙(44)が、第2導電線(22)の非連続な部分を形成するようになっている、方法。
  16. 上記磁気メモリーセル(14)は、第2導電線(22)の方向において長さを有し、
    複数の第2導電線(22)を形成する工程は、各第2導電線の非連続的な部分を、磁気メモリーセルにおける第2導電線(22)の方向の長さのほぼ3分の1の部分を覆うように、磁気メモリーセルに接続させる工程を含む、請求項15に記載の方法。
  17. 上記第2材料(26)を堆積する工程が、上記第1材料(24)よりも厚い材料を堆積する工程を含んでいる、請求項15に記載の方法。
  18. 上記第2材料(26)を堆積する工程が、上記第1材料(24)よりも少なくとも5倍厚い材料を堆積する工程を含む、請求項17に記載の方法。
  19. さらに、上記第1材料(224)と上記第2材料(226)との間に、第3材料(242)を配置する工程を含む、請求項15に記載の方法。
  20. さらに、上記第2材料(26)の上にキャップ層(32)を堆積する工程と、
    上記キャップ層(32)の上に硬質マスク材料を堆積する工程とを含む、請求項15に記載の方法。
  21. 上記硬質マスク材料をパターン形成し、硬質マスク(34)を形成する工程と、
    上記パターン形成された硬質マスク(34)を用いて、キャップ層(32)と、第2磁性層(20)と、トンネル障壁層(18)とをパターン形成して、複数のトンネル接合部を形成する工程とを含む、請求項20に記載の方法。
  22. 磁気ランダムアクセスメモリー(MRAM)装置への書き込み方法であって、
    複数の第1導電線(12)の上に磁気メモリーセル(14)のアレイが配置されたMRAM装置であって、上記メモリーセル(14)が、第1磁性材料(24)と、その上に配置された第2磁性材料(26)とを含んだ軟層(20)を含み、上記第2磁性材料(26)のキュリー温度が、第1磁性材料(24)のキュリー温度よりも低くなっており、
    磁気メモリーセル(14)の上に配された複数の第2導電線(22)を備え、該第2導電線(22)が、磁気メモリーセル(14)の中央部分の上に間隙(44)を有する、MRAM装置を準備する工程と、
    上記第2導電線(22)のうちの1つにおいて少なくとも一部分を流れる熱流を、磁気メモリーセルの少なくとも1つの第2磁性材料(26)を介して流し、上記熱流が、第2磁性材料(26)の温度を高めるようになっている工程とを含む、方法。
  23. 熱流を流す工程が、第2導電線(22)に電圧を印加する工程を含んでいる、請求項22に記載の方法。
  24. 上記第2磁性材料(26)を介して熱流を流す工程では、第2磁性材料(26)の温度が、第2磁性材料(26)のキュリー温度よりも高い温度に上昇するようになっている、請求項22に記載の方法。
  25. さらに、上記MRAM装置が、第2磁性材料(26)の上に配置されたキャップ層(32)を備え、
    熱流を流す工程が、キャップ層(32)を介して書き込み電流を流す工程を含む、請求項22に記載の方法。
  26. さらに、単一の第2導電線(22)に接続された各メモリーセル(14)の第2磁性材料(26)を介して、熱流を流す工程を含む、請求項22に記載の方法。
JP2004502300A 2002-05-03 2003-04-01 熱によって選択された交差点mramセルの設計 Expired - Fee Related JP4307376B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/138,396 US6704220B2 (en) 2002-05-03 2002-05-03 Layout for thermally selected cross-point MRAM cell
PCT/EP2003/003393 WO2003094170A2 (en) 2002-05-03 2003-04-01 Layout for thermally selected cross-point mram cell

Publications (2)

Publication Number Publication Date
JP2005524973A JP2005524973A (ja) 2005-08-18
JP4307376B2 true JP4307376B2 (ja) 2009-08-05

Family

ID=29269321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004502300A Expired - Fee Related JP4307376B2 (ja) 2002-05-03 2003-04-01 熱によって選択された交差点mramセルの設計

Country Status (8)

Country Link
US (1) US6704220B2 (ja)
EP (1) EP1502264B1 (ja)
JP (1) JP4307376B2 (ja)
KR (1) KR100632423B1 (ja)
CN (1) CN1650369A (ja)
DE (1) DE60303664T2 (ja)
TW (1) TWI226133B (ja)
WO (1) WO2003094170A2 (ja)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6328814B1 (en) * 1999-03-26 2001-12-11 Applied Materials, Inc. Apparatus for cleaning and drying substrates
WO2003041131A2 (en) * 2001-11-02 2003-05-15 Applied Materials, Inc. Single wafer dryer and drying methods
US7513062B2 (en) * 2001-11-02 2009-04-07 Applied Materials, Inc. Single wafer dryer and drying methods
KR100450794B1 (ko) * 2001-12-13 2004-10-01 삼성전자주식회사 마그네틱 랜덤 엑세스 메모리 및 그 작동 방법
DE10214159B4 (de) * 2002-03-28 2008-03-20 Qimonda Ag Verfahren zur Herstellung einer Referenzschicht für MRAM-Speicherzellen
US7183120B2 (en) 2002-10-31 2007-02-27 Honeywell International Inc. Etch-stop material for improved manufacture of magnetic devices
US7023723B2 (en) * 2002-11-12 2006-04-04 Nve Corporation Magnetic memory layers thermal pulse transitions
US6952364B2 (en) 2003-03-03 2005-10-04 Samsung Electronics Co., Ltd. Magnetic tunnel junction structures and methods of fabrication
US20040193824A1 (en) * 2003-03-24 2004-09-30 Johnson Steven C. Expandable capacity storage device
JP4212397B2 (ja) 2003-03-28 2009-01-21 株式会社東芝 磁気メモリ及びその書き込み方法
US7015124B1 (en) * 2003-04-28 2006-03-21 Advanced Micro Devices, Inc. Use of amorphous carbon for gate patterning
US6807092B1 (en) * 2003-06-13 2004-10-19 Infineon Technologies Ag MRAM cell having frustrated magnetic reservoirs
KR100508094B1 (ko) * 2003-06-26 2005-08-17 삼성전자주식회사 커패시터를 구비하는 반도체 소자 및 그 형성 방법
US6961263B2 (en) * 2003-09-08 2005-11-01 Hewlett-Packard Development Company, L.P. Memory device with a thermally assisted write
US6984529B2 (en) * 2003-09-10 2006-01-10 Infineon Technologies Ag Fabrication process for a magnetic tunnel junction device
US7376004B2 (en) * 2003-09-11 2008-05-20 Samsung Electronics Co., Ltd. Increased magnetic memory array sizes and operating margins
US7264975B1 (en) * 2003-09-25 2007-09-04 Cypress Semiconductor Corp. Metal profile for increased local magnetic fields in MRAM devices and method for making the same
KR100568512B1 (ko) * 2003-09-29 2006-04-07 삼성전자주식회사 열발생층을 갖는 자기열 램셀들 및 이를 구동시키는 방법들
US7372722B2 (en) 2003-09-29 2008-05-13 Samsung Electronics Co., Ltd. Methods of operating magnetic random access memory devices including heat-generating structures
US20060281258A1 (en) * 2004-10-06 2006-12-14 Bernard Dieny Magnetic tunnel junction device and writing/reading method for said device
FR2860910B1 (fr) * 2003-10-10 2006-02-10 Commissariat Energie Atomique Dispositif a jonction tunnel magnetique et procede d'ecriture/lecture d'un tel dispositif
US6930369B2 (en) * 2003-11-14 2005-08-16 Hewlett-Packard Development Company, L.P. Thin film device and a method of providing thermal assistance therein
US6969895B2 (en) * 2003-12-10 2005-11-29 Headway Technologies, Inc. MRAM cell with flat topography and controlled bit line to free layer distance and method of manufacture
US6925000B2 (en) * 2003-12-12 2005-08-02 Maglabs, Inc. Method and apparatus for a high density magnetic random access memory (MRAM) with stackable architecture
US7257018B2 (en) * 2003-12-12 2007-08-14 Macronix International Co., Ltd. Method and apparatus for a low write current MRAM having a write magnet
JP2005183826A (ja) * 2003-12-22 2005-07-07 Sony Corp 磁気メモリ
US7193889B2 (en) * 2004-02-11 2007-03-20 Hewlett-Packard Development Company, Lp. Switching of MRAM devices having soft magnetic reference layers
FR2866750B1 (fr) * 2004-02-23 2006-04-21 Centre Nat Rech Scient Memoire magnetique a jonction tunnel magnetique et procede pour son ecriture
US7148531B2 (en) * 2004-04-29 2006-12-12 Nve Corporation Magnetoresistive memory SOI cell
US7112861B2 (en) * 2004-05-14 2006-09-26 International Business Machines Corporation Magnetic tunnel junction cap structure and method for forming the same
US7611912B2 (en) * 2004-06-30 2009-11-03 Headway Technologies, Inc. Underlayer for high performance magnetic tunneling junction MRAM
US7061037B2 (en) * 2004-07-06 2006-06-13 Maglabs, Inc. Magnetic random access memory with multiple memory layers and improved memory cell selectivity
US7075818B2 (en) * 2004-08-23 2006-07-11 Maglabs, Inc. Magnetic random access memory with stacked memory layers having access lines for writing and reading
US7808024B2 (en) * 2004-09-27 2010-10-05 Intel Corporation Ferroelectric polymer memory module
US7196955B2 (en) * 2005-01-12 2007-03-27 Hewlett-Packard Development Company, L.P. Hardmasks for providing thermally assisted switching of magnetic memory elements
US7083990B1 (en) * 2005-01-28 2006-08-01 Infineon Technologies Ag Method of fabricating MRAM cells
US7172908B2 (en) * 2005-02-15 2007-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic memory cells and manufacturing methods
US7154773B2 (en) * 2005-03-31 2006-12-26 Infineon Technologies Ag MRAM cell with domain wall switching and field select
KR100809724B1 (ko) * 2007-03-02 2008-03-06 삼성전자주식회사 터널링층을 구비한 바이폴라 스위칭 타입의 비휘발성메모리소자
US9136463B2 (en) * 2007-11-20 2015-09-15 Qualcomm Incorporated Method of forming a magnetic tunnel junction structure
US7994597B2 (en) * 2009-03-13 2011-08-09 Magic Technologies, Inc. MRAM with coupling valve switching
US20100327248A1 (en) * 2009-06-29 2010-12-30 Seagate Technology Llc Cell patterning with multiple hard masks
US8890266B2 (en) * 2011-01-31 2014-11-18 Everspin Technologies, Inc. Fabrication process and layout for magnetic sensor arrays
US20140124880A1 (en) 2012-11-06 2014-05-08 International Business Machines Corporation Magnetoresistive random access memory
US8750033B2 (en) 2012-11-06 2014-06-10 International Business Machines Corporation Reading a cross point cell array
US8947915B2 (en) 2012-12-17 2015-02-03 International Business Machines Corporation Thermal spin torqure transfer magnetoresistive random access memory
US8835889B1 (en) * 2013-03-13 2014-09-16 International Business Machines Corporation Parallel shunt paths in thermally assisted magnetic memory cells
US9741927B2 (en) 2014-04-10 2017-08-22 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions having a gradient in magnetic ordering temperature
US10475991B2 (en) * 2018-02-22 2019-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fabrication of large height top metal electrode for sub-60nm magnetoresistive random access memory (MRAM) devices

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0423293A (en) * 1990-05-18 1992-01-27 Toshiba Corp Magnetic memory cell and magnetic thin film
US5969978A (en) * 1998-09-30 1999-10-19 The United States Of America As Represented By The Secretary Of The Navy Read/write memory architecture employing closed ring elements
US6256224B1 (en) * 2000-05-03 2001-07-03 Hewlett-Packard Co Write circuit for large MRAM arrays
JP4020573B2 (ja) * 2000-07-27 2007-12-12 富士通株式会社 磁性メモリデバイス、および磁性メモリデバイスにおけるデータ読み出し方法
US6385082B1 (en) 2000-11-08 2002-05-07 International Business Machines Corp. Thermally-assisted magnetic random access memory (MRAM)
US6538919B1 (en) 2000-11-08 2003-03-25 International Business Machines Corporation Magnetic tunnel junctions using ferrimagnetic materials

Also Published As

Publication number Publication date
CN1650369A (zh) 2005-08-03
US6704220B2 (en) 2004-03-09
TWI226133B (en) 2005-01-01
TW200306671A (en) 2003-11-16
DE60303664D1 (de) 2006-04-27
JP2005524973A (ja) 2005-08-18
WO2003094170A2 (en) 2003-11-13
KR20050007382A (ko) 2005-01-17
EP1502264A2 (en) 2005-02-02
WO2003094170A3 (en) 2004-03-11
EP1502264B1 (en) 2006-02-22
KR100632423B1 (ko) 2006-10-11
DE60303664T2 (de) 2006-12-14
US20030206434A1 (en) 2003-11-06

Similar Documents

Publication Publication Date Title
US9666793B2 (en) Method of manufacturing magnetoresistive element(s)
US20160149124A1 (en) Mram having spin hall effect writing and method of making the same
US10566523B2 (en) Storage element and memory
US8947919B2 (en) High capacity low cost multi-stacked cross-line magnetic memory
US8917543B2 (en) Multi-state spin-torque transfer magnetic random access memory
US8391058B2 (en) Low-cost non-volatile flash-RAM memory
JP5756760B2 (ja) 磁気メモリ、磁気メモリの製造方法、及び、磁気メモリの駆動方法
US7920412B2 (en) Magnetic random access memory and method of manufacturing the same
JP3892736B2 (ja) 半導体記憶装置
US6803615B1 (en) Magnetic tunnel junction MRAM with improved stability
US6417561B1 (en) Keepers for MRAM electrodes
US6765821B2 (en) Magnetic memory
US7547934B2 (en) Magneto-resistive effect element and magnetic memory
US6440753B1 (en) Metal hard mask for ILD RIE processing of semiconductor memory devices to prevent oxidation of conductive lines
KR100727710B1 (ko) 저항성 반도체 메모리 소자 및 그 제조 방법
JP4157707B2 (ja) 磁気メモリ
US6807091B2 (en) Magnetic switching element and a magnetic memory
US7405966B2 (en) Magnetic tunneling junction antifuse device
JP4991155B2 (ja) 半導体記憶装置
CN1283006C (zh) 磁存储装置及其制造方法
US7119410B2 (en) Magneto-resistive effect element and magnetic memory
US6643168B2 (en) Nonvolatile magnetic storage device
TW538429B (en) Semiconductor memory device utilizing tunneling magneto resistive effect and method for manufacturing the same
US6473328B1 (en) Three-dimensional magnetic memory array with a minimal number of access conductors therein
KR101414485B1 (ko) 개선된 고용량 저비용 다중-상태 자기 메모리

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080819

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081118

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20081118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090407

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090428

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120515

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130515

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees