JP4307376B2 - 熱によって選択された交差点ｍｒａｍセルの設計 - Google Patents

Description

発明の詳細な説明

〔関連出願の相互参照〕
本発明は、米国特許出願番号１０／１２４,９５０、Leuschner他「ＭＲＡＭ処理過程における、トンネル接合キャップ層と、トンネル接合硬質マスクと、トンネル接合積層種層との材料の組み合わせ（Material Combinations for Tunnel Junction Cap Layer, Tunnel Junction Hard Mask and Tunnel Junction Stack Seed Layer in MRAM processing）」（２００２年４月１８日出願）に関するものであり、この文献は、参照することによりここに組み込まれている。

〔技術分野〕
本発明は、通常、半導体装置の製造に関するものであり、特に、磁気ランダムアクセスメモリー（ＭＲＡＭ）装置の製造に関するものである。
〔発明の背景〕
半導体は、例えば、ラジオ、テレビ、携帯電話、および、パーソナルコンピュータ装置といった電子機器の集積回路に広範に用いられている。半導体装置の一例として、ダイナミックランダムアクセスメモリー（ＤＲＡＭ）やフラッシュメモリーといった半導体記憶装置が挙げられる。これらのメモリーは、情報を格納するために電荷を使用するものである。

スピンエレクトロニクスは、半導体技術と磁気学とを組み合わせたものであり、メモリー装置に関する近年の成果である。スピンエレクトロニクスでは、電荷よりもむしろ電子のスピンが、「１」または「０」の存在を示すために用いられる。このようなスピンエレクトロニクス装置の１つが、ＭＲＡＭ装置であり、この装置は、様々な金属層の中に、互いに異なる方向に配置された導電線を含んでおり、これらの導電線は、積層体または磁気メモリーセルを間に挟んでいる。また、導電線（例えばワード線およびビット線）が交差する地点は、交差点と呼ばれている。導電線の周りには、導電線の１つを流れる電流によって磁界が発生し、この電流は、ワイヤおよび導電線に沿って磁気極性を特定の方向に定める。同様に、他の導電線を流れる電流によって磁界が発生し、この電流は、磁気極性を部分的に変えることができる。また、「０」か「１」かによって表されるデジタル情報を、磁気モーメントの向きに格納できる。磁気素子の抵抗は、モーメントの向きに応じて決まる。この格納された状態を、素子の抵抗状態を検出することにより、素子から読み出してもよい。

通常、導電線と交差点とを、行および列を有するマトリックス構造に配置することにより、メモリーセルアレイが構成される。軟磁性層、または、磁気積層体のフリー層には、情報が格納される。情報の格納には磁界が必要であり、この磁界は、導電線を通過する、ワード線およびビット線の電流により供給される。読み出される特定のセルに電圧を印加して「１」または「０」の論理値を示すセルの抵抗値を決定することにより、情報は読み出される。

ＤＲＡＭ装置のような従来の半導体メモリー装置と比較して、ＭＲＡＭ装置の利点は、それが不揮発性であるという点にある。例えば、ＭＲＡＭ装置を利用したパーソナルコンピュータ（ＰＣ）の「起動」時間は、ＤＲＡＭ装置を利用した従来のＰＣの「起動」時間のように長くはない。同様に、ＭＲＡＭ装置は、電力を上げる必要がなく、格納されたデータを「覚えている」ことができる。さらに、ＭＲＡＭ装置は電位を用いて、起動プロセスを行わず、より多くのデータを格納し、これらのデータにより早くアクセスし、電流メモリー技術よりも消費電力が低減することができる。

通常、ＭＲＡＭ装置を製造するために、１つのメモリーセルには、通常、複数の金属とそれらの間に位置する誘電体薄膜とを備えた磁気積層体が含まれている。この積層体の全体の厚さは、例えば、数１０ナノメートルであってもよい。交差点ＭＲＡＭ構造については、この積層体は、通常、２つの金属配線レベルの交差点（例えば互いに斜めに配置された、異なる方向に延びる、金属２（Ｍ２）層と金属３（Ｍ３）層との交差点）に、配置されている。積層体の上端および下端は、通常、Ｍ（ｎ）とＭ（ｎ＋１）とのワイヤ層導電線にそれぞれ接触している。

交差点ＭＲＡＭ装置では、磁気トンネル接合（ＭＴＪ）セルは、第１導電線と第２導電線と（例えば、ワード線およびビット線）の交差点に位置している。これらの線を書き込み電流が通過すると、ワード線およびビット線は磁界を形成する。ＭＴＪセルは、１つまたは複数の磁性層からなる硬質層または基準層と、トンネル障壁またはトンネル接合部、と呼ばれる抵抗特性を有する誘電体層と、１つまたは複数の磁性層からなるフリー層または軟質層、とを含んでいる。ワード線とビット線との磁界を足す（add up）ことにより、トンネル障壁の抵抗を変え、それによりメモリーセルのスイッチングが行われる。このようにして、交差点アレイでは、スイッチングを行うためのセルが選択される。

従来のＭＲＡＭ設計の問題点とは、セルへの書き込みに磁界が用いられるので、例えば目標とされるメモリーセルに近接した望ましくないメモリーセルのスイッチングが生じる恐れがあるという点である。それは例えばセルの磁性材料特性の不一致が原因で生じてしまう。同様に、選択されたセルと同じワード線またはビット線に配置されたどのメモリーセルも、スイッチング磁界の一部を識別し、例えば意図されないスイッチングが行われてしまう。また、セルの望ましくないスイッチングの他の原因として、磁界のゆらぎ、または、例えば磁界の形状の変化が挙げられる。したがって、エラーなくセルのスイッチングを行うための書き込み限界（a write margin）が求められる。

ＭＲＡＭ技術を用いて提案されている、セルを選択する他の方法としては、ビット線において電界を生成する電流と熱流（heating current）とを利用して、選択されたセルの飽和磁性を低減することが挙げられる。この加熱された（heated）セルの選択方法では、加熱されたセルのみのスイッチングを行うことができる。これにより、書き込み限界を改善し、意図されないセルに書き込まれるという危険性が低減する。この熱による選択方法を行うために、トンネル接合部を基本的には熱レジスタとして用いることができるので、ワード線からトンネル接合部を介してビット線に熱流（heat current）を流すことが提案されてきた。しかしながら、この方法では、トンネル障壁に用いられる絶縁材料は、通常、トンネル障壁を通過した高い電流に耐えられず、トンネル接合部の破損、ひいてはメモリーセルの破損に繋がる。

つまり、トンネル障壁を破損しない、ＭＲＡＭ装置の磁気メモリーセルを熱によって選択するための、信頼性のある構造および方法が、技術的に必要である。

〔発明の概要〕
本発明の好ましい実施形態では、メモリーセルフリー層が熱レジスタとして機能する場合に、ＭＲＡＭの設計を行い、メモリーセルを熱によって選択することにより、技術的効果を達成する。メモリーセルの中央に間隙を有するワード線を用いて、メモリーセルの行に熱流を流すことにより、メモリーセルにおける加熱された行を熱によって選択させる。また、各メモリーセルにキャップ層を配置してもよい。ここで、熱流の一部を、キャップ層を介して流すことに用いることにより、セルの選択された行の硬軸領域（hard axis field）に書き込み電流を供給する。

一実施形態では、第１方向へ延びる複数の第１導電線と、第１導電線の上に配置された複数の磁気メモリーセルとを含んだ、抵抗半導体メモリー装置（resistive semiconductor memory device）を開示する。この抵抗半導体メモリーセル装置は、磁気メモリーセルの上に配置され、第２方向へ延びる複数の第２導電線を含んでいる。ここで、第２方向とは、第１方向とは異なる方向であり、第２導電線は連続的ではない。

また、他の実施形態では、抵抗半導体メモリー装置の製造方法を開示する。この方法は、加工品（workpiece）を準備する工程と、この加工品の上に複数の第１導電線を配置する工程と、第１導電線の上に、複数の磁気メモリーセルを形成する工程とを含んでいる。この磁気メモリーセルを形成する工程には、第１導電線の上に第１磁性層を形成する工程と、第１磁性層の上にトンネル障壁層を形成する工程と、トンネル障壁の上に第２磁性層第１材料を堆積する工程と、第２磁性層第１材料の上に、第２磁性層第２材料を堆積する工程とが含まれている。この第２磁性層第２材料は、第２磁性層第１材料のキュリー温度よりも低いキュリー温度を有している。また、この方法は、磁気メモリーセルの上に、複数の第２導電線を形成する工程を含んでいる。ここで、第２導電線は、連続的ではなく、磁気メモリーセルの中央部分の上に間隙を有している。

他の実施形態では、ＭＲＡＭ装置への書き込み方法を開示する。この方法には、複数の第１導電線の上に配置された磁気メモリーセルアレイを備えたＭＲＡＭ装置を準備する工程が、含まれている。これらのメモリーセルは、第一磁性材料と、その上に配置された第２磁性材料とを含んだ軟質層を、含んでいる。ここで、第２磁性材料のキュリー温度は、第一磁性材料のキュリー温度よりも低い。また、ＭＲＡＭ装置は、磁気メモリーセルの上に配置された非連続的な複数の第２導電線を含んでいる。この方法の実施形態によれば、熱流が、磁気メモリーセルの少なくとも１つにおける第２磁性材料を介して、第２導電線のうちの１つの少なくとも一部を流れている。この熱流により、第２磁性材料の温度が上昇する。

本発明の実施形態の効果は、抵抗メモリー装置の書き込み限界を上げられる点にある。抵抗熱素子（resistive heating element）として軟質層またはフリー層を使用することにより、メモリーセルの行を熱によって選択してもよい。本発明の実施形態には、配線または材料層はこれ以上必要ではない。熱流は、第２導電線（例えば、軟質層に隣接して配置されたワード線）を用いて、行に印加される。電流の一部が流れているメモリーセルの上にキャップ層を配置することにより、磁気メモリーセルの硬軸領域に書き込み電流を供給できる。本発明の実施形態では、ワード線およびビット線に必要な書き込み電流は低減される。

〔図面の簡単な説明〕
本発明の上記特徴は、添付図面を参照しながら以下の記載を検討することにより、より明確に理解されるだろう。

図１は、本発明の実施形態に基づく、各メモリーセルの上に配置された連続的ではない第２導電線を備え、整列されて配置された磁気メモリーセルを有するＭＲＡＭ装置、を示す透視図である。

図２は、本発明の実施形態に基づく、磁気メモリー素子と、連続的ではない第２導電線とを示す断面図である。

図３〜図５は、本発明の実施形態に基づく、様々な製造段階におけるＭＲＡＭ装置を示す断面図である。

図６および図７は、本発明の他の実施形態に基づく、様々な製造段階におけるＭＲＡＭ装置を示す断面図である。

図８は、キャップ層および硬質マスクを含んだ本発明の実施形態を示す断面図である。

図９は、図８に示した磁気メモリーセルを示す平面図である。

異なる図の中の対応している数字および符号は、他に示さない限り、同じ部分を示している。図は、好ましい実施形態に関係している局面を明確に示すために描いたものであり、比率については必ずしも描いていない。

〔好適な実施形態の詳細な説明〕
次に、本発明の模範的な実施形態および利点について記載する。

図１の透視図に、本発明の好ましい実施形態のＭＲＡＭ装置４０を示す。磁気積層体を含んだ複数の磁気メモリーセル１４が、例えば、第１方向へ延びる複数の第１導電線１２と、第２方向へ延びる複数の第２導電線２２との間に挟まれている。第１導電線１２および第２導電線２２は、例えば、アルミニウムまたは銅といった導体材料を含んでいることが好ましい。加工品（図示せず）の上には、第１層間誘電体層（ＩＬＤ）（図示せず）が堆積されている。通常、この層間誘電体層の中には、第１導電線１２を形成するためのダマシン法により、金属被覆層が形成されている。ＩＬＤ層の上には、例えばＴａＮまたはＴｉＮを含んだ障壁層が形成されていてもよく、この障壁層の上には種層が形成されていてもよい（図示せず）。また、第１導電線１２のアレイ上には、磁気積層体を含んだ磁気メモリーセル１４が形成されている。

図２では、磁気メモリーセル１４は、第１磁性層１６を備えることが好ましい。この第１磁性層は、例えばＰｔＭｎ、ＣｏＦｅ、Ｒｕ、および、ＮｉＦｅといった材料からなる１つまたは複数の層を含んでいる。第１磁性層１６を、ここでは硬質層または基本層とも呼ぶ。この第１磁性層１６は、第１導電線１２（図示せず）の上に配置された種層を含んでいてもよい。この種層は、磁気メモリーセル１４にエッチングを行っている間の第１導電線１２の腐食を防止するために、例えばＴａＮを含んでいてもよい。

また、磁気メモリーセル１４には、さらに、誘電体層１８が含まれている。この誘電体層は、例えばＡ１_２０_３を含み、第１磁性層１６の上に堆積されている。誘電体層１８を、ここではトンネル層、トンネル障壁、または、Ｔ障壁とも呼ぶ。磁気メモリーセル１４には、さらに、誘電体層１８上に堆積された第２磁性層２０が含まれている。第２磁性層２０を、ここでは、軟質層またはフリー層とも呼ぶ。本発明の実施形態によれば、第２磁性層２０は、２つまたはそれ以上の層２４・２６を含んでいることが好ましい（これについては以下に記載する）。これらの、第１磁性層１６、誘電体層１８、および、第２磁性層２０をパターン形成することにより、磁気メモリーセルまたは磁気メモリー素子１４を形成する。磁気メモリーセル１４は、ほぼ長方形の形状であってもよいが、長方形に代えて、例えば、円、正方形、または、楕円のような他の形状であってもよい。

本発明の実施形態では、非連続的な第２導電線２２は、磁気メモリーセル１４の上に配置されている。この非連続的な第２導電線２２は、金属被覆層の一部であってもよいし、好ましくは、第１導電層１２とは異なる方向に（例えば、第１導電層に対してほぼ垂直に）延びるようにパターン形成されていてもよい。この非連続的な第２導電線２２を、磁気メモリー素子１４および第２導電線２２上に配置された誘電体層（図示せず）の中に、ダマシン法を用いて形成してもよいし、または、例えばダマシン法以外の方法によって形成してもよい。

第１導電線１２および第２導電線２２は、メモリーアレイ１０のビット線およびワード線として機能する。磁気メモリーセル１４層の順序を逆にしてもよい。例えば、硬質層１６を誘電体層１８の上に、軟質層２０を誘電体層１８の下に配置してもよい。同様に、ビット線１２及びワード線２２は、磁気メモリーセル１４の上または下の何れかに配置されていてもよい。しかしながら、非連続的な導電線２２を、磁気メモリーセル１４の軟質層２０に電気的に接続することが好ましい。これについては、以下でさらに論じる。

本発明の実施形態では、図１に示したように、第２導電線２２は非連続的であることが好ましい。特に、図２の断面図に示したように、第２導電線２２は、各磁気メモリーセル１４の中央部分の上に間隙４４を有していることが好ましい。また、隣接する磁気メモリーセル１４と接続するために、各第２導電線２２は複数の細片（strip）にパターン形成されていることが好ましい。図１に示したように、熱流源（heat current source）２８は、第２導電線２２のいずれかと連結されていてもよい。また、書き込み電流用の電流源（図示せず）は、第１導電線１２のいずれかと連結されていてもよい。

図２では、磁気メモリーセル１４は、第１導電線１２（図１参照）の上に配置された第１磁性層１６、その上に配置されたトンネル障壁１８、および、その上に配置された第２磁性層２０を含んでいる。本発明の実施形態では、第２磁性層は、第１材料２４、および、その上に配置された第２材料２６を含んでいる。第２材料２６のキュリー温度は、第１材料２４のキュリー温度よりも低いことが好ましい。例えば、第２材料２６のキュリー温度は、室温から約４００℃までであることが好ましい。その一方、第１材料２４のキュリー温度は、４２０℃よりも高いことが好ましい。また、第２磁性層２０は、第１材料２４と第２材料２６との間に配置された第３材料を含んでいてもよい。これについては、図８を参照して更に論じる。

第１材料２４の磁性材料の厚さが「ｙ」であり、第２材料２６の磁性材料の厚さが「ｘ」である場合、ｘ＞ｙであることが好ましい。ここで、ｘはｙよりも少なくとも５倍大きいことが好ましく、ｘはｙより１０倍大きいことがさらに好ましい。

また、磁気メモリーセル１４は、磁性素子１４の「簡単な」（例えば、切り替えまたは書き込みが簡単な）軸が、ビット線１２に対して垂直であり、ワード線２２の方向に平行であるような、形状異方性を有していることが好ましい。適切な形状異方性を得るために、セル１４がワード線または第２導電線２２の方向に長くなるように、縦横比は、３またはそれ以上であることが好ましい。

本発明の実施形態では、印刷可能な最小寸法Ｆはセル１４の幅であり（この幅は、セル１４の最短の端に沿ったものである）、セル１４の縦横比は３かそれ以上（例えば、セル１４の長さが３Ｆ以上）である。３かそれ以上の縦横比で、図２に示したように、セル１４のほぼ中央に、ワード線中に間隙４４をパターン形成する（間隙４４はＭＴＪセルの上にあることが好ましい）ことが可能である。間隙４４の幅は、ほぼ最小形状Ｆであることが好ましい。つまり、第２導電線２２は、最小形状Ｆだけ、下に位置する磁気メモリー素子１４と互いに重なっていることが好ましい。

本発明の実施形態に基づく、第２導電線２２に間隙４４を形成する工程は、磁気メモリーセル１４上のワード線２２を遮断し、ワード線２２の電流２８を、フリー層２０の一方の端部（図２の左側。セル１４の長さの３分の１）からもう一方の端部にフリー層２０を貫いて通過させる工程である。ここで、次のワード線２２の細片または部分は、再び（例えば、図２の右側で）電流２８を得る。

また、トンネル障壁１８の抵抗は、漏れ電流がトンネル障壁１８を介してほとんど流れない程、十分に高いことが好ましい。このように、本発明の実施形態では、第２導電線またはワード線２２が新規の非連続的な形状であるために、ワード線電流２８は、フリー層２０（例えば、磁気メモリーセル１４の第２材料２６）の熱流２８ａとして用いられる。

各セル１４の上のワード線２２に間隙４４を形成するために、図３から図５に示したように、エッチストップ層３２（ここでは、キャップ層３２とも呼ぶ）を用いて、エッチングプロセスからフリー層２０を保護する（フリー層２０は図３から図５には示していないが、フリー層２０は磁気メモリーセル１４の一部である。図２参照）ことが好ましい。エッチストップ層３２がセル１４とワード線２２との間に配置されているので、エッチストップ層３２は導電性であり、セル１４とワード線２２との間を電気的に接触されていることが好ましい。結果として、図２のワード線２２の電流２８の全てが、フリー層２０を介して流れているわけではない。つまり、少量の電流２８ｂが、エッチストップ層３２を介してフリー層２０をバイパスする。このバイパス電流２８ｂが、セル１４への書き込みに用いられ得る磁気メモリーセル１４の小さな硬軸領域を、生成する点で有利である。

したがって、本発明の実施形態では、ワード線電流２８は、熱流２８ａと、硬軸領域を生成する書き込み電流２８ｂとの両方として用いられる。これを達成するために、フリー層２０が、室温から４００℃までの範囲の温度で、その磁気特性を強く（strongly）変える材料を含んでいることが好ましい。再び図２を参照して、例えば、フリー層２０の第２材料２６は、比較的低いキュリー温度Ｔ_ｃを有する強磁性物質を含んでいることが好ましい。この強磁性物質としては、例えば、強磁性素子と非強磁性素子との合金、ＣｏまたはＮｉとＣｒ、Ｍｎ、Ｖまたはそれらの化合物との合金が挙げられる。強磁性素子と非強磁性素子とを組み合わせることによってキュリー温度を下げることで、飽和磁化も下がる。

また、単一の層として用いる場合、このような合金は基準層１６と異なる方向のトンネル抵抗変化をほとんど示さない傾向にある。このため、本発明の実施形態では、フリー層２０は、第１層２４と第２層２６とを備えた二重層を含んでいることが好ましい。第１層２４は、トンネル障壁１８の上に配置されると共にこの障壁と接触している薄層（例えば、キュリー温度が４２０℃よりも高いＴ_ｃである、８オングストロームの材料）を含んでいることが好ましい。例えば第１材料は、例えば、高透磁率合金(permalloy)、ＣｏまたはＣｏＦｅを含んでいてもよい。また、第２層２６は、比較的厚い強磁性合金層（キュリー温度が低く、例えばキュリー温度がほぼ室温から４００℃までのＴ_ｃである、かつ、例えば５０〜１００オングストローム）を含んでいることが好ましい。

ワード線２２を介して電流パルス２８を伝送することにより、そのワード線２２に沿った全てのセル１４が、キュリー温度の低い第２層２６のキュリー温度の近傍もしくはそれ以上に加熱する。第２材料のキュリー温度の近傍もしくはそれ以上に、第２材料２６を加熱することによって、第２材料２６はその強磁性特性を失う。Ｔ_ｃの低い第２材料層２６の磁化が減少または除去されるので、非常に薄くＴ_ｃが高い第１材料層２４の磁化のみが、ビット線１２（図３参照）により生じた磁界と、弱いワード線２０バイパス電流とを切り替えるのに必要とされる。

このＴ_ｃが高い第２層２６は、ソフトエラーの発生の危険にさらさずに、できる限りソフト（磁気用語）に形成可能である。なぜなら、Ｔ_ｃが低い層２６が、ビット線１２上の全ての半選択セル（half-select cell）を、熱によって活性化されたスイッチングから妨げるからである。ワード線２２上の全てのセル１４が加熱され、フリー層の抵抗が比較的高くなりワード線２２の抵抗が、比較的高くなるので（例えば、トンネル接合部１４当たりほぼ３０オーム）、ワード線２２は、ただワード長（例えば、１６または３２のセル１４）と同じ長さだけ（only）であることが好ましい。

本発明の実施形態では、例えば、厚さ８ｎｍのフリー層２０を有する１００ｎｍ幅のセル１４については、１０ｎｓでほぼ１ｍＡのワード線２２電流パルス２８により、フリー層２０の温度が例えば約２００℃に上がる。これは、第２材料２６のキュリー温度が約２００℃またはそれ以下である場合、熱書き込み選択性（thermal write selectivity）を提供するには十分な電流であろう。短い電流パルスについては、ワード線２２には短い冷却期間が必要であるとも言えるが、熱放散は無視してもよい。

本発明の実施形態では、図２に示したように、ワード線２２を通過する電流２８が、熱流２８ａとして第２磁性材料２６を、書き込み電流２８ｂとしてキャップ層３２を通過する。第２磁性材料２６は、抵抗Ｒ１を有している。これにより、第２磁性材料２６は加熱される。第２磁性材料２６をそのキュリー温度以上に加熱することによって、第２材料はその強磁性特性を失う。エッチストップ層３２の比抵抗を適切に調節することにより、ワード線２２の電流２８のうちの約１０〜２０％のみが、厚さ約１０ｎｍのエッチストップ層３２を通り、フリー層２０を回避するだろう。Ｔ_ｃが高い第１材料層２４を非常にソフトに形成できるので、ビット線電流は、このように小さいセル１４に従来技術において通常必要とされる１０〜１５ｍＡよりむしろ、約２〜３ｍＡで十分であろう。同じビット線１２上の他のセル１４に書き込む前に、セル１４を冷却することが好ましい。

本発明の実施形態では、ワード線２２およびビット線１２全体に必要な書き込み電流が減少し、ビット線上の半選択セルがそれらのスイッチング領域の約２０％を識別するだけなので、書き込み限界が増加する。

次に、間隙を有するワード線を製造するための２つの例を示す。

例１
図３〜図５は、本発明の実施形態に基づく、製造の様々な段階におけるＭＲＡＭ装置４０の断面図を示している。図３は、加工品１０を含んだ半導体ウェハを示している。この加工品１０は、例えば、絶縁層によって覆われたシリコンまたは他の半導体材料、を備えた半導体基板を含んでいてもよい。加工品１０はまた、ウェハプロセスの前半部（ＦＥＯＬ）で形成された、他の活性素子または回路（図示せず）を含んでいてもよい。加工品１０は、例えば、単結晶シリコンの上に酸化シリコンを備えていてもよい。また、加工品１０は、他の導電層または他の半導体素子（例えば、トランジスタ、ダイオード等）を含んでいてもよいし、例えばＧａＡｓ、ＩｎＰ、ＳｉＣ、または、Ｓｉ／Ｇｅ、といった化合物半導体を、シリコンの代わりに用いてもよい。

加工品１０の上に、第１絶縁層３０を堆積する。この第１絶縁層３０は、層間誘電体層（ＩＬＤ）（例えば、ウェハ第１層間誘電体層）を含んでいることが好ましい。第１絶縁層３０は、二酸化シリコン（ＳｉＯ２）を含んでいることが好ましく、二酸化シリコンの代わりに、例えば低誘電定数材料のような他の誘電体を含んでいてもよい。

第１導電線１２を形成するために、例えばダマシン法によって、第１絶縁層３０をパターン形成し、エッチングし、導電性材料によって充填する。これらのパターン形成工程および充填工程を、例えば第１導電線１２を充填すると同時に管(vias)（図示せず）を充填する（図示せず）ような、単一のダマシン法またはデュアルダマシン法によって行ってもよい。第１絶縁層３０を、リソグラフィーによってパターン形成し、反応性イオンエッチング（ＲＩＥ）を行うことにより、第１導電線１２が形成される所にトレンチを形成する。これらのトレンチの幅は、例えば０．２μｍであってもよいし、深さは０．４〜０．６μｍであってもよい。

使用する導電性材料によっては、導電線２０が任意の下地膜を含んでいる場合もある（図示せず）。次に、ウェハ１０の上、トレンチの中に、導電性材料を堆積する。第１導電線１２は、（例えば、最小形状を有する）最小のピッチ線（pitched line）、またはより大きなピッチ線を含んでいてもよい（。ウェハ１０を、例えば化学的機械研磨（ＣＭＰ）方法によって平坦化することにより、第１誘電体層３０の上面から余分な導電性材料１２を除去する。

第１導電線１２は、導電性材料を含んでいることが好ましい。この導電性材料は、銅のような金属を含むことが好ましい。また、その代わりに、例えば、Ａｌ、ＴｉＮ、Ｔｉ、Ｗ、それらの組み合わせといった他の導電性材料、あるいは、物理的気相成長法（ＰＶＤ）または化学的気相成長法（ＣＶＤ）によって堆積された他の導電性材料を含んでいてもよい。第１導電線１２は、例えば、ＭｌまたはＭ２金属被覆層の一部であってもよい。

磁気メモリーセル１４の様々な材料層を、すでに記載したようにして、堆積する。キャップ層またはエッチストップ層３２を、磁気メモリーセル１４材料の上に堆積する。キャップ層３２は、約１０ｎｍの、例えばＷＮ、ＴｉＮ、または、ＴａＮといった材料を含んでおり、これについては、米国特許出願番号１０／１２４,９５０の、Leuschner他、「Material Combinations for Tunnel Junction Cap Layer, Tunnel Junction Hard Mask and Tunnel Junction Stack Seed Layer in MRAM proceeding」（出願日：２００２年４月１８日）に記載されており、この文献を参照することによりここに援用する。

硬質マスク材料３４を、キャップ層３２の上に配置する。ここでいう硬質マスク３４は、トンネル接合（ＴＪ）硬質マスクのことである。硬質マスク材料３４およびキャップ層３２は、異なる材料を含んでいることが好ましく、硬質マスク材料３４は、例えば、ＷＮ、ＴｉＮ、ＴａＮ、水素を含んだ非晶質炭素（例えば水素を０％〜４０％含んだ非晶質炭素）、または、ＳｉＯ_２を含んでいてもよい。

トンネル接合絶縁層３６を堆積する。この層は、例えば、Ｓｉ_３Ｎ_４を含んでいてもよい。ウェハを平坦化し、誘電体層３６の余分な部分を、例えば化学的機械研磨（ＣＭＰ）によって除去する。

この例では、図４に示したように、残りのＴＪ硬質マスク３４を、例えば酸素またはフッ素の化学反応(chemistry)により、（例えば、このエッチストップ層がフッ素の化学反応に対して、耐性のあるＴｉＮを含んでいる場合、）エッチストップ層３２の上まで除去する。そして、絶縁層３８を、堆積する。この絶縁層３８は、例えば酸化シリコンのような層間誘電体を含んでいてもよい。ダマシン法を用いて、絶縁層３８を、次に形成されるワード線２２のパターンにパターン形成し、エッチングする。絶縁層３８のエッチング工程は、エッチストップ層またはキャップ層３２の上でエッチングを停止させることのできる、例えばフッ素の化学反応を含んでいてもよい。トレンチに充填するために、図５に示したように、通常のダマシン技術に用いられているように、下地膜（図示せず）、および、銅のような導電性材料を堆積する。

例２
図３、６、および、７は、本発明の実施形態の工程の流れに関する第２例を示している。この実施形態では、ダマシン法によってよりもむしろ、堆積された導電性材料をパターン形成することにより、第２導電線１２２を形成しており、硬質マスク１３４の部分は除去しない。

図３に示したように、トンネル接合絶縁層３６を堆積し、平坦化した後、図６に示したように、第２導電線１２２のために導電性材料（例えばアルミニウムのような導体を含んでいる）を堆積し、パターン形成する。導電性材料のエッチング工程は、例えば塩素の化学反応を含んでいてもよい。この塩素の化学反応は、ＴＪ絶縁材料１３６の上、および、硬質マスク１３４の上の間隙１４４においてエッチングを停止するために用いられる場合がある。この例では、硬質マスク１３４は、例えば、ＷまたはＷＮを含んでいることが好ましい。

図７に示したように、硬質マスク１３４の部分を、例えばフッ素の化学反応を用いて間隙１４４にエッチングしてもよい。ここでは、エッチストップ層またはキャップ層１３２の上でエッチングを停止するようなエッチング工程を用いる。この実施形態では、キャップ層１３２は、例えばＴｉＮを含んでいることが好ましい。次に、絶縁層１３８を、図示したように、例えば、堆積してＣＭＰによって研磨する。絶縁層１３８は、層間誘電体を含んでいてもよい。

図８は、本発明の他の実施形態の断面図を示している。ここでは、ＭＲＡＭ装置２４０は、軟質層２２０を含んでおり、軟質層２２０は、トンネル接合部または絶縁層２１８に隣接している第１材料２２４と、それに隣接している第３材料２４２と、それに隣接している第２材料２２６とを有している。また、キャップ層２３２は、図示したように第２層２２６の上に形成されており、硬質マスク２３４の部分は、磁気メモリーセル２１４に接触している第２導電線２２２の細片の真下に位置している。

第３材料２４２は、Ｒｕのような磁性材料を含んでいることが好ましい。第３材料２４２は、例えば、第１磁性材料２２４と第２磁性材料２２６との間の結合材料として機能する。これら材料を反平行に結合するには、第３材料２４２は、例えば、９〜１０オングストロームと比較的薄いことが好ましい。また、これらの材料を平行に結合するには、第３材料２４２は、例えば、１２〜１５オングストロームと、より厚い方が好ましい。

同じく図８は、熱流２８ａとして第２磁性材料２６を、書き込み電流２８ｂとしてキャップ層３２とを交互に通過する、ワード線２２を通過する電流２８を示している。

図９は、図８に示した磁気メモリーセル２１４の平面図を示している。メモリーセル２１４は、図示したように、長軸「ｕ」および短軸「ｖ」を有する楕円形状を有することが好ましい。本発明の好ましい実施形態では、長軸「ｕ」は、例えば、短軸「ｖ」より少なくともほぼ３倍長いことが好ましい。領域２４６は、第２導電線２２８が重なっており、かつ、磁気メモリーセル２１４と電気的に接続されている領域である。

本発明の他の実施形態は、抵抗半導体メモリー装置の製造方法に関するものでもある。この方法は、加工品を準備する工程、加工品の上に複数の第１導電線を配置する工程、及び、第１導電線の上に複数の磁気メモリーセルを形成する工程を含んでいる。磁気メモリーセルを形成する工程は、第１導電線の上に第１磁性層を形成する工程と、第１磁性層の層の上にトンネル障壁層を形成する工程と、トンネル障壁層の上に第２磁性層第１材料を堆積する工程と、この材料の上に第２磁性層第２材料を堆積する工程とを含んでいる。ここで、第２磁性層第２材料のキュリー温度は、第２磁性層第１材料のキュリー温度よりも低い。また、この方法は、磁気メモリーセルの上に複数の第２導電線を形成する工程を含んでいる。ここで、第２導電線は、非連続的であり、磁気メモリーセルの中央部分上に間隙を有している。

一実施形態では、磁気メモリーセルは、長さを有し、複数の第２導電線を形成する工程は、各第２導電線の非連続的な部分を、磁気メモリーセル長のほぼ３分の１を覆うように、磁気メモリーセルと接続する工程を含んでいる。第２磁性層第２材料を、第２磁性層第１材料よりも厚く堆積してもよい。特に、第２磁性層第２材料を、第２磁性層第１材料よりも少なくとも５倍厚く堆積してもよい。この方法は、第２磁性層第１材料と第２磁性層第２材料との間に第３材料を堆積する工程を含んでいてもよい。ここで、第３材料は非磁性である。この方法は、さらに、第２磁性層第２材料の上にキャップ層を堆積する工程と、キャップ層の上に硬質マスク材料を堆積する工程とを含んでいてもよい。さらに、この方法は、硬質マスク材料をパターン形成することにより、硬質マスクを形成する工程と、パターン形成された硬質マスクを用いることにより、キャップ層と第２磁性層とトンネル障壁層とをパターン形成して複数のトンネル接合部を形成する工程とを含んでいてもよい。

本発明の他の実施形態には、磁気ランダムアクセスメモリー（ＭＲＡＭ）装置への書き込み方法が含まれている。この方法には、複数の第１導電線の上に配置された磁気メモリーセルアレイを含んだＭＲＡＭ装置を準備する工程が含まれている。このメモリーセルは、第１磁性材料と、その上に配置された第２磁性材料とを含んだ軟質層を備えている。この第２磁性材料のキュリー温度は、第１磁性材料のキュリー温度よりも低い。また、このＭＲＡＭ装置は、磁気メモリーセルの上に複数の非連続的な第２導電線を配置している。この方法は、第２導電線のうちの１つにおいて少なくとも一部を流れる熱流を、少なくとも１つの磁気メモリーセルの第２磁性材料を介して流す工程を含んでいる。ここで、熱流によって、第２磁性材料の温度が上昇する。熱流が流れる工程は、例えば第２導電線に電圧を印加する工程を含んでいてもよい。熱流を第２磁性材料を貫いて流す工程により、第二次性材料の温度が、そのキュリー温度よりも高くなることが好ましい。

本発明の実施形態の技術的利点は、メモリーセル１４／１１４／２１４の軟質層第２層２６／１２６／２２６を加熱するために熱流２８ａ／１２８ａ／２２８ａを用いることによって増加した書き込み限界を、ワード線２２／１２２／２２２に沿って磁気メモリーセル１４／１１４／２１４に供給することにより、達成される。軟質層またはフリー層２０／１２０／２２０を抵抗性の抵抗熱素子として用いることにより、メモリーセル１４／１１４／２１４の行を熱によって選択してもよい。これ以上の配線または材料層は、本発明の実施形態には必要ではない。熱流２８ａ／１２８ａ／２２８ａを、第２導電線２２／１２２／２２２を用いてワード線２２／１２２／２２２（例えば、軟質層に隣接して配置されたワード線）の行に供給する。磁気メモリーセルに書き込み電流を提供するために、キャップ層３２／１３２／２３２を、電流２８／１２８ｂ／２２８ｂの部分２８ｂ／１２８ｂ／２２８ｂを流す場合のあるメモリーセル１４／２１４／２１４の上に配置してもよい。本発明の実施形態では、ワード線およびビット線に必要な書き込み電流２８ｂ／１２８ｂ／２２８ｂを低減する。

本発明の実施形態を、ここに示した交差点ＭＲＡＭ装置の特定の用途を参照して記載したが、本発明の実施形態は、他のＭＲＡＭ装置設計や他の抵抗半導体装置にも用いられる。

本発明を例証となる実施形態に関して記載してきたが、上記記載は、制限的に解釈されることを意図していない。例証となる実施形態を組み合わせた様々な修正については、本発明の他の実施形態と同様に、上記記載を参照することによって当業者には明白であろう。さらに、方法工程の順序を、本発明の範囲内であれば、当業者が再構成してもよい。したがって、添付した特許請求の範囲が、このような修正または実施形態を全て含んでいることを意図している。さらに、本願の範囲は、プロセス、機械、製造、合成物、手段、方法、および、明細書に記載した工程に関する、特定の実施形態に制限することを意図していない。したがって、添付した特許請求の範囲は、その中に、そのようなプロセス、機械、製造、合成物、手段、方法、または、工程を含むことを意図している。

本発明の実施形態に基づく、各メモリーセルの上に配置された連続的ではない第２導電線を備え、整列されて配置された磁気メモリーセルを有するＭＲＡＭ装置、を示す透視図である。 本発明の実施形態に基づく、磁気メモリー素子と連続的ではない第２導電線とを示す断面図である。 本発明の実施形態に基づく、製造段階におけるＭＲＡＭ装置を示す断面図である。 本発明の実施形態に基づく、製造段階におけるＭＲＡＭ装置を示す断面図である。 本発明の実施形態に基づく、製造段階におけるＭＲＡＭ装置を示す断面図である。 本発明の他の実施形態に基づく、製造段階におけるＭＲＡＭ装置を示す断面図である。 本発明の他の実施形態に基づく、製造段階におけるＭＲＡＭ装置を示す断面図である。 キャップ層および硬質マスクを含んだ本発明の実施形態を示す断面図である。 図８に示した磁気メモリーセルを示す平面図である。

Claims (26)

1. 第１方向へ延びる複数の第１導電線（１２）と、
   上記第１導電線の上に配置された複数の磁気メモリーセル（１４）であって、第１導電線（１２）の上に配置された第１磁性層（１６）と、その上に配置されたトンネル障壁（１８）と、その上に配置された第２磁性層（２０）とを有する、磁気メモリーセル（１４）と、
   上記磁気メモリーセルの上に配置され、第１方向と異なる第２方向へ延びる複数の第２導電線（２２）とを備え、上記第２導電線（２２）が上記第２磁性層（２０）に接続されている、抵抗半導体メモリー装置であって、
   上記第２導電線それぞれが、各磁気メモリーセル（１４）の中央部分の上で、間隙を有しており、
   上記第２磁性層（２０）は、第１材料（２４）と、第１材料（２４）の上に配置された第２材料（２６）とを含み、上記第２材料（２６）のキュリー温度は、第１材料（２４）のキュリー温度よりも低くなっている、抵抗半導体メモリー装置。
2. 各第２導電線（２２）が、隣接する磁気メモリーセル（１４）に接続するためにパターン形成されている、請求項１に記載の抵抗半導体メモリー装置。
3. 上記磁気メモリーセル（１４）は、上記第２方向において長さ（３Ｆ）を有し、
   各第２導電線は、磁気メモリーセルの第２方向における長さ（３Ｆ）のほぼ３分の１の部分を覆うように、磁気メモリーセルと接続している、請求項２に記載の抵抗半導体メモリー装置。
4. 上記第２材料（２６）が第１材料（２４）よりも厚くなっている、請求項１に記載の抵抗半導体メモリー装置。
5. 上記第２材料（２６）が、第１材料（２４）よりも少なくとも５倍厚くなっている、請求項４に記載の抵抗半導体メモリー装置。
6. 各第２導電線（２２）が複数の細片を含み、各細片の第１端部が第１磁気メモリーセル（１４）の一端部に接続されており、各細片の第２端部が、第１磁気メモリーセル（１４）に隣接している第２磁気メモリーセル（１４）の一端部に接続されている、請求項１に記載の抵抗半導体メモリー装置。
7. 上記第２材料（２６）が、強磁性特性を有し、
   上記第２導電線のうちの１つを流れる電流が、第２材料（２６）のキュリー温度よりも高い温度に第２材料（２６）を加熱し、第２材料（２６）がその強磁性特性を失うようになっている、請求項４に記載の抵抗半導体メモリー装置。
8. さらに、上記磁気メモリーセル（１４）の上に配置されたキャップ層（３２）を備えた、請求項１に記載の抵抗半導体メモリー装置。
9. 上記キャップ層（３２）がＴａＮまたはＴｉＮを含んでいる、請求項８に記載の抵抗半導体メモリー装置。
10. 上記第２材料（２６）が、強磁性特性を有し、
    上記第２導電線（２２）のうちの１つを流れる電流が、第２材料（２６）に流れ、かつ、第２材料（２６）を、そのキュリー温度よりも高い温度に加熱するようになっており、
    上記第２導電線（２２）のうちの１つを流れる電流が、さらに、キャップ層（３２）を流れ、かつ、書き込み電流を含むようになっている、請求項８に記載の抵抗半導体メモリー装置。
11. さらに、上記キャップ層（３２）の上に配置された硬質層（３４）を備えた、請求項８に記載の抵抗半導体メモリー装置。
12. 上記硬質層（３４）が、水素を０％〜４０％含んだ非晶質炭素、ＳｉＯ _２ 、Ｗ、または、ＷＮを含んでいる、請求項１１に記載の抵抗半導体メモリー装置。
13. 交差点磁気ランダムアクセスメモリー（ＭＲＡＭ）を備えた、請求項１に記載の抵抗半導体メモリー装置。
14. さらに、上記第１材料（２２４）と上記第２材料（２２６）との間に配置された第３材料（２４２）を含み、
    上記第３材料（２４２）が非磁性材料を含んでいる、請求項１に記載の抵抗半導体メモリー装置。
15. 抵抗半導体メモリー装置の製造方法であって、
    半導体基板を含む加工品（１０）を準備する工程と、
    上記加工品（１０）の上に複数の第１導電線（１２）を配置する工程と、
    上記第１導電線（１２）の上に複数の磁気メモリーセル（１４）を形成する工程と、
    上記磁気メモリーセル（１４）の上に複数の第２導電線（２２）を形成する工程とを含み、
    上記磁気メモリーセルを形成する工程は、第１導電線（１２）の上に第１磁性層（１６）を形成する工程と、
    上記第１磁性層（１６）の上にトンネル障壁（１８）の層を形成する工程と、
    上記トンネル障壁（１８）の上に第２磁性層（２０）の第１材料（２４）を堆積する工程と、
    上記第２磁性層（２０）の第１材料（２４）の上に、第２磁性層（２０）の第２材料（２６）を堆積する工程とを含み、
    上記第２材料（２６）は、上記第１材料（２４）のキュリー温度よりも低いキュリー温度を有し、
    上記第２導電線（２２）は、磁気メモリーセル（１４）の中央部分の上に間隙（４４）を有し、この間隙（４４）が、第２導電線（２２）の非連続な部分を形成するようになっている、方法。
16. 上記磁気メモリーセル（１４）は、第２導電線（２２）の方向において長さを有し、
    複数の第２導電線（２２）を形成する工程は、各第２導電線の非連続的な部分を、磁気メモリーセルにおける第２導電線（２２）の方向の長さのほぼ３分の１の部分を覆うように、磁気メモリーセルに接続させる工程を含む、請求項１５に記載の方法。
17. 上記第２材料（２６）を堆積する工程が、上記第１材料（２４）よりも厚い材料を堆積する工程を含んでいる、請求項１５に記載の方法。
18. 上記第２材料（２６）を堆積する工程が、上記第１材料（２４）よりも少なくとも５倍厚い材料を堆積する工程を含む、請求項１７に記載の方法。
19. さらに、上記第１材料（２２４）と上記第２材料（２２６）との間に、第３材料（２４２）を配置する工程を含む、請求項１５に記載の方法。
20. さらに、上記第２材料（２６）の上にキャップ層（３２）を堆積する工程と、
    上記キャップ層（３２）の上に硬質マスク材料を堆積する工程とを含む、請求項１５に記載の方法。
21. 上記硬質マスク材料をパターン形成し、硬質マスク（３４）を形成する工程と、
    上記パターン形成された硬質マスク（３４）を用いて、キャップ層（３２）と、第２磁性層（２０）と、トンネル障壁層（１８）とをパターン形成して、複数のトンネル接合部を形成する工程とを含む、請求項２０に記載の方法。
22. 磁気ランダムアクセスメモリー（ＭＲＡＭ）装置への書き込み方法であって、
    複数の第１導電線（１２）の上に磁気メモリーセル（１４）のアレイが配置されたＭＲＡＭ装置であって、上記メモリーセル（１４）が、第１磁性材料（２４）と、その上に配置された第２磁性材料（２６）とを含んだ軟層（２０）を含み、上記第２磁性材料（２６）のキュリー温度が、第１磁性材料（２４）のキュリー温度よりも低くなっており、
    磁気メモリーセル（１４）の上に配された複数の第２導電線（２２）を備え、該第２導電線（２２）が、磁気メモリーセル（１４）の中央部分の上に間隙（４４）を有する、ＭＲＡＭ装置を準備する工程と、
    上記第２導電線（２２）のうちの１つにおいて少なくとも一部分を流れる熱流を、磁気メモリーセルの少なくとも１つの第２磁性材料（２６）を介して流し、上記熱流が、第２磁性材料（２６）の温度を高めるようになっている工程とを含む、方法。
23. 熱流を流す工程が、第２導電線（２２）に電圧を印加する工程を含んでいる、請求項２２に記載の方法。
24. 上記第２磁性材料（２６）を介して熱流を流す工程では、第２磁性材料（２６）の温度が、第２磁性材料（２６）のキュリー温度よりも高い温度に上昇するようになっている、請求項２２に記載の方法。
25. さらに、上記ＭＲＡＭ装置が、第２磁性材料（２６）の上に配置されたキャップ層（３２）を備え、
    熱流を流す工程が、キャップ層（３２）を介して書き込み電流を流す工程を含む、請求項２２に記載の方法。
26. さらに、単一の第２導電線（２２）に接続された各メモリーセル（１４）の第２磁性材料（２６）を介して、熱流を流す工程を含む、請求項２２に記載の方法。

Images