TWI226133B - Layout for thermally selected cross point MRAM cell - Google Patents

Layout for thermally selected cross point MRAM cell Download PDF

Info

Publication number
TWI226133B
TWI226133B TW092106696A TW92106696A TWI226133B TW I226133 B TWI226133 B TW I226133B TW 092106696 A TW092106696 A TW 092106696A TW 92106696 A TW92106696 A TW 92106696A TW I226133 B TWI226133 B TW I226133B
Authority
TW
Taiwan
Prior art keywords
magnetic
material
layer
includes
item
Prior art date
Application number
TW092106696A
Other languages
English (en)
Other versions
TW200306671A (en
Inventor
Rainer Leuschner
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US10/138,396 priority Critical patent/US6704220B2/en
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Publication of TW200306671A publication Critical patent/TW200306671A/zh
Application granted granted Critical
Publication of TWI226133B publication Critical patent/TWI226133B/zh

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/22Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including components using galvano-magnetic effects, e.g. Hall effects; using similar magnetic field effects
    • H01L27/222Magnetic non-volatile memory structures, e.g. MRAM
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods

Description

1226133 五、發明說明(1) 交叉參考相關申請案 本發明係有關於以參考方式併入本案中、由 Leuschner等於2002年4月18日申請之題名為「Material Combinations for Tunnel Junction Cap Layer, Tunnel Junction Hard Mask and Tunnel Junction Stack Seed Lay er i n MARM Process i ng」的美國專利申請案第 1 0/ 1 24, 9 50 號。 技術領域

本發明大體上係有關於一種半導體裝置之製造,且更 明確地係一種磁性隨機存取記憶體(MRAM )裝置之製造。 “ 半導體已廣泛地用於包括譬如收音機、電視機、行動 $話、及個人電腦裝置等電子應用產品之積體電路中。半 ^體裝置之一種型式係譬如為一動態隨機存取記憶體 jRAM)及快閃記憶體等一半導體儲存裝置,其係利用一 何來儲存資訊。

,轉電子學係結合半導體技術與磁學,且為記憶負 最新近之發展。在旋轉電子學中,一電子、而非i 子係用於指示出現%或「G」。其中-這種旋專 相^古係一MRAM裝置,其包括在不同金屬層中定位至】 或二!向的複數導電線,且該等導電線係炎著一磁性土 一磁性記憶體胞元。譬如字元或位元線等導電線之一 ^

1226133

將環繞著該導電線逢& _ 線或導電線之某、—44匕磁場’且使磁極定向至沿著該結 亦感應出-磁;暴二向。流通過另-導電線之-電流 代表之數位資訊可萨磁:“也旋轉磁極。α「°」或Γ1」 根據磁矩之對正而;=對正而儲存。磁組件之阻抗係 一記憶體胞元陣列大體 點設置於具有複數行及列之 儲存於磁堆疊之軟磁性層或 必須具有一磁場。該磁場係 線及位元線電流提供。該資 之特定胞元,且決定用於指 胞元阻抗值而得讀取。 元件讀取出儲存於其中:=偵測組件之阻抗狀態而自該 上係猎由將該等導電線及交叉 一矩陣結構中而構成。資訊係 自由層中。為了儲存該資訊, 由流通過該等導電線之一字元 訊係藉由施加一電壓至待讀取 示「1」或「0」邏輯狀態之該 MR AM裝置相較於譬wDRAM裝置等傳統半導體呓 置的一優點在於,MRAM裝置係非揮發性。譬如,用“ =f 裝置之一個人電腦(PC)不致如同利用DRAM裝置之習知p 般地具有一長「開機(boot up)」時間。亦,—Mram 無需啟動,且具有「回憶起」儲存於其中之資料的能、 MRAM裝置具有無需開機程序、儲存較多資料、更迅^ 土 ° 取該資料、以及使用較目前記憶體技術者少之 ^望地存 屯刀寺潛 力0 ,典型地 薄介電層 宅微米之 在製作典型地為一記憶體胞元之MRAM裝置時 包括一磁堆疊,該磁堆疊包括複數個金屬,且— 係設於該等金屬之間。該磁堆疊可具有譬如數十

第6頁 1226133 五、發明說明(3) :ί:Γ 交叉點MRAM結構,該磁堆疊通常位於譬如 同方向沿展的金屬2(M2)與金屬卿) 金屬結線層相交處。料磁堆疊之頂部與底部 ^ 係分別接觸M(n)與M(n + 1)結線層導電線。 一 裝置中,磁性隨道式接合(MH)胞元 者二〇子兀線與位元線等第一與第二導電線交叉點 ^綠二一寫^電流(WrUe CUrrent)通過該等字元線及位 、夕守,该等者將生成一磁場。該MJT胞元包括由一個或 ΐ t組成的一硬體或參考層、稱作為一隧道式阻障 曰 '隧I式接合且具有阻抗特性的一絕緣層、以及亦由一 個或更夕磁性層組成的一自由層或軟體層。由該字元線與 位^線生成之磁場可相加,以藉由改變該隧道式阻障層之 阻抗來切換該記憶體胞元。如此,可在一交又點陣選 擇胞元來作切換。 ^ 先刖圯憶MR ΑΜ設計之問題在於,一磁場係用於寫入該 等胞元,因此可能由於譬如該等胞元之磁性材料特性的不 :致,而造成並非如所期待地切換譬如鄰近目標記憶體胞 元勺風險亦,没置於相同字元或位元線上而作為選擇胞 元的任何記憶體胞元可視為一部份的磁性切換場且可壁如 非故意地切換。其他的非期待胞元切換之原因包括磁場波 動,或譬如磁場形狀之交替變換。因此,需要一寫入裕 度’以達成無失誤之胞元切換。 ,ΜΑΜ技術中已提出之一可選擇的胞元選擇概念係利用 該位元線上之一由磁場所產生的電流及一熱電流,以減少

1226133 五、發明說明(4) 該選定胞元 僅可切換受 預期胞元之 自該字元線 基本上係使 於該隧道式 流通過其中 壞該記憶體 技藝中 胞元、且不 的飽和磁化 加熱之胞元 機會。在這 經由該隧道 用該隧道式 阻障層之絕 之高電流, 胞元。 亟需一種用 致破壞該隨 。在這種加熱胞元之選擇方法中, ’以改良該寫入裕度且減少寫入非 種熱選擇概念中,已提出一熱電流 式接合而運行至該位元線,且其中 接合作為一加熱阻抗器。然而,用 緣材料典型上無法抵抗在本方案中 如此將破壞該隧道式接合且因此破 於熱選擇MRAM裝置中之磁性記憶體 道式阻障層的可靠結構及方法。 施例中係揭露一種阻 者 第一方向沿展的 導電線上的複數個 憶體裝置包括沿著一 包括 該等第 導體記 車乂佳具體實施例係藉 元而達成技術上的優 為 熱阻抗器。利用 隙的字元線來使一熱 加熱該列記憶體胞元 胞元上,其中該熱電 層’以提供該選定列 佈局及熱 憶體胞元 元中心處 列記憶體 設置於每 適應於運 車由场所需 容 發明之 憶體胞 係用作 具有間 胞元,以允許 一該等記憶體 行通過該覆蓋 之寫入電流。 一具體實 置,其 設置於 抗性半 由提供一MRAM 點,其中該記 該等記憶體胞 電流運行至一 。一覆蓋層可 流之一部份係 胞元的難磁化 抗性半導體記 複數個第一導 磁性記憶體胞 第二方向沿展 憶體裝 電線、及 元。該随 且設置於 第8頁 1226133 玉、發明說明(5) g專磁性δ己彳思體胞元上的複數個第二導電線,該第二方向 係不同於該第一方向,且其中該等第二導電線係呈非連 續。 : 在另一具體實施例中係揭露一種製造一阻抗性半導體 記憶體裝置的方法。該方法包括提供一工件、在該工件上 設置複數個第一導電線、以及在該等第一導電線上形成複 數個磁性記憶體胞元。形成該等磁性記憶體胞元包括在該 等第一導電線上形成一第一磁性層、在該第一磁性層上形 成一隧道式阻障層、在該隧道式阻障層上沈積一第二磁性 層第一材料、以及在該第二磁性層第一材料上沈積一第二鲁 磁性層第二材料。該第二磁性層第二材料具有低於該第二 磁性層第一材料之居里(Cur丨e)溫度的一較低居里溫度, 其。该方法包括在該等磁性記憶體胞元上形成複數個第二 導電線,其中該等第二導電線係呈非連續,且在該等磁性 記憶體胞元之中心部上具有間隙。 在另一具體實施例中係揭露一種寫入一MRAM裝置的方 法。該方法包括提供一MRAM裝置,該裝置又具有設置於複 數個第一導電線上的一陣列磁性記憶體胞元。該等記憶體 胞元包括一軟體層,且該軟體層包括一第一磁性材料及設鲁 置於該第一磁性材料上的一第二磁性材料’其中該第二磁 性材料具有低於該第一磁性材料者的/較低居里溫度。該 MRAM裝置包括設置於該等磁性記憶體胞兀上的複數個非連 續第二導電線。依據本方法之^具體實施例,一熱電流係 運行通過其中一該等第二導電線之炱少一部份而通過至少

第9頁 1226133 五、發明說明(7) 可形成於該阻障層 疊之磁性記憶體胞 列。 現在亦請參考 一第一磁性層1 6, 鈷(CoFe)、釕(RU) 層。第一磁性層1 6 性層1 6可包括設置 種子層。該種子層 記憶體胞元1 4期間 磁性記憶體胞 一介電層18,其中 1 8在此亦稱為一隧 磁性記憶體胞元1 4 性層20。第二磁性 據本發明之一具體 或更多層24及26, 介電層18、及第二 體胞元或元件1 4。 型、且另一選擇為 等其他外型。 依據本發明之 置於磁性記憶體胞 金屬層之一部份, 第二圖, 該磁性層 、及鐵化 在此亦稱 於第一導 可包括譬 侵蝕到第 元1 4亦包 該介電層 道式層、 亦包括設 層2 0在此 實施例, 在此將作 磁性層2 0 磁性記憶 可包括譬 上’但圖式中並未顯示出。包括有磁堆 元1 4係在第一導電線1 2上形成為一陣 磁性記憶體胞元1 4較佳地包括 包含譬如錳化鉑(PtMn)、鐵化 錄(NiFe)專材料之一個或更多 為一硬體層或參考層。第一磁 電線12上方、且未顯示出之一 如氮化鈕,以防止在蝕刻磁性 一導電線1 2。 括沈積於第一磁性層1 6上方之 包括譬如三氧化二铭。介電層 隨道式阻障層、或T -阻障層。 置於介電層18上方之一第二磁 亦稱為一軟體層或自由層。依 第二磁性層2 0較佳地包括兩個 進一步說明。第一磁性層丄6、 可形成圖案,以形成磁性記憶 體胞元1 4可包括一大致矩形外 如一圓形、正方形、或橢圓形 具體實施例,非連續第二導電線22係設 兀14上。非連續第二導電線22可為一鍍 且較佳地可形成圖案,以沿著譬如大致

第11頁 1226133 五、發明說明(9) 溫度的一較低居里溫度。譬如,第二材料26可具有由室溫 至大約40 0 °C之一居里溫度,而第一材料24則可具有超過 420 °C之一居里溫度。第二磁性層20亦可包括設置於第一 與第二材料2 4 / 2 6之間的一第三材料,此中將參考第八圖 對此作進一步討論。 較佳地,第一材料2 4包括具有一厚度「y」之一磁性 材料,且第二材料2 6包括具有一厚度「X」之一磁性材 料,其中X>y。譬如,較佳地,X係大於y至少五倍,且更 佳地,X係大於y十倍 較佳地,磁性記憶體胞元1 4具有一外型異方性,使得 磁性元件1 4之「容易」(譬如容易切換或寫入)軸垂直於位 元線12且平行於字元線22之方向。為了獲致一合理之外型 異方性’較佳地係使用三或更大的一縱橫尺寸比,使得胞 元14在字元或第二導電線22方向上較長。 依據本發明之具體貫施例,可列印出之最小尺寸F係 胞元之寬度(該寬度係沿著胞元1 4之最短側邊),且胞元j 4 具有三或更大之一縱橫尺寸比,譬如,胞元14之長度係补 或更大。藉由二或更大之縱橫尺比,可能將一間隙4 4圖案 化成大致位於胞元1 4中間處之字元線(該間隙44較佳地係 位於MJT胞元上方),如第二圖所示。較佳地,間隙44大致 係呈最小特徵尺寸F之寬度。亦,較佳地,第二導電線22 係在每一側與下方之磁性記憶體元件14重疊最小特徵尺寸 F之寬度。 依據本發明之具體實施例而在第二導電線2 2中形成間

1226133 五、發明說明(ίο) '' - 隙44,將可在磁性記憶體胞元14上方中斷字元線22,且驅 迫字兀線22之電流28,由自由層2〇之一末端(在第二圖之 左侧、沿著胞元14長度的三分之_)通過自由層2〇而至另 一末端,而次一字7G線2 2條帶或節段將再次拾取電流 2 8 (譬如,在第二圖之右側)。 較佳地,隧道式阻障層18具有一足夠高之阻抗,使得 大致無任何洩漏電流通過隧道式阻障層i 8,是以,依據本 發明,基於新穎之呈非連續外型的第二導電線或字元線 22,字元線電流28將適應於作為自由層2〇之熱電流28a(邀 如磁性記憶體胞元1 4之第二材料2 6 )。 。 為了在每一胞tg14上之字元線22中生成間隙44,較佳 地係使用此中亦稱為一覆蓋層32之一钮刻中止層32來保護 自由層20免於蝕刻處理,如第三圖至第五圖所示(第三圖 至第五圖中並未顯示出自由層20 ’但自由層2〇係磁性記情 體胞元14之一部份:請參閱第二圖)。較佳地,由於蝕刻〜 中止層3 2係設置於胞元1 4與字元線2 2之間,因此蝕列中止 層32係可導電,以允許胞元14與字元線22之間電氣接觸。 結果,並非所有(第二圖中之)字元線22電流28皆流通過 由層20 : —少量的電流28b將旁路繞道自由層2〇而通過蝕 刻中止層32。較優地,這種旁路電流28b將可產生用於 入磁性記憶體胞元1 4的一胞元1 4用微小難磁化轴尸 因此,依據本發明之具體實施例’字元線電^ ° 作為一熱電流28a及一用於產生難磁化軸場之寫入1電流28b 兩者。為了達成這種結果,自由層2〇較佳地包括—材料,

第14頁 1226133 五、發明說明(11) „性可在室溫至4 〇 〇 t t範圍中強 次參考第二圖’譬如,自由層2Q第二材料^較改佳 較低居里溫度[之一鐵磁性材料,其可為壁 如鐵磁性元素與非鐵磁性元素之合金,例如鈷或鎳、/ 鉻1錳]釩或其組合物之合金。藉由結合鐵磁性元素與 鐵磁性7C素來降低居里溫度,亦可降低飽和磁化。、 Μ 將這種合金用作為—單一層日夺,其傾向對相關於 多«之不同方位顯現出較小之隧道式阻抗變化,因此 自由層20較佳地包括一雙層,且該雙層依據本發明之且 實=例包括一第一層24及一第二層26。第一層“較佳地包 括设置於隧道式阻障層丨8上方且與該隧道式阻障層接觸之 一薄層,其中該薄層係譬如8埃且其材料為具有譬如一超 過42 0 C之Tc的一咼居里溫度材料。譬如,第一材料可包括 譬如鈷或鐵化鈷等高導磁合金。第二層26較佳地包括一較 厚之鐵磁性合金層,該層係譬如5〇至1〇〇埃且其材料為具 有譬=一大約室溫至4〇〇 X:之Tc的一低居里溫度材料 、> 線22上之所有胞元14將藉由一電流脈衝28傳遞通 過该字το線22而得加熱至接近或超過低居里溫度第二層26 之居里/JOL度。將弟一材料2 6加熱至接近或超過該第二材料 居里溫度之一溫度,可使第二材料2 6失去其鐵磁特性。由 =現在已減低或消除低Tc第二材料層26之磁化,因此僅非 ,薄之高Tc第一材料24的磁化仍必須藉由位元線12(請參閱 第三圖)及微小字元線22的旁路電流所產生之磁場來切/ 換0

1226133 五、發明說明(12) 由於低Tc層2 6可阻礙位元線丨2上之所有二分式選擇 (half-select)胞元產生熱致動切換,因此即使將高Tc第二 層2 6製成儘可能地軟(磁學上之術語),仍不致造成軟失誤 之風險。由於已加熱字元線22上之所有胞元14,且字元線 2 2之阻抗將因譬如每隧道式接合1 4大約3 0歐姆之相對較高 的自由層阻抗而相對較高,因此字元線2 2較佳地將與字元 長度(譬如16或32個胞元14)等長。

依據本發明之具體實施例係以具有一 8毫微米(nm)厚 自由層2 0之1 〇 〇耄微米寬胞元丨4作為範例,大約1毫安培 (mA )且持續1 〇毫微秒(ns )之一字元線22電流脈衝28將提高 自由層2 0之溫度譬如大約2 〇 〇它。該電流脈衝在當第二材 料2 6包括大約2 〇 〇或較低之一居里溫度時,將可成為提 供熱寫入選擇之一充分電流。對於短的電流脈衝,儘管字 元線22需要一短的冷卻周期,但熱散逸係可忽略。

9 Q收依據本發明之一具體實施例,通過字元線2 2之一電流 $ 1,過第一磁性材料26而成為一熱電流28β,且亦通過 ‘ ί/ίΛ2 2成為寫人電流28b,如第二圖所示。第二磁性 性材斜=★二阻抗以,以加熱第二磁性材料26。當第二磁 第二材粗:,過第二磁性材料26之居里溫度時,將使該 之比阻二,脸/、鐵磁特性。藉由適當地調整蝕刻中止層3 2 道自由二0而大約10至2〇%之字元線22電流28旁路繞 可將j 約1〇毫微米厚之蝕刻中止層32。由於 口 p已足夠,而並非這種小胞元14在其先前

第16頁 1226133 五、發明說明(13) 技藝中典型所需之10至15毫安培。較佳地,胞元14將在同 一位元線1 2上之另一胞元1 4中的寫入因熱而消散之前即冷 卻。 本發明之具體實施例可減少字元線2 2及位元線丨2的總 寫入電流需求。由於位元線上之二分式選擇胞元僅視為其 切換場之大約2 0 %,因此寫入裕度將增加。 以下將說明製造具有間隙之字元線的兩範例。 第一範例 第二圖至第五圖係顯示依據本發明一具體實施例之一 MRAM裝置40在各製造階段中的剖面圖。第三圖係顯示包括 一工件10的一半導體晶圓。工件1〇可包括一半導體基板, 且該半導體基板係譬如包含由一絕緣層遮蓋的矽或其他半 導體材料。工件10亦可包括形成於前段製程(FE〇L)中之其 他主動組件或電路,但圖式中並未顯示出。工件1〇可包括 譬如位於單結晶矽上方之氧化矽。工件丨〇可包括嬖如電晶 體、二極體等其他導電層或其他半導體元件。譬&神化鎵 (GaAs)、鱗化銦(InP)、或碳化矽(Sic)、或著矽/鍺等化 合物半導體,皆可用來取代矽。 伟灿:! 一絕緣層30係沈積於工件10上。第-絕緣層30較 佳地包括譬如晶圓等一中間高度介電 -絕緣層3。較佳地包括二氧化一度選 1 擇為包括譬如低介電常數材料等其他介電材 第-絕緣層30可譬如利用一金屬鎮嵌製程來圖案化、

第17頁 1226133 五、發明說明(18) 中心部上具有間隙。 在一具體實施例中,該 度,其中形成複數個第二導 線之一非連續部與該磁性記 性e己丨思體胞元長度的三分之 料可包括沈積較該第二磁性 確地,沈積一第二磁性層第 性層第一材料厚至少五倍的 二磁性層第一材料與該第二 二材料’其中該第三材料係 第二磁性層第二材料上沈積 沈積一硬光罩材料。更,該 案化以形成一硬光罩,及使 化該覆蓋層、第二磁性層、 個隧道式接合。 等磁性記憶體胞元具有一長 電線包括將每一該等第二導電 憶體胞元耦合且大約耦合一磁 一。沈積一第二磁性層第二材 層弟一材料厚的一材料。更明 二材料可包括沈積較該第二磁 一材料。該方法可包括在該第 磁性層第二材料之間沈積一第 非磁性者。該方法尚包括在該 一覆蓋層、以及在該覆蓋層上 方法可包括使該硬光罩材料圖 用該已圖案化之硬光罩來圖案 及隨道式阻障層,以形成複數 本發明之另一具體實施例包括一種寫入一磁性隨機存 取Zfe體(MRAM)裝置的方法’其包括提供一 mram裝置,該 裝置又包括設置於複數個第一導電線上的一陣列磁性記憶 體胞元’該等記憶體胞元包括一軟體層,且該軟體層包括 一第一磁性材料及設置於該第一磁性材料上的一第二磁性 材料’遠弟一磁性材料具有低於該第一磁性材料者的一較 低居里溫度,該MR AM裝置包括設置於該等磁性記憶體胞元 上的複數個非連續第二導電線。該方法包括使一熱電流運 行通過其中一該等第二導電線之至少一部份而通過至少一

第22頁 1226133 五、發明說明(19) 該等磁性記憶體胞元之該第二磁性材料,其中該熱電流可 提高該第二磁性材料之溫度。使該熱電流運行者可包括譬 如施加該第二導電線一電壓。使一熱電流運行通過該第二 磁性材料者較佳地可提高該第二磁性材料之溫度到高於該 第二磁性材料居里溫度的一溫度。 本發明之具體實施例係藉由使用一熱電流 28a/128a/228a加熱記憶體胞元14/114/214之軟體層或第 二層26 / 1 26/ 226而沿著一字元線22/ 1 22/222提供磁性記憶 體胞元14/114/214 —增加之寫入裕度,因此可達成技術上 之優點。可使用軟體或自由層20 / 1 2 0/22 0作為一阻抗性加 熱元件,而藉熱選擇一列記憶體胞元14/114/21 4。依據本 發明之具體實施例,無需額外的結線或材料層。熱電流 2 8a/12 8a/22 8a係利用譬如鄰近該軟體層設置之字元線等 第二導電線2 2/ 1 22 /222而施加至字元線22/ 1 22/ 222列。一 覆蓋層32/ 1 3 2/2 3 2可設置於記憶體胞元14/114/214上,且 一電流28/ 1 2 8/2 28之一部份28b/128b/228b將可通過該覆 蓋層,以提供該等磁性記憶體胞元寫入電流。依據本發 明,將可減少字元線及位元線兩者所需要之寫入電流 28b/128b/228b 。 儘管以上係參考此中所顯示之一交叉點MRAM裝置特殊 應用來說明本發明之具體實施例;然而,本發明之具體實 施例亦可應用於其他的MRAM裝置設計及其他阻抗性半導體 裝置中。 儘管已參考圖式顯示之具體實施例來說明本發明,然

第23頁 1226133 五、發明說明(20)

而該說明並非意欲構成一限制意思。熟於此項技藝之人士 在參考本說明後將可明白各圖示具體實施例之組合中的各 種修飾、以及本發明之其他具體實施例。此外,熟於此項 技藝之人士將可重新安排製程步驟之順序而仍屬於本發明 之範圍内。因此,意欲使隨附申請專利範圍包含任何的這 種修飾或具體實施例。此外,本申請案之範圍並非意欲以 說明書中所述之製程、機器、加工、物質成份、裝置、方 法、及步驟的特殊具體實施例為限。緣是,隨附申請專利 範圍意欲將這種製程、機器、加工、物質成份、裝置、方 法、或步驟包括於其範圍内。

第24頁

Claims (1)

  1. ll: 丨號 92106696 年 月 曰 修正 六、申請專利範圍 1. 一種阻抗性半導體記憶體裝置,其包括: 第一導電線,沿著一第一方向沿展; 磁性記憶體胞元,設置於該等第一導電線上 複數個 複數個 及 複數個 等磁性記憶 其中每一該 2. 如申請 其中該等磁 第二導電 體胞元上 等第二導 專利範圍 性記憶體 上 隧 第一導電線 上,及一第二磁性層 磁性層包括一第一材 料’該第二材料具有 一較低居里溫度,其 線,沿著一第二方向沿展且設置於該 ,該第二方向係不同於該第一方向, 電線皆呈非連續。 第1項之阻抗性半導體記憶體裝置, 胞元包括一第一磁性層,設置於該等 道式阻障層,設置於該第一磁性層 ,設置於該隧道式阻障層上,該第二 料及設置於該第一材料上的一第二材 低於該第一材料居里(C u r i e )溫度的 中該第二導電線係耦合至該磁性記憶 體胞元之第 3. 如申請 其中該等第 中心部上的 二磁性層。 專利範圍第1項之阻抗性半導體記憶體裝置, 二導電線包括位於每一該磁性記憶體胞元之, 間隙 4. 如申請專利範圍 其中每一該第二導電 記憶體胞元。 5 . 如申請專利範圍 其中該等磁性記憶體 導電線皆與一磁性記 第1項之阻抗性半導體記憶體裝置, 線皆圖案化,以連接相鄰之該等磁性 第4項之阻抗性半導體記憶體裝置, 胞元具有一長度,其中每一該等第二 憶體胞元耦合且大約耦合該磁性記憶
    第27頁 1226133 9210RRQR 曰 修正 六、申請專利範圍 體胞元長度的三分之一。 6. 如申請專利範圍第2 is ^ 其中該第-#枓 、之阻抗性半導體記憶體裝置, 7」f 一 係較該第一材料厚。 7 · 如申請專利範圍第6 n + 其中該第二材料至少較兮、之阻抗性半導體記憶體裝置, 8.如申請專利範圍;2/:,4料厚五倍。 直中每一4 Μ - ^ f U項之阻抗性半導體記憶體裝置, =包括複數個條帶,•-該條帶 每-該條帶之—第二末性記憶體胞元之一邊緣, 腧亓之 ^ ^ r. ,. ^係耦合至相鄰該第一磁性記憶體 胞凡之-第一磁性記憶體胞元的一邊緣。 9甘如申請專利範圍第6項之阻裝 其中該第二材料包括鐵磁姓^ 干等體圯G體裒置 篦- 鐵磁特性,其中運行通過其中一該等 適應於加熱該第二材料,使其達到 其鐵磁特性。 又之/皿度,以使該第二材料失去 l上""利楚範圍第2項之阻抗性半導體記憶體裝置, I括设置於该專磁性記憶體胞元上的一覆蓋層。 η·如申請專利範圍第10項之阻抗性半導體記憶體裝 ,其中该覆蓋層包括氮化钽(TaN)或氮化鈦(TiN)。 2.如申請專利範圍第1〇項之阻抗性半導體記憶體裝 ,:其中該第二材料包括鐵磁特性,其中運行通過其中一 忒等第二導電線之一電流係適應於流通過該第二材料、且 加熱該第二材料使其達到超過該第二材料居里溫度之一 度,及該運行通過其巾一第二導電、線之電流更適應於運g
    第28頁 1226133 μ _案號92106696_73年6月 日 修正_ 六、申請專利範圍 通過該覆蓋層且包括一寫入電流。 13. 如申請專利範圍第1 0項之阻抗性半導體記憶體裝 置,其尚包括設置於該覆蓋層上的一硬光罩。 14. 如申請專利範圍第1 3項之阻抗性半導體記憶體裝 置,其中該硬光罩包括含0至40%氫之無晶形碳、二氧化矽 (Si02)、鎢(W)、或氮化鎢(WN)。 15. 如申請專利範圍第1項之阻抗性半導體記憶體裝置, 其中該阻抗性半導體記憶體裝置包括一交叉點磁性隨機存 取記憶體(MRAM)裝置。
    16. 如申請專利範圍第2項之阻抗性半導體記憶體裝置, 更包括設置於該第一材料與該第二材料之間的一第三材 料,其中該第三材料包括一非磁性材料。 17. 一種製造一阻抗性半導體記憶體裝置之方法,其包 括: 提供一工件; 在該工件上設置複數個第一導電線; 在該等第一導電線上形成複數個磁性記憶體胞元,
    其中該形成磁性記憶體胞元包括在該等第一導電線上形成 一第一磁性層、在該第一磁性層上形成一隨道式阻障層、 在該隧道式阻障層上沈積一第二磁性層第一材料、以及在 該第二磁性層第一材料上沈積一第二磁性層第二材料,該 第二磁性層第二材料具有低於該第二磁性層第一材料居里 溫度的一較低居里溫度;及 在該等磁性記憶體胞元上形成複數個第二導電線,
    第29頁 1226133
    其中該等第二導電線係呈非連續,且在該等磁性記憶體胞 疋之令心部上具有間隙。 1 8· 如申請專利範圍第1 7項之方法,其中該等磁性記憶 f胞,具有一長度,其中該形成複數個第二導電線包括將 每一該第二導電線之一非連續部與一磁性記憶體胞元柄合 且大約轉合該磁性記憶體胞元長度的三分之一。 19· 如申請專利範圍第17項之方法,其中該沈積一第二 磁性層第二材料包括沈積較該第二磁性層第一材料厚的一 車乂尽材料。 2 0 · 如申請專利範圍第1 9項之方法,其中該沈積一第二 磁性層第二材料包括沈積至少較該第二磁性層第一材料厚 五倍的一材料。 21. 性層 料’ 22· 在該 在該 23. 使該 使用 層、 24. 法, 如申請專利範圍第1 7項之方法,更包括在該第二磁 第一材料與該第二磁性層第二材料之間設置一第三材 其中該第三材料係呈非磁性。 如申請專利範圍第1 7項之方法,更包括: 第二磁性層第二材料上沈積一覆蓋層;及 覆蓋層上沈積一硬光罩材料。 如申請專利範圍第2 2項之方法,其中該方法包括: 硬光罩材料圖案化,以形成一硬光罩;及 該已圖案化之硬光罩來圖案化該覆蓋層、第二磁性 及隧道式阻障層,以形成複數個隧道式接合。 一種寫入一磁性隨機存取記憶體(MRAM)裝置之方 其包括:
    第30頁 1226133
    曰 修正 六、申請專利範圍 ” 提供一MRAM裝置,該裝置包括設置於複數個第一導 電線上的一陣列磁性記憶體胞元,該等記憶體胞元包含 軟體層 且該軟體層又包含一第一磁性材料及設置於該第 性材料上的一第二磁性材料,該第 磁 料具有低 於該第〆磁性材料的一較低居里溫度,該MRAM裝置包含設 置於該等磁性記憶體胞元上的複數個非連續第二導電線; 及 使一熱電流運行通過其中一該等第二導電線之至少 一部份而通過至少一該等磁性記憶體胞元之該第二磁性材 料,其中遺熱電流係提面該第二磁性材料之溫度。 25.如申請專利範圍第24項之方法,其中該使一熱電流 運行包括施加該第二導電線一電壓。 如中凊_專利範圍第24項之方法,其中該使—熱電流 J 1過第二磁性材料係提高該第二磁性材料之溫度到高 於该第二磁性材料居里溫度的一溫度。 W如:明專利範圍第24項之方法,&中該〇0裝置更 =置3第二磁性材料上的一覆蓋層,其中該使一熱 電/瓜運仃括使一寫入電流通過該覆蓋層。 Λ請~專利範園第24項之方法,更包括使一熱電流 至一單—第二導電線之每-該記憶體胞元之 該第二磁性材料。
    第31頁
TW092106696A 2002-05-03 2003-03-25 Layout for thermally selected cross point MRAM cell TWI226133B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US10/138,396 US6704220B2 (en) 2002-05-03 2002-05-03 Layout for thermally selected cross-point MRAM cell

Publications (2)

Publication Number Publication Date
TW200306671A TW200306671A (en) 2003-11-16
TWI226133B true TWI226133B (en) 2005-01-01

Family

ID=29269321

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092106696A TWI226133B (en) 2002-05-03 2003-03-25 Layout for thermally selected cross point MRAM cell

Country Status (8)

Country Link
US (1) US6704220B2 (zh)
EP (1) EP1502264B1 (zh)
JP (1) JP4307376B2 (zh)
KR (1) KR100632423B1 (zh)
CN (1) CN1650369A (zh)
DE (1) DE60303664T2 (zh)
TW (1) TWI226133B (zh)
WO (1) WO2003094170A2 (zh)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6328814B1 (en) * 1999-03-26 2001-12-11 Applied Materials, Inc. Apparatus for cleaning and drying substrates
US7513062B2 (en) * 2001-11-02 2009-04-07 Applied Materials, Inc. Single wafer dryer and drying methods
CN101499413B (zh) * 2001-11-02 2011-05-04 应用材料股份有限公司 单个晶片的干燥装置和干燥方法
KR100450794B1 (ko) * 2001-12-13 2004-10-01 삼성전자주식회사 마그네틱 랜덤 엑세스 메모리 및 그 작동 방법
DE10214159B4 (de) * 2002-03-28 2008-03-20 Qimonda Ag Verfahren zur Herstellung einer Referenzschicht für MRAM-Speicherzellen
US7183120B2 (en) 2002-10-31 2007-02-27 Honeywell International Inc. Etch-stop material for improved manufacture of magnetic devices
US7023723B2 (en) * 2002-11-12 2006-04-04 Nve Corporation Magnetic memory layers thermal pulse transitions
US6952364B2 (en) 2003-03-03 2005-10-04 Samsung Electronics Co., Ltd. Magnetic tunnel junction structures and methods of fabrication
US20040193824A1 (en) * 2003-03-24 2004-09-30 Johnson Steven C. Expandable capacity storage device
JP4212397B2 (ja) 2003-03-28 2009-01-21 株式会社東芝 磁気メモリ及びその書き込み方法
US7015124B1 (en) * 2003-04-28 2006-03-21 Advanced Micro Devices, Inc. Use of amorphous carbon for gate patterning
US6807092B1 (en) * 2003-06-13 2004-10-19 Infineon Technologies Ag MRAM cell having frustrated magnetic reservoirs
KR100508094B1 (ko) * 2003-06-26 2005-08-17 삼성전자주식회사 커패시터를 구비하는 반도체 소자 및 그 형성 방법
US6961263B2 (en) * 2003-09-08 2005-11-01 Hewlett-Packard Development Company, L.P. Memory device with a thermally assisted write
US6984529B2 (en) * 2003-09-10 2006-01-10 Infineon Technologies Ag Fabrication process for a magnetic tunnel junction device
US7376004B2 (en) * 2003-09-11 2008-05-20 Samsung Electronics Co., Ltd. Increased magnetic memory array sizes and operating margins
US7264975B1 (en) * 2003-09-25 2007-09-04 Cypress Semiconductor Corp. Metal profile for increased local magnetic fields in MRAM devices and method for making the same
KR100568512B1 (ko) * 2003-09-29 2006-04-07 삼성전자주식회사 열발생층을 갖는 자기열 램셀들 및 이를 구동시키는 방법들
US7372722B2 (en) 2003-09-29 2008-05-13 Samsung Electronics Co., Ltd. Methods of operating magnetic random access memory devices including heat-generating structures
US20060281258A1 (en) * 2004-10-06 2006-12-14 Bernard Dieny Magnetic tunnel junction device and writing/reading method for said device
FR2860910B1 (fr) * 2003-10-10 2006-02-10 Commissariat Energie Atomique Dispositif a jonction tunnel magnetique et procede d'ecriture/lecture d'un tel dispositif
US6930369B2 (en) * 2003-11-14 2005-08-16 Hewlett-Packard Development Company, L.P. Thin film device and a method of providing thermal assistance therein
US6969895B2 (en) * 2003-12-10 2005-11-29 Headway Technologies, Inc. MRAM cell with flat topography and controlled bit line to free layer distance and method of manufacture
US6925000B2 (en) * 2003-12-12 2005-08-02 Maglabs, Inc. Method and apparatus for a high density magnetic random access memory (MRAM) with stackable architecture
US7257018B2 (en) * 2003-12-12 2007-08-14 Macronix International Co., Ltd. Method and apparatus for a low write current MRAM having a write magnet
JP2005183826A (ja) * 2003-12-22 2005-07-07 Sony Corp 磁気メモリ
US7193889B2 (en) * 2004-02-11 2007-03-20 Hewlett-Packard Development Company, Lp. Switching of MRAM devices having soft magnetic reference layers
FR2866750B1 (fr) * 2004-02-23 2006-04-21 Centre Nat Rech Scient Memoire magnetique a jonction tunnel magnetique et procede pour son ecriture
US7148531B2 (en) * 2004-04-29 2006-12-12 Nve Corporation Magnetoresistive memory SOI cell
US7112861B2 (en) * 2004-05-14 2006-09-26 International Business Machines Corporation Magnetic tunnel junction cap structure and method for forming the same
US7611912B2 (en) * 2004-06-30 2009-11-03 Headway Technologies, Inc. Underlayer for high performance magnetic tunneling junction MRAM
US7061037B2 (en) * 2004-07-06 2006-06-13 Maglabs, Inc. Magnetic random access memory with multiple memory layers and improved memory cell selectivity
US7075818B2 (en) * 2004-08-23 2006-07-11 Maglabs, Inc. Magnetic random access memory with stacked memory layers having access lines for writing and reading
US7808024B2 (en) * 2004-09-27 2010-10-05 Intel Corporation Ferroelectric polymer memory module
US7196955B2 (en) * 2005-01-12 2007-03-27 Hewlett-Packard Development Company, L.P. Hardmasks for providing thermally assisted switching of magnetic memory elements
US7083990B1 (en) * 2005-01-28 2006-08-01 Infineon Technologies Ag Method of fabricating MRAM cells
US7172908B2 (en) * 2005-02-15 2007-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic memory cells and manufacturing methods
US7154773B2 (en) * 2005-03-31 2006-12-26 Infineon Technologies Ag MRAM cell with domain wall switching and field select
KR100809724B1 (ko) * 2007-03-02 2008-03-06 삼성전자주식회사 터널링층을 구비한 바이폴라 스위칭 타입의 비휘발성메모리소자
US9136463B2 (en) * 2007-11-20 2015-09-15 Qualcomm Incorporated Method of forming a magnetic tunnel junction structure
US7994597B2 (en) * 2009-03-13 2011-08-09 Magic Technologies, Inc. MRAM with coupling valve switching
US20100327248A1 (en) * 2009-06-29 2010-12-30 Seagate Technology Llc Cell patterning with multiple hard masks
US8890266B2 (en) * 2011-01-31 2014-11-18 Everspin Technologies, Inc. Fabrication process and layout for magnetic sensor arrays
US20140124880A1 (en) 2012-11-06 2014-05-08 International Business Machines Corporation Magnetoresistive random access memory
US8750033B2 (en) 2012-11-06 2014-06-10 International Business Machines Corporation Reading a cross point cell array
US8947915B2 (en) 2012-12-17 2015-02-03 International Business Machines Corporation Thermal spin torqure transfer magnetoresistive random access memory
US8835889B1 (en) * 2013-03-13 2014-09-16 International Business Machines Corporation Parallel shunt paths in thermally assisted magnetic memory cells
US9741927B2 (en) 2014-04-10 2017-08-22 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions having a gradient in magnetic ordering temperature
US10475991B2 (en) * 2018-02-22 2019-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fabrication of large height top metal electrode for sub-60nm magnetoresistive random access memory (MRAM) devices

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0423293A (en) * 1990-05-18 1992-01-27 Toshiba Corp Magnetic memory cell and magnetic thin film
US5969978A (en) * 1998-09-30 1999-10-19 The United States Of America As Represented By The Secretary Of The Navy Read/write memory architecture employing closed ring elements
US6256224B1 (en) * 2000-05-03 2001-07-03 Hewlett-Packard Co Write circuit for large MRAM arrays
JP4020573B2 (ja) * 2000-07-27 2007-12-12 富士通株式会社 磁性メモリデバイス、および磁性メモリデバイスにおけるデータ読み出し方法
US6385082B1 (en) 2000-11-08 2002-05-07 International Business Machines Corp. Thermally-assisted magnetic random access memory (MRAM)
US6538919B1 (en) 2000-11-08 2003-03-25 International Business Machines Corporation Magnetic tunnel junctions using ferrimagnetic materials

Also Published As

Publication number Publication date
WO2003094170A2 (en) 2003-11-13
DE60303664T2 (de) 2006-12-14
EP1502264B1 (en) 2006-02-22
EP1502264A2 (en) 2005-02-02
JP4307376B2 (ja) 2009-08-05
KR20050007382A (ko) 2005-01-17
TW200306671A (en) 2003-11-16
JP2005524973A (ja) 2005-08-18
US6704220B2 (en) 2004-03-09
KR100632423B1 (ko) 2006-10-11
WO2003094170A3 (en) 2004-03-11
US20030206434A1 (en) 2003-11-06
CN1650369A (zh) 2005-08-03
DE60303664D1 (de) 2006-04-27

Similar Documents

Publication Publication Date Title
US9419210B2 (en) Spin-transfer torque magnetic random access memory with perpendicular magnetic anisotropy multilayers
US20160149124A1 (en) Mram having spin hall effect writing and method of making the same
US9275713B2 (en) Magnetoresistive element and method of manufacturing the same
JP6154745B2 (ja) 磁気記憶素子
JP5085703B2 (ja) 磁気記録素子および不揮発性記憶装置
US8384171B2 (en) Writable magnetic element
JP3589346B2 (ja) 磁気抵抗効果素子および磁気抵抗効果記憶素子
EP2342714B1 (en) Reducing spin pumping induced damping of a free layer of a memory device
US7772630B2 (en) Magnetic switching element of a magnetic memory cell having a ferromagnetic layer formed between a gate insulating film and a magnetic semiconductor layer
JP3411177B2 (ja) 磁気応答が制御可能な磁気トンネル接合素子
EP1314152B1 (en) Circuit selection of magnetic memory cells and related cell structures
KR100606166B1 (ko) 엠램 메모리
US6165803A (en) Magnetic random access memory and fabricating method thereof
US7119410B2 (en) Magneto-resistive effect element and magnetic memory
US6989576B1 (en) MRAM sense layer isolation
JP3906139B2 (ja) 磁気ランダムアクセスメモリ
KR100333208B1 (ko) 자기저항성 소자 및 그 형성 방법, 자기저항성 소자 액세스 방법, 자기 메모리 셀 액세스 및 형성 방법, 자기 데이터 저장 매체 액세스 방법
ES2289136T3 (es) Protectores para electrodos de memoria magnetica de acceso aleatorio (mram).
EP1096500B1 (en) Magnetization control method and information storage method
KR100944952B1 (ko) 데이터 저장 장치
TWI506832B (zh) 自旋霍爾效應記憶體
US6970379B2 (en) System and method for storing data in an unpatterned, continuous magnetic layer
KR100403313B1 (ko) 바이폴라 접합 트랜지스터를 이용한 마그네틱 램 및 그형성방법
KR100561876B1 (ko) 메모리 셀 어레이 및 그의 제조 방법
JP4400037B2 (ja) 磁気ランダムアクセスメモリ,及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees