CN101140944B - 自旋存储器和自旋场效应晶体管 - Google Patents

自旋存储器和自旋场效应晶体管 Download PDF

Info

Publication number
CN101140944B
CN101140944B CN2007101536228A CN200710153622A CN101140944B CN 101140944 B CN101140944 B CN 101140944B CN 2007101536228 A CN2007101536228 A CN 2007101536228A CN 200710153622 A CN200710153622 A CN 200710153622A CN 101140944 B CN101140944 B CN 101140944B
Authority
CN
China
Prior art keywords
ferromagnetic layer
layer
spin
magnetization
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007101536228A
Other languages
English (en)
Other versions
CN101140944A (zh
Inventor
井口智明
齐藤好昭
杉山英行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN101140944A publication Critical patent/CN101140944A/zh
Application granted granted Critical
Publication of CN101140944B publication Critical patent/CN101140944B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/093—Magnetoresistive devices using multilayer structures, e.g. giant magnetoresistance sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66984—Devices using spin polarized carriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种自旋存储器，包括：磁阻元件(17)，其具有磁化方向被固定的第一铁磁层、磁化方向变化的第二铁磁层、以及在第一铁磁层和第二铁磁层之间的第一非磁性层；下电极(16)和上电极(18)，其延展方向相对第二铁磁层的难磁化轴的夹角在45度到90度之间，并且两者在长度方向上的一个端部之间夹着磁阻元件；被连接到下电极在长度方向上的另一个端部的开关元件(14)；以及被连接到上电极在长度方向上的另一个端部的位线(20)，其中，通过将自旋极化电子供给到第二铁磁层并将磁场从下电极和上电极施加到第二铁磁层上来进行写入。

Description

自旋存储器和自旋场效应晶体管
技术领域
本发明涉及使用磁阻元件的自旋存储器和自旋FET(场效应晶体管)。
背景技术
近些年来，人们积极地尝试着将磁阻元件应用到MRAM(磁随机存取存储器)上。
最近，能够得到大于或等于230％的磁阻变化率并且能够限制当施加电压增大时磁阻变化率的减小，从而增强MRAM的实用性。在TMR(隧穿磁阻)元件被用作MRAM的存储元件的情况下，夹着隧道势垒层(tunnel barrier layer)的一层铁磁层(ferromagnetic layer)被定义为磁性固定层(magnetic pinned layer)，而另一层铁磁层被定义为磁性自由层(magnetic layer)。使用这些铁磁单隧道结或者铁磁双隧道结的存储元件具有一种潜力，即在非易失特性中，读写时间可快至10纳秒或更小，并且写入/擦除次数大于或等于1015次。
在磁场写入系统(magnetic field write system)MRAM的情况下，在对磁性自由层写入时，磁性自由层的磁化反转(inversion ofmagnetization)只在因电流脉冲所产生的磁场中进行。因此，出现了这样的问题，即电源功耗更大；当实现大容量时，布线所允许的电流密度受到限制，使其不能实现大容量，并且用于供给电流的驱动器的面积也变大了。
为了解决上述问题，已经提出了一种MRAM，其在写入线的外围配备有由高磁导率磁性材料制成的薄膜。在配备有由这种高磁导率磁材料制成的薄膜的写入线中，有效地产生了磁场，从而使得能够减小向磁性自由层写入信息所需的电流值。然而，在这种情况下，还是难以将写电流限制为小于或等于1mA。
为了解决这些问题，提出了一种使用自旋注入磁化反转技术的写入方法(例如参照USP 6,256,223)。在这种自旋注入磁化反转技术中，磁性自由层的磁化通过将自旋极化电流注入到存储元件的磁性自由层中而被反转。写入所需的电流由于磁性自由层的尺寸减小而减少了，因此，该技术有望成为一种MRAM写入技术。
然而，传统TMR元件的自旋注入写入所需的电流密度高达8×106A/cm2量级，因此，对隧道势垒的破坏或者外围电路的大尺寸就成为了问题(参照Yiming Huai et.al.，Appl.，Phys.Lett.84(2004)3118))。因此，为了实现稳定的写入同时不会发生TMR元件破坏就需要减小写入电流。另外，这是一种必要的技术，因为当将该技术应用到MRAM上时写入电流的减少会使得功耗减小。
用这种方式，在传统磁阻元件中，自旋注入写入所需的电流密度高达8×106A/cm2量级，因此，对隧道势垒的破坏或者外围电路的大尺寸就成为了问题。
发明内容
(1)根据本发明所述的自旋存储器包括磁阻元件，其具有：磁化方向被固定的第一铁磁层；磁化方向变化的第二铁磁层；在第一铁磁层和第二铁磁层之间的第一非磁性层；下电极和上电极，其延展方向与第二铁磁层的难磁化轴的夹角在45度到90度之间并且两者在长度方向上的一个端部之间夹着磁阻元件；被连接到下电极在长度方向上的另一个端部的开关元件；以及被连接到上电极在长度方向上的另一个端部的位线，其中，通过将自旋极化电子供给到第二铁磁层并将磁场从下电极和上电极施加到第二铁磁层上来进行写入。
(2)根据本发明所述的自旋FET包括：磁化方向被固定的第一铁磁层；磁化方向变化的第二铁磁层；第一铁磁层和第二铁磁层之间的沟道；隔着栅绝缘层形成于沟道上的栅电极；第一导线，其延展方向与第二铁磁层的难磁化轴的夹角在45度到90度之间，并且其在长度方向上的一个端部被连接到第一铁磁层和第二铁磁层中的一层上；以及第二导线，其被连接到第一导线在长度方向上的另一个端部，其中，通过将自旋极化电子供给到第二铁磁层并将磁场从第一导线施加到第二铁磁层上来进行写入。
根据本发明一个例子所述的自旋FET包括：磁化方向被固定的第一铁磁层；磁化方向变化的第二铁磁层；第一铁磁层和第二铁磁层之间的沟道；隔着栅绝缘层形成于沟道上的栅电极；第二铁磁层上的非磁性层；非磁性层上的第三铁磁层，其磁化方向被固定；第一导线，其延展方向与第二铁磁层的难磁化轴的夹角在45度到90度之间，并且其在长度方向上的一个端部被连接到第一铁磁层和第三铁磁层中的一层上；以及第二导线，其被连接到第一导线在长度方向上的另一个端部，其中，通过在包括沟道的路径中将自旋极化电子供给到第二铁磁层并将磁场从第一导线施加到第二铁磁层上来进行写入。
根据本发明一个例子所述的自旋FET包括：磁化方向被固定的第一铁磁层；磁化方向变化的第二铁磁层；第一铁磁层和第二铁磁层之间的沟道；隔着栅绝缘层形成于沟道上的栅电极；第二铁磁层上的非磁性层；非磁性层上的第三铁磁层，其磁化方向被固定；第一导线，其延展方向与第二铁磁层的难磁化轴的夹角在45度到90度之间，并且其在长度方向上的一个端部被连接到第三铁磁层上；以及第二导线，其被连接到第一导线在长度方向上的另一个端部，其中，通过在不包括沟道的路径中将自旋极化电子供给到第二铁磁层并将磁场从第一导线施加到第二铁磁层上来进行写入。
附图说明
图1为第一实施方案的自旋存储器的截面图；
图2为第二实施方案的自旋存储器的截面图；
图3为第三实施方案的自旋存储器的截面图；
图4为第四实施方案的自旋存储器的截面图；
图5为第五实施方案的自旋存储器的截面图；
图6为第六实施方案的自旋存储器的截面图；
图7为第七实施方案的自旋存储器的截面图；
图8为第八实施方案的自旋存储器的截面图；
图9为沿着图8的IX-IX线方向截取的截面图；
图10为第八实施方案的自旋FET的变化例的截面图；
图11为第九实施方案的自旋FET的平面图；
图12为沿着图11的XII-XII线方向截取的截面图；
图13为第十实施方案的自旋FET的平面图；
图14为沿着图13的XIV-XIV线方向截取的截面图；
图15为第一应用实例的自旋存储器的截面图；
图16为第一应用实例的自旋存储器的截面图；
图17为比较实例的自旋存储器的截面图；
图18为第一应用实例的自旋存储器的截面图；
图19为第二应用实例的自旋FET的截面图；
图20为第二应用实例的自旋FET的截面图；
图21为第二应用实例的自旋FET的截面图；
图22为第二应用实例的自旋FET的截面图；
图23为比较实例的自旋FET的截面图；以及
图24为第二应用实例的自旋FET的截面图。
具体实施方式
在下文中结合附图对本发明的自旋存储器和自旋FET进行详细说明。
1.实施方案
(1)第一实施方案
根据本发明的第一实施方案所述的自旋存储器的配置如图1所示。
在本实施方案的自旋存储器1m中，磁阻元件17被夹在下电极16和上电极18之间。磁阻元件17被放置于下电极16和上电极18在长度方向上的一个端部之间。
磁阻元件17具有磁化方向被固定的磁性固定层；磁化方向变化的磁性自由层；以及放置于两者之间的非磁性层(例如，隧道势垒层)。
读/写兼容选择器晶体管(read/write compatible selectortransistor)14通过插塞(plug)15连接到下电极16在长度方向上的另一个端部上。位线20通过插塞19连接到上电极18在长度方向上的另一个端部上。
读/写兼容选择器晶体管14具有：源/漏扩散层11、12；以及隔着栅绝缘层形成于两者之间的沟道上的栅电极13。
在写入时，读/写兼容选择器晶体管14开启，电流被供给到磁阻元件17，然后，利用自旋注入磁化反转写入“1”或者“0”。
在读出时，读/写兼容选择器晶体管14开启，通过使用形成于同一衬底上作为参考单元的磁阻元件来判定“1”或者“0”。
注意，在使用自旋注入的自旋存储器中，读出电流被设定为小于写入电流。
在写入时，磁场由于写入电流而产生自下电极16和上电极18。当磁阻元件17的磁性自由层的难磁化方向与下电极16或者上电极18延展方向之间的夹角θ1被设定为45度≤θ1≤90度的范围时，磁场在施加写入电流时被施加到磁性自由层，从而辅助(assist)了自旋注入磁化反转。
磁阻元件17的形状不做特别限制。
另外，当读出磁阻元件17存储的信息时，虽然未图示，但是使用了用于控制读出电流(sense current)的读出电流控制元件电路、驱动器、和消耗器(sinker)。
在本实例中，虽然θ1被定义为当从下电极16和上电极18长度方向上的一个端部看另一个端部时，难磁化轴顺时针倾斜的角度，但是难磁化轴也可以逆时针倾斜θ1。
优选的是磁性固定层应该具有单向各向异性(unidirectionalanisotropy)而磁性自由层应该具有单轴各向异性(uniaxialanistropy)。另外，优选地其厚度范围应该为0.1nm到100nm。此外，该铁磁层的膜厚需要为使得不会得到超顺磁的厚度，并且优选的厚度应该大于或等于0.4nm。
另外，包括非磁性金属/铁磁金属/反铁磁金属的自旋过滤器被应用于磁阻元件17的磁性自由层，由此使其能够减小写入电流。
此外，非晶或者微晶金属层被插入到磁阻元件17和下电极16之间以及磁阻元件17和上电极18之间，由此能够减小开关磁场(switching magnetic field)。
使用上述结构，使得能够以小写入电流进行利用自旋注入磁化反转的写入，并且提供了一种结构，其中相邻单元的泄漏磁场能够被限制，从而使其能够减小错误写入的概率。
(2)第二实施方案
根据本发明的第二实施方案所述的自旋存储器的配置如图2所示。
在本实施方案的自旋存储器2m中，磁阻元件27被夹在下电极26和上电极28之间。磁阻元件27被放置于下电极26和上电极28在长度方向上的一个端部之间。
磁阻元件27具有：磁化方向被固定的磁性固定层；磁化方向变化的磁性自由层；以及放置于两者之间的非磁性层(例如，隧道势垒层)。
读/写兼容选择器晶体管24通过插塞25连接到下电极26在长度方向上的另一个端部上。位线30通过插塞29连接到上电极28在长度方向上的另一个端部上。
读/写兼容选择器晶体管24具有：源/漏扩散层21、22；以及隔着栅绝缘层形成于两者之间的沟道上的栅电极23。
在写入时，读/写兼容选择器晶体管24开启，电流被供给到磁阻元件27，利用自旋注入磁化反转写入“1”或者“0”。
在读出时，读/写兼容选择器晶体管24开启，例如，通过使用形成于同一衬底上作为参考单元的磁阻元件来判定“1”或者“0”。
在使用自旋注入的自旋存储器中的读出电流被设定为小于写入电流。
在写入时，磁场由于写入电流而产生自下电极26和上电极28。当磁阻元件27的磁性自由层的难磁化方向与下电极26或者上电极28延展方向之间的夹角θ1被设定为45度≤θ1≤90度时，磁场在施加写入电流时被施加到磁性自由层，从而辅助了自旋注入磁化反转。
磁阻元件27的形状不做特别限制。
另外，为了有效地将磁场施加到磁阻元件27上，将磁轭施加到下电极26上。此时，配备于下电极26上的磁轭可以如26’所示不从下电极26上突出来或者可以如26”所示从下电极26上突出来。
同样地，将磁轭施加到上电极28上。此时，配备于上电极28上的磁轭可以如28’所示不从上电极28上突出来或者可以如28”所示从上电极28上突出来。
该磁轭可以被改为只加到下电极26和上电极28中的一个上。
另外，当读出磁阻元件27存储的信息时，虽然未显示，但是使用了用于控制读出电流的读出电流控制元件电路、驱动器、和消耗器。
在本实例中，虽然θ1被定义为当从下电极26和上电极28在长度方向上的一个端部看另一个端部时难磁化轴顺时针倾斜的角度，但是难磁化轴也可以逆时针倾斜θ1。
优选的是磁性固定层应该具有单向各向异性而磁性自由层应该具有单轴各向异性。另外，优选地其厚度范围应该为0.1nm到100nm。此外，该铁磁层的膜厚需要为使得不会得到超顺磁的厚度，并且优选的厚度应该大于或等于0.4nm。
另外，包括非磁性金属/铁磁金属/反铁磁金属的自旋过滤器被应用于磁阻元件27的磁性自由层，由此使得能够减小写入电流。
此外，非晶或者微晶金属层被插入到磁阻元件27和下电极26之间以及磁阻元件27和上电极28之间，由此使其能够减小开关磁场。
使用上述结构，使得能够以小写入电流实现利用自旋注入磁化反转的写入，并且提供了一种结构，其中相邻单元的泄漏磁场能够被限制，从而使其能够减小错误写入的概率。
(3)第三实施方案
根据本发明的第三实施方案所述的自旋存储器的配置如图3所示。
在本实施方案的自旋存储器3m中，磁阻元件37AF被夹在下电极36和上电极38之间。磁阻元件37AF被放置于下电极36和上电极38在长度方向上的一个端部之间。
磁阻元件37AF具有：磁化方向被固定的磁性固定层；磁化方向变化的磁性自由层；以及放置于两者之间的非磁性层(例如，隧道势垒层)。
读/写兼容选择器晶体管34通过插塞35连接到下电极36在长度方向上的另一个端部上。位线40通过插塞39连接到上电极38在长度方向上的另一个端部上。
读/写兼容选择器晶体管34具有：源/漏扩散层31、32；以及隔着栅绝缘层形成于两者之间的沟道上的栅电极33。
在写入时，读/写兼容选择器晶体管34开启，电流被供给到磁阻元件37AF，利用自旋注入磁化反转写入“1”或者“0”。
在读出时，读/写兼容选择器晶体管34开启，通过使用形成于同一衬底上作为参考单元的磁阻元件来判定“1”或者“0”。
磁阻元件37AF的磁性自由层包括铁磁金属/反铁磁金属的结构。例如，磁性自由层由铁磁金属/非磁性金属/铁磁金属/反铁磁金属构成。反铁磁金属要用薄膜形成为不会得到单向各向异性的程度的厚度。
此外，通过在磁场内的热处理期间改变自旋存储器3m的角度，将磁阻元件37AF的磁性固定层和磁性自由层的相对磁化角度调整到0度到45度的范围。
在使用自旋注入的自旋存储器中的读出电流被设定为小于写入电流。
在写入时，磁场由于写入电流而产生自下电极36和上电极38。当磁阻元件37AF的磁性自由层的难磁化方向和下电极36或者上电极38延展方向之间的夹角θ1被设定为45度≤θ1≤90度时，磁场在施加写入电流时被施加到磁性自由层，从而辅助了自旋注入磁化反转。
磁阻元件37AF的形状不做特别限制。
为了有效地将磁场施加到磁阻元件37AF上，将磁轭施加到下电极36上。此时，配备于下电极36上的磁轭可以如36’所示不从下电极36上突出来或者可以如36”所示从下电极36上突出来。
同样地，将磁轭施加到上电极38上。此时，配备于上电极38上的磁轭可以如38’所示不从上电极38上突出来或者可以如38”所示从上电极38上突出来。
该磁轭可以被改为只加到下电极36和上电极38中的一个上。虽然在本实例中，磁轭被施加到下电极36和上电极38上，但是也可以不施加。
另外，当读出磁阻元件37AF存储的信息时，虽然未图示，但是使用了用于控制读出电流的读出电流控制元件电路、驱动器、和消耗器。
在本实例中，虽然θ1被定义为当从下电极36和上电极38在长度方向上的一个端部看另一个端部时难磁化轴顺时针倾斜的角度，但是难磁化轴也可以逆时针倾斜θ1。
优选的是磁性固定层应该具有单向各向异性而磁性自由层应该具有单轴各向异性。另外，优选地其厚度范围应该为0.1nm到100nm。此外，该铁磁层的膜厚需要为使得不会得到超顺磁的厚度，并且优选的厚度应该大于或等于0.4nm。
另外，包括非磁性金属/铁磁金属/反铁磁金属的自旋过滤器被应用于磁阻元件37AF的磁性自由层，由此使其能够减小写入电流。
此外，非晶或者微晶金属层被插入到磁阻元件37AF和下电极36之间以及磁阻元件37AF和上电极38之间，由此使其能够减小开关磁场。
使用上述结构，使得能够以小写入电流来实现利用自旋注入磁化反转的写入，并且提供了一种结构，其中相邻单元的泄漏磁场能够被限制，从而使其能够减小错误写入的概率。
另外，磁阻元件37AF的磁性固定层和磁性自由层的相对磁化角度从大致相互平行或者大致相互反平行偏移开，从而改善了自旋注入效率并且使得可以以小电流进行自旋注入写入。
(4)第四实施方案
根据本发明的第四实施方案所述的自旋存储器的配置如图4所示。
在本实施方案的自旋存储器4m中，磁阻元件47SAF被夹在下电极46和上电极48之间。磁阻元件47SAF被放置于下电极46和上电极48在长度方向上的一个端部之间。
磁阻元件47SAF具有：磁化方向被固定的磁性固定层；磁化方向变化的磁性自由层；以及放置于两者之间的非磁性层(例如，隧道势垒层)。
读/写兼容选择器晶体管44通过插塞45连接到下电极46在长度方向上的另一个端部上。位线50通过插塞49连接到上电极48在长度方向上的另一个端部上。
读/写兼容选择器晶体管44具有：源/漏扩散层41、42；以及隔着栅绝缘层形成于两者之间的沟道上的栅电极43。
在写入时，读/写兼容选择器晶体管44开启，电流被供给到磁阻元件47SAF，利用自旋注入磁化反转写入“1”或者“0”。
在读出时，读/写兼容选择器晶体管44开启，通过使用形成于同一衬底上作为参考单元的磁阻元件来判定“1”或者“0”。
磁阻元件47SAF的磁性自由层由SAF(合成反铁磁)结构组成，例如，铁磁金属/非磁性金属/铁磁金属。换句话说，两种铁磁金属隔着非磁性金属相互结合为反铁磁形式。
在使用自旋注入的自旋存储器中的读出电流被设定为小于写入电流。
在写入时，磁场由于写入电流而产生自下电极46和上电极48。当磁阻元件47SAF的磁性自由层的易磁化方向和下电极46或者上电极48延展方向之间的夹角被设定为0度～45时，磁场在应用写入电流时被施加到磁性自由层，从而辅助了自旋注入磁化反转。
磁阻元件47SAF的形状不做特别限制。
为了有效地将磁场施加到磁阻元件47SAF上，将磁轭施加到下电极46上。此时，配备于下电极46上的磁轭可以如46’所示不从下电极46上突出来或者可以如46”所示从下电极46上突出来。
同样地，将磁轭施加到上电极48上。此时，配备于上电极48上的磁轭可以如48’所示不从上电极48上突出来或者可以如48”所示从上电极48上突出来。
该磁轭可以被改为只加到下电极46和上电极48中的一个上。此外，虽然在本实施方案中，磁轭被添加到下电极46和上电极48，但是也可以不添加。
另外，当读出磁阻元件47SAF存储的信息时，虽然未图示，但是使用了用于控制读出电流的读出电流控制元件电路、驱动器、和消耗器。
在本实例中，虽然θ1被定义为当从下电极46和上电极48在长度方向上的一个端部看另一个端部时难磁化轴顺时针倾斜的角度，但是难磁化轴也可以逆时针倾斜θ1。
优选的是磁性固定层应该具有单向各向异性而磁性自由层应该具有单轴各向异性。另外，优选地其厚度范围应该为0.1nm到100nm。此外，该铁磁层的膜厚需要为使得不会得到超顺磁的厚度，并且优选的厚度应该大于或等于0.4nm。
另外，包括非磁性金属/铁磁金属/反铁磁金属的自旋过滤器被应用于磁阻元件47SAF的磁性自由层，由此使其能够减小写入电流。
此外，非晶或者微晶金属层被插入到磁阻元件47SAF和下电极46之间以及磁阻元件47SAF和上电极48之间，由此使其能够减小开关磁场。
使用上述结构，使得能够以小写入电流实现利用自旋注入磁化反转的写入，并且提供了一种结构，其中相邻单元的泄漏磁场能够被限制，从而使其能够减小错误写入的概率。
(5)第五实施方案
根据本发明的第五实施方案所述的自旋存储器的配置如图5所示。
在本实施方案的自旋存储器5m中，磁阻元件57被夹在下电极56和上电极58之间。磁阻元件57被放置于下电极56和上电极58在长度方向上的一个端部之间。
磁阻元件57具有：磁化方向被固定的磁性固定层；磁化方向变化的磁性自由层；以及放置于两者之间的非磁性层(例如，隧道势垒层)。
读/写兼容选择器晶体管54通过插塞55连接到下电极56在长度方向上的另一个端部上。位线60通过插塞59连接到上电极58在长度方向上的另一个端部上。
读/写兼容选择器晶体管54具有：源/漏扩散层51、52；以及隔着栅绝缘层形成于两者之间的沟道上的栅电极53。
磁阻元件57为矩形，并且其长度方向不同于下电极56和上电极58的长度方向。
在写入时，读/写兼容选择器晶体管54开启，电流被供给到磁阻元件57，利用自旋注入磁化反转写入“1”或者“0”。
在读出时，读/写兼容选择器晶体管54开启，通过使用形成于同一衬底上作为参考单元的磁阻元件来判定“1”或者“0”。
通过在磁场内的热处理期间调整自旋存储器5m的角度，对磁阻元件57的磁性固定层57A和磁性自由层57B的磁化方向进行调整，以使得它们的相对磁化角度从相互平行或相互反平行偏移开。
例如磁阻元件57的磁性固定层和磁性自由层的相对磁化角度θ2被调整为0度≤θ2≤45度。
在使用自旋注入的自旋存储器中的读出电流被设定为小于写入电流。
在写入时，磁场由于写入电流而产生自下电极56和上电极58。当磁阻元件57的磁性自由层的难磁化方向和下电极56或者上电极58延展方向之间的夹角θ1被设定为45度≤θ1≤90度时，磁场在应用写入电流时被施加到磁性自由层，从而辅助了自旋注入磁化反转。
磁阻元件57的形状不做特别限制。
为了有效地将磁场施加到磁阻元件57上，将磁轭施加到下电极56上。此时，配备于下电极56上的磁轭可以如56’所示不从下电极56上突出来或者可以如56”所示从下电极56上突出来。
同样地，将磁轭施加到上电极58上。此时，配备于上电极58上的磁轭可以如58’所示不从上电极58上突出来或者可以如58”所示从上电极58上突出来。
该磁轭可以被改为只加到下电极56和上电极58中的一个上。此外，虽然在本实施方案中，磁轭被添加到下电极56和上电极58，但是也可以不添加。
另外，当读出磁阻元件57存储的信息时，虽然未图示，但是使用了用于控制读出电流的读出电流控制元件电路、驱动器、和消耗器。
优选的是磁性固定层应该具有单向各向异性而磁性自由层应该具有单轴各向异性。另外，优选地其厚度范围应该为0.1nm到100nm。此外，该铁磁层的膜厚需要为使得不会得到超顺磁的厚度，并且优选的厚度应该大于或等于0.4nm。
另外，包括非磁性金属/铁磁金属/反铁磁金属的自旋过滤器被应用于磁阻元件57的磁性自由层，由此使其能够减小写入电流。
此外，非晶或者微晶金属层被插入到磁阻元件57和下电极56之间以及磁阻元件57和上电极58之间，由此使其能够减小开关磁场。
使用上述结构，使得能够以小写入电流实现利用自旋注入磁化反转的写入，并且提供了一种结构，其中相邻单元的泄漏磁场能够被限制，从而使得能够减小错误写入的概率。
另外，磁阻元件57的磁性固定层和磁性自由层的相对磁化角度从大致相互平行或者大致相互反平行偏移开，从而改善了自旋注入效率并且使得可以以小电流进行自旋注入写入。
(6)第六实施方案
根据本发明的第六实施方案所述的自旋存储器的配置如图6所示。
在本实施方案的自旋存储器2m’中，磁阻元件27’被夹在下电极26’和上电极28’之间。磁阻元件27’被放置于下电极26’在长度方向上的一个端部处。
磁阻元件27’具有：磁化方向被固定的磁性固定层；磁化方向变化的磁性自由层；以及放置于两者之间的非磁性层(例如，隧道势垒层)。
读/写兼容选择器晶体管24’通过插塞25’连接到下电极26’在长度方向上的另一个端部上。上电极28’用作位线。
读/写兼容选择器晶体管24’具有：源/漏扩散层21’、22’；以及隔着栅绝缘层形成于两者之间的沟道上的栅电极23’。
在写入时，读/写兼容选择器晶体管24’开启，电流被供给到磁阻元件27’，利用自旋注入磁化反转写入“1”或者“0”。
在读出时，读/写兼容选择器晶体管24’开启，通过使用形成于同一衬底上作为参考单元的磁阻元件来判定“1”或者“0”。
磁阻元件27’的磁性自由层由铁磁金属/非磁性金属/铁磁金属/反铁磁金属组成。反铁磁金属要用薄膜形成为使得不会得到单向各向异性的程度的厚度。
另外，在磁性固定层的磁化方向用反铁磁金属固定的情况中，例如，使磁性自由层的反铁磁金属厚度小于用来可靠地固定磁性固定层磁化方向的反铁磁金属厚度。
此外，通过在磁场内的热处理期间改变自旋存储器2m’的角度，将磁阻元件27’的磁性固定层和磁性自由层的相对磁化角度调整到0度到45度。
在使用自旋注入的自旋存储器中的读出电流被设定为小于写入电流。
另外，将磁轭施加到下电极26’上。此时，配备于下电极26’上的磁轭可以如26”所示不从下电极26’上突出来或者可以如26”’所示从下电极26’上突出来。
同样地，将磁轭应用到位线28’上。此时，配备于位线28’上的磁轭可以如28”所示不从位线28’上突出来或者可以如28”’所示从位线28’上突出来。
该磁轭可以被改为只加到下电极26’和位线28’中的一个上。另外，虽然在本实施方案中，磁轭被添加到下电极26’和位线28’上，但是也可以不添加。
另外，当读出磁阻元件27’存储的信息时，虽然未图示，但是使用了用于控制读出电流的读出电流控制元件电路、驱动器、和消耗器。
优选的是磁性固定层应该具有单向各向异性而磁性自由层应该具有单轴各向异性。另外，优选地其厚度范围应该为0.1nm到100nm。此外，该铁磁层的膜厚需要为使得不会得到超顺磁的厚度，并且优选的厚度应该大于或等于0.4nm。
另外，包括非磁性金属/铁磁金属/反铁磁金属的自旋过滤器被应用于磁阻元件27’的磁性自由层，由此使其能够减小写入电流。
此外，非晶或者微晶金属层被插入到磁阻元件27’和下电极26’之间以及磁阻元件27’和上电极28’之间，由此使其能够减小开关磁场。
在本发明的存储器2m’中，铁磁金属/非磁性金属/铁磁金属/反铁磁金属被作为磁性自由层，并且在磁场内的热处理期间被倾斜角度，由此使得磁性固定层的易磁化方向不同于磁性自由层的易磁化方向。
换句话说，磁性固定层的磁矩和磁性自由层的磁矩之间的夹角θ2从相互平行或相互反平行偏移开(例如0度≤θ2≤45度)，从而改善了自旋注入效率并且使得可以以低电流密度进行磁化写入。
当磁阻元件27’的磁性自由层的难磁化方向和下电极26’或者上电极28’延展方向之间的夹角θ1被设定为45度≤θ1≤90度时，磁场在应用写入电流时被应用到磁性自由层，从而辅助了自旋注入磁化反转，由此使得写入具有更低的电流密度。
(7)第七实施方案
根据本发明的第七实施方案所述的自旋存储器的配置如图7所示。
在本实施方案的自旋存储器2m”中，磁阻元件27”被夹在下电极26”和上电极28”之间。磁阻元件27”被放置于下电极26”在长度方向上的一个端部处。
磁阻元件27”具有：磁化方向被固定的磁性固定层；磁化方向变化的磁性自由层；以及放置于两者之间的非磁性层(例如，隧道势垒层)。
读/写兼容选择器晶体管24”通过插塞25”连接到下电极26”在长度方向上的另一个端部上。位线30”通过插塞29”连接到上电极28”在长度方向上的另一个端部上。
读/写兼容选择器晶体管24”具有：源/漏扩散层21”、22”；以及隔着栅绝缘层形成于两者之间的沟道上的栅电极23”。
在写入时，读/写兼容选择器晶体管24”开启，电流被供给到磁阻元件27”，利用自旋注入磁化反转写入“1”或者“0”。
在读出时，读/写兼容选择器晶体管24”开启，例如，通过使用形成于同一衬底上作为参考单元的磁阻元件来判定“1”或者“0”。
磁阻元件27”的磁性自由层由铁磁金属/非磁性金属/铁磁金属/反铁磁金属组成。反铁磁金属要用薄膜形成为使得不会得到单向各向异性的程度的厚度。
此外，通过在磁场内的热处理期间改变自旋存储器2m”的角度，将磁阻元件27”的磁性固定层和磁性自由层的相对磁化角度调整到0度到45度。
在使用自旋注入的自旋存储器中的读出电流被设定为小于写入电流。
另外，将磁轭应用到下电极26”上。此时，配备于下电极26”上的磁轭可以如26”’所示不从下电极26”上突出来或者可以如26””所示从下电极26”上突出来。
同样地，将磁轭应用到上电极28”上。此时，配备于上电极28”上的磁轭可以如28”’所示不从上电极28”上突出来或者可以如28””所示从上电极28”上突出来。
该磁轭可以被改为只加到下电极26”和上电极28”中的一个上。另外，虽然在本实施方案中，磁轭被添加到下电极26”和上电极28”，但是也可以不添加。
另外，当读出磁阻元件27”存储的信息时，虽然未图示，但是使用了用于控制读出电流的读出电流控制元件电路、驱动器、和消耗器。
优选的是磁性固定层应该具有单向各向异性而磁性自由层应该具有单轴各向异性。另外，优选地其厚度范围应该为0.1nm到100nm。此外，该铁磁层的膜厚需要为使得不会得到超顺磁的厚度，并且优选的厚度应该大于或等于0.4nm。
另外，包括非磁性金属/铁磁金属/反铁磁金属的自旋过滤器被应用于磁阻元件27”的磁性自由层，由此使其能够减小写入电流。
此外，非晶或者微晶金属层被插入到磁阻元件27”和下电极26”，之间以及磁阻元件27”和上电极28”之间，由此使其能够减小开关磁场。
在本发明的存储器2m”中，铁磁金属/非磁性金属/铁磁金属/反铁磁金属被作为磁性自由层，并且在磁场内的热处理期间被倾斜角度，由此使得磁性固定层的易磁化方向不同于磁性自由层的易磁化方向。
换句话说，磁性固定层的磁矩和磁性自由层的磁矩之间的夹角θ2从相互平行或相互反平行偏移开(例如0度≤θ2≤45度)，从而改善了自旋注入效率并且使得磁化写入具有低电流密度。
当磁阻元件27”的磁性自由层的难磁化方向和下电极26”及上电极28”延展方向之间的夹角θ1被设定为45度≤θ1≤90度时，磁场在施加写入电流时被施加到磁性自由层，从而辅助了自旋注入磁化反转，由此使得写入具有更低的电流密度。
另外，提供了一种结构，其中相邻单元的泄漏磁场能够被限制，从而使其能够减小错误写入的概率。
(8)第八实施方案
根据本发明第八实施方案所述的自旋FET的配置如图8和图9所示。
第一铁磁层103和第二铁磁层104被嵌入并形成于半导体衬底101的表面上。非磁性层105和第三铁磁层106被层叠于第二铁磁层104上。第一和第三铁磁层103和106的磁化被固定，而第一铁磁层104的磁化方向可以变化。
第一铁磁层103和第二铁磁层104之间在沟道区域102中被电连接，栅绝缘膜107被形成于该沟道区域102上，并且更进一步地，栅电极108被形成于栅绝缘膜107上。电极110、111、112作为保护层被形成于每层的上部。
在该结构的电场效应晶体管磁化写入时，电流被供给于第二铁磁层104和第三铁磁层106之间。沟道区域102可以被或者也可以不被包含于电流通路中。
依靠该电流，自旋极化电子被供给于铁磁层之间，从而产生了自旋力矩。结果，发生了所谓的自旋注入磁化反转，从而改变了第二铁磁层104的磁化方向。该磁化改变的方向可以根据电流供给的方位来变化。
局部导线(local conductive line)112b、112c每个的一个端部被连接到电极112。局部导线112b、112c被局部地放置于电场效应晶体管上。另外，局部导线112b、112c每个的另一个端部通过插塞113被连接到导线114，导线114的层在局部导线112b、112c的上方。局部导线112b、112c可以被连接到电极110而不是电极112。
然后，在上述磁化写入时，由被供给到局部导线112b、112c的电流产生的磁场被施加到作为磁性自由层的第二铁磁层104上，并且被用作自旋注入磁化写入的辅助。
例如，确定局部导线112b、112c的布图以使得该磁场被施加在第二铁磁层104的难磁化方向上。
可以放置局部导线112b、112c以使其延展方向相对于第二铁磁层104难磁化轴为45度≤θ1≤90度。难磁化轴相对于局部导线112b、112c的倾斜角度θ1的方向可以为顺时针或者逆时针。
通过应用这种结构，产生自局部导线112b、112c的磁场可以被用作磁化反转的辅助，因此自旋注入磁化反转容易被实行。用这种方式，第二铁磁层104的磁化写入所需的电流可以被减小。
本例中，用于产生辅助磁场的局部导线112b、112c具有磁轭结构。通过配备磁轭结构可以有效地产生磁场。然而，即使不配备磁轭结构，也能够产生辅助磁场。因此，磁轭结构不是必须的。
注意，如图10所示，隧道势垒层(非磁性层)115可以被应用在作为磁性固定层的铁磁层103和作为磁性自由层的铁磁层104中的至少一个与沟道区域102之间。
接下来，用于制造图8和图9的自旋FET的方法会在以下详细说明。
首先，利用注入和退火在半导体衬底101上形成沟道区域102，然后，形成栅绝缘膜107和栅电极108。接着，利用蚀刻，将半导体衬底101中嵌有源电极103和漏电极104的部分去除以形成凹陷部分。
接下来，铁磁薄膜被嵌入到该凹陷部分中以形成第一铁磁层103和第二铁磁层104，然后，层叠用作非磁性层105、第三铁磁层106和保护层的电极110、111和112。
最后，为了将磁性各向异性施加于第一铁磁层103和第三铁磁层106，在1T的均匀磁场中在温度270℃下进行一小时的退火。
隧道势垒被插入在第一铁磁层103和第二铁磁层104之间的界面中，由此增强自旋注入效率，并改善晶体管性能。
(9)第九实施方案
根据本发明的第九实施方案的自旋FET的配置如图11和图12所示。
第一铁磁层103和第二铁磁层104被嵌入并形成于半导体衬底101的表面上。隧道势垒层116和第三铁磁层106被层叠于第二铁磁层104上。第一和第三铁磁层103和106的磁化被固定，而第一铁磁层104的磁化方向可以变化。
第一铁磁层103和第二铁磁层104之间在沟道区域102中被电连接，栅绝缘膜107被形成于该沟道区域102上，并且更进一步地，栅电极108被形成于栅绝缘膜107上。电极110、111、112作为保护层被形成于每层的上部。
在该结构的电场效应晶体管的磁化写入时，场效应晶体管被开启，然后，电流经过包含沟道102的路径被供给到磁阻元件MTJ。具体地，根据写入数据而被确定了方向的电压V1、V2可以有选择地施加于第一铁磁层103和导线114之间。
依靠该电流，自旋极化电子被供给于第二和第三铁磁层104和106之间，从而产生了自旋力矩。结果，发生了所谓的自旋注入磁化反转，从而改变了第二铁磁层104的磁化方向。
局部导线112b、112c每个的一个端部被连接到电极112。局部导线112b、112c被局部地放置于电场效应晶体管上。另外，局部导线112b、112c每个的另一个端部通过插塞113被连接到导线114，导线114的层在局部导线112b、112c的上方。局部导线112b、112c可以被连接到电极110而不是电极112。
在上述磁化写入时，由被供给到局部导线112b、112c的电流产生的磁场被施加到作为磁性自由层的第二铁磁层104上，并且被用作自旋注入磁化写入的辅助。
例如，确定局部导线112b、112c的布图以使得该磁场被应用在第二铁磁层104的难磁化方向上。
可以放置局部导线112b、112c以使其延展方向相对于第二铁磁层104难磁化轴为45度≤θ1≤90度。难磁化轴相对于局部导线112b、112c的倾斜角度θ1的方向可以为顺时针或者逆时针。
通过应用这种结构，产生自局部导线112b、112c的磁场可以被用作磁化反转的辅助，因此自旋注入磁化反转容易被实行。用这种方式，第二铁磁层104的磁化写入所需的电流可以被减小。
本例中，用于产生辅助磁场的局部导线112b、112c具有磁轭结构。通过配备磁轭结构可以有效地产生磁场。然而，即使不配备磁轭结构，也能够产生辅助磁场。因此，磁轭结构不是必须的。
隧道势垒层(非磁性层)可以被应用在作为磁性固定层的铁磁层103和作为磁性自由层的铁磁层104中的至少一个与沟道区域102之间。
(10)第十实施方案
根据本发明的第十实施方案的自旋FET的配置如图13和图14所示。
第一铁磁层103和第二铁磁层104被嵌入并形成于半导体衬底101的表面上。隧道势垒层116和第三铁磁层106被层叠于第二铁磁层104上。第一和第三铁磁层103和106的磁化被固定，而第一铁磁层104的磁化方向可以变化。
第一铁磁层103和第二铁磁层104之间在沟道区域102中被电连接，栅绝缘膜107被形成于该沟道区域102上，并且更进一步地，栅电极108被形成于栅绝缘膜107上。电极110、111、112作为保护层被形成于每层的上部。
在该结构的电场效应晶体管的磁化写入时，电场效应晶体管被关断，电流经过不包含沟道102的路径被供给到磁阻元件MTJ。具体地，根据写入数据而被确定了方向的电压V1、V2可以有选择地施加于第二铁磁层104和导线114之间。
依靠该电流，自旋极化电子被供给于第二和第三铁磁层104和106之间，从而产生了自旋力矩。结果，发生了所谓的自旋注入磁化反转，从而改变了第二铁磁层104的磁化方向。
局部导线112b、112c每个的一个端部被连接到电极112。局部导线112b、112c被局部地放置于电场效应晶体管上。另外，局部导线112b、112c每个的另一个端部通过插塞113被连接到导线114，导线114的层在局部导线112b、112c的上方。
在上述磁化写入时，由被供给到局部导线112b、112c的电流产生的磁场被施加到作为磁性自由层的第二铁磁层104，并且被用作自旋注入磁化写入的辅助。
例如，确定局部导线112b、112c的布图以使得该磁场被应用在第二铁磁层104的难磁化方向上。
可以放置局部导线112b、112c以使其延展方向相对于第二铁磁层104难磁化轴为45度≤θ1≤90度。难磁化轴相对于局部导线112b、112c的角度θ1的倾斜方向可以为顺时针或者逆时针。
通过应用这样一种结构，产生自局部导线112b、112c的磁场可以被用作磁化反转的辅助，因此自旋注入磁化反转容易被实行。用这种方式，第二铁磁层104的磁化写入所需的电流可以被减小。
同样在本例中，如第九实施方案一样，用于产生辅助磁场的局部导线112b、112c可以不具有磁轭结构。
另外，隧道势垒层(非磁性层)可以被应用于作为磁性固定层的铁磁层103和作为磁性自由层的铁磁层104中的至少一个与沟道区域102之间。
(11)其它实施方案
在上述第一到第八实施方案中，可以配备反铁磁层用于可靠地固定作为磁性固定层的铁磁层的磁化。
优选的是至少磁性固定层和磁性自由层中的一个应该具有SAF结构。产生于两层被SAF耦合的磁性层间的磁相互作用的强度大于或等于0.25erg/cm2。另外，磁性固定层可以通过非磁性层被应用到磁性自由层，施加作为自旋过滤器的功能。
此外，磁性固定层的磁矩和磁性自由层的磁矩之间的夹角从相互平行或相互反平行偏移开，由此改善磁化反转效率。
例如，在磁性自由层和磁性固定层被形成为矩形的情况中，磁性固定层的剩余磁化的磁化方向相对于矩形的长轴倾斜，而磁性自由层的剩余磁化的磁化方向平行于矩形的长轴。
另外，在磁性自由层和磁性固定层被形成为椭圆形的情况中，磁性固定层的剩余磁化的磁化方向相对于椭圆形的长轴倾斜，而磁性自由层的剩余磁化的磁化方向平行于椭圆形的长轴。
另外，在磁性自由层和磁性固定层被形成为平行四边形的情况中，磁性固定层的剩余磁化的磁化方向相对于平行四边形的长边倾斜，而磁性自由层的剩余磁化的磁化方向平行于平行四边形的长边。
另外，在磁性自由层和磁性固定层被形成为具有两个轴的形状的情况中，在磁性固定层的剩余磁化的磁化方向上，相对于两个轴中的一个所形成的角度设为正，而相对于两个轴中的另一个所形成的角度设为负。
在磁阻元件中，相对于θx的定义为：极化率为P，α＝(p1/2+P-1/2)3/4，β＝-4+3α，则θx＝arccos(-α/β)，优选的是磁性固定层的磁化方向和磁性自由层的磁化方向之间的夹角θ2优选为θx或者(180度-θx)，。
另外，在磁阻元件中，相对于θy的定义为：极化率为P，α＝(p1/2+p-1/2)3/4，β＝-4+3α，则θy＝arccos[{(2α2-β2)/α2}1/2]，优选的是磁性固定层的磁化方向和磁性自由层的磁化方向之间的夹角θ2应该为θy或者(180度-θy)，。
磁性固定层的磁化方向和磁性自由层的磁化方向之间的夹角θ2可以被设定为在5度～θx或θy的范围内，或者在(180度-θx)或(180度-θy)～175度的范围内。
这里，可以将非晶金属或微晶金属应用于磁阻效应元件上。
非晶金属或者微晶金属为(i)一种合金，包含Ti、Zr、Hf、V、Nb、Ta、Cr、Mo和W中的至少一种元素以及Pt、Pd、Ru、Rh、Ir、Os、Re、Au和Al中的至少一种元素；(ii)一种合金，其包含Ti、Zr、Hf、V、Nb、Ta、Cr、Mo和W中的至少一种元素以及Fe、Ni、Cr和Cu中的至少一种元素；(iii)一种合金，其包含Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb和Lu中的至少一种元素以及Pt、Pd、Ru、Rh、Ir、Os、Re、Au和Al中的至少一种元素；或者(iV)氧化铟钛、氧化铟锌、氧化铝、或者氮化铝。
2.应用实例
以下说明应用实例。
(1)第一应用实例
制造作为本发明第一应用实例的磁阻元件21m。
制造该磁阻元件(试样)的过程如下所述。
首先，利用光刻法和RIE(反应离子蚀刻)在半导体衬底的SiO2上形成布线槽。
然后，利用溅射技术，在布线槽的底面和侧面上涂覆由NiFe组成的磁轭，接着，利用镀敷技术，将布线槽用铜填充。然后，利用CMP(化学机械抛光)，将布线槽外多余的铜去除，形成下电极(下布线；lower wire)213。
接着，利用溅射技术，在下电极213上依次形成：包括Ta(50nm)/Ru(10nm)的金属层；包括PtMn(20nm)的反铁磁层；包括CoFe(4nm)/Ru(0.8nm)/CoFeB(4nm)的磁性固定层；包括MgO(0.5nm)的隧道势垒层；包括CoFeB(2.0nm)的磁性自由层；以及包括Ta(150nm)的接触层，由此就完成了磁阻元件211。括号里的数值表示每种材料的厚度。
这里，至于隧道结的形成，将EB(电子束)绘图设备用于定义了其结区的部分，并将KrF步进设备用于其它的部分，以进行光刻。另外，使用氩离子研磨(Ar-ion milling)进行结分离。
接着，形成包括SiOx的厚度为大约35nm的保护层。通过回蚀(etching-back)来暴露Ta的表面。
然后，利用溅射技术在金属层上形成包括Ti(15nm)/Al(300nm)/Ti(15nm)的上电极212。在使用KrF步进设备完成了光刻之后，利用RIE(反应离子蚀刻)将上电极212图案化。
最后，利用溅射技术形成包括NiFe的磁轭。然后，使用KrF步进设备进行光刻，接着利用氩离子研磨进行图案化。
磁阻元件211的磁性自由层的难磁化轴被定义为垂直于上电极212和下电极213的延展方向的方向，换句话说，为垂直于纸面的方向。另外，通过在磁性层的长轴方向上施加磁场，然后，在280℃下进行十小时退火，对磁性层施加了单轴各向异性。
尝试进行了与根据上述过程所制造的试样相关的自旋注入磁化反转。具体过程如下所述。
首先，在试样的下电极213的端子a和试样的上电极212的端子d之间施加脉冲电压。然后，利用直流4端技术(direct current4-terminal technique)测量上电极212和下电极213之间的阻值，即磁阻元件211的阻值。
当反复施加脉冲电压并测量磁阻时，自旋注入磁化反转所需的电流Ic(P→AP)为3.7mA。
接着，在试样的下电极213的端子a和试样的上电极212的端子c之间施加脉冲电压，然后，反复测量磁阻元件211的阻值，自旋注入磁化反转所需的电流Ic(P→AP)为3.1mA。
通过比较上述结果，发现是在下电极213的端子a和上电极212的端子c之间应用脉冲电压而不是在下电极213的端子a和上电极212的端子d之间应用脉冲电压，自旋注入磁化反转所需的电流值更小。
这是因为，如果在下电极213的端子a和上电极212的端子d之间施加脉冲电压，流过下电极213和上电极212的脉冲电流的每个都会产生磁场，但是由于互感磁场(mutual magnetic field)在磁阻元件211处相互抵消所以只有少量磁场被施加在磁性自由层上。
另一方面，如果在下电极213的端子a和上电极212的端子c之间施加脉冲电压，因为流过下电极213和上电极212的脉冲电流产生的磁场在磁阻元件211处相互增强所以强磁场被施加于磁性自由层。
已表明因为由于该磁场的辅助所以能够以小电流进行自旋注入磁化反转。
因此，磁阻元件的理想结构是，如图16所示，磁阻元件211被放置于下电极213和上电极212每个的一个端部上，然后，下电极213和上电极212沿着垂直于磁阻元件211的磁性自由层难磁化轴的方向延展。
接着，对当存储器单元使用图16的磁阻元件进行配置时产生的磁场进行仿真。
具体地，研究了在如图17所示的根据上电极240为位线的情况下、和如图18所示的上电极248为不同于位线的局部导线的情况下，写入时产生的磁场如何不同。
在图17所示的配置中，3.7mA的写入电流被供给到存储器单元23b。在这种情况下，当对施加于存储器单元23a的磁阻元件211的磁场H23a和施加于存储器单元23b的磁阻元件211的磁场H23b进行计算时，H23a和H23b都等于10 Oe。
这表示在写入时磁场被施加于未选中的存储器单元23a而不是被选中的存储器单元23b。
通常，如果磁场被施加于磁阻元件211，就降低了数据保持能力。因此，不希望对这个未选中的存储器单元23a施加磁场。
因此，对图18所示的结构、即其中磁阻元件211通过局部导线248被连接到位线250的结构进行了研究。
这种情况下，位线250和磁阻元件211空间上相互远离。因此，即使电流被供给到位线250，也几乎不会有磁场被施加于未选中的存储器单元24a的磁阻元件211。
如图18所示，3.7mA的写入电流实际上被供给到存储器单元24b。这种情况下，当对施加于存储器单元24a的磁阻元件211的磁场H24a和施加于存储器单元24b的磁阻元件211的磁场H24b进行计算时，H24a为1.0 Oe，而H24b等于15 Oe。
也就是说，已发现，通过使用图18的结构，磁场可以被有效地只施加于被选中的存储器单元24b，而几乎不会有磁场被施加于未选中的存储器单元24a。
由上述得到的结果，如图18所示，通过使用位线250与磁阻元件211空间上相互远离的结构，可以减小被用于未选中的存储器单元的磁场，并减少未选中的存储器单元丢失数据的概率。
(2)第二应用实例
制造作为本发明第二应用实例的自旋FET。
制造该自旋FET(试样)的过程如下所述。
首先，如图19中所示，使用常规CMOS工艺，在硅衬底311上形成元件隔离绝缘区312和沟道区域335。接着，利用热氧化技术生长作为栅绝缘膜317的氧化硅膜，然后，在栅绝缘膜317上沉积作为栅电极318的多晶硅膜。
另外，将杂质注入到多晶硅膜中，并进行退火，然后，使用光刻和RIE将栅电极318图案化。
然后，使用自对准工艺(self-alignment process)来形成包括SiO2的侧壁绝缘层319。接着，通过使用栅电极318和侧壁绝缘层319作为掩模，利用RIE对硅衬底311进行蚀刻，在硅衬底311上的栅电极318的每一端处形成凹陷部分。
接下来，如图20中所示，在每个凹陷部分中形成作为隧道势垒层331、332的SiO2，然后，沉积作为铁磁金属层313、314的(Co50Fe50)80B20(3nm)/Ta(5nm)。
此外，在铁磁金属层313之外的区域被涂上抗蚀剂之后，铁磁金属层313的Ta被去除。取而代之的是，沉积作为反铁磁金属层333的PtMn(20nm)和作为金属电极320、322的Al。
然后，存在于所需部分之外的PtMn和Al被去除。
注意，在用于执行Ta去除过程的室与用于执行PtMn沉积过程的室之间的晶片传输可以在同一传输室中进行，因此使得试样能在真空状态下移动。
另外，优选的是铁磁金属层313和反铁磁金属层333应使用具有良好方向性的溅射设备进行制造。
然后，对铁磁金属层314侧进行相似的处理，接着，沉积作为非磁性金属层315的Cu、作为铁磁金属层316的Co90Fe10、和作为反铁磁金属层334的PtMn(20nm)/Ta(5nm)。
然后，在执行了每层的图案化之后，形成层间绝缘膜和接触孔，并形成作为电极321的Al。最后，在1 Tesla的均匀磁场中在270℃的温度下进行1小时退火。
对于根据上述过程制造的该应用实例的自旋FET，测量写入铁磁金属层314所需的电流值。
测量过程如下。
首先，在图21的P1所示的路径中，当自旋注入电流被供给到铁磁金属层314从而进行写入时，写入所需的临界电流密度为5.0mA。另外，在图21的P2所示的路径中，当自旋注入电流被供给到铁磁金属层314从而进行写入时，写入所需的临界电流密度为4.6mA。
由上述得到的结果，已经发现该应用实例的自旋FET对于减小写入(磁化反转)所需的写入电流是有效的。
接着，对当集成电路使用图20的自旋FET进行配置时产生的磁场进行仿真。
具体地，研究了在如图23所示的根据上电极240为位线的情况下、和如图24所示的上电极348为不同于位线的局部导线的情况下，写入时产生的磁场如何不同。
在图23所示的配置中，4.6mA的写入电流被供给到存储器单元33b。在这种情况下，当对施加于铁磁金属层314的自旋FET 33a的磁场H33a和应用于铁磁金属层314的自旋FET 33b的磁场H33b进行计算时，H33a和H33b都等于15 Oe。
这表示，在写入时，磁场会被施加于未选中的自旋FET 33a而不是被选中的自旋FET 33b。
通常，如果磁场被施加于铁磁金属层314，就降低了数据保持能力。因此，不希望对这个未选中的自旋FET 33a施加磁场。
因此，对附图24中所示的结构、即其中铁磁金属层314通过局部导线348被连接到位线350的结构进行研究。
这种情况下，位线350和铁磁金属层314空间上相互远离。因此，即使电流被供给到位线350，也几乎不会有磁场被应用于非选择的自旋FET 33a的铁磁金属层314。
如附图24的配置中所示，4.6mA的写入电流实际上被供给到自旋FET 34b。这种情况下，当对应用于自旋FET 34a的铁磁金属层314的磁场H34a和应用于自旋FET 34b的铁磁金属层314的磁场H34b进行计算时，H34a为1.1 Oe，而H34b等于16 Oe。
也就是说，已发现，通过使用附图24的结构，磁场可以被有效地只应用于选择的自旋FET 34b，而几乎不会有磁场被应用于非选择的自旋FET 34a。
由上述得到的结果，如附图24中所示，通过使用位线350与铁磁金属层314空间上相互远离的结构，可以减小被用于非选择的自旋FET的铁磁金属层314的磁场，并减少丢失存储于非选择的自旋FET中数据的概率。
3.其它
本发明的例子并不只限于上述实施方案和应用实例。例如，沟道类型既可以用增强型也可以用耗尽型。
可以用离子注入或者使用调制掺杂的异质界面生长工艺作为制造沟道的方法。
此外，集成电路也可以使用上述实施方案和应用实例的自旋FET进行配置。半导体存储器可以使用上述实施方案和应用实例的自旋FET作为存储单元进行配置。
例如，根据本发明的例子所述的自旋FET可以结合介电电容来配置DRAM(动态随机存取存储器)；可以结合铁电电容来配置FRAM(铁电随机存取存储器)；以及可以结合磁阻元件来配置MRAM(磁阻式随机存取存储器)。
另外，根据本发明的例子所述的自旋FET可以被用于EEPROM(电可擦写可编程只读存储器)。
此外，上述实施方案和应用实例的自旋FET也可以被用作用于根据作为磁性自由层的铁磁金属层的磁化方向存储数据的存储单元。
本领域技术人员容易想到其他的优点和修改。因此，本发明广义上并不只限于文中所显示和描述的特定细节以及典型实施方案。因此，可以不离开本发明所附的权利要求及其等价物所限定的总的发明构思的精神或范围而进行各种修改。

Claims (24)

1.一种自旋存储器，其特征在于包括：
磁阻元件，具有磁化方向被固定的第一铁磁层、磁化方向变化的第二铁磁层、以及两者之间的第一非磁性层；
下电极和上电极，其延展方向相对于第二铁磁层的难磁化轴的角度为从45度到小于90度，且在下电极在长度方向上的一端和上电极在长度方向上的同一端之间夹着磁阻元件；
开关元件，其被连接到下电极在长度方向上的另一端，在写入时，该开关元件开启，以使写入电流在下电极和上电极之间流过磁阻元件，其中，利用将自旋极化电子供给到第二铁磁层的写入电流以及流过下电极和上电极的写入电流所产生的磁场，使得第二铁磁层的磁化方向变化；以及
位线，其被连接到上电极在长度方向上的另一端。
2.根据权利要求1所述的自旋存储器，其特征在于，还包括位于下电极和上电极的至少一个上的磁轭。
3.根据权利要求1所述的自旋存储器，其特征在于，第一铁磁层的易磁化轴和第二铁磁层的易磁化轴之间的夹角为大于等于0度且小于等于45度。
4.根据权利要求1所述的自旋存储器，其特征在于，第二铁磁层包括铁磁金属和反铁磁金属的层叠结构。
5.根据权利要求1所述的自旋存储器，其特征在于还包括：
磁化方向被固定的第三铁磁层；以及
第二非磁性层，
第二铁磁层位于第一和第二非磁性层之间，而第二非磁性层位于第二和第三铁磁层之间。
6.根据权利要求1所述的自旋存储器，其特征在于，第一和第二铁磁层的至少一个具有SAF结构。
7.一种自旋FET，其特征在于包括：
磁化方向被固定的第一铁磁层；
磁化方向变化的第二铁磁层；
第一铁磁层和第二铁磁层之间的沟道；
隔着栅绝缘层形成于沟道上的栅电极；
第一导线，其延展方向与第二铁磁层的难磁化轴的夹角在45度到90度之间，且其在长度方向上的一个端部被连接到第一铁磁层和第二铁磁层中的一个上；以及
第二导线，其被连接到第一导线在长度方向上的另一个端部；
其中，所述第一导线设置在所述第二铁磁层与所述第二导线之间，
通过将自旋极化电子供给到第二铁磁层并将磁场从第一导线施加到第二铁磁层上来进行写入。
8.根据权利要求7所述的自旋FET，其特征在于，还包括用于固定第一铁磁层的磁化的反铁磁层。
9.根据权利要求7所述的自旋FET，其特征在于，还包括位于第一铁磁层与沟道之间或/和第二铁磁层与沟道之间的隧道势垒层。
10.根据权利要求7所述的自旋FET，其特征在于，第一和第二铁磁层中的至少一个具有SAF结构。
11.根据权利要求7所述的自旋FET，其特征在于，还包括位于第一导线上的磁轭。
12.根据权利要求7所述的自旋FET，其特征在于，第一铁磁层的易磁化轴和第二铁磁层的易磁化轴之间的夹角为大于等于0度且小于等于45度。
13.一种自旋FET，其特征在于包括：
磁化方向被固定的第一铁磁层；
磁化方向变化的第二铁磁层；
第一铁磁层和第二铁磁层之间的沟道；
隔着栅绝缘层形成于沟道上的栅电极；
第二铁磁层上的非磁性层；
非磁性层上的第三铁磁层，其磁化方向被固定；
第一导线，其延展方向与第二铁磁层的难磁化轴的夹角在45度到90度之间，且其在长度方向上的一个端部被连接到第一铁磁层和第三铁磁层中的一个上；以及
第二导线，其被连接到第一导线在长度方向上的另一个端部；
其中，通过在包括沟道的路径中将自旋极化电子供给到第二铁磁层并将磁场从第一导线施加到第二铁磁层上来进行写入。
14.根据权利要求13所述的自旋FET，其特征在于，还包括用于固定第三铁磁层的磁化的反铁磁层。
15.根据权利要求13所述的自旋FET，其特征在于，还包括位于第一铁磁层与沟道之间或/和第二铁磁层与沟道之间的隧道势垒层。
16.根据权利要求13所述的自旋FET，其特征在于，第一和第二铁磁层中的至少一个具有SAF结构。
17.根据权利要求13所述的自旋FET，其特征在于，还包括位于第一导线上的磁轭。
18.根据权利要求13所述的自旋FET，其特征在于，第一铁磁层的易磁化轴和第二铁磁层的易磁化轴之间的夹角为大于等于0度且小于等于45度。
19.一种自旋FET，其特征在于包括：
磁化方向被固定的第一铁磁层；
磁化方向变化的第二铁磁层；
第一铁磁层和第二铁磁层之间的沟道；
隔着栅绝缘层形成于沟道上的栅电极；
第二铁磁层上的非磁性层；
非磁性层上的第三铁磁层，其磁化方向被固定；
第一导线，其延展方向与第二铁磁层的难磁化轴的夹角在45度到90度之间，且其在长度方向上的一个端部被连接到第三铁磁层上；以及
第二导线，其被连接到第一导线在长度方向上的另一个端部；
其中，所述第一导线设置在所述第二铁磁层与所述第二导线之间，
通过在不包括沟道的路径中将自旋极化电子供给到第二铁磁层并将磁场从第一导线施加到第二铁磁层上来进行写入。
20.根据权利要求19所述的自旋FET，其特征在于，还包括用于固定第三铁磁层的磁化的反铁磁层。
21.根据权利要求19所述的自旋FET，其特征在于，还包括位于第一铁磁层与沟道之间或/和第二铁磁层与沟道之间的隧道势垒层。
22.根据权利要求19所述的自旋FET，其特征在于，第一和第二铁磁层中的至少一个具有SAF结构。
23.根据权利要求19所述的自旋FET，其特征在于，还包括位于第一导线上的磁轭。
24.根据权利要求19所述的自旋FET，其特征在于，第一铁磁层的易磁化轴和第二铁磁层的易磁化轴之间的夹角为大于等于0度且小于等于45度。
CN2007101536228A 2006-09-08 2007-09-07 自旋存储器和自旋场效应晶体管 Active CN101140944B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006244881 2006-09-08
JP2006-244881 2006-09-08
JP2006244881A JP4444257B2 (ja) 2006-09-08 2006-09-08 スピンｆｅｔ

Publications (2)

Publication Number Publication Date
CN101140944A CN101140944A (zh) 2008-03-12
CN101140944B true CN101140944B (zh) 2011-07-27

Family

ID=39169371

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101536228A Active CN101140944B (zh) 2006-09-08 2007-09-07 自旋存储器和自旋场效应晶体管

Country Status (4)

Country Link
US (2) US7812383B2 (zh)
JP (1) JP4444257B2 (zh)
KR (1) KR20080023171A (zh)
CN (1) CN101140944B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10157656B2 (en) 2015-08-25 2018-12-18 Western Digital Technologies, Inc. Implementing enhanced magnetic memory cell

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5193419B2 (ja) * 2005-10-28 2013-05-08 株式会社東芝 スピン注入磁気ランダムアクセスメモリとその書き込み方法
JP5147212B2 (ja) * 2006-10-04 2013-02-20 株式会社日立製作所 磁気メモリセル及び磁気ランダムアクセスメモリ
KR101431761B1 (ko) * 2008-06-24 2014-08-21 삼성전자주식회사 정보저장장치 및 그의 동작방법
US8085581B2 (en) * 2008-08-28 2011-12-27 Qualcomm Incorporated STT-MRAM bit cell having a rectangular bottom electrode plate and improved bottom electrode plate width and interconnect metal widths
JP4966277B2 (ja) * 2008-09-19 2012-07-04 株式会社東芝 スピンｍｏｓ電界効果トランジスタ
KR101048353B1 (ko) * 2008-11-07 2011-07-14 한양대학교 산학협력단 2 단자 마그네틱 메모리 셀과 스핀 ｆｅｔ를 이용한 메모리 소자
WO2011033665A1 (ja) * 2009-09-18 2011-03-24 株式会社 東芝 半導体装置およびその製造方法
JP2012015213A (ja) * 2010-06-29 2012-01-19 Sony Corp 記憶素子、記憶素子の製造方法、及び、メモリ
KR101417956B1 (ko) * 2012-12-05 2014-08-14 한국과학기술연구원 스핀토크를 이용한 측면형 스핀 소자
US9385305B2 (en) 2013-02-19 2016-07-05 Qualcomm Incorporated STT-MRAM design enhanced by switching current induced magnetic field
US8933519B2 (en) * 2013-04-30 2015-01-13 James N. Pan Magnetic dynamic random access nonvolatile semiconductor memory (MRAM)
KR102081989B1 (ko) * 2013-08-05 2020-02-27 삼성전자주식회사 자기 메모리 장치 및 그 제조 방법
US10038137B2 (en) * 2016-09-30 2018-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. MRAM device and method for fabricating the same
CN111384233B (zh) * 2017-12-25 2022-02-22 中国科学院物理研究所 巨磁致电阻器件、磁子场效应晶体管和磁子隧道结

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1713400A (zh) * 2004-06-16 2005-12-28 株式会社东芝 自旋晶体管、可编程逻辑电路和磁存储器

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6741494B2 (en) * 1995-04-21 2004-05-25 Mark B. Johnson Magnetoelectronic memory element with inductively coupled write wires
JPH0950692A (ja) 1995-08-04 1997-02-18 Seiko Epson Corp 情報記録媒体とその記録方法
JP3134990B2 (ja) * 1998-03-09 2001-02-13 日本電気株式会社 電流制御機能素子
US6130814A (en) 1998-07-28 2000-10-10 International Business Machines Corporation Current-induced magnetic switching device and memory including the same
US6611405B1 (en) 1999-09-16 2003-08-26 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory device
JP4818519B2 (ja) 2001-02-06 2011-11-16 ルネサスエレクトロニクス株式会社 磁気記憶装置
US6777730B2 (en) * 2001-08-31 2004-08-17 Nve Corporation Antiparallel magnetoresistive memory cells
FR2829868A1 (fr) 2001-09-20 2003-03-21 Centre Nat Rech Scient Memoire magnetique a ecriture par courant polarise en spin, mettant en oeuvre des alliages amorphes ferrimagnetiques et procede pour son ecriture
JP4157707B2 (ja) 2002-01-16 2008-10-01 株式会社東芝 磁気メモリ
US6548849B1 (en) 2002-01-31 2003-04-15 Sharp Laboratories Of America, Inc. Magnetic yoke structures in MRAM devices to reduce programming power consumption and a method to make the same
KR100681379B1 (ko) * 2003-03-07 2007-02-12 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 스핀 의존 전달 특성을 갖는 전계 효과 트랜지스터 및그것을 이용한 비휘발성 메모리
JP3824600B2 (ja) 2003-07-30 2006-09-20 株式会社東芝 磁気抵抗効果素子および磁気メモリ
JP4202958B2 (ja) * 2004-03-30 2008-12-24 株式会社東芝 磁気抵抗効果素子
JP4583443B2 (ja) * 2004-04-27 2010-11-17 エージェンシー フォー サイエンス，テクノロジー アンド リサーチ スピントロニクス応用のための磁気電気電界効果トランジスタ
JP4744934B2 (ja) 2004-06-16 2011-08-10 株式会社東芝 スピントランジスタ
JP2006156844A (ja) 2004-11-30 2006-06-15 Toshiba Corp 半導体記憶装置
EP1667160B1 (en) 2004-12-03 2011-11-23 Samsung Electronics Co., Ltd. Magnetic memory device and method
KR100612878B1 (ko) 2004-12-03 2006-08-14 삼성전자주식회사 자기 메모리 소자와 그 제조 및 동작방법
JP4575136B2 (ja) 2004-12-20 2010-11-04 株式会社東芝 磁気記録素子、磁気記録装置、および情報の記録方法
US7453084B2 (en) * 2005-05-24 2008-11-18 Seagate Technology Llc Spin transistor with ultra-low energy base-collector barrier
US20070085068A1 (en) * 2005-10-14 2007-04-19 Dmytro Apalkov Spin transfer based magnetic storage cells utilizing granular free layers and magnetic memories using such cells
JP5193419B2 (ja) * 2005-10-28 2013-05-08 株式会社東芝 スピン注入磁気ランダムアクセスメモリとその書き込み方法
JP2007207919A (ja) 2006-01-31 2007-08-16 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
US20070253120A1 (en) 2006-04-28 2007-11-01 Kabushiki Kaisha Toshiba Magnetoresistive effect element and magnetic memory
WO2008005719A2 (en) * 2006-07-07 2008-01-10 The Regents Of The University Of California Spin injector
US7342244B2 (en) * 2006-07-19 2008-03-11 Tokyo Electron Limited Spintronic transistor
KR100832583B1 (ko) * 2007-01-04 2008-05-27 한국과학기술연구원 누설자장을 이용한 스핀 트랜지스터
US8159855B2 (en) * 2009-01-30 2012-04-17 International Business Machines Corporation Switchable element

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1713400A (zh) * 2004-06-16 2005-12-28 株式会社东芝 自旋晶体管、可编程逻辑电路和磁存储器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10157656B2 (en) 2015-08-25 2018-12-18 Western Digital Technologies, Inc. Implementing enhanced magnetic memory cell

Also Published As

Publication number Publication date
KR20080023171A (ko) 2008-03-12
JP2008066606A (ja) 2008-03-21
US8217438B2 (en) 2012-07-10
US20080062580A1 (en) 2008-03-13
US20110108898A1 (en) 2011-05-12
JP4444257B2 (ja) 2010-03-31
US7812383B2 (en) 2010-10-12
CN101140944A (zh) 2008-03-12

Similar Documents

Publication Publication Date Title
CN101140944B (zh) 自旋存储器和自旋场效应晶体管
EP1096500B1 (en) Magnetization control method and information storage method
CN102800803B (zh) 存储元件和存储设备
US8670271B2 (en) Magnetic stack having assist layers
EP1852874B1 (en) Magnetic memory device
US7369428B2 (en) Methods of operating a magnetic random access memory device and related devices and structures
CN100524793C (zh) 自旋注入磁随机存取存储器
KR101360991B1 (ko) 기억 소자 및 메모리
CN101071628B (zh) 存储元件和存储器
JP2005093488A (ja) 磁気抵抗効果素子とその製造方法、および磁気メモリ装置とその製造方法
JP2007273493A (ja) 磁気メモリ装置及びその製造方法
US7796419B2 (en) Magnetic memory
KR20070057673A (ko) 기억 소자 및 메모리
KR20080029819A (ko) 자기저항 효과 소자 및 이를 이용한 자기 랜덤 액세스메모리
JPWO2013153942A1 (ja) 磁気抵抗効果素子および磁気メモリ
KR101891829B1 (ko) 기억 소자 및 메모리 장치
JP4596230B2 (ja) 磁気メモリデバイスおよびその製造方法
EP1793385A1 (en) Spin transfer magnetic memory
JP4729836B2 (ja) 磁気記憶セルおよび磁気メモリデバイスならびに磁気メモリデバイスの製造方法
JP2006196687A (ja) 磁気メモリ
JP2010232447A (ja) 磁気抵抗効果素子および磁気メモリ
US7683446B2 (en) Magnetic memory using spin injection flux reversal
US6787372B1 (en) Method for manufacturing MTJ cell of magnetic random access memory
JP5058236B2 (ja) スピンメモリ
KR100678471B1 (ko) 자기램 소자의 구동 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant