KR101360991B1 - 기억 소자 및 메모리 - Google Patents

기억 소자 및 메모리 Download PDF

Info

Publication number
KR101360991B1
KR101360991B1 KR1020070033248A KR20070033248A KR101360991B1 KR 101360991 B1 KR101360991 B1 KR 101360991B1 KR 1020070033248 A KR1020070033248 A KR 1020070033248A KR 20070033248 A KR20070033248 A KR 20070033248A KR 101360991 B1 KR101360991 B1 KR 101360991B1
Authority
KR
South Korea
Prior art keywords
layer
memory
oxide
magnetization
ferromagnetic
Prior art date
Application number
KR1020070033248A
Other languages
English (en)
Other versions
KR20070102940A (ko
Inventor
마사노리 호소미
히로유키 오모리
테츠야 야마모토
유타카 히고
카즈타카 야마네
유키 오이시
히로시 카노
Original Assignee
소니 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼가이샤 filed Critical 소니 가부시끼가이샤
Publication of KR20070102940A publication Critical patent/KR20070102940A/ko
Application granted granted Critical
Publication of KR101360991B1 publication Critical patent/KR101360991B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F41/309—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices electroless or electrodeposition processes from plating solution

Abstract

기입(書入; write; 써넣음) 전류를 증대시키는 일 없이, 열 안정성(熱安定性)을 개선할 수 있는 기억 소자(記憶素子)를 제공하는 것을 과제로 한다.
본 발명에서는, 정보를 자성체(磁性體)의 자화(磁化; magnetization) 상태에 따라 보존유지(保持; retain)하는 기억층(17)을 가지고, 이 기억층(17)에 대해서 절연체로 이루어지는 중간층(16)을 거쳐서 자화 고정층(31)이 설치(設; provide, include)되고, 적층 방향(積層方向)으로 스핀(spin)편극(偏極)한 전자(電子)를 주입(注入)하는 것에 의해, 기억층(17)의 자화 M1 방향(向)이 변화해서, 기억층(17)에 대해서 정보의 기록이 행해지고, 기억층(17)을 구성하는 강자성층(强磁性層)의 일부 혹은 전역(全域)에 걸쳐서 미세한 산화물이 분산되어 있는 기억 소자(3)를 구성한다.
기억 소자, 하지층, 반강자성층, 강자성층, 비자성층, 터널 절연층, 기억층, 캡층, 강자성체, 산화물, 자화 고정층.

Description

기억 소자 및 메모리{MEMORY ELEMENT AND MEMORY}
도 1은 본 발명의 1실시형태의 메모리의 개략 구성도(사시도),
도 2는 도 1의 기억 소자의 단면도,
도 3의 (a)∼(d)는 본 발명에서의 기억층 중의 산화물의 분포 상태를 설명하는 모식도,
도 4는 각종 산화물을 이용했을 때의 산화물의 체적율과 보자력과의 관계를 도시한 도면,
도 5는 각종 산화물을 이용했을 때의 산화물의 체적율과 열 안정성의 지표 Δ와의 관계를 도시하는 도면,
도 6은 각종 산화물을 이용했을 때의 산화물의 체적율과 반전 전류값과의 관계를 도시한 도면,
도 7은 스핀 주입에 의한 자화 반전을 이용한 메모리의 개략 구성도(사시도),
도 8은 도 7의 메모리의 단면도,
도 9는 종래의 MRAM의 구성을 모식적으로 도시한 사시도.
[부호의 설명]
3: 기억 소자, 11: 하지층, 12: 반강자성층, 13, 15: 강자성층, 14: 비자성층, 16: 터널 절연층, 17, 20: 기억층, 18: 캡층, 21: 강자성체, 22: 산화물, 31: 자화 고정층.
본 발명은, 강자성층(强磁性層)의 자화(磁化; magnetization) 상태를 정보로서 기억하는 기억층과, 자화 방향(磁化向)이 고정된 자화 고정층(固定層; pinned layer)으로 이루어지고, 막면(膜面)에 수직인 방향으로 전류를 흐르게 해서, 스핀(spin)편극(偏極)한 전자(電子)를 주입(注入)하는 것에 의해 기억층의 자화 방향을 변화시키는 기억 소자(記憶素子) 및 이 기억 소자를 구비(備)한 메모리에 관한 것으로서, 불휘발성(不揮發性) 메모리에 적용해서 매우 적합(好適; suitable)한 것이다.
컴퓨터 등의 정보 기기(機器)에서는, 랜덤·액세스·메모리로서, 동작이 고속이고, 고밀도인 DRAM이 널리 사용되고 있다.
그러나, DRAM은 전원(電源)을 끄(切; switch off)면 정보가 소거(消; erase)되어 버리는 휘발성 메모리이기 때문에, 정보가 소거되지(사라지지) 않는 불휘발의 메모리가 요망되고 있다.
그리고, 불휘발성 메모리의 후보(候補)로서, 자성체(磁性體)의 자화로 정보 를 기록하는 자기(磁氣) 랜덤·액세스·메모리(MRAM)가 주목되며, 개발이 진행되고 있다(예를 들면, 비특허 문헌 1 참조).
MRAM은, 거의 직교(直交)하는 2종류의 어드레스 배선(워드선, 비트선)에 각각 전류를 흐르게 해서, 각 어드레스 배선으로부터 발생하는 전류 자장(磁場)에 의해서, 어드레스 배선의 교점(交点)에 있는 자기 기억 소자의 자성층의 자화를 반전(反轉)해서 정보의 기록을 행하는 것이다.
일반적인 MRAM의 모식도(사시도)를, 도 9에 도시한다.
실리콘 기판 등의 반도체 기체(基體; substrate)(110)의 소자 분리층(102)에 의해 분리된 부분에, 각 메모리 셀을 선택하기 위한 선택용 트랜지스터를 구성하는, 드레인 영역(108), 소스 영역(107) 및 게이트 전극(101)이, 각각 형성되어 있다.
또, 게이트 전극(101)의 위쪽(上方)에는, 도면중 전후 방향으로 연장(延; extend)하는 워드선(105)이 설치되어 있다.
드레인 영역(108)은, 도면중 좌우의 선택용 트랜지스터에 공통적으로(공통해서) 형성되어 있고, 이 드레인 영역(108)에는, 배선(109)이 접속되어 있다.
그리고, 워드선(105)과 위쪽에 배치된, 도면중 좌우 방향으로 연장하는 비트선(106)과의 사이에, 자화 방향이 반전되는 기억층을 가지는 자기 기억 소자(103)가 배치되어 있다.
이 자기 기억 소자(103)는, 예를 들면 자기 터널 접합 소자(MTJ 소자)에 의해 구성된다.
또, 자기 기억 소자(103)는, 수평 방향의 바이패스선(線)(111) 및 상하 방향의 콘택트층(104)을 거쳐서, 소스 영역(107)에 전기적으로 접속되어 있다.
워드선(105) 및 비트선(106)에 각각 전류를 흐르게 하는 것에 의해, 전류 자계(磁界)를 자기 기억 소자(103)에 인가(印加; apply)해서, 이것에 의해 자기 기억 소자(103)의 기억층의 자화 방향을 반전시켜서, 정보의 기록을 행할 수가 있다.
그리고, MRAM 등의 자기 메모리에서, 기록한 정보를 안정하게 보존유지(保持; retain)하기 위해서는, 정보를 기록하는 자성층(기억층)이, 일정(一定; certain)한 보자력(保磁力)을 가지고 있는 것이 필요하다.
한편, 기록된 정보를 개서(書換; rewrite; 고쳐씀, 리라이트)하기 위해서는, 어드레스 배선에 어느 정도의 전류를 흐르게 하지 않으면 안된다.
그런데 , MRAM을 구성하는 소자의 미세화(微細化)에 따라서, 어드레스 배선도 가늘어지기 때문에, 충분한 전류를 흐르게 할 수 없게 되어 온다.
그래서, 보다 적은 전류로 자화 반전이 가능한 구성으로서, 스핀 주입에 의한 자화 반전을 이용하는 구성의 메모리가 주목받고 있다(예를 들면, 특허 문헌 1, 특허 문헌 2, 비특허 문헌 2, 비특허 문헌 3 참조).
스핀 주입에 의한 자화 반전이라 함은, 자성체 중(中)을 통과해서 스핀편극한 전자를, 다른(他) 자성체에 주입하는 것에 의해, 다른 자성체에서 자화 반전을 일으키게 하는 것이다.
예를 들면, 거대(巨大) 자기 저항 효과 소자(GMR 소자)나 자기 터널 접합 소자(MTJ 소자)에 대해서, 그의 막면에 수직인 방향으로 전류를 흐르게 하는 것에 의 해, 이들 소자의 적어도 일부의 자성층의 자화 방향을 반전시킬 수가 있다.
그리고, 스핀 주입에 의한 자화 반전은, 소자가 미세화되어도, 전류를 늘리지 않고 자화 반전을 실현할 수 있다는 이점(利点)을 가지고 있다.
상술한 스핀 주입에 의한 자화 반전을 이용하는 구성의 메모리의 모식도를 도 7 및 도 8에 도시한다. 도 7은 사시도, 도 8은 단면도이다.
실리콘 기판 등의 반도체 기체(60)의 소자 분리층(52)에 의해 분리된 부분에, 각 메모리 셀을 선택하기 위한 선택용 트랜지스터를 구성하는, 드레인 영역(58), 소스 영역(57) 및 게이트 전극(51)이, 각각 형성되어 있다. 이 중, 게이트 전극(51)은, 도 7중 전후 방향으로 연장하는 워드선을 겸(兼)하고 있다.
드레인 영역(58)은, 도 7중 좌우의 선택용 트랜지스터에 공통적으로 형성되어 있고, 이 드레인 영역(58)에는, 배선(59)이 접속되어 있다.
그리고, 소스 영역(57)과, 위쪽에 배치된, 도 7중 좌우 방향으로 연장하는 비트선(56)과의 사이에, 스핀 주입에 의해 자화 방향이 반전되는 기억층을 가지는 기억 소자(53)가 배치되어 있다.
이 기억 소자(53)는, 예를 들면 자기 터널 접합 소자(MTJ 소자)에 의해 구성된다. 도면중 (61) 및 (62)는 자성층을 나타내고 있으며, 2층의 자성층(61, 62) 중, 한쪽의 자성층을 자화 방향이 고정된 자화 고정층으로 하고, 다른쪽의 자성층을 자화 방향이 변화하는 자화 자유층 즉 기억층으로 한다.
또, 기억 소자(53)는, 비트선(56)과, 소스 영역(57)에, 각각 상하의 컨택트층(54)을 거쳐서 접속되어 있다. 이것에 의해, 기억 소자(53)에 전류를 흐르게 해 서, 스핀 주입에 의해 기억층의 자화 방향을 반전시킬 수가 있다.
이와 같은 스핀 주입에 의한 자화 반전을 이용하는 구성의 메모리인 경우, 도 9에 도시한 일반적인 MRAM과 비교해서, 디바이스 구조를 단순화할 수 있다고 하는 특징도 가지고 있다.
또, 스핀 주입에 의한 자화 반전을 이용하는 것에 의해, 외부 자계에 의해 자화 반전을 행하는 일반적인 MRAM과 비교해서, 소자의 미세화가 진행되어도, 기입 전류가 증대하지 않는다고 하는 이점이 있다.
그런데, MRAM의 경우는, 기억 소자와는 별도(別)로 기입 배선(워드선이나 비트선)을 설치해서, 기입 배선에 전류를 흐르게 해서 발생하는 전류 자계에 의해, 정보의 기입(기록)을 행하고 있다. 그 때문에, 기입 배선에, 기입에 필요한 전류량을 충분히 흐르게 할 수가 있다.
한편, 스핀 주입에 의한 자화 반전을 이용하는 구성의 메모리에서는, 기억 소자에 흐르게 하는 전류에 의해 스핀 주입을 행해서, 기억층의 자화 방향을 반전시킬 필요가 있다.
그리고, 이와 같이 기억 소자에 직접 전류를 흐르게 해서 정보의 기입(기록)을 행하기 때문에, 기입을 행할 메모리 셀을 선택하기 위해서, 기억 소자를 선택 트랜지스터와 접속해서 메모리 셀을 구성한다. 이 경우, 기억 소자에 흐르는 전류는, 선택 트랜지스터에 흐르게 하는 것이 가능한 전류(선택 트랜지스터의 포화(飽和) 전류)의 크기(大)로 제한된다.
이 때문에, 선택 트랜지스터의 포화 전류 이하의 전류로 기입을 행할 필요가 있으며, 스핀 주입의 효율을 개선해서, 기억 소자에 흐르게 하는 전류를 저감할 필요가 있다.
또, 판독출력(讀出; read; 읽어냄) 신호를 크게 하기 위해서는, 큰 자기 저항 변화율을 확보할 필요가 있으며, 그것을 위해서는 기억층의 양측에 접해 있는 중간층을 터널 절연층(터널 배리어층)으로 한 기억 소자의 구성으로 하는 것이 효과적이다.
이와 같이, 중간층으로서 터널 절연층을 이용한 경우에는, 터널 절연층이 절연 파괴(破壞; broken down)되는 것을 방지하기 위해서, 기억 소자에 흐르게 하는 전류량에 제한이 생긴다. 이 관점에서도, 스핀 주입시의 전류를 억제할 필요가 있다.
[비특허 문헌 1] 닛케이(日經) 일렉트로닉스 2001. 2. 12호(제164페이지∼171페이지).
[비특허 문헌 2] Phys. Rev. B　54.9353(1996)
[비특허 문헌 3] J. Magn. Mat.　159. L1(1996)
[특허 문헌 1] 일본 특개(特開) 제2003-17782호 공보
[특허 문헌 2] 미국 특허 제6, 256, 223호 명세서
그런데, 전류에 의해서 기입된 정보를 기억해서 보존유지하지 않으면, 메모리로는 될 수 없다. 그 때문에, 기억층의 열 요동(熱搖; thermal fluctuation)에 대한 안정성(安定性; stability)(열 안정성)의 확보가 필요하다.
스핀 주입에 의한 자화 반전을 이용하는 기억 소자의 경우, 종래의 MRAM과 비교해서, 기억층의 체적이 작아지므로, 단순히 생각하면 열 안정성은 저하하는 방향에 있다.
기억층의 열 안정성이 확보되어 있지 않으면, 반전된 자화 방향이, 열에 의해 재반전(再反轉)해 버리고, 기입 에러(writing error)로 되어 버린다.
그 때문에, 스핀 주입에 의한 자화 반전을 이용하는 기억 소자에서, 열 안정성은 매우 중요한 특성이다.
일반적으로, 기입에 그다지 에너지를 소비(費)하지 않는 소자는, 에너지 배리어가 낮기 때문에, 정보가 소거되기 쉽다.
한편, 기입에 큰 에너지를 필요로 하는 소자는, 높은 에너지 배리어를 형성하는 것이 가능하기 때문에, 정보의 보존유지도 안정되어 있다고 할 수 있다.
스핀 주입에 의한 자화 반전을 이용하는 기억 소자에서, 스핀 주입 효율이 똑같은(等) 구성으로 비교하면, 기억층의 포화 자화량(磁化量) 및 기억층의 체적이 커짐에 따라서, 열 안정성이 높아짐과 동시(同時)에, 기입에 큰 전류를 필요로 하게 된다.
열 안정성의 지표(指標; index)는, 일반적으로, 열 안정성 파라미터(Δ)로 나타낼 수가 있다.
Δ는, Δ=KV/kT(K: 이방성(異方性) 에너지, V: 기억층의 체적, k: 볼츠만 정수(定數), T: 온도)로 주어진다.
따라서, 스핀 주입에 의해 기억층의 자화 방향을 반전시키는 구성의 기억 소자가, 메모리로서 존재할 수 있기 위해서는, 스핀 주입 효율을 개선해서 자화 반전에 필요한 전류를 트랜지스터의 포화 전류 이하로 줄임과 동시에, 기입된 정보를 확실하게 보존유지하는 열 안정성을 확보할 필요가 있다.
상술한 문제의 해결을 위해서, 본 발명은, 기입 전류를 증대시키는 일 없이, 열 안정성을 개선할 수 있는 기억 소자, 및 이 기억 소자를 가지는 메모리를 제공하는 것이다.
본 발명의 기억 소자는, 정보를 자성체의 자화 상태에 따라 보존유지하는 기억층을 가지고, 이 기억층에 대해서 중간층을 거쳐서 자화 고정층이 설치되고, 중간층이 절연체로 이루어지고, 적층 방향(積層方向)으로 스핀편극한 전자를 주입하는 것에 의해, 기억층의 자화 방향이 변화해서, 기억층에 대해서 정보의 기록이 행해지고, 기억층을 구성하는 강자성층의 일부 혹은 전역에 걸쳐서 미세한 산화물이 분산되어 있는 것이다.
또, 본 발명의 메모리는, 정보를 자성체의 자화 상태에 따라 보존유지하는 기억층을 가지는 기억 소자와, 서로 교차(交差)하는 2종류의 배선을 구비하고, 기억 소자는 상기 본 발명의 기억 소자의 구성이며, 2종류의 배선의 교점 부근 또한 2종류의 배선 사이에 기억 소자가 배치되고, 이들 2종류의 배선을 통해서 기억 소자에 적층 방향의 전류가 흐르고, 스핀편극한 전자가 주입되는 것이다.
상술한 본 발명의 기억 소자의 구성에 따르면, 정보를 자성체의 자화 상태에 따라 보존유지하는 기억층을 가지고, 이 기억층에 대해서 중간층을 거쳐서 자화 고정층이 설치되고, 중간층이 절연체로 이루어지고, 적층 방향으로 스핀편극한 전자를 주입하는 것에 의해, 기억층의 자화 방향이 변화해서, 기억층에 대해서 정보의 기록이 행해지므로, 적층 방향으로 전류를 흐르게 해서 스핀편극한 전자를 주입하는 것에 의해서 정보의 기록을 행할 수가 있다.
또, 기억층을 구성하는 강자성층의 일부 혹은 전역에 걸쳐서 미세한 산화물이 분산되어 있는 것에 의해, 강자성체만에 의해 강자성층을 구성한 경우보다도, 기억층의 보자력을 크게 하는 것이 가능하게 된다. 이와 같이, 기억층의 보자력을 크게 하는 것이 가능하게 되기 때문에, 기억층의 열 안정성을 향상하는 것이 가능하게 된다.
또, 기억층을 구성하는 강자성층의 일부 혹은 전역에 걸쳐서 미세한 산화물이 분산되어 있는 것에 의해, 기억층의 포화 자화를 증대시키지 않고, 보자력을 크게 하는 것이 가능하게 된다.
이것에 의해, 기억층의 자화 방향을 반전시키기 위해서 필요로 되는, 기입 전류량을 증대시키는 일 없이, 기억층의 열 안정성을 충분히 확보하는 것이 가능하게 된다.
상술한 본 발명의 메모리의 구성에 따르면, 정보를 자성체의 자화 상태에 따라 보존유지하는 기억층을 가지는 기억 소자와, 서로 교차하는 2종류의 배선을 구비하고, 기억 소자는 상기 본 발명의 기억 소자의 구성이며, 2종류의 배선의 교점 부근 또한 2종류의 배선 사이에 기억 소자가 배치되고, 이들 2종류의 배선을 통해서 기억 소자에 적층 방향의 전류가 흐르고, 스핀편극한 전자가 주입되는 것인 것에 의해, 2종류의 배선을 통해서 기억 소자의 적층 방향으로 전류를 흐르게 해서 스핀 주입에 의한 정보의 기록을 행할 수가 있다.
또, 기억 소자의 기억층의 자화 방향을 반전시키기 위해서 필요로 되는, 기입 전류량을 증대시키는 일 없이, 충분히 기억층의 열 안정성을 확보하는 것이 가능하게 되기 때문에, 메모리의 소비 전력을 증대시키는 일 없이, 메모리 셀에 기록된 정보를 안정적으로 보존유지하는 것이 가능하게 된다.
본 발명의 기억 소자는, 정보를 자성체의 자화 상태에 따라 보존유지하는 기억층을 가지고, 이 기억층에 대해서 중간층을 거쳐서 자화 고정층이 설치되고, 중간층이 절연체로 이루어지고, 적층 방향으로 스핀편극한 전자를 주입하는 것에 의해, 기억층의 자화 방향이 변화해서, 기억층에 대해서 정보의 기록이 행해지고, 기억층을 구성하는 강자성층의 일부 혹은 전역에 걸쳐서 미세한 산화물이 층상(層狀)으로 분포되어 있는 것이다.
또, 본 발명의 메모리는, 정보를 자성체의 자화 상태에 따라 보존유지하는 기억층을 가지는 기억 소자와, 서로 교차하는 2종류의 배선을 구비하고, 기억 소자는 상기 본 발명의 기억 소자의 구성이며, 2종류의 배선의 교점 부근 또한 2종류의 배선 사이에 기억 소자가 배치되고, 이들 2종류의 배선을 통해서 기억 소자에 적층 방향의 전류가 흐르고, 스핀편극한 전자가 주입되는 것이다.
상술한 본 발명의 기억 소자의 구성에 따르면, 정보를 자성체의 자화 상태에 따라 보존유지하는 기억층을 가지고, 이 기억층에 대해서 중간층을 거쳐서 자화 고정층이 설치되고, 중간층이 절연체로 이루어지고, 적층 방향으로 스핀편극한 전자를 주입하는 것에 의해, 기억층의 자화 방향이 변화해서, 기억층에 대해서 정보의 기록이 행해지므로, 적층 방향으로 전류를 흐르게 해서 스핀편극한 전자를 주입하는 것에 의해서 정보의 기록을 행할 수가 있다.
또, 기억층을 구성하는 강자성층의 일부 혹은 전역에 걸쳐서 미세한 산화물이 층상으로 분포되어 있는 것에 의해, 강자성체만에 의해 강자성층을 구성한 경우보다도, 기억층의 보자력을 크게 하는 것이 가능하게 된다. 이와 같이, 기억층의 보자력을 크게 하는 것이 가능하게 되기 때문에, 기억층의 열 안정성을 향상하는 것이 가능하게 된다.
또, 기억층을 구성하는 강자성층의 일부 혹은 전역에 걸쳐서 미세한 산화물이 층상으로 분포되어 있는 것에 의해, 기억층의 포화 자화를 증대시키지 않고, 보자력을 크게 하는 것이 가능하게 된다.
이것에 의해, 기억층의 자화 방향을 반전시키기 위해서 필요로 되는, 기입 전류량을 증대시키는 일 없이, 기억층의 열 안정성을 충분히 확보하는 것이 가능하게 된다.
상술한 본 발명의 메모리의 구성에 따르면, 정보를 자성체의 자화 상태에 따라 보존유지하는 기억층을 가지는 기억 소자와, 서로 교차하는 2종류의 배선을 구비하고, 기억 소자는 상기 본 발명의 기억 소자의 구성이며, 2종류의 배선의 교점 부근 또한 2종류의 배선 사이에 기억 소자가 배치되고, 이들 2종류의 배선을 통해 서 기억 소자에 적층 방향의 전류가 흐르고, 스핀편극한 전자가 주입되는 것인 것에 의해, 2종류의 배선을 통해서 기억 소자의 적층 방향으로 전류를 흐르게 해서 스핀 주입에 의한 정보의 기록을 행할 수가 있다.
또, 기억 소자의 기억층의 자화 방향을 반전시키기 위해서 필요로 되는, 기입 전류량을 증대시키는 일 없이, 충분히 기억층의 열 안정성을 확보하는 것이 가능하게 되기 때문에, 메모리의 소비 전력을 증대시키는 일 없이, 메모리 셀에 기록된 정보를 안정적으로 보존유지하는 것이 가능하게 된다.
[발명을 실시하기 위한 최량의 형태]
우선, 본 발명의 구체적인 실시형태의 설명에 앞서서(先立), 본 발명의 개요에 대해서 설명한다.
본 발명은, 전술한 스핀 주입에 의해, 기억 소자의 기억층의 자화 방향을 반전시켜서, 정보의 기록을 행하는 것이다. 기억층은, 강자성층 등의 자성체에 의해 구성되고, 정보를 자성체의 자화 상태(자화 방향)에 따라 보존유지하는 것이다.
스핀 주입에 의해 자성층의 자화 방향을 반전시키는 기본적인 동작은, 거대 자기 저항 효과 소자(GMR 소자) 혹은 자기 터널 접합 소자(MTJ 소자)로 이루어지는 기억 소자에 대해서, 그의 막면에 수직인 방향으로, 어떤 임계값(threshold)(Ic) 이상의 전류를 흐르게 하는 것이다. 이 때, 전류의 극성(極性)(방향)은, 반전시키는 자화의 방향에 의존한다.
이 임계값보다도 절대값(絶對値)이 작은 전류를 흐르게 한 경우에는, 자화 반전을 일으키지 않는다.
스핀 주입에 의해서, 자성층의 자화 방향을 반전시킬 때, 필요로 되는 전류의 임계값 Ic는, 현상론적(現象論的)으로, 하기(下記) 식 (1)에 의해 나타내어진다(예를 들면, F.J.Albert외저(他著), Appl. Phys. Lett.,77, p. 3809, 2000년, 등을 참조).
[수학식 1]
Figure 112007026107748-pat00001
또한, 식 (1)에서, A는 정수, α는 스핀 제동(制動; damping) 정수, η는 스핀 주입 효율, Ms는 포화 자화량, V는 자성층(기억층)의 체적이다.
본 발명에서는, 식 (1)로 나타내어지는 바와 같이, 전류의 임계값이, 자성층의 체적 V, 자성층의 포화 자화 Ms, 스핀 주입 효율과 제동 정수를 제어하는 것에 의해, 임의로 설정하는 것이 가능한 것을 이용한다.
그리고, 자화 상태에 따라 정보를 보존유지할 수 있는 자성층(기억층)과, 자화 방향이 고정된 자화 고정층을 가지는 기억 소자를 구성한다.
메모리로서 존재할 수 있기 위해서는, 기입된 정보를 보존유지할 수가 없으면 안된다. 정보를 보존유지하는 능력의 지표로서, 전술한 열 안정성의 지표 Δ의 값으로 판단된다. 자성층(기억층)의 열 안정성의 지표 Δ는, 하기 식 (2)에 의해 나타내어진다.
[수학식 2]
Figure 112007026107748-pat00002
또한, 식 (2)에서, B는 정수, Hc0은 0K에서의 보자력 Hc, Ms는 포화 자화량, V는 체적이다.
일반적으로, 기억된 정보를 85℃로 10년간 보존유지하기 위해서는, Δ의 값으로서 60이상이 필요하게 된다. 이 Δ와 전류의 임계값 Ic는, 트레이드 오프(trade-off)의 관계로 되는 경우가 많고, 메모리 특성을 유지(維持; maintain)하려면, 이들의 양립(兩立)이 과제로 되는 경우가 많다.
기억층의 자화 상태를 변화시키는 전류의 임계값은, 실제로는, 예를 들면 기억층의 두께(厚)가 2㎚이고, 평면 패턴이 100㎚×150㎚인 대략 타원형(楕圓形)의 터널 자기 저항 효과 소자(TMR 소자)에서, +측의 임계값+Ic=+0. 5㎃이며, 1측(一側)의 임계값-Ic=-0. 3㎃이며, 그 때의 전류 밀도는 약 3. 5×106A/㎠이다. 이들은, 상기의 식 (1)과 거의 일치한다.
한편, 전류 자장에 의해 자화 반전을 행하는 통상의 MRAM에서는, 기입 전류가 수(數; several) ㎃ 이상 필요하게 된다.
이것에 대해서, 스핀 주입에 의해 자화 반전을 행하는 경우에는, 상술한 바와 같이, 기입 전류의 임계값이 충분히 작아지기 때문에, 집적 회로의 소비 전력을 저감시키기 위해서 유효하다는 것을 알 수 있다.
또, 통상의 MRAM에서 필요로 되는, 전류 자계 발생용 배선(도 9의 (105))이 불필요(不要)하게 되기 때문에, 집적도에서도 통상의 MRAM과 비교해서 유리하다.
그리고, 스핀 주입에 의해 자화 반전을 행하는 경우에는, 기억 소자에 직접 전류를 흐르게 해서 정보의 기입(기록)을 행하기 때문에, 기입을 행할 메모리 셀을 선택하기 위해서, 기억 소자를 선택 트랜지스터와 접속해서 메모리 셀을 구성한다.
이 경우, 기억 소자에 흐르는 전류는, 선택 트랜지스터에 흐르게 하는 것이 가능한 전류(선택 트랜지스터의 포화 전류)의 크기로 제한되기 때문에, 기입 전류의 허용 범위도 제한되게 된다.
이것에 대해서, 기억층의 자화량을 줄이면, 기입 전류의 임계값을 저감해서 허용 범위를 확대(廣)하는 것이 가능하게 되지만, 전술한 바와 같이, 기억층의 열 안정성(지표 Δ)을 손상(損)시키게 된다. 메모리를 구성하기 위해서는, 열 안정성의 지표 Δ가 어느 정도 이상의 크기일 필요가 있다.
본원의 발명자들이 여러 가지 검토를 행한 결과, 기억층을 구성하는 강자성층 중, 적어도 1층(一層)의 재료를 한정하고, 또 이 층의 미세 구조를 규정하는 것에 의해, 기입 전류를 늘리는 일 없이, 열 안정성을 개선할 수 있고, 안정된 메모리를 형성할 수 있는 것을, 발견(見出; 찾아냄)했다.
즉, 기억층을 구성하는 강자성층의 미세 구조를 규정하는 것에 의해, 기억층의 보자력은 향상하지만, 기억층의 포화 자화가 증가하지 않는 것을, 발견했다.
그리고, 기억층의 포화 자화를 늘리는 일 없이, 큰 보자력을 실현하기 위한 구성으로서, 기억층을 구성하는 강자성층의 전체(全體) 혹은 일부에 미세한 산화물을 분산시키는 것이 유효하다.
기억층 중에 분산시키는 산화물의 재료로서는, Co나 Fe가 주성분(主成分)으로 되는 강자성층과 화학 반응하지 않고, 안정한 산화물을 형성하는 바와 같은 재료를 선택할 필요가 있다.
또, 터널 자기 저항 효과 소자로서의 자기 저항 효과를 손상시키지 않는 재료일 필요가 있다.
상술한 산화물 재료의 조건을 만족시키고, 또한 반전 전류 밀도를 그다지 상승시키지 않고 보자력을 증대시키는 것을 가능하게 하는 산화물 재료로서는, 실리콘 산화물, 알루미늄 산화물, 마그네슘 산화물, 탄탈 산화물, 가돌리늄 산화물, 티탄 산화물, 보론(boron) 산화물, 아연 산화물, 갈륨 산화물, 이트륨 산화물, 지르코늄 산화물, 하프늄 산화물, 또 이들의 복합 혼합물이 바람직하다.
이들 산화물의 형성 방법으로서는, 산화물을 강자성체와 함께(共) 직접 스퍼터(sputter)하는 방법, 혹은 어닐(anneal) 후에 미세한 산화물을 석출(析出; precipitate)시키는 방법을 들 수 있다.
산화물의 체적율(體積率)은, 기억층 전체의 체적에 대해서, 5% 이상 40% 이하인 것이 바람직하다.
산화물이 40%보다 많아지면, 산화물에 의해 강자성층이 작은 도메인으로 분단(分斷; divide)되고, 각 도메인 사이의 거리가 너무 커져서, 충분한 자기 특성(磁氣特性)을 확보할 수 없게 된다.
역(逆)으로, 산화물 분산 효과가 얻어지는 것은, 산화물을 체적율로 5% 이상 포함(含)할 때이다.
산화물이 5%보다 적어지면, 단순히 강자성층 중에 산소가 고용(固溶; solid solution)한 상태와 똑같게 되어, 본 발명의 효과가 충분히 얻어지지 않게 된다.
기억층 중의 산화물의 분포 상태로서는, 미세한 산화물이 균일하게 분산되어 있으면 좋다.
단, 산화물이 양적(量的)으로 많아진 경우에는, 산화물이 기억층의 막면에 평행한 층상으로 분포되어 있는 쪽이, 기입 임계값 전류의 저감 효과가 촉진된다.
여기서, 기억층 중에 미세한 산화물이 분산되어 있는 상태의 모식도를, 도 3의 (a) 및 도 3의 (b)에 도시한다. 도 3의 (a)에는 기억층 전체에 분포되어 있는 경우를 도시하고, 도 3의 (b)에는 기억층의 일부에 편재(偏在; 일부에만 존재)되어 있는 경우를 도시하고 있다.
도 3의 (a)에서는, 기억층(20)을 구성하는 강자성층(21)에, 미세한 산화물(22)이 분산되어 있고, 산화물(22)이 강자성층(21) 전체에 분포되어 있다.
도 3의 (b)에서는, 기억층(20)을 구성하는 강자성층(21)에, 미세한 산화물(22)이 분산되어 있고, 산화물(22)이 강자성층(21)의 상부에 편재되어 있다.
또, 산화물이 기억층의 막면에 평행한 층상으로 분포되어 있는 상태의 모식도를, 도 3의 (c) 및 도 3의 (d)에 도시한다. 도 3의 (c)에는 기억층 전체에 균등하게 있는 경우를 도시하고, 도 3의 (d)에는 기억층의 상부에 편재되어 있는 경우를 도시하고 있다.
도 3의 (c)에서는, 기억층(20)에, 미세한 산화물(22)이 막면에 평행한 층상으로 분포되어 있다. 그리고, 강자성층(21)과 산화물 층(22)이 교호(交互; alternately; 번갈아)로, 또한 기억층(20) 전체에 균등하게 적층되어 있다.
도 3의 (d)에서는, 기억층(20)에, 미세한 산화물(22)이 막면에 평행한 층상으로 분포되어 있고, 강자성층(21)과 산화물 층(22)이 교호로 적층되어 있지만, 산화물 층(22)이 기억층(20)의 상부에 편재되어 있다.
이들 도 3의 (a)∼도 3의 (d)는, 어디까지나 모식도이며, 기억층의 두께와, 산화물의 입자의 크기나 산화물 층의 두께와의 비는, 이들 도면에 도시하는 정도에 한정되는 것은 아니다.
산화물을 균일하게 분산시키는 방법으로서는, 복수(複數)의 타겟으로부터 동시에 스퍼터하는 방법이, 가장 간편하다.
혹은, 초극 박막(超極薄膜; extremely thin film)을 교호로 적층한 후에, 어닐하는 방법이라도 좋다.
산화물을 층상으로 분포시키는 방법으로서는, 산화물 타겟 위(上)와 강자성체 타겟 위를, 웨이퍼가 교호로 통과하도록 해서, 스퍼터링을 행하는 방법, 혹은 산화물층과 강자성층을 교호로 적층하는 방법을 들 수 있다.
또한, 층상으로 분포시킨다고 하더라도, 연속한(연속적인) 산화물층을 형성하는 것이 아니라, 클러스터상(狀)의 산화물이 분포된 상태를 지향(指)하고 있다. 그 클러스터도 매우 작고, 직경(直徑) 1㎚∼3㎚ 정도의 크기이다. 또, 클러스터상의 산화물이 분포된 각 층이, 0. 7㎚∼2㎚의 간격을 두고서, 층상으로 분포되어 있는 것이 바람직하다.
또한, 산화물이 강자성층의 일부에 분산되어 있는(즉, 분산된 산화물이 편재 되어 있는) 구성에서, 산화물이 터널 절연층 근방에 편재되어 있으면, 터널 절연층의 실효적 두께가 커져서, 저항값(抵抗値)이 너무 커지거나, 저항 변화율(MR비)이 작아져 버리거나 할 우려(慮)가 있다.
따라서, 산화물을 편재시키는 경우에는, 강자성층의 중간부, 혹은 터널 절연층과는 반대측 부분에 편재시키는 것이 바람직하다.
산화물이 강자성층의 일부에 층상으로 분포되어 있는 구성에서도, 마찬가지 이유로 인해, 강자성층의 중간부, 혹은 터널 절연층과는 반대측 부분에 산화물 층을 설치하는 것이 바람직하다.
산화물 재료와 기억층 내에서 공존하는 강자성 재료로서는, Co, Fe, Ni를 주성분으로 하는 일반적인 CoFe 합금이나 NiFe 합금 혹은 CoNiFe 합금을 사용할 수가 있다. 또, 이들 강자성 합금에 또, B, C, N 등의 경원소(輕元素), Ti, V, Cr, Zr, Nb, Mo, Hf, Ta, W 등의 전이 금속(遷移金屬) 원소, Gd 등의 희토류(希土流) 원소, 혹은 Pt, Pd 등의 귀금속 원소가, 첨가 원소로서 1종류 이상 포함되어 있어도 좋다.
또, 아몰포스(amorphous; 비정질) 재료나, CoMnSi, CoMnAl이나 CoCrFeAl 등의 휴슬러(Heusler) 재료를 사용할 수도 있다.
단, 예를 들면 CoFe 합금의 경우, Co와 Fe의 합계의 함유(含有) 비율이 60원자% 이하로 되면, 강자성층으로서의 포화 자화량 및 보자력이 얻어지지 않게 되어 버린다.
또, 일반적으로, CoFe의 비율은 Co:Fe가 90:10∼40:60의 범위에 있을 때에, 자기 이방성 분산이 적당하게 억제된, 양호한 연자기(軟磁氣; soft magnetic) 특성을 나타낸다.
따라서, 본 발명의 기억 소자의 구성에서도, 강자성체 성분으로서 양호한 특성을 얻기 위한 Co와 Fe와의 함유 비율을, 마찬가지로 설정할 수가 있다.
기억층을 구성하는 강자성층의 전체 혹은 일부에 미세한 산화물을 분산시키는 것에 의해, 강자성층 만으로 기억층을 구성한 경우보다도, 기억층의 보자력 Hc를 높일 수가 있다.
이것은, 산화물로 강자성체가 분단되어 있는 것에 의해, 강자성체의 자화 안정성이 늘어나기 때문이라고 추측된다.
한편, 강자성층에 산화물이 분산되어 있는 것에 의해, 강자성층 만으로 기억층을 구성한 경우와 비교해서, 포화 자화량 Ms는 증대하는 일 없이, 오히려 작아지고 있는 것이라고 생각된다.
열 안정성의 지표 Δ는, 식 2로부터 알 수 있는 바와 같이, 보자력 Hc와 포화 자화량 Ms와의 곱(積; product)이지만, 본 발명의 강자성층의 전체 혹은 일부에 미세한 산화물을 분산시킨 구성에 대해서, 실제로 측정을 행하면, 열 안정성의 지표 Δ가 강자성층 만으로 기억층을 구성한 경우보다도 커지고 있다. 이것은, 보자력 Hc의 증대가, 포화 자화량 Ms의 감소를 충분히 상회(上回)하고 있기 때문이라고 추측된다.
이와 같이, 열 안정성의 지표 Δ가 커지므로, 기억층의 열 안정성을 향상시킬 수가 있다.
한편, 반전 전류는, 식 1로부터 알 수 있는 바와 같이, 포화 자화량 Ms의 제곱(二乘; squared value)에 비례하므로, 포화 자화량 Ms가 작아지면, 반전 전류를 저감하는 것이 가능하게 된다.
다시 말해, 본 발명의 구성에 따르면, 반전 전류와 열 안정성이 트레이드 오프로 되는 일은 없고, 양립한다.
또한, 본 발명의 구성에서는, 기억층을 구성하는 강자성층의 보자력을 가능한 한 크게 하는 것이 바람직하다. 구체적으로는, 강자성층의 보자력이 200[Oe] 이상인 것이 바람직하다.
본 발명의 구성에서 또, 강자성층이 200[Oe] 이상의 보자력을 가지는 것에 의해, 기억층의 열 안정성을 충분히 향상시키고, 또한 반전 전류의 증대를 억제할 수가 있다.
또, 본 발명에서는, 선택 트랜지스터의 포화 전류값(電流値)을 고려해서, 기억층과 자화 고정층과의 사이의 비자성의 중간층으로서, 절연체로 이루어지는 터널 절연층을 이용하여 자기 터널 접합(MTJ) 소자를 구성한다.
터널 절연층을 이용하여 자기 터널 접합(MTJ) 소자를 구성하는 것에 의해, 비자성 도전층을 이용하여 거대 자기 저항 효과(GMR) 소자를 구성한 경우와 비교해서, 자기 저항 변화율(MR비)을 크게 할 수 있고, 판독출력 신호 강도(强度)를 크게 할 수 있기 때문이다.
또, 터널 절연층의 재료로서, 특히 산화 마그네슘(MgO)을 이용하는 것에 의해, 지금까지 일반적으로 이용되어 온 산화 알루미늄을 이용한 경우보다도, 자기 저항 변화율(MR비)을 크게 할 수가 있다.
일반적으로, 스핀 주입 효율은 MR비에 의존하고, MR비가 클 수록, 스핀 주입 효율이 향상하고, 자화 반전 전류 밀도를 저감할 수가 있다.
따라서, 중간층인 터널 절연층의 재료로서 산화 마그네슘을 이용하는 것에 의해, 스핀 주입에 의한 기입 임계값 전류를 저감할 수 있고, 적은 전류로 정보의 기입(기록)을 행할 수가 있다. 또, 판독출력 신호 강도를 크게 할 수가 있다.
이것에 의해, MR비(TMR비)를 확보해서, 스핀 주입에 의한 기입 임계값 전류를 저감할 수 있고, 적은 전류로 정보의 기입(기록)을 행할 수가 있다. 또, 판독출력 신호 강도를 크게 할 수가 있다.
터널 절연층을 산화 마그네슘(MgO)막에 의해 형성하는 경우에는, MgO막이 결정화(結晶化)되어 있어, 001 방향으로 결정 배향성(配向性; orientation)을 유지하고 있는 것이 보다 바람직하다.
또한, 본 발명에서, 기억층과 자화 고정층과의 사이의 중간층(터널 절연층)은, 산화 마그네슘으로 이루어지는 구성으로 하는 것 이외(他)에도, 예를 들면 산화 알류미늄, 질화 알루미늄, SiO2, Bi2O3, MgF2, CaF, SrTiO2, AlLaO3, Al-N-O 등의 각종 절연체, 유전체(誘電體), 반도체를 이용해서 구성할 수도 있다.
게다가 또, 기억층 중의 산화물의 분산 상태를 적정화(適正化)하고, 또한 중간층에 산화 마그네슘을 이용한 경우에 뛰어난 자기 저항 효과 특성(MR 특성)을 얻기 위해서는, 어닐 온도를 300℃ 이상, 바람직하게는 340℃∼360℃의 높은 온도로 하는 것이 요구된다. 이것은, 종래 중간층에 이용되고 있던 산화 알루미늄의 경우의 어닐 온도의 범위(250℃∼280℃)와 비교해서, 고온으로 되어 있다.
이것은, 산화물과 자성층의 상분리(相分離; phase separation)를 재촉(促)하고, 정합 계면(整合界面; matching interface)을 형성하기 위해서이며, 동시에 산화 마그네슘 등의 터널 절연층의 적정한 내부 구조나 결정 구조를 형성하기 위해서 필요하게 되기 때문이라고 생각된다.
이 때문에, 기억 소자의 강자성층에도, 이 높은 온도의 어닐에 내성을 가지도록, 내열성(耐熱性)이 있는 강자성 재료를 이용하지 않으면 뛰어난 MR 특성을 얻을 수 없지만, 본 발명에 따르면, 기억층 중에 미세한 산화물을 분산시키는 것에 의해서, 기억층의 내열성이 향상하므로, 340℃∼360℃의 어닐에도 기억층의 자기 특성이 열화(劣化; deterioration)하는 일이 없이 견딜 수 있게 된다.
이것에 의해, 기억 소자를 구비한 메모리를 제조할 때에, 일반의(일반적인) 반도체 MOS 형성 프로세스를 적용할 수 있다고 하는 이점을 가지고, 본 실시형태의 기억 소자를 구비한 메모리를, 범용(汎用) 메모리로서 적용하는 것이 가능하게 된다.
터널 절연층의 면적 저항값은, 스핀 주입에 의해 기억층의 자화 방향을 반전시키기 위해서 필요한 전류 밀도를 얻는 관점에서, 수십(數十) Ω㎛2 정도 이하로 제어할 필요가 있다.
그리고, MgO막으로 이루어지는 터널 절연층에서는, 면적 저항값을 상술한 범 위로 하기 위해서, MgO막의 막두께(膜厚)를 1. 5㎚ 이하로 설정할 필요가 있다.
또, 기억층의 자화 방향을, 작은 전류로 용이하게 반전할 수 있도록, 기억 소자를 작게 하는 것이 바람직하다.
따라서, 바람직하게는, 기억 소자의 면적을 0. 04㎛2 이하로 한다.
또한, 상술한 구성 조건을 가지는 기억층과, 재료 또는 조성(組成) 범위가 다른(異) 다른(他) 강자성층을 직접 적층시키는 것도 가능하다. 또, 강자성층과 연자성층을 적층시키거나, 복수층의 강자성층을 연자성층이나 비자성층을 거쳐서 적층시키거나 하는 것도 가능하다. 이와 같이 적층시킨 경우에서도, 본 발명의 효과가 얻어진다.
특히, 복수층의 강자성층을 비자성층을 거쳐서 적층시킨 구성으로 했을 때에는, 강자성층의 층간 상호작용(相互作用; interaction)의 세기(强)를 조정하는 것이 가능하게 되기 때문에, 기억 소자의 치수(寸法; size)가 서브 미크론 이하로 되더라도, 자화 반전 전류가 커지지 않도록 억제하는 것이 가능하게 된다고 하는 효과가 얻어진다. 이 경우의 비자성층의 재료로서는, Ru, Os, Re, Ir, Au, Ag, Cu, Al, Bi, Si, B, C, Cr, Ta, Pd, Pt, Zr, Hf, W, Mo, Nb 또는 그들의 합금을 이용할 수가 있다.
자화 고정층은, 1방향(一方向)의 이방성을 가지고 있는 것이 바람직하고, 기억층은 1축(一軸) 이방성을 가지고 있는 것이 바람직하다.
또, 자화 고정층 및 기억층의 각각의 막두께는, 1㎚∼30㎚인 것이 바람직하 다.
기억 소자의 그밖의 구성은, 스핀 주입에 의해 정보를 기록하는 기억 소자의 종래 공지의 구성과 마찬가지로 할 수가 있다.
자화 고정층은, 강자성층만에 의해, 혹은 반강자성층(反强磁性層)과 강자성층의 반강자성 결합을 이용하는 것에 의해, 그의 자화 방향이 고정된 구성으로 한다.
또, 자화 고정층은, 단층(單層)의 강자성층으로 이루어지는 구성, 혹은 복수층의 강자성층을 비자성층을 거쳐서 적층한 적층 페리 구조(stacked ferrimagnetic structure)로 한다.
자화 고정층을 적층 페리 구조로 했을 때에는, 자화 고정층의 외부 자계에 대한 감도(感度)를 저하시킬 수 있기 때문에, 외부 자계에 의한 자화 고정층의 불필요한 자화 변동을 억제해서, 기억 소자를 안정적으로 동작시킬 수가 있다. 또, 각 강자성층의 막두께를 조정할 수 있고, 자화 고정층으로부터의 누설(漏泄; leakage) 자계를 억제할 수가 있다.
적층 페리 구조의 자화 고정층을 구성하는 강자성층의 재료로서는, Co, CoFe, CoFeB 등을 이용할 수가 있다. 또, 비자성층의 재료로서는, Ru, Re, Ir, Os 등을 이용할 수가 있다.
반강자성층의 재료로서는, FeMn 합금, PtMn 합금, PtCrMn 합금, NiMn 합금, IrMn 합금, NiO, Fe2O3 등의 자성체를 들 수가 있다.
또, 이들 자성체에, Ag, Cu, Au, Al, Si, Bi, Ta, B, C, O, N, Pd, Pt, Zr, Hf, Ir, W, Mo, Nb 등의 비자성 원소를 첨가해서, 자기 특성을 조정하거나, 그밖의 결정 구조나 결정성(結晶性)이나 물질의 안정성 등의 각종 물성(物性)을 조정하거나 할 수가 있다.
또, 기억 소자의 막 구성은, 기억층이 자화 고정층의 상측에 배치되는 구성에서도, 하측에 배치되는 구성에서도 전혀 문제는 없다.
또한, 기억 소자의 기억층에 기록된 정보를 판독출력하는 방법으로서는, 기억 소자의 기억층에 얇은 절연막을 거쳐서, 정보의 기준으로 되는 자성층을 설치해서, 절연층을 거쳐서 흐르는 강자성 터널 전류에 의해서 판독출력해도 좋으며, 자기 저항 효과에 의해 판독출력해도 좋다.
계속해서, 본 발명의 실시형태를 설명한다.
본 발명의 1실시형태로서, 메모리의 개략 구성도(사시도)를 도 1에 도시한다.
이 메모리는, 서로 직교하는 2종류의 어드레스 배선(예를 들면, 워드선과 비트선)의 교점 부근에, 자화 상태로 정보를 보존유지할 수 있는 기억 소자가 배치되어 이루어진다.
즉, 실리콘 기판 등의 반도체 기체(10)의 소자 분리층(2)에 의해 분리된 부분에, 각 메모리 셀을 선택하기 위한 선택용 트랜지스터를 구성하는, 드레인 영역(8), 소스 영역(7) 및 게이트 전극(1)이, 각각 형성되어 있다. 이 중, 게이트 전극(1)은, 도면중 전후 방향으로 연장하는 한쪽의 어드레스 배선(예를 들면, 워드 선)을 겸하고 있다.
드레인 영역(8)은, 도면중 좌우의 선택용 트랜지스터에 공통적으로 형성되어 있고, 이 드레인 영역(8)에는, 배선(9)이 접속되어 있다.
그리고, 소스 영역(7)과 위쪽에 배치된, 도면중 좌우 방향으로 연장하는 다른쪽의 어드레스 배선(예를 들면, 비트선)(6)과의 사이에, 기억 소자(3)가 배치되어 있다. 이 기억 소자(3)는, 스핀 주입에 의해 자화 방향이 반전되는 강자성층으로 이루어지는 기억층을 가진다.
또, 이 기억 소자(3)는, 2종류의 어드레스 배선(1, 6)의 교점 부근에 배치되어 있다.
이 기억 소자(3)는, 비트선(6)과 소스 영역(7)에, 각각 상하의 컨택트층(4)을 거쳐서 접속되어 있다.
이것에 의해, 2종류의 어드레스 배선(1, 6)을 통해서, 기억 소자(3)에 상하 방향의 전류를 흐르게 해서, 스핀 주입에 의해 기억층의 자화 방향을 반전시킬 수가 있다.
또, 본 실시형태의 메모리의 기억 소자(3)의 단면도를 도 2에 도시한다.
도 2에 도시하는 바와 같이, 이 기억 소자(3)는, 스핀 주입에 의해 자화 M1의 방향이 반전되는 기억층(17)에 대해서, 하층에 자화 고정층(31)을 설치하고 있다. 자화 고정층(31) 아래에 반강자성층(12)이 설치되고, 이 반강자성층(12)에 의해, 자화 고정층(31)의 자화 방향이 고정된다.
기억층(17)과 자화 고정층(31) 사이에는, 터널 배리어층(터널 절연층)으로 되는 절연층(16)이 설치되고, 기억층(17)과 자화 고정층(31)에 의해, MTJ 소자가 구성되어 있다.
또, 반강자성층(12) 아래에는 하지층(下地層; ground layer)(11)이 형성되고, 기억층(17) 위에는 캡층(cap layer)(18)이 형성되어 있다.
자화 고정층(31)은, 적층 페리 구조로 되어 있다.
구체적으로는, 자화 고정층(31)은, 2층의 강자성층(13, 15)이, 비자성층(14)을 거쳐서 적층되어 반강자성 결합한 구성이다.
자화 고정층(31)의 각 강자성층(13, 15)가 적층 페리 구조로 되어 있기 때문에, 강자성층(13)의 자화 M13이 오른쪽 방향(右向), 강자성층(15)의 자화 M15가 왼쪽 방향(左向)으로 되어 있고, 서로 반대 방향(反對向)으로 되어 있다. 이것에 의해, 자화 고정층(31)의 각 강자성층(13, 15)으로부터 새어나오는(漏; 누설되는) 자속(磁束)이, 서로 상쇄(打消合; cancel)된다.
자화 고정층(31)의 강자성층(13, 15)의 재료로서는, 특히 한정은 없지만, 철(鐵), 니켈, 코발트의 1종(種) 혹은 2종 이상으로 이루어지는 합금 재료를 이용할 수가 있다. 또, Nb, Zr, Gd, Ta, Ti, Mo, Mn, Cu 등의 전이 금속 원소나 Si, B, C 등의 경원소를 함유시킬 수도 있다. 또, 예를 들면 CoFe/NiFe/CoFe의 적층막이라고 하는 바와 같이, 재료가 다른 복수의 막을 직접(비자성층을 거치지 않고) 적층해서, 강자성층(13, 15)을 구성해도 좋다.
자화 고정층(31)의 적층 페리를 구성하는 비자성층(14)의 재료로서는, 루테늄, 구리(銅), 크롬, 금(金), 은(銀) 등을 사용할 수 있다.
비자성층(14)의 막두께는, 재료에 따라서 변동(變動)하지만, 바람직하게는, 거의 0. 5㎚∼2. 5㎚의 범위에서 사용한다.
자화 고정층(31)의 강자성층(13, 15)과 기억층(17)의 막두께는, 적당히 조정하는 것이 가능하며, 1㎚ 이상 5㎚ 이하가 적당하다.
본 실시형태에서는, 특히, 기억 소자(3)의 기억층(17)이, 전술한 바와 같이, 강자성층의 일부 혹은 전역에 걸쳐서 미세한 산화물이 분산된 구성, 혹은 층상으로 분포된 구성으로 되어 있다.
이와 같이, 기억층(17)이, 강자성층의 일부 혹은 전역에 걸쳐서 미세한 산화물이 분산되어 있는 구성, 혹은 층상으로 분포된 구성인 것에 의해, 강자성체만에 의해 강자성층을 구성한 경우보다도, 기억층(17)의 보자력 Hc를 크게 하는 것이 가능하게 된다. 이와 같이, 기억층(17)의 보자력 Hc를 크게 하는 것이 가능하게 되기 때문에, 기억층(17)의 열 안정성의 지표 Δ를 크게 해서, 기억층(17)의 열 안정성을 향상하는 것이 가능하게 된다.
또, 기억층(17)을 구성하는 강자성층의 일부 혹은 전역에 걸쳐서 미세한 산화물이 분산되어 있는, 혹은 층상으로 분포되어 있는 것에 의해, 기억층(17)의 포화 자화 Ms를 증대시키지 않고, 기억층(17)의 보자력 Hc를 크게 하는 것이 가능하게 된다.
이것에 의해, 기억층(17)의 자화 M1의 방향을 반전시키기 위해서 필요하게 되는, 기입 전류량을 증대시키는 일 없이, 기억층(17)의 열 안정성을 충분히 확보하는 것이 가능하게 된다.
기억층(17)을 구성하는 강자성층의 강자성 재료나, 분산시키는 산화물 재료는, 전술한 각종 강자성 재료나 산화물 재료를 사용할 수가 있다.
또, 본 실시형태에서, 중간층인 절연층(16)을, 산화 마그네슘층으로 한 경우에는, 자기 저항 변화율(MR비)을 높게 할 수가 있다.
이와 같이, MR비를 높게 하는 것에 의해, 스핀 주입의 효율을 향상해서, 기억층(17)의 자화 M1 방향을 반전시키기 위해서 필요한 전류 밀도를 저감할 수가 있다.
본 실시형태의 기억 소자(3)는, 하지층(11)으로부터 캡층(18)까지를 진공 장치 내에서 연속적으로 형성해서, 그 후 에칭 등의 가공에 의해 기억 소자(3)의 패턴을 형성하는 것에 의해, 제조할 수가 있다.
상술한 본 실시형태에 따르면, 기억 소자(3)의 기억층(17)이, 강자성층의 일부 혹은 전역에 걸쳐서 미세한 산화물이 분산되어 있는 구성, 혹은 층상으로 분포된 구성인 것에 의해, 기억층(17)의 자화 M1 방향을 반전시키기 위해서 필요로 되는, 기입 전류량을 증대시키는 일 없이, 기억층(17)의 열 안정성을 충분히 확보하는 것이 가능하게 된다.
기억층(17)의 열 안정성이 향상하는 것에 의해, 기억 소자(3)에 대해서 전류를 흐르게 해서 정보를 기록하는, 동작 영역을 확대하는 것이 가능하게 되고, 동작의 마진을 넓게 확보하며, 기억 소자(3)를 안정적으로 동작시킬 수가 있다.
또, 기억 소자(3)의 기억층(17)에 충분한 열 안정성을 확보해도, 기입 전류가 증가하는 일이 없으므로, 큰 전압을 가할 필요가 없어지기 때문에, 중간층인 절 연층(16)이 절연 파괴되는 일도 없어진다.
따라서, 안정적으로 동작하는 신뢰성이 높은 메모리를 실현할 수가 있다.
게다가 또, 기입 전류를 저감해도, 열 안정성을 충분히 확보하는 것이 가능하게 되기 때문에, 기입 전류를 저감해서, 기억 소자(3)에 기입을 행할 때의 소비 전력을 저감하는 것이 가능하게 된다.
이것에 의해, 본 실시형태의 기억 소자(3)에 의해 메모리 셀을 구성한, 메모리 전체의 소비 전력을 저감하는 것도 가능하게 된다.
따라서, 정보 보존유지 특성이 뛰어난, 안정적으로 동작하는 신뢰성이 높은 메모리를 실현할 수 있으며, 기억 소자(3)를 구비한 메모리에서, 소비 전력을 저감할 수가 있다.
또, 도 2에 도시한 기억 소자(3)를 구비하고, 도 1에 도시한 구성의 메모리는, 메모리를 제조할 때에, 일반의 반도체 MOS 형성 프로세스를 적용할 수 있다고 하는 이점을 가지고 있다.
따라서, 본 실시형태의 메모리를, 범용 메모리로서 적용하는 것이 가능하게 된다.
특히, 도 2에 도시한 기억 소자(3)는, 미세한 산화물을 분산시키거나, 혹은 층상으로 분포시키는 것에 의해 기억층(17)의 내열성이 향상하고 있기 때문에, 340℃∼360℃의 어닐에도 기억층(17)의 자기 특성이 열화하는 일이 없으며, 일반의 반도체 MOS 형성 프로세스를 용이하게 적용할 수가 있다.
여기서, 본 발명의 기억 소자의 구성에서, 구체적으로 각 층의 재료나 막두 께 등을 선정(選定)해서, 특성을 조사(調; examine)했다.
실제의 메모리에는, 도 1에 도시한 바와 같이, 기억 소자 이외에도 스위칭용 반도체 회로 등이 존재하지만, 여기에서는, 기억층의 자화 반전 특성을 조사할 목적으로, 기억 소자만을 형성한 웨이퍼에 의해 검토를 행했다.
<실험 1>
(실시예)
두께 0. 725㎜의 실리콘 기판 위에, 두께 300㎚의 열 산화막을 형성하고, 그 위에 도 2에 도시한 구성의 기억 소자(3)를 형성했다.
구체적으로는, 도 2에 도시한 구성의 기억 소자(3)에서, 각 층의 재료 및 막두께를, 하지막(11)을 막두께 3㎚의 Ta막, 반강자성층(12)을 막두께 20㎚의 PtMn막, 자화 고정층(31)을 구성하는 강자성층(13)을 막두께 2㎚의 CoFe막, 강자성층(15)을 막두께 2. 5㎚의 CoFeB막, 적층 페리 구조의 자화 고정층(31)을 구성하는 비자성층(14)을 막두께 0. 8㎚의 Ru막, 터널 절연층으로 되는 절연층(배리어층)(16)을 막두께 0. 9㎚의 산화 마그네슘막, 기억층(17)을 강자성체와 산화물과의 조합(組合; combination), 캡층(18)을 막두께 5㎚의 Ta막으로 선정하고, 또 하지막(11)과 반강자성층(12)과의 사이에 도시하지 않은 막두께 100㎚의 Cu막(후술하는 워드선으로 되는 것)을 설치해서, 각 층을 형성했다.
상기 막구성에서, 기억층의 강자성층은, 재질을 Co45Fe30B25, 강자성층의 환산(換算; equivalent) 막두께를 2. 5㎚로 고정하고, 그것에 각 산화물을 첨가했다. PtMn막의 조성은 Pt50Mn50(원자%), CoFe막의 조성은 Co90Fe10(원자%)로 했다.
산화 마그네슘막으로 이루어지는 절연층(16) 이외의 각 층은, DC 마그네트론 스퍼터법을 이용해서 성막했다.
산화 마그네슘(MgO)막으로 이루어지는 절연층(16)은, RF 마그네트론 스퍼터법을 이용해서 성막했다.
또, 기억 소자(3)의 각 층을 성막한 후에, 자장중(磁場中) 열처리 로(爐; furnace)에서, 10kOe·360℃·2시간의 열처리를 행하고, 반강자성층(12)의 PtMn막의 규칙화(規則化) 열처리를 행했다.
다음에, 워드선 부분을 포토리소그래피에 의해 마스크(mask)한 후에, 워드선 이외의 부분의 적층막에 대해서 Ar 플라즈마에 의해 선택 에칭을 행하는 것에 의해, 워드선(하부 전극)을 형성했다. 이 때에, 워드선 부분 이외는, 기판의 깊이(深) 5㎚까지 에칭되었다.
그 후, 전자 빔 묘화(描畵)장치에 의해 기억 소자(3)의 패턴의 마스크를 형성하고, 적층막에 대해서 선택 에칭을 행하고, 기억 소자(3)를 형성했다. 기억 소자(3) 부분 이외는, 워드선의 Cu층 바로위(直上)까지 에칭했다.
또한, 특성 평가용 기억 소자에는, 자화 반전에 필요한 스핀 토크(spin torque)를 발생시키기 위해서, 기억 소자에 충분한 전류를 흐르게 할 필요가 있기 때문에, 터널 절연층의 저항값을 억제할 필요가 있다. 그래서, 기억 소자(3)의 패턴을, 단축(短軸) 0. 09㎛×장축(長軸) 0. 18㎛의 타원형상으로 해서, 기억 소자(3)의 면적 저항값(Ω㎛2)이 20Ω㎛2로 되도록 했다.
다음에, 기억 소자(3) 부분 이외를, 두께 100㎚ 정도의 Al2O3의 스퍼터링에 의해서 절연했다.
그 후, 포토리소그래피를 이용해서, 상부 전극으로 되는 비트선 및 측정용 패드를 형성했다.
이와 같이 해서, 기억 소자(3)의 시료(試料)를 제작했다.
그리고, 상술한 제조 방법에 의해, 각각 기억층(17)의 강자성체와 혼합하는 산화물의 재료, 산화물의 체적율, 산화물의 분포 상태를 바꾼, 기억 소자(3)의 각 시료를 제작했다.
산화물의 분포 상태로서는, 산화물의 재료에 대응해서, 「균일 분산(均一分散; uniform distribution)」과「층상 분포(層狀分布; layered distribution)」의 2종류 중, 어느것인가 한쪽을 선택했다.
「균일 분산」은, 기억층(17)의 강자성층 내에 미세한 산화물이 균일하게 분산되어 있는 분포 상태이다. 구체적으로는, 강자성체용 타겟과 산화물용 타겟을 동시에 사용해서 스퍼터링을 행하는 것에 의해, 기억층(17)을 형성했다. 또, 산화물 및 강자성체의 각각의 스퍼터 속도를 조정하는 것에 의해, 산화물의 체적율을 조정했다.
「층상 분포」는, 기억층(17) 중에 산화물이 층상으로 분포되어 있는 분포 상태이다. 구체적으로는, 강자성체용 타겟과 산화물용 타겟을 전환(切替; switching)해서, 하층에서부터 강자성체/산화물/강자성체/산화물/강자성체의 적층 순서(順序; order)로 되며, 또한 분할된 3층의 강자성체의 두께가 하층에서부터 1㎚, 1㎚, 0. 5㎚로 되도록 해서, 스퍼터링을 행하는 것에 의해, 기억층(17)을 형성했다. 또, 산화물 층의 두께, 즉 산화물의 스퍼터 시간을 조정하는 것에 의해, 산화물의 체적율을 조정했다.
각 시료의 형성 조건을 정리(종합)해서, 표 1에 나타낸다.
[표 1]
Figure 112007026107748-pat00003
제작한 기억 소자(3)의 각 시료에 대해서, 각각 이하와 같이 해서, 특성의 평가를 행했다.
측정에 앞서서(先立), 반전 전류의 플러스 방향과 마이너스 방향의 값을 대 칭(對稱)으로 되도록 제어하는 것을 가능하게 하기 위해서, 기억 소자(3)에 대해서, 외부로부터 자계를 부여(與; provide)할 수 있도록 구성했다. 또, 기억 소자(3)에 인가되는 전압이, 절연층(16)이 파괴되지 않는 범위내의 1V까지로 되도록 설정했다.
(보자력의 측정)
기억 소자의 보자력의 측정을 행했다.
우선, 기억 소자에 연속적으로 변화하는 외부 자장을 가(加; apply)하면서, 기억 소자의 저항값을 측정했다. 이 때, 온도를 실온(室溫) 25℃로 해서, 워드선의 단자와 비트선의 단자에 가해지는 바이어스 전압이 10㎷로 되도록 조절했다.
그리고, 기억층의 자화 방향과는 반대 방향으로 외부 자장을 가해 가고, 외부 자계가 기억층의 보자력을 상회하면, 기억층의 자화 방향이 반전된다. 자화 방향이 반전되는 것에 의해, 기억 소자의 저항값이 변화하므로, 이 저항값이 변화했을 때의 외부 자계의 크기를 기억 소자의 보자력과 똑같다고 간주(見做)해서, 기억 소자의 보자력을 얻었다.
(반전 전류값 및 열 안정성의 측정)
본 발명에 따른 기억 소자의 기입 특성을 평가할 목적으로, 반전 전류값의 측정을 행했다.
기억 소자에 10㎲∼100㎳의 펄스폭의 전류를 흐르게 해서, 그 후의 기억 소자의 저항값을 측정했다. 또, 기억 소자에 흐르게 하는 전류량을 변화시켜서, 이 기억층의 자화가 반전하는 전류값을 구했다. 이 전류값의 펄스폭 의존성을 펄스폭 1㎱에 외삽(外揷; extrapolating)한 값을, 반전 전류값으로 했다.
또, 반전 전류값의 펄스폭 의존성의 기울기(傾; inclination)는, 기억 소자의 전술한 열 안정성의 지표(Δ)에 대응한다. 반전 전류값이 펄스폭에 따라서 변화하지 않을(기울기가 작을) 수록, 열의 요란(擾亂; disturbance)에 강한 것을 의미한다. 전술한 바와 같이, 메모리에 이용하기 위해서는, 60 이상의 Δ가 필요하다.
그리고, 기억 소자간의 편차(variability)를 고려하기 위해서, 동일(同一) 구성의 기억 소자를 20개 정도 제작(作製)해서, 상술한 측정을 행하고, 반전 전류값 및 열 안정성의 지표 Δ의 평균값(平均値)을 구했다.
각 시료의 측정 결과를, 도 4∼도 6에 도시한다.
도 4에는 보자력의 측정 결과를 도시하고, 도 5에는 열 안정성의 지표 Δ의 측정 결과를 도시하고, 도 6에는 반전 전류값의 측정 결과를 도시하고 있다.
각 도면 모두, 횡축에 산화물의 체적율(%)을 취해서, 각각의 측정 결과를 플롯(plot)하고 있다.
도 4로부터, 산화물의 체적율이 5% 이상으로 되면, 모두 200[Oe] 이상의 보자력이 얻어지는 것을 알 수 있다.
또, 산화물의 체적율이 40% 이상으로 되면, 강자성체의 체적율이 작아지는 것에 의한 영향이 산화물에 의한 보자력 증대 효과보다도 커지고, 보자력의 저하가 인지(認; observe; 관찰)되게 된다.
도 5로부터, 열 안정성의 지표 Δ는, 도 4에 도시한 보자력과 양호한 상관 관계에 있으며, 강자성체의 체적율의 감소와 산화물에 의한 보자력 증대 효과와의 관계에 의해, 열 안정성의 지표 Δ의 값이 지배(支配; affect)되는 것을 알 수 있다.
그리고, 기억층 중에 산화물을 분산시키는 것에 의해, 현저한 Δ의 증대가 인지되고, 메모리 보존유지 특성이 향상하는 것이 확인되었다.
또, 산화물의 체적율을, 8%, 20%, 25%, 35%로 한 각 시료에서는, 열 안정성의 지표 Δ의 값이, 실용 메모리로서 필요한 60 이상으로 되어 있는 것을 알 수 있다.
이 실험에서 이용한 기억 소자의 막 구성은, 실용 메모리로서 성립(成立; use)할 수 있는 바와 같은 작은 반전 전류가 얻어지는 구성이다.
이 막 구성에서, 기억층에 산화물을 분산시킨 구성 대신에, 종래와 같이 강자성체만에 의해 형성한 구성으로 하면, 반전 전류는 작게 할 수 있지만, 동시에 열 안정성의 지표 Δ도 작아져 버린다.
도 6으로부터, 기억층 중에 산화물을 분산시키더라도, 반전 전류값의 증대는 그다지 크지 않고, 강자성체만의 기억층(400㎂ 정도)의 고작(高高; 많아야, 기껏) 5%∼30% 증가(增; increasing)인 것을 알 수 있다.
도 4∼도 6으로부터, 기억층 중에 산화물을 분산시키는 것에 의해, 보자력 및 열 안정성의 지표 Δ가 충분히 확보됨과 동시에, 반전 전류의 증대가 적고, 작은 반전 전류가 유지되는 것을 알 수 있다.
따라서, 본 발명에 의해, 본래(本來) 트레이드 오프로 된다고 생각되고 있 던, 열 안정성과 반전 전류의 저감을 양립시킬 수가 있다.
본 발명에서는, 상술한 각 실시형태에서 나타낸(개시한, 설명한) 기억 소자(3)의 막 구성에 한정되지 않고, 여러가지 막 구성을 채용하는 것이 가능하다.
상술한 각 실시형태에서는, 자화 고정층(31)이 2층의 강자성층(13, 15)과 비자성층(14)으로 이루어지는 적층 페리 구조로 되어 있지만, 예를 들면 자화 고정층을 단층의 강자성층에 의해 구성해도 좋다.
또, 기억층에 대해서, 상하에 각각 자화 고정층을 설치해서, 기억 소자를 구성해도 좋다.
이 경우, 2개의 자화 고정층과 기억층과의 사이의 중간층은, 한쪽의 중간층은 터널 절연층으로 하지만, 다른쪽의 중간층은 터널 절연층 혹은 비자성 도전층(비자성 금속층 등)의 어느것(either)이라도 가능하다.
본 발명은, 상술한 실시형태에 한정되는 것은 아니며, 본 발명의 요지(要旨)를 일탈(逸脫)하지 않는 범위에서 그밖의 여러가지 구성을 취할 수 있다.
상술한 본 발명에 따르면, 기입 전류량(임계값 전류)을 증대시키는 일 없이, 정보 보존유지 능력인 열 안정성을 확보할 수 있기 때문에, 특성 밸런스가 뛰어난 기억 소자를 구성할 수가 있다.
이것에 의해, 동작 에러를 없애서, 기억 소자의 동작 마진을 충분히 얻을 수가 있다.
또, 메모리로서 필요한 열 안정성을 확보해도, 기입 전류가 늘어나는 일이 없으므로, 큰 전압을 가할 필요가 없어지기 때문에, 중간층인 절연체가 파괴되는 일도 없어진다.
따라서, 안정적으로 동작하는, 신뢰성이 높은 메모리를 실현할 수가 있다.
게다가 또, 기입 전류를 저감해도, 메모리로서 필요로 되는 열 안정성을 충분히 확보하는 것이 가능하게 되기 때문에, 기입 전류를 저감해서, 기억 소자에 기입을 행할 때의 소비 전력을 저감하는 것이 가능하게 된다.
따라서, 메모리 전체의 소비 전력을 저감하는 것도 가능하게 된다.

Claims (8)

  1. 정보를 자성체(磁性體)의 자화(磁化; magnetization) 상태에 따라 보존유지(保持; retain)하는 기억층을 가지고,
    상기 기억층에 대해서, 중간층을 거쳐서 자화 고정층이 설치(設; provide, include)되고,
    상기 중간층이 절연체로 이루어지고,
    적층 방향(積層方向)으로 스핀(spin)편극(偏極)한 전자(電子)를 주입(注入)하는 것에 의해, 상기 기억층의 자화 방향(磁化向)이 변화해서, 상기 기억층에 대해서 정보의 기록이 행해지고,
    상기 기억층을 구성하는 강자성층(强磁性層)의 일부 혹은 전역(全域)에 걸쳐서 클러스터상의 산화물이 분산되고, 상기 산화물의 체적율은 상기 기억층 전체의 체적에 대해서 5% 이상 40% 이하이고,
    상기 클러스터의 직경은 1nm-3nm의 크기인
    것을 특징으로 하는 기억 소자(記憶素子).
  2. 제1항에 있어서,
    상기 기억층을 구성하는 강자성층의 보자력(保磁力)의 크기가 200[Oe] 이상인 것을 특징으로 하는 기억 소자.
  3. 제1항에 있어서,
    상기 클러스터상의 산화물은, 실리콘 산화물, 알루미늄 산화물, 마그네슘 산화물, 탄탈 산화물, 가돌리늄 산화물, 티탄 산화물, 보론(boron) 산화물, 아연 산화물, 갈륨 산화물, 이트륨 산화물, 지르코늄 산화물, 하프늄 산화물, 혹은 이들의 복합 혼합물에서 선택된 산화물인 것을 특징으로 하는 기억 소자.
  4. 정보를 자성체의 자화 상태에 따라 보존유지하는 기억층을 가지고,
    상기 기억층에 대해서, 중간층을 거쳐서 자화 고정층이 설치되고,
    상기 중간층이, 절연체로 이루어지고,
    적층 방향으로 스핀편극한 전자를 주입하는 것에 의해, 상기 기억층의 자화 방향이 변화해서, 상기 기억층에 대해서 정보의 기록이 행해지고,
    상기 기억층을 구성하는 강자성층의 내부의 일부 혹은 전역에 걸쳐서 클러스터상의 산화물이 상기 기억층의 막면에 평행한 층상으로 분포되고, 상기 산화물의 체적율은 상기 기억층 전체의 체적에 대해서 5% 이상 40% 이하이고,
    상기 클러스터의 직경은 1nm-3nm의 크기인
    것을 특징으로 하는 기억 소자.
  5. 제4항에 있어서,
    상기 기억층을 구성하는 강자성층의 보자력의 크기가 200[Oe] 이상인 것을 특징으로 하는 기억 소자.
  6. 제4항에 있어서,
    상기 클러스터상의 산화물은, 실리콘 산화물, 알루미늄 산화물, 마그네슘 산화물, 탄탈 산화물, 가돌리늄 산화물, 티탄 산화물, 보론 산화물, 아연 산화물, 갈륨 산화물, 이트륨 산화물, 지르코늄 산화물, 하프늄 산화물, 혹은 이들의 복합 혼합물에서 선택된 산화물인 것을 특징으로 하는 기억 소자.
  7. 정보를 자성체의 자화 상태에 따라 보존유지하는 기억층을 가지는 기억 소자와,
    서로 교차(交差)하는 2종류의 배선을 구비(備)하고,
    상기 기억 소자는, 상기 기억층에 대해서, 중간층을 거쳐서 자화 고정층이 설치되고, 상기 중간층이 절연체로 이루어지고, 적층 방향으로 스핀편극한 전자를 주입하는 것에 의해, 상기 기억층의 자화 방향이 변화해서, 상기 기억층에 대해서 정보의 기록이 행해지고, 상기 기억층을 구성하는 강자성층의 일부 혹은 전역에 걸쳐서 클러스터상의 산화물이 분산되고,
    상기 산화물의 체적율은 상기 기억층 전체의 체적에 대해서 5% 이상 40% 이하이고,
    상기 클러스터의 직경은 1nm-3nm의 크기인 구성이고,
    상기 2종류의 배선의 교점 부근 또한 상기 2종류의 배선 사이에, 상기 기억 소자가 배치되고,
    상기 2종류의 배선을 통해서, 상기 기억 소자에 상기 적층 방향의 전류가 흐르는
    것을 특징으로 하는 메모리.
  8. 정보를 자성체의 자화 상태에 따라 보존유지하는 기억층을 가지는 기억 소자와,
    서로 교차하는 2종류의 배선을 구비하고,
    상기 기억 소자는, 상기 기억층에 대해서, 중간층을 거쳐서 자화 고정층이 설치되고, 상기 중간층이 절연체로 이루어지고, 적층 방향으로 스핀편극한 전자를 주입하는 것에 의해, 상기 기억층의 자화 방향이 변화해서, 상기 기억층에 대해서 정보의 기록이 행해지고, 상기 기억층을 구성하는 강자성층의 내부의 일부 혹은 전역에 걸쳐서 클러스터상의 산화물이 상기 기억층의 막면에 평행한 층상으로 분포되고,
    상기 산화물의 체적율은 상기 기억층 전체의 체적에 대해서 5% 이상 40% 이하이고,
    상기 클러스터의 직경은 1nm-3nm의 크기인 구성이고,
    상기 2종류의 배선의 교점 부근 또한 상기 2종류의 배선 사이에, 상기 기억 소자가 배치되고,
    상기 2종류의 배선을 통해서, 상기 기억 소자에 상기 적층 방향의 전류가 흐르는
    것을 특징으로 하는 메모리.
KR1020070033248A 2006-04-17 2007-04-04 기억 소자 및 메모리 KR101360991B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00113538 2006-04-17
JP2006113538A JP4277870B2 (ja) 2006-04-17 2006-04-17 記憶素子及びメモリ

Publications (2)

Publication Number Publication Date
KR20070102940A KR20070102940A (ko) 2007-10-22
KR101360991B1 true KR101360991B1 (ko) 2014-02-11

Family

ID=38604681

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070033248A KR101360991B1 (ko) 2006-04-17 2007-04-04 기억 소자 및 메모리

Country Status (4)

Country Link
US (1) US7525166B2 (ko)
JP (1) JP4277870B2 (ko)
KR (1) KR101360991B1 (ko)
CN (1) CN101060160B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8294219B2 (en) * 2007-07-25 2012-10-23 Intermolecular, Inc. Nonvolatile memory element including resistive switching metal oxide layers
FR2924851B1 (fr) * 2007-12-05 2009-11-20 Commissariat Energie Atomique Element magnetique a ecriture assistee thermiquement.
KR101550080B1 (ko) * 2008-02-08 2015-09-03 아이아이아이 홀딩스 3, 엘엘씨 자기 메모리 소자, 그 구동 방법 및 불휘발성 기억 장치
TWI412035B (zh) 2008-04-17 2013-10-11 Sony Corp Recording method of magnetic memory element
TWI451410B (zh) 2008-04-18 2014-09-01 Sony Corp Recording method of magnetic memory element
US9929211B2 (en) * 2008-09-24 2018-03-27 Qualcomm Incorporated Reducing spin pumping induced damping of a free layer of a memory device
JP2012054439A (ja) * 2010-09-02 2012-03-15 Sony Corp 記憶素子及び記憶装置
JP5786341B2 (ja) 2010-09-06 2015-09-30 ソニー株式会社 記憶素子、メモリ装置
JP2013115320A (ja) * 2011-11-30 2013-06-10 Sony Corp 記憶素子、記憶装置
JP2013115412A (ja) * 2011-12-01 2013-06-10 Sony Corp 記憶素子、記憶装置
JP2013115400A (ja) 2011-12-01 2013-06-10 Sony Corp 記憶素子、記憶装置
JP2013115413A (ja) 2011-12-01 2013-06-10 Sony Corp 記憶素子、記憶装置
US8946834B2 (en) * 2012-03-01 2015-02-03 Headway Technologies, Inc. High thermal stability free layer with high out-of-plane anisotropy for magnetic device applications
KR102033503B1 (ko) * 2018-04-04 2019-10-17 한양대학교 산학협력단 Mtj 소자의 유전체 막질 검증 방법 및 그 시스템

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000006774A (ja) 1998-06-25 2000-01-11 Mk Seiko Co Ltd 洗車機
JP2000156531A (ja) * 1998-09-14 2000-06-06 Toshiba Corp 磁気素子、磁気メモリ装置、磁気抵抗効果ヘッド、磁気ヘッドジンバルアッセンブリ、及び磁気記録システム
JP2002305337A (ja) 2000-12-07 2002-10-18 Commiss Energ Atom 記憶機能を有する３層構造磁気スピン極性化装置と当該装置を使用した記憶素子
JP2004006589A (ja) 2002-03-28 2004-01-08 Toshiba Corp 磁気抵抗効果素子、磁気ヘッド及び磁気再生装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130814A (en) 1998-07-28 2000-10-10 International Business Machines Corporation Current-induced magnetic switching device and memory including the same
US6853520B2 (en) * 2000-09-05 2005-02-08 Kabushiki Kaisha Toshiba Magnetoresistance effect element
JP2003017782A (ja) 2001-07-04 2003-01-17 Rikogaku Shinkokai キャリヤスピン注入磁化反転型磁気抵抗効果膜と該膜を用いた不揮発性メモリー素子及び該素子を用いたメモリー装置
JP3897348B2 (ja) 2002-03-29 2007-03-22 株式会社東芝 固体磁気素子及び固体磁気素子アレイ
JP5193419B2 (ja) * 2005-10-28 2013-05-08 株式会社東芝 スピン注入磁気ランダムアクセスメモリとその書き込み方法
JP2007150265A (ja) 2005-10-28 2007-06-14 Toshiba Corp 磁気抵抗効果素子および磁気記憶装置
JP4975335B2 (ja) 2006-02-16 2012-07-11 株式会社東芝 磁気抵抗効果素子，磁気ヘッド，および磁気記録再生装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000006774A (ja) 1998-06-25 2000-01-11 Mk Seiko Co Ltd 洗車機
JP2000156531A (ja) * 1998-09-14 2000-06-06 Toshiba Corp 磁気素子、磁気メモリ装置、磁気抵抗効果ヘッド、磁気ヘッドジンバルアッセンブリ、及び磁気記録システム
JP2002305337A (ja) 2000-12-07 2002-10-18 Commiss Energ Atom 記憶機能を有する３層構造磁気スピン極性化装置と当該装置を使用した記憶素子
JP2004006589A (ja) 2002-03-28 2004-01-08 Toshiba Corp 磁気抵抗効果素子、磁気ヘッド及び磁気再生装置

Also Published As

Publication number Publication date
JP4277870B2 (ja) 2009-06-10
CN101060160A (zh) 2007-10-24
KR20070102940A (ko) 2007-10-22
US7525166B2 (en) 2009-04-28
US20070242502A1 (en) 2007-10-18
CN101060160B (zh) 2011-12-07
JP2007287923A (ja) 2007-11-01

Similar Documents

Publication Publication Date Title
KR101360991B1 (ko) 기억 소자 및 메모리
KR101312900B1 (ko) 기억 소자 및 메모리
US9515254B2 (en) Storage element, memory and electronic apparatus
TWI401680B (zh) 儲存元件以及記憶體
EP1970911B1 (en) Spin-polarised current driven magnetic memory device and memory
EP1939886B1 (en) Storage element and memory
KR100900109B1 (ko) 자기저항 효과 소자 및 자기저항 랜덤 액세스 메모리
US20070030724A1 (en) Memory element and memory
JP2009094104A (ja) 磁気抵抗素子
KR20100033386A (ko) 기억 소자 및 메모리
KR101891829B1 (ko) 기억 소자 및 메모리 장치
JP2007305882A (ja) 記憶素子及びメモリ
JP2006190838A (ja) 記憶素子及びメモリ
KR20100135181A (ko) 기억 소자 및 메모리
JP2008153527A (ja) 記憶素子及びメモリ
JP2006295001A (ja) 記憶素子及びメモリ
JP5034317B2 (ja) 記憶素子及びメモリ
KR20070058364A (ko) 기억 소자 및 메모리
JP2012074716A (ja) 記憶素子及びメモリ
KR20120023560A (ko) 기억 소자 및 기억 장치
KR20070017047A (ko) 기억 소자 및 메모리

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180126

Year of fee payment: 5