KR20080029819A - 자기저항 효과 소자 및 이를 이용한 자기 랜덤 액세스메모리 - Google Patents

자기저항 효과 소자 및 이를 이용한 자기 랜덤 액세스메모리 Download PDF

Info

Publication number
KR20080029819A
KR20080029819A KR1020070095917A KR20070095917A KR20080029819A KR 20080029819 A KR20080029819 A KR 20080029819A KR 1020070095917 A KR1020070095917 A KR 1020070095917A KR 20070095917 A KR20070095917 A KR 20070095917A KR 20080029819 A KR20080029819 A KR 20080029819A
Authority
KR
South Korea
Prior art keywords
magnetization
layer
variable
magnetoresistive effect
free layer
Prior art date
Application number
KR1020070095917A
Other languages
English (en)
Inventor
마사또시 요시까와
다다시 가이
도시히꼬 나가세
에이지 기따가와
다쯔야 기시
히로아끼 요다
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20080029819A publication Critical patent/KR20080029819A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/093—Magnetoresistive devices using multilayer structures, e.g. giant magnetoresistance sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
    • G11B5/3906—Details related to the use of magnetic thin film layers or to their effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

자기저항 효과 소자(1)는 실질적으로 고정된 자화 방향을 갖는 자화 고정층(3)을 포함한다. 자화 가변층(2)은 가변 자화 방향을 가지며, BCC 구조를 갖고 Fe1-x-yCoxNiy(0≤x+y≤1, 0≤x≤1, 0≤y≤1)로 표현되는 자기 합금으로 형성되고, V, Cr 및 Mn 중 적어도 하나의 첨가 원소를 0＜a≤20 at％(a는 함유량)의 범위로 구성된다. 중간층(4)은 자화 고정층(3)과 자화 가변층(2) 사이에 배치되고, 비자기 재료로 형성된다. 자화 가변층(2)의 자화 방향은 자화 고정층(3), 중간층(4) 및 자화 가변층(2)을 통과하는 양방향 전류에 의해 스위칭된다.
자화 가변층, 자화 고정층, 중간층, 자기저항, 자기 합금

Description

자기저항 효과 소자 및 이를 이용한 자기 랜덤 액세스 메모리{MAGNETORESISTIVE EFFECT DEVICE AND MAGNETIC RANDOM ACCESS MEMORY USING THE SAME}
본 발명은 자기저항 효과 소자 및 이를 이용한 자기 랜덤 액세스 메모리, 예를 들면, 스핀-주입 기입 스킴을 이용한 자기저항 효과 소자에 관한 것이다.
최근, 새로운 원리에 기초하여 정보가 기록되는 다수의 고체 메모리가 제안되고 있다. 고체 메모리들 중에는, 고체 자기 메모리로서, TMR(tunneling magnetoresistance)를 이용하는 자기저항 랜덤 액세스 메모리(MRAM)가 알려져 있다. MRAM은 자기저항 효과를 발휘하는 자기저항(MR) 소자를 MR 소자의 자화 상태에 따라 메모리 셀에 정보를 저장하는 메모리 셀로서 이용한다.
MR 소자는 자화가 가변하는 층과 자화가 고정된 층을 포함한다. 가변가능한 자화층의 자화 방향이 고정된 자화층의 자화 방향에 평행할 경우, 낮은 저항 상태가 나타난다. 방향이 서로 상반되는 경우에는, 높은 저항 상태가 나타난다. 저항 상태들간의 차이는 정보를 저장하는데 이용된다.
MR 소자에 정보를 기입하는 방법으로서, 일명 전류-자계 기입 스킴이 이용된 다. 이 스킴에서, 인터컨넥트는 MR 소자 근방에 배치되고, 인터컨넥트에 흐르는 전류에 의해 생성된 자계는 MR 소자의 자화 상태를 변화시킨다. MR 소자의 크기를 줄여 MRAM을 축소시키는 경우, MR 소자에서는 보자력 Hc이 증가된다. 이 때문에, 자계 기입 스킴을 이용하는 MRAM에서, 축소가 이루어짐에 따라, 기입에 필요한 전류가 증가하게 된다. 그 결과, 256Mbit 이상의 큰 용량에 대한 셀 크기의 축소와 낮은 전류 구성은 쉽게 양립될 수 없다.
상술한 문제점을 극복한 기입 스킴(스핀-주입 기입)으로서 SMT(spin momentum transfer)를 이용한 기입 스킴이 제안되었다(USP 제6,256,223의 명세서). 스핀-주입 기입 스킴에서, MR 소자의 자화 상태를 변화시키는(스위칭하는) 터널링 자기저항을 달성하는 소자(MR 소자)에서 각 막들이 접하는 표면에 수직하게 전류가 도통된다.
스핀 주입에 의한 자화 스위칭에서, 자화 스위칭에 필요한 전류 Ic는 전류 밀도 Jc에 의해 정확하게 조절된다. 따라서, MR 소자의 전류가 흐르는 표면의 면적이 감소하는 경우, 자화를 스위칭하는 주입 전류 Ic 또한 감소한다. 기입을 위한 일정한 전류 밀도와 함께, 감소된 크기의 MR 소자는 감소된 전류 Ic를 필요로 한다. 이에 의해 원리적으로 확장성면에서 스핀-주입 기입 스킴이 자계 기입 스킴을 능가하게 된다.
그러나, 스핀-주입 기입 스킴을 사용하여 MRAM을 구현하는 경우, 자화 스위 칭에 필요한 전류는 MRAM을 구현하는데 자주 이용되는 선택 트랜지스터에 의해 생성된 전류보다 크게 된다. 이 때문에, MRAM은 실질적으로 메모리로서 동작될 수 없다.
본 발명의 일 양상에 따르면, 실질적으로 고정된 자화 방향을 갖는 자화 고정층; 가변가능한 자화 방향을 가지며, BCC 구조를 갖고 Fe1 -x-yCoxNiy(0≤x+y≤1, 0≤x≤1, 0≤y≤1)로 표현되는 자기 합금으로 형성되고, V, Cr 및 Mn 중 적어도 하나의 첨가 원소를 0＜a≤20 at％(a는 함유량)의 범위로 포함하는 자화 가변층; 및 자화 고정층과 자화 가변층 사이에 배치되고 비자기 재료로 형성되는 중간층을 포함하며, 자화 가변층의 자화 방향은 자화 고정층, 중간층 및 자화 가변층을 관통하는 양방향 전류에 의해 스위칭되는 자기저항 효과 소자가 제공된다.
본 발명의 일 양상에 따르면, 실질적으로 고정된 자화 방향을 갖는 자화 고정층; 가변가능한 자화 방향을 가지며, BCC 구조를 갖고 Fe1 -x- yCoxNiy(0≤x+y≤1, 0≤x≤1, 0≤y≤1)로 표현되는 자기 합금으로 형성되고, Si, Ge, 및 Ga 중 적어도 하나의 첨가 원소를 0＜a≤5 at％(a는 함유량)의 범위로 포함하는 자화 가변층; 및 자화 고정층과 자화 가변층 사이에 배치되고 비자기 재료로 형성되는 중간층을 포함하며, 자화 가변층의 자화 방향은 자화 고정층, 중간층 및 자화 가변층을 관통하는 양방향 전류에 의해 스위칭되는 자기저항 효과 소자가 제공된다.
본 발명의 일 양상에 따르면, 실질적으로 고정된 자화 방향을 갖는 자화 고 정층; 가변가능한 자화 방향을 가지며, BCC 구조를 갖고 Fe1 -x- yCoxNiy(0≤x+y≤1, 0≤x≤1, 0≤y≤1)로 표현되는 자기 합금으로 형성으로 형성되고, Sr, Ti, Y, Zr, Nb, Mo, Tc, Hf, Ta, W, 및 Re 중 적어도 하나의 첨가 원소를 0＜a≤10 at％(a는 함유량)의 범위로 포함하는 자화 가변층; 및 자화 고정층과 자화 가변층 사이에 배치되고 비자기 재료로 형성되는 중간층을 포함하며, 자화 가변층의 자화 방향은 자화 고정층, 중간층 및 자화 가변층을 관통하는 양방향 전류에 의해 스위칭되는 자기저항 효과 소자가 제공된다.
본 발명의 일 양상에 따르면, 실질적으로 고정된 자화 방향을 갖는 자화 고정층; 가변가능한 자화 방향을 가지며, Fe1 -x- yCoxNiy(0≤x+y≤1, 0≤x≤1, 0≤y≤1)로 표현되는 자기 합금으로 형성되고, Ru, Rh, Pd, Os, Ir, Pt, Au, 및 Ag 중 적어도 하나를 포함하는 자화 가변층; 및 자화 고정층과 자화 가변층 사이에 배치되고 비자기 재료로 형성되는 중간층을 포함하며, 자화 가변층의 자화 방향은 자화 고정층, 중간층 및 자화 가변층을 관통하는 양방향 전류에 의해 스위칭되는 자기저항 효과 소자가 제공된다.
본 발명의 실시예의 자기저항 효과 장치에 따르면, 자유층(2)은 BCC 구조를 갖는 FeCoNi 합금으로 이루어지며, 소정의 원소(M, N 또는 L)가 첨가되었다. 이러한 이유로, 첨가된 원소에 따라서, 스핀 오비탈의 상호 작용이 감소되어, 즉 자유 전자가 국부화되어(localized), MR 소자의 댐핑 상수 α가 감소한다. 그 결과, MR 소자의 스위칭 전류가 감소할 수 있다.
실시예에 따른 자기저항 효과 장치에 따르면, 자유층(2)은 BCC 구조를 갖는 FeCoNi 합금으로 이루어지며, 소정의 원소(X)가 첨가되었다. 이러한 이유로, 열저항성 자유층이 단축 자기 이방성 에너지 Ku의 증가를 통해서 얇게 되어, 스위칭 전류를 감소시키고, 열 저항이 저하되는 것을 방지하는 것을 가능하게 한다.
실시예의 자기저항 효과 장치에 따르면, 자유층(2)과 스페이서층(4) 사이의 인터페이스 상의 원소(M, N)의 농도는 자유층(2)의 다른 부분의 농도보다 낮아진다. 이러한 이유로, 원소(M, N)의 첨가에 의한 스위칭 전류의 감소와 높은 MR비가 양립할 수 있다.
또한, 실시예의 자기저항 효과 장치에 따르면, 자유층(2)은 L10 또는 L12 질서 구조상을 갖는 FeCoNi 합금으로 이루어지고, 소정의 원소(M, N 또는 L)가 첨가된다. 이러한 이유로, 높은 단축 자기 이방성 에너지 Ku를 통해서 높은 열 저항을 유지하면서 스위칭 전류가 감소될 수 있다.
본 발명의 일 실시예는 첨부된 도면들을 참조하여 이하에 기술될 것이다. 다음 설명에서 동일 참조 부호들은 동일한 기능 및 구성을 갖는 구성요소들을 지칭하며, 필요할 경우에만 반복적으로 설명할 것이다.
(1) MR 소자
(1-1) MR 소자의 구조
도 1 및 도 2는 각각 본 발명의 일 실시예에 따른 MR 소자의 기본적인 부분들을 나타낸다. 도 1 및 도 2에서, 화살표는 자화 방향을 나타낸다. 다음 도면들에서, MR 소자의 기본적인 부분들이 나타나 있다. 그러나, MR 소자는 기본적인 구성을 포함하는 한 더 포함할 수도 있다.
MR 소자(1)는 층들이 서로 대향하는 표면(막 표면)을 통해 흐르는 전류의 방향에 따라 2개의 고정 상태 중 하나를 취하는 구성으로 되어 있다. 고정 상태들은 각기 "0" 데이터와 "1" 데이터에 대응하며, MR 소자(1)에 2진 데이터를 저장할 수 있게 한다. MR 소자(1)에서, 자화 상태는 스핀-주입 기입 스킴에 의해 스위칭되며, 그 상태에 따라 정보가 저장된다.
도 1에 나타난 바와 같이, MR 소자(1)는 강자성층(2, 3), 및 강자성층(2)과 강자성층 (3) 사이에 배치된 스페이서층(중간층)(4)을 갖는다. 강자성층(2)은 막 표면을 따른 방향으로 자화 용이축을 가지며, 이는 막 표면을 따라 자화 방향이 가변될 수 있게 한다. 다음 설명에서, 강자성층(2)은 자유층(자유층, 자화 자유층, 자화 가변층, 또는 기록층)이라 명명된다. 자유층(2)의 구성을 포함하는 상세 특성은 이하 기술될 것이다. 막 표면을 따른 자화는 면내 자화(in-plane magnetization)라고 명명된다.
강자성층(3)은 막 표면을 따라 고정된 자화 방향을 갖는다. 보다 구체적으로, 강자성층(3)은 면내 자화막이다. 강자성층(3)은 자유층(2)의 보자력보다 큰 보자력을 갖도록 설계될 수도 있다. 강자성층(3)은 핀층(고정층, 자화 고정층, 기준층, 자화 기준층, 표준층 또는 자화 표준층)이라고 명명될 것이다. 자유층(2)의 자화 용이축의 방향은 통상적으로 핀층(3)의 자화 방향을 따른다.
핀층(3)의 자화는 예를 들면, 스페이서층(4)에 대향하는 핀층(3)의 표면 상에 반강자성층(미도시됨)을 배열함으로써 고정될 수 있다. 핀층(3)은 예를 들면, Co, Fe, Ni 또는 이들 금속을 포함하는 합금으로 구성될 수 있다.
스페이서층(중간층)(4)은 비자기 금속막, 비자기 반도체막, 절연막 등으로 구성된다. 바람직하기로는, 스페이서층(4)은 MgO, CaO, SrO, TiO 또는 NaCl 구조를 갖는 TiN으로 형성된 질화 스페이서층 또는 산화 스페이서층이다. NaCl 구조를 갖는 스페이서층(4)은 바람직하기로는 (100) 평면 배향을 갖는다. 후술되겠지만, 이는 스페이서층(4)과 (100) 평면 배향을 갖는 BBC(body-centered cubic) 구조를 갖는 자유층(2), 또는 (001) 평면 배향을 갖는 L10 질서 구조상 또는 L12 질서 구조상을 갖는 자유층(2)간의 인터페이스상에 격자 불일치가 감소하기 때문이다.
기입시, 핀층(3)으로부터 자유층(2)으로 또는 자유층(2)로부터 핀층(3)으로 막 표면을 관통하는 방향(통상적으로 막 표면에 수직한 방향)으로 전류가 흐르게 된다. 그 결과, 핀층(3)으로부터 자유층(2)으로 전송된 스핀 각 모멘텀 -모멘텀은 스핀 각 모멘텀의 보존 법칙에 따라 자유층(2)이 스핀되도록 전송됨- 으로 인해 자유층(2)의 자화가 스위칭되게 된다.
도 2는 자유층(2)과 핀층(3)의 자화 방향이 도 1의 방향과는 상이한 예를 나타낸다. 보다 구체적으로, 도 2에 나타난 바와 같이, 자유층(2)의 자화 용이축과 핀층(3)의 자화는 막 표면을 관통하는 방향(통상적으로, 막 표면에 수직한 방향)을 따르며, 자유층(2)의 자화는 막 표면에 수직한 표면을 따라 회전한다. 막 표면을 관통하는 방향의 자화는 수직 자화라고 명명된다.
자유층(2)의 자화 용이축이 수직 자화 방향으로 설정되는 경우, MR-소자 크기-종속관계는 1의 어스팩트비를 갖는 MR 소자를 구현할 수 있도록 감소된다. 이는 어스팩트비를 감소시키고, 그에 따라 소자 면적이 감소되어, 스위칭 전류를 감소시킨다.
수직 자화를 갖는 핀층(3)은 자유층(2)보다 두꺼우며 바람직하기로는 포화 자화 Ms와 두께 t의 곱 MS·t을 갖거나, 자유층(2)의 것보다 충분히 더 큰(3배 또는 그 이상) 단축 자기 이방성 에너지 Ku를 갖는 것이다. 이는 핀층(3)의 스핀 축적 효과, 즉 자화 스핀으로부터 도전 전자로의 각 모멘텀의 전송을 효과적으로 수행하고 자유층(2)로부터 스핀의 주입에 의해 유발된 핀층(3)의 자화 변동을 최소화하는 것이다.
핀층(3)이 수직 자화를 갖는 경우, 핀층(3)으로부터의 누설 자계는 감소되는 것이 바람직하다. 핀층(3)의 누설 자계는 자유층(2)의 자화가 핀층(3)에 대해 평행에서 역평행으로 스위칭되는 것을 방지한다. 따라서, 핀층(3)의 명백한 포화 자화 Ms(net-Ms)는 작은 것이 바람직하다.
이를 위한 한가지 방법으로서, SAF(synthetic antiferro) 구조가 핀층(3)에 제공될 수 있다. SAF 구조는 도 3에 나타난 바와 같이, 강자성층(11), 중간층(12) 및 강자성층(13)을 포함하는 적층 구조로 구성된다. 강자성층(11)과 자성층(13)은 역평행 자화 배열에 안정화되도록 설계된다. 중간층(12)의 재료로서 Ru 또는 Os와 같은 원소가 사용된다. 도 3의 예에서는 SAF 구조가 수직 자화를 갖는 MR 소자의 핀층(3)에 적용된다. 그러나 면내 자화(도 1) 구조가 당연하게 적용될 수 있다.
수직 자화를 갖는 핀층(3)의 누설 자계를 줄이는 또 다른 방법으로서, 핀층(3)은 강자성체 재료로 구성할 수 있다. 이 경우, 도 4에 도시한 바와 같이, 인터페이스 핀층(14)이 핀층(3)과 스페이서층(4) 사이에 삽입되어 MR비를 나타나게 한다. 강자성체 재료로서, FeCo-RE 재료(RE는 희토류 원소임)가 통상적으로 사용된다. RE, Gd, Tb, Dy 및 Ho가 수직 자화를 안정화하는 데 바람직하게 사용된다. FeCo-RE 합금은 비정질 구조이다. FeCo-RE 합금에서 포화 자화 Ms는 보상점 근처의 RE 합성에 의해 거의 0이고, 포화 자화 Ms의 캐리어는 FeCo로부터 RE 원소로 변하며, 보자력 Hc는 상대적으로 최대가 된다. 그러므로 RE 원소가 많아지게 하는 합성으로 인해 인터페이스 핀층(14) 및 핀층(3)의 뚜렷한 포화 자화 네트-Ms는 거의 0이 될 수 있다.
도 1 및 2의 구조에서, 적층 시퀀스는 반대일 수도 있다. 구체적으로, 그 구조는 수직으로 반대일 수도 있다.
또한, MR 소자(1)는 2개 핀층을 갖는 구조(이중 핀 구조)일 수도 있다. 도 5는 MR 소자의 또 다른 예를 도시한다. 도 5에 도시한 바와 같이, 스페이서층(5) 및 핀층(6)은 스페이서층(4)에 대향하는 자유층(2)의 표면상에 또한 배치된다. 자유층(2) 및 핀층 3과 6은 도 1과 같이 면내 자화(도 5의 좌측 부분에 화살표로 나타낸 자화)를 가질 수도 있거나, 도 2와 같이 수직 자화(도 5의 우측 부분에 화살표로 나타낸 자화)를 가질 수도 있다. 스페이서층95)의 재료는 스페이서층(4)에 사용되는 재료로부터 선택될 수 있고, 핀층(6)의 재료는 핀층(3)에 사용되는 재료로부터 선택된다. 핀층(3)의 자화 및 핀층(6)의 자화는 서로 역평행하게 연결된다.
이중 스핀 구조 외에, 자유층(2)은 SAF 구조일 수도 있다. SAF 구조에서는, 도 6에 도시한 바와 같이, 자유층(2)은 강자성체층(11), 중간층(12) 및 자성체층(13)으로 구성되는 적층형 구조를 갖는다. 자유층(2) 및 핀층 3과 6은 도 1의 자화와 동일한 면내 자화(도 5의 좌측 부분에 화살표로 나타낸 자화)를 가질 수도 있거나, 도 2와 같은 수직 자화(도 5의 우측 부분에 화살표로 나타낸 자화)를 가질 수도 있다. 핀층(3)의 자화 방향은 핀층(6)의 자화 방향에 평행하고, 강자성체층(11)의 자화는 자성체층(13)의 자화에 역평행하게 커플링된다. 중간층(12)으로서, 예를 들어 Os, Ru 및 Ir과 같은 원소가 사용된다. 단일 핀 구조(도 1 및 2)를 갖는 자유층(2)은 SAF 구조를 갖는 자유층(2)으로 당연히 대체될 수 있다.
SAF 구조의 장점은 SAF 구조의 뚜렷한 포화 자화 네트-Ms가 잔류 자화 상태에서 거의 0이 된다(즉, 외부 자계가 없음)는 점이다. 그러한 특성으로, MR 소자의 SAF 구조의 핀층 3 및 6과 SAF 구조를 갖는 자유층(2)은 외부 자계에 둔감하고, 외부 자계에 대한 저항을 개선한다.
(1-2) 자유층
자유층(2)에 대해서는 이하에서 상세하게 설명한다. 이하의 설명은 자유층(2)이 SAF 구조를 갖는 경우에는 강자성체층 11 및 13 모두에 적용된다.
스핀 주입 기록 시 자유층(2)의 자화를 스위칭하는 데 필요한 전류(스위칭 전류) Isw는 다음의 수학식으로 주어진다.
Isw∝(α/g)ㆍMsㆍV(2ㆍKu/Ms+Hd)
α: 댐핑 상수
g: 효율
Ms: 포화 자화
V: 볼륨
Ku: 자기 이방성 에너지
Hd: 반자계(demagnetizing field)
스위칭 전류는 자유층(2)의 자화를 핀층(3)에 대하여 평행 및 역평행에서 역평행 및 평행으로 각각 스위칭하기 위한 스위칭 전류의 평균이다. 단축 자기 이방성 에너지 Ku는 결정 자기 이방성 Kc와 유도 자기 이방성 Ki를 합함으로써 얻는다.
g이외에, 수학식 1의 우측항의 물리값을 감소시킴으로써 스위칭 전류를 감소시킬 수 있다. 감소를 위해, 몇몇 물리값을 타깃으로 할 수 있고, 댐핑 상수 α도 가능하다.
물리 상수인 댐핑 상수 α는 미시적인 관점에서 스핀-궤도 상호작용(1-s 커플링)에 좌우된다. 또한, 다수 전자 및 소수 전자의 전자 밀도에 좌우된다.
미시적인 관점에서, 실제로 유한한 결정 입자 크기를 갖는 다결정막의 사용은 상당한 영향을 미친다. 다결정 박막의 경우, 스핀-주입 자화 스위칭 전류에 기여하는 댐핑 상수는 막 형성의 영향으로 인해 변한다. 예를 들어, 막의 거칠기가 감소함에 따라 댐핑 상수가 감소한다. 그러므로 편평함과 평탄함은 자유층에 필수적이다. 게다가, 결정 배향은 막의 편평함에 또한 영향을 미친다. 결정 배향이 커짐에 따라 댐핑 상수는 감소한다.
또한, 댐핑 상수는 자기 박막의 포화 자화가 야기하는 반자계에서의 변화에 따라 변한다. 그러므로 반자계의 기여도가 커짐에 따라 댐핑 상수도 커진다. 반자계의 편차의 절대값은 포화 자화 Ms를 감소시킴으로써 감소하고, 그 결과로 인해 댐핑 상수도 또한 감소한다.
디바이스가 수직 자기막을 사용하여 형성될 때, 반자계 계수는 MTJ 소자의 크기 감소에 의한 형태의 효과로 인해 변한다. 그러므로 막 표면에 수직인 방향에 있는 MR 소자의 반자계는 작아진다. 따라서, 댐핑 상수가 감소한다.
상술한 바와 같이, 스핀-분극화된 전자가 핀층(3)으로부터 자유층(2)으로 공급되어, 자유층(2)의 전자의 스핀에 토크를 제공하여 자유층(2)의 자화를 스위칭한다. 이때, 자유층(2)에 있는 자유 전자는 스핀 토크가 야기한 자유층(2)의 자화 변화에 대하여 자기적으로 안정한 상태로 되돌아가는 힘을 나타낸다. 이 힘은 댐핑 상수 α를 의미한다. 댐핑 상수 α는 자화 스위칭 프로세스의 시작 시 스위칭을 방지하기 위한 힘으로서 기능한다. 그러므로 댐핑 상수 α가 감소하는 경우, 스핀-주입 자화 스위칭 전류가 감소할 수 있다.
(1-2-1) 첨가제 1
본 발명의 한 실시예에 따른 자유층(2)의 재료는 조성식 Fe1 -x- yCoxNiy(0≤x+y ≤1, 0≤x, y≤1)을 갖는 자기 합금(FeCoNi 합금)이고, V, Cr 및 Mn으로부터 선택되는 적어도 하나의 원소 N을 포함한다.
또한, FeCoNi 합금은 바람직하게는 BCC 구조를 갖는다. 구체적으로, FeCoNi의 조성은 Fe1 -x-yCoxNiy(0≤x+y＜0.2, 0≤x＜0.2, 0≤y＜0.2)이다. x 및 y가 이러한 범위 내에 있는 경우, FeCoNi 합금은 BCC 구조를 갖는다.
BCC 구조는 밀집 구조가 아니므로, 원자 간 거리가 길다. 이러한 이유로 인해, 원자로서의 특성이 상대적으로 강하고, 전자는 원자핵 내에 상대적으로 국부화되는 경향이 있다. 댐핑 상수 α는 스핀 간의 상호작용에 비례하므로, 댐핑 상수 α는 자유층(2)의 전자가 감소함에 따라 작아진다. 전자가 국부화되는 경우, 반대 스피닝을 억제하는 전자의 수는 감소한다. 그 결과, 댐핑 상수 α는 감소한다.
상술한 바와 같이, 스페이서층(4)의 재료는 흔히 NaCl 구조를 갖는다. BCC 구조를 갖는 재료로 이루어진 자유층(2)이 스페이서층(4)을 위해 사용될 수 있어 스페이서층(4)과 자유층(2) 간의 인터페이스 정합을 편리하게 실행한다. 구체적으로, 예를 들어 스페이서층(4)이 MgO로 구성되는 경우, (100) 면상의 부정합은 억제될 수 있다. Fe, Co 및 Ni를 주성분으로 포함하는 BCC 구조를 갖는 강자성체에서는 MgO의 우선적으로 배향된 (100) 면과 BCC 구조를 갖는 FeCoNi 합금의 (100) 면 간의 오정합은 [100] 방향을 45°만큼 기울임으로써 5% 이하로 억제될 수 있다. 그 결과, MR 소자는 100%를 초과하는 MR비를 실현할 수 있다.
FeCoNi 합금에 원소 N을 첨가함으로써, MR 소자의 댐핑 상수 α는 감소할 수 있다. 그 결과, 스위칭 전류는 감소할 수 있다. 이러한 감소는 다음의 메커니즘에 기인한다. 댐핑 상수 α는 스핀 궤도의 상호작용에 비례한다. FeCoNi의 궤도 성분(L)은 플러스이고, V, Cr 및 Mn의 궤도 성분(L)은 마이너스이다. 이러한 이유로 인해 FeCoNi 합금에 원소 N을 첨가함으로써 궤도 성분(L)은 감소할 수 있다. 그 결과, 스핀 궤도의 상호작용은 감소하고, 따라서 댐핑 상수 α는 감소할 수 있다.
댐핑 상수 α의 감소는 첨가되는 원소 N의 양에 좌우되고, 소량의 원소 N을 첨가하더라도 댐핑 상수 α는 감소한다. 구체적으로, 원소 N은 0＜a≤50at% 범위로 첨가되는데(a는 함유량), 이는 원소 N의 첨가량이 50at%을 초과하는 경우, MR 소자의 MR비가 거의 나타나지 않기 때문이다. 이러한 이유로 포화 자화 Ms는 거의 0으로 감소하고, 인터페이스 상의 자화 스핀 방향은 상쇄되는 것으로 보인다. 더욱 바람직한 상한은 a≤20 at%이다. 큰 MR비를 보증하는 관점을 고려하면, 다른 바람직한 상한은 a≤10at%이다.
한편, 댐핑 상수 α를 감소시키는 충분한 효과는 0.1at% 이하에서는 얻지 못하기 때문에, 바람직한 하한은 0.1at%≤a이다.
원소 N을 첨가함으로써 댐핑 상수 α를 감소시키는 효과는 FeCoNi가 BCC 구조를 가질 때 가장 크다. 이는, BCC 구조는 밀집 구조가 아니기 때문이다.
BCC 구조를 갖는 V, Cr 및 Mn은 모합금으로서 기능하는 BCC-구조 FeCoNi에서 완전하게 고체-용해될 수 있다. 이러한 이유로 인해 그와 같은 재료는 결정상에 대하여 매우 안정하다.
그러나, FeCoNi 합금이 면심 입방 격자(FCC) 구조를 갖더라도, 원소 N을 첨가함으로써 FeCoNi 합금의 BCC 구조를 또한 안정화할 수 있다.
일반적으로, 스퍼터링법으로 자유층(2)을 형성하는 것은 용해될 첨가제를 5at%로 하여, 고체 용해 상태를 형성하게 한다. 이는, 후술하는 첨가제 2 내지 4에 또한 적용된다.
원소 N의 첨가로 야기되는 포화 자화 Ms의 감소는 첨가되는 원소 N의 양에 비례한다. 이러한 특징은 일반 금속 원소를 약 10at%까지 첨가하여 포화 자화 Ms의 감소율이 작게 되는 특징과는 다르다. 이는, 첨가제 2 내지 4에 또한 적용된다.
자유층(2)은 바람직하게는 전체 볼륨의 50at% 이상에 의한 작은 댐핑 상수 α를 갖는 BCC 구조 부분의 볼륨을 갖는다. 이러한 방식으로 댐핑 상수 α는 상당히 감소하는 경향이 있다. 잔여 부분은 다른 구조를 가질 수도 있다. 그러나 그 부분은 흔히 비정질인 것으로 가정한다. 고체 용해 범위 이상의 첨가제는 BCC 구조의 결정 입자 경계에서 모이고, 비정질 상태에 있다. 이러한 설명은 첨가제 2 내지 4에 또한 적용된다.
(1-2-2) 첨가제 2
본 발명의 한 실시예에 따른 자유층(2)의 재료는 조성식 Fe1 -x- yCoxNiy(0≤x+y≤1, 0≤x≤1, 0≤y≤1)으로 표현되는 재료로 구성되는 자기 합금이고, Si, Ge 및 Ga로부터 선택되는 적어도 하나의 원소 M을 포함한다.
또한, FeCoNi 합금은 바람직하게는 BCC 구조를 갖는다. 구체적으로, FeCoNi의 조성은 Fe1 -x-yCoxNiy(0≤x+y＜0.2, 0≤x＜0.2, 0≤y＜0.2)이다. x 및 y가 이러한 범위 내에 있는 경우, FeCoNi 합금은 BCC 구조를 갖는다.
MR 소자의 댐핑 상수 α는 다음의 이유로 인해 FeCoNi 합금에 원소 M을 첨가함으로써 또한 감소할 수 있다. 즉, 상술한 바와 같이, 스위칭 전류는 댐핑 상수 α를 감소함으로써 감소할 수 있다. 댐핑 상수 α는 스핀 궤도의 상호작용에 비례하므로, 댐핑 상수 α는 자유층(2)의 전자 수가 감소함에 따라 작아진다.
원소 M으로서 제공되는 Si, Ge, 및 Ga는 공유 결합을 생성하기 위한 힘을 갖는다. 따라서, Si, Ge, 및 Ga는 FeCoNi 합금에 첨가되어 공유 결합을 생성하여 자유층(2)의 자유 전자를 국부화하고, 자유롭게 이동할 수 있는 자유 전자의 수는 감소한다. 그 결과, 스위칭 전류는 댐핑 상수 α의 감소를 통해 감소될 수 있다.
첨가제의 양은, 댐핑 상수 α가 FeCoNi 합금의 결정 구조를 깨지 않으면서 감소되도록 설정되는 것이 바람직하다. 보다 구체적으로, 첨가제(함유량) b의 양은 0<b≤5at%로 주어진다.
첨가제의 양의 상한의 의미는 다음과 같다. 원소 M은 BCC 구조를 갖는다. 이 때문에, 원소 M을 BCC 구조를 갖는 FeCoNi 합금에 첨가하는 것은, BCC 구조를 유지하면서 원소 M이 대체-고체로 용해되도록 할 수 있다. 그러나, 원소 M이 5at%보다 더 첨가되면, FeCoNi 합금의 결정 구조는 BCC 구조로부터 비정질 구조로 변화된다. 그 결과, 구조의 원자간 거리는 밀집 구조의 원자간 거리와 동일하고, 이는 증가된 댐핑 상수 α에 대한 관련성을 증가시킨다.
보다 구체적으로, 첨가제의 양이 0.1at%보다 적으면, 댐핑 상수 α를 감소시키는 충분한 효과가 얻어질 수 없다. 이 때문에, 하한은 0.1at%≤a로 설정되는 것이 바람직하다.
원소 M이 BCC 구조를 갖는 FeCoNi에 첨가되면, FeCoNi 합금의 BCC 구조의 격자 상수는 유익하게 증가될 수 있다. 그 결과, 스페이서 층(4)으로서 자주 사용되는 MgO(100) 평면상의 오정합(misfit) 양은 적당히 감소되고, 이는 영역 저항을 줄인다. 이는, MgO의 밴드 구조의 접속이 격자 매칭에 매우 민감하기 때문이다. 이 경우, 원소 M 및 그 양에 따르는 MR율은 크게 영향을 받지 않을 것이다.
(1-2-3) 첨가제 3
본 발명의 일 실시예에 따른 자유층(2)의 재료는 조성식 Fe1 -x- yCoxNiy(0≤x+y≤1, 0≤x≤1, 0≤y≤1)로 표현되는 재료로 형성되는 자기 합금이고, Sr, Ti, Y, Zr, Nb, Mo, Tc, Hf, Ta, W, 및 Re로부터 선택된 적어도 하나의 원소 L을 포함한다.
또한, FeCoNi 합금은 BCC 구조를 갖는 것이 바람직하다. 보다 구체적으로, FeCoNi의 조성은 Fe1 -x-yCoxNiy(0≤x+y＜0.2, 0≤x＜0.2, 0≤y＜0.2)이다. x 및 y가 이들 범위내에 있으면, FeCoNi 합금은 BCC 구조를 갖는다.
MR 소자의 댐핑 상수 α는 또한 다음 이유에서 원소 L을 FeCoNi 합금에 첨가함으로써 감소될 수 있다. 즉, 상술한 바와 같이, 스위칭 전류는 댐핑 상수 α를 감소시킴으로써 감소될 수 있다. 댐핑 상수 α는 또한 자유층(2)의 원자간 상호작용을 감소시킴으로써 감소될 수 있다.
이 목적을 위한 일 방법으로서, 원자간 거리가 증가될 수 있다. 이를 달성하기 위해서, FeCoNi 합금에 대해 각각 긴 최근접 원자간 거리를 갖는 Sr, Ti, Y, Zr, Nb, Mo, Tc, Hf, Ta, W, 및 Re를 첨가함으로써, 자유층(2)에 포함된 원자의 결정 구조가 펼쳐지고, 자유층(2)의 원자간 거리가 증가한다. 그 결과, 전자의 감소된 상호작용은 댐핑 상수 α를 감소시킬 수 있다. 그 결과, 스위칭 전류가 감소될 수 있다.
첨가제의 양은, 댐핑 상수 α가 FeCoNi 합금의 결정 구조를 깨지 않으면서 감소되도록 설정되는 것이 바람직하다. 보다 구체적으로, 첨가제(함유량) c의 양은 0<c≤10at%로 주어진다.
첨가제의 양의 상한의 의미는 원소 M에 대한 의미와 동일하다. 간략하게, 상한을 넘어 첨가하게 되면 FeCoNi 합금의 결정 구조를 BCC 구조로부터 비정질 구조로 변화시키고, 이는 이 구조의 원자간 거리가 밀집 격자의 원자간 거리와 동일하게 되도록 하며, 댐핑 상수 α를 증가시킨다.
보다 구체적으로, 0.1at% 아래에서는 댐핑 상수 α를 감소시키는 충분한 효과가 얻어질 수 없기 때문에, 하한은 0.1at%≤a로 설정되는 것이 바람직하다.
보다 안정적인 BCC 구조를 갖는 Nb, Mo, W, Ta 또는 Re가 원소 L용으로 사용되는 것이 더욱 바람직하다.
원소 M와 같이, 원소 L이 BCC 구조를 갖는 FeCoNi에 첨가되면, FeCoNi 합금 의 BCC 구조의 격자 상수는 유익하게 증가될 수 있다. 그 결과, 스페이서 층(4)으로서 자주 사용되는 MgO (100) 평면상의 오정합 양은 영역 저항을 줄이도록 적당히 감소된다.
(1-2-1), (1-2-2), 및 (1-2-3)에서 설명된 BCC 구조를 갖는 FeCoNi 합금은 (100) 평면 배향을 갖는다. 자유층(2)의 배향과 스페이서 층(4)의 배향의 관계는 다음과 같다.
(100) 스페이서 층 // (100) 자유층
[100] 스페이서 층 // [110] 자유층
여기에서 //는 평행을 의미한다.
(1-2-4) 첨가제 4
식 (1)은 부피가 감소된 MR 소자, 보다 구체적으로, 두께가 감소된 자유층이 또한 스위칭 전류를 감소시킬 수 있다는 것을 나타낸다. 이는, 스핀 주입 기입에서, 스핀 주입에 의해 자유층에 작용하는 토크가 인터페이스 근처(≤3nm)에만 작용하기 때문에, 자유층이 두꺼워질 때 이 토크로부터 자유로운 부분이 증가하여, 스위칭 전류가 증가하기 때문이다.
스위칭 전류는 자유층을 얇게 함으로써 감소될 수 있다. 그러나, 자유층이 단순히 얇게 되면, MR 소자는 열 저항으로 인해 열화된다. 이는 불리하게도 MRAM의 메모리 셀의 데이터 유지 특성을 열화시킨다.
이 때문에, 높은 자기 이방성의 에너지가 자유층에 주어지고, 자유층은 소정의 열 저항을 유지하면서 부피가 감소될 수 있다. 열 저항에 관련해서, 다음의 식 이 만족된다.
Δ = Ke·V/(kb·T)
여기에서,
Δ: 열 저항,
Ke: 유효 자기 이방성 에너지,
V: 자유층의 볼륨(= S(자유층의 영역)·t(자유층의 두께)),
kb: 볼쯔만 상수,
T: 온도.
따라서, 소정의 온도에서, 열 저항 Δ 및 자유층 영역 S가 상수이면, 증가된 유효 자기 이방성 에너지 Ke는 자유층 두께 t가 작게 되도록 한다.
수직 자기막(예를 들어, 도 2) 및 면내 자기막(예를 들어, 도 1)상의 유효 자기 이방성 에너지 Ke는 서로 상이하다. 수직 자기막상의 유효 자기 이방성 에너지 Ke는 일반적으로 다음 식으로 표현된다.
Ke = Ku - 4πMs2
한편, 면내 자기막상에서는 다음 식이 만족한다.
Ke = Ku + Ks
여기에서,
Ks: 형상 자기 이방성 에너지.
따라서, 본 발명의 일 실시예에 따른 MR 소자의 자유층(2)은 조성식 Fe1 -x-yCoxNiy(0≤x+y≤1, 0≤x, y≤1)로 표현되는 재료로 형성되는 자기 합금이고, Ru, Rh, Pd, Os, Ir, Pt, Au, 및 Ag로부터 선택된 적어도 하나의 원소 X를 포함한다. 원소 X의 조성 범위는 20at% 내지 80at%인 것이 바람직하다. 원소 X는 자유층(2)에 높은 단축 자기 이방성 에너지 Ku를 제공하여, 자유층(2)의 부식 내성(corrosion resistance)을 향상시킬 수 있다. 자유층(2)이 높은 단축 자기 이방성 에너지 Ku를 가지면, 유효 자기 이방성 에너지 Ke는 증가될 수 있다. 원소 X가 자기 원소가 아니기 때문에, 원소 X가 첨가되면, 포화 자기 Ms는 재료의 전체 부피만큼 감소된다. 이는 또한 스핀 주입 자기 스위칭 전류의 감소에 기여한다.
자유층(2)이, 소정의 동일한 값을 갖는 유효 자기 이방성 에너지 Ke를 얻기 위해 높은 단축 자기 이방성 에너지 Ku를 가지면, MR 소자 형상에 기초한 형상 자기 이방성 에너지 Ks는, 방정식 (3)으로부터 명확한 바와 같이 상대적으로 감소될 수 있다. 그 결과, MR 소자의 특성의 크기에 대한 의존도가 감소하고, MR 소자를 사용하는 MRAM의 MR 소자(메모리 셀)의 크기에 있어서의 변동에 대한 저항이 향상된다. MR 소자의 소형화로서, MR 소자 크기에 있어서의 변동에 의해 야기되는 특성의 변동이 눈에 띄게 된다. 이 때문에, 이 실시예를 이용함으로써, 작은(작은 형상의) MR 소자가 크기의 변동과 관련되지 않고 실현될 수 있다.
원소 X가 자유층(2)의 적절하게 균일한 결정 배향으로 자유층(2)에 적절하게 첨가되면, 막 표면에 대해 수직인 자기 이방성이 달성될 수 있다. 보다 구체적으로, 원소 X가 첨가된 FeCoNi 합금막의 결정 구조 및 배향은, FeCoNi 합금에 수직 자기 이방성을 제공할 수 있도록 제어된다.
보다 구체적으로, (001) 평면 배향을 갖는 육각형의 밀집(HCP;hexagonal close-packed) 구조를 갖는 CoFeNi-X 합금, (111) 평면 배향을 갖는 FCC 구조를 갖는 CoFeNi-X 합금, 및 (001) 평면 배향을 갖는 면심 사각형(FCT;face-centered tetragonal) 구조를 갖는 FeCoNi-X 합금이 사용될 수 있다. FCT 구조 합금은 질서 구조를 갖는다. 질서 구조상의 결정 구조로서, L10 구조 및 L12 구조가 공지되어 있다. L10 구조 및 L12 구조를 갖는 질서 구조의 상을 형성하기 위해, 원소 X의 조성 범위가 20at%와 80at% 사이에 있는 것이 바람직하다. 열 처리는 질서 구조상을 형성하도록 요구된다. 상기 조성 범위에서, L10 구조 및 L12 구조를 갖는 질서 구조상은 적절한 열 처리에 의해 용이하게 형성될 수 있다. L10 구조의 질서 구조상은 40at%와 60at% 사이의 원소 X의 조성 범위내에서 용이하게 형성된다. 질서 구조상 L12 구조는 20at%와 40at% 사이 및 60at%와 80at% 사이의 원소 X의 조성 범위에서 용이하게 형성된다.
(1-2-5) MR 소자의 추가 구조
다음의 실시예는 (첨가제 원소로서 지칭될) 원소 N, M, 또는 L이 첨가되는 실시예에 더해질 수 있다. 보다 구체적으로, 자유층(2)내의 첨가제 원소는, 위치가 스페이서 층(4)에 근접하게 됨에 따라 그 위치에서의 함유량이 감소하는 그러한 농도 분포를 갖는다. 이는, 비자기 원소인 첨가제 원소의 농도가 스페이서 층(4)과 자유층(2) 사이의 인터페이스 근처에서 감소하여, MR 소자(1)의 MR율을 높게 유지시킬 수 있기 때문이다. 첨가제 원소의 양이 인터페이스 근처에서 작기 때문에, 첨가제 원소에 의해 야기되는 궤도각 모멘텀(orbital angular momentum)이 감소하고, 인터페이스 근처의 자유층(2)의 스핀 주입에 의한 토크 애플리케이션의 효율이 향상된다.
도 7에 도시된 바와 같이, 상술한 바와 같이 농도 분포를 형성하기 위해서, 자유층(2)과 스페이서 층(4) 사이의 첨가제 원소로부터 자유로운 인터페이스 자유층(2)을 주입하여 자유층(2)이 이중층이 되도록 하는 양호한 방법이 사용될 수 있다. 보다 구체적으로, 인터페이스 자유층(2)은 조성식 Fe1 -x- yCoxNiy(0≤x+y≤1, 0≤x≤1, 0≤y≤1)로 표현되는 자기 합금으로 구성된다. 이 경우에, 인터페이스 자유층(2)은 BCC 구조인 것이 바람직하다. 이 경우의 FeCoNi 합금의 합성은 Fe1 -x-yCoxNiy(0≤x+y＜0.2, 0≤x＜0.2, 0≤y＜0.2)이다.
자유층(2)은 설명 (1-2-1), (1-2-2), 및 (1-2-3)에 따른 FeCoNi 합금에 원소 N, M, 또는 L을 첨가함으로써 획득되는 재료로 구성된다.
인터페이스 자유층(2)을 갖는 MR 소자는 적절한 온도에서 어닐링된다. 그 결과, 첨가제 원소는 자유층(2)으로부터 인터페이스 자유층(2)으로 확산되어, 위치 가 스페이서 층(4)에 근접함에 따라 그 위치에서의 함유량이 증가하는 그러한 농도 분포를 실현할 수 있도록 한다.
상술한 바와 같은 농도 분포는 또한, 도 8에 도시된 바와 같이, Ru, Rh, Pd, Os, Ir, Pt, 및 Au로부터 선택된 적어도 하나의 원소 X로 형성된 캡층(22)이 첨가제 원소로부터 자유로운 자유층(2)상에 형성된 다음, 적절하게 어닐링되도록 실현될 수 있다. 자유층(2)은 일반적으로 BCC 구조를 가지며, 원소 N, M, 및 L 중 임의의 하나를 설명 (1-2-1), (1-2-2), 및 (1-2-3)에 따라 배향된 FeCoNi 합금 (100)-평면에 첨가함으로써 획득되는 재료로 구성된다. 캡층(22)으로서, FCC 구조를 가지며 (100)-평면-배향인 재료가 사용되는 것이 바람직하다.
스페이서 층(4)의 인터페이스상의 첨가제 원소의 농도를 감소시킴으로써, 첨가제 원소에 의한 스위칭 전류 감소 효과가 얻어지고, MR 소자(1)의 MR율이 높게 유지될 수 있다. 이는, MR율이 스페이서 층(4)과 자유층(2) 사이의 인터페이스의 상태에 상당히 의존하기 때문이다.
자유층(2)에서의 첨가 원소의 농도 기울기는, 에너지 분산형 X-레이 회절(EDX) 또는 전자 에너지 손실 분광법(EELS)에 의해 MR 소자에 이용되는 층들의 단면상의 막 표면에 수직한 방향으로 조성을 선 분석하여 식별될 수 있다.
(1-2-6) 자유층의 원자 구조
본 발명의 실시예들에 따른 자유층(2)은 바람직하게 L10 질서 구조상 또는 L12 질서 구조상을 갖는다. L10 질서 구조상과 L12 질서 구조상을 갖는 FeCoNi 합 금이 매우 높은 결정 자기 이방성 에너지(Kc)를 가하기 때문에, FeCoNi 합금은 단축의 자기 이방성 에너지(Ku)를 증가시키는데 유용하다. 전술한 바와 같이, 높은 단축의 자기 이방성 에너지(Ku)는 고내열성을 유지하면서 스위칭 전류를 줄일 수 있다.
L10 질서 구조상과 L12 질서 구조상의 형성은 X-레이 회절법과 전자 회절법에 의해 체크된다. 양 방법에서는, 각 원자의 전자 산란의 강도를 이용한 구조 인자 계산에 의해 회절 강도가 얻어진다. 질서도는, 일반적으로 나타나는 (002) 회절과 소멸 규칙이 질서에 따라 손실됨에 따라 나타나는 규칙 격자 피크인 (001) 피크와 관련하여 구해진다. 또한, 질서도는 (001) 피크와 (002) 피크 간의 비로부터 계산된다.
한편, L10 질서 구조상 또는 L12 질서 구조상은, Fe, Co 및 Ni 중 하나의 원소와 Ru, Rh, Pd, Os, Ir, Pt, Au 및 Ag 중 하나의 원소의 이원 합금이 마스터 합금으로 고려될 때 얻어지는 결정 구조로 규정된다. 예컨대, L10 구조 합금으로는, FePt 질서 합금, FePd 질서 합금, CoPt 질서 합금 등이 주어진다. L12 구조 합금으로는, Co3Pt 질서 합금, Fe3Pt 질서 합금, Fe3Pd 질서 합금 등이 주어진다.
특히, L10 질서 구조상을 갖는 FePt 합금 또는 CoPt 합금이 5×106erg/cc 이상의 높은 결정 자기 이방성 에너지(Kc)를 갖고, FCT 구조를 가지며, (001)-평면-배향일 때, FePt 합금 또는 CoPt 합금은 바람직하게 강한 수직의 자기 이방성을 가 한다. L12 구조를 갖는 Fe3Pt 합금, 및 L12 질서 구조상을 갖는 Co3Pt 합금은 FCT 구조를 가지며, 1×106erg/cc 이상의 높은 결정 자기 이방성 에너지(Kc)를 나타낸다. V, Cr 및 Mn으로부터 선택된 원소가 L10 질서 구조상을 갖는 Fe3Pt 합금 또는 L12 질서 구조상을 갖는 FePt 합금에 첨가될 때, 포화 자화(Ms)는 첨가량에 따라 매우 줄어든다. 이는, V, Cr 및 Mn의 스핀 방향이 Fe의 스핀 방향과 반대이기 때문이다. 또한, 이것은 FeMn, FeCr 등이 반강자 특성을 갖는다는 점과 유사하다. 댐핑 상수(α) 또한 감소하는 경향이 있다. V, Cr 및 Mn은 Fe 대용으로 고체 용해된다.
자화-자계(M-H) 곡선에서, 수직 자화는, 비자계에서의 잔류 자화(Mr)와 포화 자화(Ms) 간의 비(Mr/Ms)가 0.5 이상인 상태를 말한다. MR 소자의 자기저항 효과비-자계(MR-H) 곡선에서, 수직 자화는, 비자계에서의 잔류 상태의 MR비(MRr)와 역평행 자화에서의 최대 MR비(MRs) 간의 비(MRr/MRs)가 0.5 이상인 상태를 말한다.
원소 N이 L10 질서 구조상 또는 L12 질서 구조상을 갖는 FeCoNi 합금으로 형성된 자유층(2)에 첨가될 수 있다. 첨가량은 바람직하게 0.5 at% ~ 10 at%로 설정된다. 이 양이 0.5 at% 미만이면, 충분한 첨가 효과를 볼 수 없다. 아울러, 스위칭 전류가 댐핑 상수(α)의 감소를 통해 줄어들 수 있다. 첨가량이 10 at%보다 커지면, L10 또는 L12 질서 구조상에 대한 질서 온도가 증가하고, 질서가 방해받고, 질서도가 악화된다.
V, Cr 및 Mn이 Fe에 대해 완전 고용체이기 때문에, 이러한 V, Cr 및 Mn은 질서 결정 구조를 불안정하게 하지 않는다. MRAM에 대한 MR 소자으로 이러한 MR 소자를 이용하기 위해, X-레이 회절 이미지의 (001) 피크와 (002) 피크에 의해 계산된 질서도는 0.6 이상이어야 한다. 0.8 이상의 질서도가 바람직하다. 질서도가 0.6 미만이면, 패터닝된 MR 소자에서의 스핀 주입 자기 스위칭 전류가 변동할 가능성이 크다.
원소 M 또는 L이 L10 질서 구조상 또는 L12 질서 구조상을 갖는 FeCoNi 합금으로 형성된 자유층(2)에 첨가될 수도 있다. 첨가량은 바람직하게 0.5 at% ~ 10 at%로 설정된다. 이 양이 10 at%보다 크면, 자유층(2)은 비결정 구조를 갖고, 질서 구조를 갖지는 않는다. 이 양이 0.5 at% 미만이면, 충분한 첨가 효과를 볼 수 없다.
L10 질서 구조상 또는 L12 질서 구조상을 갖는 자유층(2)은 수직 자기막 역할을 하도록 (001)-평면-배향이다. 이러한 수직 자기막이 자유층(2)으로 이용될 때, 수직 자기막은 바람직하게 핀층(3)으로 이용된다. 이러한 구성에 있어, 핀층(3)의 두께는 바람직하게 자유층(2)의 두께보다 두껍다. 이는 스위칭 전류에 대한 핀층(3)의 안정성을 개선하기 위해 핀층(3)의 자화량을 자유층(2)의 자화량보다 크게 하는 것을 필요로 한다. 실제로, 핀층(3)의 단축의 자기 이방성 에너지(Ku) 또는 보자력 또한 자유층(2)의 Ku 또는 보자력보다 커야 한다.
인터페이스 자유층(21)은 L10 질서 구조상 또는 L12 질서 구조상을 갖고, 원 소 N, M 및 L 중 어느 하나가 첨가된 자유층(2)과 스페이서층(4) 간에 형성될 수 있다. 이러한 인터페이스 자유층(21)은 바람직하게 BCC 구조를 갖는 FeCoNi 합금으로 구성된다. 이러한 경우의 FeCoNi 합금의 조성은 Fe1 -x-yCoxNiy(0≤x+y<0.2, 0≤x<0.2, 0≤y<0.2)이다. (1-2-1), (1-2-2) 및 (1-2-3)의 기재에 따라 원소 N, M 및 L 중 어느 하나가 인터페이스 자유층(21)에 첨가될 수 있다. 인터페이스 자유층(21)의 두께는 0.5nm ~ 2nm로 설정된다. 이 두께가 0.5nm 미만이면, 인터페이스 자유층(21)의 효과를 거의 얻을 수 없다. 이 두께가 2nm보다 두꺼우면, 스위칭 전류가 증가한다.
NaCl 구조를 갖는 MgO, CaO, SrO 또는 TiO 등의 산화물이 스페이서층(4)에 이용될 때, 스페이서층(4)은 바람직하게 (100)-평면-배향이다. 이 경우, L10 질서 구조상 또는 L12 질서 구조상을 갖는 자유층(2)은 바람직하게 (001)-평면-배향이다. 이때, 자유층(2)의 배향성과 스페이서층(4)의 배향성 관계는 다음과 같다.
(100) 스페이서층 // (100) 자유층
[100] 스페이서층 // [100] 자유층
(1-3) 구체적인 예
(1-3-1) 제1 예
이제, 본 발명의 특정한 실시예들에 대해 설명한다.
4-단자 측정이 수행될 수 있는 MR 소자는 다음의 프로세스에 의해 형성된다. 1㎛ 이상의 두께를 갖는 SiO2층이 열 산화법에 의해 Si 기판의 표면상에 형성된다. 하부 접속 패턴이 트렌치에 의해 기판상에 형성된다. 하부 전극 역할을 하는 Cu가 다마신 방법에 의해 트렌치에 매립된다. DC 마그네트론 스퍼터링 방법을 이용해, 본 발명의 일 실시예에 따른 MR 소자를 형성한다. 이 MR 소자는 도 1 등에서의 구조를 포함하는 도 9의 구조를 갖는다.
보다 구체적으로 말하면, 도 9에 도시된 바와 같이, MR 소자는 상부로부터 차례로 배열되어 있는 캡층(23), 자유층(2), 스페이서층(4), 핀층(3), 반강자성층(24) 및 하부층(25)을 구비하고 있다. 핀층(3)은 상부로부터 차례로 배열되어 있는 강자성층(11), 중간층(12) 및 강자성층(13)으로 구성된 SAF 구조를 갖는다.
전술한 단계들에 의해 형성된 구조는 1.5T의 자계와 진공 상태에서 375℃로 어닐링된다. 그 후, MR 소자는 TiN 또는 Ta 등의 하드 마스크 물질을 이용한 이온 에칭에 의해 패터닝된다. 이어서, SiN으로 형성된 보호막과, SiO2로 형성된 층간막이 형성된다. 층간막의 표면은 화학적 기계 연마(CMP)에 의해 평탄화 및 연마되어 MR 소자부의 상부 표면을 노출시킨다. 그 후, 패터닝에 의해 상부 전극이 형성된다.
이제, 형성된 MR 소자의 세부 구성에 대해 설명한다. 마크(/) 사이에 낀 물질들은 도 9에 도시되어 있는 MR 소자의 (상부로부터 차례로 배열된) 각각의 층들로서 표시된다. [] 안의 값은 막 두께(단위는 nm임)를 표시하고, 조성 단위는 at%이다. MR 소자에서의 자기층은 동상 자화를 갖는다.
비교예:
Ta[5]/Fe[2]/MgO[0.7]/Co40Fe40B20[3]/Ru[0.85]/CoFe[3]/PtMn[15]/Ta[5]
예 1:
Ta[5]/Fe95V5[2]/MgO[0.7]/Co40Fe40B20[3]/Ru[0.85]/CoFe[3]/PtMn[15]/Ta[5]
예 2:
Ta[5]/Fe97Cr3[2]/MgO[0.7]/Co40Fe40B20[3]/Ru[0.85]/CoFe[3]/PtMn[15]/Ta[5]
예 3:
Ta[5]/Fe97Mn3[2]/MgO[0.7]/Co40Fe40B20[3]/Ru[0.85]/CoFe[3]/PtMn[15]/Ta[5]
비교예와 예 1 내지 예 3에 따른 MR 소자를 이용해, 영역 저항(RA), MR비 및 스핀 주입 자화 스위칭 전류 밀도(Jc)를 구한다. MR 소자의 크기와 모양으로는, 100nm의 폭과 200nm의 길이를 각기 갖는 타원이 얻어진다. 1㎲의 펄스 폭을 갖는 DC 펄스 전류로 전류 밀도(Jc)를 구한다. 구한 결과들이 다음의 표에 도시되어 있다. 스위칭 전류 밀도(Jc)는 핀층(3)으로의 자유층(2)의 자화를 평행으로부터 역평행으로 제각기 스위칭하기 위한 스위칭 전류 밀도의 평균이다.
RA(Ω㎛2) MR비(%) Jc(MA/㎠)
비교예 15 150 4.8
예 1 15 130 1.8
예 2 12 123 2.3
예 3 13 110 2.1
표 1에 도시된 바와 같이, V, Cr 또는 Mn을 첨가함으로써 스위칭 전류 밀도(Jc)의 현저한 감소 효과를 얻을 수 있다.
상부로부터 차례로 배열되어 있는 Ta[5]/FeV[5]/MgO[3]/Ta[5]/기판으로 형성된 적층 구조를 이용함으로써, FMR(ferromagnetic-resonance) 측정에 의해 댐핑 상수(α)를 구한다. 그 결과는, V가 Fe에 첨가될 때, 5 at% 첨가에 있어 상대적으로 최소치인 상수를 보였다. 20 at%를 초과하는 첨가량에 있어서는, V가 첨가되지 않고 얻어진 댐핑 상수(α)보다 큰 댐핑 상수(α)가 얻어졌다. Mn 또는 Cr의 첨가의 경우에도, 동일한 경향을 갖는 결과가 얻어졌다.
FeV로 형성된 자유층(2)을 갖는 MR 소자(제1 실시예에서의 구조)에서는, MR비에 대한 V의 첨가량의 의존성을 측정하는 경우, MR비가 대략 20 at%에서 현저히 악화되었다. 이와 유사하게, FeMn으로 형성된 자유층(2)과 FeCr로 형성된 자유층(2)을 갖는 MR막(제2 및 제3 예)에서, MR비가 측정된다. 그 결과는, MR비가 대략 15 at% 및 18 at%에서 현저히 악화되는 것을 보였다.
(1-3-2) 제2 예
제1 예와 동일한 단계들에 의해 MR 소자를 형성한다. MR 소자의 크기는 100nm×100nm이다. 각각의 층들의 물질과 두께는 다음과 같다. 제1 예에서와 같이, 마크(/) 사이에 낀 물질들은 상부로부터 순차 배열된 각각의 층들로서 표시된다. [] 안의 값은 막 두께(단위는 nm임)를 표시하고, 조성 단위는 at%이다.
비교예:
Ta[5]/Fe50Pt50[1.5]/MgO[0.65]/Co40Fe40B20[2]/Fe50Pt50[30]/Pt[10]/Cr[20]/MgO/하부층
예 1:
Ta[5]/(Fe0 .95V0 .5)50Pt50[1.5]/MgO[0.65]/Co40Fe40B20[2]/Fe50Pt50[30]/Pt[10]/Cr[20]/MgO/하부층
예 2:
Ta[5]/(Fe0 .97Cr0 .3)50Pt50[1.5]/MgO[0.65]/Co40Fe40B20[2]/Fe50Pt50[30]/Pt[10]/Cr[20]/MgO/하부층
예 3:
Ta[5]/(Fe0 .97Mn0 .3)50Pt50[1.5]/MgO[0.65]/Co40Fe40B20[2]/Fe50Pt50[30]/Pt[10]/Cr[20]/MgO/하부층
모든 FePt 기반 합금막의 L10 질서 구조상은 X-레이 회절 이미지로부터 관찰되고, 비교예와 예 1 내지 예 3의 질서도는 0.8 이상이며, 원소 첨가로 인해 야기되는 질서도의 현저한 악화는 관찰되지 않았다.
MR 소자의 모든 자기막은 자화막에 대하여 수직이었다. X-레이 회절 영상에 따르면, 모든 예의 자유층은 우선적으로 (001)-평면-배향이었다.
비교예와 상기 예에 따른 MR 소자에 대하여, MR비 및 스핀 주입 자화 스위칭 전류 밀도가 4-단자법에 의해서 구해졌다. 그 결과는 표 2에 도시된 바와 같다.
RA(Ωμm2) MR비(%) Jc(MA/cm2)
비교예 12 110 110
예 1 13 105 78
예 2 14 95 82
예 3 13 80 81
표 2에 나타난 바와 같이, 수직 자화를 갖는 MR 소자에서도, V, Cr 또는 Mn을 추가함으로써 스위칭 전류 밀도 Jc를 감소시키는 현저한 효과가 획득되었다.
이론적인 측면으로부터, 페르미(Fermi) 에너지에서의 상태의 밀도가 제1 원리 계산의 결과에 기초하여 비교되는 때에, Mn, Cr 및 V에서 필수 댐핑 상수(essential damping constant)가 감소될 수 있음이 제안되었다. 그 효과는 V에서 특히 크다.
L10 질서 구조상을 갖는 Fe100 - xPdx(x: 40-60at%) 합금 자유층을 이용하는 경우에도, 스핀 주입 자화 스위칭 전류 밀도 Jc에 관하여 전술한 첨가제에서 전술한 것과 동일한 효과가 획득되었다. 스핀 주입 자화 스위칭 전류 밀도 Jc의 감소 비율은 모든 첨가 원소 및 첨가된 첨가제의 양에 대하여 실질적으로 동일하였다. Fe50Pd50 합금 자유층을 이용하는 경우에, 스핀 주입 자화 스위칭 전류 밀도 Jc는 실질적으로 동일한 층 구조에서 약 10MA/cm2이었다.
또한, L10 질서 구조상을 갖는 FePt 합금막 또는 FePd 합금막에서, 측정된 댐핑 상수는 Cr, Mn 또는 V가 첨가되었는지 여부에 관계없이 (001) 배향성 및 L10 질서 구조상의 (001) 규칙 격자 피크로부터 획득된 질서도에 상당히 의존한다. (001) 배향성이 양호한 때에는 댐핑 상수가 감소한다. 이러한 결과는 질서도가 증가함을 시사한다. 따라서, L10 질서도가 증가함에 따라 댐핑 상수가 감소된다.
(001) 배향성 및 자유층의 편평함의 측면에서, MR 막의 하부층이 중요하다. FePt 핀층 바로 아래의 Pt 층의 하부 층으로서 20nm의 Cr 층이 (001) 배향된 TiN, CrN, VN 또는 NbN 막 등으로 대체될 수 있다. 이러한 경우에도, 동일한 효과가 얻어질 수 있으며, 열 저항이 개선될 수 있다. 전술한 막의 최적의 두께는 5 내지 20nm이다.
L10 질서 구조상의 (001) 규칙 격자 피크를 증가시키고 질서도를 향상시키는 관점에서, 전술한 첨가 원소에 첨가하여 Cu 및 Zn을 첨가하는 것이 보다 바람직하다. 첨가제의 양은 1% 이상 10% 미만으로 조정된다. Cu 및 Zn은 L10 질서 구조상에서 Fe, Co 및 Ni로 대체된다.
수직 자화막을 갖는 MR 막에서, 반자계의 감소에 기인하는 댐핑 상수의 감소 효과가 MR 소자의 크기에 따라 예상될 수 있다. 반자계 효과를 감소시키기 위하여, MR 소자 크기가 100nmΦ 이하인 것이 보다 바람직하다. 이것은, 크기가 100nmΦ를 초과하는 경우에는 반자계의 감소 비율이 낮아서, 매트 막(mat file)으로부터의 유속 역전 행동(flux reversal behavior)에서의 차이를 발견하는 것이 어렵기 때문이다.
(1-3-3) 제3 예
예 1에서와 동일한 적층 구조를 갖는 MR 소자가 예 1에서와 동일한 단계에 의해서 형성되었다. MR 소자의 크기는 100nm×100nm이다. 각 층의 재료 및 두께는 다음과 같다. 예 1의 설명에서와 같이, / 표시 사이에 개재된(sandwitched) 재료는 상부로부터 순서대로의 개별적인 층으로 표시된다. [] 내의 값은 막 두께를 표시하며(단위는 nm), 조성 단위는 %이다.
비교예:
Ta[5]/Co50Fe50[2]/MgO[0.75]/Co40Fe40B20[3]/Ru[0.85]/CoFe[3]/PtMn[15]/Ta[5]
예 1:
Ta[5]/(Co0 .5Fe0 .5)97Si3[2]/MgO[0.75]/Co40Fe40B20[3]/Ru[0.85]/CoFe[3]/PtMn[15]/Ta[5]
예 2:
Ta[5]/(Co0 .5Fe0 .5)97.5Ge2 .5[2]/MgO[0.75]/Co40Fe40B20[3]/Ru[0.85]/CoFe[3]/PtMn[15]/Ta[5]
예 3:
Ta[5]/(Co0 .5Fe0 .5)98Ga2[2]/MgO[0.75]/Co40Fe40B20[3]/Ru[0.85]/CoFe[3]/PtMn[15]/Ta[5]
예 4:
Ta[5]/(Co0 .5Fe0 .5)97Ta3[2]/MgO[0.75]/Co40Fe40B20[3]/Ru[0.85]/CoFe[3]/PtMn[15]/Ta[5]
예 5:
Ta[5]/(Co0 .5Fe0 .5)97.5Sr2 .5[2]/MgO[0.75]/Co40Fe40B20[3]/Ru[0.85]/CoFe[3]/PtMn[15]/Ta[5]
예 6:
Ta[5]/(Co0 .5Fe0 .5)98W2[2]/MgO[0.75]/Co40Fe40B20[3]/Ru[0.85]/CoFe[3]/PtMn[15]/Ta[5]
예 7:
Ta[5]/(Co0 .5Fe0 .5)97Nb3[2]/MgO[0.75]/Co40Fe40B20[3]/Ru[0.85]/CoFe[3]/PtMn[15]/Ta[5]
예 8:
Ta[5]/(Co0 .5Fe0 .5)96.5Mo3 .5[2]/MgO[0.75]/Co40Fe40B20[3]/Ru[0.85]/CoFe[3]/PtMn[15]/Ta[5]
비교예와 예의 MR 소자에 대해서는, MR비 및 스위칭 전류 밀도 Jc가 구해졌다. 그 결과는 표 3에 나타난 바와 같다.
RA(Ωμm2) MR비(%) Jc(MA/cm2)
비교예 15 150 4.8
예 1 15 130 3.0
예 2 12 123 3.1
예 3 13 110 2.9
예 4 10 125 3.0
예 5 13 110 2.8
예 6 11 105 3.2
예 7 13 103 2.9
예 8 11 105 3.1
표 3에 나타난 바와 같이, 스위칭 전류 밀도 Jc를 감소시키는 현저한 효과는 Si, Ge, Ga, Ta, Sr, W, Nb 및 Mo를 첨가함으로써 획득되었다.
Co0 .5Fe0 .5에 첨가된 Si의 양이 연구되었다. 평가될 MR 소자는 상부에서 순서대로 Ta[5]/CoFeSi[5]/MgO[3]/Ta[5]/기판([]안의 값은 두께이며, 단위는 nm임)으로 형성되는 적층 구조를 가진다. 평가의 결과로서, 첨가제의 양이 5%이하인 때에, BCC 구조에 기인하는 명백한 피크가 X-레이 회절 측정에 의해서 관찰되었다. 평면 횡전자기 파장(TEM) 관찰에서, 첨가제의 양이 5%를 초과하는 때에 CoFeSi 층의 볼륨의 50% 이상이 비정질 구조를 갖는 것이 확인되었다. 그 양이 10% 이상인 때에는 전체 CoFeSi층이 비정질 구조에 의해서 구성되었다. 댐핑 상수 α가 FMR 측정법에 의해서 측정된 때에, 상대적인 최소값은 약 3%의 첨가된 Si 양에서 획득되었다. 이러한 경향은 Ge 또는 Ga에도 적용된다.
Co0 .5Fe0 .5에 첨가된 Ta의 양이 연구되었다. 평가될 MR 소자는 상부에서 순서대로 배열되는 Ta[5]/CoFeTa[5]/MgO[3]/Ta[5]/기판([] 내의 값은 두께이며, 단위는 nm임)으로 형성되는 적층 구조를 가진다. 평가의 결과, 첨가제의 양이 10% 이하인 때에, BCC 구조에 기인하는 명백한 피크가 X-선 회절 측정에 의해서 관찰되었다. 평면 TEM 관찰에서, 첨가제의 양이 10%를 초과하는 때에 CoFeTa 층의 볼륨의 50% 이상이 비정질 구조를 갖는 것이 확인되었다. 그 양이 20% 이상인 때에, 전체 CoFeTa 층이 비정질 구조로 구성되었다. 이러한 경향은 Sr, Ti, Y, Zr, Nb, Mo, Tc, Hf, W 및 Re에도 적용된다.
전술한 모든 MR 소자 및 MR 막은 스핀 주입 자화 스위칭 소자 및 이를 이용하는 MRAM에 적용될 수 있을 뿐만 아니라, 영역 벽 이동가능형 소자(domain wall movable-type element)및 이를 이용하는 메모리에도 적용할 수 있을 것이다.
(2) MRAM
항목 (1)에서 기술한 MR 소자를 이용하는 스핀 주입 기록 MRAM이 아래에 기술될 것이다.
도 10은 본 발명의 일 실시예에 따른 MRAM의 한 메모리 셀의 기초부를 도시하는 단면도이다. 도 10에 도시된 바와 같이, MR 소자(1)의 상부 표면은 상부 전극(31)을 통해서 비트 라인(32)에 접속된다. MR 소자(1)의 하부 표면은 하부 전극(33), 도전층(인입선, 34) 및 플러그(35)를 통해서 반도체 기판(36) 상의 소스/드레인 확산 영역(37a)에 접속된다.
소스/드레인 확산 영역(37a)은 소스/드레인 확산 영역(37b), 반도체 기판(36) 상에 형성되는 게이트 절연막(38) 및 게이트 절연막(38) 상에 형성되는 게이트 전극(39)과 함께 선택 트랜지스터(Tr)를 구성한다. 선택 트랜지스터(Tr) 및 MR 소자(1)는 MRAM의 하나의 메모리 셀을 구성한다.
소스/드레인 확산 영역(37b)은 플러그(41)를 통해서 다른 비트 라인(42)에 접속된다.
플러그(35)는 하부 전극(33) 및 플러그(35)를 서로 간에 직접 접속하는 데에 인입선(34)을 이용하지 않고서 하부 전극(33) 아래에 형성될 수 있을 것이다.
비트 라인(32, 42), 전극(33, 34), 도전층(34) 및 플러그(35, 36)는 W, Al, AlCu, Cu 등으로 이루어진다.
각각 도 10에 도시된 복수의 메모리 셀들은 매트릭스 형태로 배열되어 MRAM의 메모리 셀 어레이를 형성한다. 도 11은 본 발명의 실시예에 따른 MRAM의 기초부를 도시하는 회로도이다.
도 11에 도시된 바와 같이, 각각 MR 소자(1)에 의해서 구성되는 복수의 메모리 셀(53)과 선택 트랜지스터(Tr)가 매트릭스 형태로 배열된다. 한 열(column)에 속하는 메모리 셀(53)의 한 단자가 동일한 비트 라인(32)에 접속되고, 다른 단자는 동일한 비트 라인(42)에 접속된다. 동일한 행(row)에 속하는 메모리 셀(35)의 게이트 전극(워드 라인, 39)이 서로 접속되며, 행 디코더(51)에도 접속된다.
비트 라인(32)은 트랜지스터와 같은 스위치 회로(54)를 통해서 전류 소스/싱크 회로(55)에 접속된다. 비트 라인(42)은 트랜지스터와 같은 스위치 회로(56)를 통해서 전류 소스/싱크 회로(57)에 접속된다. 전류 소스/싱크 회로(55, 57)는 기록 전류(스위칭 전류)를 접속된 비트 라인(32, 42)에 제공하거나, 비트 라인(32, 42)로부터 기록 전류를 인입한다.
비트 라인(42)은 판독 회로(52)에 접속된다. 판독 회로(52)는 비트 라인(32)에 접속될 수 있을 것이다. 판독 회로(52)는 판독 전류 회로, 감지 증폭기 등을 포함한다.
기록시에, 스위치 회로(54, 56) 및 기록될 메모리 셀에 접속된 선택 트랜지스터(Tr)가 턴 온되어 타깃 메모리 셀로 통하는 전류 경로를 형성한다. 기록될 정보에 따라, 전류 소스/싱크 회로(55, 57) 중 하나가 전류 소스로서 기능하며, 다른 하나가 전류 싱크로서 기능한다. 그 결과, 기록 전류가 기록될 전류에 대응하는 방향으로 흐른다.
기록 레이트(rate)에 대하여, 스핀 주입 기록이 수 나노초에서 수 마이크로초의 범위의 펄스폭을 갖는 전류에 의해서 수행될 수 있다.
판독시에, 판독 전류 회로는 자화 스위칭을 일으키기에는 너무 작은 판독 전류를 기록시에 지정된 MR 소자(1)에 공급한다. 판독 회로(32)는 MR 소자(1)의 자화 상태에 따른 저항에 의해서 야기되는 전류값 또는 전압값을 기준 값과 비교하여 저항 상태를 결정한다.
판독시에, 전류 펄스 폭은 바람직하게 기록시의 전류 펄스 폭보다 작다. 이러한 방식으로, 판독시의 전류에 의한 잘못된 기록이 감소될 수 있다. 이것은 기록 전류의 펄스 폭이 작은 때에는 기록 전류 값의 절대값이 증가한다는 사실을 전제로 한다.
전술한 바와 같이, 본 발명의 실시예의 자기저항 효과 장치에 따르면, 자유층(2)은 BCC 구조를 갖는 FeCoNi 합금으로 이루어지며, 소정의 원소(M, N 또는 L)가 첨가되었다. 이러한 이유로, 첨가된 원소에 따라서, 스핀 오비탈의 상호 작용이 감소되어, 즉 자유 전자가 국부화되어(localized), MR 소자의 댐핑 상수 α가 감소한다. 그 결과, MR 소자의 스위칭 전류가 감소할 수 있다.
실시예에 따른 자기저항 효과 장치에 따르면, 자유층(2)은 BCC 구조를 갖는 FeCoNi 합금으로 이루어지며, 소정의 원소(X)가 첨가되었다. 이러한 이유로, 열저항성 자유층이 단축 자기 이방성 에너지 Ku의 증가를 통해서 얇게 되어, 스위칭 전류를 감소시키고, 열 저항이 저하되는 것을 방지하는 것을 가능하게 한다.
실시예의 자기저항 효과 장치에 따르면, 자유층(2)과 스페이서층(4) 사이의 인터페이스 상의 원소(M, N)의 농도는 자유층(2)의 다른 부분의 농도보다 낮아진다. 이러한 이유로, 원소(M, N)의 첨가에 의한 스위칭 전류의 감소와 높은 MR비가 양립할 수 있다.
또한, 실시예의 자기저항 효과 장치에 따르면, 자유층(2)은 L10 또는 L12 질서 구조상을 갖는 FeCoNi 합금으로 이루어지고, 소정의 원소(M, N 또는 L)가 첨가된다. 이러한 이유로, 높은 단축 자기 이방성 에너지 Ku를 통해서 높은 열 저항을 유지하면서 스위칭 전류가 감소될 수 있다.
본 기술 분야의 당업자에게는 추가적인 장점 및 변형이 용이할 것이다. 따라서, 넓은 측면에서의 본 발명은 본 명세서에 도시되고 기술된 상세한 설명 및 대표적인 실시예에 한정되지 않는다. 따라서, 첨부된 특허청구범위 및 그 균등물에 의해서 규정되는 기술적 사상 또는 본 발명의 범위로부터 벗어나지 않고서 다양한 변형이 이루어질 수 있을 것이다.
도 1 내지 도 9는 각각 일 실시예에 따른 MR 소자의 기본적인 부분들을 나타내는 도면.
도 10은 일 실시예에 따른 MR 소자를 이용한 메모리 셀의 기본적인 부분을 나타내는 도면.
도 11은 일 실시예에 따른 MR 소자를 이용한 MRAM의 회로도.
<도면의 주요 부분에 대한 부호의 설명>
2: 강자성층
3: 강자성층
4: 중간층
11: 강자성층
12: 중간층
13: 강자성층
51: 행 디코더
52: 판독 회로
55, 57: 전류 소스/싱크

Claims (19)

  1. 자기저항 효과 소자로서,
    실질적으로 고정된 자화 방향을 갖는 자화 고정층;
    가변 자화 방향을 가지며, BCC 구조를 갖고 Fe1 -x- yCoxNiy(0≤x+y≤1, 0≤x≤1, 0≤y≤1)로 표현되는 자기 합금으로 형성되고, V, Cr 및 Mn 중 적어도 하나의 첨가 원소를 0＜a≤20 at％(a는 함유량)의 범위로 포함하는 자화 가변층; 및
    상기 자화 고정층과 상기 자화 가변층 사이에 배치되고, 비자기 재료로 형성되는 중간층
    을 포함하며,
    상기 자화 가변층의 자화 방향은 상기 자화 고정층, 상기 중간층 및 상기 자화 가변층을 통과하는 양방향 전류에 의해 스위칭되는
    자기저항 효과 소자.
  2. 제1항에 있어서,
    상기 첨가 원소의 양은 상기 자화 가변층 내의 위치에서 그 위치가 상기 중간층에 근접함에 따라 감소하게 되는 자기저항 효과 소자.
  3. 제1항에 있어서,
    상기 자화 가변층 및 상기 자화 고정층은 그들 각각의 막 평면에 대하여 수직 자화를 갖는 자기저항 효과 소자.
  4. 자기저항 효과 소자로서,
    실질적으로 고정된 자화 방향을 갖는 자화 고정층;
    가변 자화 방향을 가지며, BCC 구조를 갖고 Fe1 -x- yCoxNiy(0≤x+y≤1, 0≤x≤1, 0≤y≤1)로 표현되는 자기 합금으로 형성되고, Si, Ge, 및 Ga 중 적어도 하나의 첨가 원소를 0＜a≤5 at％(a는 함유량)의 범위로 포함하는 자화 가변층; 및
    상기 자화 고정층과 상기 자화 가변층 사이에 배치되고 비자기 재료로 형성되는 중간층
    을 포함하며,
    상기 자화 가변층의 자화 방향은 상기 자화 고정층, 상기 중간층 및 상기 자화 가변층을 통과하는 양방향 전류에 의해 스위칭되는
    자기저항 효과 소자.
  5. 제4항에 있어서,
    상기 첨가 원소의 양은 상기 자화 가변층 내의 위치에서 그 위치가 상기 중간층에 근접함에 따라 감소하게 되는 자기저항 효과 소자.
  6. 제4항에 있어서,
    상기 자화 가변층 및 상기 자화 고정층은 그들 각각의 막 평면에 대하여 수직 자화를 갖는 자기저항 효과 소자.
  7. 자기저항 효과 소자로서,
    실질적으로 고정된 자화 방향을 갖는 자화 고정층;
    가변 자화 방향을 가지며, BCC 구조를 갖고 Fe1 -x- yCoxNiy(0≤x+y≤1, 0≤x≤1, 0≤y≤1)로 표현되는 자기 합금으로 형성으로 형성되고, Sr, Ti, Y, Zr, Nb, Mo, Tc, Hf, Ta, W, 및 Re 중 적어도 하나의 첨가 원소를 0＜a≤10 at％(a는 함유량)의 범위로 포함하는 자화 가변층; 및
    상기 자화 고정층과 상기 자화 가변층 사이에 배치되고, 비자기 재료로 형성되는 중간층
    을 포함하며,
    상기 자화 가변층의 자화 방향은 상기 자화 고정층, 상기 중간층 및 상기 자화 가변층을 통과하는 양방향 전류에 의해 스위칭되는
    자기저항 효과 소자.
  8. 제7항에 있어서,
    상기 첨가 원소의 양은 상기 자화 가변층 내의 위치에서 그 위치가 상기 중 간층에 근접함에 따라 감소하게 되는 자기저항 효과 소자.
  9. 제7항에 있어서,
    상기 자화 가변층 및 상기 자화 고정층은 그들 각각의 막 평면에 대하여 수직 자화를 갖는 자기저항 효과 소자.
  10. 자기저항 효과 소자로서,
    실질적으로 고정된 자화 방향을 갖는 자화 고정층;
    가변 자화 방향을 가지며, Fe1 -x- yCoxNiy(0≤x+y≤1, 0≤x≤1, 0≤y≤1)로 표현되는 자기 합금으로 형성되고, Ru, Rh, Pd, Os, Ir, Pt, Au, 및 Ag 중 적어도 하나를 포함하는 자화 가변층; 및
    상기 자화 고정층과 상기 자화 가변층 사이에 배치되고, 비자기 재료로 형성되는 중간층
    을 포함하며,
    상기 자화 가변층의 자화 방향은 상기 자화 고정층, 상기 중간층 및 상기 자화 가변층을 통과하는 양방향 전류에 의해 스위칭되는
    자기저항 효과 소자.
  11. 제10항에 있어서,
    상기 자화 가변층은 L10 질서 구조상(ordered structure phase) 및 L12 질서 구조상을 구비하는 자기저항 효과 소자.
  12. 제10항에 있어서,
    상기 자화 가변층은 V, Cr 및 Mn 중 적어도 하나의 첨가 원소를 0.5≤a≤10 at％(a는 함유량)의 범위로 포함하는 자기저항 효과 소자.
  13. 제10항에 있어서,
    상기 자화 가변층은 Si, Ge 및 Ga 중 적어도 하나의 첨가 원소를 0.5≤a≤10 at％(a는 함유량)의 범위로 포함하는 자기저항 효과 소자.
  14. 제10항에 있어서,
    상기 자화 가변층은 Sr, Ti, Y, Zr, Nb, Mo, Tc, Hf, Ta, W, 및 Re 중 적어도 하나의 첨가 원소를 0.5≤a≤10 at％(a는 함유량)의 범위로 포함하는 자기저항 효과 소자.
  15. 제10항에 있어서,
    상기 자화 가변층 및 상기 자화 고정층은 그들 각각의 막 평면에 대하여 수직 자화를 갖는 자기저항 효과 소자.
  16. 자기 랜덤 액세스 메모리로서,
    제1항에 따른 자기저항 효과 소자를 각각 포함하는 메모리셀들을 메모리 소자로서 포함하는 메모리 셀 어레이; 및
    상기 메모리 셀에 양방향 전류를 공급하는 전류 공급 회로
    를 포함하는 자기 랜덤 액세스 메모리.
  17. 자기 랜덤 액세스 메모리로서,
    제4항에 따른 자기저항 효과 소자를 각각 포함하는 메모리셀들을 메모리 소자로서 포함하는 메모리 셀 어레이; 및
    상기 메모리 셀에 양방향 전류를 공급하는 전류 공급 회로
    를 포함하는 자기 랜덤 액세스 메모리.
  18. 자기 랜덤 액세스 메모리로서,
    제7항에 따른 자기저항 효과 소자를 각각 포함하는 메모리셀들을 메모리 소자로서 포함하는 메모리 셀 어레이; 및
    상기 메모리 셀에 양방향 전류를 공급하는 전류 공급 회로
    를 포함하는 자기 랜덤 액세스 메모리.
  19. 자기 랜덤 액세스 메모리로서,
    제10항에 따른 자기저항 효과 소자를 각각 포함하는 메모리셀들을 메모리 소자로서 포함하는 메모리 셀 어레이; 및
    상기 메모리 셀에 양방향 전류를 공급하는 전류 공급 회로
    를 포함하는 자기 랜덤 액세스 메모리.
KR1020070095917A 2006-09-29 2007-09-20 자기저항 효과 소자 및 이를 이용한 자기 랜덤 액세스메모리 KR20080029819A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00269517 2006-09-29
JP2006269517 2006-09-29

Publications (1)

Publication Number Publication Date
KR20080029819A true KR20080029819A (ko) 2008-04-03

Family

ID=39256231

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070095917A KR20080029819A (ko) 2006-09-29 2007-09-20 자기저항 효과 소자 및 이를 이용한 자기 랜덤 액세스메모리

Country Status (3)

Country Link
US (1) US7848059B2 (ko)
KR (1) KR20080029819A (ko)
CN (1) CN101154707A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150141266A (ko) * 2014-06-09 2015-12-18 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009080875A (ja) 2007-09-25 2009-04-16 Toshiba Corp 磁気ヘッド及び磁気記録装置
JP2009239121A (ja) * 2008-03-27 2009-10-15 Toshiba Corp 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
JP5361259B2 (ja) * 2008-06-19 2013-12-04 株式会社東芝 スピントルク発振子、磁気記録ヘッド、磁気ヘッドアセンブリ及び磁気記録装置
JP5558698B2 (ja) 2008-11-28 2014-07-23 株式会社東芝 磁気記録ヘッド、磁気ヘッドアセンブリ、磁気記録装置及び磁気記録方法
JP4745414B2 (ja) * 2009-03-30 2011-08-10 株式会社東芝 磁気抵抗素子及び磁気メモリ
DE102009030723A1 (de) * 2009-06-26 2011-01-05 Siemens Aktiengesellschaft Magnetfeldsensor mit gekreuzten Magnetisierungen in Referenz- und Messschicht
KR101096517B1 (ko) * 2009-10-19 2011-12-20 한국과학기술연구원 수직 자화 자성층을 갖는 자기 터널 접합 구조
US8233249B2 (en) * 2010-01-04 2012-07-31 International Business Machines Corporation Magnetic tunnel junction transistor device
US8406040B2 (en) * 2010-01-08 2013-03-26 International Business Machines Corporation Spin-torque based memory device using a magnesium oxide tunnel barrier
JP5618103B2 (ja) 2010-06-03 2014-11-05 株式会社日立製作所 磁気抵抗効果素子及び磁気メモリ
JP5742142B2 (ja) * 2010-09-08 2015-07-01 ソニー株式会社 記憶素子、メモリ装置
JP2012059906A (ja) * 2010-09-09 2012-03-22 Sony Corp 記憶素子、メモリ装置
US8492859B2 (en) * 2011-02-15 2013-07-23 International Business Machines Corporation Magnetic tunnel junction with spacer layer for spin torque switched MRAM
JP2012182217A (ja) 2011-02-28 2012-09-20 Toshiba Corp 半導体記憶装置
US8758909B2 (en) * 2011-04-20 2014-06-24 Alexander Mikhailovich Shukh Scalable magnetoresistive element
US20120267733A1 (en) 2011-04-25 2012-10-25 International Business Machines Corporation Magnetic stacks with perpendicular magnetic anisotropy for spin momentum transfer magnetoresistive random access memory
JP5722140B2 (ja) 2011-07-04 2015-05-20 株式会社東芝 磁気抵抗素子及び磁気メモリ
US8946837B2 (en) 2011-07-04 2015-02-03 Kabushiki Kaisha Toshiba Semiconductor storage device with magnetoresistive element
JP2013197215A (ja) * 2012-03-16 2013-09-30 Toshiba Corp 磁気記憶装置
JP5606482B2 (ja) 2012-03-26 2014-10-15 株式会社東芝 磁気ヘッド、磁気ヘッドアセンブリ、磁気記録再生装置及び磁気ヘッドの製造方法
US9076541B2 (en) * 2013-03-14 2015-07-07 Samsung Electronics Co., Ltd. Architecture for magnetic memories including magnetic tunneling junctions using spin-orbit interaction based switching
CN104464995B (zh) * 2014-12-19 2016-08-24 国网山东省电力公司莱芜供电公司 一种复合变压器磁性材料及其制备方法
US20180261269A1 (en) * 2015-01-02 2018-09-13 Jannier Maximo Roiz Wilson Three-dimensional mram cell configurations
KR20170037707A (ko) * 2015-09-25 2017-04-05 삼성전자주식회사 자기 기억 소자 및 이의 제조 방법
KR102566954B1 (ko) * 2016-08-04 2023-08-16 삼성전자주식회사 자기 메모리 소자 및 그 제조 방법
US11782104B2 (en) 2017-03-27 2023-10-10 Tdk Corporation Magnetic field detection device
JP6418268B2 (ja) * 2017-03-27 2018-11-07 Tdk株式会社 磁場検出装置
US11195991B2 (en) * 2018-09-27 2021-12-07 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic random access memory assisted devices and methods of making
JP2020155547A (ja) * 2019-03-19 2020-09-24 キオクシア株式会社 磁気記憶装置
US11120933B1 (en) 2019-03-29 2021-09-14 Seagate Technology Llc Stack cap with a non-magnetic layer including ferromagnetic elements
CN113013325B (zh) * 2019-12-19 2023-04-07 上海磁宇信息科技有限公司 具漏磁场平衡层的磁性隧道结单元及磁性随机存储器
KR20220127581A (ko) * 2021-03-11 2022-09-20 삼성전자주식회사 멤리스터 소자, 이를 포함하는 시냅스 소자 및 뉴로모픽 프로세서

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130814A (en) 1998-07-28 2000-10-10 International Business Machines Corporation Current-induced magnetic switching device and memory including the same
JP2001056908A (ja) 1999-08-11 2001-02-27 Nec Corp 磁気抵抗効果素子、磁気抵抗効果ヘッド及び磁気抵抗検出システム並びに磁気記憶システム
US6801392B2 (en) * 2001-01-09 2004-10-05 Alps Electric Co., Ltd. Soft magnetic film having high saturation magnetic flux density, thin film magnetic head using the same, and methods of producing the soft magnetic film and the thin film magnetic head
TWI222630B (en) 2001-04-24 2004-10-21 Matsushita Electric Ind Co Ltd Magnetoresistive element and magnetoresistive memory device using the same
JP4382333B2 (ja) * 2002-03-28 2009-12-09 株式会社東芝 磁気抵抗効果素子、磁気ヘッド及び磁気再生装置
JP4253225B2 (ja) 2003-07-09 2009-04-08 株式会社東芝 磁気抵抗効果素子および磁気メモリ
JP3824600B2 (ja) 2003-07-30 2006-09-20 株式会社東芝 磁気抵抗効果素子および磁気メモリ
US7242045B2 (en) 2004-02-19 2007-07-10 Grandis, Inc. Spin transfer magnetic element having low saturation magnetization free layers
JP2005259976A (ja) 2004-03-11 2005-09-22 Toshiba Corp 磁気抵抗効果素子、磁気ヘッドおよび磁気記録再生装置
JP4770144B2 (ja) 2004-09-10 2011-09-14 ソニー株式会社 記憶素子
US20060128038A1 (en) 2004-12-06 2006-06-15 Mahendra Pakala Method and system for providing a highly textured magnetoresistance element and magnetic memory
JP4575136B2 (ja) 2004-12-20 2010-11-04 株式会社東芝 磁気記録素子、磁気記録装置、および情報の記録方法
JP2006190838A (ja) 2005-01-06 2006-07-20 Sony Corp 記憶素子及びメモリ
JP2007048790A (ja) 2005-08-05 2007-02-22 Sony Corp 記憶素子及びメモリ
US7430135B2 (en) 2005-12-23 2008-09-30 Grandis Inc. Current-switched spin-transfer magnetic devices with reduced spin-transfer switching current density
JP2007287863A (ja) * 2006-04-14 2007-11-01 Tdk Corp 磁気抵抗効果素子およびその製造方法、ならびに磁気抵抗効果素子集合体、薄膜磁気ヘッド、ヘッドジンバルアセンブリ、ヘッドアームアセンブリおよび磁気ディスク装置
JP2007305629A (ja) 2006-05-08 2007-11-22 Fuji Electric Holdings Co Ltd スピン注入型磁化反転素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150141266A (ko) * 2014-06-09 2015-12-18 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법

Also Published As

Publication number Publication date
US7848059B2 (en) 2010-12-07
US20080231998A1 (en) 2008-09-25
CN101154707A (zh) 2008-04-02

Similar Documents

Publication Publication Date Title
US7848059B2 (en) Magnetoresistive effect device and magnetic random access memory using the same
US10566523B2 (en) Storage element and memory
US10217501B2 (en) Memory element and memory apparatus
US9515254B2 (en) Storage element, memory and electronic apparatus
JP5433284B2 (ja) Ｍｔｊ素子およびその形成方法、ｓｔｔ−ｒａｍの製造方法
JP6090800B2 (ja) 磁気抵抗効果素子および磁気メモリ
KR100832191B1 (ko) 자기저항 소자 및 자기 메모리
KR100900109B1 (ko) 자기저항 효과 소자 및 자기저항 랜덤 액세스 메모리
US9082888B2 (en) Inverted orthogonal spin transfer layer stack
TWI530945B (zh) Memory elements and memory devices
JP2008109118A (ja) 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
JP4277870B2 (ja) 記憶素子及びメモリ
JP6244617B2 (ja) 記憶素子、記憶装置、磁気ヘッド
CN106887247B (zh) 信息存储元件和存储装置
JP2009094104A (ja) 磁気抵抗素子
KR20080084590A (ko) 기억 소자 및 메모리
KR20080089189A (ko) 자기저항 효과 소자 및 이를 이용한 자기저항 랜덤 액세스메모리
US9082950B2 (en) Increased magnetoresistance in an inverted orthogonal spin transfer layer stack
US20070030724A1 (en) Memory element and memory
KR101943651B1 (ko) 저장 소자 및 저장 장치
KR20080070812A (ko) 안정화 강자성 자유층 또는 다층 강자성 자유층을 지닌자기 장치
JP2007305882A (ja) 記憶素子及びメモリ
US11081154B1 (en) Synthetic magnetic pinning element having strong antiferromagnetic coupling
JP2011003617A (ja) 記憶素子及びメモリ
WO2024189673A1 (ja) 磁性素子及び磁気メモリ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application