JP2013197215A - 磁気記憶装置 - Google Patents

磁気記憶装置 Download PDF

Info

Publication number
JP2013197215A
JP2013197215A JP2012061174A JP2012061174A JP2013197215A JP 2013197215 A JP2013197215 A JP 2013197215A JP 2012061174 A JP2012061174 A JP 2012061174A JP 2012061174 A JP2012061174 A JP 2012061174A JP 2013197215 A JP2013197215 A JP 2013197215A
Authority
JP
Japan
Prior art keywords
layer
gate electrode
ferromagnetic
magnetic
reference layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012061174A
Other languages
English (en)
Inventor
Junichi Osegi
淳一 小瀬木
Nobutoshi Aoki
伸俊 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012061174A priority Critical patent/JP2013197215A/ja
Priority to US13/780,660 priority patent/US20130240964A1/en
Publication of JP2013197215A publication Critical patent/JP2013197215A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1659Cell access

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】磁気抵抗効果素子の参照層からの漏れ磁界をキャンセルすることができ、書き込みに必要な反転電流値を減少させ、熱安定性の向上をはかる。
【解決手段】磁気記憶装置であって、スピン偏極電流により磁化の向きが変化する強磁性の記憶層32と磁化の向きが一定の強磁性の参照層34を有し、記憶層32の磁化状態により抵抗が変化する磁気抵抗効果素子30と、磁気抵抗効果素子30に接続された選択トランジスタ10と、を具備している。そして、選択トランジスタ10のゲート電極16は、少なくとも一部に強磁性層を有し、参照層34と反対方向に磁化されている。
【選択図】 図1

Description

本発明の実施形態は、磁気抵抗効果素子を用いた磁気記憶装置に関する。
近年、不揮発性半導体記憶装置の一つして、磁気トンネル接合素子(MTJ:Magnetic Tunnel Junction)素子などの磁気抵抗効果素子を用いた磁気記憶装置(MRAM:Magnetoresistive Random Access Memory)が注目されている。この磁気記憶装置は、完全な不揮発性であり、書き換え回数も極めて多く、更にリフレッシュ動作を必要とせずに非破壊読み出しが可能であると云う、メモリ装置として大きな利点を有している。
MTJ素子を構成する記憶層及び参照層は、磁性材料から形成され、外部に対して磁界を発生している。一般に、垂直磁化型のMTJ素子では、参照層から発生する漏れ磁界が面内磁化型のそれに比べて非常に大きい。また、参照層に比べて保磁力の小さい記憶層は、参照層からの漏れ磁界の影響を強く受ける。具体的には、参照層からの漏れ磁界の影響により、書き込みに必要な反転電流値が増加し、熱安定性を低下させる問題が発生する。
特開2003−298025号公報
発明が解決しようとする課題は、磁気抵抗効果素子の参照層からの漏れ磁界による影響をキャンセルすることができ、書き込みに必要な反転電流値を減少させ、熱安定性の向上をはかり得る不揮発性磁気記憶装置を提供することである。
実施形態の磁気記憶装置は、スピン偏極電流により磁化の向きが変化する強磁性の記憶層と磁化の向きが一定の強磁性の参照層を有し、前記記憶層の磁化状態により抵抗が変化する磁気抵抗効果素子と、前記磁気抵抗効果素子に接続された選択トランジスタとを具備している。そして、前記選択トランジスタのゲート電極は、少なくとも一部に強磁性層を有し、前記参照層と反対方向に磁化されている。
第1の実施形態に係わる磁気記憶装置の概略構成を示す断面図。 MTJ素子の具体的構成を示す断面図。 図1の構成における漏れ磁界のゲート電極−MTJ間の距離依存性の計算モデルを示す模式図。 図1の構成における漏れ磁界のゲート電極−MTJ間の距離依存性の計算結果を示す特性図。 第2の実施形態に係わる磁気記憶装置の概略構成を示す断面図。 図5の構成における漏れ磁界のゲート電極−MTJ間の距離依存性の計算モデルを示す模式図。 図5の構成における漏れ磁界のゲート電極−MTJ間の距離依存性の計算結果を示す特性図。 第3の実施形態に係わる磁気記憶装置の概略構成を示す断面図。 第4の実施形態に係わる磁気記憶装置の概略構成を示す断面図。
本発明の実施の形態を、以下に図面を参照して説明する。
(第1実施形態)
図1は、第1の実施形態に係わる磁気記憶装置の概略構成を示す断面図である。この実施形態は、1個のMTJ素子と1個の選択トランジスタからMRAMを構成した例である。図には1つのMRAMしか示さないが、実際には複数個のMRAMがマトリクス配置されている。
p型Si等の半導体基板11の表面領域に素子分離絶縁層12が設けられ、この素子分離絶縁層12で囲まれた半導体基板11の表面領域が素子を形成する素子領域(active area)となる。素子分離絶縁層12は、例えばSTI(Shallow Trench Isolation)により構成される。STIとしては、例えば酸化シリコンが用いられる。
半導体基板11の素子領域に選択トランジスタ10が形成されている。この選択トランジスタ10は、互いに離間したソース領域13及びドレイン領域14を有している。ソース領域13及びドレイン領域14はそれぞれ、半導体基板11内に高濃度のn型不純物を導入して形成されたn+ 型拡散領域から形成される。ソース領域13及びドレイン領域14間のチャネルとなる半導体基板11の領域上には、シリコン酸化膜等のゲート絶縁膜15が形成され、このゲート絶縁膜15上にゲート電極16が設けられている。ゲート電極16は、ワード線WLとして機能する。ソース領域13上には、ポリSi等のコンタクト21を介してAlやCu等の配線層22が設けられている。配線層22は、ビット線/BLとして機能する。ドレイン領域14上には、コンタクト23を介して引き出し線24が設けられている。
引き出し線24上には、下部電極25と上部電極26に挟まれたMTJ素子30が設けられている。上部電極26上には、配線層27が設けられている。配線層27は、ビット線BLとして機能する。また、半導体基板11と配線層27との間は、例えば酸化シリコンからなる層間絶縁層28,29で満たされている。
ここまでの基本構成は一般的なMRAMと同様であるが、本実施形態ではこれに加えて、ゲート電極16に垂直磁化を有する磁性材料(以下、ゲート電極磁性層と略す)を用いたことを特徴としている。この場合は、ゲート電極磁性層16はワード線としての機能とシフト調整層としての機能を併せ持つことになる。
図2に、MTJ素子30の素子構造断面図を示す。下部電極25の上に下地層31、記憶層32、トンネルバリア層33、参照層34、非磁性金属層35、及びシフト調整層36が上記順に積層された構造となっている。記憶層32は外部磁界の印加(スピン偏極電流により)により磁化方向が変わるものであり、参照層33及びシフト調整層36は外部磁界の印加によらず磁化の向きが一定である。記憶層32、参照層34、及びシフト調整層36の材料は例えばCoFeの合金であり、トンネルバリア層33は例えばMgO、非磁性金属層35は例えばRuである。また、記憶層32の膜厚は例えば2nm、参照層34及びシフト調整層36の膜厚は例えば6nm、バリア層33及び非磁性金属35の膜厚は例えば1nmである。
参照層34に面内異方性を有する磁性材料を用いた場合には、シフト調整層36及びゲート電極磁性層16に面内異方性を有する磁性材料を用いることが適切である。参照層34に垂直異方性を有する磁性材料を用いた場合には、シフト調整層36及びゲート電極磁性層16に垂直異方性を有する磁性材料を用いることが適切である。
ここでは、参照層34に垂直異方性を有する磁性材料を用いた場合を例に、ゲート電極磁性層16に垂直異方性材料を用いた場合を示す。参照層34の磁化方向は+z方向とする。ゲート電極磁性層16の垂直磁化の向きを参照層34の磁化の向きと反対向きに磁化させることができれば所望の漏れ磁界キャンセル効果が得られるため、ゲート電極磁性層16の磁化方向は−z方向とする。
ここで、ゲート電極磁性層16に用いられる垂直磁化材料について説明しておく。
本実施形態のゲート電極磁性層16に用いられる垂直磁化材料としては、Fe(鉄),Co(コバルト),Ni(ニッケル)及びMn(マンガン)のうち少なくとも1種類以上と、Pt(白金),Pd(パラジウム),Ir(イリジウム),Rh(ロジウム),Os(オスミウム),Au(金),Ag(銀),Cu(銅)及びCr(クロム)のうち少なくとも1種類以上とを含むことを基本とする。さらには、飽和磁化の調整、結晶磁気異方性エネルギーの制御、結晶粒径及び結晶粒間結合の調整をするために、B(ホウ素),C(炭素),Si(シリコン),Al(アルミニウム),Mg(マグネシウム),Ta(タンタル),Zr(ジルコニウム),Ti(チタン),Hf(ハフニウム),Y(イットリウム)及び希土類元素から選ばれる少なくとも1種類以上の元素を添加してもよい。
Coを主成分とする材料として、具体的には、HCP(Hexagonal Closest Packing)構造を有するCo−Cr−Pt合金、Co−Cr−Ta合金、及びCo−Cr−Pt−Ta合金などが挙げられる。これらは、各元素の組成を調整することにより、800以上1400emu/cc未満の範囲内で飽和磁化を、1×105 以上1×107 erg/cc未満の範囲内で結晶磁気異方性エネルギーを調整することが可能である。
Co−Pt合金は、Co50Pt50(at(原子)%)付近の組成域において、L10−CoPt規則合金を形成する。この規則合金は、FCT(Face-Centered Tetragonal)構造を有する。
Feを主成分とする材料として、具体的には、Fe−Pt合金、或いはFe−Pd合金があげられる。中でも、Fe−Pt合金は、組成がFe50Pt50(at%)において規則化し、FCT構造を基本構造とするL10構造を有する。これにより、1×107 erg/cc以上の大きな結晶磁気異方性エネルギーを発現することができる。
Fe50Pt50合金は、規則化する前は、FCC(Face-Centered Cubic)構造を有する。この場合の結晶磁気異方性エネルギーは、1×106 erg/cc程度である。従って、アニール温度、組成の調整、積層構成による規則度の制御、及び添加物の添加により、5×105 erg/cc以上5×108 erg/cc以下の範囲内で結晶磁気異方性エネルギーを調整することができる。
具体的には、Fe−Pt合金にCu或いはV(バナジウム)を添加することで、Fe−Pt合金の飽和磁化(Ms)及び結晶磁気異方性エネルギー(Ku)を制御することが可能である。
また、Fe−Pt規則合金を形成する場合、[Fe/Pt]n(nは整数)の多層構造を形成すると、理想的な規則に近いFe−Pt規則合金を形成できる。この場合、Fe及びPtの膜厚は、0.1nm以上1nm以下となるように設定されることが望ましい。これは、均一な組成状態を作り出すためには必須であり、それにより、Fe−Pt合金の規則化の場合、FCC構造からFCT構造へのマルテンサイト変態(martensitic transformation)を伴うため、この変態が促進されるので重要である。
また、Fe−Pt合金の規則化温度は500度以上と高く、耐熱性に優れている。この点は、後工程でのアニール処理に対する耐性があることとなり、非常に好ましい。また、CuやVなどの添加元素により、その規則化温度を低下させることが可能である。
さらに、本実施形態のゲート電極磁性層16に用いられる垂直磁化材料の電気抵抗率ρ(Ωm)は、Coを主成分とする材料を用いればρ=6.0×10-8Ωm程度の低い電気低効率に抑えることができる。この数字は、低抵抗配線で良く用いられているCu(銅)やAl(アルミニウム)などの2.2〜3.5倍程度である。
次に、本実施形態の構成において、ゲート電極磁性層16による漏れ磁界をシミュレーションした結果を説明する。
ゲート電極磁性層16により記憶層32に加わる漏れ磁界の膜面垂直成分を、マイクロマグネティクスシミュレーションにより求めた。図3に示すように、円柱形状のMTJ素子30の直径サイズは20nm、ゲート電極磁性層16の幅は20nm、厚さは80nmとした。また、このシミュレーションに用いた磁気パラメータの値は、記憶層32の飽和磁化Ms1 、磁気異方性定数Ku1 、膜厚t1 は、それぞれMs1 =670(emu/cm3 )、Ku1 =3.5×106(erg/cm3 )、t1 =2nmとし、ゲート電極磁性層16の飽和磁化Ms2 、磁気異方性定数Ku2 は、それぞれ、Ms2 =1000(emu/cm3 )、Ku2 =20.0×106(erg/cm3 )とした。
この場合に、ゲート電極磁性層16により記憶層32に加わる漏れ磁界の膜面垂直成分のゲート電極−MTJ素子間距離依存性を、図4に示す。ゲート電極―MTJ素子間距離が近いほど、ゲート電極磁性層16からの漏れ磁界が増加することが分かる。即ち、参照層34からの漏れ磁界をキャンセルさせる効果が強くなる。従って、ゲート電極−MTJ素子の距離が近いほど、参照層34による漏れ磁界を抑制することができる。より具体的には、参照層34により記憶層32に加わる漏れ磁界を、シフト調整層36及びゲート電極磁性層16からの漏れ磁界でキャンセルするように、ゲート電極磁性層16の膜厚、材料、及びゲート電極−MTJ素子間距離を設定すればよい。
このように本実施形態によれば、選択トランジスタ10のゲート電極16に、MTJ素子30の参照層34と反対方向に磁化された強磁性層を用いることにより、記憶層32における参照層34からの漏れ磁界の影響をキャンセルすることができる。このため、書き込みに必要な反転電流値を減少させ、熱安定性の向上をはかることができる。即ち、記憶層32の熱安定性を保持しつつ低電流化が可能となり、メモリセルを微細化してもビット情報の高い熱擾乱耐性を保つことが可能な不揮発性MRAMを実現することができる。
また、本実施形態では、ゲート電極磁性層16にシフト調整層の機能を持たせているため、シフト調整層36の厚さを薄くすることもできる。シフト調整層36は厚く形成すると、磁化方向が垂直方向からずれるおそれがある。さらに、シフト調整層36は製造上の問題からもあまり厚く形成できないため、シフト調整層36の厚みを薄くできる効果は有効である。
(第2実施形態)
図5は、第2実施形態に係わる磁気記憶装置の概略構成を示す断面図である。なお、図1と同一部分には同一符号を付して、その詳しい説明は省略する。
本実施形態が先に説明した第1の実施形態と異なる点は、引き出し線24を用いることなくコンタクト23にMTJ素子30を接続したことにある。即ち、ドレイン領域14上にコンタクト23が設けられ、コンタクト23上に下部電極25と上部電極26に挟まれたMTJ素子30が設けられている。
その他の構成は図1と同じであり、MTJ素子30の構成も前記図2に示した第1の実施形態と同じであるとする。
このような構成において、ゲート電極磁性層16により記憶層32に加わる漏れ磁界の膜面垂直成分を、マイクロマグネティクスシミュレーションにより求めた。図6に示すように、円柱形状のMTJ素子30の直径サイズは20nm、ゲート電極磁性層16の幅は20nm、厚さは80nmとした。また、このシミュレーションに用いた磁気パラメータの値は、記憶層32の飽和磁化Ms1 、磁気異方性定数Ku1 、膜厚t1 は、それぞれ、Ms1 =670(emu/cm3 )、Ku1 =3.5×106(erg/cm3 )、t1 =2nmとし、ゲート電極磁性層16の飽和磁化Ms2 、磁気異方性定数Ku2 は、それぞれMs2 =1000(emu/cm3 )、Ku2 =20.0×106(erg/cm3 )とした。
この場合に、ゲート電極磁性層16により記憶層32に加わる漏れ磁界の膜面垂直成分のゲート電極―MTJ素子間距離依存性を、図7に示す。ゲート電極―MTJ素子間距離が近いほどゲート電極磁性層16からの漏れ磁界が増加するのが分かる。即ち、参照層34からの漏れ磁界をキャンセルさせる効果が強くなる。従って、ゲート電極−MTJ素子の距離が近いほど、参照層34による漏れ磁界を抑制することができる。
このように、コンタクト23にMTJ素子30を直接接続した構成においても、選択トランジスタ10のゲート電極16に、MTJ素子の参照層34と反対方向に磁化された強磁性層を用いることにより、参照層34からの漏れ磁界をキャンセルすることができる。従って、先の第1の実施形態と同様の効果が得られる。
(第3実施形態)
図8は、第3の実施形態に係わる磁気記憶装置の概略構成を示す断面図である。なお、図1と同一部分には同一符号を付して、その詳しい説明は省略する。
本実施形態が先の第1の実施形態と異なる点は、選択トランジスタ10のゲート電極部の構成である。即ち、ゲート電極部は通常のゲート電極46と強磁性層47を積層した構造になっている。
この場合には、ゲート電極46がワード線の役割を担い、ゲート電極46に接する強磁性層47はシフト調整層の機能を有する。これにより、垂直磁性材料の抵抗が大きい材料系でも、ワード線をゲート電極として機能させることで回避させることができる。
ゲート電極部の強磁性層47により記憶層32に加わる漏れ磁界の膜面垂直成分を、マイクロマグネティクスシミュレーションにより求めた。このシミュレーションに用いた磁気パラメータの値は、第1の実施形態と同様にした。さらに、この場合に、記憶層32に加わる漏れ磁界の膜面垂直成分のゲート電極−MTJ素子間距離依存性を測定した。その結果、前記図4に示す結果と同じ特性が得られた。即ち、ゲート電極―MTJ素子間距離が近いほどゲート電極部の磁性層47からの漏れ磁界が増加し、参照層34からの漏れ磁界をキャンセルさせる効果が強くなる。
従って、本実施形態においても、ゲート電極部に強磁性層47を用いて、参照層34からの漏れ磁界の影響をキャンセルすることにより、第1の実施形態と同様の効果が得られる。また、ゲート電極部をゲート電極46と強磁性層47の2層構造としているため、ゲート電極46及び強磁性層47の材料選択の自由度が増す利点もある。さらに、ゲート電極46とは別に強磁性層47を設けることにより、強磁性層47は磁気抵抗効果素子30に近接する必要な部分のみに配置することも可能である。
(第4実施形態)
図9は、第4の実施形態に係わる磁気記憶装置の概略構成を示す断面図である。なお、図5と同一部分には同一符号を付して、その詳しい説明は省略する。
本実施形態が先の第2の実施形態と異なる点は、選択トランジスタ10のゲート電極部の構成である。即ち、ゲート電極部は通常のゲート電極46と強磁性層47を積層した構造になっている。
この場合には、ゲート電極46がワード線の役割を担い、ゲート電極46に接する強磁性層47はシフト調整層の機能を有する。これにより、垂直磁性材料の抵抗が大きい材料系でも、ワード線をゲート電極として機能させることで回避させることができる。
ゲート電極部の強磁性層47により記憶層32に加わる漏れ磁界の膜面垂直成分を、マイクロマグネティクスシミュレーションにより求めた。このシミュレーションに用いた磁気パラメータの値は、第2の実施形態と同様にした。さらに、この場合に、記憶層32に加わる漏れ磁界の膜面垂直成分のゲート電極−MTJ素子間距離依存性を測定した。その結果、前記図7に示す結果と同じ特性が得られた。即ち、ゲート電極―MTJ素子間距離が近いほどゲート電極部の磁性層47からの漏れ磁界が増加し、参照層34からの漏れ磁界をキャンセルさせる効果が強くなる。
従って、本実施形態においても第2の実施形態と同様の効果が得られる。さらに、ゲート電極部をゲート電極46と強磁性層47の2層構造としているため、第3の実施形態と同様の効果も得られる。
(変形例)
なお、本発明は上述した各実施形態に限定されるものではない。
実施形態では、磁気抵抗効果素子としてMTJ素子を用いたが、MTJ素子の構造は前記図2に限るものではなく、仕様に応じて適宜変更可能である。また、磁気抵抗効果素子としてGMR素子を用いた場合にも適用できる。さらに、MTJ素子やGMR素子に限らず、記憶層及び参照層を有し、参照層による漏れ磁界が問題となる磁気抵抗効果素子であれば適用可能である。
また、ゲート電極部にシフト調整層の機能を持たせたことにより、シフト調整層は薄くすることができるが、これを進めてゲート電極部におけるシフト調整機能を十分大きくすることにより、シフト調整層を省略することも可能である。これは、磁気抵抗効果素子の構成の簡略化及び製造の容易化に繋がる。
本発明の幾つかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
10…選択トランジスタ
11…半導体基板
12…素子分離絶縁層
13…ソース領域
14…ドレイン領域
15…ゲート絶縁膜
16…ゲート電極(ゲート電極磁性層)
21,23…コンタクト
22…配線層(/BL)
24…引き出し線
25…下部電極
26…上部電極
27…配線層(BL)
28,29…層間絶縁層
30…MTJ素子(磁気抵抗効果素子)
31…下地層
32…記憶層
33…トンネルバリア層
34…参照層
35…非磁性金属層
36…シフト調整層
46…ゲート電極
47…強磁性層

Claims (5)

  1. スピン偏極電流により磁化の向きが変化する強磁性の記憶層と磁化の向きが一定の強磁性の参照層を有し、前記記憶層の磁化状態により抵抗が変化する磁気抵抗効果素子と、
    前記磁気抵抗効果素子に接続された選択トランジスタとを具備し、
    前記選択トランジスタのゲート電極は、少なくとも一部に強磁性層を有し、前記参照層と反対方向に磁化されていることを特徴とする磁気記憶装置。
  2. 前記ゲート電極は、導電性の強磁性層で形成され、前記強磁性層が前記参照層と反対方向に磁化されていることを特徴とする請求項1記載の磁気記憶装置。
  3. 前記ゲート電極は、非磁性金属層と強磁性層との積層構造を有し、前記強磁性層が前記参照層と反対方向に磁化されていることを特徴とする請求項1記載の磁気記憶装置。
  4. 前記磁気抵抗効果素子は、前記記憶層と前記参照層との間に絶縁層を挟んで形成された磁気トンネル接合素子であることを特徴とする請求項1〜3の何れかに記載の磁気記憶装置。
  5. 前記磁気抵抗効果素子は、前記選択トランジスタのドレインに、コンタクトを介して接続、又はコンタクト及び引き出し線を介して接続され、前記選択トランジスタに近接配置されていることを特徴とする請求項1記載の磁気記憶装置。
JP2012061174A 2012-03-16 2012-03-16 磁気記憶装置 Pending JP2013197215A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012061174A JP2013197215A (ja) 2012-03-16 2012-03-16 磁気記憶装置
US13/780,660 US20130240964A1 (en) 2012-03-16 2013-02-28 Magnetic storage apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012061174A JP2013197215A (ja) 2012-03-16 2012-03-16 磁気記憶装置

Publications (1)

Publication Number Publication Date
JP2013197215A true JP2013197215A (ja) 2013-09-30

Family

ID=49156862

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012061174A Pending JP2013197215A (ja) 2012-03-16 2012-03-16 磁気記憶装置

Country Status (2)

Country Link
US (1) US20130240964A1 (ja)
JP (1) JP2013197215A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2015060239A1 (ja) * 2013-10-22 2017-03-09 国立大学法人東北大学 磁気抵抗効果素子および磁気メモリ
US10957846B2 (en) 2017-09-20 2021-03-23 Toshiba Memory Corporation Magnetoresistive effect element and method of manufacturing the same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140284733A1 (en) * 2013-03-22 2014-09-25 Daisuke Watanabe Magnetoresistive element
US9184374B2 (en) * 2013-03-22 2015-11-10 Kazuya Sawada Magnetoresistive element
US9601544B2 (en) * 2013-07-16 2017-03-21 Imec Three-dimensional magnetic memory element
US10115891B2 (en) 2015-04-16 2018-10-30 Toshiba Memory Corporation Magnetoresistive memory device and manufacturing method of the same
KR102684718B1 (ko) 2019-08-14 2024-07-12 삼성전자주식회사 자기 메모리 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007294762A (ja) * 2006-04-26 2007-11-08 Hitachi Ltd 磁気メモリセル及びランダムアクセスメモリ
JP2010080746A (ja) * 2008-09-26 2010-04-08 Toshiba Corp 磁気抵抗効果素子及び磁気メモリ
JP2010226063A (ja) * 2009-03-25 2010-10-07 Toshiba Corp スピンmosfetおよびリコンフィギャラブルロジック回路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4599285B2 (ja) * 2005-12-16 2010-12-15 株式会社東芝 電界効果トランジスタ、集積回路、及びメモリ
KR20080029819A (ko) * 2006-09-29 2008-04-03 가부시끼가이샤 도시바 자기저항 효과 소자 및 이를 이용한 자기 랜덤 액세스메모리
US8223533B2 (en) * 2008-09-26 2012-07-17 Kabushiki Kaisha Toshiba Magnetoresistive effect device and magnetic memory

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007294762A (ja) * 2006-04-26 2007-11-08 Hitachi Ltd 磁気メモリセル及びランダムアクセスメモリ
JP2010080746A (ja) * 2008-09-26 2010-04-08 Toshiba Corp 磁気抵抗効果素子及び磁気メモリ
JP2010226063A (ja) * 2009-03-25 2010-10-07 Toshiba Corp スピンmosfetおよびリコンフィギャラブルロジック回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2015060239A1 (ja) * 2013-10-22 2017-03-09 国立大学法人東北大学 磁気抵抗効果素子および磁気メモリ
US10957846B2 (en) 2017-09-20 2021-03-23 Toshiba Memory Corporation Magnetoresistive effect element and method of manufacturing the same
US11380841B2 (en) 2017-09-20 2022-07-05 Kioxia Corporation Magnetoresistive effect element and method of manufacturing the same

Also Published As

Publication number Publication date
US20130240964A1 (en) 2013-09-19

Similar Documents

Publication Publication Date Title
JP5232206B2 (ja) 磁気抵抗素子及び磁気ランダムアクセスメモリ
JP5214691B2 (ja) 磁気メモリ及びその製造方法
US11563169B2 (en) Magnetic tunnel junction element and magnetic memory
JP5209011B2 (ja) 磁気抵抗素子
TWI530945B (zh) Memory elements and memory devices
JP5203871B2 (ja) 磁気抵抗効果素子及び磁気メモリ
JP5535161B2 (ja) 磁気抵抗効果素子およびその製造方法
JP6194752B2 (ja) 記憶素子、記憶装置、磁気ヘッド
WO2017212895A1 (ja) 磁気トンネル接合素子および磁気メモリ
JP2013197215A (ja) 磁気記憶装置
US10685683B2 (en) Magnetic recording array and magnetic recording device
JP2011129933A (ja) 垂直磁気トンネル接合構造体並びにそれを含む磁性素子、及びその製造方法
JP2012182217A (ja) 半導体記憶装置
JPWO2013069091A1 (ja) トンネル磁気抵抗効果素子及びそれを用いたランダムアクセスメモリ
TW201916028A (zh) 磁阻元件及磁性記憶體
JP2013093349A (ja) 磁気記憶素子
WO2011036795A1 (ja) 磁気抵抗効果素子および磁気メモリ
US10923169B2 (en) Magnetic recording array and magnetic recording device
JP2006165059A (ja) 記憶素子及びメモリ
JP2015133478A (ja) 磁性多層スタック
JP2006295001A (ja) 記憶素子及びメモリ
JP2006295000A (ja) 記憶素子及びメモリ
JP2012074716A (ja) 記憶素子及びメモリ
WO2021085642A1 (ja) トンネル接合積層膜、磁気メモリ素子及び磁気メモリ
JP5441274B2 (ja) 磁気抵抗効果素子及び磁気メモリ

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131205

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131212

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131219

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131226

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140109

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140520

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140924