CN107958951A - Mtj器件的制作方法、mtj器件及stt-mram - Google Patents

Mtj器件的制作方法、mtj器件及stt-mram Download PDF

Info

Publication number
CN107958951A
CN107958951A CN201610899487.0A CN201610899487A CN107958951A CN 107958951 A CN107958951 A CN 107958951A CN 201610899487 A CN201610899487 A CN 201610899487A CN 107958951 A CN107958951 A CN 107958951A
Authority
CN
China
Prior art keywords
layer
production method
etching
mentioned
free layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610899487.0A
Other languages
English (en)
Inventor
简红
刘鲁萍
蒋信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETHIK Group Ltd
Original Assignee
CETHIK Group Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETHIK Group Ltd filed Critical CETHIK Group Ltd
Priority to CN201610899487.0A priority Critical patent/CN107958951A/zh
Publication of CN107958951A publication Critical patent/CN107958951A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Hall/Mr Elements (AREA)
  • Magnetic Heads (AREA)

Abstract

本申请提供了一种MTJ器件的制作方法、MTJ器件及STT‑MRAM。该制作方法包括:依次设置钉扎层、绝缘势垒层与自由层的第一过程,或者依次设置自由层、绝缘势垒层与钉扎层的第二过程,自由层包括至少一个结构层,当制作方法包括第一过程时,制作方法还包括:在设置自由层之前,采用等离子体法对设置绝缘势垒层的裸露表面进行刻蚀,和/或,在设置自由层的过程中采用等离子体法对至少一个结构层的裸露表面进行刻蚀;当制作方法包括第二过程时,制作方法还包括:在设置自由层的过程中采用等离子体法对至少一个结构层的裸露表面进行刻蚀。采用本申请的制作方法,增强了MTJ器件结构的热稳定性,提高了隧道磁电阻,降低了结电阻。

Description

MTJ器件的制作方法、MTJ器件及STT-MRAM
技术领域
本申请涉及计算机存储技术领域,具体而言,涉及一种MTJ器件的制作方法、MTJ器件及STT-MRAM。
背景技术
磁性随机存储器(Magnetic Random Access Memory,简称MRAM)利用材料的磁电阻效应来实现数据的存储,其核心的存储单元是磁隧道结(MTJ器件)。
MTJ器件主要由钉扎层、绝缘势垒层和自由层组成。钉扎层也称为参考层,它的磁化方向保持不变,仅改变自由层的磁化方向使之与钉扎层同向或反向。MTJ器件依靠量子隧穿效应使电子通过绝缘势垒层。极化电子的隧穿概率和钉扎层与自由层的相对磁化方向有关。当钉扎层与自由层的磁化方向相同时,极化电子的隧穿概率较高,此时,MTJ器件表现为低电阻状态(Rp);而当钉扎层与自由层磁化方向相反时,极化电子的隧穿概率较低,此时,MTJ器件表现为高电阻状态(Rap)。MRAM分别利用MTJ器件的Rp状态和Rap状态来表示逻辑状态“0”和“1”,从而实现数据的存储。遂穿磁电阻值表示为:TMR=100%×(Rap-Rp)/Rp
自旋转移力矩磁性随机存储器(Spin Transfer Torque Magnetic RandomAccess Memory,简称STT-MRAM)是一种新型非易失存储器,与传统的MRAM不同,STT-MRAM利用电流的自旋转移力矩效应(STT)对MRAM进行写入操作。当自旋极化电流经过一磁性薄膜时,极化电流会与磁性薄膜的局域电子发生交换相互作用,从而对磁性薄膜的局域磁矩施加一个力矩,使之倾向于与自旋极化电流的极化方向相同,这一现象称为自旋转移力矩效应(STT效应)。对磁性薄膜施加一个与之磁化方向相反的极化电流,当极化电流强度超过一定阈值时,磁性薄膜本身的磁矩即可发生翻转。利用自旋转移力矩效应可以使得MTJ器件的自由层的磁化方向与钉扎层的磁化方向平行或反平行,从而实现“写”操作。
目前用于STT-MRAM的MTJ结构可以分为两类:一种是面内磁化MTJ(i-MTJ),其钉扎层和自由层的磁化方向位于薄膜平面内。另一种是垂直磁化MTJ(p-MTJ),其钉扎层和自由层的磁化方向均垂直于薄膜平面(即各层的厚方向)。垂直磁化MTJ利用垂直磁各向异性使得薄膜的易磁化轴垂直于界面。垂直磁化MTJ和面内磁化MTJ相比可以更进一步地缩小MTJ位元尺寸,从而实现更高的存储密度,与磁化方向为面内的MTJ相比,磁化方向垂直于界面的MTJ所需要的临界翻转电流更小。
垂直磁各向异性对于p-MTJ的热稳定及读写性能有重要影响。随着工艺节点的缩小,热扰动对于MTJ位元的干扰导致其热稳定性下降,MTJ位元中存储的数据不能够长久保持。由于热稳定性与垂直磁各向异性正相关,因此,提高MTJ结构的垂直磁各向异性就能够提高MTJ位元的热稳定性,以保证芯片内存储的数据能够长久保持而不丢失。
发明内容
本申请的主要目的在于提供一种MTJ器件的制作方法、MTJ器件及STT-MRAM,以解决现有技术中的MTJ器件的热稳定性较差的问题。
为了实现上述目的,根据本申请的一个方面,提供了一种MTJ器件的制作方法,该制作方法包括:依次设置钉扎层、绝缘势垒层与自由层的第一过程,或者依次设置自由层、绝缘势垒层与钉扎层的第二过程,上述自由层包括至少一个结构层,当上述制作方法包括上述第一过程时,上述制作方法还包括:在设置上述自由层之前,采用等离子体法对设置上述绝缘势垒层的裸露表面进行刻蚀,和/或,在设置上述自由层的过程中采用等离子体法对至少一个上述结构层的裸露表面进行刻蚀;当上述制作方法包括上述第二过程时,上述制作方法还包括:在设置上述自由层的过程中采用等离子体法对至少一个上述结构层的裸露表面进行刻蚀。
进一步地,控制上述刻蚀的速率小于0.02nm/s。
进一步地,上述绝缘势垒层和/或上述结构层被刻蚀的厚度在0.01~1nm之间。
进一步地,控制上述刻蚀的时间在0.1s~60s之间。
进一步地,控制上述刻蚀的温度在25~250℃之间。
进一步地,控制上述刻蚀的压力在50~150mTorr之间。
进一步地,上述等离子体法采用的刻蚀气体包括Ne、Ar、Kr与Xe中的一种。
进一步地,上述等离子体法采用的辅助气体包括He、N2、H2与O2中的一种。
进一步地,上述结构层包括第一铁磁层、非磁金属层与第二铁磁层,上述自由层的设置过程包括:依次设置上述第一铁磁层、上述非磁金属层与上述第二铁磁层,其中,上述第一铁磁层与上述第二铁磁层通过上述非磁金属层呈铁磁耦合状态。
进一步地,上述自由层的设置过程还包括:采用上述等离子体法对上述第一铁磁层的裸露的表面进行刻蚀。
进一步地,上述自由层的设置过程还包括:采用上述等离子体法对上述第二铁磁层的裸露表面进行刻蚀。
进一步地,上述制作方法还包括:设置衬底层,当上述制作方法包括上述第一过程时,上述钉扎层设置在上述衬底层的表面上;当上述制作方法包括上述第二过程时,上述自由层设置在上述衬底层的表面上。
进一步地,上述制作方法还包括:设置保护层,当上述制作方法包括上述第一过程时,上述保护层设置在上述自由层的远离上述绝缘势垒层的表面上;当上述制作方法包括上述第二过程时,上述保护层设置在上述钉扎层的远离上述绝缘势垒层的表面上。
进一步地,采用磁控溅射法或分子束外延法沉积上述钉扎层、上述绝缘势垒层和/或上述自由层。
根据本申请的另一方面,提供了一种MTJ器件,该MTJ器件采用上述制作方法制作而成。
根据本申请的再一方面,提供了一种STT-MRAM,包括MTJ器件,该MTJ器件为上述的MTJ器件。
应用本申请的技术方案,当制作过程包括第一过程时,在设置绝缘势垒层后,对绝缘势垒层的裸露表面进行等离子体刻蚀处理,和/或在设置结构层后,对该结构层的裸露表面进行等离子体刻蚀处理;当制作过程包括第二过程时,在设置上述自由层的过程中采用等离子体法对至少一个上述结构层的裸露表面进行刻蚀。通过对绝缘势垒层和/或一个结构层的裸露表面的刻蚀改变了对应的裸露表面的粗糙度、应力与晶化状态,使得裸露表面所在的界面处的磁各向异性更好,进而保证了自由层的磁化方向不会因为热扰动而改变,从而增强MTJ器件结构的热稳定性,使得该器件具有高可靠性。等离子体刻蚀过程还使得MTJ器件的隧道磁电阻(TMR)等性能都有所提高。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1示出了根据本申请的一种典型实施方式提供的MTJ器件的结构示意图;
图2示出了本申请的一种实施例提供的MTJ器件的结构示意图;
图3示出了本申请的另一种实施例提供的MTJ器件的结构示意图;
图4示出了本申请的又一种实施例提供的MTJ器件的结构示意图;
图5示出了本申请的一种实施例提供的MTJ器件的结构示意图;以及
图6示出了本申请的再一种实施例提供的MTJ器件的结构示意图。
其中,上述附图包括以下附图标记:
10、衬底层;20、钉扎层;30、绝缘势垒层;40、自由层;41、第一铁磁层;42、非磁金属层;43、第二铁磁层;50、保护层。
具体实施方式
应该指出,以下详细说明都是例示性的,旨在对本申请提供进一步的说明。除非另有指明,本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是,这里所使用的术语仅是为了描述具体实施方式,而非意图限制根据本申请的示例性实施方式。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式,此外,还应当理解的是,当在本说明书中使用术语“包含”和/或“包括”时,其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
正如背景技术所介绍的,现有技术中的热扰动对于MTJ位元的影响越来越大,导致MTJ位元的热稳定性降低。而MTJ位元的热稳定性与其垂直磁各向异性成正比,随着工艺节点的降低,要求MTJ具有足够大的垂直磁各向异性,以保证器件的热稳定性。为了解决如上的技术问题,本申请提出了一种MTJ器件的制作方法、MTJ器件及STT-MRAM。
发明人通过研究发现,自由层及绝缘势垒层的界面结构,包括粗糙度和显微结构等与垂直磁各向异性密切相关,因此,提出了一种MTJ器件的制作方法,该制作方法包括:依次设置钉扎层20、绝缘势垒层30与自由层40的第一过程,或者依次设置自由层40、绝缘势垒层30与钉扎层20的第二过程,上述自由层40包括至少一个结构层。当上述制作方法包括第一过程时,上述制作方法还包括:在设置上述自由层40之前,采用等离子体法对设置上述绝缘势垒层30的裸露表面进行刻蚀,和/或,在设置上述自由层40的过程中采用等离子体法对至少一个上述结构层的裸露表面进行刻蚀,当上述制作方法包括第二过程时,上述制作方法还包括:在设置上述自由层40的过程中采用等离子体法对至少一个上述结构层的裸露表面进行刻蚀,形成图1所示的结构。
上述的制作方法中,当制作过程包括第一过程时,在设置绝缘势垒层后,对绝缘势垒层的裸露表面进行等离子体刻蚀处理,和/或在设置结构层后,对该结构层的裸露表面进行等离子体刻蚀处理;当制作过程包括第二过程时,在设置上述自由层的过程中采用等离子体法对至少一个上述结构层的裸露表面进行刻蚀。通过对绝缘势垒层和/或结构层的裸露表面的刻蚀改变了对应的裸露表面的粗糙度、应力与晶化状态,使得自由层的界面磁各向异性能更高,进而保证了自由层的磁化方向不会由于热扰动的影响而变化,从而提高MTJ器件的热稳定性和可靠性。等离子体刻蚀过程还使得MTJ器件隧道磁电阻(TMR)等性能都有所提高,另外,结电阻主要由绝缘势垒层决定,当对绝缘势垒层进行等离子体处理后,可以降低MJT的结电阻(RA)。
本申请中的“刻蚀”在没有特殊说明的情况下,均是指广义的刻蚀,是指直接对裸露的表面进行刻蚀,并非需要先通过光刻工艺的狭义刻蚀。
本申请中的等离子体法刻蚀过程可以在一个专用腔体中进行,也可在各层的沉积腔体中进行。
本领域技术人员可以根据实际情况选择现有技术中的任何可以满足衬底层的性能要求的材料作为衬底层的材料。例如可以选择Ta、Ti、TaN、TiN、Cu、Ag、Au、Al、Ir、Ru、Rh、Zr、Hf、MgO、Pt、Pd、NiCr、NiAl与NiTa中的一种或几种,厚度在1~20nm之间。本领域技术人员可以根据实际情况选择合适的材料作为衬底层的材料。
本领域技术人员可以根据实际情况选择现有技术中的任何可以满足钉扎层的性能要求的材料作为钉扎层的材料。例如可以选择Co、Ni、Fe、CoFe、CoNi、NiFe、CoFeNi、CoB、FeB、CoFeB、NiFeB、Pt、Pd、PtPd、FePt、Ir、Re、Rh、B、Zr、V、Nb、Ta、Mo、W与Hf中的一种或多种。钉扎层通常是多层膜结构,需要调节各层薄膜的种类和厚度使其磁化方向垂直于其界面,且每层膜结构的厚度均在0.1~1.5nm之间。
本领域技术人员可以根据实际情况选择现有技术中的任何可以满足绝缘势垒层的性能要求的材料作为绝缘势垒层的材料。例如可以选择MgO、AlOx、MgAlOx、TiOx、TaOx、GaOx与FeOx中的一种或几种。实际制备过程中这些氧化物的氧含量是有波动的,所以用x表示表示一个分子里氧原子与其他原子的个数比。
本领域技术人员可以根据实际情况将绝缘势垒层设置为合适的厚度,一种实施例中,绝缘势垒层的厚度在0.2~2nm之间。这样可以实现较低的MTJ结电阻(RA)同时保证高的TMR值。
本领域技术人员可以根据实际情况选择现有技术中的任何可以满足自由层的性能要求的材料作为自由层的材料。例如可以选择Co、Fe、Ni、CoB、FeB、NiB、CoFe、NiFe、CoNi、CoFeNi、CoFeB、NiFeB、CoNiB、CoFeNiB、FePt、FePd、CoPt、CoPd、CoFePt、CoFePd、FePtPd、CoPtPd与CoFePtPd中的一种或几种。
为了可以较精确地控制被刻蚀的量,进而能够较高效地将裸露表面所在的界面的磁各向异性调节为较好的状态。本申请的一种实施例中,控制上述等离子体刻蚀的速率小于0.02nm/s。
本申请的一种实施例中,上述绝缘势垒层和/或上述结构层被刻蚀的厚度在0.01~1nm之间。由于绝缘势垒层与结构层的厚度本身较小,将被刻蚀的厚度控制在这个范围内,不仅能够进一步保证结构层和/或绝缘势垒层的表面所在的界面处的磁各向异性较强,并且,还能够进一步避免由于被刻蚀去除的厚度太大而导致等离子体刻蚀影响结构层和/或绝缘势垒层的本身性能的问题。
本申请的另一种实施例中,上述等离子法刻蚀的时间在0.1s~60s之间。这样能够有效地改善界面结构,同时避免过量刻蚀。
为了更好地控制等离子体法刻蚀各个薄膜的过程,并且避免刻蚀速率过快,本申请优选上述刻蚀的温度在25~250℃之间。
本申请的再一种实施例中,上述刻蚀的压力在50~150mTorr之间。这样可以维持稳定的等离子体,同时有效地控制刻蚀速率和刻蚀过程的均匀性。
本申请中的等离子体包括刻蚀气体,刻蚀气体包括Ne、Ar、Kr与Xe中的一种或几种,等离子体还可以包括He、N2、H2或O2等辅助气体。但并不限于上述的这些气体,本领域技术人员可以根据实际情况选择合适的等离子体与辅助气体。
为了提高MTJ器件的器件热稳定性,本申请的另一种实施例中,如图3与图5所示,上述结构层包括第一铁磁层41、非磁金属层42与第二铁磁层43,上述自由层的设置过程包括:依次设置第一铁磁层41、上述非磁金属层42与上述第二铁磁层43,其中,上述第一铁磁层41与上述第二铁磁层43通过上述非磁金属层42呈铁磁耦合状态,即两者磁化方向相同。通过将自由层设置为包括两个磁性材料层与二者之间的非磁金属层的结构,增加了自由层中磁性材料的体积,由于磁性材料的体积与MTJ的热稳定性是正相关的,因此,这样的自由层的热稳定性更好,且该结构中,在两个磁性材料层之间设置非磁金属层,保证了每个磁性材料层的磁化方向垂直与界面,这样的自由层的结构缓解了磁化方向(每个磁性材料层必须较薄,才能保证其磁化方向垂直与界面)与热稳定性的矛盾。
本领域技术人员可以根据实际情况选择合适的第一铁磁层的材料,例如可以选择Co、Fe、Ni、CoB、FeB、NiB、CoFe、NiFe、CoNi、CoFeNi、CoFeB、NiFeB、CoNiB、CoFeNiB、FePt、FePd、CoPt、CoPd、CoFePt、CoFePd、FePtPd、CoPtPd与CoFePtPd中的一种或几种,当第一铁磁层包括多种材料时,每种材料形成一个材料层,即第一铁磁层包括多个材料层。
本领域技术人员可以根据实际情将第一铁磁层设置为合适的厚度,一种实施例中,第一铁磁层中的每个材料层的厚度在0.4~3nm之间。这样可以保证其磁化方向垂直于界面。
本领域技术人员可以根据实际情况选择合适的非磁金属层的材料,例如可以选择B、Ta、Ti、Mo、Hf、Zr、Nb、W、TaN、TiN、NbN、TaB、TiB、MoB、HfB、ZrB、NbN与WB中的一种或几种,当非磁金属层包括多种材料时,每种材料形成一个材料层,即非磁金属层包括多个材料层,一种实施例中,非磁金属层中的每个材料层的厚度范围为0.07~1nm。这样可以使得第一铁磁层和第二铁磁层之间实现有效地铁磁交换耦合。
上述第二铁磁层为Co、Fe、Ni、CoB、FeB、NiB、CoFe、NiFe、CoNi、CoFeNi、CoFeB、NiFeB、CoNiB、CoFeNiB、FePt、FePd、CoPt、CoPd、CoFePt、CoFePd、FePtPd、CoPtPd与CoFePtPd中的一种或几种,但并不限于上述的材料,本领域技术人员可以根据实际情况选择合适的材料作为第二铁磁层的材料。当第二铁磁层包括多种材料时,每种材料形成一个材料层,即第二铁磁层包括多个材料层。
一种实施例中,上述第二铁磁层中的每个材料层的厚度范围为0.4~3nm。这样可以保证其磁化方向垂直于界面。
本申请的另一种实施例中,上述自由层的设置过程还包括:采用上述等离子体法对上述第一铁磁层的裸露的表面进行刻。这样可以通过对第一铁磁层的表面的刻蚀,增强了该表面所在的界面的磁各向异性,提高了MTJ器件的热稳定性。
为了提高第二铁磁层的磁各向异性,进而提高MTJ器件的热稳定性。本申请优选上述自由层的设置过程还包括:采用上述等离子体法对上述第二铁磁层的裸露表面进行刻蚀。
为了更好地控制钉扎层20或自由层40的晶体取向,本申请的一种实施例中,上述制作方法还包括设置上述衬底层10,当上述制作方法包括上述第一过程时,如图2至图5所示,上述钉扎层20设置在上述衬底层10的表面上;当上述制作方法包括上述第二过程时,如图6所示,上述自由层40设置在上述衬底层10的表面上。
本申请的再一种实施例中,上述制作方法还包括设置保护层50,当上述制作方法包括上述第一过程时,如图4与图5所示,在设置了自由层40后,上述保护层50设置在上述自由层40的远离上述绝缘势垒层30的表面上;当上述制作方法包括上述第二过程时,在设置钉扎层20之后,上述保护层50设置在上述钉扎层20的远离上述绝缘势垒层的表面上,上述绝缘势垒层30设置在上述自由层40的远离上述保护层50的表面上,形成图6所示的结构。保护层50用于保护自由层40或者钉扎层20避免其氧化,同时其与自由层40或者钉扎层20的界面效应还能够增强自由层40的垂直磁各向异性,进一步提高了MJT器件的热稳定性。
如图5所示,一种实施例中,自由层40包括第一铁磁层41、非磁金属层42与第二铁磁层43,保护层50设置在第二铁磁层43的远离非磁金属层42的表面上。
本申请中的保护层的材料可以是Ta、Ti、TaN、TiN、Cu、Ag、Au、Al、Ir、Ru、Rh、Zr、Hf、MgO、Pt、Pd、NiCr、NiAl与NiTa中的一种或几种。本领域技术人员可以根据实际情况选择合适的保护层的材料。
本申请中的设置各个层的方法可以是现有技术中的任何一种方法,比如磁控溅射,物理气相沉积或分子束外延沉积,本领域技术人员可以根据实际情况分别选择合适的方法设置钉扎层、绝缘势垒层与自由层。
本申请的又一种实施例中,采用磁控溅射沉积法设置上述钉扎层、采用沉积法设置上述绝缘势垒层和/或采用沉积法设置上述自由层。
本申请的另一种典型的实施方式中,提供了一种MTJ器件,该MTJ器件采用上述制作方法制作而成。
该MTJ器件由于采用了上述的制作方法,使得MTJ器件具有较小的临界翻转电流,较好的热稳定性,较大的隧道磁电阻(TMR)。
本申请的再一种实施例方式中,提供了一种STT-MRAM,该STT-MRAM包括MTJ器件,该MTJ器件采用上述制作方法制作而成。
该STT-MRAM器件由于包括上述的MTJ器件,使得STT-MRAM具有较好的热稳定性,较小的临界写入电流,较大的隧道磁电阻(TMR)。
为了使得本领域技术人员能够更加清楚地了解本申请的技术方案,以下将结合具体的实施例与对比例详细说明。
实施例1
MTJ器件的制作过程为:
在衬底层10(TiN层)的表面上采用磁控溅射方法沉积材料(其中表示依次沉积的Co和的Pt,然后重复沉积六层这种材料),形成钉扎层20;
在没有特殊说明的情况下,本申请中后续类似的表达,其含义均类似上述的解释。
在钉扎层20的远离衬底层10的表面上采用磁控溅射方法沉积MgO材料,形成厚度为1nm的绝缘势垒层30;
在功率为3000W、压力为80mTorr以及温度为100℃的条件下,氮等离子体对绝缘势垒层30的裸露的表面进行刻蚀,刻蚀的速率为0.01nm/s,刻蚀的时间为3s,被刻蚀的厚度为0.03nm。
在经过等离子体刻蚀处理后的绝缘势垒层30的表面上采用磁控溅射方法沉积FeCoB,形成厚度为1.2nm的自由层40;
在自由层40的远离绝缘势垒层30的表面采用磁控溅射方法沉积Ta,形成厚度为2nm的保护层50,最终形成如图4所示的MTJ器件。
实施例2
与实施例1的区别为:
衬底层10为NiTa层,钉扎层20为层,绝缘势垒层30为Al2O3层,自由层40为NiFe0.5nm/CoFeB1nm层,保护层50为TaN层;
且制作过程中不对绝缘势垒层30进行等离子体法刻蚀处理,而在形成自由层40之后,设置保护层50之前,在功率为1000W、压力为50mTorr以及温度为250℃的条件下,Ne+Ar等离子体对自由层40的裸露的表面进行刻蚀,刻蚀的速率为0.0005nm/s,刻蚀的时间为20s,被刻蚀的厚度为0.01nm。
实施例3
与实施例1的区别在于:
衬底层10为MgO层,钉扎层20为层,绝缘势垒层30为MgO层,自由层40为CoFeNiB层,保护层50为MgO/Ta层;
且制作过程中不仅对绝缘势垒层30进行等离子体法刻蚀处理,而且在形成自由层40之后,设置保护层50之前,在功率为2000W、压力为150mTorr以及温度为25℃的条件下,氮等离子体对自由层40的裸露的表面进行刻蚀,刻蚀的速率为0.001nm/s,刻蚀的时间为60s,被刻蚀的厚度为0.06nm。
实施例4
与实施例1的区别在于:
自由层40包括第一铁磁层41、非磁金属层42与第二铁磁层43,且自由层40的形成过程为:
在经过等离子体刻蚀处理后的绝缘势垒层30的表面上采用分子束外延方法沉积CoFe,形成厚度为0.4nm的第一铁磁层41;
在第一铁磁层41的远离绝缘势垒层30的表面采用分子束外延方法沉积Ru,形成厚度为0.1nm的非磁金属层42;
在非磁金属层42的远离上述第一铁磁层41的表面采用分子束外延方法沉积CoFe,形成厚度为0.4nm的第二铁磁层43。最终形成了图5所示的MTJ器件。
实施例5
与实施例4的区别是:
第一铁磁层的厚度为2nm,非磁金属层的厚度为0.1nm,第二铁磁层的厚度为2nm;
在形成第一铁磁层后,设置非磁金属层之前,在功率为2000W、压力为75mTorr以及温度为75℃的条件下,氩等离子体对第一铁磁层的裸露的表面进行刻蚀,刻蚀的速率为0.015nm/s,刻蚀的时间为60s,被刻蚀的厚度为0.9nm。
实施例6
与实施例4的区别是:
第一铁磁层的厚度为0.8nm,非磁金属层的厚度为0.1nm,第二铁磁层的厚度为0.8nm;
在形成第二铁磁层后,设置保护层之前,在功率为2000W、压力为75mTorr以及温度为75℃的条件下,Ar+N2等离子体对第二铁磁层的裸露的表面进行刻蚀,刻蚀的速率为0.005nm/s,刻蚀的时间为7s,第二铁磁层被刻蚀的厚度为0.035nm。
实施例7
与实施例5的区别是:
在形成第二铁磁层后,设置保护层之前,在功率为2000W、压力为65mTorr以及温度为75℃的条件下,N2+H2等离子体对第二铁磁层的裸露的表面进行刻蚀,刻蚀的速率为0.01nm/s,刻蚀的时间为10s,第二铁磁层被刻蚀的厚度为0.1nm。
实施例8
与实施例5的区别在于,第一铁磁层的刻蚀速率为0.05nm/s,刻蚀时间为5s。
实施例9
与实施例5的区别在于,在温度为300℃的条件下,对第一铁磁层的裸露的表面进行刻蚀。
实施例10
与实施例5的区别在于,在压力为30mTorr的条件下,对第一铁磁层的裸露的表面进行刻蚀。
实施例11
与实施例5的区别在于,对第一铁磁层的裸露的表面进行刻蚀的过程中,刻蚀的速率为0.001nm/s,刻蚀的时间为100s。
实施例12
与实施例5的区别在于,对第一铁磁层的裸露的表面进行刻蚀的过程中,刻蚀的速率为0.018nm/s,刻蚀的时间为60s,第一铁磁层被刻蚀的厚度为1.08nm。
实施例13
具体制作过程为:
采用磁控溅射方法沉积Ta,形成厚度为5nm的衬底层10;
在衬底层10(TiN层)的一个表面上采用磁控溅射方法沉积CoFeB,形成厚度为1nm的第一铁磁层41;
在形成第一铁磁层41后,设置非磁金属层之前,在功率为2000W、压力为65mTorr以及温度为50℃的条件下,氮等离子体对第一铁磁层的裸露的表面进行刻蚀,刻蚀的速率为0.01nm/s,刻蚀的时间为10s,被刻蚀的厚度为0.1nm;
在第一铁磁层41的远离衬底层10的表面采用磁控溅射方法沉积Ta,形成厚度为0.2nm的非磁金属层42;
在非磁金属层42的远离上述第一铁磁层41的表面采用磁控溅射方法沉积CoFe,形成厚度为0.8nm的第二铁磁层43;
在第二铁磁层43的远离非磁金属层42的表面上采用磁控溅射方法沉积MgO材料,形成厚度为0.8nm的绝缘势垒层30;
在绝缘势垒层30的远离第二铁磁层43的表面上采用磁控溅射方法沉积材料,形成钉扎层20;
在钉扎层20的远离绝缘势垒层30的表面上采用磁控溅射方法沉积Ta/TaN材料,形成保护层50,最终形成图6所示的结构。
对比例
与实施例1的区别是:不对绝缘势垒层进行等离子法刻蚀。
将薄膜刻蚀成直径为65nm的位元,采用电学和磁学测试系统在室温下测试各个实施例与对比例的TMR、RA以及热稳定性Δ(其中,Δ=KUV/KBT其中,KU表示每个MTJ位元的磁各向异性,单位为J/cm3,V表示体积,单位为cm3,KB表示玻尔兹曼常数,单位为J/K,T表述绝对温度,单位为K),具体的测试结果见表1。
表1
TMR(%) RA(Ωμm2) Δ
实施例1 150 6.1 110
实施例2 80 13.2 80
实施例3 163 8.6 106
实施例4 137 5.8 98
实施例5 158 5.3 107
实施例6 153 6.2 106
实施例7 160 7.3 96
实施例8 133 7.1 61
实施例9 122 7.5 53
实施例10 118 7.4 44
实施例11 136 7.2 58
实施例12 124 6.8 39
实施例13 157 6.5 93
对比例 91 12.5 30
由表1的数据可知,与对比例相比,采用等离子法对MTJ中的绝缘势垒层,或者对绝缘势垒层和至少一个结构层进行刻蚀,使得实施例1以及实施例3至实施例13的TMR较高,RA较低,热稳定性较好;与实施例5相比,实施例4没有对自由层中的一个结构层进行等离子法处理,实施例8的刻蚀速率较大,大于0.02nm/s,实施例9的刻蚀温度较高,大于250℃,实施例10的刻蚀压力较小,小于50mTor,实施例11的刻蚀时间较长,实施例12的第一铁磁层被刻蚀的厚度较大,大于1.0nm,因此,与实施例5相比,实施例4、8至12的TMR较低,RA较高,热稳定性Δ较小,与实施例1相比,实施例2由于绝缘势垒层为Al2O3层,且该实施例中没有对绝缘势垒层进行等离子体处理,使得TMR较低,RA较高,热稳定性Δ较小。
从以上的描述中,可以看出,本申请上述的实施例实现了如下技术效果:
1)、本申请MTJ器件的制作方法中,在设置绝缘势垒层后,对绝缘势垒层的裸露表面进行等离子体刻蚀处理,和/或在设置结构层后,对该结构层的裸露表面进行等离子体刻蚀处理。通过对绝缘势垒层和/或一个结构层的裸露表面的刻蚀改变了对应的裸露表面的粗糙度、应力与晶化状态,使得裸露表面所在的界面处的磁各向异性更强,进而保证了自由层的磁化方向不会因为热扰动的影响而发生改变,从而提高MTJ器件结构的热稳定性和可靠性。等离子体刻蚀过程还使得MTJ器件隧道磁电阻(TMR)等性能都有所提高。
2)、本申请的MTJ器件具有较好的热稳定性,较大的隧道磁电阻(TMR)。
3)、本申请的STT-MRAM具有较好的热稳定性,较大的隧道磁电阻(TMR),有利于实现更高的存储密度。
以上所述仅为本申请的优选实施例而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。

Claims (16)

1.一种MTJ器件的制作方法,其特征在于,所述制作方法包括:
依次设置钉扎层、绝缘势垒层与自由层的第一过程,或者依次设置自由层、绝缘势垒层与钉扎层的第二过程,所述自由层包括至少一个结构层,
当所述制作方法包括所述第一过程时,所述制作方法还包括:在设置所述自由层之前,采用等离子体法对设置所述绝缘势垒层的裸露表面进行刻蚀,和/或,在设置所述自由层的过程中采用等离子体法对至少一个所述结构层的裸露表面进行刻蚀;
当所述制作方法包括所述第二过程时,所述制作方法还包括:在设置所述自由层的过程中采用等离子体法对至少一个所述结构层的裸露表面进行刻蚀。
2.根据权利要求1所述的制作方法,其特征在于,控制所述刻蚀的速率小于0.02nm/s。
3.根据权利要求1所述的制作方法,其特征在于,所述绝缘势垒层和/或所述结构层被刻蚀的厚度在0.01~1nm之间。
4.根据权利要求1所述的制作方法,其特征在于,控制所述刻蚀的时间在0.1s~60s之间。
5.根据权利要求1所述的制作方法,其特征在于,控制所述刻蚀的温度在25~250℃之间。
6.根据权利要求1所述的制作方法,其特征在于,控制所述刻蚀的压力在50~150mTorr之间。
7.根据权利要求1所述的制作方法,其特征在于,所述等离子体法采用的刻蚀气体包括Ne、Ar、Kr与Xe中的一种。
8.根据权利要求7所述的制作方法,其特征在于,所述等离子体法采用的辅助气体包括He、N2、H2与O2中的一种。
9.根据权利要求1所述的制作方法,其特征在于,所述结构层包括第一铁磁层、非磁金属层与第二铁磁层,所述自由层的设置过程包括:
依次设置所述第一铁磁层、所述非磁金属层与所述第二铁磁层,其中,
所述第一铁磁层与所述第二铁磁层通过所述非磁金属层呈铁磁耦合状态。
10.根据权利要求9所述的制作方法,其特征在于,所述自由层的设置过程还包括:
采用所述等离子体法对所述第一铁磁层的裸露的表面进行刻蚀。
11.根据权利要求9或10所述的制作方法,其特征在于,所述自由层的设置过程还包括:
采用所述等离子体法对所述第二铁磁层的裸露表面进行刻蚀。
12.根据权利要求1所述的制作方法,其特征在于,所述制作方法还包括:设置衬底层,当所述制作方法包括所述第一过程时,所述钉扎层设置在所述衬底层的表面上;当所述制作方法包括所述第二过程时,所述自由层设置在所述衬底层的表面上。
13.根据权利要求1所述的制作方法,其特征在于,所述制作方法还包括:设置保护层,当所述制作方法包括所述第一过程时,所述保护层设置在所述自由层的远离所述绝缘势垒层的表面上;当所述制作方法包括所述第二过程时,所述保护层设置在所述钉扎层的远离所述绝缘势垒层的表面上。
14.根据权利要求1所述的制作方法,其特征在于,采用磁控溅射法或分子束外延法沉积所述钉扎层、所述绝缘势垒层和/或所述自由层。
15.一种MTJ器件,其特征在于,所述MTJ器件采用权利要求1至14中的任一项所述制作方法制作而成。
16.一种STT-MRAM,包括MTJ器件,其特征在于,所述MTJ器件为权利要求15所述的MTJ器件。
CN201610899487.0A 2016-10-14 2016-10-14 Mtj器件的制作方法、mtj器件及stt-mram Pending CN107958951A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610899487.0A CN107958951A (zh) 2016-10-14 2016-10-14 Mtj器件的制作方法、mtj器件及stt-mram

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610899487.0A CN107958951A (zh) 2016-10-14 2016-10-14 Mtj器件的制作方法、mtj器件及stt-mram

Publications (1)

Publication Number Publication Date
CN107958951A true CN107958951A (zh) 2018-04-24

Family

ID=61953609

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610899487.0A Pending CN107958951A (zh) 2016-10-14 2016-10-14 Mtj器件的制作方法、mtj器件及stt-mram

Country Status (1)

Country Link
CN (1) CN107958951A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101331568A (zh) * 2005-12-21 2008-12-24 株式会社东芝 磁阻效应元件及其制造方法
US20110188157A1 (en) * 2010-02-01 2011-08-04 Headway Technologies, Inc. TMR device with novel free layer structure
US20130075837A1 (en) * 2011-09-22 2013-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Technique for smoothing an interface between layers of a semiconductor device
CN103151456A (zh) * 2011-12-07 2013-06-12 三星电子株式会社 磁器件及其制造方法
CN103250263A (zh) * 2010-12-22 2013-08-14 株式会社爱发科 穿隧磁阻元件的制造方法
US20130264665A1 (en) * 2012-04-06 2013-10-10 Headway Technologies, Inc. Reduction of Capping Layer Resistance Area Product for Magnetic Device Applications

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101331568A (zh) * 2005-12-21 2008-12-24 株式会社东芝 磁阻效应元件及其制造方法
US20110188157A1 (en) * 2010-02-01 2011-08-04 Headway Technologies, Inc. TMR device with novel free layer structure
CN103250263A (zh) * 2010-12-22 2013-08-14 株式会社爱发科 穿隧磁阻元件的制造方法
US20130288398A1 (en) * 2010-12-22 2013-10-31 Tohoku University Method of manufacturing tunneling magnetoresistive element
US20130075837A1 (en) * 2011-09-22 2013-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Technique for smoothing an interface between layers of a semiconductor device
CN103151456A (zh) * 2011-12-07 2013-06-12 三星电子株式会社 磁器件及其制造方法
US20130264665A1 (en) * 2012-04-06 2013-10-10 Headway Technologies, Inc. Reduction of Capping Layer Resistance Area Product for Magnetic Device Applications

Similar Documents

Publication Publication Date Title
US20210234092A1 (en) Reduction of Barrier Resistance X Area (RA) Product and Protection of Perpendicular Magnetic Anisotropy (PMA) for Magnetic Device Applications
US9634237B2 (en) Ultrathin perpendicular pinned layer structure for magnetic tunneling junction devices
EP2839501B1 (en) Free layer with high thermal stability for magnetic device applications by insertion of a boron dusting layer
US8274811B2 (en) Assisting FGL oscillations with perpendicular anisotropy for MAMR
US7630232B2 (en) Synthetic anti-ferromagnetic structure with non-magnetic spacer for MRAM applications
EP2820649B1 (en) High thermal stability free layer with high out-of-plane anisotropy for magnetic device applications
WO2016171800A1 (en) Spin transfer torque structure for mram devices having a spin current injection capping layer
TW200828304A (en) Storage element and memory
CN108604632A (zh) 具有磁性隧道结及热稳定性增强层的存储器单元
US9705075B2 (en) Cobalt (Co) and platinum (Pt)-based multilayer thin film having inverted structure and method for manufacturing same
US9466786B2 (en) Magnetic electronic device and manufacturing method thereof
JP2012238631A (ja) 記憶素子、記憶装置
CN107958953B (zh) 磁性隧道结的自由层的制备方法及磁性隧道结的制备方法
TWI643367B (zh) 形成磁性裝置的自由層的材料組成、自由層與磁性元件
CN107958950A (zh) Mtj器件的制作方法、mtj器件及stt-mram
KR101519767B1 (ko) 수직 자기 이방성을 가지는 비정질 강자성체 다층박막
US9966528B2 (en) Method and system for providing a magnetic layer in a magnetic junction usable in spin transfer torque applications using a sacrificial oxide layer
JPWO2010026725A1 (ja) 磁気抵抗素子とその製造方法、該製造方法に用いる記憶媒体
US11545620B2 (en) Methods of manufacture precessional spin current magnetic tunnel junction devices
CN107958951A (zh) Mtj器件的制作方法、mtj器件及stt-mram
US10438638B2 (en) Method and system for providing a magnetic layer in a magnetic junction usable in spin transfer or spin orbit torque applications using a sacrificial oxide layer
CN112038488A (zh) Mtj的制作方法和mtj
CN107958954A (zh) 磁性隧道结的参考层的制备方法、磁性隧道结的制备方法
KR20170107612A (ko) 수직자기이방성 박막 및 mtj 구조 제조방법
CN112864315B (zh) Mtj器件的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180424