JP2002270586A - 有機系絶縁膜のエッチング方法およびデュアルダマシンプロセス - Google Patents

有機系絶縁膜のエッチング方法およびデュアルダマシンプロセス

Info

Publication number
JP2002270586A
JP2002270586A JP2001065459A JP2001065459A JP2002270586A JP 2002270586 A JP2002270586 A JP 2002270586A JP 2001065459 A JP2001065459 A JP 2001065459A JP 2001065459 A JP2001065459 A JP 2001065459A JP 2002270586 A JP2002270586 A JP 2002270586A
Authority
JP
Japan
Prior art keywords
etching
gas
film
insulating film
organic insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001065459A
Other languages
English (en)
Inventor
Yoshiki Igarashi
義樹 五十嵐
Tomoki Suemasa
智希 末正
Koichiro Inasawa
剛一郎 稲沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2001065459A priority Critical patent/JP2002270586A/ja
Priority to TW091103469A priority patent/TW529105B/zh
Priority to CNA028061608A priority patent/CN1529905A/zh
Priority to PCT/JP2002/001787 priority patent/WO2002073674A1/ja
Priority to EP02701589A priority patent/EP1367638A4/en
Priority to US10/469,818 priority patent/US20040106293A1/en
Priority to KR10-2003-7011699A priority patent/KR20030087637A/ko
Publication of JP2002270586A publication Critical patent/JP2002270586A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 ＳｉＯＣ系低誘電率膜と窒化珪素膜との選択
比を向上させるとともに、エッチング時のマイクロトレ
ンチを低減する。 【解決手段】 Ｃ４Ｆ８／Ａｒ／Ｎ２系混合ガスを用い
てＳｉＯＣ系低誘電率膜をエッチングする場合、Ａｒの
流量比を８０％以上とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、有機系絶縁膜のエ
ッチング方法およびデュアルダマシンプロセスに関し、
特に、層間絶縁膜として低誘電率絶縁膜を用いたデュア
ルダマシンプロセスに適用して好適なものである。
【０００２】
【従来の技術】従来のＳｉＯＣ系低誘電率膜をエッチン
グする方法では、例えば、Ｃ４Ｆ８／ＣＯ／Ａｒ／Ｎ２
系混合ガスを、流量比１０／２００／２００／２００ｓ
ｃｃｍで用いていた。また、ＣＯは、エッチング形状或
いは下地膜との選択性に影響するカーボン系ポリマーの
堆積状態を制御する目的で用いていた。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
ＳｉＯＣ系低誘電率膜（ＳｉとＯとＣとＨとを成分とし
て含む）のエッチング方法では、ＳｉＯＣ系低誘電率膜
に対する窒化珪素膜の選択比（ＳｉＯＣ系低誘電率膜の
エッチングレート／窒化珪素膜のエッチングレート）が
低く、２〜３程度の値しか得られなかった。このため、
窒化珪素膜をエッチストップ層としてＳｉＯＣ系低誘電
率膜にビアホールを形成すると、ＳｉＯＣ系低誘電率膜
のエッチストップが困難になるという問題があった。
【０００４】また、従来のＳｉＯＣ系低誘電率膜のエッ
チング方法では、マイクロトレンチ（ホール底に形成さ
れる凹凸部）が大きく、その高低差が５０ｎｍ以上あっ
た。このため、ＳｉＯＣ系低誘電率膜に埋め込み配線の
ためのトレンチを形成すると、配線材料の埋め込みが不
均一になるという問題があった。
【０００５】そこで、本発明の目的は、窒化珪素膜との
選択比を向上させることが可能となるとともに、マイク
ロトレンチを低減することが可能な有機系絶縁膜のエッ
チング方法およびデュアルダマシンプロセスを提供する
ことである。
【０００６】
【課題を解決するための手段】上述した課題を解決する
ために、請求項１記載の発明によれば、エッチングガス
が、フルオロカーボン系ガスと、Ｎ２ガスと、流量比が
総エッチングガス流量の８０％以上の不活性ガスとを含
む混合ガスであることを特徴とする。
【０００７】これにより、不活性ガスによるスパッタ力
を向上させて、ホール底面に堆積するカーボン系ポリマ
ーを除去しつつ有機系絶縁膜のエッチングを行うことが
可能となり、マイクロトレンチを低減することが可能と
なる。また、不活性ガスの流量比を８０％以上とするこ
とにより、窒化膜のエッチング種であるフッ素系ラジカ
ルがホール底面に過剰に供給されることを抑制でき、有
機系絶縁膜に対する窒化珪素膜の選択比を向上すること
が可能となる。
【０００８】また、請求項２記載の発明によれば、前記
有機系絶縁膜はＳｉＯＣ系低誘電率膜であることを特徴
とする。
【０００９】これにより、機械的強度や熱的安定性に優
れ、比誘電率が２．４〜２．７程度の層間絶縁膜をＣＶ
Ｄにより形成することができ、従来の薄膜形成プロセス
と整合をとりつつ、配線遅延を抑制することが可能とな
ることから、デュアルダマシンプロセスの工程数を大幅
に削減することが可能となる。
【００１０】また、請求項３記載の発明によれば、前記
有機系絶縁膜に対する窒化珪素膜の選択比（有機系絶縁
膜のエッチングレート／窒化珪素膜のエッチングレー
ト）が約１０以上であることを特徴とする。
【００１１】これにより、有機系絶縁膜をエッチングす
る際のエッチストップ層として窒化珪素膜を用いた場合
においても、オーバーエッチングにおいて窒化珪素膜が
削られることがないので、ビアホールの形成を精度よく
行うことが可能となる。
【００１２】また、請求項４記載の発明によれば、前記
エッチングガスによるマイクロトレンチの値が４０ｎｍ
以下であることを特徴とする。
【００１３】これにより、埋め込み配線のためのトレン
チ（配線溝）を有機系絶縁膜に形成した場合において
も、線溝溝の底の形状を平坦化させることが可能とな
り、配線材料の埋め込みを均一に行うことが可能とな
る。
【００１４】また、請求項５記載の発明によれば、フル
オロカーボン系ガスと、Ｎ２ガスと、流量比が総エッチ
ングガス流量の８０％以上の不活性ガスとを含むエッチ
ングガスを用いることにより、窒化膜をエッチストップ
層として有機系絶縁膜にビアホールを形成する工程と、
前記エッチングガスを用いて前記有機系絶縁膜を途中ま
でエッチングすることにより、前記有機系絶縁膜にトレ
ンチを形成する工程と、前記ビアホールおよびトレンチ
に導電材料を埋め込む工程とを備えることを特徴とす
る。
【００１５】これにより、有機系絶縁膜をエッチングす
る際の窒化珪素膜との選択比を向上させることが可能と
なることから、窒化膜をエッチストップ層として有機系
絶縁膜にビアホールを形成した場合においても、エッチ
ストップを適正に行うことが可能となる。また、マイク
ロトレンチを低減することが可能となることから、有機
系絶縁膜のエッチングを途中で止めた場合においても、
トレンチの底の形状を平坦化させることが可能となり、
導電材料を均一に埋め込むことが可能となる。
【００１６】
【発明の実施の形態】以下、本発明の実施形態に係わる
エッチング方法について図面を参照しながら説明する。
【００１７】図１は、本発明の一実施形態に係わるエッ
チング装置の概略構成を示す断面図である。なお、この
実施形態では、エッチングガスとして、Ｃ４Ｆ８／Ａｒ
／Ｎ ２系混合ガスを用いた場合について説明する。
【００１８】図１において、処理室１内には、上部電極
２およびサセプタ３が設けられ、このサセプタ３は下部
電極を兼ねている。上部電極２には、エッチングガスを
処理室１内に導入するガス噴出孔２ａが設けられ、サセ
プタ３は、サセプタ支持台４上に支持され、サセプタ支
持台４は、絶縁板５を介して処理室１内に保持されてい
る。サセプタ３には高周波電源１１が接続され、処理室
１内に導入されたエッチングガスをプラズマ化する。
【００１９】サセプタ支持台４には冷媒室１０が設けら
れ、液体窒素などの冷媒が冷媒供給管１０ａおよび冷媒
排出管１０ｂを介して冷媒室１０内を循環する。そし
て、ここから生じる冷熱をサセプタ支持台４およびサセ
プタ３を介してウエハＷに伝熱させることにより、ウエ
ハＷを冷却することができる。
【００２０】サセプタ３上には静電チャック（ＥＳＣ）
６が設けられ、静電チャック６は、導電層７がポリイミ
ドフィルム８ａ、８ｂにより挟まれた構成を有する。こ
こで、導電層７には直流高圧電源１２が接続され、導電
層７に直流高電圧を与えることにより、ウエハＷにクー
ロン力を作用させて、サセプタ３上にウエハＷを固定す
ることができる。
【００２１】また、サセプタ３および静電チャック６に
は、Ｈｅガスを導入するガス通路９が設けられ、このガ
ス通路９を介してＨｅガスをウエハＷの裏面に噴出させ
ることにより、サセプタ３上に載置されたウエハＷを冷
却することができる。ここで、ガス通路９は、流量調整
バルブ１７ａおよび開閉バルブ１７ｂを介してＨｅガス
供給源１７に接続され、ウエハＷの裏面でのＨｅガスの
圧力を制御することができる。
【００２２】処理室１には、ガス供給管１ａおよび排気
管１ｂが設けられ、ガス供給管１ａは、流量調整バルブ
１４ａ〜１６ａおよび開閉バルブ１４ｂ〜１６ｂを介し
て、Ｃ４Ｆ８ガス供給源１４、Ｎ２ガス供給源１５およ
びＡｒガス供給源１６に接続されている。排気管１ｂは
真空ポンプに接続され、この真空ポンプで処理室１内を
排気することにより、処理室１の圧力を調節することが
できる。処理室１の周囲には水平磁場形成磁石１３が設
けられ、処理室１内に磁場を形成することにより、プラ
ズマを高密度化して、エッチングを効率よく行うことが
できる。
【００２３】このエッチング装置でウエハＷの処理を行
う場合、窒化硅素膜をエッチストップ層として有機系絶
縁膜が形成されたウエハＷをサセプタ３上に載置し、静
電チャック６により固定する。
【００２４】次に、処理室１を排気し、処理室１内の圧
力を調節するとともに、開閉バルブ１４ｂ〜１６ｂを開
いてＣ４Ｆ８ガス、Ｎ２ガスおよびＡｒガスを処理室１
内に導入する。ここで、流量調整バルブ１４ａ〜１６ａ
により、Ｃ４Ｆ８ガス、Ｎ２ガスおよびＡｒガスの流量
比を調節することができる。
【００２５】次に、高周波電源１１からのＲＦパワーを
サセプタ３に印加し、エッチングガスをプラズマ化し
て、有機系絶縁膜のエッチングを行う。この際、開閉バ
ルブ１７ｂを開いてＨｅガスをガス通路９に導入し、こ
のＨｅガスをガス通路９から噴出させることにより、ウ
エハＷを冷却することができる。また、流量調整バルブ
１７ａを用いてＨｅガスの圧力を調節することにより、
ウエハＷの冷却温度を制御することができる。
【００２６】ここで、Ｃ４Ｆ８／Ａｒ／Ｎ２系混合ガス
におけるＡｒの流量比を８０％以上とすることにより、
窒化珪素膜との選択比を向上させることが可能となると
ともに、マイクロトレンチを低減することが可能とな
る。なお、ＲＦパワーは５００〜２０００Ｗ、圧力は１
０〜１０００ｍＴｏｒｒ、ウエハＷ裏面におけるＨｅ圧
力はセンターで５〜１５Ｔｏｒｒ、エッジで２０〜５０
Ｔｏｒｒ、ボトムＥＳＣ温度は−２０〜６０℃に設定す
ることが好ましい。
【００２７】図２（ａ）は、本発明の一実施例に係わる
トレンチ内の状態を示す断面図である。図２（ａ）にお
いて、基板２１上には、窒化珪素膜２２を介してＳｉＯ
Ｃ膜２３が形成されている。そして、開口部Ｈ１が形成
されたフォトレジスト膜２４をマスクとして、ＳｉＯＣ
膜２３の途中までエッチングＥ１を行うことにより、ト
レンチＴ１を形成する。ここで、Ｃ４Ｆ８／Ａｒ／Ｎ２
系混合ガスを用いてＳｉＯＣ膜２３のエッチングＥ１を
行うと、その時生成されるカーボン系ポリマーがトレン
チＴ１の底面の中央付近により多く堆積する。このた
め、トレンチＴ１内では、トレンチＴ１底面の中央付近
でエッチングの進行が抑制され、中央から端に向うに従
ってエッチング量が大きくなる。このため、トレンチＴ
１底面の端の部分が凹んだマイクロトレンチＭＴが形成
される。
【００２８】ここで、Ｃ４Ｆ８／Ａｒ／Ｎ２系混合ガス
におけるＡｒの流量比を８０％以上とすると、Ａｒガス
によるスパッタ力が向上し、トレンチＴ１底面に堆積す
るカーボン系ポリマーを除去することが可能となる。こ
のため、トレンチＴ１底面にでのエッチングの進行を全
面に渡って均一化して、マイクロトレンチＭＴを低減す
ることが可能となり、マイクロトレンチＭＨの値を４０
ｎｍ以下とすることができる。
【００２９】図２（ｂ）は、本発明の一実施例に係わる
ビアホールの状態を示す断面図である。図２（ｂ）にお
いて、基板３１上には、窒化珪素膜３２を介してＳｉＯ
Ｃ膜３３が形成されている。そして、開口部Ｈ２が形成
されたフォトレジスト膜３４をマスクとして、ＳｉＯＣ
膜３３のエッチングＥ２を行うことにより、ビアホール
Ｂ２を形成する。ここで、Ｃ４Ｆ８／Ａｒ／Ｎ２系混合
ガスを用いてエッチングＥ２を行うと、Ｃ４Ｆ８ガスの
解離やＳｉＯＣ膜３３との反応などにより、エッチング
の進行を抑制するカーボン系ポリマーが生成されるとと
もに、窒化珪素膜３２のエッチングを促進させるフッ素
系ラジカルが生成される。カーボン系ポリマーは一般的
に分子量が大きく、ビアホールＢ２内の奥まで浸入しに
くいため、ビアホールＢ２入口付近の側壁に堆積し易い
傾向がある。このため、ビアホールＢ２の底部に位置す
る窒化珪素膜３２上では、カーボン系ポリマーがエッチ
ングの抑制にあまり寄与しない上に、フッ素系ラジカル
が過剰となり、窒化珪素膜３２のエッチングが促進され
る。
【００３０】ここで、Ｃ４Ｆ８／Ａｒ／Ｎ２系混合ガス
におけるＡｒの流量比を８０％以上とすることにより、
Ａｒガスによるスパッタ力を向上させて、ビアホールＢ
２側壁に堆積するカーボン系ポリマーを除去することが
可能となる。このため、カーボン系ポリマーをビアホー
ルＢ２内の奥まで浸入しやすくして、窒化珪素膜３２上
に堆積するカーボン系ポリマーを増やすことが可能とな
るとともに、窒化珪素膜３２上におけるフッ素系ラジカ
ルを低減することが可能となり、窒化珪素膜３２のエッ
チングの進行を抑制することが可能となる。この結果、
ＳｉＯＣ膜３３に対する窒化珪素膜３２の選択比を向上
させることができ、この選択比を１０以上とすることが
可能となる。
【００３１】図３（ａ）は、本発明の一実施例に係わる
Ａｒ流量比とＳｉＯＣ膜のエッチングレートとの関係を
示す数値例、図４（ａ）は、図３（ａ）の数値例に基づ
いて作成した等高線図、図５（ａ）は、図４（ａ）の等
高線図から総流量１０００ｓｃｃｍのデータをグラフ化
した図である。なお、ＲＦパワーは１５００Ｗ、圧力は
１００ｍＴｏｒｒ、ウエハＷ裏面におけるＨｅ圧力はセ
ンターで７Ｔｏｒｒ、エッジで４０Ｔｏｒｒ、ボトムＥ
ＳＣ温度は４０℃に設定した。なお、電極間間隔は３７
ｍｍ、サセプタの直径は２６０ｍｍ、ＲＦ周波数は１
３．５６ＭＨｚである。
【００３２】図５（ａ）において、ＳｉＯＣ膜のエッチ
ングレートは、Ａｒ流量比の増加に伴って増加し、約８
０％以上でほぼ一定にになる。一方、図３（ａ）および
図４（ａ）に示すように、総流量が１２００ｓｃｃｍを
越えると、Ａｒ流量比の増加に伴って減少する傾向にあ
る。これは、装置上の制約から、Ｃ４Ｆ８ガスの流量調
整可能な範囲は５〜１５ｓｃｃｍ程度、Ｎ２ガスの流量
調整可能な範囲は１００〜３００ｓｃｃｍ程度であり、
総流量が増えすぎると、エッチング種となるＣ ４Ｆ８ガ
スの割合が減り過ぎて、エッチングの進行が抑えられる
からである。
【００３３】図３（ｂ）は、本発明の一実施例に係わる
Ａｒ流量比とＳｉＯＣ膜に対する窒化珪素膜の選択比と
の関係を示す数値例、図４（ｂ）は、図３（ｂ）の数値
例に基づいて作成した等高線図、図５（ｂ）は、図４
（ｂ）の等高線図から総流量１０００ｓｃｃｍのデータ
をグラフ化した図である。
【００３４】図５（ｂ）において、Ａｒ流量比が増加す
ると、ＳｉＯＣ膜に対する窒化珪素膜の選択比が増加
し、Ａｒ流量比８０以上で選択比が約１０に達する。こ
れは、Ａｒ流量比が増加すると、Ａｒガスによるスパッ
タ力が向上し、カーボン系ガスがビアホール内の奥まで
浸入しやすくなり、窒化珪素膜のエッチングを促進させ
るフッ素系ガスがビアホール底部から追い出されるため
と考えられる。
【００３５】図３（ｃ）は、本発明の一実施例に係わる
Ａｒ流量比とマイクロトレンチの値との関係を示す数値
例、図４（ｃ）は、図３（ｃ）の数値例に基づいて作成
した等高線図、図５（ｃ）は、図４（ｃ）の等高線図か
ら総流量１０００ｓｃｃｍのデータをグラフ化した図で
ある。
【００３６】図５（ｃ）において、Ａｒ流量比が６０％
以上では、Ａｒ流量比が増加すると、マイクロトレンチ
の値が低下する。これは、Ａｒ流量比が増加すると、Ａ
ｒガスによるスパッタ力が向上し、トレンチ底面に堆積
するカーボン系ポリマーの厚みを均一化できるためと考
えられる。
【００３７】この結果、例えば、Ｃ４Ｆ８／Ｎ２／Ａｒ
系混合ガスを、流量比５／１５０／１０００ｓｃｃｍ
（総流量：１１５５ｓｃｃｍ、Ａｒ流量の比率：８７
％）で用いることにより、ＳｉＯＣ膜のエッチングレー
トを５６０ｎｍ／ｍｉｎ、ＳｉＯＣ膜に対する窒化珪素
膜の選択比を１１．７、マイクロトレンチの値を１２ｎ
ｍとすることができた。
【００３８】図６（ａ）は、本発明の一実施例に係わる
ＳｉＯＣ膜のエッチングレートのボトムＥＳＣ温度依存
性を示す図である。なお、この実施例では、Ｃ４Ｆ８／
Ｎ２／Ａｒ系混合ガスを、流量比５／１００／７５０ｓ
ｃｃｍで用いた。また、ＲＦパワーを１５００Ｗ、圧力
を７０ｍＴｏｒｒ、ウエハＷ裏面におけるＨｅ圧力をセ
ンターで７Ｔｏｒｒ、エッジで４０Ｔｏｒｒに設定し
た。
【００３９】図６（ａ）に示すように、ＳｉＯＣ膜のエ
ッチングレートは、ボトムＥＳＣ温度が上がると、徐々
に低下する。
【００４０】図６（ｂ）は、本発明の一実施例に係わる
エッチング方法のＳｉＯＣ膜に対する窒化珪素膜の選択
比の温度依存性を示す図である。図６（ｂ）に示すよう
に、ＳｉＯＣ膜に対する窒化珪素膜の選択比は、ボトム
ＥＳＣ温度が上がると、４０℃近辺までは上がり、その
後はほぼ一定になる。
【００４１】図６（ｃ）は本発明の一実施例に係わるマ
イクロトレンチの値の温度依存性を示す図である。図６
（ｃ）に示すように、マイクロトレンチの値は、ボトム
ＥＳＣ温度が上がると、４０℃近辺までは徐々に下が
り、その後は急上昇する。この結果、マイクロトレンチ
の値をなるべく小さくしつつ、ＳｉＯＣ膜に対する窒化
珪素膜の選択比を大きくするには、ボトムＥＳＣ温度は
４０℃程度が良いことがわかる。
【００４２】なお、上述した実施形態では、フルオロカ
ーボン系ガスとして、Ｃ４Ｆ８ガスを用いた場合につい
て説明したが、フルオロカーボン系ガスなら何でもよ
く、例えば、Ｃ４Ｆ６ガスを用いるようにしてもよい。
例えば、この実施例として、Ｃ ４Ｆ６／Ｎ２／Ａｒ系混
合ガスを、流量比５／２００／１０００ｓｃｃｍ（総流
量：１２０５ｓｃｃｍ、Ａｒ流量の比率：８３％）で用
いた。また、ＲＦパワーを１５００Ｗ、圧力を１００ｍ
Ｔｏｒｒ、ウエハＷ裏面におけるＨｅ圧力をセンターで
７Ｔｏｒｒ、エッジで４０Ｔｏｒｒ、ボトム温度を４０
℃に設定した。この結果、ＳｉＯＣ膜のエッチングレー
トを４０８ｎｍ／ｍｉｎ、ＳｉＯＣ膜３３に対する窒化
珪素膜３２の選択比を２０とすることができた。
【００４３】また、不活性ガスとして、Ａｒガスを用い
た場合について説明したが、本発明におけるＡｒの作用
から、不活性ガスなら、例えば、ヘリウムガスやネオン
ガスやキセノンガスでも、同様の作用が期待される。
【００４４】また、有機系絶縁膜としては、ＳｉＯＣ系
低誘電率膜について説明したが、有機ｌｏｗｋ膜（Ｃと
ＯとＨとを成分とし、Ｓｉを含まない）、またはハイブ
リッドｌｏｗｋ膜（ＣとＯとＨとに加え、Ｓｉも含む）
のいずれでもよく、例えば、「ＳｉＬＫ（米Ｔｈｅ Ｄ
ｏｗ Ｃｈｅｍｉｃａｌ Ｃｏ．製）」などのＰＡＥ
（ｐｏｌｙ ａｒｙｌｅｎｅｅｔｈｅｒ）系膜の他、Ｈ
ＳＱ（ｈｙｄｒｏｇｅｎｓｉｌｓｅｓｑｕｉｏｘａｎ
ｅ）系膜、ＭＳＱ（ｍｅｔｈｙｌ ｓｉｌｓｅｓｑｕｉ
ｏｘａｎｅ）系膜、ＰＣＢ系膜、ＣＦ系膜、「ＣＯＲＡ
Ｌ（米Ｎｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ，Ｉｎｃ
製）」、「Ｂｌａｃｋ Ｄｉａｍｏｎｄ（米Ａｐｐｌｉ
ｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ製）」、「Ａｕｒｏ
ｒａ２．７（日本エー・エス・エム社製」などのＳｉＯ
Ｃ系膜、ＳｉＯＦ系膜、或いはこれらのポーラス膜を用
いることができる。
【００４５】また、有機系絶縁膜は多層構造でもよく、
多層構造の有機系絶縁膜の層間にＳｉＯ２やＳｉＯＮ、
或いはＳｉＮなどの無機材料膜を有する構造でもよい。
【００４６】また、上述した実施形態では、マグネトロ
ンＲＩＥ装置を用いてエッチングを行う方法について説
明したが、ＥＣＲ（電子サイクロトロン共鳴）プラズマ
エッチング装置、ＨＥＰ（ヘリコン波励起プラズマ）エ
ッチング装置、ＩＣＰ（誘導結合プラズマ）エッチング
装置、ＴＣＰ（転送結合プラズマ）エッチング装置など
に適用するようにしてもよい。
【００４７】例えば、マグネトロンＲＩＥ装置（ＤＲ
Ｍ）の代わりに、上下部印可ＲＩＥ装置を用いてエッチ
ングを行った。なお、この実施例では、Ｃ４Ｆ８／Ｎ２
／Ａｒ系混合ガスを、流量比５／１５０／１０００ｓｃ
ｃｍ（総流量：１１５５ｓｃｃｍ、Ａｒ流量の比率：８
７％）で用いた。また、上部電極のＲＦパワーを１２０
０Ｗ、ＲＦ周波数を６０ＭＨｚ、下部電極のＲＦパワー
を１７００Ｗ、ＲＦ周波数を２ＭＨｚ、圧力を１００ｍ
Ｔｏｒｒ、ウエハＷ裏面におけるＨｅ圧力をセンターで
１０Ｔｏｒｒ、エッジで３５Ｔｏｒｒ、上部／側壁／ボ
トムＥＳＣ温度をそれぞれ５０／３０／３０℃に設定し
た。なお、電極間間隔は３０ｍｍである。
【００４８】この結果、ＳｉＯＣ膜のエッチングレート
が４１０ｎｍ／ｍｉｎ、ＳｉＯＣ膜３３に対する窒化珪
素膜３２の選択比が２０、マイクロトレンチの値が０ｎ
ｍとすることができた。
【００４９】また、フルオロカーボン系ガスの代わりに
ハイドロフルオロカーボン系ガスを用いるようにしても
よく、例えば、ＣＨＦ３ガスやＣＨ３Ｆガスなどでもよ
い。
【００５０】ここで、ハイドロフルオロカーボン系ガス
を用いることにより、図２（ｂ）のフォトレジスト膜３
４の肩落ち３５を低減することができる。例えば、図２
（ｂ）において、ＣＨＦ３／Ｎ２／Ａｒ系混合ガスを、
流量比２０／４０／１０００ｓｃｃｍで用い、前述した
上下部印加ＲＩＥ装置において上部電極のＲＦパワーを
１２００Ｗ、下部電極のＲＦパワーを１７００Ｗ、圧力
を７５ｍＴｏｒｒに設定した。なお、ＳｉＯＣ膜３３の
厚みＴ１は、５０００Åである。この結果、フォトレジ
スト膜３４の残厚Ｔ２が４７００Å、フォトレジスト膜
３４の肩部残厚Ｔ３が２４００Åとなった。
【００５１】一方、Ｃ４Ｆ６／ＣＨＦ３／Ｎ２／Ａｒ系
混合ガスを、流量比５／２０／３００／２００ｓｃｃｍ
で用いた場合、フォトレジスト膜３４の残厚Ｔ２が４５
００Å、フォトレジスト膜３４の肩部残厚Ｔ３が１３０
０Åとなった。この結果、ＣＨＦ３／Ｎ２／Ａｒ系混合
ガスを用いることにより、フォトレジスト膜３４の肩部
残厚Ｔ３を向上させることができた。
【００５２】図７は、本発明の一実施形態に係わるデュ
アルダマシンプロセスを示す断面図である。図７（ａ）
において、ＣＶＤや塗布などの方法により、窒化珪素膜
４２をＣｕ配線層４１上に形成した後、低誘電率絶縁膜
４３を窒化珪素膜４２上に形成する。そして、フォトレ
ジスト膜４４を酸化珪素膜４３上に形成し、フォトリソ
グラフィー技術を用いることにより、ビアホールＢ２に
対応した開口部Ｈ３をフォトレジスト膜４４に形成す
る。
【００５３】次に、図７（ｂ）に示すように、このフォ
トレジスト膜４４をマスクとして、Ａｒガスの流量比が
８０％以上のＣ４Ｆ８／Ｎ２／Ａｒ系混合ガスを用いた
エッチングＥ３を行うことにより、ビアホールＢ２を低
誘電率絶縁膜４３に形成する。ここで、Ａｒガスの流量
比が８０％以上のＣ４Ｆ８／Ｎ２／Ａｒ系混合ガスを用
いることにより、低誘電率絶縁膜４３に対する窒化珪素
膜４２の選択比を１０以上確保することができ、窒化珪
素膜４２をエッチストップ層とした低誘電率絶縁膜４３
のエッチングを精度よく行うことができる。
【００５４】次に、図７（ｃ）に示すように、フォトレ
ジスト膜４４を除去し、フォトレジスト膜４５を全面に
形成する。そして、フォトリソグラフィー技術を用いる
ことにより、トレンチＴ２に対応した開口部Ｈ４をフォ
トレジスト膜４５に形成する。
【００５５】次に、図７（ｄ）に示すように、このフォ
トレジスト膜４５をマスクとして、Ａｒガスの流量比が
８０％以上のＣ４Ｆ８／Ｎ２／Ａｒ系混合ガスを用いた
エッチングＥ４を低誘電率絶縁膜４３の途中まで行うこ
とにより、低誘電率絶縁膜４３にトレンチＴ２を形成す
る。なお、低誘電率絶縁膜４３の途中まで行う場合、エ
ッチングの終点は、エッチングレートから逆算した時間
で見積もることができる。ここで、Ａｒガスの流量比が
８０％以上のＣ４Ｆ８／Ｎ２／Ａｒ系混合ガスを用いる
ことにより、マイクロトレンチを低減することができ、
導電性材料４６をトレンチＴ２内に均一に埋め込むこと
ができる。
【００５６】次に、図７（ｅ）に示すように、フォトレ
ジスト膜４５を除去し、低誘電率絶縁膜４３をマスクと
して、エッチングＥ５を行うことにより、窒化珪素膜４
２に開口部ＮＨを形成する。
【００５７】次に、図７（ｆ）に示すように、Ｃｕなど
の導電性材料４６を全面に堆積する。そして、ＣＭＰ
（化学的機械的研磨）などを用いてこの導電性材料４６
の表面を平坦化することにより、ビアホールＢ２内にビ
アを形成するとともに、トレンチＴ２内に配線を形成す
る。
【００５８】
【発明の効果】以上説明したように、本発明によれば、
有機系絶縁膜に対する窒化珪素膜の選択比を向上させる
ことが可能となるとともに、有機系絶縁膜をエッチング
する際に発生するマイクロトレンチを低減することが可
能となる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係わるエッチング装置の
概略構成を示す断面図である。
【図２】図２（ａ）は、本発明の一実施例に係わるトレ
ンチの状態を示す断面図、図２（ｂ）は、本発明の一実
施例に係わるビアホールの状態を示す断面図である。
【図３】図３（ａ）は、本発明の一実施例に係わるＡｒ
流量比とＳｉＯＣ膜のエッチングレートとの関係を数値
で示す図、図３（ｂ）は、本発明の一実施例に係わるＡ
ｒ流量比とＳｉＯＣ膜に対する窒化珪素膜の選択比との
関係を数値で示す図、図３（ｃ）は、本発明の一実施例
に係わるＡｒ流量比とマイクロトレンチの値との関係を
数値で示す図である。
【図４】図４（ａ）は、本発明の一実施例に係わるエッ
チング方法のＡｒ流量比とＳｉＯＣ膜のエッチングレー
トとの関係を示す等高線図、図４（ｂ）は、本発明の一
実施例に係わるエッチング方法のＡｒ流量比とＳｉＯＣ
膜に対する窒化珪素膜の選択比との関係を示す等高線
図、図４（ｃ）は、本発明の一実施例に係わるエッチン
グ方法のＡｒ流量比とマイクロトレンチの値との関係を
示す等高線図である。
【図５】図５（ａ）は、本発明の一実施例に係わる総流
量１０００ｓｃｃｍでのＡｒ流量比とＳｉＯＣ膜のエッ
チングレートとの関係を示す図、図５（ｂ）は、本発明
の一実施例に係わる総流量１０００ｓｃｃｍでのＡｒ流
量比とＳｉＯＣ膜に対する窒化珪素膜の選択比との関係
を示す図、図５（ｃ）は、本発明の一実施例に係わる総
流量１０００ｓｃｃｍでのＡｒ流量比とマイクロトレン
チの値との関係を示す図である。
【図６】図６（ａ）は、本発明の一実施例に係わるＳｉ
ＯＣ膜のエッチングレートの温度依存性を示す図、図６
（ｂ）は、本発明の一実施例に係わるエッチング方法の
ＳｉＯＣ膜に対する窒化珪素膜の選択比の温度依存性を
示す図、図６（ｃ）は、本発明の一実施例に係わるマイ
クロトレンチの値の温度依存性を示す図である。
【図７】本発明の一実施形態に係わるデュアルダマシン
プロセスを示す断面図である。
【符号の説明】
１ 処理室 ２ 上部電極 ２ａ ガス噴出孔 ３ サセプタ ４ サセプタ支持台 ５ 絶縁板 ６ 静電チャック ９ ガス通路 １０ 冷媒室 １１ 高周波電源 １３ 水平磁場形成磁石 １４ Ｃ４Ｆ８ガス供給源 １５ Ｎ２ガス供給源 １６ Ａｒガス供給源 １７ Ｈｅガス供給源
───────────────────────────────────────────────────── フロントページの続き (72)発明者 稲沢 剛一郎 東京都港区赤坂五丁目３番６号 ＴＢＳ放 送センター 東京エレクトロン株式会社内 Ｆターム(参考） 5F004 AA05 BA04 BA20 BB07 DA00 DA16 DA24 DA25 EB01 5F033 HH11 JJ11 KK11 MM02 QQ09 QQ12 QQ13 QQ15 QQ16 QQ25 QQ28 QQ30 QQ35 QQ37 QQ48 RR01 RR06 RR11 RR21 RR29 SS21 TT03 TT04 WW00 WW02 WW06 XX00 XX01 XX04 XX24

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 エッチングガスが、フルオロカーボン系
    ガスと、Ｎ２ガスと、流量比が総エッチングガス流量の
    ８０％以上の不活性ガスとを含む混合ガスであることを
    特徴とする有機系絶縁膜のエッチング方法。
  2. 【請求項２】 前記有機系絶縁膜はＳｉＯＣ系低誘電率
    膜であることを特徴とする請求項１記載の有機系絶縁膜
    のエッチング方法。
  3. 【請求項３】 前記有機系絶縁膜に対する窒化珪素膜の
    選択比（有機系絶縁膜のエッチングレート／窒化珪素膜
    のエッチングレート）が約１０以上であることを特徴と
    する請求項１または２記載の有機系絶縁膜のエッチング
    方法。
  4. 【請求項４】 前記エッチングガスによるマイクロトレ
    ンチの値が４０ｎｍ以下であることを特徴とする請求項
    １〜３のいずれか１項記載の有機系絶縁膜のエッチング
    方法。
  5. 【請求項５】 フルオロカーボン系ガスと、Ｎ２ガス
    と、流量比が総エッチングガス流量の８０％以上の不活
    性ガスとを含むエッチングガスを用いることにより、窒
    化膜をエッチストップ層として有機系絶縁膜にビアホー
    ルを形成する工程と、 前記エッチングガスを用いて前記有機系絶縁膜を途中ま
    でエッチングすることにより、前記有機系絶縁膜にトレ
    ンチを形成する工程と、 前記ビアホールおよびトレンチに導電材料を埋め込む工
    程とを備えることを特徴とするデュアルダマシンプロセ
    ス。
JP2001065459A 2001-03-08 2001-03-08 有機系絶縁膜のエッチング方法およびデュアルダマシンプロセス Pending JP2002270586A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2001065459A JP2002270586A (ja) 2001-03-08 2001-03-08 有機系絶縁膜のエッチング方法およびデュアルダマシンプロセス
TW091103469A TW529105B (en) 2001-03-08 2002-02-26 Etching method of organic based insulating film and dual damascene process
CNA028061608A CN1529905A (zh) 2001-03-08 2002-02-27 有机绝缘膜的蚀刻方法和双波纹处理方法
PCT/JP2002/001787 WO2002073674A1 (fr) 2001-03-08 2002-02-27 Procede permettant de graver un film isolant organique et procede double damascene
EP02701589A EP1367638A4 (en) 2001-03-08 2002-02-27 PROCESS FOR GRATING AN ORGANIC INSULATING FILM AND DOUBLE DAMASCENE PROCESS
US10/469,818 US20040106293A1 (en) 2001-03-08 2002-02-27 Method for etching organic insulating film and dual damasene process
KR10-2003-7011699A KR20030087637A (ko) 2001-03-08 2002-02-27 유기계 절연막의 에칭 방법 및 이중 상감 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001065459A JP2002270586A (ja) 2001-03-08 2001-03-08 有機系絶縁膜のエッチング方法およびデュアルダマシンプロセス

Publications (1)

Publication Number Publication Date
JP2002270586A true JP2002270586A (ja) 2002-09-20

Family

ID=18924106

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001065459A Pending JP2002270586A (ja) 2001-03-08 2001-03-08 有機系絶縁膜のエッチング方法およびデュアルダマシンプロセス

Country Status (7)

Country Link
US (1) US20040106293A1 (ja)
EP (1) EP1367638A4 (ja)
JP (1) JP2002270586A (ja)
KR (1) KR20030087637A (ja)
CN (1) CN1529905A (ja)
TW (1) TW529105B (ja)
WO (1) WO2002073674A1 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1308994A3 (en) * 2001-09-28 2004-06-16 Texas Instruments Incorporated Method for VIA etching in organo-silica-glass
WO2004061928A1 (ja) * 2002-12-27 2004-07-22 Tokyo Electron Limited 有機系材料膜をプラズマエッチングするための方法および装置
WO2007058240A1 (ja) 2005-11-16 2007-05-24 Nikon Corporation 基板処理方法、フォトマスクの製造方法及びフォトマスク、並びにデバイス製造方法
WO2008044633A1 (fr) 2006-10-06 2008-04-17 Tokyo Electron Limited Dispositif et procédé de gravure au plasma
US7713889B2 (en) 2005-11-16 2010-05-11 Nikon Corporation Substrate processing method, photomask manufacturing method, photomask, and device manufacturing method
US7740737B2 (en) 2004-06-21 2010-06-22 Tokyo Electron Limited Plasma processing apparatus and method
US7951262B2 (en) 2004-06-21 2011-05-31 Tokyo Electron Limited Plasma processing apparatus and method
US7988816B2 (en) 2004-06-21 2011-08-02 Tokyo Electron Limited Plasma processing apparatus and method
US8008197B2 (en) 2008-07-02 2011-08-30 Fujitsu Semiconductor Limited Method for manufacturing semiconductor device
CN101866846B (zh) * 2009-04-14 2012-04-18 中芯国际集成电路制造(北京)有限公司 刻蚀沟槽的方法
EP2479783A2 (en) 2004-06-21 2012-07-25 Tokyo Electron Limited Plasma processing apparatus and method

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4071069B2 (ja) * 2002-08-28 2008-04-02 東京エレクトロン株式会社 絶縁膜のエッチング方法
US7229930B2 (en) * 2003-01-13 2007-06-12 Applied Materials, Inc. Selective etching of low-k dielectrics
JP2005203429A (ja) * 2004-01-13 2005-07-28 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
JP4486489B2 (ja) * 2004-12-22 2010-06-23 東京エレクトロン株式会社 処理方法及び処理装置
KR20070009329A (ko) * 2005-07-15 2007-01-18 삼성전자주식회사 컨택홀 형성 방법 및 이를 이용한 박막 트랜지스터 기판의제조 방법
JP4912907B2 (ja) * 2007-02-06 2012-04-11 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
DE102007009913B4 (de) * 2007-02-28 2012-10-18 Advanced Micro Devices, Inc. Plasmaätzprozess mit hoher Ausbeute für Zwischenschichtdielektrika
JP2010171064A (ja) * 2009-01-20 2010-08-05 Panasonic Corp 半導体装置及びその製造方法
KR20170048609A (ko) * 2009-04-09 2017-05-08 램 리써치 코포레이션 감소된 손상을 갖는 로우-ｋ 유전체 에칭을 위한 방법
KR101973077B1 (ko) 2012-01-18 2019-04-29 삼성디스플레이 주식회사 트렌치 형성 방법, 금속 배선 형성 방법, 및 박막 트랜지스터 표시판의 제조 방법
US9318696B2 (en) 2014-03-03 2016-04-19 Qualcomm Incorporated Self-aligned top contact for MRAM fabrication
JP6742287B2 (ja) * 2017-02-28 2020-08-19 東京エレクトロン株式会社 半導体製造方法及びプラズマ処理装置
US10504741B2 (en) * 2017-02-28 2019-12-10 Tokyo Electron Limited Semiconductor manufacturing method and plasma processing apparatus
JP6807775B2 (ja) 2017-02-28 2021-01-06 東京エレクトロン株式会社 成膜方法及びプラズマ処理装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000079586A1 (fr) * 1999-06-24 2000-12-28 Hitachi, Ltd. Procede de production de dispositif a circuit integre semi-conducteur et dispositif a circuit integre semi-conducteur
JP2001077086A (ja) * 1999-08-31 2001-03-23 Oki Electric Ind Co Ltd 半導体装置のドライエッチング方法
JP2001514447A (ja) * 1997-08-28 2001-09-11 ラム リサーチ コーポレーション 選択的プラズマエッチングのための方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1070346A1 (en) * 1998-04-02 2001-01-24 Applied Materials, Inc. Method for etching low k dielectrics
US6387819B1 (en) * 1998-04-29 2002-05-14 Applied Materials, Inc. Method for etching low K dielectric layers
US6114250A (en) * 1998-08-17 2000-09-05 Lam Research Corporation Techniques for etching a low capacitance dielectric layer on a substrate
US6168726B1 (en) * 1998-11-25 2001-01-02 Applied Materials, Inc. Etching an oxidized organo-silane film
JP2000269328A (ja) * 1999-03-16 2000-09-29 Toshiba Corp 半導体装置及びその製造方法
JP4381526B2 (ja) * 1999-10-26 2009-12-09 東京エレクトロン株式会社 プラズマエッチング方法
US6316351B1 (en) * 2000-05-31 2001-11-13 Taiwan Semiconductor Manufacturing Company Inter-metal dielectric film composition for dual damascene process
US6455411B1 (en) * 2000-09-11 2002-09-24 Texas Instruments Incorporated Defect and etch rate control in trench etch for dual damascene patterning of low-k dielectrics

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001514447A (ja) * 1997-08-28 2001-09-11 ラム リサーチ コーポレーション 選択的プラズマエッチングのための方法
WO2000079586A1 (fr) * 1999-06-24 2000-12-28 Hitachi, Ltd. Procede de production de dispositif a circuit integre semi-conducteur et dispositif a circuit integre semi-conducteur
JP2001077086A (ja) * 1999-08-31 2001-03-23 Oki Electric Ind Co Ltd 半導体装置のドライエッチング方法

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6914004B2 (en) 2001-09-28 2005-07-05 Texas Instruments Incorporated Method for via etching in organo-silica-glass
EP1308994A3 (en) * 2001-09-28 2004-06-16 Texas Instruments Incorporated Method for VIA etching in organo-silica-glass
US7419613B2 (en) 2002-12-27 2008-09-02 Tokyo Electron Limited Method and device for plasma-etching organic material film
WO2004061928A1 (ja) * 2002-12-27 2004-07-22 Tokyo Electron Limited 有機系材料膜をプラズマエッチングするための方法および装置
EP2479782A2 (en) 2004-06-21 2012-07-25 Tokyo Electron Limited Plasma processing apparatus and method
EP3128538A1 (en) 2004-06-21 2017-02-08 Tokyo Electron Limited Plasma processing apparatus and method
US10854431B2 (en) 2004-06-21 2020-12-01 Tokyo Electron Limited Plasma processing apparatus and method
US7740737B2 (en) 2004-06-21 2010-06-22 Tokyo Electron Limited Plasma processing apparatus and method
US7951262B2 (en) 2004-06-21 2011-05-31 Tokyo Electron Limited Plasma processing apparatus and method
US7988816B2 (en) 2004-06-21 2011-08-02 Tokyo Electron Limited Plasma processing apparatus and method
US10546727B2 (en) 2004-06-21 2020-01-28 Tokyo Electron Limited Plasma processing apparatus and method
US8137471B2 (en) 2004-06-21 2012-03-20 Tokyo Electron Limited Plasma processing apparatus and method
US10529539B2 (en) 2004-06-21 2020-01-07 Tokyo Electron Limited Plasma processing apparatus and method
EP2479783A2 (en) 2004-06-21 2012-07-25 Tokyo Electron Limited Plasma processing apparatus and method
US9490105B2 (en) 2004-06-21 2016-11-08 Tokyo Electron Limited Plasma processing apparatus and method
EP2479784A2 (en) 2004-06-21 2012-07-25 Tokyo Electron Limited Plasma processing apparatus and method
US8603293B2 (en) 2004-06-21 2013-12-10 Tokyo Electron Limited Plasma processing apparatus and method
US8790490B2 (en) 2004-06-21 2014-07-29 Tokyo Electron Limited Plasma processing apparatus and method
WO2007058240A1 (ja) 2005-11-16 2007-05-24 Nikon Corporation 基板処理方法、フォトマスクの製造方法及びフォトマスク、並びにデバイス製造方法
US7713889B2 (en) 2005-11-16 2010-05-11 Nikon Corporation Substrate processing method, photomask manufacturing method, photomask, and device manufacturing method
US8852385B2 (en) 2006-10-06 2014-10-07 Tokyo Electron Limited Plasma etching apparatus and method
WO2008044633A1 (fr) 2006-10-06 2008-04-17 Tokyo Electron Limited Dispositif et procédé de gravure au plasma
EP3200220A1 (en) 2006-10-06 2017-08-02 Tokyo Electron Limited Plasma etching apparatus and plasma etching method
US10229815B2 (en) 2006-10-06 2019-03-12 Tokyo Electron Limited Plasma etching apparatus and method
EP3654367A1 (en) 2006-10-06 2020-05-20 Tokyo Electron Limited Plasma etching apparatus
US10861678B2 (en) 2006-10-06 2020-12-08 Tokyo Electron Limited Plasma etching apparatus and method
US8008197B2 (en) 2008-07-02 2011-08-30 Fujitsu Semiconductor Limited Method for manufacturing semiconductor device
CN101866846B (zh) * 2009-04-14 2012-04-18 中芯国际集成电路制造(北京)有限公司 刻蚀沟槽的方法

Also Published As

Publication number Publication date
US20040106293A1 (en) 2004-06-03
KR20030087637A (ko) 2003-11-14
TW529105B (en) 2003-04-21
CN1529905A (zh) 2004-09-15
EP1367638A1 (en) 2003-12-03
EP1367638A4 (en) 2009-05-06
WO2002073674A1 (fr) 2002-09-19

Similar Documents

Publication Publication Date Title
JP2002270586A (ja) 有機系絶縁膜のエッチング方法およびデュアルダマシンプロセス
US9514953B2 (en) Methods for barrier layer removal
US8859430B2 (en) Sidewall protection of low-K material during etching and ashing
US7169695B2 (en) Method for forming a dual damascene structure
US6284149B1 (en) High-density plasma etching of carbon-based low-k materials in a integrated circuit
US8551877B2 (en) Sidewall and chamfer protection during hard mask removal for interconnect patterning
US6617257B2 (en) Method of plasma etching organic antireflective coating
US7087998B2 (en) Control of air gap position in a dielectric layer
US6991739B2 (en) Method of photoresist removal in the presence of a dielectric layer having a low k-value
US8592327B2 (en) Formation of SiOCl-containing layer on exposed low-k surfaces to reduce low-k damage
JP2002520853A (ja) 二重象眼のために特に有用な、誘電体多層構造のプラズマエッチプロセス
IL190716A (en) Method for plasma etching
JP4071069B2 (ja) 絶縁膜のエッチング方法
US6432832B1 (en) Method of improving the profile angle between narrow and wide features
US20030000913A1 (en) Highly selective process for etching oxide over nitride using hexafluorobutadiene
US7129171B2 (en) Selective oxygen-free etching process for barrier materials
JP4008352B2 (ja) 絶縁膜のエッチング方法
US7253115B2 (en) Dual damascene etch processes
JPWO2002049089A1 (ja) 多孔質絶縁膜のエッチング方法、デュアルダマシンプロセスおよび半導体装置
JP2007214588A (ja) 半導体装置の製造方法
US20230094212A1 (en) Plasma etch process for fabricating high aspect ratio (har) features
TW202314851A (zh) 循環式電漿處理
JP2002222797A (ja) 窒化膜のエッチング方法およびデュアルダマシンプロセス
JP2001060620A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110308