CN1529905A - 有机绝缘膜的蚀刻方法和双波纹处理方法 - Google Patents

有机绝缘膜的蚀刻方法和双波纹处理方法 Download PDF

Info

Publication number
CN1529905A
CN1529905A CNA028061608A CN02806160A CN1529905A CN 1529905 A CN1529905 A CN 1529905A CN A028061608 A CNA028061608 A CN A028061608A CN 02806160 A CN02806160 A CN 02806160A CN 1529905 A CN1529905 A CN 1529905A
Authority
CN
China
Prior art keywords
gas
insulating film
organic insulating
etching
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA028061608A
Other languages
English (en)
Inventor
五十岚义树
希
末正智希
一郎
稻泽刚一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN1529905A publication Critical patent/CN1529905A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

在使用C4F8/Ar/N2系混合气体进行SiOC系低介电常数膜蚀刻的情况下，使Ar的流量比在80％以上。由此，可提高SiOC系低介电常数膜对氮化硅膜的选择比，同时，还能够减少蚀刻时产生的微沟槽。

Description

有机绝缘膜的蚀刻方法和双波纹处理方法
技术领域
本发明涉及有机绝缘膜的蚀刻方法和双波纹处理方法，特别适合于使用低介电常数的绝缘膜作为层间绝缘膜的双波纹处理方法。
背景技术
在对现有的SiOC系低介电常数膜蚀刻的方法中，使用了比如C4F8/Ar/N2或C4F8/CO/Ar/N2的混合气体，其中Ar的流量比在60％以下。使用CO的目的，是对蚀刻形状或对基膜选择性有影响的碳系聚合物的堆积状态进行控制。
但是，在现有SiOC系低介电常数膜(含有Si、O、C、H成分)的蚀刻方法中，只能得到对氮化硅膜的选择比(SiOC系低介电常数膜的蚀刻速度/氮化硅膜的蚀刻速度)低到2～3左右的SiOC系低介电常数膜。因此，以氮化硅膜为蚀刻终止层，SiOC系低介电常数膜上会形成通路孔，从而使SiOC系低介电常数膜的蚀刻终止比较困难。
在现有SiOC系低介电常数膜的蚀刻方法中，微沟槽(形成于孔底的凹凸部分)较大，其高低相差达50nm以上。因此，在形成用于在SiOC系低介电常数膜上埋入配线的沟槽时，会产生配线材料埋入不均匀的问题。
发明内容
本发明的目的在于提供一种有机绝缘膜的蚀刻方法和双波纹处理方法，从而提高有机绝缘膜对氮化硅膜的选择比，同时，能够降低微沟槽的量。
为了解决以上的课题，按照本发明，其特征在于，蚀刻气体是碳氟化合物气体、氮气以及惰性气体的混合气体，其中，惰性气体的流量比占总蚀刻气体流量的80％以上。由此，提高了由惰性气体导致的溅射力，能够在除去堆积在孔底面上的碳系聚合物的同时进行蚀刻，并能够减少微沟槽的形成。而由于惰性气体的流量比在80％以上，因此能够抑制作为氮化膜蚀刻种的氟自由基被过量供给到孔底面，从而有可能提高有机绝缘膜对氮化硅膜的选择比。
并且，按照本发明，其特征在于，上述有机绝缘膜为SiOC系低介电常数膜。
因此，由于可由CVD(化学气相沉积)法形成机械强度和热稳定性优异、介电常数大约在2.4～2.7左右的层间绝缘膜，能够和以前的薄膜成型工艺相配合，抑制配线延迟，因此，就可以大幅度地减少双波纹处理方法的工序数。
并且，按照本发明，其特征在于，上述有机绝缘膜对氮化硅膜的选择比(有机绝缘膜的蚀刻速度/氮化硅膜的蚀刻速度)在大约10以上。
因此，即使在将氮化硅膜用作蚀刻有机绝缘膜时的蚀刻终止层的情况下，由于不会因过度蚀刻而削减氮化硅膜，因此能够以很好的精度形成通路孔。
且按照本发明，其特征在于，由上述蚀刻气体得到的微沟槽的值在40nm以下。
因此，即使在有机绝缘膜上形成埋入配线用的沟槽(配线沟)时，也有可能使配线沟底的形状变得平坦，从而均匀地埋入配线材料。
并且，按照本发明，其特征在于，通过使用含有含氢碳氟化合物气体、氮气和惰性气体的蚀刻气体，其中，惰性气体流量比占总蚀刻气体流量80％以上，以抗蚀剂膜为屏蔽层，对有机绝缘膜进行蚀刻。
按照本发明，其特征在于，该方法包括：通过使用含有碳氟化合物气体、氮气和惰性气体的蚀刻气体，其中，惰性气体流量比占蚀刻气体总流量80％以上，以氮化膜为蚀刻终止层，在有机绝缘膜上形成通路孔的工序；通过使用上述蚀刻气体对上述有机绝缘膜进行蚀刻直到其中途，由此在上述有机绝缘膜上形成沟槽的工序；和在上述通路孔和沟槽中埋入导电材料的工序。
由此，有可能提高蚀刻有机绝缘膜时对氮化硅膜的选择比，因此，即使在以氮化膜作为蚀刻终止层，而在有机绝缘膜上形成通路孔的情况下，也能够适当地终止蚀刻。并且由于能够减少微沟槽，即使在中途停止有机绝缘膜蚀刻的情况下，也能够使沟槽底部形状实现平坦，从而能够均匀地埋入导电材料。
并且，按照本发明，其特征在于，上述惰性气体是氩气、上述碳氟化合物气体是C4F8气或C4F6气，而上述含氢碳氟化合物气体是CHF3气体。
附图说明
图1为本发明一种实施方式的蚀刻装置的简要结构剖面图；
图2为用于说明本发明的一个实施例的示意图，图2(a)为一实施例的沟槽状态的剖面示意图；图2(b)为一实施例的通路孔状态的剖面示意图；
图3为用于说明本发明的一个实施例的示意图，图3(a)为以数值表示一个实施例的Ar流量比与SiOC膜蚀刻速度之间关系的示意图；图3(b)为以数值表示一个实施例的Ar流量比与SiOC膜对氮化硅膜的选择比之间关系的示意图；图3(c)为用数值表示一个实施例的Ar流量比与微沟槽值之间关系的示意图；
图4为用于说明本发明的一个实施例的示意图；图4(a)为一个实施例的蚀刻方法中的Ar流量比与SiOC膜蚀刻速度之间关系的等高线示意图；图4(b)为一个实施例的蚀刻方法中的Ar流量比与SiOC膜对氮化硅膜的选择比之间关系的等高线示意图；图4(c)为一个实施例的蚀刻方法中的Ar流量比与微沟槽值之间关系的等高线示意图；
图5为用于说明本发明的一个实施例的示意图；图5(a)为一个实施例的总流量在1000sccm下的Ar流量比与SiOC膜蚀刻速度之间关系的示意图；图5(b)为一个实施例的总流量在1000sccm下的Ar流量比与SiOC膜对氮化硅膜的选择比之间关系的示意图；图5(c)为一个实施例的总流量在1000sccm下的Ar流量比与微沟槽值之间的关系的示意图；
图6为用于说明本发明一个实施例的示意图；图6(a)为一个实施例的SiOC膜的蚀刻速度对温度的依存关系的示意图；图6(b)为一个实施例的蚀刻方法的SiOC膜对氮化硅膜选择比对温度的依存性的示意图；图6(c)为一个实施例的微沟槽值对温度的依存关系的示意图。
图7为本发明一种实施方式的双波纹处理方法的剖面示意图。
具体实施方式
下面参照附图说明本发明的实施方式中的蚀刻方法。
图1为本发明一种实施方式的蚀刻装置的简要结构剖面图。在本实施方式中，说明了使用C4F8/Ar/N2混合气体作为蚀刻气体的情况。
在图1中，在处理室1内设有上部电极2和基座3，此基座3兼用作下部电极。在上部电极2处，设有将蚀刻气体导入处理室1内的气体喷出孔2a，基座3被支承在基座支承台4上，基座支承台4通过绝缘板5而被保持在处理室1内。在基座3上连接着高频电源11，使被导入处理室1内的蚀刻气体等离子体化。
基座支承台4中设有致冷室10，液氮等致冷剂通过致冷剂供给管10a和致冷剂排出管10b在致冷室10内循环。因此，由此产生的冷、热可通过基座支承台4和基座3传给芯片W，使芯片W冷却。
在基座3上设有静电卡盘(ESC)6，静电卡盘6具有由聚酰亚胺膜8a、8b夹持导电层7的结构。在导电层7上连接着高压直流电源12，通过给导电层7施加直流高电压，可对芯片W施加库仑力，从而将芯片W固定在基座3上。
另外，在基座3和静电卡盘6当中设有导入氦气的气体通道9，通过将氦气经由此气体通道9喷到芯片W的背面，从而可使载置在基座3上的芯片W冷却。气体通道9经由流量调节阀17a和开闭阀17b与氦气供给源17连接，可控制在芯片W背面的氦气压力。
在处理室1中设有气体供给管1a和排气管1b，气体供给管1a经由流量调节阀14a～16a和开闭阀14b～16b与C4F8气体供给源14、氮气供给源15以及氩气供给源16连接。排气管1b连接着真空泵，通过用该真空泵对处理室1内排气，能够调节处理室1内的压力。在处理室1的周围设有形成水平磁场的磁体13，通过在处理室1内形成磁场，能够使等离子体高密度化，从而有效地进行蚀刻。
在用此蚀刻装置对芯片W进行处理的情况下，把以氮化硅膜作为蚀刻终止层而形成有有机绝缘膜的芯片W载置在基座3上，由静电卡盘6将其固定。
然后，排出处理室1中的气体，在调节处理室1内压力的同时，打开开闭阀14b～16b，将C4F8气体、氮气以及氩气导入处理室1内。在此，可以用流量调节阀14a～16a来调节C4F8气体、氮气以及氩气的流量比。
然后，由高频电源11向基座3施加射频电功率，使蚀刻气体等离子体化，进行有机绝缘膜的蚀刻。此时，打开开闭阀17b，将氦气导入气体通道9，通过使此氦气由气体通道9喷出，可使芯片W冷却。另外，通过使用流量调节阀17a调节氦气的压力，能够控制芯片W的冷却温度。
在此，通过使C4F8/Ar/N2混合气体中Ar的流量比在80％以上，能够提高对氮化硅膜的选择比，同时，也可能减少微沟槽。再者，优选设置射频电功率为500～2,000W，压力为1.33～133Pa，在芯片W背面的氦气压力，在中心部位为665～1,995Pa，在边缘为2,660～6,650Pa，底部的ESC温度为-20～60℃。
图2(a)是本发明一个实施例的沟槽的状态的剖面示意图。在图2(a)中，在基板21上通过氮化硅膜22形成SiOC薄膜23。于是，通过以形成开口部H1的光致抗蚀剂24作为遮掩层，进行蚀刻E1到SiOC膜23的中间，从而形成沟槽T1。在此，在使用C4F8/Ar/N2混合气体进行SiOC膜23的蚀刻E1时，此时生成的碳系聚合物更多是堆积在沟槽T1底面的中央附近。因此，在沟槽T1内，在沟槽T1底面的中央附近蚀刻的进行得到抑制，因此从中间向边缘，蚀刻量增大。因此，在沟槽T1的底面的边缘部分就形成了凹入的微沟槽MT。
在此，当C4F8/Ar/N2混合气体中Ar的流量比在80％以上时，提高了由Ar气体导致的溅射力，有可能除去在沟槽T1底面上堆积的碳系聚合物。因此，使得在沟槽T1的整个底面上进行均匀的蚀刻，使微沟槽MT的减少成为可能，可使微沟槽MH值在40nm以下。
图2(b)是本发明一实施例的通路孔状态的剖面示意图。在图2(b)中，在基板31上通过氮化硅膜32形成SiOC膜33。于是，通过以形成开口部H2的光致抗蚀剂34作为遮掩层，进行SiOC膜33的蚀刻E2，而形成通路孔B2。在此，使用C4F8/N2/Ar混合气体进行蚀刻E2时，通过C4F8气体的离解或与SiOC膜33的反应等，生成抑制蚀刻进行的碳系聚合物，同时，还会生成促进氮化硅膜32蚀刻的氟游离基。由于碳系聚合物一般分子量都比较大，而难于浸入到通路孔B2内的深部，因此具有容易堆积在通路孔B2入口附近的侧壁上的倾向。由此，在位于通路孔B2底部的氮化硅膜32上，不会过分抑制碳系聚合物的蚀刻，而且由于氟游离基的过剩，促进了氮化硅膜32的蚀刻。
在此，由于C4F8/Ar/N2混合气体中Ar的流量比在80％以上，提高因氩气导致的溅射力，从而有可能除去堆积在通路孔B2侧壁上的碳系聚合物。因此，碳系聚合物容易浸入到通路孔B2内的深部，可能增加堆积在氮化硅膜32上的碳系聚合物，同时，在氮化硅膜32上的氟游离基有可能减少，能够抑制对氮化硅膜32进行的蚀刻。其结果，能够提高SiOC膜33对氮化硅膜32的选择比，可以将此选择比提高到10以上。
图3(a)是以数值表示本发明一实施例的Ar流量比和SiOC膜蚀刻速度之间关系的示意图，图4(a)是基于图3(a)的数值例而作成的等高线图，图5(a)是由图4(a)的等高线图得到的总流量1000sccm的数据制成的示意图。再者，设定射频电功率为1,500W，压力为13.3Pa，在芯片背面的氦气压力，在中心部位是931Pa，在边缘是5,320Pa，底部ESC温度是40℃。而电极间间隔是37mm，基座的直径是260mm，射频频率是13.56MHz。
在图5(a)中，SiOC膜的蚀刻速度随着Ar流量比的增加而增加，在流量比80％以上几乎变成一定值。另外，如图3(a)和图4(a)所示，当总流量超过1,200sscm时，伴随着Ar流量比的增加有减小的倾向。这是由于装置上的制约，C4F8气体的流量可能调节范围是5～15sccm左右，N2气体的流量可能调节范围是100～300sccm左右，当总流量增加过多时，作为蚀刻种的C4F8气体的比例减小过多，从而抑制了蚀刻的进行。
图3(b)是以数值表示本发明实施例的Ar流量比和SiOC膜对氮化硅膜选择比之间关系的示意图，图4(b)是基于图3(b)的数值例作成的等高线图，图5(b)是将由图4(b)的等高线图得到的总流量1,000sccm的数据制作的示意图。
在图5(b)中，当Ar的流量比增加时，SiOC膜的对氮化硅膜的选择比也增加，在Ar的流量比在80％以上时选择比达到大约10。据认为这是由于当Ar的流量比增加时，提高因氩气导致的溅射力，碳系气体容易浸入到通路孔内的深处，能够使促进氮化硅膜蚀刻的氟系气体由通路孔的底部被赶出。
图3(c)是以数值表示本发明实施例的Ar流量比和微沟槽值之间关系的示意图，图4(c)是基于图3(c)的数值例子而作成的等高线图，图5(c)是由图4(c)的等高线图得到的总流量1,000sccm时的数据制作的示意图。
在图5(c)中，Ar流量比在60％以上时，Ar流量比的增加时，微沟槽值下降。这是由于当Ar的流量比增加时，提高因氩气导致的溅射力，可以使得在槽底面上堆积的碳系聚合物的厚度均匀。
其结果，通过使用比如C4F8/N2/Ar混合气体，流量比为5/150/1000sccm(总流量：1155sccm，Ar的流量比为87％)，能够得到SiOC膜的蚀刻速度为560nm/min，SiOC膜对氮化硅膜的选择比为11.7，微沟槽值为12nm。
图6(a)是本发明的实施例的SiOC膜蚀刻速度与底部ESC温度的依存关系的示意图。再者，在此实施例中，使用了C4F8/N2/Ar混合气体，流量比是5/100/750。另外，设定射频电功率是1,500W，压力是9.31Pa，在芯片背面的氦气压力，在中心部位是931Pa，在边缘是5,320Pa。
如图6(a)所示，底部ESC温度上升时，SiOC膜的蚀刻速度缓慢下降。
图6(b)是本发明一实施例的蚀刻方法中SiOC膜对氮化硅膜的选择比对温度依存关系的示意图。如图6(b)所示，底部ESC温度的升高时，SiOC膜对氮化硅膜的选择比增大，直到40℃附近，以后就几乎保持一定。图6(c)是本发明的一实施例的微沟槽值对温度的依存关系的示意图。如图6(c)所示，在底部ESC温度升高时，微沟槽的值缓慢降低，直到40℃附近，以后就急剧增大。该结果可以看出，要使微沟槽的值很小，而SiOC膜对氮化硅膜的选择比很大，底部ESC温度可在40℃左右。实用的范围为在20℃以上，50℃以下。
在上述的实施方式中，说明了使用C4F8气体作为碳氟化合物气体的情况，但也可以使用任何的碳氟化合物气体，比如还可以使用CF4、C2F4、C2F6、C3F6、C3F8、C4F6、C4F8(直链和环状)、C5F8(直链和环状)、C5F10等气体。比如，作为此实施例，使用C4F6/N2/Ar系混合气体，其流量比为5/200/1,000sccm(总流量：1,205sccm，Ar的流量比是83％)。并且，设定射频电功率为1,500W，压力是13.3Pa，芯片背面的氦气压力，在中心部位是931Pa，在边缘是5,320Pa，底部温度是40℃。其结果，SiOC膜的蚀刻速度可以是408nm/min，SiOC膜33对氮化硅膜32的选择比是20。
并且，作为惰性气体，说明了使用氩气的情况，但由本发明中Ar的作用，对惰性气体而言，比如氦气、氖气或氙气均会有同样的作用。
另外，作为有机绝缘膜，说明了SiOC系低介电常数膜，但也可为有机低k膜(由C、H、O组成，不含Si)或杂交型低k膜(除了C、H、O以外还含有Si)的任一种，例如，除了可以使用比如SiLK(美国The Dow Chemical公司制造)等PAE(poly aryleneether)系膜以外，还可以使用HSQ(hydrogen silsesquioxane)系膜、MSQ(methylsilsesquioxane)系膜、PCB系膜、CF系膜、Coral(美国Novellus Systems公司制造)、Black Diamond(美国Applied Materials公司制造)、Aurora2.7(日本ASM公司制造)等SiOC系膜、SiOF系膜或者它们的多孔膜。
另外，有机绝缘膜可以具有多层结构，也可以为在多层结构的有机绝缘膜的层间具有SiO2或SiON，或者SiN等无机材料膜的结构。
另外，在如上所述的实施方式中，说明了使用磁控管RIE装置进行蚀刻的方法，但ECR(电子回旋共振加速器)等离子体蚀刻装置、HEP(螺旋波激发等离子体)蚀刻装置、ICP(感应耦合等离子体)蚀刻装置、TCP(传送耦合等离子体)蚀刻装置等也都是适用的。
例如，可以用可在上下部施加RIE装置代替磁控管RIE装置(DRM)进行蚀刻。再者，在此实施例中，使用C4F8/N2/Ar系混合气体，流量比5/150/1,000sccm(总流量：1,155sccm，Ar的流量比例：87％)。另外，上部电极的射频电功率是1,200W，射频频率是60MHz，下部电极的射频电功率是1,700W，射频频率是2MHz，压力是13.3Pa，在芯片背面的氦气压力，在中心部位是1,330Pa，在边缘是4,655Pa，上部/侧壁/底部的ESC温度分别设定为50/30/30℃。再者，电极间间隔是30mm。
其结果，能够得到SiOC膜的蚀刻速度是410nm/min，SiOC膜33对氮化硅膜32的选择比是20，微沟槽值是0nm。
另外，也可以用含氢碳氟化合物气体代替碳氟化合物气体，比如可以使用CHF3、CH3F、CH2F2、C2H2F4、C2H6F2等气体。
在此，由于使用了含氢碳氟化合物气体，图2(b)的光致抗蚀剂膜34的斜肩台35可以减小。比如在图2(b)中，使用CHF3/N2/Ar系混合气体，流量比为20/40/1,000sccm，在上述上下部分施加RIE装置中，设定上部电极的射频电功率为1,200W，下部电极的射频电功率为1,700W，压力为9.98Pa。再者，SiOC膜33的厚度T1是500nm。结果光致抗蚀剂34的残留厚度T2是470nm，光致抗蚀剂34的肩台部残留厚度T3是240nm。
另外，在以流量比5/20/300/200sccm使用C4F6/CHF3/N2/Ar系混合气体的情况下，光致抗蚀剂34的残留厚度T2是450nm，光致抗蚀剂34的肩台残留厚度T3是130nm。结果，由于使用CHF3/N2/Ar系混合气体，可以增大光致抗蚀剂34的肩台残留厚度T3。
图7是本发明的一个实施方式的双波纹处理方法的剖面示意图。在图7(a)中，通过CVD或涂布等方法，在Cu配线层41上形成氮化硅膜42，然后在氮化硅膜42上形成低介电常数绝缘膜43。然后在低介电常数绝缘膜43上形成光致抗蚀剂膜44，使用光刻法技术在光致抗蚀剂膜44上形成与通路孔B2相对应的开口部H3。
然后如图7(b)所示，通过以此光致抗蚀剂44作为遮掩层，进行使用Ar气体流量比在80％以上的C4F8/N2/Ar系混合气体的蚀刻E3，在低介电常数绝缘膜43上形成通路孔B2。在此，由于使用了Ar流量比为80％以上的C4F8/N2/Ar系混合气体，低介电常数绝缘膜43对氮化硅膜42的选择比可达10以上，从而能够以好的精度进行以氮化硅膜42作为蚀刻终止层的低介电常数绝缘膜43的蚀刻。
然后，如图7(c)所示，除去光致抗蚀剂膜44，再全面形成光致抗蚀剂膜45。随后，使用光刻法技术，在光致抗蚀剂膜45上形成与沟槽T2相对应的开口部H4。
然后，如图7(d)所示，以此光致抗蚀剂膜45作为遮掩层，使用Ar流量比在80％以上的C4F8/N2/Ar系混合气体进行蚀刻E4，到达低介电常数绝缘膜43的中间，由此在低介电常数绝缘膜43上形成沟槽T2。再者，在进行到低介电常数绝缘膜43中间的情况下，蚀刻的终点可以从蚀刻速度以倒计时的时间估算。在此，由于使用了Ar气流量比为80％以上的C4F8/N2/Ar系混合气体，从而能够减少微沟槽，可将导电材料46均匀地埋入到沟槽T2内。
然后，如图7(e)所示，除去光致抗蚀剂45，以低介电常数绝缘膜43作为遮掩层进行蚀刻E5，由此，在氮化硅膜42上形成开口部NH。
然后如图7(f)所示，全面地堆积Cu等导电材料46。于是，使用CMP(化学机械研磨)等方法使此导电材料46的表面平坦化，由此，在通路孔B2内形成通路，同时，在沟槽T2内形成配线。
如上所述，按照本发明，能够提高有机绝缘膜对氮化硅膜的选择比，同时，还能够减少在蚀刻有机绝缘膜时发生的微沟槽。
产业上利用的可能性
本发明的有机绝缘膜蚀刻方法和双波纹处理方法可以在制造半导体装置的半导体制造产业中使用。因此，具有在产业上利用的可能性。

Claims (14)

1.一种有机绝缘膜的蚀刻方法，其特征在于，蚀刻气体为含有碳氟化合物气体、氮气以及流量比占蚀刻气体总流量的80％以上的惰性气体的混合气体。
2.如权利要求1所述的有机绝缘膜的蚀刻方法，其特征在于，所述有机绝缘膜为SiOC系低介电常数膜。
3.如权利要求1所述的有机绝缘膜的蚀刻方法，其特征在于，所述有机绝缘膜对氮化硅膜的选择比(有机绝缘膜的蚀刻速度/氮化硅膜的蚀刻速度)大约在10以上。
4.如权利要求1所述的有机绝缘膜的蚀刻方法，其特征在于，由所述蚀刻气体产生的微沟槽值在40nm以下。
5.如权利要求1所述的有机绝缘膜的蚀刻方法，其特征在于，所述惰性气体为Ar气。
6.如权利要求5所述的有机绝缘膜的蚀刻方法，其特征在于，所述碳氟化合物气体为C4F8气体。
7.如权利要求5所述的有机绝缘膜的蚀刻方法，其特征在于，所述碳氟化合物气体为C4F6气体。
8.一种有机绝缘膜的蚀刻方法，其特征在于，通过使用含有含氢碳氟化合物气体、氮气以及流量比占蚀刻气体总流量的80％以上的惰性气体的蚀刻气体，以抗蚀剂膜作为遮掩层，对有机绝缘膜进行蚀刻。
9.如权利要求8所述的有机绝缘膜的蚀刻方法，其特征在于，所述惰性气体为Ar气。
10.如权利要求9所述的有机绝缘膜的蚀刻方法，其特征在于，所述含氢碳氟化合物气体为CHF3气体。
11.一种双波纹处理方法，其特征在于，包括：
通过使用含有碳氟化合物气体、氮气以及流量比占蚀刻气体总流量的80％以上的惰性气体的蚀刻气体，以氮化膜作为蚀刻终止层，在有机绝缘膜上形成通路孔的工序；
通过使用所述蚀刻气体，对所述有机绝缘膜进行蚀刻直到中途，在所述有机绝缘膜上形成沟槽的工序；以及
在所述通路孔和沟槽中埋入导电材料的工序。
12.如权利要求11所述的双波纹处理方法，其特征在于，所述惰性气体为Ar气。
13.如权利要求12所述的双波纹处理方法，其特征在于，所述碳氟化合物气体为C4F8气体。
14.如权利要求12所述的双波纹处理方法，其特征在于，所述碳氟化合物气体为C4F6气体。
CNA028061608A 2001-03-08 2002-02-27 有机绝缘膜的蚀刻方法和双波纹处理方法 Pending CN1529905A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001065459A JP2002270586A (ja) 2001-03-08 2001-03-08 有機系絶縁膜のエッチング方法およびデュアルダマシンプロセス
JP65459/2001 2001-03-08

Publications (1)

Publication Number Publication Date
CN1529905A true CN1529905A (zh) 2004-09-15

Family

ID=18924106

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA028061608A Pending CN1529905A (zh) 2001-03-08 2002-02-27 有机绝缘膜的蚀刻方法和双波纹处理方法

Country Status (7)

Country Link
US (1) US20040106293A1 (zh)
EP (1) EP1367638A4 (zh)
JP (1) JP2002270586A (zh)
KR (1) KR20030087637A (zh)
CN (1) CN1529905A (zh)
TW (1) TW529105B (zh)
WO (1) WO2002073674A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1794421B (zh) * 2004-12-22 2010-05-05 东京毅力科创株式会社 半导体处理装置及方法
CN102365718A (zh) * 2009-04-09 2012-02-29 朗姆研究公司 减少损坏的低k电介质刻蚀的方法
CN101866846B (zh) * 2009-04-14 2012-04-18 中芯国际集成电路制造(北京)有限公司 刻蚀沟槽的方法
CN108511389A (zh) * 2017-02-28 2018-09-07 东京毅力科创株式会社 半导体制造方法和等离子体处理装置

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6914004B2 (en) * 2001-09-28 2005-07-05 Texas Instruments Incorporated Method for via etching in organo-silica-glass
JP4071069B2 (ja) * 2002-08-28 2008-04-02 東京エレクトロン株式会社 絶縁膜のエッチング方法
JP2004214336A (ja) 2002-12-27 2004-07-29 Tokyo Electron Ltd プラズマエッチング方法およびプラズマエッチング装置
US7229930B2 (en) * 2003-01-13 2007-06-12 Applied Materials, Inc. Selective etching of low-k dielectrics
JP2005203429A (ja) * 2004-01-13 2005-07-28 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
US7951262B2 (en) 2004-06-21 2011-05-31 Tokyo Electron Limited Plasma processing apparatus and method
US7988816B2 (en) 2004-06-21 2011-08-02 Tokyo Electron Limited Plasma processing apparatus and method
US7740737B2 (en) 2004-06-21 2010-06-22 Tokyo Electron Limited Plasma processing apparatus and method
TWI574318B (zh) * 2004-06-21 2017-03-11 Tokyo Electron Ltd A plasma processing apparatus, a plasma processing method, and a computer-readable recording medium
KR20070009329A (ko) * 2005-07-15 2007-01-18 삼성전자주식회사 컨택홀 형성 방법 및 이를 이용한 박막 트랜지스터 기판의제조 방법
EP1953806A1 (en) 2005-11-16 2008-08-06 Nikon Corporation Substrate processing method, photomask manufacturing method, photomask and device manufacturing method
US7713889B2 (en) 2005-11-16 2010-05-11 Nikon Corporation Substrate processing method, photomask manufacturing method, photomask, and device manufacturing method
JP5192209B2 (ja) 2006-10-06 2013-05-08 東京エレクトロン株式会社 プラズマエッチング装置、プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
JP4912907B2 (ja) * 2007-02-06 2012-04-11 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
DE102007009913B4 (de) * 2007-02-28 2012-10-18 Advanced Micro Devices, Inc. Plasmaätzprozess mit hoher Ausbeute für Zwischenschichtdielektrika
JP5391594B2 (ja) 2008-07-02 2014-01-15 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2010171064A (ja) * 2009-01-20 2010-08-05 Panasonic Corp 半導体装置及びその製造方法
KR101973077B1 (ko) 2012-01-18 2019-04-29 삼성디스플레이 주식회사 트렌치 형성 방법, 금속 배선 형성 방법, 및 박막 트랜지스터 표시판의 제조 방법
US9318696B2 (en) 2014-03-03 2016-04-19 Qualcomm Incorporated Self-aligned top contact for MRAM fabrication
JP6742287B2 (ja) * 2017-02-28 2020-08-19 東京エレクトロン株式会社 半導体製造方法及びプラズマ処理装置
JP6807775B2 (ja) 2017-02-28 2021-01-06 東京エレクトロン株式会社 成膜方法及びプラズマ処理装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6090304A (en) * 1997-08-28 2000-07-18 Lam Research Corporation Methods for selective plasma etch
KR20010042419A (ko) * 1998-04-02 2001-05-25 조셉 제이. 스위니 낮은 ｋ 유전체를 에칭하는 방법
US6387819B1 (en) * 1998-04-29 2002-05-14 Applied Materials, Inc. Method for etching low K dielectric layers
US6114250A (en) * 1998-08-17 2000-09-05 Lam Research Corporation Techniques for etching a low capacitance dielectric layer on a substrate
US6168726B1 (en) * 1998-11-25 2001-01-02 Applied Materials, Inc. Etching an oxidized organo-silane film
JP2000269328A (ja) * 1999-03-16 2000-09-29 Toshiba Corp 半導体装置及びその製造方法
KR100768363B1 (ko) * 1999-06-24 2007-10-17 가부시키가이샤 히타치세이사쿠쇼 반도체 집적회로장치의 제조방법 및 반도체 집적회로장치
JP2001077086A (ja) * 1999-08-31 2001-03-23 Oki Electric Ind Co Ltd 半導体装置のドライエッチング方法
JP4381526B2 (ja) * 1999-10-26 2009-12-09 東京エレクトロン株式会社 プラズマエッチング方法
US6316351B1 (en) * 2000-05-31 2001-11-13 Taiwan Semiconductor Manufacturing Company Inter-metal dielectric film composition for dual damascene process
US6455411B1 (en) * 2000-09-11 2002-09-24 Texas Instruments Incorporated Defect and etch rate control in trench etch for dual damascene patterning of low-k dielectrics

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1794421B (zh) * 2004-12-22 2010-05-05 东京毅力科创株式会社 半导体处理装置及方法
CN102365718A (zh) * 2009-04-09 2012-02-29 朗姆研究公司 减少损坏的低k电介质刻蚀的方法
CN102365718B (zh) * 2009-04-09 2015-03-18 朗姆研究公司 减少损坏的低k电介质刻蚀的方法
CN101866846B (zh) * 2009-04-14 2012-04-18 中芯国际集成电路制造(北京)有限公司 刻蚀沟槽的方法
CN108511389A (zh) * 2017-02-28 2018-09-07 东京毅力科创株式会社 半导体制造方法和等离子体处理装置
CN108511389B (zh) * 2017-02-28 2022-07-12 东京毅力科创株式会社 半导体制造方法和等离子体处理装置

Also Published As

Publication number Publication date
TW529105B (en) 2003-04-21
EP1367638A1 (en) 2003-12-03
US20040106293A1 (en) 2004-06-03
KR20030087637A (ko) 2003-11-14
EP1367638A4 (en) 2009-05-06
WO2002073674A1 (fr) 2002-09-19
JP2002270586A (ja) 2002-09-20

Similar Documents

Publication Publication Date Title
CN1529905A (zh) 有机绝缘膜的蚀刻方法和双波纹处理方法
US6451703B1 (en) Magnetically enhanced plasma etch process using a heavy fluorocarbon etching gas
US9514953B2 (en) Methods for barrier layer removal
US7169695B2 (en) Method for forming a dual damascene structure
US20050266691A1 (en) Carbon-doped-Si oxide etch using H2 additive in fluorocarbon etch chemistry
CN1618121A (zh) 用于选择性地蚀刻电介质层的工艺
CN101038875A (zh) 在介电层中蚀刻开口的方法
WO2000014793A2 (en) In-situ integrated oxide etch process particularly useful for copper dual damascene
US8138096B2 (en) Plasma etching method
IL176466A (en) Selectivity control in a plasma processing system
CN101350303A (zh) 以高源和低轰击等离子体提供高蚀刻速率的电介质蚀刻方法
KR101075045B1 (ko) 플라즈마 에칭 성능 강화를 위한 방법
CN1249788C (zh) 绝缘膜的蚀刻方法
CN1276479C (zh) Si蚀刻方法及蚀刻装置
CN1383193A (zh) 除去氮化硅膜的方法
CN100356548C (zh) 通孔活性离子刻蚀方法
CN1864249A (zh) 用于有机硅化物玻璃的一氧化二氮去除光刻胶的方法
US9384979B2 (en) Apparatus for the deposition of a conformal film on a substrate and methods therefor
CN1790628A (zh) 等离子体蚀刻方法及等离子体蚀刻装置
CN1954424A (zh) 等离子体处理系统中的选择性控制
WO2002049089A1 (fr) Methode de gravure d'un film isolant poreux, procede de double damasquinage, dispositif a semi-conducteur
CN1243378C (zh) 金属内连线的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication