CN108511389B - 半导体制造方法和等离子体处理装置 - Google Patents

半导体制造方法和等离子体处理装置 Download PDF

Info

Publication number
CN108511389B
CN108511389B CN201810167763.3A CN201810167763A CN108511389B CN 108511389 B CN108511389 B CN 108511389B CN 201810167763 A CN201810167763 A CN 201810167763A CN 108511389 B CN108511389 B CN 108511389B
Authority
CN
China
Prior art keywords
film
gas
chamber
vapor pressure
organic film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810167763.3A
Other languages
English (en)
Other versions
CN108511389A (zh
Inventor
中谷理子
本田昌伸
久松亨
田端雅弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2017201978A external-priority patent/JP6742287B2/ja
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN108511389A publication Critical patent/CN108511389A/zh
Application granted granted Critical
Publication of CN108511389B publication Critical patent/CN108511389B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32138—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only pre- or post-treatments, e.g. anti-corrosion processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02076—Cleaning after the substrates have been singulated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

提供一种半导体制造方法和等离子体处理装置，目的在于在半导体制造中防止被处理体上的导电层的腐蚀。该半导体制造方法包括：第一工序，将被处理体的导电层之上的绝缘膜蚀刻成掩模的图案，使所述导电层在所形成的所述绝缘膜的凹部露出；以及第二工序，在所述导电层露出的绝缘膜的凹部形成有机膜，其中，所述第二工序包括以下工序：将腔室的内部保持规定的压力，将台冷却至‑20℃以下的极低温，并将被处理体设置在该台上；向所述腔室的内部供给包含低蒸气压材料的气体的气体；以及从所供给的所述包含低蒸气压材料的气体的气体生成等离子体，通过该等离子体将从所述低蒸气压材料生成的前驱体堆积于所述绝缘膜的凹部来形成所述有机膜。

Description

半导体制造方法和等离子体处理装置
技术领域
本发明涉及一种半导体制造方法和等离子体处理装置。
背景技术
公知通过对半导体晶圆进行干蚀刻来使形成于半导体晶圆的包含Cu布线等金属的导电层的一部分露出(例如，参照专利文献1～4)。当将半导体晶圆以该状态暴露于大气时，露出的导电层与大气中的水分发生反应而随时间经过发生变化，从而被腐蚀。因此，为了将导电层的腐蚀抑制为最小限度，进行从干蚀刻工序结束至下一工序开始的时间(所谓的“Q-time”)的管理。
对此，提出了利用保护膜对导电层进行涂覆来抑制导电层的腐蚀。例如，在专利文献1中，提出了如下内容：通过光刻工序将使用于液浸曝光的液体涂布于金属的表面，由此利用保护膜来覆盖Cu布线等金属膜。
专利文献1：日本特开2015-046449号公报
专利文献2：日本特开2015-065396号公报
专利文献3：日本特开2015-149410号公报
专利文献4：日本特开2016-103595号公报
发明内容
发明要解决的问题
然而，在上述的技术中，在将蚀刻后的半导体晶圆向曝光装置搬送时，会使利用保护膜进行涂覆之前的半导体晶圆暴露于大气，因此没有充分防止露出的金属膜的腐蚀。另外，在上述的技术中，需要与蚀刻装置不同的曝光装置，耗费成本。
针对上述问题，本发明的一个方面的目的在于在半导体制造中防止被处理体上的导电层的腐蚀。
用于解决问题的方案
为了解决上述问题，根据一个方式，提供一种半导体制造方法，该半导体制造方法包括：第一工序，将被处理体的导电层之上的绝缘膜蚀刻成掩模的图案，使所述导电层在所形成的所述绝缘膜的凹部露出；以及第二工序，在所述导电层露出的绝缘膜的凹部形成有机膜，其中，所述第二工序包括以下工序：将腔室的内部保持为规定的压力，将台冷却至-20℃以下的极低温，并将被处理体设置在该台之上；向所述腔室的内部供给包含低蒸气压材料的气体的气体；以及从所供给的所述包含低蒸气压材料的气体的气体生成等离子体，通过该等离子体使从所述低蒸气压材料生成的前驱体堆积于所述绝缘膜的凹部来形成所述有机膜。
发明的效果
根据一个方面，能够在半导体制造中防止被处理体上的导电层的腐蚀。
附图说明
图1是表示一个实施方式所涉及的工艺与比较例所涉及的工艺的一例的图。
图2是表示一个实施方式所涉及的半导体制造方法的一例的流程图。
图3是表示一个实施方式所涉及的半导体制造中的成膜方法的实验结果的一例的图。
图4是表示一个实施方式所涉及的半导体制造中的成膜方法的实验结果的一例的图。
图5是基于一个实施方式所涉及的成膜方法的膜的随时间经过的变化的实验结果的一例的曲线图。
图6是表示一个实施方式所涉及的半导体制造中的成膜方法的实验结果的一例的图。
图7是表示一个实施方式所涉及的半导体制造中的成膜方法的实验结果的一例的图。
图8是表示蒸气压曲线的图。
图9是表示基于一个实施方式所涉及的成膜方法的膜厚和金属腐蚀的结果的一例的图。
图10是表示基于一个实施方式所涉及的成膜方法的膜厚和金属腐蚀的结果的一例的图。
图11是表示基于一个实施方式所涉及的灰化方法的灰化结果的一例的图。
图12是表示一个实施方式所涉及的处理系统的一例的图。
图13是表示一个实施方式所涉及的等离子体处理装置的一例的图。
附图标记说明
1：SiN膜；2：SiO2膜；3：有机膜；4：Si-ARC；5：搬送室；6、7：加载互锁室；10：腔室；12：台；20：隔板；26：排气装置；30：第二高频电源；36：静电吸盘；40：直流电源；44：制冷剂流路；52：电介质窗；54：RF天线；56：第一高频电源；64：侧壁气体喷出孔；66：气体供给源；74：控制部；100：处理系统；101：布线层；102：Cu布线；103：衬膜；104：层间绝缘膜；105：TiN膜；106：流动性有机膜；200：电感耦合型等离子体处理装置；H：通孔；PM1：蚀刻装置；PM2：成膜装置。
具体实施方式
以下，参照附图来说明用于实施本发明的方式。此外，在本说明书和附图中，对实质上相同的结构标注相同的标记，由此省略重复的说明。
[半导体制造方法]
首先，关于本发明的一个实施方式所涉及的半导体制造方法的一例，与比较例所涉及的半导体制造方法进行比较来进行说明。图1的(a-1)和(a-2)表示比较例所涉及的半导体制造方法的一例，图1的(b-1)～(b-3)表示本实施方式所涉及的半导体制造方法的一例。
本实施方式所涉及的半导体制造方法能够以对半导体晶圆(以下，记载为“晶圆W”。)进行蚀刻来使金属布线等导电层的至少一部分露出的状态、不受Q-time的限制地进行下一工序的处理。在此，所谓Q-time是从干蚀刻工序等前级工序结束至下一工序开始的限制时间，例如对该Q-time进行管理，以防止由于干蚀刻而露出的金属布线等导电层氧化(腐蚀)。当设定Q-time时，需要进行用于遵守Q-time的时间管理。此外，晶圆W为被处理体的一例。
如图1的(a-1)和(b-1)所示，晶圆W例如具有布线层101、衬膜103以及层间绝缘膜104。它们按照布线层101、衬膜103、层间绝缘膜104的顺序层叠。在布线层101中形成有Cu布线102。Cu布线102为金属布线等导电层的一例。
在晶圆W上，通过干蚀刻来形成通孔(via hole)H。通孔H是形成于层间绝缘膜104的凹部。凹部是通过将层间绝缘膜104蚀刻成TiN膜105的图案来形成的。并且，通过对衬膜103进行蚀刻，凹部到达布线层101，成为Cu布线102的表面在通孔H的凹部的底部露出的状态。此外，层间绝缘膜104为绝缘膜的一例，例如可以是SiO2膜、SiN膜。对于衬膜103，也可以使用绝缘膜、例如SiN膜、SiC膜、SiCN膜。TiN膜105为绝缘膜之上的掩模的一例。Cu布线102为金属膜的一例。
在比较例中，在进行干蚀刻之后，将晶圆W以Cu布线102露出的状态从蚀刻装置搬出，并搬送到下一工序的清洗装置。在搬送过程中，晶圆W上的层叠膜中的金属部分、即Cu布线102和TiN膜105暴露于大气空间，并与大气中的水分发生反应。因此，如图1的(a-2)所示，晶圆W在被搬入到清洗装置时，Cu布线102和TiN膜105的表面已被腐蚀。
与此相对，在本实施方式所涉及的半导体制造方法中，在图1的(b-1)所示的干蚀刻之后，如图1的(b-2)所示，以不将规定的高宽比(A/R)的通孔H的凹部的顶部的开口堵塞的方式在其内部填埋流动性有机膜106。由此，在向下一工序的清洗装置搬送的过程中，不会使Cu布线102和TiN膜105暴露于大气空间。因此，如图1的(b-3)所示，在将晶圆W搬入到清洗装置时，Cu布线102和TiN膜105没有被腐蚀。因此，在图1的(b-3)中，能够在防止了Cu布线102和TiN膜105的腐蚀的状态下利用清洗装置将填埋至通孔H的凹部的流动性有机膜106去除。
[蚀刻工序/成膜工序/清洗工序]
参照图2的表示本实施方式所涉及的半导体制造方法的一例的流程图，对以上所说明的本实施方式所涉及的半导体制造中的蚀刻工序、成膜工序、清洗工序进行说明。首先，蚀刻装置搬入晶圆W，对层间绝缘膜104进行蚀刻直到衬膜103露出为止(步骤ST1)。接着，蚀刻装置对衬膜103进行蚀刻直到Cu布线102露出为止(步骤ST2)。由此，形成通孔H。此外，在步骤ST1和步骤ST2的蚀刻中，也可以使用CF4气体、NF3气体等含卤素的气体。另外，在步骤ST2的蚀刻之后，为了对露出的Cu布线102的表面实施处理，也可以利用从含H2及N2的气体、含NH3气体的气体生成的等离子体来实施处理。
接着，通过In-system对晶圆W进行从蚀刻装置到成膜装置的真空搬送，或者通过In-situ在进行了步骤ST1及ST2的蚀刻工序的腔室的同一腔室内对流动性有机膜106进行成膜(步骤ST3)。
In-system是指能够从一个等离子体处理装置向其它等离子体处理装置进行真空搬送的处理系统。在后文中叙述处理系统的结构的一例(图12)。In-situ是指能够在相同的腔室内进行一个基板处理和其它基板处理的等离子体处理装置。在后文中叙述等离子体处理装置的结构的一例(图13)。在进行成膜之后，在大气环境下向清洗装置搬送晶圆W(步骤ST4)。清洗装置进行晶圆W的清洗(步骤ST5)。
[流动性有机膜/成膜条件1]
接着，使用图3～图8来说明通过步骤ST3形成的流动性有机膜。图3～图7表示本实施方式所涉及的半导体制造中的流动性有机膜的成膜方法的实验结果的一例。图8表示规定的材料的蒸气压曲线。图3所示的实验1中的流动性有机膜的成膜条件1为以下条件。
<成膜条件1>
腔室内压力：100mT(13.3Pa)
气体种类/流量：C4F6 300sccm
台温度：-50℃
成膜时间：5sec
高频HF的功率：300W
高频LF的功率：0W
实验1的结果中的图3的(a)“SiN L&S”、(b)“高A/R”、(c)“有机L&S”表示用于执行成膜方法的被处理体的样本例和形成于各样本的有机膜的状态。在(a)“SiN L&S”中，形成为有疏密度的图案化的SiN膜1形成在晶圆W上。在SiN膜1上图案化的凹部的高宽比不统一，存在高宽比为3～5的凹部和图4的下部所示的平面部。
在(b)“高A/R”的样本中，形成有高宽比为18的凹部的SiN膜1形成在晶圆W上。在(c)“有机L&S”的样本中，高宽比为2的线和空间(line and space)形成在晶圆W上。在“有机L&S”的样本中，基底膜为SiO2膜2，有机膜3和Si-ARC(Anti Reflective Coating：防反射膜)4层叠在该基底膜上。形成于“有机L&S”的样本的凹部的高宽比为2，在本实施方式所涉及的半导体制造方法中，对高宽比为2以上的各样本的凹部进行成膜。
此外，在图3～图7的实验结果中，作为图1的层间绝缘膜104的一例，列举SiN膜1或者有机膜3来进行说明。根据图3的结果，在(a)“SiN L&S”、(b)“高A/R”、(c)“有机L&S”的样本中均是，通过在样本上的凹部堆积从C4F6气体生成的等离子体中的前驱体来形成流动性有机膜R。流动性有机膜R以从凹部的底部开始堆叠的方式成膜，因此不产生空隙(void)。空隙是指通孔H的凹部的开口堵塞而在凹部的内部形成的空洞。在图3～图7的实验结果中，作为图1的流动性有机膜106的一例，示出在本实施方式中形成的流动性有机膜R的状态。
[流动性有机膜/成膜条件2]
接着，使用“SiN L&S”的样本，参照图4来说明与流动性有机膜R的成膜时间相应的膜的变化的一例。图4所示的实验2中的流动性有机膜的成膜条件2为以下条件。
<成膜条件2>
腔室内压力：50mT(6.65Pa)
气体种类/流量：C4F6 300sccm
台温度：-50℃
高频HF的功率：300W
高频LF的功率：0W
实验2的结果中的图4的(a)表示成膜时间为2秒时的流动性有机膜R。在图4的(a)的下图中获知，与凹部A、C、E相比高宽比高的凹部F比凹部A、C、E快地被流动性有机膜R填充。
图4的(b)表示成膜时间为4秒时的流动性有机膜R。在图4的(b)中获知，在凹部B、D没有堆积流动性有机膜R，相比凹部B、D而言，在凹部A、C、E的孔中堆积有更多流动性有机膜R，在凹部G也堆积有流动性有机膜R。此外，在该时间点，在平面部H几乎未堆积流动性有机膜R。
图4的(c)表示成膜时间为7秒时的流动性有机膜R。在图4的(c)中，在平面部H也发现流动性有机膜R的堆积。图4的(d)表示成膜时间为10秒时的流动性有机膜R。在图4的(d)中，凹部A～G被流动性有机膜R大致填充，在平面部H也堆积有更多的流动性有机膜R。图4的(e)表示成膜时间为30秒时的流动性有机膜R的状态。在图4的(e)中，所有的凹部和平面部H都被流动性有机膜R填充。
基于以上说明，根据本实施方式所涉及的半导体制造方法，利用从C4F6气体生成的等离子体中的前驱体来形成流动性有机膜R。此时，获知流动性有机膜R从凹部的底部开始从底向上地成长来进行成膜。
另外，获知凹部的高宽比越高则成膜速度越快。并且，获知晶圆W的凹部A～G中的成膜速度比晶圆W的平面部H中的成膜速度快。
图5中以曲线图示出图4的实验结果。曲线图的横轴为成膜时间(秒)，纵轴为堆积物的厚度(nm)。曲线J表示图5的左侧所示的高宽比为12的细孔的膜厚的随时间经过的变化。曲线K表示高宽比为4.3的中间孔的膜厚的随时间经过的变化。曲线L表示高宽比为3.6的粗孔的膜厚的随时间经过的变化。曲线M表示堆积于作为掩模发挥功能的SiN膜1的顶部(上部)的堆积物的膜厚的随时间经过的变化。曲线N表示堆积于平面部(Open Area)的堆积物的膜厚的随时间经过的变化。
如图5的左侧的截面图所示，在设SiN膜1的底部的高度为0nm时，SiN膜1的顶部的高度为110nm。因此，在曲线M表示110nm的厚度的时间带，为SiN膜1的顶部没有堆积堆积物的状态。观察曲线图，曲线按曲线J→曲线K→曲线L的顺序上升。也就是说，获知流动性有机膜R按曲线J表示的细孔→曲线K表示的中间孔→曲线L表示的粗孔的顺序被填充到内部。
另外，根据曲线M表示的SiN膜1的顶部(掩模上)的堆积物的厚度，获知在对细孔、中间孔、粗孔进行填充之后，流动性有机膜R堆积于SiN膜1的顶部。另外，关于曲线N表示的平面部，在细孔、中间孔以及粗孔全部被流动性有机膜R填充的成膜时间10秒之前流动性有机膜R开始堆积，但平面部的成膜速度与SiN膜1的顶部的成膜速度大致相等。
[流动性有机膜/成膜条件3]
接着，参照图6来说明流动性有机膜R的温度依赖性和压力依赖性。作为图6所示的实验3中的流动性有机膜的成膜条件3，设用于载置晶圆W的台的温度为-20℃的极低温以上，设腔室内的压力为50mT以上。例如，图6的(a)表示将腔室内维持为100mT的压力、将C4F6气体以300sccm进行供给时的各温度下的膜的状态。据此，在-10℃和-20℃的情况下进行等方向的成膜，SiN膜1的横宽狭窄，产生空隙V。也就是说，根据本实施方式所涉及的半导体制造方法，没有进行从底向上地堆叠流动性有机膜R的成膜。另一方面，在-30℃和-50℃的情况下，进行从底向上地堆叠流动性有机膜R的成膜，未产生空隙V。此外，未获得-40℃的情况下的结果。
图6的(b)表示将腔室内维持50mT的压力、将IPA(异丙醇：C3H8O)气体以75sccm进行供给时的各温度下的膜的状态。IPA是仲醇的一种。据此，在-10℃和-30℃的情况下产生空隙V，进行等方向的成膜，在-40℃和-50℃的情况下，根据本实施方式所涉及的半导体制造方法，从底向上地形成了流动性有机膜R。此外，未获得-20℃的情况下的结果。
图6的(c)表示将腔室内维持50mT的压力、将C4F6气体以300sccm进行供给时的各温度下的膜的状态。据此，在-10℃的情况下产生空隙V，进行等方向的成膜，在-20℃、-30℃以及-50℃的情况下，从底向上地形成了流动性有机膜R。此外，未获得-40℃的情况下的结果。
图6的(d)表示将腔室内维持为50mT的压力、将C4F6气体以125sccm进行供给时的各温度下的膜的状态。据此，在-10℃和-20℃的情况下产生空隙V，进行等方向的成膜，在-30℃的情况下，从底向上地形成了流动性有机膜R。此外，未获得-40℃和-50℃的情况下的结果。
根据以上说明，获知能够利用流动性有机膜R对凹部进行填埋的温度根据气体种类、压力及气体流量的不同而不同。在至少将腔室内维持为50m的压力、将C4F6气体以300sccm进行供给时，将台保持为-20℃以下的极低温，并且通过将腔室内设为50mT以上的压力，能够利用流动性有机膜R将凹部填埋。
[流动性有机膜/成膜条件4]
接着，参照图7和图8来说明流动性有机膜R的气体种类依赖性。图7中表示改变气体种类来进行本实施方式所涉及的成膜处理的结果的一例。根据本实验的结果，若是C4F6气体、IPA(C3H8O)气体、C4F8气体，则凹部被流动性有机膜R填埋，未产生空隙V。另一方面，若是CH4气体、CH3F气体、CF4气体，则产生了空隙V，没有实现利用被流动性有机膜R对凹部进行填充。
图8中表示C4F6气体、IPA(C3H8O)气体、C4F8气体、CH4气体、CH3F气体、CF4气体的蒸气压曲线。在膜中产生了空隙的CH4气体、CH3F气体、CF4气体是在比C4F8气体的蒸气压曲线所示的达到蒸气压的温度低的温度下达到该蒸气压的气体。与此相对，在膜中不产生空隙、进行从底向上的流动性有机膜R的成膜的C4F8、C4F6、异丙醇(IPA)在与C4F8气体的蒸气压曲线所示的温度相同或者该温度以上的温度下达到蒸气压。将在C4F8气体的蒸气压曲线所示的温度以上的温度下达到蒸气压的气体称为“低蒸气压材料的气体”。
根据以上的结果，本实施方式所涉及的半导体制造方法包括以下工序：在将腔室10的内部保持为规定的压力的状态下将晶圆W设置于冷却至-20℃以下的极低温的台上；以及向腔室10的内部供给包含低蒸气压材料的气体的气体。另外，本实施方式所涉及的半导体制造方法包括如下工序：从所供给的包含所述低蒸气压材料的气体的气体生成等离子体，利用通过该等离子体从所述低蒸气压材料生成的前驱体来在晶圆W之上进行成膜。据此，能够进行从凹部的底部开始堆积的从底向上的流动性有机膜R的成膜。此时，优选腔室10的内部的压力为50mT(6.67Pa)以上且由低蒸气压材料的气体的蒸气压曲线所示的蒸气压以下。
另外，“低蒸气压材料的气体”也可以是含碳气体。具体地说，含碳气体也可以是C4F8、C4F6、异丙醇(IPA)中的任一种气体。由此，根据本实施方式所涉及的半导体制造方法，能够使从低蒸气压材料生成的前驱体从形成于晶圆W的凹部的底部开始堆积，来在晶圆W上形成流动性有机膜。
[膜厚和金属的腐蚀]
图9和图10表示在图2的步骤ST3的工序中形成的流动性有机膜R的防止金属膜的腐蚀的效果的一例。在图9的本实施方式(b)中，在以下的成膜条件下在TiN膜覆层(日语：ブラケット)上形成厚度4nm的流动性有机膜R，来对TiN膜进行涂覆。在图9的比较例(a)中，在TiN膜覆层上没有涂覆流动性有机膜R(无覆盖)。关于这两种情况，表示在大气环境下放置24小时后的TiN膜的表面的经时变化的一例。
<流动性有机膜的成膜条件>
腔室内的压力：100mT
气体种类/流量：C4F6 300sccm
台温度：-50℃
高频HF的功率：300W
高频LF的功率：0W
根据图9所示的结果，获知在比较例(a)的情况下，氟与大气中的水分发生反应，其结果，TiN膜的表面变质、产生凹凸，被腐蚀了。另一方面，获知在本实施方式(b)的情况下，由于流动性有机膜R而TiN膜的表面没有变质，是未产生凹凸的状态，未被腐蚀。
在图10中，关于在上述成膜条件下利用40nm的厚度的流动性有机膜R对TiN膜进行了涂覆的情况(本实施方式(b))和没有对TiN膜进行涂覆的情况(比较例(a))，示出在大气环境下放置24小时后的TiN膜表面的经时变化的一例。
根据图10所示的结果，与图9的结果同样地，获知在比较例(a)的情况下，氟与大气中的水分发生反应，其结果，TiN膜的表面变质、产生凹凸，被腐蚀了。另一方面，获知在本实施方式(b)的情况下，由于流动性有机膜R而TiN膜的表面没有变质，是未产生凹凸的状态，未被腐蚀。根据以上的实验结果，获知流动性有机膜R的厚度只要为4nm以上即可。
[灰化]
接着，参照图11来说明在图2的步骤ST5中执行的晶圆W的清洗工序的一例。在本实施方式中，作为清洗的一例，示出利用氧等离子体的灰化的结果的一例。在下面示出灰化条件。
<灰化条件>
腔室内的压力：100mT
气体种类/流量：O2 900sccm
台温度：80℃
高频HF的功率(60MHz)：500W
高频LF的功率(400kHz)：100W
图11的(a)、(b)、(c)、(d)分别表示灰化时间为0秒、10秒、15秒、20秒的情况下的SiN膜1上的流动性有机膜R的状态。据此，获知在灰化时间经过20秒的时间点，流动性有机膜R通过O2等离子体而被完全去除。
根据以上说明，获知能够利用O2等离子体来去除流动性有机膜R。但是，不限于通过利用O2等离子体进行的等离子体清洗来去除流动性有机膜R，也可以通过湿清洗来去除流动性有机膜R。
[处理系统]
接着，参照图12来说明进行图2的步骤ST1、ST2的蚀刻工序以及步骤ST3的成膜工序的处理系统的一例。图12表示能够通过In-system来执行利用本实施方式所涉及的蚀刻装置进行的蚀刻工序和利用成膜装置进行的成膜工序的处理系统100的一例。
处理系统100具有进行步骤ST1及ST2的蚀刻工序的蚀刻装置PM1、进行步骤ST3的成膜工序的成膜装置PM2。也可以是，在处理装置PM3和处理装置PM4中进行蚀刻工序或者成膜工序。
蚀刻装置PM1、成膜装置PM2、处理装置PM3以及处理装置PM4设置为与呈六边形的搬送室5的四个边分别对应。另外，在搬送室5的其它两个边分别设置有加载互锁室6、7。在这些加载互锁室6、7的与搬送室5相反的一侧设置有搬入搬出室8。在搬入搬出室8的与加载互锁室6、7相反的一侧设置有用于安装三个能够收纳晶圆W的前开式晶圆传送盒(Foup)F的端口9、10、11。
蚀刻装置PM1、成膜装置PM2、处理装置PM3、PM4以及加载互锁室6、7经由闸阀G来与搬送室5的六边形的各边连接。通过打开各闸阀G来使各室与搬送室5连通，通过关闭各闸阀G来将各室从搬送室5切断。另外，在加载互锁室6、7的与搬入搬出室8连接的部分也设置有闸阀G。通过打开闸阀G来使加载互锁室6、7与搬入搬出室8连通，通过关闭闸阀G来将加载互锁室6、7从搬入搬出室8切断。
在搬送室5内设置有针对蚀刻装置PM1、成膜装置PM2、处理装置PM3、PM4以及加载互锁室6、7进行晶圆W的搬入搬出的搬送装置112。搬送装置112配设于搬送室5的大致中央，在能够旋转和伸缩的旋转/伸缩部113的前端具有用于保持晶圆W的两个叶片(blade)114a、114b。叶片114a、114b以彼此朝向相反方向的方式安装于旋转/伸缩部113。此外，该搬送室5内保持规定的真空度。
此外，在搬入搬出室8的顶部设置有HEPA过滤器(未图示)。通过HEPA过滤器被去除了有机物、微粒等的清洁的空气以下降流状态被供给到搬入搬出室8内。因此，在大气压的清洁空气氛围下进行晶圆W的搬入搬出。在搬入搬出室8的用于安装前开式晶圆传送盒F的三个端口9、10、11处分别设置有挡板(未图示)。在这些端口9、10、11处直接安装收纳有晶圆W的或者空的前开式晶圆传送盒(FOUP)F，在进行安装时，成为在防止因去掉挡板而外气侵入的同时与搬入搬出室8连通的结构。另外，在搬入搬出室8的侧面设置有对准腔室115来进行晶圆W的对准。
在搬入搬出室8内设置有对于前开式晶圆传送盒F进行晶圆W的搬入搬出以及对于加载互锁室6、7进行晶圆W的搬入搬出的搬送装置116。搬送装置116具有两个多关节臂，是能够沿着前开式晶圆传送盒F的排列方向在轨道118上行进的构造。通过将晶圆W载置在前端的机械手117上来实施晶圆W的搬送。此外，在图12中示出一个机械手117存在于搬入搬出室8、另一个机械手插入前开式晶圆传送盒F内的状态。
处理系统100的结构部(例如蚀刻装置PM1、成膜装置PM2、处理装置PM3、PM4、加载互锁室6、7、搬送装置112、116)构成为与包括计算机的控制部120连接来被控制部120控制。另外，控制部120与用户接口121连接，该用户接口121包括用于操作者为了管理系统而进行命令的输入操作等的键盘、将系统的运行状况以可视化的方式显示的显示器等。
控制部120还与存储部122连接，该存储部122保存有用于通过控制部120的控制来实现由系统执行的图2所示的各种处理的控制程序、用于使各结构部根据处理条件来执行处理的程序(即处理制程)。处理制程存储于存储部122中的存储介质。存储介质既可以是硬盘，也可以是CDROM、DVD、闪存等可携带的存储介质。另外，也可以是从其它装置经由例如专用线路适当传输制程的结构。
例如，通过来自用户接口121的指示等从存储部122调用任意的处理制程并使控制部120执行该处理制程，由此实施处理系统100中的处理。此外，既可以是控制部120直接控制各结构部，也可以是对各结构部设置单独的控制器且经由这些控制器进行控制。
在本发明的实施方式所涉及的处理系统100中，首先，装载前开式晶圆传送盒F。接着，从前开式晶圆传送盒F取出一张晶圆W，将其搬入到对准腔室115来进行晶圆W的对位。接下来，将晶圆W搬入到加载互锁室6或7，对加载互锁室内抽真空。利用搬送室5内的搬送装置112将加载互锁室内的晶圆W取出，并将晶圆W搬入到蚀刻装置PM1来进行步骤ST1和ST2的蚀刻处理。
利用搬送装置112将处理后的晶圆W从蚀刻装置PM1搬出，并搬入到成膜装置PM2。成膜装置PM2利用本实施方式所涉及的成膜方法来在晶圆W的Cu布线102和TiN膜105上形成4nm以上的流动性有机膜106。之后，利用搬送装置112取出晶圆W，利用搬送装置112将晶圆W搬入到加载互锁室6或7，并将加载互锁室中恢复大气压。利用搬入搬出室8内的搬送装置116将加载互锁室内的晶圆W取出，并收纳到前开式晶圆传送盒F中的任一个前开式晶圆传送盒F。将前开式晶圆传送盒F搬送到下一工序。
如以上所说明的那样，在In-system的情况下，晶圆W在以下的路径中进行搬送。(a)前开式晶圆传送盒F→(b)搬入搬出室(8)→(c)加载互锁室(6、7)→(d)搬送室(5)→(e)蚀刻装置(PM1)(蚀刻)→(f)搬送室(5)→(g)成膜装置(PM2)(流动性有机膜)→(h)搬送室(5)→(i)加载互锁室(6、7)→(j)搬入搬出室(8)→(k)前开式晶圆传送盒F→下一工序。
在进行上述搬送时，在(a)～(c)和(i)～(k)中，在大气环境下对晶圆W进行搬送，晶圆W暴露于大气。然而，在本实施方式中，在(g)成膜装置(PM2)所执行的成膜工序中利用流动性有机膜对在(e)蚀刻装置(PM1)所执行的蚀刻工序中露出的Cu布线102和掩模的TiN膜105进行涂覆。另外，在(e)蚀刻装置(PM1)→(f)搬送室(5)→(g)成膜装置之间，对晶圆W进行真空搬送，晶圆W不暴露于大气。
因此，即使在(i)～(k)中，在大气环境下对晶圆W进行搬送，晶圆W暴露于大气，也由于流动性有机膜成为保护膜，能够防止Cu布线102和TiN膜105与大气中的水分发生反应。其结果，能够防止形成于晶圆W的Cu布线102和TiN膜105的腐蚀。
此外，在本实施方式中，也可以通过In-situ在与进行了步骤ST1和ST2的蚀刻工序的腔室的同一腔室内进行步骤ST3的流动性有机膜的成膜。例如，在图12的处理系统100中，也可以通过处理装置PM3连续地进行蚀刻工序和成膜工序。
在该情况下，晶圆W在下面的路径中进行搬送。
(a)前开式晶圆传送盒F→(b)搬入搬出室(8)→(c)加载互锁室(6、7)→(d)搬送室(5)→(e)处理装置(PM3)蚀刻+成膜(流动性有机膜)→(h)搬送室(5)→(i)加载互锁室(6、7)→(j)搬入搬出室(8)→(k)前开式晶圆传送盒F→下一工序。
在该路径中也是，即使在(i)～(k)中，在大气环境下对晶圆W进行搬送，晶圆W暴露于大气，也由于流动性有机膜成为保护膜，能够防止Cu布线102和TiN膜105与大气中的水分发生反应。其结果，能够防止形成于晶圆W的Cu布线102和TiN膜105的腐蚀。
以上，在本实施方式所涉及的处理系统100中，系统内具备蚀刻装置和流动性有机膜的成膜装置(In-system)，或者具备能够执行蚀刻和流动性有机膜的成膜这双方的等离子体处理装置(In-situ)。由此，不会使通过蚀刻而露出的金属膜暴露于大气，能够使从含碳气体的低蒸气压材料的气体生成的前驱体从形成于晶圆W的凹部的底部开始堆积。由此，能够在晶圆W上形成流动性有机膜，对金属膜进行覆盖，由此对Q-time进行管理。
[等离子体处理装置的结构例]
接着，参照图13来说明本实施方式所涉及的处理系统中配置的等离子体处理装置的结构的一例。图13是本实施方式所涉及的等离子体处理装置的结构的一例。本实施方式所涉及的等离子体处理装置作为进行图2的步骤ST1和步骤ST2的蚀刻的蚀刻装置以及进行步骤ST3的成膜的成膜装置发挥功能。
在本实施方式中，作为等离子体处理装置的一例，列举电感耦合型等离子体(ICP：Inductively Coupled Plasma)处理装置200为例来进行说明。
电感耦合型等离子体处理装置200构成为使用平面线圈形的RF天线的等离子体处理装置，例如具有铝或不锈钢等金属制的圆筒型真空腔室10。腔室10安全接地。
载置例如半导体晶圆(以下，称为“晶圆W”。)来作为被处理基板的圆板状的台12作为兼作高频电极的基板保持台被水平地配置于腔室10内的下部中央。该台12例如由铝形成，被从腔室10的底部向垂直上方延伸的绝缘性筒状支承部14支承。
在沿着绝缘性筒状支承部14的外周从腔室10的底部向垂直上方延伸的导电性筒状支承部16与腔室10的内壁之间形成有环状的排气路18。在排气路18的上部或者入口处安装有环状的隔板20，在底部设置有排气端口22。为了使腔室10内的气体的流动相对于台12上的晶圆W呈轴对称地均匀，优选构成为在圆周方向上等间隔地设置多个排气端口22。
各排气端口22经由排气管24来与排气装置26连接。排气装置26具有涡轮分子泵等真空泵，能够将腔室10内的等离子体处理空间减压至期望的真空度。在腔室10的侧壁的外侧安装有用于对晶圆W的搬入搬出口27进行开闭的闸阀28。
台12经由匹配器32及供电棒34来与第二高频电源30电连接。该第二高频电源30能够将适于控制向晶圆W引入的离子的能量的固定频率(例如400kHz)的偏置吸引用的高频电力LF以可变的功率输出。匹配器32收纳有用于在第二高频电源30侧的阻抗与负载(主要是台、等离子体、腔室)侧的阻抗之间取得匹配的电抗可变的匹配电路。该匹配电路中包括用于生成自偏压的隔直电容器。
在台12的上表面设置有用于通过静电吸附力来保持晶圆W的静电吸盘36，在静电吸盘36的外周侧设置有环状地包围晶圆W的周围的聚焦环38。静电吸盘36是将由导电膜形成的电极36a夹在一对绝缘膜36b、36c之间而成的，电极36a经由开关42及包覆线43来与高压的直流电源40电连接。能够利用从直流电源40供给的直流电流来通过静电力将晶圆W吸附并保持在静电吸盘36上。
在台12的内部设置有例如沿圆周方向延伸的环状的制冷剂室或者制冷剂流路44。从冷却单元经由配管46、48向该制冷剂流路44循环供给规定温度的制冷剂、例如冷却水cw。能够通过制冷剂的温度来控制静电吸盘36上的晶圆W的处理过程中的温度。与此相关联地，来自导热气体供给部的导热气体、例如He气体经由气体供给管50被供给到静电吸盘36的上表面与晶圆W的背面之间。另外，还设置有用于进行晶圆W的装载/卸载的、沿垂直方向贯穿台12且能够上下移动的提升销及其升降机构等。
接着，说明电感耦合型等离子体处理装置200中与等离子体生成有关的各部的结构。在腔室10的顶板气密地安装有圆形的电介质窗52，该电介质窗52与台12隔开比较大的距离间隔且例如由石英板形成。在该电介质窗52的上方水平地配置有线圈状的RF天线54，该RF天线54与腔室10或台12同轴。优选的是，该RF天线54例如具有螺旋线圈或者每一周内的半径固定的同心圆线圈的形态，通过由绝缘体形成的天线固定构件被固定在电介质窗52之上。
RF天线54的一端经由匹配器58及供电线60来与第一高频电源56的输出端子电连接。RF天线54的另一端经由地线来与地电位电连接。
第一高频电源56能够将适于通过高频放电生成等离子体的频率(例如27MHz以上(60MHz等))的等离子体生成用的高频HF以可变的功率输出。匹配器58收纳有用于在第一高频电源56侧的阻抗与负载(主要是RF天线、等离子体、校正线圈)侧的阻抗之间取得匹配的电抗可变的匹配电路。
用于向腔室10内的处理空间供给规定的气体的气体供给部具有：环状的歧管或缓冲部62，其在比电介质窗52低一些的位置处设置于腔室10的侧壁之中(或者外侧)；多个侧壁气体喷出孔64，所述多个侧壁气体喷出孔64沿圆周方向等间隔地从缓冲部62面对等离子体生成空间S；以及气体供给管68，其从气体供给源66延伸至缓冲部62。气体供给源66包括流量控制器和开闭阀。
控制部74例如包括微计算机，控制电感耦合型等离子体处理装置200内的各部例如排气装置26、第二高频电源30、第一高频电源56、匹配器32、匹配器58、静电吸盘用的开关42、气体供给源66、冷却单元、导热气体供给部等各自的动作以及装置整体的动作。
在电感耦合型等离子体处理装置200中，在进行成膜时，首先将闸阀28设为打开状态来将加工对象的晶圆W搬入腔室10内，并载置到静电吸盘36之上。然后，在关闭闸阀28后，从气体供给源66经由气体供给管68、缓冲部62以及侧壁气体喷出孔64将规定的气体以规定的流量及流量比导入腔室10内，利用排气装置26将腔室10内的压力设为设定值。并且，使第一高频电源56接通来将等离子体生成用的高频HF以规定的RF功率输出，经由匹配器58、供电线60向RF天线54供给高频HF的电力。
另一方面，在施加离子引入控制用的高频LF的功率的情况下，使第二高频电源30接通来输出高频电力LF，经由匹配器32和供电棒34将该高频LF的功率施加于台12。在不施加离子引入控制用的高频LF的功率的条件的情况下，将高频的功率设为0W。另外，利用导热气体供给部向静电吸盘36与晶圆W之间的接触界面供给导热气体，并且使开关42接通来利用静电吸盘36的静电吸附力将导热气体限制在上述接触界面处。
从侧壁气体喷出孔64喷出的规定的气体在电介质窗52的下方的处理空间均匀地扩散。通过流过RF天线54的高频HF的电流，在RF天线54的周围产生磁力线穿过电介质窗52后通过腔室内的等离子体生成空间S这样的RF磁场，通过该RF磁场的随时间经过的变化，在处理空间的方位角方向产生RF感应电场。而且，通过该感应电场沿方位角方向加速后的电子与所供给的气体的分子、原子发生碰撞电离，生成甜甜圈状的等离子体。该甜甜圈状等离子体的自由基、离子在广阔的处理空间内向各个方向扩散，以自由基各向同性地下降、离子被直流偏压拉引的方式被供给到晶圆W的上表面(被处理面)。通过这样，等离子体的活性种为晶圆W的被处理面带来化学反应和物理反应，将被加工膜蚀刻成期望的图案。
电感耦合型等离子体处理装置200如上述那样在与RF天线54接近的电介质窗52的下方将电感耦合的等离子体生成为甜甜圈状，使该甜甜圈状的等离子体在广阔的处理空间内分散来使台12附近(也就是说晶圆W上)的等离子体的密度平均化。在此，甜甜圈状等离子体的密度依赖于感应电场的强度，乃至依赖于向RF天线54供给的高频HF的功率(更准确地说，流过RF天线54的电流)的大小。即，高频HF的功率越高，则甜甜圈状等离子体的密度越高，通过等离子体的扩散而台12附近的等离子体的密度整体变高。另一方面，甜甜圈状等离子体向各个方向(特别是径向)扩散的方式主要依赖于腔室10内的压力，压力越低，则腔室10的中心部聚集越多的等离子体，台12附近的等离子体密度分布存在中心部上升的倾向。另外，甜甜圈状等离子体内的等离子体密度分布有时根据向RF天线54供给的高频HF的功率、向腔室10内导入的处理气体的流量等而变化。
在此，“甜甜圈状的等离子体”并非严格地限定为在腔室10的径向内侧(中心部)不出现等离子体而仅在径向外侧出现等离子体那样的环状的等离子体，而是意味着相比腔室10的径向内侧而言径向外侧的等离子体的体积或密度大。另外，根据用作处理气体的气体的种类、腔室10内的压力的值等条件，也存在不形成此处所言及的“甜甜圈状的等离子体”的情况。
控制部74具有未图示的CPU、ROM(Read Only Memory：只读存储器)、RAM(RandomAccess Memory：随机存取存储器)，按照RAM等中存储的制程所设定的过程来控制本实施方式所涉及的电感耦合型等离子体处理装置200的各部，由此控制本实施方式所涉及的半导体制造方法。
所述结构的电感耦合型等离子体处理装置200能够执行蚀刻工序和成膜工序中的至少任一个工序。
此外，执行本实施方式所涉及的半导体制造方法的等离子体处理装置不限定于电感耦合型等离子体处理装置(ICP装置)以及将等离子体生成用的高频电力施加于上部电极侧的电容耦合型等离子体处理装置(上下双频CCP装置)，也可以是微波等离子体处理装置和远程等离子体装置中的任一装置。
如以上说明的那样，根据本实施方式所涉及的半导体制造方法，能够在半导体制造中防止被处理体上的金属的腐蚀。
以上，通过上述实施方式对半导体制造方法和等离子体处理装置进行了说明，但本发明所涉及的半导体制造方法和等离子体处理装置不限定于上述实施方式，在本发明的范围内能够进行各种变形及改良。上述多个实施方式所记载的事项能够在不相矛盾的范围内进行组合。
例如，在本说明书中，作为被处理体的一例，列举晶圆W进行了说明，但被处理体不限于此，也可以是使用于LCD(Liquid Crystal Display：液晶显示器)、FPD(Flat PanelDisplay：平板显示器)的各种基板、光掩模、CD基板、印刷电路板。
另外，作为本说明书的实施例，说明了在晶圆W上将Cu等金属用作导电层的情况，但不限于此。作为导电层，例如也可以是含有钌(Ru)等金属、镍(Ni)、钴(Co)、碳(C)的硅化物、添加了少量的硼(B)、砷(As)等的掺杂硅、多晶硅、非晶硅、以及锗化硅(SiGe)等导电性含硅膜。

Claims (11)

1.一种半导体制造方法，包括：
第一工序，将被处理体的导电层之上的绝缘膜蚀刻成掩模的图案，使所述导电层在蚀刻所形成的所述绝缘膜的凹部露出；以及
第二工序，在所述导电层露出的绝缘膜的凹部形成有机膜，
其中，所述第二工序包括以下工序：
将腔室的内部保持为规定的压力，将台冷却至-20℃以下的极低温，并将被处理体设置在该台之上；
向所述腔室的内部供给包含低蒸气压材料的气体的气体；以及
从所供给的所述包含低蒸气压材料的气体的气体生成等离子体，通过该等离子体将从所述低蒸气压材料生成的前驱体堆积于露出的所述导电层上来形成所述有机膜。
2.根据权利要求1所述的半导体制造方法，其特征在于，
所述第一工序与所述第二工序在不同的腔室内执行，
在真空环境下在执行所述第一工序的一个腔室与执行所述第二工序的其它腔室之间搬送被处理体。
3.根据权利要求1所述的半导体制造方法，其特征在于，
所述第一工序与所述第二工序在同一腔室内执行。
4.根据权利要求1～3中的任一项所述的半导体制造方法，其特征在于，在所述第二工序中，形成膜厚4nm以上的具有流动性的所述有机膜。
5.根据权利要求1～3中的任一项所述的半导体制造方法，其特征在于，
所述掩模含有金属，
在所述第二工序中，以覆盖所述掩模的方式形成所述有机膜。
6.根据权利要求4所述的半导体制造方法，其特征在于，
在执行所述第二工序之后，将被处理体在大气环境下搬送到清洗装置，
所述清洗装置将所述有机膜去除。
7.根据权利要求1～3中的任一项所述的半导体制造方法，其特征在于，
所述低蒸气压材料的气体为在C4F8的蒸气压曲线所表示的达到蒸气压的温度以上的温度下达到该蒸气压的气体。
8.根据权利要求7所述的半导体制造方法，其特征在于，
所述低蒸气压材料的气体为含碳气体。
9.根据权利要求8所述的半导体制造方法，其特征在于，
所述低蒸气压材料的气体为C4F8、C4F6、异丙醇即IPA中的任一种的气体。
10.根据权利要求1～3中的任一项所述的半导体制造方法，其特征在于，
所述导电层包含金属膜或导电性含硅膜。
11.一种等离子体处理装置，具有用于载置被处理体的台、供给气体的气体供给部、以及控制部，其中，
所述控制部进行以下控制：
将被处理体的导电层之上的绝缘膜蚀刻成掩模的图案，使所述导电层在蚀刻所形成的所述绝缘膜的凹部露出；以及
在所述导电层露出的绝缘膜的凹部形成有机膜，
在所述有机膜的形成中，所述控制部进行以下控制：
将腔室的内部保持为规定的压力，将台冷却至-20℃以下的极低温，并将被处理体设置在该台之上；
向所述腔室的内部供给包含低蒸气压材料的气体的气体；以及
从所供给的所述包含低蒸气压材料的气体的气体生成等离子体，通过该等离子体将从所述低蒸气压材料生成的前驱体堆积于露出的所述导电层上来形成所述有机膜。
CN201810167763.3A 2017-02-28 2018-02-28 半导体制造方法和等离子体处理装置 Active CN108511389B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2017-036891 2017-02-28
JP2017036891 2017-02-28
JP2017201978A JP6742287B2 (ja) 2017-02-28 2017-10-18 半導体製造方法及びプラズマ処理装置
JP2017-201978 2017-10-18

Publications (2)

Publication Number Publication Date
CN108511389A CN108511389A (zh) 2018-09-07
CN108511389B true CN108511389B (zh) 2022-07-12

Family

ID=63245786

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810167763.3A Active CN108511389B (zh) 2017-02-28 2018-02-28 半导体制造方法和等离子体处理装置

Country Status (2)

Country Link
US (1) US10504741B2 (zh)
CN (1) CN108511389B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11087989B1 (en) 2020-06-18 2021-08-10 Applied Materials, Inc. Cryogenic atomic layer etch with noble gases

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6027661A (en) * 1997-01-10 2000-02-22 Tektronix, Inc. Method of fabricating a channel substrate for a palc display panel
CN1529905A (zh) * 2001-03-08 2004-09-15 东京毅力科创株式会社 有机绝缘膜的蚀刻方法和双波纹处理方法
CN101469415A (zh) * 2007-12-25 2009-07-01 财团法人工业技术研究院 等离子体辅助有机薄膜沉积装置
CN101548375A (zh) * 2006-12-28 2009-09-30 东京毅力科创株式会社 半导体装置以及其制造方法
CN101855717A (zh) * 2007-11-09 2010-10-06 佳能安内华股份有限公司 在线型晶圆输送装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5358902A (en) * 1989-06-26 1994-10-25 U.S. Philips Corporation Method of producing conductive pillars in semiconductor device
JP3202657B2 (ja) * 1997-05-23 2001-08-27 日本電気株式会社 半導体装置の製造方法
US6613681B1 (en) * 1998-08-28 2003-09-02 Micron Technology, Inc. Method of removing etch residues
JP4009034B2 (ja) * 1999-02-17 2007-11-14 株式会社アルバック バリア膜製造方法
US20050011859A1 (en) * 2003-07-15 2005-01-20 Bing Ji Unsaturated oxygenated fluorocarbons for selective aniostropic etch applications
JP5028033B2 (ja) * 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP6140576B2 (ja) 2013-08-27 2017-05-31 東京エレクトロン株式会社 基板処理方法、基板処理システムおよび記憶媒体
JP5937632B2 (ja) 2014-02-06 2016-06-22 東京エレクトロン株式会社 基板処理方法、前処理装置、後処理装置、基板処理システムおよび記憶媒体
JP6022490B2 (ja) 2013-08-27 2016-11-09 東京エレクトロン株式会社 基板処理方法、基板処理システムおよび記憶媒体
US10049921B2 (en) * 2014-08-20 2018-08-14 Lam Research Corporation Method for selectively sealing ultra low-k porous dielectric layer using flowable dielectric film formed from vapor phase dielectric precursor
JP6425517B2 (ja) 2014-11-28 2018-11-21 東京エレクトロン株式会社 基板処理方法、基板処理装置および記憶媒体

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6027661A (en) * 1997-01-10 2000-02-22 Tektronix, Inc. Method of fabricating a channel substrate for a palc display panel
CN1529905A (zh) * 2001-03-08 2004-09-15 东京毅力科创株式会社 有机绝缘膜的蚀刻方法和双波纹处理方法
CN101548375A (zh) * 2006-12-28 2009-09-30 东京毅力科创株式会社 半导体装置以及其制造方法
CN101855717A (zh) * 2007-11-09 2010-10-06 佳能安内华股份有限公司 在线型晶圆输送装置
CN101469415A (zh) * 2007-12-25 2009-07-01 财团法人工业技术研究院 等离子体辅助有机薄膜沉积装置

Also Published As

Publication number Publication date
US10504741B2 (en) 2019-12-10
CN108511389A (zh) 2018-09-07
US20180247827A1 (en) 2018-08-30

Similar Documents

Publication Publication Date Title
US20230178419A1 (en) Scaled liner layer for isolation structure
US11328904B2 (en) Substrate processing apparatus
JP4919871B2 (ja) エッチング方法、半導体装置の製造方法および記憶媒体
KR102363052B1 (ko) 피처리체를 처리하는 방법
TWI829630B (zh) 成膜方法及電漿處理裝置
KR102283188B1 (ko) 플라즈마 처리 장치의 클리닝 방법
TW202117931A (zh) 間隙填充沉積製程
TWI761455B (zh) 半導體製造方法及電漿處理裝置
US11756828B2 (en) Cluster processing system for forming a transition metal material
US20230298896A1 (en) Metal-based liner protection for high aspect ratio plasma etch
JP2020088174A (ja) エッチング方法及び基板処理装置
JP2015079793A (ja) プラズマ処理方法
US20230335409A1 (en) Substrate processing method and substrate processing apparatus
CN108511389B (zh) 半导体制造方法和等离子体处理装置
TWI791106B (zh) 處理系統及處理方法
KR20220126757A (ko) 서브트랙티브 자기-정렬을 위한 방법들 및 디바이스들
JP2023516588A (ja) Ｅｕｖパターニングにおける欠陥低減のための多層ハードマスク
JP6666601B2 (ja) 多孔質膜をエッチングする方法
US11721578B2 (en) Split ash processes for via formation to suppress damage to low-K layers
TW202436637A (zh) 表面金屬氧化物之電化學還原

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant