TWI761455B - 半導體製造方法及電漿處理裝置 - Google Patents

半導體製造方法及電漿處理裝置 Download PDF

Info

Publication number
TWI761455B
TWI761455B TW107105617A TW107105617A TWI761455B TW I761455 B TWI761455 B TW I761455B TW 107105617 A TW107105617 A TW 107105617A TW 107105617 A TW107105617 A TW 107105617A TW I761455 B TWI761455 B TW I761455B
Authority
TW
Taiwan
Prior art keywords
film
gas
semiconductor manufacturing
chamber
vapor pressure
Prior art date
Application number
TW107105617A
Other languages
English (en)
Other versions
TW201837982A (zh
Inventor
中谷理子
本田昌伸
久松亨
田端雅弘
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW201837982A publication Critical patent/TW201837982A/zh
Application granted granted Critical
Publication of TWI761455B publication Critical patent/TWI761455B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明之目的在於防止半導體製造中被處理體上之導電層之腐蝕。 本發明提供一種半導體製造方法，其包含：第1製程，其係將被處理體之導電層之上之絕緣膜蝕刻成遮罩之圖案，且使上述導電層露出於已形成之上述絕緣膜之凹部；及第2製程，其係於上述導電層露出之絕緣膜之凹部形成有機膜；且上述第2製程具有如下製程：將腔室之內部保持為特定之壓力，將載台冷卻至-20℃以下之極低溫，於該載台之上設置被處理體；對上述腔室之內部供給包含低蒸氣壓材料之氣體的氣體；及自所供給之包含上述低蒸氣壓材料之氣體的氣體產生電漿，使藉由該電漿而自上述低蒸氣壓材料產生之前驅物堆積於上述絕緣膜之凹部，形成上述有機膜。

Description

半導體製造方法及電漿處理裝置
本發明係關於一種半導體製造方法及電漿處理裝置。
已知有藉由對半導體晶圓進行乾式蝕刻，而使形成於半導體晶圓之Cu配線等包含金屬之導電層之一部分露出(例如，參照專利文獻1～4)。若於該狀態下將半導體晶圓曝露於大氣，則露出之導電層與大氣中之水分反應而經時性地變化，腐蝕。因此，為了將導電層之腐蝕抑制為最小限度，而進行自乾式蝕刻製程之結束至下一製程開始為止之時間(所謂「Q-time」)之管理。 對此，提出有利用保護膜塗佈導電層，抑制導電層之腐蝕。例如，於專利文獻1中，提出有藉由利用微影製程將用於液浸曝光之液體塗佈於金屬之表面，而由保護膜覆蓋Cu配線等金屬膜。 [先前技術文獻] [專利文獻] [專利文獻1]日本專利特開2015-046449號公報 [專利文獻2]日本專利特開2015-065396號公報 [專利文獻3]日本專利特開2015-149410號公報 [專利文獻4]日本專利特開2016-103595號公報
[發明所欲解決之問題] 然而，於上述技術中，於將蝕刻後之半導體晶圓搬送至曝光裝置時，導致由保護膜塗佈之前之半導體晶圓曝露於大氣，故而無法充分防止露出之金屬膜之腐蝕。又，於上述技術中，需要與蝕刻裝置不同之曝光裝置，而花費成本。 針對上述問題，於一態樣中，本發明之目的在於防止半導體製造中被處理體上之導電層腐蝕。 [解決問題之技術手段] 為了解決上述問題，根據一態樣，提供一種半導體製造方法，其包含：第1製程，其係將被處理體之導電層之上之絕緣膜蝕刻成遮罩之圖案，且使上述導電層露出於已形成之上述絕緣膜之凹部；及第2製程，其係於上述導電層露出之絕緣膜之凹部形成有機膜；且上述第2製程具有如下製程：將腔室之內部保持為特定之壓力，將載台冷卻至-20℃以下之極低溫，於該載台之上設置被處理體；對上述腔室之內部供給包含低蒸氣壓材料之氣體的氣體；及自所供給之包含上述低蒸氣壓材料之氣體的氣體產生電漿，使藉由該電漿而自上述低蒸氣壓材料產生之前驅物堆積於上述絕緣膜之凹部，形成上述有機膜。 [發明之效果] 根據一態樣，可防止半導體製造中被處理體上之導電層之腐蝕。
以下，參照圖式對用以實施本發明之形態進行說明。再者，於本說明書及圖式中，關於實質上相同之構成，藉由標註相同之符號而省略重複之說明。 [半導體製造方法] 首先，關於本發明之一實施形態之半導體製造方法之一例，一面與比較例之半導體製造方法進行比較一面進行說明。圖1之(a-1)及(a-2)表示比較例之半導體製造方法之一例，圖1之(b-1)～(b-3)表示本實施形態之半導體製造方法之一例。 本實施形態之半導體製造方法係對半導體晶圓(以下，記載為「晶圓W」)進行蝕刻，於使金屬配線等導電層之至少一部分露出之狀態下，能夠不受Q-time之限制地進行下一製程之處理。此處，所謂Q-time，係指自乾式蝕刻製程等前製程之結束至下一製程之開始為止之限制時間，例如為了防止藉由乾式蝕刻而露出之金屬配線等導電層氧化(腐蝕)而進行管理。若設定Q-time，則需要用以遵守Q-time之時間管理。再者，晶圓W係被處理體之一例。 如圖1之(a-1)及(b-1)所示，晶圓W具有例如配線層101、襯膜103、及層間絕緣膜104。該等係按照配線層101、襯膜103及層間絕緣膜104之順序積層。於配線層101形成Cu配線102。Cu配線102係金屬配線等導電層之一例。 於晶圓W，藉由乾式蝕刻而形成導孔H。導孔H係形成於層間絕緣膜104之凹部。凹部係藉由將層間絕緣膜104蝕刻成TiN膜105之圖案而形成。進而，藉由對襯膜103進行蝕刻，而成為凹部到達至配線層101，Cu配線102之表面自導孔H之凹部之底部露出之狀態。再者，層間絕緣膜104係絕緣膜之一例，例如亦可為SiO2 膜或SiN膜。襯膜103使用絕緣膜，例如亦可為SiN膜、SiC膜、SiCN膜。TiN膜105係絕緣膜之上之遮罩之一例。Cu配線102係金屬膜之一例。 於比較例中，於乾式蝕刻之後，晶圓W以Cu配線102露出之狀態自蝕刻裝置被搬出，被搬送至下一製程之洗淨裝置。於搬送過程中，晶圓W上之積層膜中之金屬部分即Cu配線102與TiN膜105曝露於大氣空間，與大氣中之水分反應。因此，如圖1之(a-2)所示，於將晶圓W搬入至洗淨裝置時，Cu配線102及TiN膜105之表面被腐蝕。 相對於此，於本實施形態之半導體製造方法中，於圖1之(b-1)所示之乾式蝕刻之後，如圖1之(b-2)所示，不堵塞特定之縱橫比(A/R)之導孔H之凹部之頂部之開口，利用流動性有機膜106填埋其內部。藉此，於向下一製程之洗淨裝置搬送過程中，Cu配線102與TiN膜105不曝露於大氣空間。因此，如圖1之(b-3)所示，於將晶圓W搬入至洗淨裝置時，Cu配線102及TiN膜105不會被腐蝕。由此，於圖1之(b-3)中，能夠在防止了Cu配線102及TiN膜105腐蝕之狀態下，藉由洗淨裝置而將填埋於導孔H之凹部之流動性有機膜106去除。 [蝕刻製程/成膜製程/洗淨製程] 一面參照圖2之表示本實施形態之半導體製造方法之一例之流程圖，一面對以上所說明之本實施形態之半導體製造中之蝕刻製程、成膜製程、洗淨製程進行說明。首先，蝕刻裝置將晶圓W搬入，對層間絕緣膜104進行蝕刻直至襯膜103露出為止(步驟ST1)。其次，蝕刻裝置對襯膜103進行蝕刻直至Cu配線102露出為止(步驟ST2)。藉此，形成導孔H。再者，於步驟ST1及步驟ST2之蝕刻中，亦可使用CF4 氣體或NF3 氣體等包含鹵素之氣體。又，於步驟ST2之蝕刻之後，為了對已露出之Cu配線102之表面進行處理(treatment)，亦可實施利用自包含H2 及N2 之氣體或包含NH3 氣體之氣體產生之電漿之處理。 其次，利用In-system將晶圓W自蝕刻裝置真空搬送至成膜裝置，或利用In-situ於與進行步驟ST1及ST2之蝕刻製程之腔室相同之腔室內成膜流動性有機膜106(步驟ST3)。 In-system係指能夠自一電漿處理裝置向另一電漿處理裝置進行真空搬送之處理系統。關於處理系統之構成之一例(圖12)將於下文敍述。In-situ係指能夠將一基板處理與另一基板處理於相同之腔室內進行之電漿處理裝置。關於電漿處理裝置之構成之一例(圖13)將於下文敍述。於成膜之後，將晶圓W於大氣環境下向洗淨裝置搬送(步驟ST4)。洗淨裝置進行晶圓W之洗淨(步驟ST5)。 [流動性有機膜/成膜條件1] 其次，使用圖3～圖8，對步驟ST3中成膜之流動性有機膜進行說明。圖3～圖7係表示本實施形態之半導體製造中之流動性有機膜之成膜方法之實驗結果的一例。圖8表示特定之材料之蒸氣壓曲線。圖3所示之實驗1中之流動性有機膜之成膜條件1如下。 ＜成膜條件1＞ 腔室內壓力：100 mT(13.3 Pa) 氣體種類/流量：C4 F6 300 sccm 載台溫度：-50℃ 成膜時間：5 sec 高頻HF之功率：300 W 高頻LF之功率：0 W 於實驗1之結果中，圖3之(a)「SiN L＆S」、(b)「High A/R」、(c)「Organic L＆S」係表示用於執行成膜方法之被處理體之樣品例與成膜於各樣品之有機膜之狀態。於(a)「SiN L＆S」中，於晶圓W上形成有具有疏密之經圖案化之SiN膜1。於SiN膜1上被圖案化成之凹部之縱橫比並不一致，具有縱橫比為3～5之凹部及圖4之下段所示之平面部。 於(b)「High A/R」之樣品中，形成有縱橫比為18之凹部之SiN膜1形成於晶圓W上。於(c)「Organic L＆S」之樣品中，縱橫比為2之線與間隙形成於晶圓W上。於「Organic L＆S」之樣品中，基底膜為SiO2 膜2，於其上積層著有機膜3及Si-ARC(Anti Reflective Coating：抗反射膜)4。形成於「Organic L＆S」之樣品之凹部之縱橫比為2，於本實施形態之半導體製造方法中，對縱橫比為2以上之各樣品之凹部進行成膜。 再者，於圖3～圖7之實驗結果中，作為圖1之層間絕緣膜104之一例，列舉SiN膜1或有機膜3進行說明。根據圖3之結果，於(a)「SiN L＆S」、(b)「High A/R」、(c)「Organic L＆S」之任一個樣品中，均藉由將自C4 F6 氣體產生之電漿中之前驅物堆積於樣品上之凹部而形成流動性有機膜R。流動性有機膜R係以自凹部之底部起累積之方式成膜，故而不產生空隙。所謂空隙，係指導孔H之凹部之開口堵塞而形成於凹部之內部之空腔。於圖3～圖7之實驗結果中，作為圖1之流動性有機膜106之一例，表示本實施形態中成膜之流動性有機膜R之狀態。 [流動性有機膜/成膜條件2] 其次，使用「SiN L＆S」之樣品，參照圖4，對與流動性有機膜R之成膜時間對應之膜之變化之一例進行說明。圖4所示之實驗2中之流動性有機膜之成膜條件2如下。 ＜成膜條件2＞ 腔室內壓力：50 mT(6.65 Pa) 氣體種類/流量：C4 F6 300 sccm 載台溫度：-50℃ 高頻HF之功率：300 W 高頻LF之功率：0 W 實驗2之結果中，圖4(a)表示成膜時間為2秒時之流動性有機膜R。於圖4(a)之下圖中，可知縱橫比高於凹部A、C、E之凹部F係較凹部A、C、E更快地被流動性有機膜R填充。 圖4(b)表示成膜時間為4秒時之流動性有機膜R。於圖4(b)中，可知於凹部B、D未堆積流動性有機膜R，較凹部B、D而凹部A、C、E之孔中進而更多地堆積流動性有機膜R，於凹部G亦堆積有流動性有機膜R。再者，於此時間點，於平面部H幾乎不堆積流動性有機膜R。 圖4(c)表示成膜時間為7秒時之流動性有機膜R。於圖4(c)中，於平面部H中，亦觀察到流動性有機膜R之堆積。圖4(d)表示成膜時間為10秒時之流動性有機膜R之狀態。於圖4(d)中，凹部A～G係藉由流動性有機膜R而大致填充，於平面部H中亦堆積有更多之流動性有機膜R。圖4(e)表示成膜時間為30秒時之流動性有機膜R之狀態。於圖4(e)中，所有凹部及平面部H藉由流動性有機膜R而填充。 根據以上內容，根據本實施形態之半導體製造方法，藉由自C4 F6 氣體產生之電漿中之前驅物而成膜流動性有機膜R。此時，可知流動性有機膜R係自凹部之底部自下而上成長，從而成膜。 又，可知凹部之縱橫比越高則成膜速度越快。進而，可知晶圓W之凹部A～G之成膜速度較晶圓W之平面部H之成膜速度快。 圖5係將圖4之實驗結果表示為曲線圖者。曲線圖之橫軸為成膜時間(秒)，縱軸為堆積物之厚度(nm)。曲線J表示圖5之左側所示之縱橫比為12之細孔之膜厚之時間變化。曲線K表示縱橫比為4.3之中間孔之膜厚之時間變化。曲線L表示縱橫比為3.6之粗孔之膜厚之時間變化。曲線M表示堆積於作為遮罩而發揮功能之SiN膜1之頂部(上部)之堆積物之膜厚之時間變化。曲線N表示堆積於平面部(Open Area(開放區))之堆積物之膜厚之時間變化。 如圖5之左側之剖視圖所示，於使SiN膜1之底部之高度為0 nm時，SiN膜1之頂部之高度為110 nm。因此，於曲線M表示110 nm之厚度之時段中，為堆積物不堆積於SiN膜1之頂部之狀態。若觀察曲線圖，則按照曲線J→曲線K→曲線L之順序曲線上升。即，可知按照曲線J所表示之細孔→曲線K所表示之中間孔→曲線L所表示之粗孔之順序將流動性有機膜R填充於內部。 又，可知自曲線M所示之SiN膜1之頂部(遮罩上)之堆積物之厚度起填充細孔、中間孔、粗孔之後，流動性有機膜R堆積至SiN膜1之頂部。又，曲線N所示之平面部係較細孔、中間孔及粗孔全部被流動性有機膜R填充之成膜時間為10秒之前開始堆積流動性有機膜R，但平面部之成膜速度與SiN膜1之頂部之成膜速度大致相等。 [流動性有機膜/成膜條件3] 其次，參照圖6，對流動性有機膜R之溫度依賴及壓力依賴進行說明。作為圖6所示之實驗3中之流動性有機膜之成膜條件3，使載置晶圓W之載台之溫度為-20℃之極低溫以上，使腔室內之壓力為50 mT以上。例如，圖6(a)表示將腔室內維持為100 mT之壓力，供給300 sccm之C4 F6 氣體時之各溫度下之膜之狀態。據此，於-10℃及-20℃之情形時進行等方向之成膜，SiN膜1之開口狹窄，產生空隙V。即，藉由本實施形態之半導體製造方法，不進行自下而上地堆積流動性有機膜R之成膜。另一方面，於-30℃及-50℃之情形時，進行自下而上地堆積流動性有機膜R之成膜，不產生空隙V。再者，未獲得-40℃之情形時之結果。 圖6(b)表示將腔室內維持為50 mT之壓力，供給75 sccm之IPA(異丙醇：C3 H8 O)氣體時之各溫度下之膜之狀態。IPA為二級醇之一種。據此，於-10℃及-30℃之情形時產生空隙V，進行等方向之成膜，於-40℃及-50℃之情形時，藉由本實施形態之半導體製造方法，自下而上地形成流動性有機膜R。再者，未獲得-20℃之情形時之結果。 圖6(c)表示將腔室內維持為50 mT之壓力，供給300 sccm之C4 F6 氣體時之各溫度下之膜之狀態。據此，於-10℃及之情形時產生空隙V，進行等方向之成膜，於-20℃、-30℃及-50℃之情形時，自下而上地形成有流動性有機膜R。再者，未獲得-40℃之情形時之結果。 圖6(d)表示將腔室內維持為50 mT之壓力，供給125 sccm之C4 F6 氣體時之各溫度之膜之狀態。據此，於-10℃及-20℃之情形時產生空隙V，進行等方向之成膜，於-30℃之情形時，自下而上地形成有流動性有機膜R。再者，未獲得-40℃及-50℃之情形時之結果。 根據以上內容，可知根據氣體種類、壓力及氣體流量，能夠藉由流動性有機膜R填埋凹部之溫度不同。至少於將腔室內維持為50 m之壓力，且供給300 sccm之C4 F6 氣體時，可藉由將載台保持為-20℃以下之極低溫，且使腔室內為50 mT以上之壓力，而利用流動性有機膜R填埋凹部。 [流動性有機膜/成膜條件4] 其次，參照圖7及圖8，對流動性有機膜R之氣體種類依賴進行說明。圖7表示改變氣體種類進行本實施形態之成膜處理之結果之一例。根據本實驗之結果，於C4 F6 氣體、IPA(C3 H8 O)氣體、C4 F8 氣體時，藉由流動性有機膜R而填埋凹部，不產生空隙V。另一方面，於CH4 氣體、CH3 F氣體、CF4 氣體時，產生空隙V，無法藉由流動性有機膜R而填充凹部。 圖8表示C4 F6 氣體、IPA(C3 H8 O)氣體、C4 F8 氣體、CH4 氣體、CH3 F氣體、CF4 氣體之蒸氣壓曲線。於膜中產生空隙之CH4 氣體、CH3 F氣體、CF4 氣體係於較C4 F8 氣體之蒸氣壓曲線低之溫度下成為蒸氣壓之氣體。相對於此，於膜中不產生空隙而進行自下而上之流動性有機膜R之成膜之C4 F8 、C4 F6 、異丙醇(IPA)係於與C4 F8 氣體之蒸氣壓曲線所顯示之溫度相同或其以上之溫度下成為蒸氣壓。將於C4 F8 氣體之蒸氣壓曲線所顯示之溫度以上之溫度下成為蒸氣壓之氣體稱為「低蒸氣壓材料之氣體」。 根據以上之結果，本實施形態之半導體製造方法包含如下製程：於將腔室10之內部保持為特定之壓力之狀態下將晶圓W設置於冷卻至-20℃以下之極低溫之載台上；及對腔室10之內部供給包含低蒸氣壓材料之氣體的氣體。又，本實施形態之半導體製造方法包含如下製程：自所供給之包含上述低蒸氣壓材料之氣體的氣體產生電漿，藉由利用該電漿而自上述低蒸氣壓材料產生之前驅物而成膜於晶圓W之上。據此，能夠進行自凹部之底部起堆積之自下而上之流動性有機膜R之成膜。此時，較佳為，腔室10之內部之壓力為50 mT(6.67 Pa)以上，且為由低蒸氣壓材料之氣體之蒸氣壓曲線所示之蒸氣壓以下。 又，「低蒸氣壓材料之氣體」亦可為含碳氣體。所謂含碳氣體，具體而言，亦可為C4 F8 、C4 F6 、異丙醇(IPA)之任一者。藉此，根據本實施形態之半導體製造方法，可使自低蒸氣壓材料產生之前驅物自形成於晶圓W之凹部之底部起堆積，於晶圓W上成膜流動性有機膜。 [膜厚與金屬之腐蝕] 圖9及圖10表示藉由於圖2之步驟ST3之製程中成膜之流動性有機膜R防止金屬膜之腐蝕之效果的一例。圖9之本實施形態(b)係於以下之成膜條件下，在TiN膜之托架上成膜厚度為4 nm之流動性有機膜R，對TiN膜進行塗佈者。圖9之比較例(a)係未於TiN膜之托架塗佈流動性有機膜R者(無覆蓋)。關於該2種情況，表示於大氣環境下放置24小時之後之TiN膜之表面之經時變化的一例。 ＜流動性有機膜之成膜條件＞ 腔室內之壓力：100 mT 氣體種類/流量：C4 F6 300 sccm 載台溫度：-50℃ 高頻HF之功率：300 W 高頻LF之功率：0 W 根據圖9所示之結果，可知於比較例(a)之情形時，氟與大氣中之水分反應，結果TiN膜之表面變質產生凹凸，而被腐蝕。另一方面，可知於本實施形態(b)之情形時，藉由流動性有機膜R而TiN膜之表面未變質，於不產生凹凸之狀態下未被腐蝕。 圖10係關於在上述成膜條件下，利用40 nm之厚度之流動性有機膜R對TiN膜進行塗佈者(本實施形態(b))與未對TiN膜進行塗佈者(比較例(a))，表示於大氣環境下放置24小時之後之TiN膜表面之經時變化的一例。 根據圖10所示之結果，與圖9之結果同樣地，可知於比較例(a)之情形時，氟與大氣中之水分反應，結果TiN膜之表面變質產生凹凸，而被腐蝕。另一方面，可知於本實施形態(b)之情形時，藉由流動性有機膜R而TiN膜之表面未變質，於不產生凹凸之狀態下未被腐蝕。根據以上之實驗結果，可知流動性有機膜R之厚度只要為4 nm以上即可。 [灰化] 其次，一面參照圖11，一面對圖2之步驟ST5中執行之晶圓W之洗淨製程之一例進行說明。本實施形態係表示作為洗淨之一例而藉由氧電漿進行灰化之結果之一例。以下表示灰化條件。 ＜灰化條件＞ 腔室內之壓力：100 mT 氣體種類/流量：O2 900 sccm 載台溫度：80℃ 高頻HF之功率(60 MHz)：500 W 高頻LF之功率(400 kHz)：100 W 圖11之(a)表示灰化時間為0秒之情形時之SiN膜1上之流動性有機膜R之狀態，(b)表示灰化時間為10秒之情形時之SiN膜1上之流動性有機膜R之狀態，(c)表示灰化時間為15秒之情形時之SiN膜1上之流動性有機膜R之狀態，(d)表示灰化時間為20秒之情形時之SiN膜1上之流動性有機膜R之狀態。據此，可知於灰化時間經過20秒之時間點，藉由O2 電漿而將流動性有機膜R完全去除。 根據以上內容，可知流動性有機膜R能夠藉由O2 電漿而去除。但是，流動性有機膜R並不限定於藉由O2 電漿而進行之電漿洗淨，亦可藉由濕式洗淨而去除。 [處理系統] 其次，一面參照圖12，一面對進行圖2之步驟ST1及ST2之蝕刻製程及步驟ST3之成膜製程之處理系統的一例進行說明。圖12係表示能夠利用In-system執行本實施形態之藉由蝕刻裝置而進行之蝕刻製程與藉由成膜裝置而進行之成膜製程之處理系統100的一例。 處理系統100具有進行步驟ST1及ST2之蝕刻製程之蝕刻裝置PM1、及進行步驟ST3之成膜製程之成膜裝置PM2。於處理裝置PM3及處理裝置PM4中，亦可進行蝕刻製程或成膜製程。 蝕刻裝置PM1、成膜裝置PM2、處理裝置PM3及處理裝置PM4係分別對應於呈六邊形之搬送室5之4條邊而設置。又，於搬送室5之另2條邊，分別設置有加載互鎖真空室6、7。於該等加載互鎖真空室6、7之與搬送室5相反側設置有搬入搬出室8。於搬入搬出室8之與加載互鎖真空室6、7相反側，設置有安裝能夠收容晶圓W之3個晶圓搬送盒(Foup)F之埠9、10、11。 蝕刻裝置PM1、成膜裝置PM2、處理裝置PM3、PM4及加載互鎖真空室6、7係經由閘閥G而連接於搬送室5之六邊形之各邊。各室係藉由將各閘閥G打開，而與搬送室5連通，藉由將各閘閥G關閉，而與搬送室5阻斷。又，於加載互鎖真空室6、7之連接於搬入搬出室8之部分亦設置有閘閥G。加載互鎖真空室6、7係藉由將閘閥G打開而與搬入搬出室8連通，且藉由將閘閥G關閉而與搬入搬出室8阻斷。 於搬送室5內，設置有相對於蝕刻裝置PM1、成膜裝置PM2、處理裝置PM3、PM4及加載互鎖真空室6、7進行晶圓W之搬入搬出之搬送裝置112。搬送裝置112配設於搬送室5之大致中央，於能夠旋轉及伸縮之旋轉/伸縮部113之前端具有保持晶圓W之2個葉片114a、114b。葉片114a、114b以相互朝向相反方向之方式安裝於旋轉/伸縮部113。再者，該搬送室5內被保持為特定之真空度。 再者，於搬入搬出室8之頂部，設置有HEPA(High Efficiency Particulate Air，高效微粒空氣)過濾器(未圖示)。通過HEPA過濾器而被去除了有機物或微粒等之清潔之空氣以降流狀態被供給至搬入搬出室8內。因此，於大氣壓之清潔空氣環境下進行晶圓W之搬入搬出。於搬入搬出室8之晶圓搬送盒F安裝用之3個埠9、10、11分別設置有擋板(未圖示)。構成為於該等埠9、10、11直接安裝收容有晶圓W或空的晶圓搬送盒(FOUP)F，於安裝時擋板卸除而要防止外部氣體滲入，並且與搬入搬出室8連通。又，於搬入搬出室8之側面，設置有對準腔室115，進行晶圓W之對準。 於搬入搬出室8內，設置有進行晶圓W相對於晶圓搬送盒F之搬入搬出及晶圓W相對於加載互鎖真空室6、7之搬入搬出之搬送裝置116。搬送裝置116具有2個多關節臂，成為能夠沿著晶圓搬送盒F之排列方向而於軌道118上移行之構造。晶圓W之搬送係於前端之手117上載置晶圓W而實施。再者，於圖12中，表示有一個手117存在於搬入搬出室8，另一個手插入至晶圓搬送盒F內之狀態。 處理系統100之構成部(例如蝕刻裝置PM1、成膜裝置PM2、處理裝置PM3、PM4、加載互鎖真空室6、7、搬送裝置112、116)構成為連接於由電腦構成之控制部120而被控制。又，於控制部120連接有使用者介面121，該使用者介面121包含進行命令之輸入操作等以便由操作員管理系統之鍵盤、或可視化地顯示系統之運轉情況之顯示器等。 於控制部120進而連接有記憶部122，該記憶部122儲存用以利用控制部120之控制實現由系統執行之圖2所示之各種處理之控制程式、或用以根據處理條件使各構成部執行處理之程式(即處理製程配方)。處理製程配方記憶於記憶部122之中之記憶媒體。記憶媒體可為硬碟，亦可為CDROM(Compact Disc-Read Only Memory，唯讀光碟)、DVD(Digital Versatile Disc，數位多功能光碟)、快閃記憶體等便攜式者。又，亦可為自其他裝置例如經由專用線路而適當傳送製程配方之構成。 處理系統100中之處理例如係藉由利用來自使用者介面121之指示等將任意之處理製程配方自記憶部122叫出並由控制部120執行而實施。再者，控制部120可直接控制各構成部，亦可於各構成部設置個別之控制器，並經由其等而進行控制。 於本發明之實施形態之處理系統100中，首先，裝載晶圓搬送盒F。其次，自晶圓搬送盒F取出一片晶圓W並搬入至對準腔室115，進行晶圓W之位置對準。繼而，將晶圓W搬入至加載互鎖真空室6、7之任一者，將加載互鎖真空室內進行抽真空。藉由搬送室5內之搬送裝置112，而取出加載互鎖真空室內之晶圓W，將晶圓W搬入至蝕刻裝置PM1，進行步驟ST1及ST2之蝕刻處理。 處理後之晶圓W係藉由搬送裝置112而自蝕刻裝置PM1搬出，並搬入至成膜裝置PM2。成膜裝置PM2係藉由本實施形態之成膜方法而於晶圓W之Cu配線102及TiN膜105上成膜4 nm以上之流動性有機膜106。然後，藉由搬送裝置112而取出晶圓W，將晶圓W藉由搬送裝置112而搬入至加載互鎖真空室6、7之任一者，將加載互鎖真空室6、7中恢復至大氣壓。藉由搬入搬出室8內之搬送裝置116而取出加載互鎖真空室內之晶圓W，將其收容至晶圓搬送盒F之任一者。將晶圓搬送盒F搬送至下一製程。 如以上所說明般，於In-system之情形時，晶圓W係按照以下路徑被搬送。(a)晶圓搬送盒F→(b)搬入搬出室(8)→(c)加載互鎖真空室(6、7)→(d)搬送室(5)→(e)蝕刻裝置(PM1)(蝕刻)→(f)搬送室(5)→(g)成膜裝置(PM2)(流動性有機膜)→(h)搬送室(5)→(i)加載互鎖真空室(6、7)→(j)搬入搬出室(8)→(k)晶圓搬送盒F→下一製程 於上述搬送時，晶圓W於(a)～(c)及(i)～(k)中，於大氣環境下被搬送，而曝露於大氣。然而，於本實施形態中，(e)蝕刻裝置(PM1)執行之蝕刻製程中露出之Cu配線102及遮罩之TiN膜105係於(g)成膜裝置(PM2)執行之成膜製程中藉由流動性有機膜而被塗佈。又，晶圓W係於(e)蝕刻裝置(PM1)→(f)搬送室(5)→(g)成膜裝置之間被真空搬送，而不曝露於大氣。 由此，即便晶圓W於(i)～(k)中於大氣環境下被搬送而曝露於大氣，流動性有機膜亦成為保護膜，可防止Cu配線102及TiN膜105與大氣中之水分反應。其結果，可防止形成於晶圓W之Cu配線102及TiN膜105腐蝕。 再者，於本實施形態中，亦可利用In-situ於與進行步驟ST1及ST2之蝕刻製程之腔室相同之腔室內，進行步驟ST3之流動性有機膜之成膜。例如，於圖12之處理系統100中，亦可利用處理裝置PM3，連續地進行蝕刻製程與成膜製程。 於該情形時，晶圓W按照以下路徑被搬送。 (a)晶圓搬送盒F→(b)搬入搬出室(8)→(c)加載互鎖真空室(6、7)→(d)搬送室(5)→(e)處理裝置(PM3)蝕刻＋成膜(流動性有機膜)→(h)搬送室(5)→(i)加載互鎖真空室(6，7)→(j)搬入搬出室(8)→(k)晶圓搬送盒F→下一製程 即便於該路徑中晶圓W於(i)～(k)中在大氣環境下被搬送而曝露於大氣，流動性有機膜亦成為保護膜，可防止Cu配線102及TiN膜105與大氣中之水分反應。其結果，可防止形成於晶圓W之Cu配線102及TiN膜105腐蝕。 以上，於本實施形態之處理系統100中，於系統內具備蝕刻裝置與流動性有機膜之成膜裝置(In-system)，或具備能夠執行蝕刻與流動性有機膜之兩者之電漿處理裝置(In-situ)。藉此，可在藉由蝕刻而露出之金屬膜不曝露於大氣之情況下，使自含碳氣體之低蒸氣壓材料之氣體產生之前驅物自形成於晶圓W之凹部之底部起堆積。藉此，可藉由於晶圓W上成膜流動性有機膜，並覆蓋金屬膜，而管理Q-time。 [電漿處理裝置之構成例] 其次，一面參照圖13，一面對配置於本實施形態之處理系統之電漿處理裝置之構成之一例進行說明。圖13係本實施形態之電漿處理裝置之構成之一例。本實施形態之電漿處理裝置係作為進行圖2之步驟ST1及步驟ST2之蝕刻的蝕刻裝置、及進行步驟ST3之成膜的成膜裝置而發揮功能。 於本實施形態中，作為電漿處理裝置之一例而列舉感應耦合型電漿(ICP：Inductively Coupled Plasma)處理裝置200為例進行說明。 感應耦合型電漿處理裝置200係作為使用平面線圈形之RF(radio frequency，射頻)天線之電漿處理裝置而構成，具有例如鋁或不鏽鋼等金屬製之圓筒型真空腔室10。腔室10安全接地。 於腔室10內之下部中央，載置例如半導體晶圓(以下，稱為「晶圓W」)作為被處理基板之圓板狀之載台12作為兼作高頻電極之基板保持台而水平地配置。該載台12例如由鋁構成，且支持於自腔室10之底向垂直上方延伸之絕緣性筒狀支持部14。 於沿著絕緣性筒狀支持部14之外周自腔室10之底向垂直上方延伸之導電性筒狀支持部16與腔室10之內壁之間形成有環狀之排氣路18。於排氣路18之上部或入口安裝有環狀之隔板20，於底部設置有排氣埠22。為了使腔室10內之氣體之流動相對於載台12上之晶圓W軸對稱地均勻，較佳為將排氣埠22於圓周方向以等間隔設置複數個之構成。 於各排氣埠22經由排氣管24而連接有排氣裝置26。排氣裝置26具有渦輪分子泵等真空泵，可將腔室10內之電漿處理空間減壓至所期望之真空度為止。於腔室10之側壁之外，安裝有使晶圓W之搬入搬出口27開閉之閘閥28。 於載台12，經由整合器32及供電棒34而電性連接有第2高頻電源30。該第2高頻電源30可將用於控制引入至晶圓W之離子之能量之固定頻率(例如400 kHz)之偏壓引入用之高頻電力LF以可變之功率輸出。整合器32收容有用以於第2高頻電源30側之阻抗器與負載(主要為載台、電漿、腔室)側之阻抗器之間取得整合之電抗可變之整合電路。於該整合電路之中包含有自偏壓產生用之隔直流電容器。 於載台12之上表面，設置有用以利用靜電吸附力保持晶圓W之靜電吸盤36，於靜電吸盤36之外周側設置有環狀地包圍晶圓W之周圍之聚焦環38。靜電吸盤36係將由導電膜構成之電極36a夾入一對絕緣膜36b、36c之間而成者，於電極36a經由開關42及被覆線43而電性連接有高壓之直流電源40。藉由自直流電源40供給之直流電流，可利用靜電力將晶圓W吸附保持於靜電吸盤36上。 於載台12之內部，設置有例如於圓周方向延伸之環狀之冷媒室或冷媒流路44。對該冷媒流路44，自冷凍器單元經由配管46、48而循環供給特定溫度之冷媒例如冷卻水cw。藉由冷媒之溫度可控制靜電吸盤36上之晶圓W之處理中之溫度。與此相關聯，來自傳熱氣體供給部之傳熱氣體例如He氣體經由氣體供給管50被供給至靜電吸盤36之上表面與晶圓W之背面之間。又，亦設置有於垂直方向貫通載台12且能夠上下移動之頂起銷及其升降機構等以用於晶圓W之裝載/卸載。 其次，對在該感應耦合型電漿處理裝置200中與電漿產生有關之各部之構成進行說明。於腔室10之頂部，自載台12隔開相對較大之距離間隔地氣密地安裝有例如由石英板構成之圓形之介電窗52。於該介電窗52之上，與腔室10或載台12同軸地水平地配置有線圈狀之RF天線54。該RF天線54較佳為具有例如螺旋線圈或半徑於各一周內固定之同心圓線圈之形態，且藉由以絕緣體構成之天線固定構件而固定於介電窗52之上。 於RF天線54之一端，經由整合器58及給電線60而電性連接有第1高頻電源56之輸出端子。RF天線54之另一端經由接地線而電性連接於接地電位。 第1高頻電源56可將適合藉由高頻放電產生電漿之頻率(例如27 MHz以上(60 MHz等))之電漿產生用之高頻HF以可變之功率輸出。整合器58收容有用以於第1高頻電源56側之阻抗器與負載(主要為RF天線、電漿、修正線圈)側之阻抗器之間取得整合之電抗可變之整合電路。 用以對腔室10內之處理空間供給特定氣體之氣體供給部具有：環狀之歧管或緩衝部62，其於較介電窗52稍微低之位置設置於腔室10之側壁之中(或之外)；多個側壁氣體噴出孔64，其等在圓周方向以等間隔自緩衝部62面向電漿產生空間S；及氣體供給管68，其自氣體供給源66延伸至緩衝部62為止。氣體供給源66包含流量控制器及開閉閥。 控制部74包含例如微電腦，且控制該感應耦合型電漿處理裝置200內之各部例如排氣裝置26、第2高頻電源30、第1高頻電源56、整合器32、整合器58、靜電吸盤用之開關42、氣體供給源66、冷凍器單元、傳熱氣體供給部等各自之動作及裝置整體之動作。 於感應耦合型電漿處理裝置200中，為了進行成膜，首先，使閘閥28為打開狀態而將加工對象之晶圓W搬入至腔室10內，並載置於靜電吸盤36之上。然後，將閘閥28關閉之後，自氣體供給源66經由氣體供給管68、緩衝部62及側壁氣體噴出孔64而將特定之氣體以特定之流量及流量比導入至腔室10內，藉由排氣裝置26而使腔室10內之壓力為設定值。進而，使第1高頻電源56接通而使電漿產生用之高頻HF以特定之RF功率輸出，經由整合器58、給電線60而對RF天線54供給高頻HF之電力。 另一方面，於施加離子引入控制用之高頻LF之功率之情形時，接通第2高頻電源30而使高頻電力LF輸出，將該高頻LF之功率經由整合器32及供電棒34而施加至載台12。於未施加離子引入控制用之高頻LF之功率之條件之情形時，使高頻之功率為0 W。又，自傳熱氣體供給部對靜電吸盤36與晶圓W之間之接觸界面供給傳熱氣體，並且將開關42打開而藉由靜電吸盤36之靜電吸附力將傳熱氣體封閉於上述接觸界面。 自側壁氣體噴出孔64噴出之特定之氣體均勻地擴散至介電窗52之下之處理空間。藉由在RF天線54中流動之高頻HF之電流，而於RF天線54之周圍產生如磁力線貫通介電窗52且通過腔室內之電漿產生空間S之RF磁場，藉由該RF磁場之時間性變化而於處理空間之方位角方向產生RF感應電場。然後，藉由該感應電場而於方位角方向被加速之電子與所供給之氣體之分子或原子發生電離衝突，而產生圓環狀之電漿。該圓環狀電漿之自由基或離子於寬廣之處理空間向四方擴散，自由基向等方向沈降，離子被直流偏壓拉拽，而被供給至晶圓W之上表面(被處理面)。如此於晶圓W之被處理面，電漿之活性種產生化學反應與物理反應，將被加工膜蝕刻為所期望之圖案。 如上所述，感應耦合型電漿處理裝置200於接近RF天線54之介電窗52之下呈圓環狀產生感應耦合之電漿，使該圓環狀之電漿於寬廣之處理空間內分散，於載台12附近(即晶圓W上)使電漿之密度平均化。此處，圓環狀電漿之密度依賴於感應電場之強度，進而依賴於供給至RF天線54之高頻HF之功率(更正確而言為於RF天線54中流動之電流)之大小。即，高頻HF之功率越高，則圓環狀電漿之密度越高，藉由電漿之擴散而載台12附近之電漿之密度整體性地變高。另一方面，圓環狀電漿向四方(尤其徑向)擴散之形態主要依賴於腔室10內之壓力，存在如下傾向：壓力越低，則電漿越多地集中於腔室10之中心部，載台12附近之電漿密度分佈於中心部突出。又，亦存在如下情況：根據供給至RF天線54之高頻HF之功率或導入至腔室10內之處理氣體之流量等，圓環狀電漿內之電漿密度分佈發生變化。 此處所謂「圓環狀之電漿」，並不限定於如在腔室10之徑向內側(中心部)不存在電漿而僅在徑向外側存在電漿之嚴格而言之環狀之電漿，而係指相較腔室10之徑向內側而徑向外側之電漿之體積或密度較大。又，亦存在根據用於處理氣體之氣體種類或腔室10內之壓力之值等條件而無法成為此處所言之「圓環狀之電漿」之情形。 控制部74具有未圖示之CPU(Central Processing Unit，中央處理單元)、ROM(Read Only Memory，唯讀記憶體)、RAM(Random Access Memory，隨機存取記憶體)，按照記憶於RAM等之製程配方中所設定之順序，對本實施形態之感應耦合型電漿處理裝置200之各部進行控制，藉此，對本實施形態之半導體製造方法進行控制。 該構成之感應耦合型電漿處理裝置200可執行蝕刻製程與成膜製程之至少任一者。 再者，執行本實施形態之半導體製造方法之電漿處理裝置並不限定於感應耦合型電漿處理裝置(ICP裝置)及將電漿產生用之高頻電力施加至上部電極側之電容耦合型電漿處理裝置(上下部二倍頻CCP(Capacitively Coupled Plasma，電容耦合電漿)裝置)，亦可為微波電漿處理裝置及遙距電漿裝置之任一者。 如以上所說明般，根據本實施形態之半導體製造方法，可防止半導體製造中被處理體上之金屬之腐蝕。 以上，藉由上述實施形態而對半導體製造方法及電漿處理裝置進行了說明，但本發明之半導體製造方法及電漿處理裝置並不限定於上述實施形態，能夠於本發明之範圍內進行各種變化及改良。上述複數個實施形態中所記載之事項可於不矛盾之範圍內組合。 例如，於本說明書中，列舉晶圓W作為被處理體之一例進行了說明，但被處理體並不限定於此，亦可為LCD(Liquid Crystal Display，液晶顯示器)、FPD(Flat Panel Display，平板顯示器)中所使用之各種基板、或光罩、CD(Compact Disc，光碟)基板、印刷基板。 又，作為本說明書之實施例，對晶圓W中使用Cu等金屬作為導電層之情形進行了說明，但並不限定於此。作為導電層，例如，亦可為釕(Ru)等金屬、包含鎳(Ni)或鈷(Co)、碳(C)之矽化物、微量添加硼(B)或砷(As)等之摻雜矽、多晶矽、非晶矽、及矽鍺(SiGe)等導電性含矽膜。
1‧‧‧SiN膜2‧‧‧SiO2膜3‧‧‧有機膜4‧‧‧Si-ARC5‧‧‧搬送室6、7‧‧‧加載互鎖真空室8‧‧‧搬入搬出室9、10、11‧‧‧埠10‧‧‧腔室12‧‧‧載台14‧‧‧絕緣性筒狀支持部16‧‧‧導電性筒狀支持部18‧‧‧排氣路20‧‧‧隔板22‧‧‧排氣埠24‧‧‧排氣管26‧‧‧排氣裝置27‧‧‧搬入搬出口28‧‧‧閘閥30‧‧‧第2高頻電源32‧‧‧整合器34‧‧‧供電棒36‧‧‧靜電吸盤36a‧‧‧電極36b、36c‧‧‧絕緣膜38‧‧‧聚焦環40‧‧‧直流電源42‧‧‧開關43‧‧‧被覆線44‧‧‧冷媒流路46、48‧‧‧配管50‧‧‧氣體供給管52‧‧‧介電窗54‧‧‧RF天線56‧‧‧第1高頻電源58‧‧‧整合器60‧‧‧給電線62‧‧‧緩衝部64‧‧‧側壁氣體噴出孔66‧‧‧氣體供給源68‧‧‧氣體供給管74‧‧‧控制部100‧‧‧處理系統101‧‧‧配線層102‧‧‧Cu配線103‧‧‧襯膜104‧‧‧層間絕緣膜105‧‧‧TiN膜106‧‧‧流動性有機膜112‧‧‧搬送裝置113‧‧‧旋轉/伸縮部114a、114b‧‧‧葉片115‧‧‧對準腔室116‧‧‧搬送裝置117‧‧‧手120‧‧‧控制部121‧‧‧使用者介面122‧‧‧記憶部200‧‧‧感應耦合型電漿處理裝置A‧‧‧凹部B‧‧‧凹部C‧‧‧凹部cw‧‧‧冷卻水D‧‧‧凹部E‧‧‧凹部F‧‧‧凹部G‧‧‧凹部G‧‧‧閘閥H‧‧‧導孔H‧‧‧平面部HF‧‧‧高頻LF‧‧‧高頻PM1‧‧‧蝕刻裝置PM2‧‧‧成膜裝置PM3‧‧‧處理裝置PM4‧‧‧處理裝置S‧‧‧電漿產生空間V‧‧‧空隙W‧‧‧晶圓
圖1(a-1)、(a-2)、(b-1)～(b-3)係表示一實施形態之製程與比較例之製程之一例之圖。 圖2係表示一實施形態之半導體製造方法之一例之流程圖。 圖3(a)～(c)係表示一實施形態之半導體製造中之成膜方法之實驗結果之一例的圖。 圖4(a)～(e)係表示一實施形態之半導體製造中之成膜方法之實驗結果之一例的圖。 圖5係表示基於一實施形態之成膜方法之膜之時間變化之實驗結果之一例的曲線圖。 圖6(a)～(d)係表示一實施形態之半導體製造中之成膜方法之實驗結果之一例的圖。 圖7係表示一實施形態之半導體製造中之成膜方法之實驗結果之一例的圖。 圖8係表示蒸氣壓曲線之圖。 圖9(a)、(b)係表示基於一實施形態之成膜方法之膜厚與金屬之腐蝕之結果之一例的圖。 圖10(a)、(b)係表示基於一實施形態之成膜方法之膜厚與金屬之腐蝕之結果之一例的圖。 圖11(a)～(d)係表示基於一實施形態之灰化方法之灰化結果之一例的圖。 圖12係表示一實施形態之處理系統之一例之圖。 圖13係表示一實施形態之電漿處理裝置之一例之圖。
101‧‧‧配線層
102‧‧‧Cu配線
103‧‧‧襯膜
104‧‧‧層間絕緣膜
105‧‧‧TiN膜
106‧‧‧流動性有機膜
H‧‧‧導孔
W‧‧‧晶圓

Claims (15)

  1. 一種半導體製造方法，其包含：第1製程，其係將被處理體之導電層之上之絕緣膜蝕刻成遮罩之圖案，且使上述導電層露出於已形成之上述絕緣膜之凹部；及第2製程，其係於上述導電層露出之絕緣膜之凹部形成有機膜；且上述第2製程具有如下製程：將腔室之內部保持為特定之壓力，將載台冷卻至-20℃以下，於該載台之上設置被處理體；對上述腔室之內部供給包含低蒸氣壓材料之氣體的氣體；及自所供給之包含上述低蒸氣壓材料之氣體的氣體產生電漿，使藉由該電漿而自上述低蒸氣壓材料產生之前驅物堆積於上述導電層，形成上述有機膜。
  2. 如請求項1之半導體製造方法，其中上述第1製程與上述第2製程係於不同之腔室中執行，被處理體係於真空環境下在執行上述第1製程之一腔室與執行上述第2製程之另一腔室之間被搬送。
  3. 如請求項1之半導體製造方法，其中上述第1製程與上述第2製程係於相同腔室中執行。
  4. 如請求項1至3中任一項之半導體製造方法，其中 上述第2製程係形成膜厚為4nm以上之流動性之上述有機膜。
  5. 如請求項1至3中任一項之半導體製造方法，其中上述遮罩含有金屬，上述第2製程係以覆蓋上述遮罩之方式形成上述有機膜。
  6. 如請求項4之半導體製造方法，其中於執行上述第2製程之後，被處理體係於大氣環境下被搬送至洗淨裝置，上述洗淨裝置將上述有機膜去除。
  7. 如請求項1至3中任一項之半導體製造方法，其中上述低蒸氣壓材料之氣體係於C4F8之蒸氣壓曲線所顯示之溫度以上之溫度下成為蒸氣壓之氣體。
  8. 如請求項7之半導體製造方法，其中上述低蒸氣壓材料之氣體係含碳氣體。
  9. 如請求項8之半導體製造方法，其中上述低蒸氣壓材料之氣體係C4F8、C4F6、異丙醇(IPA)之任一者。
  10. 如請求項1至3中任一項之半導體製造方法，其中上述導電層包含金屬膜或導電性含矽膜。
  11. 如請求項1至3中任一項之半導體製造方法，其中上述第2製程係自上述絕緣膜之凹部之底部由下而上地使上述前驅物堆積於絕緣部分之凹部而形成上述有機膜。
  12. 如請求項1至3中任一項之半導體製造方法，其中上述前驅物堆積於上述導電層之整個表面而形成上述有機膜。
  13. 如請求項6之半導體製造方法，其中上述低蒸氣壓材料之氣體具有可由洗淨裝置去除之材料。
  14. 如請求項13之半導體製造方法，其中上述低蒸氣壓材料之氣體係含碳氣體。
  15. 一種電漿處理裝置，其係具有載置被處理體之載台、供給氣體之氣體供給部、及控制部者，且上述控制部進行如下控制：將被處理體之導電層之上之絕緣膜蝕刻成遮罩之圖案，使上述導電層露出於已形成之上述絕緣膜之凹部，於上述導電層露出之絕緣膜之凹部形成有機膜，於上述有機膜之形成中，將腔室之內部保持為特定之壓力，將載台冷卻至-20℃以下，於該載台之上設置被處理體， 對上述腔室之內部供給包含低蒸氣壓材料之氣體的氣體，自所供給之包含上述低蒸氣壓材料之氣體的氣體產生電漿，使藉由該電漿而自上述低蒸氣壓材料產生之前驅物堆積於上述導電層，形成上述有機膜。
TW107105617A 2017-02-28 2018-02-14 半導體製造方法及電漿處理裝置 TWI761455B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2017036891 2017-02-28
JP2017-036891 2017-02-28
JP2017201978A JP6742287B2 (ja) 2017-02-28 2017-10-18 半導体製造方法及びプラズマ処理装置
JP2017-201978 2017-10-18

Publications (2)

Publication Number Publication Date
TW201837982A TW201837982A (zh) 2018-10-16
TWI761455B true TWI761455B (zh) 2022-04-21

Family

ID=63526829

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107105617A TWI761455B (zh) 2017-02-28 2018-02-14 半導體製造方法及電漿處理裝置

Country Status (3)

Country Link
JP (1) JP6742287B2 (zh)
KR (1) KR102526306B1 (zh)
TW (1) TWI761455B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7410065B2 (ja) 2020-03-19 2024-01-09 信越化学工業株式会社 生体電極、生体電極の製造方法及び生体信号の測定方法
JP7096279B2 (ja) * 2020-03-25 2022-07-05 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、プログラム、および基板処理方法
JP7507136B2 (ja) 2020-11-05 2024-06-27 信越化学工業株式会社 生体電極組成物、生体電極、及び生体電極の製造方法
JP2022164579A (ja) 2021-04-16 2022-10-27 信越化学工業株式会社 生体電極組成物、生体電極、及び生体電極の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090115031A1 (en) * 2006-02-23 2009-05-07 Freescale Semiconductor, Inc. Semiconductor device including a coupled dielectric layer and metal layer, method of fabrication thereof, and passivating coupling material comprising multiple organic components for use in a semiconductor device
US20150217330A1 (en) * 2014-02-04 2015-08-06 Asm Ip Holding B.V. Selective deposition of metals, metal oxides, and dielectrics
US20160056071A1 (en) * 2014-08-20 2016-02-25 Lam Research Corporation Flowable dielectric for selective ultra low-k pore sealing

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270586A (ja) * 2001-03-08 2002-09-20 Tokyo Electron Ltd 有機系絶縁膜のエッチング方法およびデュアルダマシンプロセス
KR20050055074A (ko) * 2003-10-07 2005-06-13 삼성전자주식회사 기상 불산 식각 과정을 이용한 얕은 트렌치 소자 분리형성 방법
JP4473343B2 (ja) * 2007-11-09 2010-06-02 キヤノンアネルバ株式会社 インライン型ウェハ搬送装置
JP2011151057A (ja) * 2010-01-19 2011-08-04 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP5490753B2 (ja) * 2010-07-29 2014-05-14 東京エレクトロン株式会社 トレンチの埋め込み方法および成膜システム
JP6140576B2 (ja) 2013-08-27 2017-05-31 東京エレクトロン株式会社 基板処理方法、基板処理システムおよび記憶媒体
JP5937632B2 (ja) 2014-02-06 2016-06-22 東京エレクトロン株式会社 基板処理方法、前処理装置、後処理装置、基板処理システムおよび記憶媒体
JP6022490B2 (ja) 2013-08-27 2016-11-09 東京エレクトロン株式会社 基板処理方法、基板処理システムおよび記憶媒体
JP6425517B2 (ja) 2014-11-28 2018-11-21 東京エレクトロン株式会社 基板処理方法、基板処理装置および記憶媒体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090115031A1 (en) * 2006-02-23 2009-05-07 Freescale Semiconductor, Inc. Semiconductor device including a coupled dielectric layer and metal layer, method of fabrication thereof, and passivating coupling material comprising multiple organic components for use in a semiconductor device
US20150217330A1 (en) * 2014-02-04 2015-08-06 Asm Ip Holding B.V. Selective deposition of metals, metal oxides, and dielectrics
US20160056071A1 (en) * 2014-08-20 2016-02-25 Lam Research Corporation Flowable dielectric for selective ultra low-k pore sealing

Also Published As

Publication number Publication date
KR102526306B1 (ko) 2023-04-26
TW201837982A (zh) 2018-10-16
KR20180099504A (ko) 2018-09-05
JP6742287B2 (ja) 2020-08-19
JP2018142691A (ja) 2018-09-13

Similar Documents

Publication Publication Date Title
US10304659B2 (en) Ale smoothness: in and outside semiconductor industry
US10784086B2 (en) Cobalt etch back
US11101174B2 (en) Gap fill deposition process
TWI761455B (zh) 半導體製造方法及電漿處理裝置
TWI430397B (zh) A manufacturing method of a semiconductor device, a manufacturing apparatus for a semiconductor device, and a substrate processing device
TWI829630B (zh) 成膜方法及電漿處理裝置
TWI774688B (zh) 蝕刻處理中保護超低介電材料不受損害以得到期望的特徵部之製造方法
TWI416622B (zh) Etching method and memory media
JP6284786B2 (ja) プラズマ処理装置のクリーニング方法
JP2023517291A (ja) モリブデンの原子層エッチング
WO2016013418A1 (ja) 被処理体を処理する方法
TWI758413B (zh) 處理方法及電漿處理裝置
TW201946098A (zh) 用於鹵化物驅氣的處理系統及方法
US11756828B2 (en) Cluster processing system for forming a transition metal material
TWI606509B (zh) 金屬層之蝕刻方法
US20230298896A1 (en) Metal-based liner protection for high aspect ratio plasma etch
TWI791106B (zh) 處理系統及處理方法
CN108511389B (zh) 半导体制造方法和等离子体处理装置
US7569478B2 (en) Method and apparatus for manufacturing semiconductor device, control program and computer storage medium
JP7123287B1 (ja) エッチング方法、プラズマ処理装置、基板処理システム、及びプログラム