TWI606509B - 金屬層之蝕刻方法 - Google Patents

金屬層之蝕刻方法 Download PDF

Info

Publication number
TWI606509B
TWI606509B TW103107501A TW103107501A TWI606509B TW I606509 B TWI606509 B TW I606509B TW 103107501 A TW103107501 A TW 103107501A TW 103107501 A TW103107501 A TW 103107501A TW I606509 B TWI606509 B TW I606509B
Authority
TW
Taiwan
Prior art keywords
gas
etching
processing
wafer
plasma
Prior art date
Application number
TW103107501A
Other languages
English (en)
Other versions
TW201445627A (zh
Inventor
Eiichi Nishimura
Fumiko Yamashita
Koyumi Sasa
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201445627A publication Critical patent/TW201445627A/zh
Application granted granted Critical
Publication of TWI606509B publication Critical patent/TWI606509B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/087—Using a reactive gas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09—Treatments involving charged particles
    • H05K2203/092—Particle beam, e.g. using an electron beam or an ion beam
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09—Treatments involving charged particles
    • H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers
    • H05K2203/1388—Temporary protective conductive layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1484—Simultaneous treatments, e.g. soldering lead-in-hole components simultaneously with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1492—Periodical treatments, e.g. pulse plating of through-holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1509—Horizontally held PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

金屬層之蝕刻方法
本發明之實施形態，係關於一種金屬層之蝕刻方法。
半導體元件之製造中，施行形成相互連接線、接觸件等配線的處理。作為此一處理，使用既往以來被稱作金屬鑲嵌處理的處理。金屬鑲嵌處理，係施行藉由蝕刻而於層間絕緣膜形成溝或孔等形狀，並將金屬材料嵌入所形成的溝或孔之處理。然而，伴隨著近年之配線的細微化，金屬鑲嵌處理中，產生對金屬材料變得難以對微小的孔或溝嵌入等各種問題。
為了處理上述金屬鑲嵌處理之問題，前人提出一種在將銅層成膜後，蝕刻該銅層，藉以形成細微的銅配線之處理。關於此等處理，記載於下述之非專利文獻1。非專利文獻1所記載的處理中，藉由使銅層暴露於含有氫氣與氬氣之處理氣體的電漿，而蝕刻銅層。
[習知技術文獻]
[非專利文獻]
非專利文獻1：Fangyu Wu等人，”Low-Temperature Etching of Cu by Hydorgen-Based Plasmas”, ACS APPLIED MATERIALS & INTERFACES, 2010, Vol. 2, No.8, p. 2175-2179.
非專利文獻1所揭露之處理中，含有氫氣與氬氣之處理氣體的電漿所產生之蝕刻，具有如無法確保銅配線之側面的垂直性之問題。此一問題，起因於蝕刻銅層時遮罩的角部被蝕削。作為解決此一問題之手法，考慮於遮罩形成含碳的保護膜，並蝕刻銅層之方法。
如同上述地，保護膜含有碳，而去除保護膜，一般而言假定使用氧電漿之處理。然而，本案發明人，發現使用氧電漿之處理中，保護膜的去除並不完全。
因此，可將蝕刻金屬層時形成之保護膜去除的方法變得必要。
於一態樣中，提供金屬層之蝕刻方法。該方法包含如下步驟：(a)將含碳的保護膜形成於被處理體之遮罩的表面，並藉由離子濺鍍蝕刻將被處理體之金屬層蝕刻的步驟(步驟(a))；(b)於蝕刻金屬層的步驟後，使被處理體暴露於氧電漿的步驟(步驟(b))；以及(c)於使被處理體暴露於氧電漿的步驟後，使被處理體暴露於六氟乙醯丙酮的步驟(步驟(c))。一形態中，金屬層，可由銅構成。此處，六氟乙醯丙酮，為1,1,1,5,5,5-六氟乙醯丙酮(以下以「hfacH」稱之)。
步驟(a)中形成的保護膜，除了碳以外，含有因金屬層的蝕刻而產生之金屬。雖藉由使此一保護膜在步驟(b)中暴露於氧電漿，而去除保護膜中的碳，但保護膜中所含有之金屬，仍以被氧化的狀態殘留。一態樣之方法中，使由hfacH產生之六氟乙醯丙酮根配位子(以下以「hfac」稱之)與上述金屬反應而產生錯合物，去除該錯合物。因此，若依本方法，則可去除蝕刻金屬層時形成之保護膜。另，hfac係為，氫(H)自hfacH脫離而該hfacH成為一價的陰離子。
一形態中，於步驟(a)裡，交互重複如下步驟：藉由使用含有氫氣之 第1氣體的電漿之離子濺鍍蝕刻而蝕刻金屬層的步驟(步驟(a1))；以及使用含有氫氣、及對被處理體具有沉積性的氣體之第2氣體的電漿，處理被處理體的步驟(步驟(a2))。一形態中，具有沉積性的氣體可為甲烷氣。
如同以上說明，提供可將蝕刻金屬層時形成之保護膜去除的方法。
10‧‧‧電漿處理裝置(處理模組PM1)
12‧‧‧處理容器
12a‧‧‧接地導體
12e‧‧‧排氣口
12g‧‧‧搬出入口
14‧‧‧支承部
16‧‧‧下部電極
18‧‧‧靜電吸盤
20‧‧‧電極
22‧‧‧直流電源
24‧‧‧冷媒室
26a、26b‧‧‧配管
28‧‧‧氣體供給管線
30‧‧‧上部電極
32‧‧‧絕緣性遮蔽構件
34‧‧‧電極板
34a‧‧‧氣體噴吐孔
36‧‧‧支撐體
36a‧‧‧氣體擴散室
36b‧‧‧氣體流通孔
36c‧‧‧氣體導入口
38‧‧‧氣體供給管
40‧‧‧氣體源群
401~406‧‧‧氣體源
42‧‧‧閥群
421~426‧‧‧閥
44‧‧‧流量控制器群
441~446‧‧‧流量控制器
46‧‧‧防沈積遮蔽構件
48‧‧‧排氣板
50‧‧‧排氣裝置
52‧‧‧排氣管
54‧‧‧閘閥
56‧‧‧導電性構件
60‧‧‧處理裝置(處理模組PM2)
62‧‧‧處理容器
64‧‧‧載置台
66‧‧‧蓋體
68‧‧‧源頭(hfacH的源頭)
68a、70a‧‧‧流量控制器
68b、70b‧‧‧閥
70‧‧‧氣體源
72‧‧‧氣體噴吐孔
74‧‧‧排氣管
76‧‧‧排氣部
78‧‧‧晶圓搬出入口
80‧‧‧閘閥
100‧‧‧處理系統
121‧‧‧轉移室
122a~122d‧‧‧載置台
124a~124d‧‧‧收納容器
200‧‧‧hfacH
210‧‧‧化合物
220‧‧‧化合物
300‧‧‧錯合物
BL‧‧‧底層
C60、Cnt‧‧‧控制部
FR‧‧‧對焦環
HFS‧‧‧高頻電源
IF1‧‧‧第1絕緣膜
IF2‧‧‧第2絕緣膜
IML‧‧‧中間層
LFS‧‧‧高頻電源
LL1、LL2‧‧‧真空預備室
LM‧‧‧載入模組
MK1、MK2‧‧‧遮罩
ML1‧‧‧遮罩層
MTL‧‧‧銅層(金屬層)
MU1、MU2‧‧‧匹配器
PF‧‧‧保護膜
PM1‧‧‧處理模組
PM2‧‧‧處理模組
RD‧‧‧膜(氧化銅)
RM‧‧‧光阻遮罩
Rb1、Rb2‧‧‧搬運機械臂
S‧‧‧處理空間
W‧‧‧晶圓
M1‧‧‧方法
S1~S5、S1a~S1c、S2a~S2b、S3a~S3d‧‧‧步驟
圖1顯示一實施形態的金屬層之蝕刻方法M1的流程圖。
圖2概略顯示一實施形態之處理系統的圖。
圖3概略顯示一實施形態之電漿處理裝置的圖。
圖4詳細顯示閥群、流量控制器群、及氣體源群之一例的圖。
圖5顯示一實施形態之處理裝置的圖。
圖6(a)~(e)用於說明方法M1之各步驟的圖。
圖7(a)(b)(c)用於說明方法M1之各步驟的圖。
圖8(a)(b)(c)用於說明方法M1之各步驟的圖。
圖9(a)(b)顯示步驟S5中的CuO之去除的圖。
圖10(a)(b)(c)顯示步驟S5中的Cu2O之去除的圖。
圖11顯示實驗例之條件的表1。
圖12(a)(b)表示實驗例及比較實驗例的處理後之晶圓W的剖面之狀態的圖。
[實施本發明之最佳形態]
以下，參考附圖對各種實施形態詳細地說明。另，對各附圖中同一或相當的部分附加同一符號。
圖1顯示，一實施形態的金屬層之蝕刻方法的流程圖。圖1所示之方法 M1包含如下步驟：於被處理體之遮罩的表面形成含碳的保護膜，並藉由離子濺鍍蝕刻將被處理體之金屬層蝕刻的步驟S3；於步驟S3後，使被處理體暴露於氧電漿的步驟S4(灰化步驟)；以及於步驟S4後，使被處理體暴露於六氟乙醯丙酮的步驟S5。此處，六氟乙醯丙酮為，以下被稱作「hfacH」的1,1,1,5,5,5-六氟乙醯丙酮。另，以下的說明中，將被處理體稱作晶圓W，使金屬層為銅層。此外，金屬層，並未限定為銅層，亦即，未限定為由銅(Cu)構成的層，亦可為由其他金屬構成的層。
以下，對可使用在圖1所示之方法M1的實施之處理系統加以說明。圖2為，概略顯示一實施形態之處理系統的圖。圖2所示之處理系統100，具備：載置台122a~122d、收納容器124a~124d、載入模組LM、真空預備室LL1，LL2、處理模組PM1、PM2、及轉移室121。
載置台122a~122d，沿著載入模組LM之一邊配置。於此等載置台122a~122d之上，分別載置收納容器124a~124d。於收納容器124a~124d內，收納晶圓W。
於載入模組LM內，設置搬運機械臂Rb1。搬運機械臂Rb1，取出收納在收納容器124a~124d中之任一的晶圓W，將該晶圓W，搬運至真空預備室LL1或LL2。
真空預備室LL1及LL2，沿著載入模組LM之另一邊設置，構成預備減壓室。真空預備室LL1及LL2，各自介由閘閥而與轉移室121連接。
轉移室121，為可減壓之腔室，於該腔室內設置另一搬運機械臂Rb2。轉移室121，與處理模組PM1、PM2介由對應的閘閥而分別連接。搬運機械臂Rb2，自真空預備室LL1或LL2取出晶圓W，依序搬運至處理模組PM1、及PM2。處理系統100之處理模組PM1，為電漿處理裝置，可將以下說明的步驟S1b、S1c、S2、S3、及S4，於此一電漿處理裝置中實施。此外，處理系統100之處理模組PM2，為可實施以下說明的步驟S5之處理裝置。
圖3為，概略顯示一實施形態之電漿處理裝置的圖。於圖3，概略顯示電漿處理裝置10的剖面構造。圖3所示之電漿處理裝置10，可作為處理系統100之處理模組PM1使用。
電漿處理裝置10，為電容耦合型平行平板電漿蝕刻裝置，具備略圓筒狀的處理容器12。處理容器12，例如由其表面經陽極氧化處理的鋁所構成。使此一處理容器12安全接地。
於處理容器12之底部上，配置由絕緣材料構成的圓筒形之支承部14。此一支承部14，於其內壁面之中，支承下部電極16。下部電極16，例如由鋁等金屬構成，具有略圓盤形狀。
下部電極16，介由匹配器MU1而與第1高頻電源HFS相連接。第1高頻電源HFS，為製造電漿產生用之高頻電力的電源，製造27~100MHz之頻率，一例中為40MHz之高頻電力。匹配器MU1，具有供將第1高頻電源HFS之輸出阻抗與負載側(下部電極16側)之輸入阻抗匹配所用的電路。
此外，下部電極16，介由匹配器MU2而與第2高頻電源LFS相連接。第2高頻電源LFS，製造用於將離子導入晶圓W之高頻電力(高頻偏電力)，將該高頻偏電力對下部電極16供給。高頻偏電力之頻率，為400kHz~13.56MHz的範圍內之頻率，一例之中為3MHz。匹配器MU2，具有供將第2高頻電源LFS之輸出阻抗與負載側(下部電極16側)之輸入阻抗匹配所用的電路。
於下部電極16上，設置靜電吸盤18。靜電吸盤18，與下部電極16一同構成供支承晶圓W所用的載置台。靜電吸盤18，具有將係導電膜之電極20配置於一對絕緣層或絕緣片間的構造。電極20，與直流電源22電性連接。此一靜電吸盤18，藉由以來自直流電源22的直流電壓產生之庫侖力等靜電力而可將晶圓W吸附保持。
於下部電極16之頂面的靜電吸盤18之周圍，配置對焦環FR。對焦環FR，係為了提高蝕刻的均一性而設置。對焦環FR，由依被蝕刻層的材料而適宜選擇之材料構成，例如可由矽或石英構成。
於下部電極16之內部，設置冷媒室24。對冷媒室24，自設置於外部的急冷器單元起，介由配管26a、26b循環供給既定溫度的冷媒，例如冷卻水。如此地藉由控制循環之冷媒的溫度，而控制載置在靜電吸盤18上之晶圓W的溫度。
此外，於電漿處理裝置10，設置氣體供給管線28。氣體供給管線28，將來自熱傳氣體供給機構的熱傳氣體，例如He氣體，供給至靜電吸盤18的頂面與晶圓W的背面之間。
另外，於處理容器12內，設置上部電極30。此一上部電極30，在下部電極16之上方中，與該下部電極16對向配置，下部電極16與上部電極30，彼此略平行地設置。在此等上部電極30與下部電極16之間，區畫出用於對晶圓W施行電漿蝕刻的處理空間S。
上部電極30，介由絕緣性遮蔽構件32，為處理容器12之上部所支承。上部電極30，可包含電極板34及電極支撐體36。電極板34，面對處理空間S，區畫複數氣體噴吐孔34a。此一電極板34，可由焦耳熱少之低電阻的導電體或半導體構成。
電極支撐體36，以可任意裝卸的方式支撐電極板34，例如可由鋁等導電性材料構成。此一電極支撐體36，可具有水冷構造。於電極支撐體36之內部，設置氣體擴散室36a。自此一氣體擴散室36a起，與氣體噴吐孔34a連通之複數個氣體流通孔36b往下方延伸。此外，於電極支撐體36形成將處理氣體引導往氣體擴散室36a之氣體導入口36c，此一氣體導入口36c，與氣體供給管38相連接。
氣體供給管38，介由閥群42及流量控制器群44而與氣體源群40連接。 圖4為，詳細顯示閥群、流量控制器群、及氣體源群之一例的圖。如圖4所示，氣體源群40，包含複數個氣體源401~406。氣體源401~406，分別為H2氣體、Ar氣體、CH4氣體、O2氣體、CF4氣體、SiCl4氣體的氣體源。流量控制器群44，包含複數個流量控制器441~446。流量控制器441~446，分別與氣體源401~406連接。此等流量控制器441~446，可分別為質量流量控制器。閥群42，含有複數個閥421~426。閥421~426，分別與流量控制器441~446連接。
電漿處理裝置10中，來自氣體源401~406中選擇出的氣體源之氣體，介由對應的流量控制器及閥，以將其流量控制的狀態，對氣體供給管38供給。供給至氣體供給管38的氣體，到達氣體擴散室36a，介由氣體流通孔36b及氣體噴吐孔34a往處理空間S噴吐。
此外，如圖3所示，電漿處理裝置10，可更具備接地導體12a。接地導體12a，為略圓筒狀的接地導體，以自處理容器12之側壁起往較上部電極30之高度位置更上方延伸的方式設置。
此外，電漿處理裝置10中，將防沈積遮蔽構件46以可沿著處理容器12的內壁任意裝卸的方式設置。此外，防沈積遮蔽構件46，亦設置於支承部14之外周。防沈積遮蔽構件46，防止蝕刻副產物(沉積物)附著於處理容器12，可藉由將Y2O3等陶瓷被覆於鋁材而構成。
處理容器12之底部側中，於支承部14與處理容器12的內壁之間設置排氣板48。排氣板48，例如可藉由將Y2O3等陶瓷被覆於鋁材而構成。在此排氣板48之下方中，於處理容器12設置排氣口12e。排氣口12e，介由排氣管52而與排氣裝置50相連接。排氣裝置50，具有渦輪分子泵等真空泵，可將處理容器12內減壓至期望的真空度為止。此外，於處理容器12之側壁設置晶圓W的搬出入口12g，此一搬出入口12g可藉由閘閥54開閉。
此外，於處理容器12的內壁，設置導電性構件(GND區塊)56。導電性構件56，以在高度方向中位於與晶圓W略相同高度的方式，安裝於處理容器12的內壁。此一導電性構件56，以直流連接方式接地，發揮異常放電防止效果。
此外，電漿處理裝置10，可更具備控制部Cnt。此一控制部Cnt，為具備處理器、記憶部、輸入裝置、顯示裝置等之電腦，控制電漿處理裝置10的各部。此一控制部Cnt，使用輸入裝置，操作者為了管理電漿處理裝置10而可施行指令之輸入操作等，此外，藉由顯示裝置，可將電漿處理裝置10的運作狀況視覺化顯示。進一步，於控制部Cnt之記憶部收納有如下程式：用於藉由處理器控制以電漿處理裝置10實行之各種處理的控制程式、以及用於因應處理條件使電漿處理裝置10之各構成部實行處理的程式；亦即於控制部Cnt之記憶部收納有處理配方。
此一電漿處理裝置10，為了處理晶圓W，而由自氣體源401~406中選擇出之一個以上的氣體源起，對處理容器12內供給氣體。而後，藉由對下部電極16施加電漿產生用之高頻電力，而在下部電極16與上部電極30之間產生高頻電場。藉由此一高頻電場，製造供給至處理空間S內之氣體的電漿。接著，藉由如此地產生之氣體的電漿，施行如對於晶圓W之被蝕刻層的蝕刻之處理。此外，藉由對下部電極16施加高頻偏電力而將離子導入晶圓W。藉此，促進晶圓W之被蝕刻層的蝕刻。
圖5為，顯示一實施形態之處理裝置的圖。圖5所示之處理裝置60，可作為處理系統100之處理模組PM2使用。處理裝置60，具備金屬製(例如鋁製)的形成為筒狀(例如圓筒狀)之處理容器62。此一處理容器62，以蓋體66封閉上端開口。處理容器62，於其內部區畫出空間。此外，在處理容器62之側壁部形成晶圓搬出入口78，於該晶圓搬出入口78設置閘閥80。此一處理裝置60，介由晶圓搬出入口78，施行晶圓W的搬運。
於處理容器62之底部，設置供載置晶圓W所用的載置台64。載置台64，可由鋁等構成，構成為略柱狀(例如圓柱狀)。另，雖未圖示，但於載置台64，可因應必要設置藉由庫侖力將晶圓W吸附保持之靜電吸盤、加熱器或冷媒流路等溫度調整機構等各種功能。
處理裝置60，更具備源頭68、及氣體源70。源頭68，為hfacH的源頭，介由如質量流量控制器之流量控制器68a及閥68b，與處理容器62之內部空間連通。此外，氣體源70，為N2氣體的源頭，介由如質量流量控制器之流量控制器70a及閥70b，與處理容器62之內部空間連通。自源頭68及氣體源70供給之hfacH及N2氣體，自設置在處理容器62的氣體噴吐孔72起，對處理容器62內供給。另，處理裝置60，可取代N2氣體或在其之外更對處理容器62內供給O2氣體，此外，亦可將Ar氣體作為載氣對處理容器62內供給。
於處理容器62之底部，介由排氣管74而連接將該處理容器62內的氣體環境排出之排氣部76。排氣部76例如具有真空泵，可將處理容器62內減壓至既定的壓力為止。
處理裝置60，亦可與控制部C60連接。控制部C60，例如，對處理裝置60之載置台64的溫度控制機構、流量控制器、閥、以及排氣部等送出控制訊號，控制此等處理裝置60之構成要素。
此一處理裝置60中，可對收納於處理容器62內並載置於載置台64上的晶圓W供給hfacH，藉此，可施行晶圓W的處理。
再度參考圖1。以下，對於使用上述處理系統100而可實施之方法M1，除了圖1以外更參考圖6、圖7及圖8，更詳細地加以說明。另，圖6~圖8中，顯示方法M1的各步驟中或各步驟後之晶圓W的一部分之剖面。
如圖1所示，方法M1，施行製作遮罩MK2的步驟S1。此一遮罩MK2，在製作供蝕刻晶圓W之銅層所用的遮罩MK1之處理上使用。
步驟S1，包含步驟S1a、步驟S1b、及步驟S1c。步驟S1a中，施行光阻遮罩的製作。此處，如圖6的(a)所示，晶圓W，具有第1絕緣膜IF1、第2絕緣膜IF2、銅層MTL、遮罩層ML1、底層BL、及中間層IML。第1絕緣膜IF1，為層間絕緣膜，例如可由SiC、SiON、SiCN等絕緣材料構成。第2絕緣膜IF2，設置於第1絕緣膜IF1上，例如由SiC構成。於第2絕緣膜IF2之上，設置銅層MTL。在銅層MTL上，設置遮罩層ML1。遮罩層ML1為，成為蝕刻銅層MTL用之遮罩MK1的層，例如由氮化矽或氧化矽構成。於遮罩層ML1上，設置底層BL。底層BL，之後成為蝕刻遮罩層ML1用之遮罩MK2的層，例如由非晶碳等有機膜構成。於底層BL上，設置中間層IML。中間層IML，可為SOG(Spin On Glass)或反射防止膜。於中間層IML上，設置在步驟S1a中製作之光阻遮罩RM。光阻遮罩RM，係藉由對於ArF光阻等光阻材料之光微影技術而製作出。
其次，方法M1中，將圖6的(a)所示之晶圓W載置於電漿處理裝置10(處理模組PM1)的靜電吸盤18上，如圖1所示地施行步驟S1b。此一步驟S1b中，施行中間層IML的蝕刻。中間層IML的蝕刻，產生氟碳系氣體，例如自氣體源405供給之CF4氣體的電漿，使晶圓W暴露於該電漿。藉由此一步驟S1b，如圖6的(b)所示地，將光阻遮罩RM之圖案轉印至中間層IML。
接著，方法M1，如圖1所示地施行步驟S1c。此一步驟S1c中，施行底層BL的蝕刻。底層BL的蝕刻，產生自氣體源404供給之O2氣體的電漿，使圖6的(b)所示之晶圓W暴露於該電漿。另，步驟S1c中，亦可自氣體源406將SiCl4氣體供給至處理容器12內。藉由此一步驟S1c，如圖6的(c)所示地，將中間層IML之圖案，轉印至底層BL，藉此，製作出由底層BL形成之遮罩MK2。另，此一步驟中，由於使用氧氣的電漿，故光阻遮罩RM消失。
而後，方法M1，如圖1所示地施行製作遮罩MK1的步驟S2。步驟S2，包含步驟S2a及步驟S2b。步驟S2a中，施行遮罩層ML1的蝕刻。遮罩層ML1的蝕刻，產生氟碳系氣體，例如自氣體源405供給之CF4氣體的電漿，使圖6 的(c)所示之晶圓W暴露於該電漿。另，步驟S2a中，亦可自氣體源402將Ar氣體供給至處理容器12內。藉由此一步驟S2a，如圖6的(d)所示地，將遮罩MK2之圖案，轉印至遮罩層ML1，藉此，製作出由遮罩層ML1形成之遮罩MK1。
之後，方法M1，如圖1所示地施行步驟S2b。步驟S2b，施行灰化處理，將遮罩MK2去除。灰化處理中，產生自氣體源404供給之O2氣體的電漿，使圖6的(d)所示之晶圓W暴露於該電漿。藉由此一步驟S2b，使晶圓W，成為圖6的(e)所示之狀態。
接著，方法M1，如圖1所示地，實施步驟S3。步驟S3，包含步驟S3a、S3b、S3c及S3d。步驟S3a中，第1氣體含有自氣體源401供給之氫氣(H2氣體)而被供給至處理容器12內。而後，產生第1氣體的電漿。另，第1氣體，亦可含有氣體源402之Ar氣體。此一步驟S3a，如圖7之(a)所示地，藉由氫離子蝕刻銅層MTL。此外，第1氣體含有Ar氣體的情況，亦藉由Ar離子蝕刻銅層MTL。特別是，若對下部電極16施加高頻偏電力，則氫離子及Ar離子被導入銅層MTL而與該銅層MTL的表面碰撞。藉由此等所謂的濺鍍效果，促進銅層MTL的蝕刻。另，圖7及圖8中，以圓包圍之「H」表示氫離子，以圓包圍之「Ar」表示Ar離子。
接著步驟S3b中，將含有分別自氣體源401及氣體源403供給之氫氣(H2氣體)、及沉積性氣體例如CH4氣體之第2氣體，供給至處理容器12內。而後，產生第2氣體的電漿。此一步驟S3b中，如圖7之(b)所示地，在晶圓W的表面上沉積源自CH4氣體，即甲烷之保護膜PF。此膜PF，為含碳的膜，例如含有聚乙烯。此外，此膜PF，亦含有源自銅層MTL的蝕刻之銅(Cu)。
之後，方法M1，藉由更施行步驟S3a，而如圖7之(c)所示地，進一步蝕刻銅層MTL，而後進一步施行步驟S3b。方法M1，如圖1所示地，判定是否施行既定循環數的步驟S3a及步驟S3b之重複(圖1之參考符號S3c)。在步驟S3a及步驟S3b之重複次數未滿既定循環數時，更施行步驟S3a及步驟 S3b。另一方面，在步驟S3a及步驟S3b之重複次數施行既定循環數的情況，施行步驟S3d。步驟S3d的處理，與步驟S3a相同。藉由此一步驟S3a，如圖8的(a)所示地，進一步蝕刻銅層MTL。
若依至此說明之步驟，則藉由使膜PF沉積於遮罩MK1的表面，而在步驟S3的蝕刻中保護遮罩MK1。因此，可抑制遮罩MK1的蝕削，特別是抑制角部過度地蝕削。此一結果，提高蝕刻後的銅層之側面的垂直性。此外，由於藉由膜PF保護銅層MTL之基底，故抑制步驟S3所產生之絕緣膜IF2的損傷。進一步，因第2氣體除了CH4氣體以外亦含有H2氣體，故亦可藉由相對調整CH4氣體的流量與H2氣體的流量，而抑制過剩的膜PF之沉積。
接著，方法M1，於步驟S4中，施行用於去除膜PF的灰化處理。灰化處理，產生自氣體源404供給之O2氣體的電漿，使晶圓W暴露於該電漿。藉由此一步驟S4，使晶圓W，成為圖8的(b)所示之狀態。亦即，步驟S4，將膜PF中的碳藉由氧電漿產生之灰化處理而去除，並使膜PF中的銅與氧結合，藉以形成含有氧化銅的膜RD。更具體而言，藉由下述反應，形成含有Cu2O及CuO的膜RD。
4Cu+O2 → 2Cu2O
2Cu+O2 → 2CuO
藉由電漿處理裝置10(處理模組PM1)實施以上說明的步驟後，方法M1，將晶圓W搬運至處理裝置60(處理模組PM2)。而後，方法M1，於步驟S5中，使晶圓W暴露於hfacH。步驟S5，例如，於10~200T(1333~26660Pa)的壓力、及150℃~300℃的溫度之環境下，使晶圓W暴露於hfacH。此一步驟S5，使膜RD中的氧化銅所含有之Cu藉由hfac錯合，並藉由將產生之錯合物去除，而去除膜RD。另，「hfac」係為，氫(H)自hfacH脫離而該hfacH成為一價的陰離子藉以產生之六氟乙醯丙酮根配位子。
此處，參考圖9及圖10。圖9為，顯示步驟S5中的CuO之去除的圖；圖10為，顯示步驟S5中的Cu2O之去除的圖。步驟S5中，如圖9的(a)及圖10 的(a)所示地對膜RD供給hfacH(圖中以參考符號200表示)。而後，如圖9的(b)所示地產生錯合物300，其係源自因H自各個2分子的hfacH脫離而產生之二個離子，即二個hfac，與構成膜RD之CuO中的Cu，此外，脫離之二個H與CuO中的O結合而產生H2O。將此等錯合物300及H2O排氣，結果去除膜RD。另，將CuO與hfacH的反應，藉由下述反應式表示。
CuO+2(hfacH) → Cu(hfac)2+H2O
此外，如圖10的(b)所示，因H自hfacH離開而產生之離子，即hfac，與構成膜RD之Cu2O中的Cu結合(圖中以參考符號210表示)，Cu2O中之另一方的Cu成為與OH結合之狀態(圖中以參考符號220表示)。而後，如圖10的(b)所示，另一因H自hfacH脫離而產生之離子，亦即hfac，與以參考符號210表示之化合物反應，藉而如圖10的(c)所示地，形成錯合物300。此外，自另一hfacH脫離的H與參考符號220表示之化合物中的OH結合，形成H2O。將此等錯合物300及H2O排氣，結果將膜RD去除。另，Cu2O與hfacH的反應，係藉由下述反應式表示。
Cu2O+2(hfacH) → Cu+Cu(hfac)2+H2O
依以上說明之方法M1，則可確保蝕刻的銅層之側面的垂直性，進一步，可去除膜PF中的碳、以及在該保護膜PF之灰化後形成的膜RD。
以下，對用於施行上述方法M1之評價的實驗例加以說明。
實驗例中，使用處理系統100而實施方法M1。此一實驗例中，作為晶圓W，使用圖6的(a)所示之晶圓W。此晶圓W中，第2絕緣膜IF2為5nm厚的SiC層，銅層MTL具有35nm的厚度，遮罩層ML1為10nm厚的SiN層，底層BL為80nm的非晶碳膜，中間層IML為13.5nm厚的ARC膜，光阻遮罩RM為由ArF光阻製作的光阻遮罩。
圖11表示顯示實驗例之條件的表1。實驗例中，以表1所示之條件實施方法M1的全步驟。另一方面，比較實驗例中，施行至步驟S4為止的處理， 未實施步驟S5。另，表1中，「HF」為，產生高頻電源HFS的頻率60MHz之高頻電力的電源；「LF」為，產生高頻電源LFS的頻率40kHz之高頻偏電力的電源。
於圖11，顯示實驗例及比較實驗例的處理後之晶圓W的剖面。圖12的(a)，顯示比較實驗例的處理後之晶圓W的線圖；圖12的(b)，顯示實驗例的處理後之晶圓W的線圖。如同自參考圖12的(a)可明白，得知步驟S4，亦即僅灰化，仍於遮罩MK1及銅層MTL之周圍殘存膜RD，亦即殘存氧化銅。另一方面，如同自參考圖12(b)可明白，確認實驗例之結果，藉由在步驟S4後實施步驟S5，而去除遮罩MK1及銅層MTL之周圍的膜RD，亦即去除氧化銅。
M1‧‧‧方法
S1~S5、S1a~S1c、S2a~S2b、S3a~S3d‧‧‧步驟

Claims (4)

  1. 一種金屬層之蝕刻方法，包含如下步驟：將含碳的保護膜形成於被處理體之遮罩的表面，並藉由離子濺鍍蝕刻將該被處理體之金屬層蝕刻的步驟；於蝕刻該金屬層的步驟後，使該被處理體暴露於氧電漿的步驟；以及於使該被處理體暴露於氧電漿的步驟後，使該被處理體暴露於六氟乙醯丙酮的步驟。
  2. 如申請專利範圍第1項之金屬層之蝕刻方法，其中，該金屬層係由銅構成。
  3. 如申請專利範圍第1或2項之金屬層之蝕刻方法，其中，於蝕刻該被處理體之金屬層的步驟中，交互重複進行如下步驟：藉由使用含有氫氣之第1氣體的電漿之離子濺鍍蝕刻，而蝕刻該金屬層的步驟；以及使用含有氫氣、及對該被處理體具有沉積性的氣體之第2氣體的電漿，處理該被處理體，以將該保護膜形成於該被處理體之該遮罩的該表面的步驟。
  4. 如申請專利範圍第3項之金屬層之蝕刻方法，其中，具有沉積性之該氣體為甲烷氣。
TW103107501A 2013-03-05 2014-03-05 金屬層之蝕刻方法 TWI606509B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013043100A JP6041709B2 (ja) 2013-03-05 2013-03-05 金属層をエッチングする方法

Publications (2)

Publication Number Publication Date
TW201445627A TW201445627A (zh) 2014-12-01
TWI606509B true TWI606509B (zh) 2017-11-21

Family

ID=51486555

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103107501A TWI606509B (zh) 2013-03-05 2014-03-05 金屬層之蝕刻方法

Country Status (4)

Country Link
US (1) US9150969B2 (zh)
JP (1) JP6041709B2 (zh)
KR (1) KR102202349B1 (zh)
TW (1) TWI606509B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6529371B2 (ja) * 2015-07-27 2019-06-12 東京エレクトロン株式会社 エッチング方法及びエッチング装置
JP6820717B2 (ja) 2016-10-28 2021-01-27 株式会社日立ハイテク プラズマ処理装置
JP7022651B2 (ja) * 2018-05-28 2022-02-18 東京エレクトロン株式会社 膜をエッチングする方法及びプラズマ処理装置
TWI812762B (zh) * 2018-07-30 2023-08-21 日商東京威力科創股份有限公司 處理被處理體之方法、處理裝置及處理系統
KR102445181B1 (ko) * 2019-02-01 2022-09-20 주식회사 히타치하이테크 에칭 방법 및 플라스마 처리 장치
CN111593304B (zh) * 2019-02-20 2022-06-14 河北惟新科技有限公司 一种提高ito靶材坯体强度的方法
JP6935598B1 (ja) 2019-12-20 2021-09-15 株式会社日立ハイテク プラズマ処理装置およびウエハ処理方法
KR102574751B1 (ko) * 2021-12-07 2023-09-06 인하대학교 산학협력단 구리 박막의 건식 식각방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143476A (en) * 1997-12-12 2000-11-07 Applied Materials Inc Method for high temperature etching of patterned layers using an organic mask stack

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04240729A (ja) * 1991-01-24 1992-08-28 Toshiba Corp パターン形成方法
JPH04247619A (ja) * 1991-02-04 1992-09-03 Nippon Telegr & Teleph Corp <Ntt> 高融点金属のドライエッチング方法
JPH04350939A (ja) * 1991-05-29 1992-12-04 Sony Corp 銅配線の形成方法
JPH08293484A (ja) * 1995-04-20 1996-11-05 Matsushita Electron Corp プラズマ処理方法
JP3150095B2 (ja) * 1996-12-12 2001-03-26 日本電気株式会社 多層配線構造の製造方法
TW593770B (en) * 1999-05-10 2004-06-21 Air Prod & Chem Method for anisotropic etching of copper thin films with a beta-diketone, a beta-ketoimine, or a breakdown product thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143476A (en) * 1997-12-12 2000-11-07 Applied Materials Inc Method for high temperature etching of patterned layers using an organic mask stack

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Taper etching of copper using an inductively coupled O2 plasma and hexafluoroacetylacetone *

Also Published As

Publication number Publication date
JP2014170894A (ja) 2014-09-18
KR20140109325A (ko) 2014-09-15
TW201445627A (zh) 2014-12-01
KR102202349B1 (ko) 2021-01-12
JP6041709B2 (ja) 2016-12-14
US20140251945A1 (en) 2014-09-11
US9150969B2 (en) 2015-10-06

Similar Documents

Publication Publication Date Title
TWI606509B (zh) 金屬層之蝕刻方法
TWI603395B (zh) Method of etching the copper layer
KR101926478B1 (ko) 에칭 처리 방법
KR102363052B1 (ko) 피처리체를 처리하는 방법
CN112259457B (zh) 等离子体蚀刻方法、等离子体蚀刻装置和基板载置台
TW201719844A (zh) 用於預清洗導電互連結構之方法
JP2017022368A (ja) ＧａＮ及びその他のＩＩＩ−Ｖ材料の原子層エッチング
JP2023517291A (ja) モリブデンの原子層エッチング
TW201440138A (zh) 用於鹵化物驅氣的處理系統及方法
KR101739613B1 (ko) Cu 배선의 형성 방법
TW201619425A (zh) 熱形成選擇性鈷層的方法
KR20140114779A (ko) 코발트 및 팔라듐을 포함하는 막을 에칭하는 방법
TW201933471A (zh) 電漿處理裝置
KR102526306B1 (ko) 반도체 제조 방법 및 플라즈마 처리 장치
CN107731681B (zh) 等离子体蚀刻方法和等离子体蚀刻系统
TWI723162B (zh) 磁阻元件之製造方法及磁阻元件之製造系統
CN108511389B (zh) 半导体制造方法和等离子体处理装置
TWI824939B (zh) 蝕刻方法、電漿處理裝置及基板處理系統
TWI840524B (zh) 蝕刻基板之膜之方法及電漿處理裝置
US20230062974A1 (en) Cleaning chamber for metal oxide removal

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees