TWI723162B - 磁阻元件之製造方法及磁阻元件之製造系統 - Google Patents

磁阻元件之製造方法及磁阻元件之製造系統 Download PDF

Info

Publication number
TWI723162B
TWI723162B TW106116414A TW106116414A TWI723162B TW I723162 B TWI723162 B TW I723162B TW 106116414 A TW106116414 A TW 106116414A TW 106116414 A TW106116414 A TW 106116414A TW I723162 B TWI723162 B TW I723162B
Authority
TW
Taiwan
Prior art keywords
processing module
gas
plasma
layer
base film
Prior art date
Application number
TW106116414A
Other languages
English (en)
Other versions
TW201810746A (zh
Inventor
久保卓也
康松潤
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW201810746A publication Critical patent/TW201810746A/zh
Application granted granted Critical
Publication of TWI723162B publication Critical patent/TWI723162B/zh

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials

Abstract

本發明係於包含金屬層及磁性層之多層膜之電漿蝕刻中,抑制該多層膜之剝落及/或破裂。 一實施形態之磁阻元件之製造方法包含如下步驟:於基板上形成包含矽、氧、及碳之基底膜;使用含氧氣體之電漿,對基底膜執行電漿灰化;於經灰化之基底膜上形成包含金屬層及磁性層之多層膜;及使用含氫氣體之電漿,對多層膜執行電漿蝕刻。

Description

磁阻元件之製造方法及磁阻元件之製造系統
本發明之實施形態係關於一種磁阻元件之製造方法及磁阻元件之製造系統。
於電子器件之製造中,為於被加工物上形成微細結構而使用電漿蝕刻。電漿蝕刻中存在主要利用活性物質之反應之蝕刻、及主要利用離子衝擊之濺鍍蝕刻。 於作為電子器件之一之磁性隨機存取記憶體(Magnetic Random Access Memory:MRAM)之類的磁阻元件之製造中,進行對包含金屬層及磁性層之多層膜之電漿蝕刻。該多層膜因包含難蝕刻材料,故於該多層膜之電漿蝕刻中使用濺鍍蝕刻。關於此種多層膜之濺鍍蝕刻記載於專利文獻1。於專利文獻1中,對使用含氫之蝕刻氣體之濺鍍蝕刻進行了說明。 [先前技術文獻] [專利文獻] [專利文獻1]日本專利特開2015-18885號公報
[發明所欲解決之問題] 上述多層膜係於形成於基板上之基底膜上形成。該基底膜係包含矽、氧、及碳之絕緣膜。若對形成於該基底膜上之多層膜,使用含氫氣體之電漿進行濺鍍蝕刻,則存在於該基底膜上產生多層膜之剝落及/或破裂之情形。此種多層膜之剝落及/或破裂成為電子器件之製造不良之原因,又,使電子器件之良率降低。因此,於多層膜之電漿蝕刻中,必須抑制該多層膜之剝落及/或破裂。 [解決問題之技術手段] 一態樣係提供一種磁阻元件之製造方法。該製造方法包含如下步驟:於基板上形成包含矽、氧、及碳之基底膜;使用含氧氣體之電漿,對基底膜執行電漿灰化;於灰化之基底膜上形成包含金屬層及磁性層之多層膜;及使用含氫氣體之電漿,對多層膜執行電漿蝕刻。 因使用含氫氣體之電漿之濺鍍蝕刻而產生多層膜之剝落及/或破裂之原因推測如下。因基底膜包含碳,故於基底膜與多層膜之間之界面上存在包含碳之有機雜質。若用於濺鍍蝕刻之氫之活性物質與有機雜質反應,則於界面上產生反應產物之氣體。該氣體膨脹,對多層膜賦予較大之應力。其結果,推測產生多層膜之剝落及/或破裂。 一態樣之製造方法係使用含氧氣體之電漿,對基底膜執行電漿灰化,故使基底膜之包含表面之部分中之有機雜質之量減少。因此,可抑制上述氣體之產生。因此,於多層膜之電漿蝕刻中,該多層膜之剝落及/或破裂得以抑制。 於一實施形態中,基底膜係藉由使用含有矽及碳之氣體之化學氣相沈積法而形成。 於一實施形態中,含有矽及碳之氣體包含四乙氧基矽烷或甲基矽烷。 於一實施形態中,含氫氣體包含H2 、H2 O、烴、醇、酮、醛、及羧酸中之至少一者。 於一實施形態中,金屬層包含釕或鉑。 另一態樣係提供一種磁阻元件之製造系統。該製造系統具備:搬送模組,其具有能夠減壓之搬送腔室、及設置於該搬送腔室內之用以搬送基板之搬送裝置;第1處理模組,其係用以於基板上形成包含矽、氧、及碳之基底膜;第2處理模組,其係用以使用含氧氣體之電漿,對基底膜進行電漿灰化;複數個第3處理模組,其等係用以形成包含金屬層及磁性層之多層膜;第4處理模組,其係用以使用含氫氣體之電漿,對多層膜執行電漿蝕刻;及控制部,其控制第1處理模組、第2處理模組、複數個第3處理模組、及第4處理模組;第1處理模組、第2處理模組、複數個該第3處理模組、及第4處理模組係連接於搬送模組,且控制部以於基板上形成基底膜,對基底膜進行電漿灰化,於經灰化之基底膜上形成多層膜,執行多層膜之電漿蝕刻之方式控制搬送裝置、第1處理模組、第2處理模組、複數個第3處理模組、及第4處理模組,且以將具有經灰化之基底膜之被加工物於電漿灰化後僅經由包含搬送腔室之經減壓之空間,搬送至複數個第3處理模組中之用以形成多層膜中之最下層之處理模組之方式控制搬送裝置。 [發明之效果] 如上所說明,於包含金屬層及磁性層之多層膜之電漿蝕刻中,該多層膜之剝落及/或破裂得以抑制。
以下,參照圖式對各種實施形態詳細地進行說明。再者,於各圖式中對於相同或相符之部分標註相同之符號。 圖1係表示一實施形態之磁阻元件之製造方法之流程圖。圖1所示之磁阻元件之製造方法MT包含步驟ST1~步驟ST4。製造方法MT係自步驟ST1開始。圖2係例示於步驟ST1中於基板上製作而成之基底膜之圖。於步驟ST1中,如圖2所示於基板SB上形成基底膜IS。基底膜IS係絕緣膜,且包含矽、氧、及碳。即,基底膜IS係由氧化矽而形成,且可包含碳。基底膜IS係例如藉由化學氣相沈積(CVD,chemical vapor deposition)法而形成。於CVD法中,例如使用含有矽及碳之氣體。該氣體可包含四乙氧基矽烷(TEOS,tetraethyl orthosilicate)或甲基矽烷。 於其次之步驟ST2中,使用含氧氣體之電漿,對基底膜IS執行電漿灰化。圖3係表示步驟ST2中之電漿灰化之圖。於圖3中,圓形之圖形表示氧之活性物質。於步驟ST2中,產生含氧氣體之電漿PLA,且將來自該電漿PLA之氧之活性物質照射至基底膜IS。藉此,使基底膜IS之包含表面之部分之碳之量減少。 於下一步驟ST3中,於經灰化之基底膜IS上形成包含金屬層及磁性層之多層膜ML。又,於步驟ST3中,於多層膜ML上形成遮罩MK。多層膜ML及遮罩MK係例如藉由濺鍍而形成。 圖4係例示於步驟ST3中製作而成之被加工物(Workpiece)之圖。如圖4所示,步驟ST3中製作而成之第3被加工物W3包含多層膜ML及遮罩MK。多層膜ML具有複數層。例如圖4所示,多層膜ML具有第1層L1~第15層L15之15個層。 第1層L1係最下層、即最靠近基底膜IS設置之層,且由Ta形成。第2層L2係設置於第1層L1上,且由Ru形成。第3層L3係設置於第2層L2上,且由Ta形成。第4層L4係設置於第3層L3上,且由Pt形成。第5層L5係設置於第4層L4上,且由Pt及Co形成。第6層L6係設置於第5層L5上,且由Co形成。第7層L7係設置於第6層L6上,且由Ru形成。第8層L8係設置於第7層L7上,且由Pt及Co形成。第9層L9係設置於第8層L8上,且由Co形成。第10層L10係設置於第9層L9上,且由Ta形成。第11層L11係設置於第10層L10上,且由CoFeB形成。第12層L12係設置於第11層L11上,且由MgO形成。第13層L13係設置於第12層L12上,且由CoFeB形成。第14層L14係設置於第13層L13上,且由Ta形成。第15層L15係設置於第14層L14上,且由Ru形成。第5層L5及第8層L8具有將Pt薄膜與Co薄膜交替地積層而成之結構。具體而言,第5層L5具有將6層Pt薄膜與6層Co薄膜交替地積層而成之結構,且第8層L8具有將2層Pt薄膜與2層Co薄膜交替地積層而成之結構。於上述結構中,第1層L1、第2層L2、第3層L3、第4層L4、第7層L7、第10層L10、第14層L14及第15層L15為金屬層,且第5層L5、第6層L6、第8層L8、第9層L9、第11層L11及第13層L13為磁性層。 多層膜ML之第1層L1與第2層L2構成下部電極。第3層L3與第4層L4係用以於其等之上使膜成長之晶種層。第5層L5與第6層L6構成反鐵磁性層。第7層L7係用作反鐵磁性層與上層之磁化固定層之間之間隔件。第8層L8、第9層L9、第10層L10、及第11層L11構成磁化固定層。第12層L12係隧道勢壘層,第13層L13係磁化自由層。第14層L14與第15層L15構成上部電極。又,上述磁化固定層、隧道勢壘層、及磁化自由層構成磁性穿隧接合(MTJ,Magnetic Tunnel Junctions)。 例示多層膜ML之各層之厚度。第1層L1之厚度為5 nm,第2層L2之厚度為5 nm,第3層L3之厚度為10 nm,第4層L4之厚度為5 nm,第5層L5之厚度為4.8 nm,第6層L6之厚度為0.5 nm,第7層L7之厚度為0.9 nm,第8層L8之厚度為1.6 nm,第9層L9之厚度為0.5 nm,第10層L10之厚度為0.4 nm,第11層L11之厚度為1.2 nm,第12層L12之厚度為1.3 nm,第13層L13之厚度為1.6 nm,第14層L14之厚度為5 nm,第15層L15之厚度為5 nm。 遮罩MK係由含金屬膜製作而成之遮罩。含金屬膜係包含例如Ta或TiN等。遮罩MK之圖案可藉由電漿蝕刻而形成。 再次參照圖1。於步驟ST4中,使用含氫氣體之電漿,對多層膜ML執行電漿蝕刻。含氫氣體包含H2 、H2 O、烴、醇、酮、醛、及羧酸中之至少一者。圖5係表示步驟ST4中之電漿蝕刻之圖。於圖5中,圓形之圖形表示將多層膜ML進行蝕刻之離子。於步驟ST4中,產生含氫氣體之電漿PLE,且將來自該電漿PLE之離子以與多層膜ML碰撞之方式吸引至多層膜ML。藉此,進行多層膜ML之濺鍍蝕刻。圖6係例示步驟ST4執行後之多層膜之圖。如圖6所示,於步驟ST4之電漿蝕刻中,對多層膜ML進行蝕刻直至露出基底膜IS為止。藉由該步驟ST4之電漿蝕刻而將遮罩MK之圖案轉印至多層膜ML。 如上所述,因基底膜IS包含碳,故若不進行步驟ST2中之電漿灰化而於基底膜IS上形成多層膜ML,則包含碳之有機雜質將殘留於基底膜IS與多層膜ML之間之界面上。若步驟ST4中之濺鍍蝕刻中使用之氫之活性物質與有機雜質進行反應,則於界面上產生反應產物之氣體。該氣體膨脹,對多層膜賦予較大之應力。其結果,可能產生多層膜之剝落及/或破裂。於製造方法MT中,對基底膜IS執行步驟ST2之電漿灰化,因此,使基底膜IS之包含表面之部分中之有機雜質之量減少。因此,可抑制上述氣體之產生。因而,於多層膜ML之電漿蝕刻中,該多層膜ML之剝落及/或破裂得以抑制。 以下,參照圖7,對可用於製造方法MT之實施之製造系統進行說明。圖7係概略性地表示一實施形態之磁阻元件之製造系統之圖。圖7所示之製造系統100具備加載模組102、加載互鎖模組104及106、搬送模組108、複數個處理模組110a~110h、及控制部112。再者,複數個處理模組110a之個數於圖3所示之製造系統100中為八個,但亦可為任意之個數。 加載模組102係於大氣壓環境下搬送被加工物之裝置。於加載模組102安裝有複數個台114。於複數個台114之各者,分別搭載能夠收容複數個被加工物之容器116。再者,容器116可為FOUP(Front Opening Unified Pod,前開式晶圓傳送盒)。 加載模組102係於其內部之搬送腔室102c具有搬送裝置102t。搬送裝置102t可包含用以保持被加工物且搬送該被加工物之機械臂。於該加載模組102連接有加載互鎖模組104及加載互鎖模組106。搬送裝置102t於容器116與加載互鎖模組104之間、或容器116與加載互鎖模組106之間搬送被加工物。 加載互鎖模組104及加載互鎖模組106分別提供用以分別預減壓之腔室104c及腔室106c。於加載互鎖模組104及加載互鎖模組106連接有搬送模組108。搬送模組108係提供能夠減壓之搬送腔室108c,該搬送腔室108c係於其內部具有搬送裝置108t。搬送裝置108t可包含用以保持被加工物且搬送該被加工物之機械臂。於該搬送模組108連接有複數個處理模組110a~110h。搬送模組108之搬送裝置108t係於加載互鎖模組104及加載互鎖模組106之任一者與複數個處理模組110a~110h之任一者之間、及複數個處理模組110a~110h中之任意二個處理模組間搬送被加工物。 複數個處理模組110a~110h包含第1處理模組110a、第2處理模組110b、複數個第3處理模組110c~110g、及第4處理模組110h。第1處理模組110a可為用以於基板SB上形成基底膜IS之模組。第1處理模組110a例如可為CVD裝置。第2處理模組110b可為用以對基底膜IS進行電漿灰化之模組。第2處理模組110b可為電漿灰化用之電漿處理裝置。複數個第3處理模組110c~110g可為用以形成包含金屬層及磁性層之多層膜ML之模組。複數個第3處理模組110c~110g亦可包含用以形成上述遮罩之模組。 複數個第3處理模組110c~110g之各者可為濺鍍裝置。各濺鍍裝置係以進行一個以上之靶物質之成膜之方式構成。於製造系統100以成膜圖4所示之多層膜ML之方式構成之情形時,複數個濺鍍裝置之各者具有Ta靶、Ru靶、Pt靶、Co靶、CoFeB靶、及氧化鎂(MgO)靶中之對應之一個以上之靶。於一例中,複數個濺鍍裝置之各者可為具有四個靶,且進行該四個靶中之所選擇之靶之構成物質之濺鍍的濺鍍裝置。 再者,複數個濺鍍裝置中之一者亦可具有Mg靶而非MgO靶。於該情形時,複數個第3處理模組110c~110g中之一者可為用以使Mg膜氧化之氧化處理裝置。氧化處理裝置既可為於氧氛圍下加熱Mg膜之裝置,或者,亦可為產生氧氣體之電漿之電漿處理裝置。該電漿處理裝置可為電容耦合型電漿處理裝置、感應耦合型電漿處理裝置、或由微波之類表面波產生電漿之電漿處理裝置等任意之電漿處理裝置。 第4處理模組110h可為用以執行多層膜ML之電漿蝕刻之模組。第4處理模組110h可為電漿蝕刻用之電漿處理裝置。 控制部112係以控制搬送模組108、第1處理模組110a、第2處理模組110b、複數個第3處理模組110c~110g、及第4處理模組110h之方式構成。又,控制部112係以進而控制加載模組102之方式構成。控制部112例如可為具有處理器、及記憶體之類記憶裝置之電腦裝置。於記憶裝置中,記憶有用以控制製造系統100之各部分之程式、及用以於製造系統100中實施上述製造方法MT之製程配方資料。處理器係按照記憶於記憶裝置中之程式及製程配方資料而動作,將用以控制製造系統100之各部分之控制信號輸出至該各部分。 於製造方法MT之實施中,控制部112以將基板SB自容器116搬送至加載互鎖模組104或加載互鎖模組106之任一者之方式,控制加載模組102之搬送裝置102t。繼而,控制部112以將搬入至加載互鎖模組104或加載互鎖模組106之任一者中之基板SB搬送至第1處理模組110a之方式,控制搬送模組108之搬送裝置108t。繼而,控制部112以於基板SB上形成基底膜IS之方式控制第1處理模組110a。藉此,製作圖2所示之第1被加工物W1。 繼之,控制部112以將第1被加工物W1搬送至第2處理模組110b之方式控制搬送模組108之搬送裝置108t。第1被加工物W1於基底膜IS形成後僅經由包含搬送腔室108c之經減壓之空間,自第1處理模組110a搬送至第2處理模組110b。繼而,控制部112以對基底膜IS進行電漿灰化之方式控制第2處理模組110b之電漿灰化裝置。藉此製作第2被加工物。 繼之,控制部112以將第2被加工物搬送至複數個第3處理模組110c~110g中之第3處理模組110c之方式,控制搬送模組108之搬送裝置108t。第3處理模組110c具有用以形成多層膜ML中之最下層之第1層L1之靶。第2被加工物於上述電漿灰化後僅經由包含搬送腔室108c之經減壓之空間,自第2處理模組110b搬送至第3處理模組110c。 繼而,控制部112係為了依序形成第2層L2~第15層L15之各層及遮罩MK,而控制搬送模組108之搬送裝置108t、及複數個第3處理模組110c~110g中之於該各層之形成中應動作之若干個第3處理模組。藉此,製作第3被加工物W3。控制部112以僅經由包含搬送腔室108c之經減壓之空間於任意二個第3處理模組間搬送被加工物之方式,控制搬送模組108之搬送裝置108t。再者,於第3處理模組具有多層膜ML及遮罩MK中之連續之二層成膜用之二個以上之靶之情形時,無需於該等二層之成膜之間搬送被加工物。 繼之,控制部112以將第3被加工物W3搬送至第4處理模組110h之方式,控制搬送模組108之搬送裝置108t。第3被加工物W3僅經由包含搬送腔室108c之經減壓之空間,自先前處理中使用之第3處理模組搬送至第4處理模組110h。繼而,控制部112以執行用以形成遮罩MK之圖案之電漿蝕刻之方式,控制第4處理模組110h。進而,控制部112以執行多層膜ML之電漿蝕刻之方式,控制第4處理模組110h。 以下,對製造系統100之能夠用作第2處理模組110b之電漿處理裝置之例進行說明。圖8係例示能夠用作第2處理模組之電漿處理裝置之圖。圖8所示之電漿處理裝置200係藉由微波而激發氣體之電漿處理裝置。電漿處理裝置200具備腔室本體212。 腔室本體212係提供其內部空間作為腔室212c。腔室本體212包含側壁212s、底部212b、及頂部212t,且具有大致圓筒形狀。腔室本體212之中心軸線係與沿鉛垂方向延伸之軸線Z2大致一致。底部212b係設置於側壁212s之下端側。於底部212b設置有排氣孔212h。側壁212s之上端部開口。側壁212s之上端部開口係藉由介電窗218而關閉。介電窗218係夾持於側壁212s之上端部與頂部212t之間。於該介電窗218與側壁212s之上端部之間亦可介置有密封構件226。密封構件226例如可為O型環。 電漿處理裝置200更具備平台220。平台220係設置於介電窗218之下方。平台220包含下部電極220a及靜電吸盤220b。 下部電極220a係由支持部246支持。支持部246係包含絕緣性之材料。支持部246具有大致圓筒形狀,且自底部212b向上方延伸。又,於支持部246之外周設置有導電性之支持部248。支持部248係自腔室本體212之底部212b沿支持部246之外周向上方延伸。於該支持部248與側壁212s之間形成有環狀之排氣路250。 於排氣路250之上部設置有隔板252。於隔板252形成有於板厚方向延伸之複數個貫通孔。排氣路250係連接於提供排氣孔212h之排氣管254,且於該排氣管254,經由壓力調整器256a連接有排氣裝置256b。排氣裝置256b具有渦輪分子泵等真空泵。壓力調整器256a係調整排氣裝置256b之排氣量,從而調整腔室212c之壓力。可藉由該等壓力調整器256a及排氣裝置256b而將腔室212c減壓為所需之真空度。又,可藉由排氣裝置256b而將氣體自平台220之外周經由排氣路250排出。 下部電極220a係由鋁之類導體形成,且具有大致圓盤形狀。於下部電極220a,經由匹配單元260及供電棒262而電性連接有RF(radio frequency,射頻)偏壓用之高頻電源258。高頻電源258產生高頻。該高頻之頻率係適於離子吸引之頻率,且例如可為13.65 MHz。匹配單元260係收容用以於高頻電源258側之阻抗與下部電極220a、電漿、腔室本體212之類負載側之阻抗之間取得匹配之匹配器。 靜電吸盤220b係設置於下部電極220a上。靜電吸盤220b係於介電膜內內置有電極。於該電極,經由開關266連接有直流電源264。若將來自直流電源264之直流電壓施加至靜電吸盤220b之電極,則靜電吸盤220b產生庫侖力,且藉由該庫侖力而吸附被加工物W。於該靜電吸盤220b之周圍配置有聚焦環F2。 於下部電極220a之內部形成有流路220g。對於流路220g,自冷卻器單元經由管270供給冷媒。供給至流路220g之冷媒係經由管272被冷卻器單元回收。又,於平台220內置有加熱器HT。電漿處理裝置200係藉由調整加熱器HT之發熱量及冷媒之溫度而調整被加工物W之溫度。又,電漿處理裝置200係將來自傳熱氣體供給部之傳熱氣體、例如He氣體經由管274供給至靜電吸盤220b之上表面與被加工物W之背面之間。 電漿處理裝置200更具備天線214、同軸波導管216、介電窗218、微波產生器228、調諧器230、波導管232、及模式轉換器234。微波產生器228係例如產生具有2.45 GHz頻率之微波。微波產生器228係經由調諧器230、波導管232、及模式轉換器234而連接於同軸波導管216之上部。同軸波導管216包含外側導體216a及內側導體216b。外側導體216a具有圓筒形狀,且其中心軸線與軸線Z2大致一致。外側導體216a之下端係連接於具有導電性之表面之冷卻套236之上部。內側導體216b係設置於外側導體216a之內側。內側導體216b具有大致圓筒形狀,且其中心軸線與軸線Z2大致一致。內側導體216b之下端係連接於天線214之槽板240。 天線214係配置於形成於頂部212t之開口內。該天線214包含介電板238及槽板240。介電板238係使微波之波長縮短者,且具有大致圓盤形狀。介電板238係例如由石英或氧化鋁而形成。介電板238係夾持於槽板240與冷卻套236之下表面之間。 槽板240為金屬製,且具有大致圓盤形狀。於槽板240形成有複數個槽對。複數個槽對包含二個槽孔。二個槽孔係於板厚方向上將槽板240貫通,且具有於相互交叉之方向延伸之長孔形狀。複數個槽對係沿著以軸線Z2為中心之一個以上之同心圓而排列。 電漿處理裝置200係將由微波產生器228產生之微波通過同軸波導管216傳播至介電板238,且自槽板240之槽孔賦予至介電窗218。介電窗218具有大致圓盤形狀,且例如由石英或氧化鋁而形成。介電窗218係設置於槽板240之正下方。介電窗218使自天線214接收之微波透過,將該微波導入至腔室212c內。藉此,於介電窗218之正下方產生電場。 電漿處理裝置200更具備導入部224及氣體供給系統280。導入部224包含環狀管224a及管224b。環狀管224a係以相對於軸線Z2於周方向上環狀地延伸之方式設置於腔室212c內。於該環狀管224a,形成有朝向軸線Z2開口之複數個氣體噴射孔224h。於該環狀管224a連接有管224b,且該管224b延伸至腔室本體212之外部。 氣體供給系統280包含氣體源群282、流量控制器群284、及閥群286。氣體源群282包含含氧氣體之一個以上之氣體源。例如,氣體源群282可包含氧氣(O2 氣)之源及稀有氣體(例如Ar氣)之源。流量控制器群284包含質量流量控制器之類一個以上之流量控制器。閥群286包含一個以上之閥。氣體源群282之一個以上之氣體源係分別經由流量控制器群284之對應之流量控制器及閥群286之對應之閥連接於管224b。 電漿處理裝置200係將來自氣體源群282之含氧氣體供給至腔室212c。又,藉由壓力調整器256a及排氣裝置256b而使腔室212c減壓。進而,藉由自介電窗218導入至腔室212c之微波而形成電場。藉由該電場而激發含氧氣體。藉此,產生含氧氣體之電漿。繼而,藉由來自電漿之氧之活性物質而處理被加工物W。如此,電漿處理裝置200可藉由氧之活性物質而進行被加工物W之處理。 以下,對製造系統100之能夠用作複數個第3處理模組110c~110g之濺鍍裝置進行說明。圖9係例示能夠用作第3處理模組之濺鍍裝置之圖。圖10係表示自平台側觀察所得之濺鍍裝置之擋板之俯視圖。 圖9所示之濺鍍裝置300具備腔室本體312。腔室本體312係例如由鋁形成,且連接於接地電位。腔室本體312係提供其內部空間作為腔室312c。於腔室本體312之底部,連接有用以將腔室312c減壓之排氣裝置314。排氣裝置314例如可包含低溫泵及乾式泵。又,於腔室本體312之側壁形成有被加工物W之搬送用之開口。為使該開口開閉,而沿腔室本體312之側壁設置有閘閥GV。 於腔室本體312內設置有平台316。平台316可包含基底部316a及靜電吸盤316b。基底部316a係例如包含鋁,且具有大致圓盤形狀。 於基底部316a上設置有靜電吸盤316b。靜電吸盤316b具有內置於介電膜內之電極。於靜電吸盤316b之電極連接有直流電源SDC。載置於靜電吸盤316b上之被加工物W係藉由靜電吸盤316b產生之庫侖力而吸附於該靜電吸盤316b。 平台316係連接於平台驅動機構318。平台驅動機構318包含心軸318a及驅動裝置318b。心軸318a係大致柱狀之構件。心軸318a之中心軸線係與沿鉛垂方向延伸之軸線AX1大致一致。該軸線AX1係使平台316之中心於鉛垂方向通過之軸線。心軸318a係自平台316之正下方通過腔室本體312之底部延伸至腔室本體312之外部。於該心軸318a與腔室本體312之底部之間設置有密封構件SL1。密封構件SL1係以心軸318a能夠旋轉及上下移動之方式,將腔室本體312之底部與心軸318a之間之空間密封。此種密封構件SL1例如可為磁性流體密封件。 於心軸318a之上端結合有平台316,且於該心軸318a之下端連接有驅動裝置318b。驅動裝置318b產生用以使心軸318a旋轉及上下移動之動力。伴隨心軸318a因該動力而旋轉,平台316以軸線AX1為中心而旋轉,且伴隨心軸318a上下移動,平台316進行上下移動。 如圖9及圖10所示,於平台316之上方設置有四個靶(陰極靶)320。該等靶320係沿著以軸線AX1為中心之圓弧而排列。 靶320係藉由金屬製之載具322a而保持。載具322a係介隔絕緣構件322b支持於腔室本體312之頂部。於靶320經由載具322a連接有電源324。電源324係將負直流電壓施加至靶320。再者,電源324亦可為對複數個靶320選擇性地施加電壓之單一之電源。或者,電源324亦可為分別連接於複數個靶320之複數個電源。又,電源324亦可為高頻電源。 濺鍍裝置300係將磁鐵(陰極磁鐵)326以隔著載具322a而與對應之靶320對向之方式設置於腔室本體312之外部。 又,濺鍍裝置300具備對腔室312c供給氣體之氣體供給部330。氣體供給部330包含氣體源330a、質量流量控制器之類流量控制器330b、及氣體導入部330c。氣體源330a係於腔室312c中被激發之氣體之源,且係稀有氣體(例如Ar氣體)之源。氣體源330a係經由流量控制器330b連接於氣體導入部330c。氣體導入部330c係將來自氣體源330a之氣體導入至腔室312c之氣體管路。 若自該氣體供給部330對腔室312c供給氣體,且藉由電源324對靶320施加電壓,則將供給至腔室312c之氣體激發。又,藉由磁鐵326而於對應之靶320之附近產生磁場。藉此,電漿集中於靶320之附近。繼而,藉由電漿中之正離子與靶320碰撞而將該靶320之構成物質自靶320釋放。藉此,於被加工物W上形成膜。 又,於靶320與平台316之間設置有擋板SH1及擋板SH2。擋板SH1係以與靶320之表面對峙之方式延伸。擋板SH1例如具有沿著以軸線AX1為中心軸線之圓錐面之形狀。擋板SH2係介置於擋板SH1與平台316之間。擋板SH2例如具有沿著以軸線AX1為中心軸線之圓錐面之形狀,且沿著擋板SH1且與擋板SH1相隔地設置。 於擋板SH1形成有開口AP1。於擋板SH1之中央部分結合有旋轉軸RS1。又,於擋板SH2形成有開口AP2。於擋板SH2之中央部分結合有旋轉軸RS2。旋轉軸RS1之中心軸線及旋轉軸RS2之中心軸線係與軸線AX1大致一致。即,旋轉軸RS1及旋轉軸RS2係同軸地設置。旋轉軸RS1及旋轉軸RS2係延伸至腔室本體312之外部,且連接於驅動裝置RD。驅動裝置RD係構成為使旋轉軸RS1及旋轉軸RS2以軸線AX1為中心相互獨立地旋轉。伴隨旋轉軸RS1之旋轉,擋板SH1以軸線AX1為中心旋轉,且伴隨旋轉軸RS2之旋轉,擋板SH2以軸線AX1為中心旋轉。因擋板SH1及擋板SH2之旋轉,開口AP1、開口AP2、及靶320之相對位置產生變化。藉此,靶320經由擋板SH1之開口AP1及擋板SH2之開口AP2而相對於平台316露出(參照圖10之(a)),或者藉由擋板SH1及擋板SH2而相對於平台316被遮蔽(參照圖10之(b))。 於圖10之(a)所示之狀態下,可於被加工物W上形成膜。另一方面,於圖10之(b)所示之狀態下,自靶320釋放之物質被擋板SH1及擋板SH2遮蔽,未沈積於被加工物W上。 以下,對製造系統100之能夠用作第4處理模組110h之電漿處理裝置進行說明。圖11係例示能夠用作第4處理模組之電漿處理裝置之圖。圖11所示之電漿處理裝置400係電容耦合型之電漿處理裝置。電漿處理裝置400具備腔室本體412。腔室本體412係提供其內部空間作為腔室412c。腔室本體412具有大致圓筒形狀,且例如由鋁而形成。對該腔室本體412之內壁面亦可實施陽極氧化處理。使該腔室本體412接地。 於腔室本體412之底部上設置有具有大致圓筒形狀之支持部414。支持部414係包含例如絕緣材料。支持部414係於腔室412c自腔室本體412之底部延伸至上方。又,於腔室412c內設置有平台PD。平台PD係由支持部414支持。 平台PD係於其上表面保持被加工物W。平台PD具有下部電極LE及靜電吸盤ESC。下部電極LE包含第1平板418a及第2平板418b。第1平板418a及第2平板418b係包含例如鋁之類金屬,且呈現大致圓盤形狀。第2平板418b係設置於第1平板418a上,且電性連接於第1平板418a。 於第2平板418b上設置有靜電吸盤ESC。靜電吸盤ESC係於介電膜內內置有電極。於靜電吸盤ESC之電極,經由開關423電性連接有直流電源422。該靜電吸盤ESC係利用藉由來自直流電源422之直流電壓所產生之庫侖力吸附被加工物W。藉此,靜電吸盤ESC可保持被加工物W。 於第2平板418b之周緣部上,以包圍被加工物W之邊緣及靜電吸盤ESC之方式配置有聚焦環FR。聚焦環FR係為提昇蝕刻之均勻性而設置。聚焦環FR係包含藉由蝕刻對象之膜之材料而適當選擇之材料,且例如可包含石英。 於第2平板418b之內部設置有流路424。對於流路424,自設置於腔室本體412之外部之冷卻器單元經由管426a供給冷媒。供給至流路424之冷媒係經由管426b返回至冷卻器單元。以此方式,使冷媒於流路424與冷卻器單元之間循環。藉由控制該冷媒之溫度而控制藉由靜電吸盤ESC所支持之被加工物W之溫度。 又,於電漿處理裝置400設置有氣體供給管路428。氣體供給管路428係將來自傳熱氣體供給機構之傳熱氣體例如He氣體供給至靜電吸盤ESC之上表面與被加工物W之背面之間。 又,電漿處理裝置400具備上部電極430。上部電極430係於平台PD之上方,與該平台PD對向配置。下部電極LE與上部電極430係彼此大致平行地設置。上部電極430係介隔絕緣遮蔽構件432支持於腔室本體412之上部。上部電極430可包含頂板434及支持體436。頂板434係面向腔室412c。於該頂板434設置有複數個氣體噴出孔434a。頂板434例如可由矽、SiC形成。或者頂板434可具有於鋁製母材之表面設置有陶瓷之皮膜之結構。 支持體436係支持頂板434且使之裝卸自如者,且例如可包含鋁之類導電性材料。於支持體436之內部設置有氣體擴散室436a。自該氣體擴散室436a,與氣體噴出孔434a連通之複數個氣體通流孔436b延伸至下方。又,於支持體436,形成有將處理氣體引導至氣體擴散室436a之氣體導入口436c,且於該氣體導入口436c連接有氣體供給管438。 於氣體供給管438,經由閥群442及流量控制器群444連接有氣體源群440。氣體源群440包含含氫氣體之一種以上之氣體源。氣體源群440不僅包含含氫氣體之源,而且亦可包含稀有氣體之源。 閥群442包含複數個閥,且流量控制器群444包含質量流量控制器之類複數個流量控制器。氣體源群440之一個以上之氣體源分別經由閥群442之對應之閥及流量控制器群444之對應之流量控制器而連接於氣體供給管438。 又,於電漿處理裝置400中,沿腔室本體412之內壁裝卸自如地設置有積存物遮罩446。積存物遮罩446亦設置於支持部414之外周。積存物遮罩446係防止蝕刻副產物附著於腔室本體412者,且可藉由將Y2 O3 等陶瓷被覆於鋁材而構成。 於腔室本體412之底部側、且支持部414與腔室本體412之側壁之間設置有隔板448。於隔板448,形成有於板厚方向上貫通之複數個貫通孔。隔板448例如可藉由將Y2 O3 等陶瓷被覆於鋁材而構成。於該隔板448之下方且腔室本體412設置有排氣口412e。於排氣口412e,經由排氣管452連接有排氣裝置450。排氣裝置450具有渦輪分子泵等真空泵,且可將腔室412c之壓力以所需之真空度進行減壓。又,於腔室本體412之側壁設置有被加工物W之搬入搬出口412g,且該搬入搬出口412g能夠藉由閘閥454而開閉。 又,電漿處理裝置400更具備第1高頻電源462及第2高頻電源464。第1高頻電源462係產生用於產生電漿之第1高頻之電源,例如產生27 MHz~100 MHz頻率之第1高頻。第1高頻電源462係經由匹配器466連接於上部電極430。匹配器466具有用以使第1高頻電源462之輸出阻抗與負載側之輸入阻抗匹配之電路。再者,第1高頻電源462亦可經由匹配器466連接於下部電極LE。 第2高頻電源464係用以將活性物質吸引至被加工物W、即產生偏壓用之第2高頻之電源,例如產生400 kHz~13.56 MHz之範圍內之頻率之第2高頻。第2高頻電源464係經由匹配器468連接於下部電極LE。匹配器468具有用以使第2高頻電源464之輸出阻抗與負載側之輸入阻抗匹配之電路。 電漿處理裝置400係將來自氣體源群440之含氫氣體供給至腔室412c內。又,將腔室412c之壓力進行減壓。又,藉由利用來自第1高頻電源462之高頻所產生之電場而於腔室412c內激發含氫氣體。藉此產生電漿。進而,藉由利用來自第2高頻電源464之高頻所產生之偏壓而對於被加工物W吸引電漿中之離子。因此,電漿處理裝置400能夠執行被加工物W之濺鍍蝕刻。 以下,對為評價製造方法MT而進行之實驗進行說明。於實驗中,使用上述製造系統100於基板SB上形成基底膜IS,繼而,進行對於基底膜IS之電漿灰化,繼而,於基底膜IS上形成多層膜ML及遮罩MK,繼而,進行多層膜ML之電漿蝕刻。再者,以下表示電漿灰化(步驟ST2)及電漿蝕刻(步驟ST4)各自之條件。再者,於步驟ST4中,依序進行自Ru形成之第15層L15之電漿蝕刻、自Ta形成之第14層L14之電漿蝕刻、及自第13層L13至第1層L1為止之多層電漿蝕刻。自第13層L13至第1層L1為止之多層電漿蝕刻係交替地反覆進行5秒鐘之使用第1氣體之電漿蝕刻與5秒鐘之使用第2氣體之電漿蝕刻。使用第1氣體之電漿蝕刻之反覆次數及使用第2氣體之電漿蝕刻之反覆次數分別為25次。 <步驟ST2之條件> ∙腔室212c之壓力:150 mTorr(20 Pa) ∙O2 氣體流量:280 sccm ∙Ar氣體流量:360 sccm ∙微波輸出:3500 W ∙平台溫度:300℃ ∙處理時間:300秒 <步驟ST4之條件> 1.自Ru形成之第15層L15之電漿蝕刻 ∙腔室412c之壓力:10 mTorr~30 mTorr(1.333 Pa~4 Pa) ∙H2 氣體流量:100 sccm ∙N2 氣體:50 sccm ∙Ne氣體:50 sccm~250 sccm ∙處理時間:100秒 ∙第1高頻之功率:200 W ∙第2高頻之功率:0 W~800 W 2.自Ta形成之第14層L14之電漿蝕刻 ∙腔室412c之壓力:10 mTorr~30 mTorr(1.333 Pa~4 Pa) ∙Kr氣體流量:200 sccm ∙處理時間:25秒 ∙第1高頻之功率:200 W ∙第2高頻之功率:0 W~800 W 3.自第13層L13至第1層L1為止之多層電漿蝕刻 ∙腔室412c之壓力:10 mTorr(1.333 Pa) ∙第1氣體 CH4 氣體流量:30 sccm Kr氣體:170 sccm ∙第2氣體 H2 氣體流量:100 sccm N2 氣體:50 sccm Ne氣體:50 sccm~250 sccm ∙第1高頻之功率:200 W ∙第2高頻之功率:800 W 又,為了比較而進行比較實驗。比較實驗係除了省略步驟ST2之外,進行與上述實驗相同之處理。 繼而,利用光學顯微鏡觀察利用實驗製作而成之樣品及利用比較實驗製作而成之樣品。其結果,於進行包含步驟ST2之處理之實驗中,未觀察到多層膜ML之剝落及電弧。另一方面,於比較實驗中觀察到多層膜ML之剝落及電弧。因此,確認製造方法MT之有用性。 以上,對實施形態進行了說明,但並不限定於上述實施形態,而可構成各種變化態樣。例如,圖6所示之磁阻元件係具有MTJ(Magnetic Tunnel Junction,磁穿隧接面)結構,且用於磁阻記憶體之元件。然而,藉由製造方法MT所製造之磁阻元件並不限定於具有MTJ結構之磁阻元件,亦可為具有自旋閥結構之磁阻元件。又,藉由製造方法MT所製造之磁阻元件並不限定於用於磁阻記憶體之元件,亦可為用於磁頭之元件。 又,於第2處理模組110b中,亦可代替使用微波激發氣體之電漿處理裝置而使用電容耦合型、感應耦合型之類任意類型之電漿處理裝置。又,於第4處理模組110h中,亦可代替電容耦合型之電漿處理裝置而採用使用有微波之類表面波之電漿處理裝置、感應耦合型之電漿處理裝置之類任意類型之電漿處理裝置。 進而,製造系統100係將第4處理模組110h連接於搬送模組108,但第4處理模組110h亦可自搬送模組108分離。
100‧‧‧製造系統102‧‧‧加載模組102c‧‧‧搬送腔室102t‧‧‧搬送裝置104‧‧‧加載互鎖模組104c‧‧‧腔室106‧‧‧加載互鎖模組106c‧‧‧腔室108‧‧‧搬送模組108c‧‧‧搬送腔室108t‧‧‧搬送裝置110a‧‧‧處理模組110b‧‧‧處理模組110c‧‧‧處理模組110d‧‧‧處理模組110e‧‧‧處理模組110f‧‧‧處理模組110g‧‧‧處理模組110h‧‧‧處理模組112‧‧‧控制部114‧‧‧台116‧‧‧容器200‧‧‧電漿處理裝置212‧‧‧腔室本體212b‧‧‧底部212c‧‧‧腔室212h‧‧‧排氣孔212s‧‧‧側壁212t‧‧‧頂部214‧‧‧天線216‧‧‧同軸波導管216a‧‧‧外側導體216b‧‧‧內側導體218‧‧‧介電窗220‧‧‧平台220a‧‧‧下部電極220b‧‧‧靜電吸盤220g‧‧‧流路224‧‧‧導入部224a‧‧‧環狀管224b‧‧‧管224h‧‧‧氣體噴射孔226‧‧‧密封構件228‧‧‧微波產生器230‧‧‧調諧器232‧‧‧波導管234‧‧‧模式轉換器236‧‧‧冷卻套238‧‧‧介電板240‧‧‧槽板246‧‧‧支持部248‧‧‧支持部250‧‧‧排氣路252‧‧‧隔板254‧‧‧排氣管256a‧‧‧壓力調整器256b‧‧‧排氣裝置258‧‧‧高頻電源260‧‧‧匹配單元262‧‧‧供電棒264‧‧‧直流電源266‧‧‧開關270‧‧‧管272‧‧‧管274‧‧‧管280‧‧‧氣體供給系統282‧‧‧氣體源群284‧‧‧流量控制器群286‧‧‧閥群300‧‧‧濺鍍裝置312‧‧‧腔室本體312c‧‧‧腔室314‧‧‧排氣裝置316‧‧‧平台316a‧‧‧基底部316b‧‧‧靜電吸盤318‧‧‧平台驅動機構318a‧‧‧心軸318b‧‧‧驅動裝置320‧‧‧靶322a‧‧‧載具322b‧‧‧絕緣構件324‧‧‧電源326‧‧‧磁鐵330‧‧‧氣體供給部330a‧‧‧氣體源330b‧‧‧流量控制器330c‧‧‧氣體導入部400‧‧‧電漿處理裝置412‧‧‧腔室本體412c‧‧‧腔室412e‧‧‧排氣口412g‧‧‧搬入搬出口414‧‧‧支持部418a‧‧‧第1平板418b‧‧‧第2平板422‧‧‧直流電源423‧‧‧開關424‧‧‧流路426a‧‧‧管426b‧‧‧管428‧‧‧氣體供給管路430‧‧‧上部電極432‧‧‧絕緣遮蔽構件434‧‧‧頂板434a‧‧‧氣體噴出孔436‧‧‧支持體436a‧‧‧氣體擴散室436b‧‧‧氣體通流孔436c‧‧‧氣體導入口438‧‧‧氣體供給管440‧‧‧氣體源群442‧‧‧閥群444‧‧‧流量控制器群446‧‧‧積存物遮罩448‧‧‧隔板450‧‧‧排氣裝置452‧‧‧排氣管454‧‧‧閘閥462‧‧‧第1高頻電源464‧‧‧第2高頻電源466‧‧‧匹配器468‧‧‧匹配器AP1‧‧‧開口AP2‧‧‧開口AX1‧‧‧軸線ESC‧‧‧靜電吸盤F2‧‧‧聚焦環GV‧‧‧閘閥HT‧‧‧加熱器IS‧‧‧基底膜L1‧‧‧第1層L2‧‧‧第2層L3‧‧‧第3層L4‧‧‧第4層L5‧‧‧第5層L6‧‧‧第6層L7‧‧‧第7層L8‧‧‧第8層L9‧‧‧第9層L10‧‧‧第10層L11‧‧‧第11層L12‧‧‧第12層L13‧‧‧第13層L14‧‧‧第14層L15‧‧‧第15層LE‧‧‧下部電極MK‧‧‧遮罩ML‧‧‧多層膜MT‧‧‧磁阻元件之製造方法PD‧‧‧平台PLA‧‧‧電漿PLE‧‧‧電漿RD‧‧‧驅動裝置RS1‧‧‧旋轉軸RS2‧‧‧旋轉軸SB‧‧‧基板SDC‧‧‧直流電源SH1‧‧‧擋板SH2‧‧‧擋板SL1‧‧‧密封構件ST1‧‧‧步驟ST2‧‧‧步驟ST3‧‧‧步驟ST4‧‧‧步驟W‧‧‧被加工物W1‧‧‧第1被加工物W3‧‧‧第3被加工物Z2‧‧‧軸線
圖1係表示一實施形態之磁阻元件之製造方法之流程圖。 圖2係例示於圖1所示之步驟ST1中於基板上製作而成之基底膜之圖。 圖3係表示圖1所示之步驟ST2中之電漿灰化之圖。 圖4係例示於圖1所示之步驟ST3中製作而成之被加工物之圖。 圖5係表示圖1所示之步驟ST4中之電漿蝕刻之圖。 圖6係例示圖1所示之步驟ST4執行後之多層膜之圖。 圖7係概略性地表示一實施形態之磁阻元件之製造系統之圖。 圖8係例示能夠用作第2處理模組之電漿處理裝置之圖。 圖9係例示能夠用作第3處理模組之濺鍍裝置之圖。 圖10(a)、(b)係表示自平台側觀察所得之濺鍍裝置之擋板之俯視圖。 圖11係例示能夠用作第4處理模組之電漿處理裝置之圖。
MT‧‧‧磁阻元件之製造方法
ST1‧‧‧步驟
ST2‧‧‧步驟
ST3‧‧‧步驟
ST4‧‧‧步驟

Claims (7)

  1. 一種磁阻元件之製造方法,其包含如下步驟: 於基板上形成包含矽、氧、及碳之基底膜; 使用含氧氣體之電漿,對上述基底膜執行電漿灰化; 於經灰化之上述基底膜上,形成包含金屬層及磁性層之多層膜;及 使用含氫氣體之電漿,對上述多層膜執行電漿蝕刻。
  2. 如請求項1之磁阻元件之製造方法,其中上述基底膜係藉由使用含有矽及碳之氣體之化學氣相沈積法而形成。
  3. 如請求項2之磁阻元件之製造方法,其中上述含有矽及碳之氣體包含四乙氧基矽烷或甲基矽烷。
  4. 如請求項1至3中任一項之磁阻元件之製造方法,其中上述含氫氣體包含H2 、H2 O、烴、醇、酮、醛、及羧酸中之至少一者。
  5. 如請求項1至3中任一項之磁阻元件之製造方法,其中上述金屬層包含釕或鉑。
  6. 如請求項4之磁阻元件之製造方法,其中上述金屬層包含釕或鉑。
  7. 一種磁阻元件之製造系統,其具備: 搬送模組,其具有能夠減壓之搬送腔室、及設置於該搬送腔室內之用以搬送基板之搬送裝置; 第1處理模組,其係用以於上述基板上形成包含矽、氧、及碳之基底膜; 第2處理模組,其係用以使用含氧氣體之電漿,對上述基底膜進行電漿灰化; 複數個第3處理模組,其等係用以形成包含金屬層及磁性層之多層膜; 第4處理模組,其係用以使用含氫氣體之電漿,對上述多層膜執行電漿蝕刻;及 控制部,其控制上述第1處理模組、上述第2處理模組、複數個上述第3處理模組、及上述第4處理模組; 上述第1處理模組、上述第2處理模組、上述複數個該第3處理模組、及上述第4處理模組係連接於上述搬送模組,且 上述控制部以於上述基板上形成上述基底膜,對上述基底膜進行上述電漿灰化,於經灰化之上述基底膜上形成上述多層膜,且執行上述多層膜之電漿蝕刻之方式控制上述搬送裝置、上述第1處理模組、上述第2處理模組、複數個上述第3處理模組、及上述第4處理模組,且以將具有經灰化之上述基底膜之被加工物於上述電漿灰化後僅經由包含上述搬送腔室之經減壓之空間,搬送至上述複數個第3處理模組中之用以形成上述多層膜中之最下層之處理模組之方式控制上述搬送裝置。
TW106116414A 2016-05-31 2017-05-18 磁阻元件之製造方法及磁阻元件之製造系統 TWI723162B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP??2016-108937 2016-05-31
JP2016108937A JP6244402B2 (ja) 2016-05-31 2016-05-31 磁気抵抗素子の製造方法及び磁気抵抗素子の製造システム

Publications (2)

Publication Number Publication Date
TW201810746A TW201810746A (zh) 2018-03-16
TWI723162B true TWI723162B (zh) 2021-04-01

Family

ID=60418317

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106116414A TWI723162B (zh) 2016-05-31 2017-05-18 磁阻元件之製造方法及磁阻元件之製造系統

Country Status (4)

Country Link
US (1) US20170346001A1 (zh)
JP (1) JP6244402B2 (zh)
KR (1) KR102313860B1 (zh)
TW (1) TWI723162B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7151368B2 (ja) * 2018-10-19 2022-10-12 東京エレクトロン株式会社 酸化処理モジュール、基板処理システム及び酸化処理方法
JP7208767B2 (ja) * 2018-11-13 2023-01-19 東京エレクトロン株式会社 磁気抵抗素子の製造方法及び製造装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008065944A (ja) * 2006-09-08 2008-03-21 Ulvac Japan Ltd 磁性層パターンの形成方法、磁気抵抗素子の製造方法、及び磁気記憶媒体の製造方法
TW200937691A (en) * 2008-01-29 2009-09-01 Ulvac Inc Process for producing magnetic device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5610105A (en) * 1992-10-23 1997-03-11 Vlsi Technology, Inc. Densification in an intermetal dielectric film
JP3024747B2 (ja) * 1997-03-05 2000-03-21 日本電気株式会社 半導体メモリの製造方法
US6028014A (en) * 1997-11-10 2000-02-22 Lsi Logic Corporation Plasma-enhanced oxide process optimization and material and apparatus therefor
JP2004303309A (ja) * 2003-03-31 2004-10-28 Hitachi Ltd 磁気抵抗効果ヘッド及びその製造方法
JP4578507B2 (ja) * 2007-07-02 2010-11-10 東京エレクトロン株式会社 半導体装置の製造方法、半導体製造装置及び記憶媒体
KR101271353B1 (ko) * 2008-03-07 2013-06-04 캐논 아네르바 가부시키가이샤 자기 저항 소자의 제조 방법 및 자기 저항 소자의 제조 장치
US20100304504A1 (en) * 2009-05-27 2010-12-02 Canon Anelva Corporation Process and apparatus for fabricating magnetic device
CN104995683B (zh) * 2013-03-15 2018-03-23 英特尔公司 包括嵌入式磁性隧道结的逻辑芯片
JP6489480B2 (ja) * 2014-06-12 2019-03-27 パナソニックIpマネジメント株式会社 不揮発性記憶装置およびその製造方法
US10003014B2 (en) * 2014-06-20 2018-06-19 International Business Machines Corporation Method of forming an on-pitch self-aligned hard mask for contact to a tunnel junction using ion beam etching
US10483460B2 (en) * 2015-10-31 2019-11-19 Everspin Technologies, Inc. Method of manufacturing a magnetoresistive stack/ structure using plurality of encapsulation layers
US9564577B1 (en) * 2015-11-16 2017-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM device and fabrication method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008065944A (ja) * 2006-09-08 2008-03-21 Ulvac Japan Ltd 磁性層パターンの形成方法、磁気抵抗素子の製造方法、及び磁気記憶媒体の製造方法
TW200937691A (en) * 2008-01-29 2009-09-01 Ulvac Inc Process for producing magnetic device

Also Published As

Publication number Publication date
KR102313860B1 (ko) 2021-10-19
JP6244402B2 (ja) 2017-12-06
JP2017216351A (ja) 2017-12-07
US20170346001A1 (en) 2017-11-30
TW201810746A (zh) 2018-03-16
KR20170135709A (ko) 2017-12-08

Similar Documents

Publication Publication Date Title
JP6199250B2 (ja) 被処理体を処理する方法
US10734201B2 (en) Substrate processing apparatus
KR101846049B1 (ko) Cu 배선의 제조 방법 및 기억 매체
TWI606509B (zh) 金屬層之蝕刻方法
KR20160068668A (ko) Cu 배선의 형성 방법 및 성막 시스템, 기억 매체
CN107622945B (zh) 等离子体蚀刻方法、等离子体蚀刻装置和基板载置台
TW201703074A (zh) 蝕刻磁性層之方法
KR20170049420A (ko) 천이 금속막의 에칭 방법 및 기판 처리 장치
KR102526306B1 (ko) 반도체 제조 방법 및 플라즈마 처리 장치
JP2014183184A (ja) コバルト及びパラジウムを含む膜をエッチングする方法
TWI723162B (zh) 磁阻元件之製造方法及磁阻元件之製造系統
TWI791106B (zh) 處理系統及處理方法
KR20230124008A (ko) 기판 처리 방법 및 기판 처리 장치
WO2017018256A1 (ja) 多層膜をエッチングする方法
CN108511389B (zh) 半导体制造方法和等离子体处理装置
JP5825948B2 (ja) 基板処理装置及び半導体装置の製造方法
US11832524B2 (en) Method for processing substrate, processing apparatus, and processing system
WO2022059440A1 (ja) エッチング方法、プラズマ処理装置、及び基板処理システム
TW202113105A (zh) 成膜裝置
JP2023516588A (ja) Euvパターニングにおける欠陥低減のための多層ハードマスク
WO2000024047A1 (fr) Appareil de fabrication de semiconducteurs