KR20180034407A - 다층막을 에칭하는 방법 - Google Patents
다층막을 에칭하는 방법 Download PDFInfo
- Publication number
- KR20180034407A KR20180034407A KR1020187001774A KR20187001774A KR20180034407A KR 20180034407 A KR20180034407 A KR 20180034407A KR 1020187001774 A KR1020187001774 A KR 1020187001774A KR 20187001774 A KR20187001774 A KR 20187001774A KR 20180034407 A KR20180034407 A KR 20180034407A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- multilayer film
- pressure
- gas
- etching
- Prior art date
Links
- 238000005530 etching Methods 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 title claims description 71
- 238000012545 processing Methods 0.000 claims abstract description 81
- 229910052751 metal Inorganic materials 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 12
- 239000000696 magnetic material Substances 0.000 claims abstract description 8
- 238000000992 sputter etching Methods 0.000 claims description 40
- 230000008569 process Effects 0.000 claims description 36
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- 229910052697 platinum Inorganic materials 0.000 claims description 5
- 229910052749 magnesium Inorganic materials 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 229910052742 iron Inorganic materials 0.000 claims description 3
- 150000002739 metals Chemical class 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 229910052759 nickel Inorganic materials 0.000 claims 1
- 238000005336 cracking Methods 0.000 abstract description 19
- 239000010408 film Substances 0.000 description 99
- 239000007789 gas Substances 0.000 description 72
- 230000007547 defect Effects 0.000 description 16
- 239000010409 thin film Substances 0.000 description 12
- 150000002500 ions Chemical class 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 239000003507 refrigerant Substances 0.000 description 8
- 238000002474 experimental method Methods 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 230000005415 magnetization Effects 0.000 description 5
- 229910019236 CoFeB Inorganic materials 0.000 description 4
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 239000004215 Carbon black (E152) Substances 0.000 description 3
- 230000005290 antiferromagnetic effect Effects 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 229930195733 hydrocarbon Natural products 0.000 description 3
- 150000002430 hydrocarbons Chemical class 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000005291 magnetic effect Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000002826 coolant Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
- C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H01L43/08—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
- H10N50/85—Magnetic active materials
Abstract
금속 자성 재료로 형성된 층을 포함하는 다층막의 에칭에서, 다층막의 박리 및/또는 균열을 억제한다. 일 실시 형태에서는, 플라즈마 처리 장치의 처리 용기의 내부의 압력이 비교적 높은 압력인 제 1 압력으로 설정된 상태에서, 금속 자성 재료로 형성된 층을 포함하는 다층막이 에칭된다. 다음에, 처리 용기의 내부의 압력이 제 1 압력보다 낮은 제 2 압력으로 설정된 상태에서, 다층막이 더 에칭된다.
Description
본 발명은 플라즈마 처리 장치를 이용하여, 금속 자성 재료로 형성된 층을 포함하는 다층막을 에칭하는 방법에 관한 것이다.
전자 디바이스 등의 제조 과정에서는, 미세 구조를 형성하기 위해, 플라즈마 에칭이 행해진다. 플라즈마 에칭에는, 활성종에 의한 반응을 주로 이용하는 에칭과, 이온의 충격을 주로 이용하는 스퍼터 에칭이 있다. 특히, 스퍼터 에칭은 금속 재료라고 하는 난에칭(에칭이 어려운) 재료의 에칭에 이용되고 있다.
스퍼터 에칭에서는 통상, 플라즈마 처리 장치의 처리 용기의 내부의 압력이 10mTorr 이하의 저압으로 설정된다. 저압 조건 하에서는, 이온의 에너지 및 직진성이 높아지므로, 높은 에칭 레이트 및 높은 에칭의 이방성이 얻어진다. 이러한 저압 조건 하의 에칭에 대해서는, 예를 들면 특허문헌 1에 기재되어 있다.
그런데, 금속 자성 재료로 형성된 층을 포함하는 다층막도 난에칭 재료를 포함하고 있으므로, 당해 다층막의 에칭에도 스퍼터 에칭을 이용할 수 있다. 또, 이러한 다층막의 에칭은, 예를 들면 MRAM(Magnetoresistive Random Access Memory) 등의 자기 기억 디바이스의 제조에서 행해질 수 있다.
그러나, 상기의 다층막에 대해 저압 조건 하에서의 스퍼터 에칭을 행하면, 다층막의 박리 및/또는 다층막의 균열이 생기는 경우가 있다. 스퍼터 에칭에는, 이러한 박리 및 균열을 억제하는 것이 요구되지만, 에칭 레이트의 저하 및 에칭의 이방성의 저하를 억제하는 것이 필요하다.
일 형태에서는, 플라즈마 처리 장치를 이용하여 피처리체의 다층막을 에칭하는 방법이 제공된다. 피처리체는 금속 자성 재료로 형성된 층을 포함하는 다층막, 및 다층막 상에 마련된 마스크를 가진다. 이 방법은 (i) 플라즈마 처리 장치의 처리 용기의 내부의 압력이 제 1 압력으로 설정된 상태에서, 다층막에 대해 스퍼터 에칭을 실행하는 제 1 공정과, (ii) 플라즈마 처리 장치의 처리 용기의 내부의 압력이 제 1 압력보다 낮은 제 2 압력으로 설정된 상태에서, 제 1 공정에서 처리된 다층막에 대해 스퍼터 에칭을 실행하는 제 2 공정을 포함한다.
저압 조건 하에서의 스퍼터 에칭에 의해 다층막의 박리 및/또는 균열이 생기는 원인은 이하와 같이 추측된다. 다층막 내의 상이한 막 사이의 계면, 또는 다층막과 당해 다층막의 하지의 사이의 계면에는 유기 불순물이 혼입하는 일이 있다. 이 유기 불순물이 플라즈마 중에 생성된 활성종과 반응하면, 계면에서 기체가 발생하여, 기체를 포함하는 결함이 형성된다. 이 결함 내의 압력과 처리 용기의 내부의 압력의 차이가 크면 즉, 저압 조건 하에서는 결함 내의 기체가 팽창하여 다층막에 큰 응력을 인가한다. 그 결과, 다층막의 박리 및/또는 균열이 생기는 것이라고 추측된다.
상기 일 형태에 따른 방법의 제 1 공정에서는, 처리 용기의 내부의 압력이, 비교적 고압으로 설정된다. 즉, 결함의 내부의 압력과 처리 용기 내의 내부의 압력의 차이가 저감된다. 따라서, 제 1 공정에 의하면, 스퍼터 에칭 중의 결함 내의 기체의 팽창이 억제된다. 또한, 제 1 공정에 의하면, 스퍼터 에칭 중에 결함 내의 기체가 다층막으로부터 누설된다. 따라서, 제 1 공정 및 후속하는 제 2 공정에서의 스퍼터 에칭 중의 다층막의 박리 및 다층막의 균열이 억제된다. 또한, 이 방법에서는, 제 1 공정이 실행된 후에, 제 2 공정에서 비교적 저압의 조건 하에서 스퍼터 에칭이 더 실행된다. 따라서, 높은 에칭 레이트가 얻어지고, 다층막의 적층 방향에 대해 높은 이방성을 가진 에칭이 실현된다.
일 실시 형태에서는, 제 1 압력은 2㎩(15mTorr) 이상의 압력으로 설정되어도 좋다. 또한, 일 실시 형태에서는, 제 2 압력은 1.333㎩(10mTorr) 이하의 압력으로 설정되어도 좋다. 또한, 일 실시 형태에 있어서, 다층막은 Ru, Ta, Pt, Pd, Ti, Mg, Al, Ag, Au, Cu, W, Co, Fe, 및, Ni로부터 선택되는 2종 이상의 금속을 포함하고 있어도 좋다. 또한, 일 실시 형태에서는, 처리 용기 내에는, 하부 전극을 포함하는 탑재대가 마련되어 있고, 제 1 공정에서, 피처리체가 탑재대 상에 탑재된 상태에서, 하부 전극에 바이어스를 위한 고주파가 공급된다. 즉, 제 1 공정에서는, 스퍼터 에칭을 위해 비교적 고압의 조건이 설정되고, 또한, 스퍼터 에칭에서의 이온의 인입을 위해, 고주파가 이용된다.
일 실시 형태에서는, 제 1 공정은 다층막의 막 두께가 31㎚ 이하로 될 때까지 실행된다. 제 1 공정에서 다층막의 막 두께가 31㎚ 이하로 될 때까지 에칭됨으로써, 제 1 공정의 실행 중에 결함 내의 기체가 다층막으로부터 누설되기 보다 쉬워진다. 따라서, 다층막의 박리 및 다층막의 균열이 더 억제된다.
이상 설명한 바와 같이, 에칭에 의한 다층막의 박리 및 균열이 억제되고, 또한, 에칭 레이트의 저하 및 에칭의 이방성의 저하가 억제된다.
도 1은 일 실시 형태에 따른 다층막을 에칭하는 방법을 나타내는 흐름도이다.
도 2는 도 1에 나타내는 방법을 적용 가능한 일례의 피처리체의 일부를 나타내는 단면도이다.
도 3은 도 1에 나타내는 방법을 실행할 수 있는 플라즈마 처리 장치의 일례를 개략적으로 나타내는 도면이다.
도 4는 다층막 ML과 절연막 IS의 사이에 기체를 포함하는 결함 D가 형성된 상태의 피처리체의 일부를 나타내는 단면도이다.
도 5는 도 1에 나타내는 방법의 공정 ST1의 실행의 종료 시점에서의 피처리체의 일부를 나타내는 단면이다.
도 6은 도 1에 나타내는 방법의 공정 ST2의 실행의 종료 시점에서의 피처리체의 일부를 나타내는 단면이다.
도 7은 실험의 제조건 및 결과를 나타내는 표이다.
도 8은 각 샘플의 스퍼터 에칭 중의 각종 파장의 광의 강도의 시간 변화를 나타낸 그래프이다.
도 9는 각 샘플의 스퍼터 에칭 중의 각종 파장의 광의 강도의 시간 변화를 나타낸 그래프이다.
도 2는 도 1에 나타내는 방법을 적용 가능한 일례의 피처리체의 일부를 나타내는 단면도이다.
도 3은 도 1에 나타내는 방법을 실행할 수 있는 플라즈마 처리 장치의 일례를 개략적으로 나타내는 도면이다.
도 4는 다층막 ML과 절연막 IS의 사이에 기체를 포함하는 결함 D가 형성된 상태의 피처리체의 일부를 나타내는 단면도이다.
도 5는 도 1에 나타내는 방법의 공정 ST1의 실행의 종료 시점에서의 피처리체의 일부를 나타내는 단면이다.
도 6은 도 1에 나타내는 방법의 공정 ST2의 실행의 종료 시점에서의 피처리체의 일부를 나타내는 단면이다.
도 7은 실험의 제조건 및 결과를 나타내는 표이다.
도 8은 각 샘플의 스퍼터 에칭 중의 각종 파장의 광의 강도의 시간 변화를 나타낸 그래프이다.
도 9는 각 샘플의 스퍼터 에칭 중의 각종 파장의 광의 강도의 시간 변화를 나타낸 그래프이다.
이하, 도면을 참조하여 여러 실시 형태에 대해 상세히 설명한다. 또, 각 도면에서 동일 또는 상당한 부분에 대해서는 동일한 부호를 부여하는 것으로 한다.
도 1은 일 실시 형태에 따른 다층막을 에칭하는 방법을 나타내는 흐름도이다. 도 1에 나타내는 방법 MT는 플라즈마 처리 장치를 이용하여, 금속 자성 재료로 형성되는 층을 포함하는 다층막을 에칭하는 방법이다.
도 2는 도 1에 나타내는 방법을 적용 가능한 일례의 피처리체의 일부를 나타내는 단면도이다. 도 2에 나타내는 바와 같이, 피처리체, 즉 웨이퍼 W는 기판 SB, 절연막 IS, 다층막 ML, 및 마스크 MK를 포함하고 있다. 웨이퍼 W는, 예를 들면 MRAM(Magnetoresistive Random Access Memory)을 제조하는 과정에서 얻어지는 것이다. 절연막 IS는 기판 SB 상에 마련되어 있다. 절연막 IS는, 예를 들면 산화실리콘 또는 질화실리콘으로 구성되어 있다. 이 절연막 IS 상에는 다층막 ML이 형성되어 있다.
다층막 ML은, 복수의 층을 가지고 있고, 금속 자성 재료로 형성된 층을 포함하고 있다. 예를 들면, 도 2에 나타내는 바와 같이, 다층막 ML은 제 1 층 L1 ~ 제 15 층 L15의 15개의 층을 가지고 있다. 제 1 층 L1 ~ 제 15 층 L15의 각각은 금속층이다. 제 1 층 L1은 최하층, 즉, 절연막 IS의 가장 가까이에 마련된 층이고, Ta로 형성되어 있다. 제 2 층 L2는, 제 1 층 L1 상에 설치되어 있고, Ru로 형성되어 있다. 제 3 층 L3은, 제 2 층 L2 상에 마련되어 있고, Ta로 형성되어 있다. 제 4 층 L4는, 제 3 층 L3 상에 마련되어 있고, Pt로 형성되어 있다. 제 5 층 L5는, 제 4 층 L4 상에 마련되어 있고, Pt 및 Co로 형성되어 있다. 제 6 층 L6은, 제 5 층 L5 상에 마련되어 있고, Co로 형성되어 있다. 제 7 층 L7은, 제 6 층 L6 상에 마련되어 있고, Ru로 형성되어 있다. 제 8 층 L8은, 제 7 층 L7 상에 마련되어 있고, Pt 및 Co로 형성되어 있다. 제 9 층 L9는, 제 8 층 L8 상에 마련되어 있고, Co로 형성되어 있다. 제 10 층 L10은, 제 9 층 L9 상에 마련되어 있고, Ta로 형성되어 있다. 제 11 층 L11은, 제 10 층 L10 상에 마련되어 있고, CoFeB로 형성되어 있다. 제 12 층 L12는, 제 11 층 L11 상에 마련되어 있고, MgO로 형성된다. 제 13 층 L13은, 제 12 층 L12 상에 마련되어 있고, CoFeB로 형성되어 있다. 제 14 층 L14는, 제 13 층 L13 상에 마련되어 있고, Ta로 형성되어 있다. 제 15 층 L15는, 제 14 층 L14 상에 마련되어 있고, Ru로 형성되어 있다. 제 5 층 L5 및 제 8 층 L8은 Pt 박막과 Co 박막이 교대로 적층된 구조를 가지고 있다. 구체적으로, 제 5 층 L5는 6층의 Pt 박막과 6층의 Co 박막이 교대로 적층된 구조를 가지고 있고, 제 8 층 L8은 2층의 Pt와 2층의 Co가 교대로 적층된 구조를 가지고 있다.
다층막 ML의 제 1 층 L1과 제 2 층 L2는 하부 전극을 구성하고 있다. 제 3 층 L3과 제 4 층 L4는 상층에 막을 더 성장시키기 위한 시드층이다. 제 5 층 L5와 제 6 층 L6은 반강자성층(反强磁性層)을 구성하고 있다. 제 7 층 L7은 반강자성층과 상층의 자화 고정층의 사이의 스페이서로서 이용된다. 제 8 층 L8, 제 9 층 L9, 제 10 층 L10, 및 제 11 층 L11은 자화 고정층을 구성하고 있다. 제 12 층 L12는 터널 배리어층이고, 제 13 층 L13은 자화 자유층이다. 제 14 층 L14와 제 15 층 L15는 상부 전극을 구성하고 있다. 또한, 상기의 자화 고정층, 터널 배리어층, 및 자화 자유층은 자기 터널 접합(MTJ)을 구성하고 있다.
이하, 다층막 ML의 각 층의 두께를 예시한다. 제 1 층 L1의 두께는 5㎚, 제 2 층 L2의 두께는 5㎚, 제 3 층 L3의 두께는 10㎚, 제 4 층 L4의 두께는 5㎚, 제 5 층 L5의 두께는 4.8㎚, 제 6 층 L6의 두께는 0.5㎚, 제 7 층 L7의 두께는 0.9㎚, 제 8 층 L8의 두께는 1.6㎚, 제 9 층 L9의 두께는 0.5㎚, 제 10 층 L10의 두께는 0.4㎚, 제 11 층 L11의 두께는 1.2㎚, 제 12 층 L12의 두께는 1.3㎚, 제 13 층 L13의 두께는 1.6㎚, 제 14 층 L14의 두께는 5㎚, 제 15 층 L15의 두께는 5㎚이다.
다층막 ML 상에는 마스크 MK가 마련되어 있다. 마스크 MK는 금속 함유막으로 제작된 마스크이다. 금속 함유막은, 예를 들면 Ta 또는 TiN 등으로 구성된다. 마스크 MK의 패턴은 플라즈마 에칭에 의해 형성될 수 있다.
또, 도 2에 나타낸 웨이퍼 W의 구성 및 상술한 각 층의 두께는 일례이며, 방법 MT의 적용 대상은 도 2에 나타낸 웨이퍼 W에 한정되는 것은 아니다. 또한, 다층막 ML의 각 층은 Ru, Ta, Pt, Pd, Ti, Mg, Al, Ag, Au, Cu, W, Co, Fe, 및 Ni 중, 하나 이상의 금속으로 구성되는 층을 포함할 수 있다. 또, 다층막 ML은 이들 재료로부터 선택되는 2종류 이상의 금속의 합금으로 형성되는 층을 포함하고 있어도 좋다.
방법 MT에서는, 도 2에 나타내는 웨이퍼 W와 같은 피처리체가 플라즈마 처리 장치의 처리 용기 내에서 처리된다. 도 3은 도 1에 나타내는 방법 MT를 실행할 수 있는 플라즈마 처리 장치의 일례를 개략적으로 나타내는 도면이다. 도 3에 나타내는 플라즈마 처리 장치(10)는 용량 결합형 플라즈마 처리 장치이며, 대략 원통 모양의 처리 용기(12)를 구비하고 있다. 처리 용기(12)는, 예를 들면 알루미늄으로 구성되어 있다. 이 처리 용기(12)의 내벽면에는 양극 산화 처리가 실시되어 있어도 좋다. 이 처리 용기(12)는 보안 접지되어 있다.
처리 용기(12)의 바닥부 상에는, 대략 원통 모양의 지지부(14)가 마련되어 있다. 지지부(14)는, 예를 들면 절연 재료로 구성되어 있다. 지지부(14)는, 처리 용기(12) 내에서, 처리 용기(12)의 바닥부로부터 연직 방향으로 연장되어 있다. 또한, 처리 용기(12) 내에는 탑재대 PD가 마련되어 있다. 탑재대 PD는 지지부(14)에 의해 지지되어 있다.
탑재대 PD는 그 상면에서 웨이퍼 W를 유지한다. 탑재대 PD는 하부 전극 LE 및 정전 척 ESC를 가지고 있다. 하부 전극 LE는 제 1 플레이트(18a) 및 제 2 플레이트(18b)를 포함하고 있다. 제 1 플레이트(18a) 및 제 2 플레이트(18b)는, 예를 들면 알루미늄이라는 금속으로 구성되어 있고, 대략 원반 형상을 이루고 있다. 제 2 플레이트(18b)는, 제 1 플레이트(18a) 상에 마련되어 있고, 제 1 플레이트(18a)에 전기적으로 접속되어 있다.
제 2 플레이트(18b) 상에는 정전 척 ESC가 마련되어 있다. 정전 척 ESC는 도전막인 전극을 1쌍의 절연층 또는 절연 시트 사이에 배치한 구조를 가지고 있다. 정전 척 ESC의 전극에는, 직류 전원(22)가 스위치(23)를 거쳐서 전기적으로 접속되어 있다. 이 정전 척 ESC는 직류 전원(22)으로부터의 직류 전압에 의해 생긴 쿨롱력 등의 정전력에 의해 웨이퍼 W를 흡착한다. 이것에 의해, 정전 척 ESC는 웨이퍼 W를 유지할 수 있다.
제 2 플레이트(18b)의 주연부 상에는, 웨이퍼 W의 에지 및 정전 척 ESC를 둘러싸도록 포커스 링 FR이 배치되어 있다. 포커스 링 FR은 에칭의 균일성을 향상시키기 위해 마련되어 있다. 포커스 링 FR은 에칭 대상의 막의 재료에 의해 적절히 선택되는 재료로 구성되어 있고, 예를 들면 석영으로 구성될 수 있다.
제 2 플레이트(18b)의 내부에는, 냉매 유로(24)가 마련되어 있다. 냉매 유로(24)는 온도 조절 기구를 구성하고 있다. 냉매 유로(24)에는, 처리 용기(12)의 외부에 마련된 칠러 유닛으로부터 배관(26a)을 거쳐서 냉매가 공급된다. 냉매 유로(24)에 공급된 냉매는 배관(26b)을 거쳐서 칠러 유닛으로 되돌아간다. 이와 같이, 냉매 유로(24)와 칠러 유닛의 사이에서는 냉매가 순환된다. 이 냉매의 온도를 제어하는 것에 의해, 정전 척 ESC에 의해 지지되는 웨이퍼 W의 온도가 제어된다.
또한, 플라즈마 처리 장치(10)에는, 가스 공급 라인(28)이 마련되어 있다. 가스 공급 라인(28)은 전열 가스 공급 기구로부터의 전열 가스, 예를 들면 He 가스를 정전 척 ESC의 상면과 웨이퍼 W의 이면의 사이에 공급한다.
또한, 플라즈마 처리 장치(10)는 상부 전극(30)을 구비하고 있다. 상부 전극(30)은 탑재대 PD의 위쪽에서, 당해 탑재대 PD와 대향 배치되어 있다. 하부 전극 LE와 상부 전극(30)은 서로 대략 평행하게 마련되어 있다. 상부 전극(30)과 탑재대 PD의 사이에는, 웨이퍼 W에 플라즈마 처리를 행하기 위한 처리 공간 S가 제공되고 있다.
상부 전극(30)은, 절연 차폐 부재(32)를 거쳐서 처리 용기(12)의 상부에 지지되어 있다. 일 실시 형태에서는, 상부 전극(30)은 탑재대 PD의 상면, 즉 웨이퍼 탑재면으로부터의 연직 방향에서의 거리가 가변이도록 구성될 수 있다. 상부 전극(30)은 천판(34) 및 지지체(36)를 포함할 수 있다. 천판(34)은 처리 공간 S에 접하고 있다. 이 천판(34)에는 복수의 가스 분출 구멍(34a)이 마련되어 있다. 천판(34)은, 예를 들면, 실리콘, SiC로 형성될 수 있다. 혹은, 천판(34)은 알루미늄제의 모재의 표면에 세라믹스의 피막을 마련한 구조를 가질 수 있다.
지지체(36)는, 천판(34)을 탈착 자유롭게 지지하는 것이고, 예를 들면 알루미늄이라는 도전성 재료로 구성될 수 있다. 이 지지체(36)는 수냉 구조를 가질 수 있다. 지지체(36)의 내부에는 가스 확산실(36a)이 마련되어 있다. 이 가스 확산실(36a)로부터는 가스 분출 구멍(34a)에 연통하는 복수의 가스통류 구멍(36b)이 아래쪽으로 연장되어 있다. 또한, 지지체(36)에는, 가스 확산실(36a)에 처리 가스를 유도하는 가스 도입구(36c)가 형성되어 있고, 이 가스 도입구(36c)에는 가스 공급관(38)이 접속되어 있다.
가스 공급관(38)에는, 밸브군(42) 및 유량 제어기군(44)을 거쳐서 가스 소스군(40)이 접속되어 있다. 가스 소스군(40)은 복수의 가스 소스를 포함하고 있다. 복수의 가스 소스는 방법 MT의 다층막의 에칭에 이용되는 가스 소스를 포함하고 있다. 일례에서는, 가스 소스군(40)은 탄화수소계 가스의 소스 및 희가스의 소스를 포함하고 있다. 가스 소스군(40)은 그 외의 가스용의 소스, 예를 들면 알코올의 소스, 질소 가스의 소스, 및 수소 가스의 소스 등을 포함하고 있어도 좋다.
밸브군(42)은 복수의 밸브를 포함하고 있고, 유량 제어기군(44)은 매스플로우 콘트롤러라는 복수의 유량 제어기를 포함하고 있다. 가스 소스군(40)의 복수의 가스 소스는 각각, 밸브군(42)의 대응하는 밸브 및 유량 제어기군(44)의 대응하는 유량 제어기를 거쳐서 가스 공급관(38)에 접속되어 있다.
또한, 플라즈마 처리 장치(10)에서는, 처리 용기(12)의 내벽을 따라 데포실드(46)가 착탈 자유롭게 마련되어 있다. 데포실드(46)는 지지부(14)의 외주에도 마련되어 있다. 데포실드(46)는 처리 용기(12)에 에칭 부생물이 부착되는 것을 방지하는 것이고, 알루미늄재에 Y2O3 등의 세라믹스를 피복하는 것에 의해 구성될 수 있다.
처리 용기(12)의 바닥부측, 또한, 지지부(14)와 처리 용기(12)의 측벽의 사이에는, 복수의 관통 구멍을 가지는 배기 플레이트(48)가 마련되어 있다. 배기 플레이트(48)는, 예를 들면 알루미늄재에 Y2O3 등의 세라믹스를 피복하는 것에 의해 구성될 수 있다. 이 배기 플레이트(48)의 아래쪽, 또한, 처리 용기(12)에는, 배기구(12e)가 마련되어 있다. 배기구(12e)에는, 배기관(52)을 거쳐서 배기 장치(50)가 접속되어 있다. 배기 장치(50)는, 터보 분자 펌프 등의 진공 펌프를 가지고 있고, 처리 용기(12) 내의 공간을 소망하는 진공도까지 감압할 수 있다. 또한, 처리 용기(12)의 측벽에는 웨이퍼 W의 반입출구(12g)가 마련되어 있고, 이 반입출구(12g)는 게이트 밸브(54)에 의해 개폐 가능하게 되어 있다.
또한, 플라즈마 처리 장치(10)는 제 1 고주파 전원(62) 및 제 2 고주파 전원(64)을 더 구비하고 있다. 제 1 고주파 전원(62)은, 플라즈마 생성을 위한 제 1 고주파를 발생하는 전원이고, 예를 들면 27~100㎒의 주파수의 제 1 고주파를 발생한다. 제 1 고주파 전원(62)은 정합기(66)를 거쳐서 상부 전극(30)에 접속되어 있다. 정합기(66)는 제 1 고주파 전원(62)의 출력 임피던스와 부하측의 입력 임피던스를 정합시키기 위한 회로를 가지고 있다. 또, 제 1 고주파 전원(62)은 정합기(66)를 거쳐서 하부 전극 LE에 접속되어도 좋다.
제 2 고주파 전원(64)은 웨이퍼 W에 활성종을 인입하기 위한, 즉 바이어스용의 제 2 고주파를 발생하는 전원이고, 예를 들면 400㎑~13.56㎒의 범위 내의 주파수의 제 2 고주파를 발생한다. 제 2 고주파 전원(64)은 정합기(68)를 거쳐서 하부 전극 LE에 접속되어 있다. 정합기(68)는 제 2 고주파 전원(64)의 출력 임피던스와 부하측의 입력 임피던스를 정합시키기 위한 회로를 가지고 있다.
또한, 플라즈마 처리 장치(10)는 전원(70)을 더 구비하고 있다. 전원(70)은 상부 전극(30)에 접속되어 있다. 전원(70)은 처리 공간 S 내에 존재하는 양 이온을 천판(34)으로 인입하기 위한 전압을 상부 전극(30)에 인가한다. 일례에서는, 전원(70)은 음의 직류 전압을 발생하는 직류 전원이다. 다른 일례에서는, 전원(70)은 비교적 저주파의 교류 전압을 발생하는 교류 전원이어도 좋다. 전원(70)으로부터 상부 전극(30)으로 인가되는 전압은 -150V 이하의 전압일 수 있다. 즉, 전원(70)에 의해 상부 전극(30)에 인가되는 전압은 절대값이 150V 이상인 음의 전압일 수 있다.
또한, 일 실시 형태에서는, 플라즈마 처리 장치(10)는 제어부 Cnt를 더 구비할 수 있다. 이 제어부 Cnt는 프로세서, 기억부, 입력 장치, 표시 장치 등을 구비하는 컴퓨터이고, 플라즈마 처리 장치(10)의 각 부를 제어한다. 이 제어부 Cnt에서는, 입력 장치를 이용하여 오퍼레이터가 플라즈마 처리 장치(10)를 관리하기 위한 커맨드의 입력 조작 등을 행할 수 있고, 또한, 표시 장치에 의해, 플라즈마 처리 장치(10)의 가동 상황을 가시화하여 표시할 수 있다. 또, 제어부 Cnt의 기억부에는, 플라즈마 처리 장치(10)에서 실행되는 각종 처리를 프로세서에 의해 제어하기 위한 제어 프로그램이나, 처리 조건에 따라 플라즈마 처리 장치(10)의 각 부에 처리를 실행시키기 위한 프로그램, 즉 처리 레시피가 저장된다.
이하, 다시 도 1을 참조하여 방법 MT에 대해 상세히 설명한다. 여기서는, 도 2에 나타내는 웨이퍼 W가, 도 3에 나타내는 플라즈마 처리 장치(10)를 이용하여 에칭되는 예에 대해 설명한다. 또한, 이하의 설명에서는, 도 4, 도 5, 및, 도 6을 참조한다. 도 4는 다층막 ML와 절연막 IS의 사이에 기체를 포함하는 결함 D가 형성된 상태의 피처리체의 일부를 나타내는 단면도이다. 도 5는 도 1에 나타내는 방법의 공정 ST1의 실행의 종료 시점에서의 피처리체의 일부를 나타내는 단면이다. 도 6은 도 1에 나타내는 방법의 공정 ST2의 실행의 종료 시점에서의 피처리체의 일부를 나타내는 단면이다. 또, 도 4 및 도 5에서는, 다층막 ML을 하나의 영역으로서 나타내고 있다.
방법 MT에서는, 우선 웨이퍼 W가, 플라즈마 처리 장치(10)의 처리 용기(12) 내에 반입되고, 탑재대 PD 상에 탑재되고, 당해 탑재대 PD에 의해 유지된다.
방법 MT에서는, 다음에, 공정 ST1이 실행된다. 공정 ST1에서는, 처리 용기(12)의 내부의 압력이 제 1 압력으로 설정된 상태에서, 다층막 ML의 스퍼터 에칭이 실행된다. 이를 위해, 공정 ST1에서는, 가스 소스군(40)의 복수의 가스 소스 중, 선택된 가스 소스로부터 처리 용기(12)의 내부로 처리 가스가 공급된다. 일례에서는, 처리 가스는 희가스 및 탄화수소계 가스를 포함한다. 또한, 공정 ST1에서는, 배기 장치(50)가 작동하여, 처리 용기(12)의 내부의 압력이 제 1 압력으로 설정된다. 또, 공정 ST1에서는, 제 1 고주파가 제 1 고주파 전원(62)으로부터 상부 전극(30)으로 공급된다. 또한, 제 2 고주파가 제 2 고주파 전원(64)로부터 하부 전극 LE에 대해 공급된다.
공정 ST1에서는, 처리 가스의 플라즈마가 생성되고, 마스크 MK의 개구로부터 노출되어 있는 부분에서 다층막 ML이 에칭된다. 공정 ST1의 스퍼터 에칭 중에는, 플라즈마 PL로부터의 이온 또는 래디칼이라는 활성종이 다층막 ML 내에 진입하여 유기 불순물과 반응해서, 도 4에 나타내는 바와 같이, 기체를 포함하는 결함 D가 형성되는 경우가 있다. 그러나, 공정 ST1의 실행 중인 처리 용기(12)의 내부의 제 1 압력은 비교적 높은 압력이므로, 결함 D의 팽창은 다층막 ML의 박리 및/또는 균열이 억제될 정도로 억제된다. 또한, 공정 ST1에서는, 다층막 ML의 스퍼터 에칭이 진행함에 따라, 결함 D 내에 포함되는 기체가 다층막 ML 중으로부터 서서히 누설된다.
공정 ST1에서는, 도 5에 나타내는 바와 같이, 다층막 ML은 그 막 두께 방향에서 도중까지 에칭된다. 일 실시 형태에서는, 공정 ST1은 절연막 IS 상의 다층막 ML의 막 두께가 31㎚ 이하로 될 때까지 실행된다. 다층막 ML의 막 두께가 31㎚ 이하로 될 때까지 에칭됨으로써, 결함 D 내의 기체가 다층막 ML 중으로부터 누설되기 쉬워져, 결함 D 내의 압력이 저하한다. 따라서, 다층막 ML의 박리 및/또는 균열을 더 억제하는 것이 가능해진다.
이하에, 공정 ST1에서의 각종 조건을 예시한다.
· 처리 용기 내부의 압력: 15mTorr(2㎩) 이상
· 처리 가스
CH4 가스: 5sccm~100sccm
Ne 가스: 50sccm~1000sccm
· 제 1 고주파의 전력: 100W~1000W
· 제 2 고주파의 전력: 200W~2000W
방법 MT에서는, 다음에 공정 ST2가 실행된다. 공정 ST2에서는, 처리 용기(12)의 내부의 압력이 제 2 압력으로 설정된 상태에서, 다층막 ML의 스퍼터 에칭이 실행된다. 이를 위해, 공정 ST2에서는, 가스 소스군(40)의 복수의 가스 소스 중 선택된 가스 소스로부터 처리 용기(12)의 내부로 처리 가스가 공급된다. 일례에서는, 처리 가스는 희가스 및 탄화수소계 가스를 포함한다. 또한, 배기 장치(50)가 작동하여, 처리 용기(12)의 내부의 압력이 제 2 압력으로 설정된다. 또, 공정 ST2에서는, 플라즈마 생성을 위한 제 1 고주파가 제 1 고주파 전원(62)으로부터 상부 전극(30)으로 공급된다. 또한, 바이어스를 위한 제 2 고주파가 제 2 고주파 전원(64)으로부터 하부 전극 LE에 대해 공급된다.
공정 ST2에서는, 처리 가스의 플라즈마가 생성되고, 마스크 MK의 개구로부터 노출되어 있는 부분에서 다층막 ML이 에칭된다. 이 공정 ST2는, 도 6에 나타내는 바와 같이, 절연막 IS의 표면이 노출될 때까지 실행된다.
공정 ST2의 실행 중인 처리 용기(12)의 내부의 제 2 압력은 비교적 낮은 압력이지만, 먼저 실행된 공정 ST1에 의해, 결함 D 내의 기체는 감소하고 있다. 따라서, 공정 ST2의 실행 중의 저압 조건 하에서도 다층막 ML의 박리 및/또는 균열이 억제된다.
또한, 제 2 압력은 제 1 압력에 비해 낮기 때문에, 공정 ST1에서 다층막 ML에 입사하는 이온의 에너지에 비해, 공정 ST2에서 다층막 ML에 입사하는 이온의 에너지는 커진다. 또한, 공정 ST2에서의 다층막 ML에의 이온의 입사각은 공정 ST1에서의 다층막 ML에의 이온의 입사각보다 좁아진다. 따라서, 공정 ST2에서는, 높은 에칭 레이트가 얻어지고, 다층막 ML의 적층 방향에 대해 높은 이방성을 가진 에칭이 가능해진다.
이하에, 공정 ST2에서의 각종 조건을 예시한다.
· 처리 용기내 압력: 10mTorr(1.333㎩) 이하
· 처리 가스
CH4 가스: 5sccm~100sccm
Ne 가스: 50sccm~1000sccm
· 제 1 고주파의 전력: 100W~1000W
· 제 2 고주파의 전력: 200W~2000W
이상, 실시 형태에 대해 설명해 왔지만, 상술한 실시 형태에 한정되는 일없이 여러 가지의 변형 형태를 구성 가능하다. 예를 들면, 방법 MT의 실시에는, 유도 결합형의 플라즈마 처리 장치 또는, 마이크로파라는 표면파에 의해 플라즈마를 생성하는 플라즈마 처리 장치와 같이, 임의의 플라즈마 처리 장치를 이용하는 것이 가능하다.
이하에서는, 방법 MT의 효과를 확인하기 위해 행한 실험에 대해 설명한다. 또, 본 발명은 이하에 설명하는 실험에 한정되는 것은 아니다.
실험에서는, 도 2에 나타내는 웨이퍼 W와 동일한 구조의 샘플 No.1 ~ 샘플 No.23을 준비하였다. 즉, 각 샘플에서는, 기판 SB는 Si제이고, 절연막 IS는 SiO2제였다. 또한, 각 샘플에서는, 제 1 층 L1은 Ta제이고, 그 두께는 5㎚이었다. 제 2 층 L2는 Ru제이고, 그 두께는 5㎚였다. 제 3 층 L3은 Ta제이고, 그 두께는 10㎚였다. 제 4 층 L4는 Pt제이고, 그 두께는 5㎚였다. 제 5 층 L5는 6층의 Pt 박막과 6층의 Co 박막이 교대로 적층된 구조를 갖고, 각 Pt 박막의 두께는 0.3㎚이고, 각 Co 박막의 두께는 0.5㎚였다. 제 5 층 L5의 총 두께는 4.8㎚였다. 제 6 층 L6은 Co제이고, 그 두께는 0.5㎚였다. 제 7 층 L7은 Ru제이고, 그 두께는 0.9㎚였다. 제 8 층 L8은 2층의 Pt 박막과 2층의 Co 박막이 교대로 적층된 구조를 갖고, 각 Pt 박막의 두께는 0.3㎚이고, 각 Co 박막의 두께는 0.5㎚였다. 제 8 층 L8의 총 두께는 1.6㎚였다. 제 9 층 L9는 Co제이고, 그 두께는 0.5㎚였다. 제 10 층 L10은 Ta제이고, 그 두께는 0.4㎚였다. 제 11 층 L11은 CoFeB제이고, 그 두께는 1.2㎚였다. 제 12 층 L12는 MgO제이고, 그 두께는 1.3㎚였다. 제 13 층 L13은 CoFeB제이고, 그 두께는 1.6㎚였다. 제 14 층 L14는 Ta제이고, 그 두께는 5㎚였다. 또한, 제 15 층 L15는 Ru제이고, 그 두께는 5㎚였다.
이 실험에서는, 각 샘플에 대한 스퍼터 에칭을, 도 3에 나타내는 플라즈마 처리 장치(10)를 이용하여 실행하였다. 스퍼터 에칭에서는, 처리 가스로서 메탄 가스 및 희가스의 혼합 가스를 이용하였다. 도 7의 표에, 실험에서의 다른 제조건을 나타낸다. 이 표에서, 왼쪽으로부터 2번째의 열은 각 샘플의 스퍼터 에칭 중의 처리 용기(12)의 내부의 압력을 나타내고 있다. 이 표의 왼쪽으로부터 2번째의 열에서의 「15/10」이라는 표기는 공정 ST1의 실행 중의 처리 용기(12)의 내부의 압력이 15mTorr이고, 공정 ST2의 실행 중의 처리 용기(12)의 내부의 압력이 10mTorr인 것을 나타내고 있다. 또한, 이 표에서, 왼쪽으로부터 3번째의 열은 각 샘플의 스퍼터 에칭을 행한 시간을 나타내고 있다. 이 표의 왼쪽으로부터 3번째의 열에서의 「A/B」라는 표기는 공정 ST1이 A초간 행해지고 공정 ST2가 B초간 행해진 것을 나타내고 있다. 또한, 이 표에서, 왼쪽으로부터 4번째의 열은 각 샘플의 스퍼터 에칭시의 제 1 고주파의 전력 및 제 2 고주파의 전력을 나타내고 있다. 이 표의 왼쪽으로부터 4번째의 열의 「200/800」이라는 표기는 제 1 고주파의 전력이 200W이고, 제 2 고주파의 전력이 800W인 것을 나타내고 있다.
도 7의 표에 나타내는 바와 같이, 이 실험에서는, 샘플 No.1 ~ 샘플 No.9의 에칭에서는, 처리 용기(12)의 내부의 압력을 저압, 즉 10mTorr로 설정한 상태에서, 스퍼터 에칭을 실행하였다. 또한, 샘플 No.10 ~ 샘플 No.23의 에칭에서는, 처리 용기(12)의 내부의 압력을 고압, 즉 15mTorr로 설정한 상태에서 스퍼터 에칭을 행하고, 다음에, 처리 용기(12)의 내부의 압력을 저압, 즉 10mTorr로 설정한 상태에서, 스퍼터 에칭을 더 실행하였다.
그리고, 처리 후의 각 샘플을 광학 현미경을 이용하여 관찰하고, 다층막의 박리 및 균열이 발생했는지 여부를 판정하였다. 판정 결과를, 도 7의 표의 최우측 열에 나타낸다. 도 7의 표의 최우측 열에서, 「유(有)」는 다층막에 박리 또는 균열이 발생하고 있었던 것을 나타내고 있고, 「무(無)」는 다층막에 박리 및 균열이 발생하고 있지 않은 것을 나타내고 있다. 도 7의 표에 나타내는 바와 같이, 샘플 No.1 ~ No.9의 스퍼터 에칭에서는, 높은 확률로 다층막에 박리 또는 균열이 발생하고 있었다. 한편, 샘플 No.10 ~ 샘플 No.23의 스퍼터 에칭에서는, 다층막에 박리 및 균열이 발생할 확률이 낮았다. 이 결과로부터, 처리 용기(12)의 내부의 압력을 고압으로 설정한 상태에서 스퍼터 에칭을 행하고, 다음에, 처리 용기(12)의 내부의 압력을 저압으로 설정한 상태에서 스퍼터 에칭을 행하는 것에 의해, 다층막에 박리 또는 균열이 발생하는 것을 억제하는 것이 가능하다고 하는 것이 확인되었다.
다음에, 샘플 No.1 ~ 샘플 No.23의 각각과 동일한 2개의 샘플을 준비하였다. 그리고, 준비한 2개의 샘플에 대해, 플라즈마 처리 장치(10)를 이용하여 스퍼터 에칭을 행하였다. 스퍼터 에칭에서는, 처리 가스로서 메탄 가스 및 Ne 가스의 혼합 가스를 이용하고, 처리 용기(12)의 내부의 압력을 10mTorr로 설정하였다. 또한, 플라즈마 발광 분석 엔드 포인트 모니터를 이용하여, 스퍼터 에칭 중에 플라즈마가 발하는 여러 가지의 파장의 광의 강도를 계측하였다.
도 8 및 도 9는, 각 샘플의 스퍼터 에칭 중의 각종 파장의 광의 강도(발광 강도)의 시간 변화를 나타낸 그래프이다. 도 8 및 도 9에 나타내는 그래프에서, 가로축은 스퍼터 에칭의 개시 시점(0초)으로부터의 경과 시간을 나타내고 있고, 세로축은 발광 강도를 나타내고 있다.
도 8 및 도 9의 그래프 중의 파장 285㎚는 Ta 및 Mg가 에칭되고 있을 때에 계측되는 광의 파장이다. 파장 285㎚의 발광 강도가 피크 강도로 된 시점은 Mg를 포함하는 제 12 층 L12까지 에칭이 진행되고 있었던 것을 나타내고 있다. 또한, 파장 345㎚는 Co가 에칭되고 있을 때에 계측되는 광의 파장이다. 파장 345㎚의 발광 강도가 피크 강도로 된 시점은 제 6 층 L6 ~ 제 8 층 L8의 중간까지 에칭이 진행되고 있던 것을 나타내고 있다. 제 6 층 L6 ~ 제 8 층 L8의 중간과 절연막 IS의 사이의 거리는 약 31㎚이다. 또한, 도 8 및 도 9에 나타내는 바와 같이, 파장 345㎚의 발광이 피크 강도로 된 시점보다 전의 기간에, 각 파장의 발광이 큰 변동을 가지고 있었다. 이러한 변동은 다층막에 박리 또는 균열이 생겼을 때에 관찰된다. 한편, 파장 345㎚의 발광이 피크 강도로 된 시점 이후의 기간에서는, 이러한 변동은 관찰되지 않았다. 따라서, 막 두께가 31㎚ 이하로 될 때까지 비교적 고압의 조건 하에서 다층막의 스퍼터 에칭을 행하고, 그 후에 저압의 조건 하에서 당해 다층막을 더 에칭함으로써, 다층막의 박리 및 균열을 더 억제하는 것이 가능하다고 하는 것이 확인되었다.
10: 플라즈마 처리 장치
12: 처리 용기
30: 상부 전극
PD: 탑재대
LE: 하부 전극
ESC: 정전 척
40: 가스 소스군
42: 밸브군
44: 유량 제어기군
50: 배기 장치
62: 제 1 고주파 전원
64: 제 2 고주파 전원
Cnt: 제어부
W: 웨이퍼
SB: 기판
IS: 절연막
ML: 다층막
MK: 마스크
PL: 플라즈마
D: 결함
12: 처리 용기
30: 상부 전극
PD: 탑재대
LE: 하부 전극
ESC: 정전 척
40: 가스 소스군
42: 밸브군
44: 유량 제어기군
50: 배기 장치
62: 제 1 고주파 전원
64: 제 2 고주파 전원
Cnt: 제어부
W: 웨이퍼
SB: 기판
IS: 절연막
ML: 다층막
MK: 마스크
PL: 플라즈마
D: 결함
Claims (7)
- 플라즈마 처리 장치를 이용하여 피처리체의 다층막을 에칭하는 방법으로서,
상기 피처리체는 금속 자성 재료로 형성된 층을 포함하는 다층막, 및 상기 다층막 상에 마련된 마스크를 갖고,
상기 방법은,
상기 플라즈마 처리 장치의 처리 용기의 내부의 압력이 제 1 압력으로 설정된 상태에서, 상기 다층막에 대해 스퍼터 에칭을 실행하는 제 1 공정과,
상기 처리 용기의 내부의 압력이 상기 제 1 압력보다 낮은 제 2 압력으로 설정된 상태에서, 상기 제 1 공정에서 처리된 상기 다층막에 대해 스퍼터 에칭을 실행하는 제 2 공정
을 포함하는 방법.
- 제 1 항에 있어서,
상기 제 1 압력은 2㎩ 이상의 압력인 방법.
- 제 1 항 또는 제 2 항에 있어서,
상기 제 2 압력은 1.333㎩ 이하의 압력인 방법.
- 제 1 항 또는 제 2 항에 있어서,
상기 피처리체는 절연막을 갖고, 상기 절연막은 산화실리콘 또는 질화실리콘으로 구성되고, 상기 다층막은 상기 절연막 상에 마련되어 있는 방법.
- 제 4 항에 있어서,
상기 제 1 공정은 상기 다층막의 막 두께가 31㎚ 이하로 될 때까지 실행되는 방법.
- 제 1 항 또는 제 2 항에 있어서,
상기 다층막은 Ru, Ta, Pt, Pd, Ti, Mg, Al, Ag, Au, Cu, W, Co, Fe, 및 Ni로부터 선택되는 2종 이상의 금속을 포함하는 방법.
- 제 1 항 또는 제 2 항에 있어서,
상기 처리 용기 내에는, 하부 전극을 포함하는 탑재대가 마련되어 있고,
상기 제 1 공정에서, 상기 피처리체가 상기 탑재대 상에 탑재된 상태에서, 상기 하부 전극에 바이어스를 위한 고주파가 공급되는
방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2015-149273 | 2015-07-29 | ||
| JP2015149273A JP2017033982A (ja) | 2015-07-29 | 2015-07-29 | 多層膜をエッチングする方法 |
| PCT/JP2016/071053 WO2017018256A1 (ja) | 2015-07-29 | 2016-07-15 | 多層膜をエッチングする方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180034407A true KR20180034407A (ko) | 2018-04-04 |
| KR102612169B1 KR102612169B1 (ko) | 2023-12-08 |
Family
ID=57885550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020187001774A KR102612169B1 (ko) | 2015-07-29 | 2016-07-15 | 다층막을 에칭하는 방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US10790152B2 (ko) |
| JP (1) | JP2017033982A (ko) |
| KR (1) | KR102612169B1 (ko) |
| CN (1) | CN107710391B (ko) |
| TW (1) | TWI699455B (ko) |
| WO (1) | WO2017018256A1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10651372B2 (en) * | 2017-06-13 | 2020-05-12 | Tokyo Electron Limited | Process for patterning a magnetic tunnel junction |
| JP6948181B2 (ja) * | 2017-08-01 | 2021-10-13 | 東京エレクトロン株式会社 | 多層膜をエッチングする方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4557796A (en) | 1983-08-02 | 1985-12-10 | International Business Machines Corporation | Method of dry copper etching and its implementation |
| US5846884A (en) * | 1997-06-20 | 1998-12-08 | Siemens Aktiengesellschaft | Methods for metal etching with reduced sidewall build up during integrated circuit manufacturing |
| US6228754B1 (en) * | 1999-01-05 | 2001-05-08 | Advanced Micro Devices, Inc. | Method for forming semiconductor seed layers by inert gas sputter etching |
| US20030099069A1 (en) * | 2001-10-10 | 2003-05-29 | Tdk Corporation | Magnetic head, method of manufacturing same, and head suspension assembly |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0485928A (ja) * | 1990-07-30 | 1992-03-18 | Sony Corp | ドライエッチング方法 |
| US5460689A (en) * | 1994-02-28 | 1995-10-24 | Applied Materials, Inc. | High pressure plasma treatment method and apparatus |
| JP4122197B2 (ja) * | 2002-08-30 | 2008-07-23 | 富士通株式会社 | 半導体装置の製造方法 |
| US7517801B1 (en) * | 2003-12-23 | 2009-04-14 | Lam Research Corporation | Method for selectivity control in a plasma processing system |
| US20070074968A1 (en) * | 2005-09-30 | 2007-04-05 | Mirko Vukovic | ICP source for iPVD for uniform plasma in combination high pressure deposition and low pressure etch process |
| JP5064707B2 (ja) * | 2006-03-30 | 2012-10-31 | 東京エレクトロン株式会社 | プラズマ処理装置 |
| US20080316628A1 (en) * | 2007-06-25 | 2008-12-25 | Nisca Corporation | Density filter, method of forming the density filter and apparatus thereof |
| JPWO2009084445A1 (ja) * | 2007-12-27 | 2011-05-19 | キヤノンアネルバ株式会社 | ドライエッチング方法、磁気抵抗効果素子とその製造方法及び製造装置 |
| KR20130060010A (ko) * | 2011-11-29 | 2013-06-07 | 한국전자통신연구원 | 다층 박막 증착 장치 |
| CN102569032B (zh) * | 2012-01-16 | 2014-05-28 | 中国科学院上海微系统与信息技术研究所 | 多层金属化薄膜叠加制作电感元件的方法 |
| JP5567087B2 (ja) * | 2012-09-20 | 2014-08-06 | 株式会社東芝 | 半導体装置の製造方法 |
| CN103668092B (zh) * | 2012-09-24 | 2016-03-02 | 中国科学院大连化学物理研究所 | 一种等离子体辅助磁控溅射沉积方法 |
| JP5680045B2 (ja) * | 2012-11-14 | 2015-03-04 | 株式会社東芝 | 磁気抵抗素子及び磁気メモリ |
| JP5883772B2 (ja) * | 2012-11-27 | 2016-03-15 | 株式会社日立ハイテクノロジーズ | プラズマ処理方法 |
| JP2014183184A (ja) * | 2013-03-19 | 2014-09-29 | Tokyo Electron Ltd | コバルト及びパラジウムを含む膜をエッチングする方法 |
| US8956882B1 (en) * | 2013-09-12 | 2015-02-17 | Kazuhiro Tomioka | Method of manufacturing magnetoresistive element |
-
2015
- 2015-07-29 JP JP2015149273A patent/JP2017033982A/ja active Pending
-
2016
- 2016-07-15 US US15/740,394 patent/US10790152B2/en active Active
- 2016-07-15 KR KR1020187001774A patent/KR102612169B1/ko active IP Right Grant
- 2016-07-15 WO PCT/JP2016/071053 patent/WO2017018256A1/ja active Application Filing
- 2016-07-15 CN CN201680038175.9A patent/CN107710391B/zh active Active
- 2016-07-27 TW TW105123666A patent/TWI699455B/zh active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4557796A (en) | 1983-08-02 | 1985-12-10 | International Business Machines Corporation | Method of dry copper etching and its implementation |
| US5846884A (en) * | 1997-06-20 | 1998-12-08 | Siemens Aktiengesellschaft | Methods for metal etching with reduced sidewall build up during integrated circuit manufacturing |
| US6228754B1 (en) * | 1999-01-05 | 2001-05-08 | Advanced Micro Devices, Inc. | Method for forming semiconductor seed layers by inert gas sputter etching |
| US20030099069A1 (en) * | 2001-10-10 | 2003-05-29 | Tdk Corporation | Magnetic head, method of manufacturing same, and head suspension assembly |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102612169B1 (ko) | 2023-12-08 |
| TW201715085A (zh) | 2017-05-01 |
| CN107710391B (zh) | 2020-12-25 |
| WO2017018256A1 (ja) | 2017-02-02 |
| TWI699455B (zh) | 2020-07-21 |
| JP2017033982A (ja) | 2017-02-09 |
| CN107710391A (zh) | 2018-02-16 |
| US20180190500A1 (en) | 2018-07-05 |
| US10790152B2 (en) | 2020-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102426264B1 (ko) | 에칭 방법 | |
| US9899232B2 (en) | Etching method | |
| KR101957348B1 (ko) | 플라즈마 처리 장치 및 플라즈마 처리 방법 | |
| US10553442B2 (en) | Etching method | |
| JP2016039309A (ja) | 多層膜をエッチングする方法 | |
| US20140299576A1 (en) | Plasma processing method and plasma processing apparatus | |
| JP2017059750A (ja) | 被処理体を処理する方法 | |
| KR20150014434A (ko) | 플라즈마 처리 방법 및 플라즈마 처리 장치 | |
| US20210327719A1 (en) | Method for processing workpiece | |
| US7488689B2 (en) | Plasma etching method | |
| KR102612169B1 (ko) | 다층막을 에칭하는 방법 | |
| KR102313860B1 (ko) | 자기 저항 소자의 제조 방법 및 자기 저항 소자의 제조 시스템 | |
| KR20180028949A (ko) | 플라스마 에칭 방법 | |
| US9711371B2 (en) | Method of etching organic film | |
| CN108231575B (zh) | 蚀刻方法 | |
| JP7001703B2 (ja) | エッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |