JP2017059750A - 被処理体を処理する方法 - Google Patents

被処理体を処理する方法 Download PDF

Info

Publication number
JP2017059750A
JP2017059750A JP2015185167A JP2015185167A JP2017059750A JP 2017059750 A JP2017059750 A JP 2017059750A JP 2015185167 A JP2015185167 A JP 2015185167A JP 2015185167 A JP2015185167 A JP 2015185167A JP 2017059750 A JP2017059750 A JP 2017059750A
Authority
JP
Japan
Prior art keywords
gas
film
processing
plasma
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015185167A
Other languages
English (en)
Inventor
和也 加藤
Kazuya Kato
和也 加藤
進藤　俊彦
Toshihiko Shindo
俊彦 進藤
竜一 浅子
Ryuichi Asako
竜一 浅子
寿 長畑
Hisashi Nagahata
寿 長畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2015185167A priority Critical patent/JP2017059750A/ja
Priority to TW105129522A priority patent/TWI684201B/zh
Priority to US15/264,737 priority patent/US9780037B2/en
Publication of JP2017059750A publication Critical patent/JP2017059750A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
    • H01L2221/1063—Sacrificial or temporary thin dielectric films in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers

Abstract

【課題】配線の表面荒れ及び金属マスクの表面荒れの双方が抑制することができるプラズマ処理方法を提供する。【解決手段】一実施形態では、銅配線が露出するまで拡散防止膜をエッチングするために、フルオロカーボンガス及び／又はハイドロフルオロカーボンガスを含む第１の処理ガスのプラズマを生成する工程と、拡散防止膜がエッチングされた状態の被処理体の表面上に有機膜を形成するために、炭素含有ガスを含む第２の処理ガスのプラズマを生成する工程とを含む。【選択図】図１

Description

本発明の実施形態は、被処理体を処理する方法に関するものであり、特に、多層配線構造の作製において大気環境に被処理体が搬送される前に行われる当該被処理体の処理を含む方法に関するものである。
電子部品には、その配線構造として多層配線構造が用いられることがある。多層配線構造は、例えば、第１の配線層、拡散防止膜、及び第２の配線層を有する。第１の配線層は、絶縁膜及び銅配線を含み、当該銅配線は絶縁膜に形成されたトレンチ内に形成されている。拡散防止膜は、第１の配線層上に設けられている。第２の配線層は、拡散防止膜上に設けられている。第２の配線層は、絶縁膜及び銅配線を含んでいる。第２の配線層の銅配線は当該第２の配線層の絶縁膜に形成されたトレンチ及びビア孔内に形成されている。第２の配線層の銅配線は、拡散防止膜に形成された開口を通って、第１の配線層の銅配線に接続している。
このような多層配線構造の作製には、ダマシン法が利用されている。例えば、デュアルダマシン法では、被処理体の第１の配線層上に拡散防止膜及び絶縁膜が形成される。次いで、開口を提供するレジストマスクが絶縁膜上に形成される。次いで、プラズマエッチングによって、絶縁膜にトレンチ及びビア孔が形成される。次いで、プラズマエッチングによって、開口が拡散防止膜に形成される。この開口は、ビア孔に連続し、第１の配線層の銅配線の表面まで延在する。拡散防止膜に開口が形成された後に、被処理体は大気環境に搬送される。しかる後に、被処理体のウェット洗浄が行われる。そして、トレンチ及びビア孔、並びに拡散防止膜の開口に銅が埋め込まれる。
ダマシン法における拡散防止膜のプラズマエッチングでは、一般的に、フッ素を含む処理ガスが用いられる。この処理ガスを用いたプラズマエッチングでは、拡散防止膜に対する開口の形成が進行し、第１の配線層の銅配線が露出すると、当該銅配線の表面がフッ素の活性種に晒される。その結果、第１の配線層の銅配線の表面にはフッ化銅が形成される。フッ化銅は、大気環境下において水分に接すると、水和物を形成する。これにより、銅配線の表面荒れが生じる。
銅配線の表面荒れという問題に対処する技術して、特許文献１には、拡散防止膜のプラズマエッチング後、被処理体の大気環境への搬送前に、窒素ガス及び水素ガスを用いるプラズマ処理により、フッ化銅を減少させる技術が提案されている。
特開２００６−１５６４８６号公報
ところで、多層配線構造の作製において用いられているレジストマスクに代えて、金属マスク、例えば、Ｔｉ又はＴｉＮから形成されたマスクを用いることが要請されている。しかしながら、拡散防止膜のプラズマエッチング後に、窒素ガス及び水素ガスを用いるプラズマ処理を行い、この後に被処理体を大気環境に搬送すると、金属マスクに表面荒れが生じる。金属マスクの表面荒れも、被処理体と大気環境中の水分との接触に起因するものと考えられる。したがって、銅配線の表面荒れ及び金属マスクの表面荒れの双方を抑制することが必要となっている。
一態様においては、被処理体を処理する方法が提供される。この方法は、（ｉ）第１の絶縁膜及び該絶縁膜に形成された銅配線を有する配線層、該配線層上に設けられた拡散防止膜、該拡散防止膜上に設けられた第２の絶縁膜、並びに、開口を提供し、第２の絶縁膜上に設けられた金属マスクを有し、金属マスクの開口から露出された箇所において第２の絶縁膜がエッチングされた被処理体を準備する工程と、（ｉｉ）銅配線が露出するまで拡散防止膜をエッチングするために、フルオロカーボンガス及び／又はハイドロフルオロカーボンガスを含む第１の処理ガスのプラズマを生成する工程（以下、「第１工程」という）と、（ｉｉｉ）拡散防止膜がエッチングされた状態の被処理体の表面上に有機膜を形成するために、炭素含有ガスを含む第２の処理ガスのプラズマを生成する工程（以下、「第２工程」という）と、を含む。
一態様に係る方法では、第１工程における拡散防止膜のエッチング後に、第２工程において被処理体の表面に有機膜が形成される。この第２工程の実行後に被処理体は大気環境に搬送されるが、銅配線の表面及び金属マスクの表面は、大気中の水分から有機膜によって保護されている。したがって、この方法によれば、銅配線の表面荒れ及び金属マスクの表面荒れの双方が抑制される。
一実施形態において、炭素含有ガスは炭化水素ガスであってもよい。炭化水素ガスから形成される有機膜には、フッ素が略含まれていない。したがって、この有機膜は、ウェット洗浄に用いられる洗浄液に対して、高い濡れ性、即ち小さい接触角を有する。故に、この有機膜は、ウェット洗浄によって容易に除去される。
炭素含有ガスが炭化水素ガスである実施形態では、第２の処理ガスとして水素ガスを含まない処理ガスが用いられてもよい。水素ガスは、有機膜を減少させる効果を有する水素の活性種のソースであるが、第２の処理ガスは水素ガスを含んでいないので、有機膜が効率的に形成される。
一実施形態において、炭素含有ガスはフルオロカーボンガスであってもよく、第２の処理ガスは水素ガスを更に含んでいてもよい。この実施形態では、フルオロカーボンガスが有機膜の炭素源として機能し、水素ガスが有機膜中のフッ素を減少させる機能を有する。したがって、この実施形態では、フッ素の含有量が少ない有機膜が形成される。この有機膜は、ウェット洗浄に用いられる洗浄液に対して、高い濡れ性、即ち小さい接触角を有するので、ウェット洗浄によって容易に剥離され得る。
第２の処理ガスがフルオロカーボンガス及び水素ガスを含む実施形態では、第２の処理ガスに含まれるフルオロカーボンガスの流量に対して、水素ガスの流量は、５倍以上、２０倍以下の流量であってもよい。この実施形態によれば、ウェット洗浄に用いられる洗浄液に対して更に高い濡れ性を有する有機膜が形成される。
一実施形態では、第２工程において被処理体の温度が６０℃以下の温度に保たれてもよい。例えば３００℃以上といった高温環境下では有機膜の熱分解が生じるが、第２工程では被処理体の温度が６０℃以下の温度に保たれる。したがって、有機膜が効率的に形成される。
一実施形態の第２工程では、２ｎｍ以上の膜厚を有する有機膜が形成されてもよい。かかる膜厚の有機膜によれば、大気中の水分が当該有機膜を透過することを略防止することができる。
一実施形態において、第２の処理ガスに含まれるフルオロカーボンガスは、Ｃ４Ｆ８ガス、Ｃ４Ｆ６ガス、及びＣ５Ｆ８ガスのうち一以上のガスを含んでいてもよい。また、第１の処理ガスは、ＣＦ４ガス、ＣＨＦ３ガス、Ｃ４Ｆ８ガス、Ｃ４Ｆ６ガス、ＣＨ２Ｆ２ガス、及びＣＨ３Ｆガスのうち一以上のガスを含んでいてもよい。また、拡散防止膜は、ＳｉＣ、ＳｉＣＮ、若しくはＳｉＮから形成された単層膜、又は、各々がＳｉＣ、ＳｉＣＮ、若しくはＳｉＮから形成された複数の膜を含む多層膜であってもよい。また、絶縁膜は、ＳｉＯＣＨから形成された単層膜、ＳｉＯ２から形成された膜と低誘電率膜とを含む多層膜、又は、複数の低誘電率膜を含む多層膜であってもよい。また、金属マスクは、Ｔｉ又はＴｉＮから形成されていてもよい。
一実施形態において、第１工程が実行される期間及び第２工程が実行される期間にわたって、被処理体が単一のプラズマ処理装置の処理容器内に収容された状態が維持されてもよい。
以上説明したように、配線の表面荒れ及び金属マスクの表面荒れの双方が抑制される。
一実施形態に係る、被処理体を処理する方法を示す流れ図である。 図１に示す方法の適用対象である被処理体を例示する断面図である。 図１に示す方法の実施に用いることが可能な基板処理システム及び洗浄装置の一例を概略的に示す図である。 図１に示す方法の実施に用いることが可能なプラズマ処理装置の一例を概略的に示す図である。 図１に示す工程ＳＴ１の詳細を示す流れ図である。 図１に示す方法の実施の途中段階における被処理体の一部を示す拡大断面図である。 図１に示す方法の実施の途中段階における被処理体の一部を示す拡大断面図である。 図１に示す方法の実施の途中段階における被処理体の一部を示す拡大断面図である。 図１に示す方法の実施の途中段階における被処理体の一部を示す拡大断面図である。 図１に示す方法の実施の途中段階における被処理体の一部を示す拡大断面図である。 図１に示す方法の実施の途中段階における被処理体の一部を示す拡大断面図である。 図１に示す方法の実施の途中段階における被処理体の一部を示す拡大断面図である。 図１に示す方法の実施の途中段階における被処理体の一部を示す拡大断面図である。
以下、図面を参照して種々の実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
図１は、一実施形態に係る、被処理体を処理する方法を示す流れ図である。図１に示す方法ＭＴは、特に、多層配線構造の作製において大気環境に被処理体が搬送される前に行われる被処理体の処理を含む方法である。
図２は、図１に示す方法の適用対象である被処理体の一例を示す断面図である。図２に示す被処理体（以下、「ウエハＷ」という）は、デュアルダマシン法を用いて多層配線構造を作製する途中に得られるものである。ウエハＷは、配線層ＷＬを有している。配線層ＷＬは、第１の絶縁膜ＩＳ１、バリアメタル膜ＢＬ、及び銅配線ＣＷを含んでいる。また、ウエハＷは、拡散防止膜ＤＬ、第２の絶縁膜ＩＳ２、酸化膜ＯＸ、金属マスクＭＫ、有機層ＯＬ、反射防止膜ＡＬ、及びレジストマスクＲＭを更に有している。
第１の絶縁膜ＩＳ１は、絶縁材料及び／又は低誘電率材料から構成されている。第１の絶縁膜ＩＳ１は、例えば、ＳｉＯＣＨから形成された単層膜、ＳｉＯ２から形成された膜と低誘電率膜とを含む多層膜、又は、複数の低誘電率膜を含む多層膜であってもよい。この第１の絶縁膜ＩＳ１にはトレンチが形成されている。銅配線ＣＷは、第１の絶縁膜ＩＳ１のトレンチに埋め込まれている。バリアメタル膜ＢＬは、例えばＴａといった金属から構成されており、第１の絶縁膜ＩＳ１においてトレンチを画成する面と銅配線ＣＷとの間に設けられている。
拡散防止膜ＤＬは、配線層ＷＬ上に設けられている。拡散防止膜ＤＬは、例えば、ＳｉＣ、ＳｉＣＮ、又はＳｉＮ等から構成され得る。また、拡散防止膜ＤＬは、各々がＳｉＣ、ＳｉＣＮ、又はＳｉＮから形成された複数の膜を含む多層膜であってもよい。
第２の絶縁膜ＩＳ２は、拡散防止膜ＤＬ上に設けられている。第２の絶縁膜ＩＳ２は、絶縁材料及び／又は低誘電率材料から構成されている。例えば、第２の絶縁膜ＩＳ２は、ＳｉＯＣＨから形成された単層膜、ＳｉＯ２から形成された膜と低誘電率膜とを含む多層膜、又は、複数の低誘電率膜を含む多層膜であってもよい。
酸化膜ＯＸは、第２の絶縁膜ＩＳ２上に設けられている。酸化膜ＯＸは、例えば、ＴＥＯＳから形成されたシリコン酸化膜であり得る。金属マスクＭＫは、酸化膜ＯＸの上に設けられている。金属マスクＭＫは、第２の絶縁膜ＩＳ２に転写されるパターンを有している。即ち、金属マスクＭＫには、第２の絶縁膜ＩＳ２に形成されるトレンチに対応した開口が形成されている。この金属マスクＭＫは、例えば、チタン（Ｔｉ）又は窒化チタン（ＴｉＮ）から構成され得る。
有機層ＯＬは、金属マスクＭＫを覆い、且つ、金属マスクＭＫの開口を埋めるように設けられている。反射防止膜ＡＬは有機層ＯＬ上に設けられている。レジストマスクＲＭは、有機層ＯＬ上に設けられている。レジストマスクＲＭは、第２の絶縁膜ＩＳ２に転写されるパターンを有している。即ち、レジストマスクＲＭには、第２の絶縁膜ＩＳ２に形成されるビア孔に対応した開口が形成されている。
図３は、図１に示す方法の実施に用いることが可能な基板処理システムの一例を概略的に示す図である。図３に示す基板処理システム１１０は、ローダモジュール１１２、ロードロックモジュール１４１、ロードロックモジュール１４２、トランスファモジュール１１６、及び複数のプロセスモジュール１８１〜１８４を備えている。
ローダモジュール１１２は、大気圧環境下において基板を搬送する装置である。ローダモジュール１１２には、複数の台１２０が取り付けられている。複数の台１２０の各々の上には、複数のウエハを収容することが可能なフープ１２２が搭載されている。これらフープ１２２内では、ウエハは大気環境下で保管される。
ローダモジュール１１２は、その内部の搬送チャンバ１２２ｃに搬送ロボット１１２ｒを有している。ローダモジュール１１２には、ロードロックモジュール１４１及びロードロックモジュール１４２が接続されている。搬送ロボット１１２ｒは、フープ１２２とロードロックモジュール１４１の間、又は、フープ１２２とロードロックモジュール１４２の間において基板を搬送することが可能である。
ロードロックモジュール１４１及びロードロックモジュール１４２はそれぞれ、予備減圧のためのチャンバ１４１ｃ及びチャンバ１４２ｃを有する。ロードロックモジュール１４１及びロードロックモジュール１４２には、トランスファモジュール１１６が接続されている。トランスファモジュール１１６は、減圧可能な搬送チャンバ１１６ｃを提供し、当該搬送チャンバ１１６ｃ内に搬送ロボット１１６ｒを有している。このトランスファモジュール１１６には、複数のプロセスモジュール１８１〜１８４が接続されている。トランスファモジュールの搬送ロボット１１６ｒは、ロードロックモジュール１４１及びロードロックモジュール１４２の何れかと複数のプロセスモジュール１８１〜１８４の何れかとの間、及び、複数のプロセスモジュール１８１〜１８４のうち任意の二つのプロセスモジュールの間において基板を搬送することが可能である。
複数のプロセスモジュール１８１〜１８４の各々は、基板に対する専用処理を行うための基板処理装置である。プロセスモジュール１８１〜１８４のうち一つには、図４に示すプラズマ処理装置１０が用いられている。
図４は、図１に示す方法の実施に用いることが可能なプラズマ処理装置の一例を概略的に示す図である。図４に示すプラズマ処理装置１０は、容量結合型プラズマ処理装置であり、略円筒状の処理容器１２を備えている。処理容器１２は、例えば、その内壁面に陽極酸化処理が施されたアルミニウムから構成されている。この処理容器１２は保安接地されている。
処理容器１２の底部上には、略円筒状の支持部１４が設けられている。支持部１４は、例えば、絶縁材料から構成されている。支持部１４は、処理容器１２内において、処理容器１２の底部から鉛直方向に延在している。また、処理容器１２内には、載置台ＰＤが設けられている。載置台ＰＤは、支持部１４によって支持されている。
載置台ＰＤは、その上面においてウエハＷを保持するよう構成されている。載置台ＰＤは、下部電極ＬＥ及び静電チャックＥＳＣを有している。下部電極ＬＥは、第１プレート１８ａ及び第２プレート１８ｂを含んでいる。第１プレート１８ａ及び第２プレート１８ｂは、例えばアルミニウムといった金属から構成されており、略円盤形状をなしている。第２プレート１８ｂは、第１プレート１８ａ上に設けられており、第１プレート１８ａに電気的に接続されている。
第２プレート１８ｂ上には、静電チャックＥＳＣが設けられている。静電チャックＥＳＣは、導電膜である電極を一対の絶縁層又は絶縁シート間に配置した構造を有している。静電チャックＥＳＣの電極には、直流電源２２がスイッチ２３を介して電気的に接続されている。この静電チャックＥＳＣは、直流電源２２からの直流電圧により生じたクーロン力等の静電力によりウエハＷを吸着する。これにより、静電チャックＥＳＣは、ウエハＷを保持することができる。
第２プレート１８ｂの周縁部上には、ウエハＷのエッジ及び静電チャックＥＳＣを囲むようにフォーカスリングＦＲが配置されている。フォーカスリングＦＲは、ウエハに対するプラズマ処理の均一性を向上させるために設けられている。フォーカスリングＦＲは、プラズマ処理に応じて適宜選択される材料から構成されており、例えば、石英から構成され得る。
第２プレート１８ｂの内部には、冷媒流路２４が設けられている。冷媒流路２４は、温調機構を構成している。冷媒流路２４には、処理容器１２の外部に設けられたチラーユニットから配管２６ａを介して冷媒が供給される。冷媒流路２４に供給された冷媒は、配管２６ｂを介してチラーユニットに戻される。このように、冷媒流路２４とチラーユニットとの間では、冷媒が循環される。この冷媒の温度を制御することにより、静電チャックＥＳＣによって支持されたウエハＷの温度が制御される。
また、プラズマ処理装置１０には、ガス供給ライン２８が設けられている。ガス供給ライン２８は、伝熱ガス供給機構からの伝熱ガス、例えばＨｅガスを、静電チャックＥＳＣの上面とウエハＷの裏面との間に供給する。
また、プラズマ処理装置１０は、上部電極３０を備えている。上部電極３０は、載置台ＰＤの上方に設けられている。上部電極３０と載置台ＰＤとの間には、ウエハＷにプラズマ処理を行うための処理空間Ｓが提供されている。
上部電極３０は、絶縁性遮蔽部材３２を介して、処理容器１２の上部に支持されている。上部電極３０は、天板３４及び支持体３６を含み得る。天板３４は処理空間Ｓに面しており、当該天板３４には複数のガス噴出孔３４ａが設けられている。この天板３４は、一実施形態ではシリコンから構成されている。
支持体３６は、天板３４を脱着自在に支持するものであり、例えばアルミニウムといった導電性材料から構成され得る。この支持体３６は、水冷構造を有し得る。支持体３６の内部には、ガス拡散室３６ａが設けられている。このガス拡散室３６ａからは、ガス噴出孔３４ａに連通する複数のガス通流孔３６ｂが下方に延びている。また、支持体３６には、ガス拡散室３６ａに処理ガスを導くガス導入口３６ｃが形成されており、このガス導入口３６ｃには、ガス供給管３８が接続されている。
ガス供給管３８には、バルブ群４２及び流量制御器群４４を介して、ガスソース群４０が接続されている。ガスソース群４０は、複数のガスソースを含んでいる。一例では、ガスソース群４０は、一以上のフルオロカーボンガスのソース、一以上のハイドロフルオロカーボンガスのソース、炭化水素ガスのソース、希ガスのソース、窒素ガス（Ｎ２ガス）のソース、水素ガス（Ｈ２ガス）のソース、及び、一以上の酸素含有ガスのソースを含んでいる。一以上のフルオロカーボンガスのソースは、一例では、Ｃ４Ｆ８ガスのソース、ＣＦ４ガスのソース、Ｃ４Ｆ６ガス、及びＣ５Ｆ８ガスのソースを含み得る。一以上のハイドロフルオロカーボンガスのソースは、一例では、ＣＨＦ３ガスのソース、ＣＨ２Ｆ２ガスのソース、及びＣＨ３Ｆガスのソースを含み得る。炭化水素ガスのソースは、一例では、ＣＨ４ガス、Ｃ２Ｈ２ガス、Ｃ２Ｈ４ガス、Ｃ２Ｈ６ガス、Ｃ３Ｈ４ガス、Ｃ３Ｈ６ガス、Ｃ３Ｈ８ガス、Ｃ４Ｈ４ガス、Ｃ４Ｈ６ガス、Ｃ４Ｈ８ガス、又はＣ４Ｈ１０ガスのソースを含み得る。希ガスのソースは、Ｈｅガス、Ｎｅガス、Ａｒガス、Ｋｒガス、Ｘｅガスといった任意の希ガスのソースであることができ、一例では、Ａｒガスのソースである。また、一以上の酸素含有ガスのソースは、一例では、酸素ガス（Ｏ２ガス）のソースを含む。また、一以上の酸素含有ガスのソースは、ＣＯガスのソース及び／又はＣＯ２ガスのソースを更に含んでいてもよい。
バルブ群４２は複数のバルブを含んでおり、流量制御器群４４はマスフローコントローラといった複数の流量制御器を含んでいる。ガスソース群４０の複数のガスソースはそれぞれ、バルブ群４２の対応のバルブ及び流量制御器群４４の対応の流量制御器を介して、ガス供給管３８に接続されている。
また、プラズマ処理装置１０では、処理容器１２の内壁に沿ってデポシールド４６が着脱自在に設けられている。デポシールド４６は、支持部１４の外周にも設けられている。デポシールド４６は、処理容器１２の内壁面といった壁面にエッチング副生物が付着することを防止するものであり、アルミニウム材にＹ２Ｏ３等のセラミックスを被覆することにより構成され得る。
処理容器１２の底部側、且つ、支持部１４と処理容器１２の側壁との間には、複数の貫通孔を有する排気プレート４８が設けられている。排気プレート４８は、例えば、アルミニウム材にＹ２Ｏ３等のセラミックスを被覆することにより構成され得る。この排気プレート４８の下方、且つ、処理容器１２には、排気口１２ｅが設けられている。排気口１２ｅには、排気管５２を介して排気装置５０が接続されている。排気装置５０は、ターボ分子ポンプなどの真空ポンプを有しており、処理容器１２内の空間を所望の真空度まで減圧することができる。また、処理容器１２の側壁にはウエハＷの搬入出口１２ｇが設けられており、この搬入出口１２ｇはゲートバルブ５４により開閉可能となっている。
また、プラズマ処理装置１０は、第１の高周波電源６２及び第２の高周波電源６４を更に備えている。第１の高周波電源６２は、プラズマ生成のための第１の高周波を発生する電源であり、例えば、２７〜１００ＭＨｚの周波数の高周波を発生する。第１の高周波電源６２は、整合器６６を介して下部電極ＬＥに接続されている。整合器６６は、第１の高周波電源６２の出力インピーダンスと負荷側のインピーダンスを整合させるための回路を有している。なお、第１の高周波電源６２は、整合器６６を介して上部電極３０に接続されてもよい。
第２の高周波電源６４は、ウエハＷにイオンを引き込むための、即ちバイアス用の第２の高周波を発生する電源であり、例えば、４００ｋＨｚ〜１３．５６ＭＨｚの範囲内の周波数の第２の高周波を発生する。第２の高周波電源６４は、整合器６８を介して下部電極ＬＥに接続されている。整合器６８は、第２の高周波電源６４の出力インピーダンスと負荷側のインピーダンスを整合させるための回路を有している。
また、プラズマ処理装置１０は、電源７０を更に備えている。電源７０は、上部電極３０に接続されている。電源７０は、処理空間Ｓ内に存在する正イオンを天板３４に引き込むための電圧を、上部電極３０に印加する。一例においては、電源７０は、負の直流電圧を発生する直流電源である。別の一例においては、電源７０は、比較的低周波の交流電圧を発生する交流電源であってもよい。
また、一実施形態においては、プラズマ処理装置１０は、制御部Ｃｎｔを更に備え得る。この制御部Ｃｎｔは、プロセッサ、記憶部、入力装置、表示装置等を備えるコンピュータであり、プラズマ処理装置１０の各部を制御する。この制御部Ｃｎｔでは、入力装置を用いてオペレータがプラズマ処理装置１０を管理するためのコマンドの入力操作などを行うことができ、また、表示装置により、プラズマ処理装置１０の稼働状況を可視化して表示することができる。さらに、制御部Ｃｎｔの記憶部には、プラズマ処理装置１０で実行される各種処理をプロセッサにより制御するための制御プログラム、及び、処理条件に応じてプラズマ処理装置１０の各部に処理を実行させるためのプログラム、即ち、処理レシピが格納される。
以下、再び図１を参照して、方法ＭＴについて詳細に説明する。なお、以下の説明では、図４に示すプラズマ処理装置１０を一つのプロセスモジュールとして備える基板処理システム１１０を用いて、図２に示すウエハＷを処理する例について説明する。また、以下の説明では、図６〜図１３を参照する。図６〜図１３は、図１に示す方法の実施の途中段階における被処理体の一部を示す拡大断面図である。
まず、方法ＭＴでは、図２に示すウエハＷが、フープ１２２から、ローダモジュール１１２、ロードロックモジュール１４１又はロードロックモジュール１４２の何れか、及びトランスファモジュール１１６を介して、プロセスモジュール、即ち、プラズマ処理装置１０の処理容器１２内に搬入される。処理容器１２内に搬入されたウエハＷは載置台ＰＤ上に載置され、当該載置台ＰＤによって保持される。
方法ＭＴでは、次いで、工程ＳＴ１が実行される。工程ＳＴ１では、後述の工程ＳＴ２の処理が適用されるウエハが準備される。工程ＳＴ１では、反射防止膜ＡＬ、有機層ＯＬ、酸化膜ＯＸ、及び第２の絶縁膜ＩＳ２がエッチングされる。以下、工程ＳＴ１について詳細に説明する。図５は、工程ＳＴ１の詳細を示す流れ図である。
図５に示すように、工程ＳＴ１は、工程ＳＴ１ａ〜工程ＳＴ１ｆを含んでいる。工程ＳＴ１では、まず、工程ＳＴ１ａが実行される。工程ＳＴ１ａでは、レジストマスクＲＭの開口ＭＯから露出した箇所において反射防止膜ＡＬがエッチングされる。このために、工程ＳＴ１ａでは、ガスソース群４０の複数のガスソースのうち選択されたガスソースから処理容器１２内に処理ガスが供給される。この処理ガスは、例えば、フルオロカーボンガス、ハイドロフルオロカーボンガス、及び酸素ガスを含み得る。フルオロカーボンガスとしては、例えば、ＣＦ４ガスが用いられ得る。また、ハイドロフルオロカーボンガスとしては、例えば、ＣＨＦ３ガスが用いられ得る。また、工程ＳＴ１ａでは、排気装置５０が作動され、処理容器１２内の圧力が所定の圧力に設定される。さらに、工程ＳＴ１ａでは、第１の高周波電源６２からの第１の高周波、及び、第２の高周波電源６４からの第２の高周波が下部電極ＬＥに供給される。
工程ＳＴ１ａでは、処理ガスのプラズマが生成され、レジストマスクＲＭの開口ＭＯから露出されている箇所において、反射防止膜ＡＬがエッチングされる。その結果、図６に示すように、反射防止膜ＡＬの全領域のうち、レジストマスクＲＭの開口ＭＯから露出している部分が除去されて、当該反射防止膜ＡＬに開口ＭＯ１が形成される。なお、工程ＳＴ１ａにおける上述したプラズマ処理装置１０の各部の動作は制御部Ｃｎｔによって制御され得る。
次いで、工程ＳＴ１では、工程ＳＴ１ｂが実行される。工程ＳＴ１ｂでは、有機層ＯＬがエッチングされる。このために、工程ＳＴ１ｂでは、ガスソース群４０の複数のガスソースのうち選択されたガスソースから処理容器１２内に処理ガスが供給される。一例の工程ＳＴ１ｂでは、酸素ガス及び一酸化炭素ガスを含む処理ガスが処理容器１２内に供給され、次いで、水素ガス及び窒素ガスを含む処理ガスが処理容器１２内に供給される。また、工程ＳＴ１ｂでは、排気装置５０が作動され、処理容器１２内の圧力が所定の圧力に設定される。さらに、工程ＳＴ１ｂでは、第１の高周波が第１の高周波電源６２から下部電極ＬＥに供給される。
工程ＳＴ１ｂでは、処理ガスのプラズマが生成され、開口ＭＯ１から露出している箇所において有機層ＯＬがエッチングされる。また、レジストマスクＲＭもエッチングされる。この結果、図７に示すように、有機層ＯＬの全領域のうち、開口ＭＯ１から露出した部分が除去されて、当該有機層ＯＬに開口ＭＯ２が形成される。なお、工程ＳＴ１ｂにおける上述したプラズマ処理装置１０の各部の動作は制御部Ｃｎｔによって制御され得る。
次いで、工程ＳＴ１では、工程ＳＴ１ｃが実行される。工程ＳＴ１ｃでは、酸化膜ＯＸ及び第２の絶縁膜ＩＳ２がエッチングされる。このために、ガスソース群４０の複数のガスソースのうち選択されたガスソースから処理容器１２内に処理ガスが供給される。一例の工程ＳＴ１ｃでは、フルオロカーボンガスを含む処理ガスが処理容器１２内に供給され、次いで、ハイドロフルオロカーボンガス、窒素ガス、及び酸素ガスを含む処理ガスが処理容器１２内に供給される。フルオロカーボンガスとしては、例えば、ＣＦ４ガス及びＣ４Ｆ８ガスが用いられ得る。また、ハイドロフルオロカーボンガスとしては、例えば、ＣＨ２Ｆ２ガスが用いられ得る。また、工程ＳＴ１ｃでは、排気装置５０が作動され、処理容器１２内の圧力が所定の圧力に設定される。さらに、工程ＳＴ１ｃでは、第１の高周波電源６２からの第１の高周波及び第２の高周波電源６４からの第２の高周波が下部電極ＬＥに供給される。
工程ＳＴ１ｃでは、処理ガスのプラズマが生成され、酸化膜ＯＸ及び第２の絶縁膜ＩＳ２がエッチングされる。なお、第２の絶縁膜ＩＳ２はその膜厚方向の途中までエッチングされる。また、工程ＳＴ１ｃでは、反射防止膜ＡＬもエッチングされる。この結果、図８に示すように、酸化膜ＯＸの全領域及び第２の絶縁膜ＩＳ２の全領域のうち、開口ＭＯ２から露出した部分が除去されて、酸化膜ＯＸ及び第２の絶縁膜ＩＳ２に開口ＭＯ３が形成される。また、工程ＳＴ１ｃにおいては、反射防止膜ＡＬは除去され、有機層ＯＬの膜厚が若干減少する。なお、工程ＳＴ１ｃにおける上述したプラズマ処理装置１０の各部の動作は制御部Ｃｎｔによって制御され得る。
次いで、工程ＳＴ１では、工程ＳＴ１ｄが実行される。工程ＳＴ１ｄでは、有機層ＯＬが除去される。このために、ガスソース群４０の複数のガスソースのうち選択されたガスソースから処理容器１２内に処理ガスが供給される。この処理ガスは、二酸化炭素ガスを含み得る。また、工程ＳＴ１ｄでは、排気装置５０が作動され、処理容器１２内の圧力が所定の圧力に設定される。さらに、工程ＳＴ１ｄでは、第１の高周波が第１の高周波電源６２から下部電極ＬＥに供給される。
工程ＳＴ１ｄでは、処理ガスのプラズマが生成され、有機層ＯＬのアッシングが行われる。この結果、図９に示すように、有機層ＯＬが除去され、金属マスクＭＫが露出する。金属マスクＭＫは、開口ＭＯ３の幅より広い幅を有する開口ＴＯを提供する。なお、工程ＳＴ１ｄにおける上述したプラズマ処理装置１０の各部の動作は制御部Ｃｎｔによって制御され得る。
次いで、工程ＳＴ１では、工程ＳＴ１ｅが実行される。工程ＳＴ１ｅでは、酸化膜ＯＸがエッチングされる。このために、ガスソース群４０の複数のガスソースのうち選択されたガスソースから処理容器１２内に処理ガスが供給される。この処理ガスは、フルオロカーボンガス、ハイドロフルオロカーボンガス、及び希ガスを含み得る。フルオロカーボンガスとしては、例えば、ＣＦ４ガスが用いられ得る。また、ハイドロフルオロカーボンガスとしては、例えば、ＣＨＦ３ガスが用いられ得る。また、工程ＳＴ１ｅでは、排気装置５０が作動され、処理容器１２内の圧力が所定の圧力に設定される。さらに、工程ＳＴ１ｅでは、第１の高周波電源６２からの第１の高周波、及び、第２の高周波電源６４からの第２の高周波が下部電極ＬＥに供給される。
工程ＳＴ１ｅでは、処理ガスのプラズマが生成され、酸化膜ＯＸの全領域のうち、開口ＴＯから露出されている部分がエッチングされる。この結果、図１０に示すように、開口ＴＯから露出した部分の酸化膜ＯＸが除去される。なお、工程ＳＴ１ｅにおける上述したプラズマ処理装置１０の各部の動作は制御部Ｃｎｔによって制御され得る。
次いで、工程ＳＴ１では、工程ＳＴ１ｆが実行される。工程ＳＴ１ｆでは、第２の絶縁膜ＩＳ２が更にエッチングされる。このために、ガスソース群４０の複数のガスソースのうち選択されたガスソースから処理容器１２内に処理ガスが供給される。この処理ガスは、フルオロカーボンガス、希ガス、窒素ガス、及び酸素ガスを含み得る。フルオロカーボンガスとしては、例えば、ＣＦ４ガス及びＣ４Ｆ８ガスが用いられ得る。また、工程ＳＴ１ｆでは、排気装置５０が作動され、処理容器１２内の圧力が所定の圧力に設定される。さらに、工程ＳＴ１ｆでは、第１の高周波電源６２からの第１の高周波、及び、第２の高周波電源６４からの第２の高周波が下部電極ＬＥに供給される。
工程ＳＴ１ｆでは、処理ガスのプラズマが生成され、第２の絶縁膜ＩＳ２がエッチングされる。具体的には、開口ＴＯから露出されている箇所、及び、開口ＭＯ３から露出されている箇所において、第２の絶縁膜ＩＳ２のエッチングが進行する。この結果、図１１に示すように、トレンチＴＲ及びビア孔ＶＨが第２の絶縁膜ＩＳ２に形成される。なお、工程ＳＴ１ｆにおける上述したプラズマ処理装置１０の各部の動作は制御部Ｃｎｔによって制御され得る。
再び図１を参照する。工程ＳＴ１が終了した後、方法ＭＴでは、工程ＳＴ２が実行される。工程ＳＴ２では、銅配線ＣＷが露出するまで拡散防止膜ＤＬをエッチングするために、フルオロカーボンガス及び／又はハイドロフルオロカーボンガスを含む処理ガス（第１の処理ガス）のプラズマが生成される。このために、ガスソース群４０の複数のガスソースのうち選択されたガスソースから処理容器１２内に処理ガスが供給される。この処理ガスは、ＣＦ４ガス、ＣＨＦ３ガス、Ｃ４Ｆ８ガス、Ｃ４Ｆ６ガス、ＣＨ２Ｆ２ガス、及びＣＨ３Ｆガスのうち一以上のガスを含み得る。また、この処理ガスは、希ガス、窒素ガス、及び酸素ガスを含み得る。例えば、この処理ガスは、ＣＦ４ガス及びＣ４Ｆ８ガス、Ａｒガス、窒素ガス、及び酸素ガスを含む。また、工程ＳＴ２では、排気装置５０が作動され、処理容器１２内の圧力が所定の圧力に設定される。さらに、工程ＳＴ２では、第１の高周波電源６２からの第１の高周波、及び、第２の高周波電源６４からの第２の高周波が下部電極ＬＥに供給される。
工程ＳＴ２では、処理ガスのプラズマが生成され、拡散防止膜ＤＬがエッチングされる。この結果、図１２に示すように、ビア孔ＶＨが銅配線ＣＷの表面まで延長される。工程ＳＴ２の実行後には、銅配線ＣＷの表面に存在する銅はフッ化銅に変質する。また、金属マスクＭＫ上には、反応生成物、例えば、ＳｉＦ４からなる反応生成物が堆積する。なお、工程ＳＴ２における上述したプラズマ処理装置１０の各部の動作は制御部Ｃｎｔによって制御され得る。
次いで、方法ＭＴでは、工程ＳＴ３が実行される。工程ＳＴ３では、炭素含有ガスを含む処理ガス（第２の処理ガス）のプラズマが生成される。このために、ガスソース群４０の複数のガスソースのうち選択されたガスソースから処理容器１２内に処理ガスが供給される。また、工程ＳＴ３では、排気装置５０が作動され、処理容器１２内の圧力が所定の圧力に設定される。また、工程ＳＴ３では、第１の高周波電源６２から第１の高周波、及び、第２の高周波電源６４から第２の高周波が下部電極ＬＥに対して供給される。
工程ＳＴ３では、処理ガスのプラズマが生成され、図１３に示すように、ウエハＷの表面上に有機膜ＯＭが形成される。また、工程ＳＴ３では、上述したフッ化銅及び金属マスクＭＫ上の反応生成物の量が減少される。なお、工程ＳＴ３における上述したプラズマ処理装置１０の各部の動作は制御部Ｃｎｔによって制御され得る。
次いで、方法ＭＴでは、工程ＳＴ４が実行される。工程ＳＴ４では、ウエハＷが大気環境下に搬出される。このために、ウエハＷはトランスファモジュール１１６内の搬送ロボット１１６ｒによって、処理容器１２内からロードロックモジュール１４１又はロードロックモジュール１４２に搬送される。その後、ウエハＷはローダモジュール１１２内の搬送ロボット１１２ｒによって、フープ１２２内に搬送される。
次いで、方法ＭＴでは、工程ＳＴ５が実行される。工程ＳＴ５ではウエハＷに対してウェット洗浄が行われる。このために、ウエハＷはウェット洗浄装置２１０（図３参照）に搬送される。工程ＳＴ５では、洗浄液として、例えば、有機溶剤及び／又は酸溶液が用いられる。工程ＳＴ５では、ウェット洗浄により、ウエハＷの表面上に形成された有機膜ＯＭが剥離される。また、上述したフッ化銅及び／又は金属マスクＭＫ上の反応生成物が除去される。この工程ＳＴ５の直後に、上述のビア孔ＶＨ及びトレンチＴＲへの銅の埋込みが行われる。
この方法ＭＴによれば、工程ＳＴ２における拡散防止膜ＤＬのエッチング後に、工程ＳＴ３においてウエハＷの表面に有機膜ＯＭが形成される。この工程ＳＴ３の実行後にウエハＷは大気環境に搬送されるが、銅配線ＣＷの表面及び金属マスクＭＫの表面は、大気中の水分から有機膜ＯＭによって保護されている。したがって、方法ＭＴによれば、銅配線ＣＷの表面荒れ及び金属マスクＭＫの表面荒れの双方が抑制される。
以下、工程ＳＴ３において用いられる処理ガス（第２の処理ガス）について例示する。工程ＳＴ３において用いられ得る第１例の処理ガスは、炭素含有ガスとして炭化水素ガスを含む。炭化水素ガスとしては、例えば、メタンガス（ＣＨ４ガス）が用いられる。また、第１例の処理ガスは希ガスを更に含み得る。この第１例の処理ガスは、炭素含有ガスとして炭化水素ガスを含んでいるので、当該第１例の処理ガスから形成される有機膜ＯＭには、フッ素が略含まれていない。したがって、この有機膜ＯＭは、工程ＳＴ５のウェット洗浄に用いられる洗浄液に対して、高い濡れ性、即ち小さい接触角を有する。故に、この有機膜ＯＭは、ウェット洗浄によって容易に除去される。
また、第１例の処理ガスは、水素ガスを含んでいない。水素ガスは有機膜ＯＭを減少させる効果を有する水素の活性種のソースであるが、この第１例の処理ガスは水素ガスを含まないので、有機膜ＯＭが効率よく形成される。
工程ＳＴ３において用いられる第２例の処理ガスは、炭素含有ガスとしてのフルオロカーボンガス及び水素ガスを含む。第２例の処理ガスに含まれるフルオロカーボンガスとしては、Ｃ４Ｆ８ガス、Ｃ４Ｆ６ガス、及びＣ５Ｆ８ガスのうち一以上のガスが用いられ得る。また、第２例の処理ガスは、希ガスを更に含み得る。フルオロカーボンガスからはフッ素及び炭素を含有する膜が形成されるが、この膜中のフッ素の量は、水素ガスから生成される水素の活性種によって減少される。したがって、第２例の処理ガスによれば、フッ素含有量が少ない有機膜ＯＭがウエハＷの表面上に形成される。
第２例の処理ガスでは、フルオロカーボンガスの流量に対し、水素ガスの流量は、５倍以上、２０倍以下の流量であってもよい。この範囲内に水素ガスの流量を設定することで、更にフッ素含有量が少ない有機膜ＯＭが形成される。
一実施形態では、工程ＳＴ３が実行される期間において、ウエハＷの温度は６０℃以下の温度に保たれる。このために、処理容器１２の外部に設けられたチラーユニットから、その温度が制御された冷媒が冷媒流路２４に供給される。３００℃以上の温度といった高温環境下では有機膜ＯＭの熱分解が生じ得るが、ウエハＷの温度を６０℃以下に保つことによって有機膜ＯＭの熱分解が抑制される。したがって、この実施形態によれば、効率よく有機膜ＯＭを形成することが可能となる。
また、一実施形態において、有機膜ＯＭの膜厚が２ｎｍ以上の膜厚となるように、工程ＳＴ３の処理条件、例えば、処理時間が調整される。２ｎｍ以上の膜厚を有する有機膜ＯＭによれば、大気中の水分が当該有機膜ＯＭを透過することを略防止することができる。
また、一実施形態では、工程ＳＴ２が実行される期間及び工程ＳＴ３が実行される期間にわたって、ウエハＷが単一のプラズマ処理装置１０の処理容器１２内に収容された状態が維持されてもよい。なお、工程ＳＴ２及び工程ＳＴ３は、別個のプラズマ処理装置を用いて実行されてもよい。
以上、種々の実施形態について説明してきたが、上述した実施形態に限定されることなく種々の変形態様を構成可能である。例えば、方法ＭＴの工程ＳＴ１〜工程ＳＴ３の実施には、誘導結合型のプラズマ処理装置、又は、マイクロ波といった表面波によってプラズマを生成するプラズマ処理装置のように、任意のプラズマ処理装置が用いられてもよい。
以下、方法ＭＴの評価のために行った実験について説明する。なお、本発明は以下に説明する実験に限定されるものではない。
［第１例の処理ガスを用いた工程ＳＴ３を含む方法ＭＴの評価実験］
この実験では、図２に示すウエハＷと同構造の三つのウエハを準備した。各ウエハの拡散防止膜ＤＬはＳｉＣＮから形成されたものであり、その膜厚は３５ｎｍであった。第２の絶縁膜ＩＳ２は、ＳｉＯＣＨから形成されたものであり、その膜厚は１５０ｎｍであった。酸化膜ＯＸはＴＥＯＳから形成されたシリコン酸化膜であり、その膜厚は２０ｎｍであった。金属マスクＭＫはＴｉＮから形成されたものであり、その膜厚は３５ｎｍであった。有機層ＯＬの膜厚は２３０ｎｍであった。反射防止膜ＡＬの膜厚は３５ｎｍであった。また、レジストマスクＲＭの膜厚は、７５ｎｍであった。そして、この実験では、プラズマ処理装置１０を用いて工程ＳＴ１を実行して、三つのウエハから図１１に示すウエハＷと同構造のサンプル１〜３を準備した。
次いで、サンプル１に対してプラズマ処理装置１０を用いて工程ＳＴ２を実行した。サンプル２に対しては、プラズマ処理装置１０を用いて工程ＳＴ２を実行し、当該工程ＳＴ２の実行後のサンプル２に対して窒素ガス及び水素ガスを用いたプラズマ処理を適用した。サンプル３に対しては、プラズマ処理装置１０を用いて工程ＳＴ２及び工程ＳＴ３を実行した。そして、サンプル１〜３をフープ１２２内で２４時間保管した。その後、電子顕微鏡を用いて金属マスクＭＫの表面状態を観察し、金属マスクＭＫの表面の全面積に対して、当該表面において表面荒れが発生していた部分の面積の割合（％）（以下、「金属マスクＭＫの表面荒れの割合」という）を求めた。
また、サンプル４〜６として、一様な厚さの銅層を有するブランケットウエハを準備した。サンプル４に対しては、プラズマ処理装置１０を用いて工程ＳＴ２を実行した。サンプル５に対しては、プラズマ処理装置１０を用いて工程ＳＴ２を実行した後、当該工程ＳＴ２の実行後のサンプル５に対して窒素ガス及び水素ガスを用いたプラズマ処理を適用した。サンプル６に対しては、プラズマ処理装置１０を用いて工程ＳＴ２及び工程ＳＴ３を実行した。そして、サンプル４〜６をフープ１２２内で２４時間保管した。その後、電子顕微鏡を用いてサンプル４〜６の表面状態を観察し、サンプル４〜６の各々の銅層の表面の全面積に対して、当該表面において表面荒れが発生していた部分の面積の割合（％）（以下、「銅層の表面荒れの割合」という）を求めた。
また、サンプル７〜９として、ＳｉＯＣＨから形成された一様な厚さの絶縁膜有するブランケットウエハを準備した。サンプル７に対しては、プラズマ処理装置１０を用いて工程ＳＴ１ｆ及び工程ＳＴ２を実行した。サンプル８に対しては、プラズマ処理装置１０を用いて工程ＳＴ１ｆ及び工程ＳＴ２を実行した後、当該サンプル８に対して窒素ガス及び水素ガスを用いたプラズマ処理を適用した。サンプル９に対しては、プラズマ処理装置１０を用いて工程ＳＴ１ｆ及び工程ＳＴ２を実行した後、工程ＳＴ３を更に実行した。そして、サンプル７〜９をフープ１２２内で２４時間保管した。その後、サンプル７〜９の各々を二つの断片に破断して、二つの断片のうち一方の断片を０．１％のフッ化水素酸で１分間処理した。そして、一方の断片の絶縁膜の膜厚と他方の断片の絶縁膜の膜厚の差（以下、「損傷量」という）を、絶縁膜の損傷を評価するパラメータとして求めた。なお、当該膜厚の差、即ち損傷量が大きければ、絶縁膜の損傷は大きいものと評価できる。
また、サンプル１０〜１２として、シリコンウエハを準備した。サンプル１０に対しては、プラズマ処理装置１０を用いて工程ＳＴ２のみを実行した。サンプル１１に対しては、プラズマ処理装置１０を用いて工程ＳＴ２を実行した後に、窒素ガス及び水素ガスを用いたプラズマ処理を適用した。サンプル１２に対しては、プラズマ処理装置１０を用いて工程ＳＴ２を実行した後に、工程ＳＴ３を更に実行した。そして、サンプル１０〜１２をフープ内で２４時間保管した。その後、サンプル１０〜１２の水に対する接触角を計測した。
以下、実験における各工程の処理条件を示す。
＜工程ＳＴ１ｆ＞
・処理容器１２内の圧力：７０ｍＴｏｒｒ（９．３３３Ｐａ）
・処理ガス
Ｃ４Ｆ８ガス：４０ｓｃｃｍ、ＣＦ４ガス：５０ｓｃｃｍ、Ａｒガス：１０００ｓｃｃｍ、Ｎ２ガス：３５ｓｃｃｍ、Ｏ２ガス：１５ｓｃｃｍ
・第１の高周波の電力：２６４Ｗ
・第２の高周波の電力：１０６Ｗ
＜工程ＳＴ２＞
・処理容器１２内の圧力：７０ｍＴｏｒｒ（９．３３３Ｐａ）
・処理ガス
Ｃ４Ｆ８ガス：４０ｓｃｃｍ、ＣＦ４ガス：５０ｓｃｃｍ、Ａｒガス：１２００ｓｃｃｍ、Ｎ２ガス：４０ｓｃｃｍ、Ｏ２ガス：１５ｓｃｃｍ
・第１の高周波の電力：４２２Ｗ
・第２の高周波の電力：５３Ｗ
＜工程ＳＴ３＞
・処理容器１２内の圧力：５０ｍＴｏｒｒ（６．６６６Ｐａ）
・処理ガス
ＣＨ４ガス：２０ｓｃｃｍ、Ａｒガス：４００ｓｃｃｍ
・第１の高周波の電力：２００Ｗ
・第２の高周波の電力：０Ｗ
＜窒素ガス及び水素ガスを用いたプラズマ処理＞
・処理容器１２内の圧力：５０ｍＴｏｒｒ（６．６６６Ｐａ）
・処理ガス
Ｎ２ガス：２００ｓｃｃｍ、Ｈ２ガス：１００ｓｃｃｍ
・第１の高周波の電力：４００Ｗ
・第２の高周波の電力：１００Ｗ
以下、実験結果について説明する。サンプル１の金属マスクＭＫの表面荒れの割合は０％であった。また、サンプル４の銅層の表面荒れの割合は１００％であった。この結果から、工程ＳＴ２の実行後に何らの処理も行わずに大気環境下でウエハを保管すると、銅の表面荒れが生じることが確認された。
また、サンプル２の金属マスクＭＫの表面荒れの割合は８０％であった。また、サンプル５の銅層の表面荒れの割合は０％であった。この結果から、工程ＳＴ２の実行後にＮ２ガス及びＨ２ガスのプラズマ処理を行うことにより、銅層の表面荒れを抑制することはできるが、金属マスクＭＫの表面荒れが発生することが確認された。
また、サンプル３の金属マスクＭＫの表面荒れの割合は０％であった。また、サンプル６の銅層の表面荒れの割合は０％であった。この結果から、工程ＳＴ２の実行後に工程ＳＴ３を実行することにより、銅層の表面荒れ及び金属マスクＭＫの表面荒れの双方を抑制可能であることが確認された。
なお、工程ＳＴ３において形成された有機膜ＯＭの膜厚を測定した結果、当該膜厚は２ｎｍであった。したがって、有機膜ＯＭの膜厚が２ｎｍ以上であれば、大気中に含まれる水分が当該有機膜ＯＭを透過せずに、銅層及び金属マスクＭＫが保護されることが確認された。
また、サンプル７〜９ぞれぞれの損傷量は３．０ｎｍ、８．２ｎｍ、１．７ｎｍであった。この結果より、工程ＳＴ３によって絶縁膜に与えられる損傷は少ないことが確認された。
また、サンプル１０〜１２それぞれの表面の水に対する接触角は７３．１°、５３．１°、６５．４°であった。サンプル１２の表面における水に対する接触角は９０°よりも相当に小さいことから、工程ＳＴ３によって形成された有機膜ＯＭは高い濡れ性を有していることが確認された。
［工程ＳＴ３の処理条件についての評価実験］
この実験では、図２に示すウエハＷと同構造の四つのウエハを準備した。各ウエハの拡散防止膜ＤＬはＳｉＣＮから形成されたものであり、その膜厚は３５ｎｍであった。第２の絶縁膜ＩＳ２は、ＳｉＯＣＨから形成されたものであり、その膜厚は１５０ｎｍであった。酸化膜ＯＸはＴＥＯＳから形成されたシリコン酸化膜であり、その膜厚は２０ｎｍであった。金属マスクＭＫはＴｉＮから形成されたものであり、その膜厚は３５ｎｍであった。有機層ＯＬの膜厚は２３０ｎｍであった。反射防止膜ＡＬの膜厚は３５ｎｍであった。また、レジストマスクＲＭは、７５ｎｍの膜厚を有し、ライン・アンド・スペースパターンを有するものであった。そして、プラズマ処理装置１０を用いて工程ＳＴ１を実行して、四つのウエハから図１１に示すウエハＷと同構造のサンプル１３〜１６を準備した。そして、サンプル１３〜１６のそれぞれに対してプラズマ処理装置１０を用いて工程ＳＴ２及び工程ＳＴ３を実行した。その後、サンプル１３〜１６をフープ１２２内で２４時間保管した。
また、サンプル１７〜２０として、一様な厚さの銅層を有するブランケットウエハを準備し、これらサンプル１７〜２０のそれぞれに対してプラズマ処理装置１０を用いて工程ＳＴ１ｆ、工程ＳＴ２、及び工程ＳＴ３を実行した。その後、サンプル１７〜２０をフープ１２２内で２４時間保管した。また、サンプル２１〜２４として、ＳｉＯＣＨから形成された一様な厚さの絶縁膜を有するブランケットウエハを準備し、これらサンプル２１〜２４のそれぞれに対してプラズマ処理装置１０を用いて工程ＳＴ１ｆ、工程ＳＴ２、及び工程ＳＴ３を実行した。その後、サンプル２１〜２４をフープ１２２内で２４時間保管した。
以下に、工程ＳＴ１ｆ、工程ＳＴ２、及び工程ＳＴ３の処理条件を示す。
＜工程ＳＴ１ｆ＞
・処理容器１２内の圧力：７０ｍＴ
・処理ガス
Ｃ４Ｆ８ガス：４０ｓｃｃｍ、ＣＦ４ガス：５０ｓｃｃｍ、Ａｒガス：１０００ｓｃｃｍ、Ｎ２ガス：３５ｓｃｃｍ、Ｏ２ガス：１５ｓｃｃｍ
・第１の高周波の電力：２６４Ｗ
・第２の高周波の電力：１０６Ｗ
＜工程ＳＴ２＞
・処理容器１２内の圧力：７０ｍＴｏｒｒ（９．３３３Ｐａ）
・処理ガス
Ｃ４Ｆ８ガス：４０ｓｃｃｍ、ＣＦ４ガス：５０ｓｃｃｍ、Ａｒガス：１２００ｓｃｃｍ、Ｎ２ガス：４０ｓｃｃｍ、Ｏ２ガス：１５ｓｃｃｍ
・第１の高周波の電力：４２２Ｗ
・第２の高周波の電力：５３Ｗ
＜工程ＳＴ３＞
・処理ガス
ＣＨ４ガス：２０ｓｃｃｍ、Ａｒガス：４００ｓｃｃｍ
なお、サンプル１３、サンプル１７、及びサンプル２１に対して行った工程ＳＴ３では、処理容器１２内の圧力を１００ｍＴｏｒｒ（１３．３３Ｐａ）に設定し、第１の高周波の電力を２００Ｗに設定し、第２の高周波の電力を０Ｗに設定した。また、サンプル１４、サンプル１８、及びサンプル２２に対して行った工程ＳＴ３では、処理容器１２内の圧力を２００ｍＴｏｒｒ（２６．６６Ｐａ）に設定し、第１の高周波の電力を２００Ｗに設定し、第２の高周波の電力を０Ｗに設定した。また、サンプル１５、サンプル１９、及びサンプル２３に対して行った工程ＳＴ３では、処理容器１２内の圧力を１００ｍＴｏｒｒ（１３．３３Ｐａ）に設定し、第１の高周波の電力を１００Ｗに設定し、第２の高周波の電力を０Ｗに設定した。また、サンプル１６、サンプル２０、及びサンプル２４に対して行った工程ＳＴ３では、処理容器１２内の圧力を１００ｍＴｏｒｒ（１３．３３Ｐａ）に設定し、第１の高周波の電力を４００Ｗに設定し、第２の高周波の電力を０Ｗに設定した。
そして、サンプル１３〜１６の金属マスクＭＫの表面荒れの割合を求めたところ、何れのサンプルにおいても金属マスクＭＫの表面荒れは発生していなかった。したがって、工程ＳＴ３は、その処理条件に依存せず、金属マスクＭＫの表面荒れを抑制可能であることが確認された。
また、サンプル１７〜２０の銅層の表面荒れの割合を求めた。その結果、サンプル１７〜１９の銅層には表面荒れは発生していなかった。なお、上述したように、サンプル１７〜１９に対して実行した工程ＳＴ３では、第１の高周波の電力を２００Ｗ以下の電力に設定した。一方、サンプル２０の銅層の表面荒れの割合（％）は、小さい割合ではあるものの１５％であった。なお、上述したように、サンプル２０に対して実行した工程ＳＴ３では、第１の高周波の電力を４００Ｗに設定した。したがって、工程ＳＴ３では、第１の高周波の電力を２００Ｗ以下に設定することが望ましいことが確認された。
また、サンプル２１〜２４の絶縁膜の損傷量を求めた。その結果、サンプル２１〜２４の絶縁膜の損傷量はそれぞれ、１．７ｎｍ、７．０ｎｍ、３．７ｎｍ、４．０ｎｍであった。なお、上述したように、サンプル２１、サンプル２３、及びサンプル２４に対して実行した工程ＳＴ３では、処理容器１２内の圧力を１００ｍＴｏｒｒ以下の圧力に設定した。また、サンプル２２に対して実行した工程ＳＴ３では、処理容器１２内の圧力を２００ｍＴｏｒｒの圧力に設定した。この結果から、工程ＳＴ３では、処理容器１２内の圧力を１００ｍＴｏｒｒ（１３．３３Ｐａ）以下に設定することが望ましいことが確認された。
［第２例の処理ガスを用いた工程ＳＴ３を含む方法ＭＴの評価実験］
この実験では、図２に示すウエハＷと同構造の三つのウエハを準備した。各ウエハの拡散防止膜ＤＬはＳｉＣＮから形成されたものであり、その膜厚は３５ｎｍであった。第２の絶縁膜ＩＳ２は、ＳｉＯＣＨから形成されたものであり、その膜厚は１５０ｎｍであった。酸化膜ＯＸはＴＥＯＳから形成されたシリコン酸化膜であり、その膜厚は２０ｎｍであった。金属マスクＭＫはＴｉＮから形成されたものであり、その膜厚は３５ｎｍであった。有機層ＯＬの膜厚は２３０ｎｍであった。反射防止膜ＡＬの膜厚は３５ｎｍであった。また、レジストマスクＲＭの膜厚は、７５ｎｍであった。そして、プラズマ処理装置１０を用いて工程ＳＴ１を実行して、三つのウエハから図１１に示すウエハＷと同構造のサンプル２５〜２７を準備した。そして、サンプル２５〜２７のそれぞれに対してプラズマ処理装置１０を用いて工程ＳＴ２及び工程ＳＴ３を実行した。その後、サンプル２５〜２７をフープ１２２内で２４時間保管した。
また、サンプル２８〜３０として、一様な厚さの銅層を有するブランケットウエハを準備し、これらサンプル２８〜３０のそれぞれに対してプラズマ処理装置１０を用いて工程ＳＴ１ｆ、工程ＳＴ２、及び工程ＳＴ３を実行した。その後、サンプル２８〜３０をフープ１２２内で２４時間保管した。また、サンプル３１〜３３として、ＳｉＯＣＨから形成された一様な厚さの絶縁膜を有するブランケットウエハを準備し、これらサンプル３１〜３３のそれぞれに対してプラズマ処理装置１０を用いて工程ＳＴ１ｆ、工程ＳＴ２、及び工程ＳＴ３を実行した。その後、サンプル３１〜３３をフープ１２２内で２４時間保管した。また、サンプル３４〜３６として、シリコンウエハを準備した。これらサンプル３４〜３６のそれぞれに対してプラズマ処理装置１０を用いて工程ＳＴ２及び工程ＳＴ３を実行した。その後、サンプル３４〜３６をフープ１２２内で２４時間保管した。
以下に、工程ＳＴ１ｆ、工程ＳＴ２、及び工程ＳＴ３の処理条件を示す。
＜工程ＳＴ１ｆ＞
・処理容器１２内の圧力：７０ｍＴ
・処理ガス
Ｃ４Ｆ８ガス：４０ｓｃｃｍ、ＣＦ４ガス：５０ｓｃｃｍ、Ａｒガス：１０００ｓｃｃｍ、Ｎ２ガス：３５ｓｃｃｍ、Ｏ２ガス：１５ｓｃｃｍ
・第１の高周波の電力：２６４Ｗ
・第２の高周波の電力：１０６Ｗ
＜工程ＳＴ２＞
・処理ガス
Ｃ４Ｆ８ガス：４０ｓｃｃｍ、ＣＦ４ガス：５０ｓｃｃｍ、Ａｒガス：１２００ｓｃｃｍ、Ｎ２ガス：４０ｓｃｃｍ、Ｏ２ガス：１５ｓｃｃｍ
・第１の高周波の電力：４２２Ｗ
・第２の高周波の電力：５３Ｗ
＜工程ＳＴ３＞
・処理容器１２内の圧力：５０ｍＴｏｒｒ（６．６６６Ｐａ）
・第１の高周波の電力：２００Ｗ
・第２の高周波の電力：０Ｗ
なお、サンプル２５、サンプル２８、サンプル３１、及びサンプル３４に対して行った工程ＳＴ３では、Ｃ４Ｆ８ガスの流量を２０ｓｃｃｍに、Ａｒガスの流量を４００ｓｃｃｍに、水素ガス（Ｈ２ガス）の流量を０ｓｃｃｍ設定した。また、サンプル２６、サンプル２９、サンプル３２、及びサンプル３５に対して行った工程ＳＴ３では、Ｃ４Ｆ８ガスの流量を２０ｓｃｃｍに、Ａｒガスの流量を４００ｓｃｃｍに、水素ガスの流量を１００ｓｃｃｍに設定した。また、サンプル２７、サンプル３０、サンプル３３、及びサンプル３６に対して行った工程ＳＴ３では、Ｃ４Ｆ８ガスの流量を２０ｓｃｃｍに、Ａｒガスの流量を４００ｓｃｃｍに、水素ガスの流量を２００ｓｃｃｍに設定した。
そして、サンプル２５〜２７の金属マスクＭＫの表面荒れの割合を求めたところ、何れのサンプルにおいても金属マスクＭＫの表面荒れは発生していなかった。したがって、フルオロカーボンガスを含む処理ガスを用いた工程ＳＴ３は、金属マスクＭＫの表面荒れを抑制可能であることが確認された。
また、サンプル２８〜３０の銅層の表面荒れの割合を求めた。その結果、サンプル２８〜３０銅層には表面荒れは発生していなかった。したがって、フルオロカーボンガスを含む処理ガスを用いた工程ＳＴ３は、銅層の表面荒れを抑制可能であることが確認された。
また、サンプル３１〜３３の絶縁膜の損傷量を求めた。その結果、サンプル３１〜３３の絶縁膜の損傷量はそれぞれ、０．３ｎｍ、０．７ｎｍ、３．７ｎｍであった。この結果から、フルオロカーボンガスを含む処理ガスを用いた工程ＳＴ３では、絶縁膜の損傷が抑制されることが確認された。
また、サンプル３４〜３６の水に対する接触角を計測した。その結果、サンプル３４〜３６それぞれの水に対する接触角は、１００．３°、６９．６°、５６．６°であった。この結果から、工程ＳＴ３において用いられる処理ガスに水素ガスを含めることにより、当該工程ＳＴ３によって形成される有機膜ＯＭの濡れ性を高めることが可能であることが確認された。また、フルオロカーボンガスの流量に対して、水素ガスの流量は、５倍以上、２０倍以下の流量に設定されることが望ましいことが確認された。
１１０…基板処理システム、１１２…ローダモジュール、１１６…トランスファモジュール、１２２…フープ、１４１…ロードロックモジュール、１４２…ロードロックモジュール、２１０…ウェット洗浄装置、１０…プラズマ処理装置、１２…処理容器、３０…上部電極、ＰＤ…載置台、ＬＥ…下部電極、ＥＳＣ…静電チャック、４０…ガスソース群、５０…排気装置、６２…第１の高周波電源、６４…第２の高周波電源、Ｃｎｔ…制御部、Ｗ…ウエハ、ＷＬ…配線層、ＩＳ１…第１の絶縁膜、ＣＷ…銅配線、ＤＬ…拡散防止膜、ＩＳ２…第２の絶縁膜、ＯＸ…酸化膜、ＯＬ…有機層、ＭＫ…金属マスク、ＲＭ…レジストマスク、ＯＭ…有機膜。

Claims (13)

  1. 被処理体を処理する方法であって、
    第１の絶縁膜及び該絶縁膜に形成された銅配線を有する配線層、該配線層上に設けられた拡散防止膜、該拡散防止膜上に設けられた第２の絶縁膜、並びに、開口を提供し、前記第２の絶縁膜上に設けられた金属マスクを有し、前記開口から露出された箇所において前記第２の絶縁膜がエッチングされた被処理体を準備する工程と、
    前記銅配線が露出するまで前記拡散防止膜をエッチングするために、フルオロカーボンガス及び／又はハイドロフルオロカーボンガスを含む第１の処理ガスのプラズマを生成する工程と、
    前記拡散防止膜がエッチングされた状態の前記被処理体の表面上に有機膜を形成するために、炭素含有ガスを含む第２の処理ガスのプラズマを生成する工程と、
    を含む方法。
  2. 前記炭素含有ガスは、炭化水素ガスである、請求項１に記載の方法。
  3. 前記第２の処理ガスは、水素ガスを含まない、請求項２に記載の方法。
  4. 前記炭素含有ガスはフルオロカーボンガスであり、
    前記第２の処理ガスは、水素ガスを更に含む、
    請求項１に記載の方法。
  5. 前記第２の処理ガスに含まれる前記フルオロカーボンガスの流量に対して、前記水素ガスの流量は、５倍以上、２０倍以下の流量である、請求項４に記載の方法。
  6. 前記第２の処理ガスは、該第２の処理ガスに含まれる前記フルオロカーボンガスとして、Ｃ４Ｆ８ガス、Ｃ４Ｆ６ガス、及びＣ５Ｆ８ガスのうち一以上のガスを含む、請求項４又は５に記載の方法。
  7. 第２の処理ガスのプラズマを生成する前記工程において、前記被処理体の温度が６０℃以下の温度に保たれる、請求項１〜６の何れか一項に記載の方法。
  8. 第２の処理ガスのプラズマを生成する前記工程において、２ｎｍ以上の膜厚を有する前記有機膜が形成される、請求項１〜７の何れか一項に記載の方法。
  9. 前記第１の処理ガスは、ＣＦ４ガス、ＣＨＦ３ガス、Ｃ４Ｆ８ガス、Ｃ４Ｆ６ガス、ＣＨ２Ｆ２ガス、及びＣＨ３Ｆガスのうち一以上のガスを含む、請求項１〜８の何れか一項に記載の方法。
  10. 前記拡散防止膜は、ＳｉＣ、ＳｉＣＮ、若しくはＳｉＮから形成された単層膜、又は、各々がＳｉＣ、ＳｉＣＮ、若しくはＳｉＮから形成された複数の膜を含む多層膜である、請求項１〜９の何れか一項に記載の方法。
  11. 前記絶縁膜は、ＳｉＯＣＨから形成された単層膜、ＳｉＯ２から形成された膜と低誘電率膜とを含む多層膜、又は、複数の低誘電率膜を含む多層膜である、請求項１〜１０の何れか一項に記載の方法。
  12. 前記金属マスクは、Ｔｉ又はＴｉＮから形成されている、請求項１〜１１の何れか一項に記載の方法。
  13. 第１の処理ガスのプラズマを生成する前記工程が実行される期間及び第２の処理ガスのプラズマを生成する前記工程が実行される期間にわたって、前記被処理体が単一のプラズマ処理装置の処理容器内に収容された状態が維持される、請求項１〜１２の何れか一項に記載の方法。
JP2015185167A 2015-09-18 2015-09-18 被処理体を処理する方法 Pending JP2017059750A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015185167A JP2017059750A (ja) 2015-09-18 2015-09-18 被処理体を処理する方法
TW105129522A TWI684201B (zh) 2015-09-18 2016-09-12 被處理體之處理方法
US15/264,737 US9780037B2 (en) 2015-09-18 2016-09-14 Method of processing target object

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015185167A JP2017059750A (ja) 2015-09-18 2015-09-18 被処理体を処理する方法

Publications (1)

Publication Number Publication Date
JP2017059750A true JP2017059750A (ja) 2017-03-23

Family

ID=58283176

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015185167A Pending JP2017059750A (ja) 2015-09-18 2015-09-18 被処理体を処理する方法

Country Status (3)

Country Link
US (1) US9780037B2 (ja)
JP (1) JP2017059750A (ja)
TW (1) TWI684201B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3047605B1 (fr) * 2016-02-09 2018-03-02 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de realisation de connexions d'une puce electronique
JP6877290B2 (ja) * 2017-08-03 2021-05-26 東京エレクトロン株式会社 被処理体を処理する方法
KR20210033581A (ko) * 2019-09-18 2021-03-29 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
TW202205433A (zh) * 2020-06-19 2022-02-01 日商東京威力科創股份有限公司 蝕刻方法、基板處理裝置及基板處理系統
CN117321739A (zh) * 2022-04-28 2023-12-29 株式会社日立高新技术 蚀刻方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6211092B1 (en) * 1998-07-09 2001-04-03 Applied Materials, Inc. Counterbore dielectric plasma etch process particularly useful for dual damascene
US6380096B2 (en) * 1998-07-09 2002-04-30 Applied Materials, Inc. In-situ integrated oxide etch process particularly useful for copper dual damascene
US6693038B1 (en) * 1999-02-05 2004-02-17 Taiwan Semiconductor Manufacturing Company Method for forming electrical contacts through multi-level dielectric layers by high density plasma etching
US6949203B2 (en) * 1999-12-28 2005-09-27 Applied Materials, Inc. System level in-situ integrated dielectric etch process particularly useful for copper dual damascene
US6372636B1 (en) * 2000-06-05 2002-04-16 Chartered Semiconductor Manufacturing Ltd. Composite silicon-metal nitride barrier to prevent formation of metal fluorides in copper damascene
US6503840B2 (en) * 2001-05-02 2003-01-07 Lsi Logic Corporation Process for forming metal-filled openings in low dielectric constant dielectric material while inhibiting via poisoning
JP2003023072A (ja) * 2001-07-06 2003-01-24 Hitachi Ltd 半導体装置の製造方法および半導体装置の製造装置
JP2006156486A (ja) 2004-11-25 2006-06-15 Tokyo Electron Ltd 基板処理方法および半導体装置の製造方法
US20070254476A1 (en) * 2006-04-28 2007-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Cleaning porous low-k material in the formation of an interconnect structure
TWI353036B (en) * 2007-01-12 2011-11-21 United Microelectronics Corp Damascene interconnection structure and dual damas
TW201001539A (en) * 2008-06-19 2010-01-01 United Microelectronics Corp Method of etching a dielectric layer
US20120064713A1 (en) * 2010-09-10 2012-03-15 Tokyo Electron Limited Ultra-low-k dual damascene structure and method of fabricating
US8906810B2 (en) * 2013-05-07 2014-12-09 Lam Research Corporation Pulsed dielectric etch process for in-situ metal hard mask shape control to enable void-free metallization

Also Published As

Publication number Publication date
TWI684201B (zh) 2020-02-01
US9780037B2 (en) 2017-10-03
US20170084542A1 (en) 2017-03-23
TW201721713A (zh) 2017-06-16

Similar Documents

Publication Publication Date Title
US20210134604A1 (en) Etching method
US20090221148A1 (en) Plasma etching method, plasma etching apparatus and computer-readable storage medium
CN104882360B (zh) 等离子体处理装置的清洁方法
JP2014086500A (ja) 銅層をエッチングする方法、及びマスク
US9780037B2 (en) Method of processing target object
US11462412B2 (en) Etching method
JP2008192906A (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
US9147556B2 (en) Plasma processing method and plasma processing apparatus
KR101540816B1 (ko) 플라즈마 에칭 방법, 컴퓨터 기억 매체 및 플라즈마 에칭 장치
US9818582B2 (en) Plasma processing method
US20090203219A1 (en) Plasma etching method, plasma etching apparatus and computer-readable storage medium
US10811274B2 (en) Etching method and plasma processing apparatus
TWI745590B (zh) 蝕刻多孔質膜之方法
US7488689B2 (en) Plasma etching method
US10651077B2 (en) Etching method
KR102361775B1 (ko) 플라즈마 처리 방법
JP2006165246A (ja) プラズマエッチング方法
KR20200113170A (ko) 막을 에칭하는 방법 및 플라즈마 처리 장치