TWI699455B - 蝕刻多層膜之方法 - Google Patents

蝕刻多層膜之方法 Download PDF

Info

Publication number
TWI699455B
TWI699455B TW105123666A TW105123666A TWI699455B TW I699455 B TWI699455 B TW I699455B TW 105123666 A TW105123666 A TW 105123666A TW 105123666 A TW105123666 A TW 105123666A TW I699455 B TWI699455 B TW I699455B
Authority
TW
Taiwan
Prior art keywords
multilayer film
layer
etching
pressure
gas
Prior art date
Application number
TW105123666A
Other languages
English (en)
Other versions
TW201715085A (zh
Inventor
久保卓也
康松潤
森本保
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW201715085A publication Critical patent/TW201715085A/zh
Application granted granted Critical
Publication of TWI699455B publication Critical patent/TWI699455B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Abstract

在含有由金屬磁性材料所形成之層的多層膜之蝕刻中，抑制多層膜之剝離及/或破裂。
一實施形態中，係在將電漿處理裝置之處理容器內部的壓力設定為較高之壓力的第1壓力之狀態下，蝕刻含有由金屬磁性材料所形成之層的多層膜。接著，在將處理容器內部之壓力設定為較第1壓力要低之第2壓力的狀態下，進一步地蝕刻多層膜。

Description

蝕刻多層膜之方法
本發明係關於一種使用電漿處理裝置來蝕刻含有由金屬磁性材料所形成之層的多層膜之方法。
在電子元件等的製造過程中，為了形成微細構造，係進行有電漿蝕刻。電漿蝕刻中係具有主要使用活性基之反應的蝕刻以及主要使用離子衝撞之濺鍍蝕刻。特別是，濺鍍蝕刻會被用於所謂金屬材料的難蝕刻材料之蝕刻。
濺鍍蝕刻中通常會將電漿處理裝置之處理容器內部壓力設定為10mTorr以下的低壓。由於在低壓條件下，離子的能量及直進性會較高，故可得到高蝕刻速率及高蝕刻異向性。關於此般低壓條件下之蝕刻係例如記載於專利文獻1。
【先前技術文獻】 【專利文獻】
專利文獻1：美國專利第4557796號說明書
另外，由於含有由金屬磁性材料所形成之層的多層膜亦含有難蝕刻材料，故亦可於該多層膜之蝕刻使用濺鍍蝕刻。另外，此般多層膜之蝕刻係可例如在MRAM(Magnetoresistive Random Access Memory)等的磁性記憶元件的製造中加以進行。
然而，在對上述多層膜進行低壓條件下之濺鍍蝕刻時，會有產生多層膜之剝離及/或多層膜之破裂的情形。濺鍍蝕刻雖被要求有抑制此般剝離及破裂，但亦需要抑制蝕刻速率之下降及蝕刻異向性之下降。
一態樣中，係提供一種使用電漿處理裝置來蝕刻被處理體之多層膜的 方法。被處理體係具有：多層膜，係含有由金屬磁性材料所形成之層；以及遮罩，係設置於多層膜上。此方法係包含有：(i)第1工序：係在將電漿處理裝置之處理容器內部的壓力設定為第1壓力的狀態下，對多層膜實行濺鍍蝕刻；以及(ii)第2工序，係在將電漿處理裝置的處理容器內部之壓力設定為較第1壓力要低之第2壓力的狀態下，對以第1工序所處理之多層膜實行濺鍍蝕刻。
因低壓條件下之濺鍍蝕刻而產生多層膜之剝離及/或破裂的原因係推測如下。於多層膜內之相異膜間的界面或多層膜與該多層膜之基底之間的界面會有混入有機雜質的情形。在此有機雜質與電漿中所生成之活性基反應時，在界面中便會產生氣體，而形成含有氣體之缺陷。在此缺陷內之壓力與處理容器內部之壓力的差距較大時，亦即，在低壓條件下，缺陷內之氣體會膨脹而將較大應力施予至多層膜。其結果，便可推測是產生多層膜之剝離及/或破裂之原因。
上述一態樣相關之方法的第1工序中係將處理容器內部之壓力設定為較高壓。亦即，降低缺陷內部與處理容器內之內部壓力的差異。從而，藉由第1工序，便可抑制濺鍍蝕刻中之缺陷內的氣體膨脹。又，藉由第1工序，便可使得濺鍍蝕刻中缺陷內之氣體從多層膜中洩出。因此，便可抑制第1工序及後續第2工序中之濺鍍蝕刻中的多層膜之剝離及多層膜之破裂。又，此方法中，係在實行第1工序後，於第2工序中以較低壓之條件來進一步地實行濺鍍蝕刻。從而，便可得到高蝕刻速率，且實現相對於多層膜之層積方向而具有較高異向性的蝕刻。
一實施形態中，第1壓力亦可設定為2Pa(15mTorr)以上的壓力。又，一實施形態中，第2壓力亦可設定為1.333Pa(10mTorr)以下的壓力。又，一實施形態中，多層膜亦可含有選自Ru、Ta、Pt、Pd、Ti、Mg、Al、Ag、Au、Cu、W、Co、Fe及Ni的2種以上之金屬。又，一實施形態中，處理容器內係設置有含下部電極之載置台，第1工序中係在將被處理體載置於載置台上的狀態下，將偏壓用之高頻供給至下部電極。亦即，第1工序中為了濺鍍蝕刻，係設定有較高壓之條件，且為了濺鍍蝕刻中之離子的吸引係使用有高頻。
一實施形態中，第1工序係實行至多層膜之膜厚為31nm以下。藉由在第1工序中將多層膜之膜厚蝕刻至31nm以下，便會在第1工序之實行中讓缺陷 內之氣體更容易地從多層膜洩出。從而，便可更加地抑制多層膜之剝離及多層膜之破裂。
如上述說明般，係可抑制蝕刻所導致之多層膜之剝離及破裂，且抑制蝕刻速率之下降及蝕刻異向性之下降。
10‧‧‧電漿處理裝置
12‧‧‧處理容器
30‧‧‧上部電極
PD‧‧‧載置台
LE‧‧‧下部電極
ESC‧‧‧靜電夾具
40‧‧‧氣體源群
42‧‧‧閥群
44‧‧‧流量控制器群
50‧‧‧排氣裝置
62‧‧‧第1高頻電源
64‧‧‧第2高頻電源
Cnt‧‧‧控制部
W‧‧‧晶圓
SB‧‧‧基板
IS‧‧‧絕緣膜
ML‧‧‧多層膜
MK‧‧‧遮罩
PL‧‧‧電漿
D‧‧‧缺陷
圖1係顯示一實施形態相關之蝕刻多層膜的方法之流程圖。
圖2係顯示可適用圖1所示之方法的一範例之被處理體的一部分之剖面圖。
圖3係概略地顯示可實行圖1所示之方法的電漿處理裝置一範例之圖式。
圖4係顯示在多層膜ML與絕緣膜IS之間形成有含氣體之缺陷D的狀態之被處理體的一部分之剖面圖。
圖5係顯示在圖1所示之方法的工序ST1實行結束時間點之被處理體的一部分之剖面圖。
圖6係顯示在圖1所示之方法的工序ST2實行結束時間點之被處理體的一部分之剖面圖。
圖7係顯示實驗之各種條件及結果的表格。
圖8係顯示各樣本在濺鍍蝕刻中之各種波長的光強度之時間變化的圖表。
圖9係顯示各樣本在濺鍍蝕刻中之各種波長的光強度之時間變化的圖表。
以下，便參照圖式就各種實施形態來詳細地說明。另外，各圖式中係對相同或相當的部分附加相同符號。
圖1係顯示一實施形態相關之蝕刻多層膜的方法之流程圖。圖1所示之方法MT係使用電漿處理裝置來蝕刻含有由金屬磁性材料所形成之層的多層膜之方法。
圖2係顯示可適用圖1所示方法的一範例之被處理體一部分之剖面圖。 如圖2所示，被處理體，亦即晶圓W係含有基板SB、絕緣膜IS、多層膜ML以及遮罩MK。晶圓W係可以例如製造MRAM(Magnetoresistive Random Access Memory)的過程來獲得。絕緣膜IS係設置於基板SB上。絕緣膜IS係由例如氧化矽或氮化矽所構成。此絕緣膜IS上係形成有多層膜ML。
多層膜ML係具有複數層，且含有由金屬磁性材料所形成之層。例如，如圖2所示，多層膜ML係具有第1層L1~第15層L15的15個層。各第1層L1~第15層L15係金屬層。第1層L1係最下層，亦即設置於最靠近於絕緣膜IS的層，並由Ta所形成。第2層L2係設置於第1層L1上，並由Ru所形成。第3層L3係設置於第2層L2上，並由Ta所形成。第4層L4係設置於第3層L3上，並由Pt所形成。第5層L5係設置於第4層L4上，並由Pt及Co所形成。第6層L6係設置於第5層L5上，並由Co所形成。第7層L7係設置於第6層L6上，並由Ru所形成。第8層L8係設置於第7層L7上，並由Pt及Co所形成。第9層L9係設置於第8層L8上，並由Co所形成。第10層L10係設置於第9層L9上，並由Ta所形成。第11層L11係設置於第10層L10上，並由CoFeB所形成。第12層L12係設置於第11層L11上，並由MgO所形成。第13層L13係設置於第12層L12上，並由CoFeB所形成。第14層L14係設置於第13層L13上，並由Ta所形成。第15層L15係設置於第14層L14上，並由Ru所形成。第5層L5及第8層L8係具有交互地層積有Pt薄膜與Co薄膜的構造。具體而言，第5層L5係具有交互地層積有6層Pt薄膜與6層Co薄膜之構造，第8層L8係具有交互地層積有2層Pt與2層Co的構造。
多層膜ML的第1層L1與第2層L2會構成下部電極。第3層L3與第4層L4係用以讓膜進一步地成長於上層的種晶層。第5層L5與第6層L6會構成反鐵磁性層。第7層L7係用於作為反鐵磁性層與上層之磁化固定層之間的間隔層。第8層L8、第9層L9、第10層L10及第11層L11會構成磁化固定層。第12層L12係穿隧阻隔層，第13層L13係磁化自由層。第14層L14與第15層L15會構成上部電極。又，上述磁化固定層、穿隧阻隔層以及磁化自由層會構成所謂磁性穿隧接面(MJT)。
以下，便例示多層膜ML之各層厚度。第1層L1之厚度為5nm，第2層L2之厚度為5nm，第3層L3之厚度為10nm，第4層L4之厚度為5nm，第5層L5之厚度為4.8nm，第6層L6之厚度為0.5nm，第7層L7之厚度為0.9nm，第8層 L8之厚度為1.6nm，第9層L9之厚度為0.5nm，第10層L10之厚度為0.4nm，第11層L11之厚度為1.2nm，第12層L12之厚度為1.3nm，第13層L13之厚度為1.6nm，第14層L14之厚度為5nm，第15層L15之厚度為5nm。
多層膜ML上係設置有遮罩MK。遮罩MK係由金屬含有膜所製作之遮罩。金屬含有膜係例如由TaN或TiN等所構成。遮罩MK之圖案係可藉由電漿蝕刻來加以形成。
另外，圖2所示之晶圓W的構成及上述各層之厚度為一範例，方法MT的適用對象並不限於圖2所示之晶圓W。又，多層膜ML之各層係可含有由Ru、Ta、Pt、Pd、Ti、Mg、Al、Ag、Au、Cu、W、Co、Fe及Ni中的一個以上的金屬所構成之層。進一步地，多層膜ML亦可含有由選自該等材料的2種類以上的金屬之合金所形成的層。
方法MT中，係在電漿處理裝置之處理容器內處理圖2所示之晶圓W般之被處理體。圖3係概略地顯示可實行圖1所示之方法MT的電漿處理裝置一範例之圖式。圖3所示之電漿處理裝置10係電容耦合型電漿處理裝置，並具備有略圓筒狀之處理容器12。處理容器12係例如由鋁所構成。此處理容器12內壁面亦可施予陽極氧化處理。此處理容器12會保全接地。
處理容器12底部上係設置有略圓筒狀之支撐部14。支撐部14係例如由絕緣材料所構成。支撐部14會在處理容器12內從處理容器12底部朝垂直方向加以延伸。又，處理容器12內係設置有載置台PD。載置台PD會藉由支撐部14來被加以支撐。
載置台PD係在其上面保持晶圓W。載置台PD係具有下部電極LE及靜電夾具ESC。下部電極LE係含有第1板體18a及第2板體18b。第1板體18a及第2板體18b係由例如所謂鋁之金屬所構成，並成為略圓盤狀。第2板體18b係設置於第1板體18a上，並電性連接於第1板體18a。
第2板體18b上係設置有靜電夾具ESC。靜電夾具ESC係具有將導電膜之電極配置於一對絕緣層或絕緣板間之構造。靜電夾具ESC的電極會透過開關23來電性連接有直流電源22。此靜電夾具ESC會藉由來自直流電源22之直流電壓所產生的庫倫力等之靜電力來吸附晶圓W。藉此，靜電夾具ESC便可保持晶圓W。
第2板體18b周緣部上係以圍繞晶圓W邊緣及靜電夾具ESC之方式來配 置有聚焦環FR。聚焦環FR係為了提升蝕刻均勻性而加以設置。聚焦環FR係由以蝕刻對象膜之材料所適當選擇的材料所構成，例如可由石英所構成。
第2板體18b內部係設置有冷媒流道24。冷媒流道24會構成溫控機構。冷媒流道24會從處理容器12外部所設置之冷卻單元透過配管26a來供給有冷媒。供給至冷媒流道24之冷媒會透過配管26b而回到冷卻單元。如此般，便會在冷媒流道24與冷卻單元之間循環有冷媒。藉由控制此冷媒溫度，來控制靜電夾具ESC所支撐之晶圓W溫度。
又，電漿處理裝置10係設置有氣體供給管線28。氣體供給管線28會將來自導熱氣體供給機構之導熱氣體，例如He氣體供給至靜電夾具ESC上面與晶圓W內面之間。
又，電漿處理裝置10係具備有上部電極30。上部電極30會在載置台PD上方與該載置台PD對向配置。下部電極LE與上部電極30會互相設置為略平行。上部電極30與載置台PD之間係提供有用以對晶圓W進行電漿處理之處理空間S。
上部電極30會透過絕緣遮蔽構件32來被處理容器12上部所支撐。一實施形態中，上部電極30可構成為起自載置台PD上面，亦即晶圓載置面之垂直方向的距離為可變。上部電極30可含有頂板34及支撐體36。頂板34會面向處理空間S。此頂板34係設置有複數氣體噴出孔34a。頂板34係可由例如矽、SiC所形成。或著，頂板34可具有於鋁製基材表面設置有陶瓷皮膜的構造。
支撐體36會裝卸自如地支撐頂板34，可例如由所謂鋁之導電性材料所構成。此支撐體36可具有水冷構造。支撐體36內部係設置有氣體擴散室36a。從此氣體擴散室36a連通至氣體噴出孔34a的複數氣體流通孔36b會朝下方延伸。又，支撐體36係形成有將處理氣體導入至氣體擴散室36a之氣體導入口36c，此氣體導入口36c係連接有氣體供給管38。
氣體供給管38會透過閥群42及流量控制器群44來連接有氣體源群40。氣體源群40係含有複數氣體源。複數氣體源係含有方法MT之多層膜蝕刻所使用之氣體源。在一範例中，氣體源群40係含有碳化氫系氣體源以及稀有氣體源。氣體源群40亦可含有其他氣體用源，例如氬氣源、氮氣源以及氫氣源等。
閥群42係含有複數閥，流量控制器群44係含有所謂質流控制器之複數流量控制器。氣體源群40之複數氣體源會分別透過閥群42所對應之閥及流量控制器44所對應之流量控制器來連接於氣體供給管38。
又，電漿處理裝置10係沿著處理容器12內壁來裝卸自如地設置有沉積保護體46。沉積保護體46亦設置於支撐部14外周。沉積保護體46會防止蝕刻副產物附著於處理容器12，並可藉由於鋁材披覆Y2O3等的陶瓷所構成。
處理容器12底部側及支撐部14與處理容器12之側壁之間係設置有具複數貫穿孔之排氣板48。排氣板48係可藉由例如於鋁材披覆Y2O3等的陶瓷所構成。此排氣板48下方及處理容器12係設置有排氣口12e。排氣口12e會透過排氣管52來連接有排氣裝置50。排氣裝置50係具有渦輪分子泵等的真空泵，並可將處理容器12內之空間減壓至所欲真空度。又，處理容器12側壁係設置有晶圓W之搬出入口12g，此搬出入口12g可藉由閘閥54來加以開閉。
又，電漿處理裝置10係進一步地具備有第1高頻電源62及第2高頻電源64。第1高頻電源62係產生電漿生成用之第1高頻的電源，例如，產生27~100MHz的頻率之第1高頻。第1高頻電源62會透過匹配器66來連接於上部電極30。匹配器66係具有用以匹配第1高頻電源62之輸出阻抗與負載側之輸入阻抗的電路。另外，第1高頻電源62亦可透過匹配器66來連接於下部電極LE。
第2高頻電源64係產生吸引活性基至晶圓W用，亦即偏壓用之第2高頻的電源，例如，產生40kHz~13.56MHz的範圍內之頻率的第2高頻。第2高頻電源64會透過匹配器68來連接於下部電極LE。匹配器68係具有用以匹配第2高頻電源64之輸出阻抗與負載側之輸入阻抗的電路。
又，電漿處理裝置10係進一步地具備有電源70。電源70會連接於上部電極30。電源70會將用以吸引處理空間S內所存在之正離子至頂板34之電壓施加至上部電極30。在一範例中，電源70係產生負直流電壓之直流電源。在另一範例中，電源70亦可為產生較低頻率之交流電壓的交流電源。電源70施加至上部電極30的電壓可為-150V以下的電壓。亦即，電源70所施加至上部電極30之電壓可為絕對值為150V以上的負電壓。
又，一實施形態中，電漿處理裝置10係可進一步地具備有控制部Cnt。此控制部Cnt係具備有處理器、記憶部、輸入裝置、顯示裝置等的電腦，並 控制電漿處理裝置10各部。此控制部Cnt可使用輸入裝置來讓操作者進行管理電漿處理裝置10用之指令的輸入操作，又，可藉由顯示裝置來將電漿處理裝置10之運作狀況可視化而加以顯示。進一步地，控制部Cnt之記憶部係儲存有藉由處理器來控制電漿處理裝置10所實行之各種處理用的控制程式以及對應於處理條件來讓電漿處理裝置10各部實行處理用之程式，亦即，處理配方。
以下，便再次參照圖1就方法MT來詳細地說明。在此，就使用圖3所示之電漿處理裝置10來蝕刻圖2所示之晶圓W的範例來加以說明。又，在以下說明中會參照圖4、圖5及圖6。圖4係顯示在多層膜ML與絕緣膜IS之間形成有含氣體之缺陷D的狀態之被處理體的一部分之剖面圖。圖5係顯示在圖1所示之方法的工序ST1實行結束時間點之被處理體的一部分之剖面。圖6係顯示在圖1所示之方法的工序ST2實行結束時機點之被處理體的一部分之剖面。另外，圖4及圖5係顯示多層膜ML來作為一個區域。
方法MT係首先將晶圓W搬入電漿處理裝置10之處理容器12內，並載置於載置台PD上，而藉由該載置台PD來被加以保持。
方法MT係接著實行工序ST1。工序ST1係在將處理容器12內部之壓力設定為第1壓力的狀態下，實行多層膜ML之濺鍍蝕刻。因此，工序ST1便會從氣體源群40之複數氣體源中所選擇之氣體源來將處理氣體供給至處理容器12內部。在一範例中，處理氣體係含有稀有氣體及碳化氫系氣體。又，工序ST1係作動排氣裝置50，來將處理容器12內部之壓力設定為第1壓力。進一步地，工序ST1係從第1高頻電源62來將第1高頻供給至上部電極30。又，從第2高頻電源64來對下部電極LE供給第2高頻。
工序ST1係生成處理氣體之電漿，並於遮罩MK開口所露出之部分中來蝕刻多層膜ML。在工序ST之濺鍍蝕刻中，來自電漿PL之所謂離子或自由基的活性基會進入多層膜ML中來與有機雜質反應，並如圖4所示，會有形成含氣體之缺陷D的情況。然而，由於工序ST1實行中之處理容器12內部的第1壓力為較高之壓力，故缺陷D之膨脹會被抑制在可抑制多層膜ML之剝離及/或破裂的程度。又，工序ST1中，會隨著多層膜ML之濺鍍蝕刻進行，而使得缺陷D內所含之氣體會逐漸地從多層膜ML中洩出。
如圖5所示，工序ST1中，多層膜ML會在其膜厚方向被蝕刻至中途。一 實施形態中，工序ST1係實行到絕緣膜IS上之多層膜ML的膜厚為31nm以下。藉由蝕刻到多層膜ML之膜厚為31nm以下，便可使得缺陷D內之氣體容易從多層膜ML中洩出，而使得缺陷D內之壓力下降。從而，便可更加地抑制多層膜ML之剝離及/或破裂。
以下，便例示工序ST1中之各種條件。
●處理容器內部之壓力：15mTorr(2Pa)以上
●處理氣體CH4氣體：5sccm~100sccm Ne氣體：50sccm~1000sccm
●第1高頻電力：100W~1000W
●第2高頻電力：200W~2000W
方法MT係接著實行工序ST2。工序ST2係在將處理容器12內部之壓力設定為第2壓力的狀態下，實行多層膜ML之濺鍍蝕刻。因此，工序ST2便會從氣體源群40之複數氣體源中所選擇之氣體源來將處理氣體供給至處理容器12內部。在一範例中，處理氣體係含有稀有氣體及碳化氫系氣體。又，會作動排氣裝置50，來將處理容器12內部之壓力設定為第2壓力。進一步地，工序ST2係從第1高頻電源62來將電漿生成用之第1高頻供給至上部電極30。又，從第2高頻電源64來對下部電極LE供給偏壓用之第2高頻。
工序ST2係生成處理氣體之電漿，並於遮罩MK開口所露出之部分中來蝕刻多層膜ML。此工序ST2如圖6所示，係實行到露出絕緣膜IS表面。
雖工序ST2實行中之處理容器12內部的第2壓力為較低之壓力，但藉由先前所實行之工序ST1，缺陷D內之氣體便會減少。因此，即便於工序ST2實行中的低壓條件下，仍可抑制多層膜ML之剝離及/或破裂。
又，由於第2壓力會較第1壓力要低，故相較於工序ST1中入射至多層膜ML之離子能，工序ST2中入射至多層膜ML的離子能會較大。又，工序ST2中朝多層膜ML之離子的入射角會較工序ST1中朝多層膜ML之離子的入射角要窄。從而，工序ST2便會得到較高之蝕刻速率，而可進行相對於多層膜ML之層積方向而具有高異向性的蝕刻。
以下，便例示工序ST2中之各種條件。
●處理容器內部之壓力：10mTorr(1.333Pa)以下
●處理氣體CH4氣體：5sccm~100sccm Ne氣體：50sccm~1000sccm
●第1高頻電力：100W~1000W
●第2高頻電力：200W~2000W
以上，雖已就實施形態來加以說明，但並不限定於上述實施形態而可構成各種變形態樣。例如，在方法MT之實施中，係可使用如感應耦合型電漿處理裝置或藉由所謂微波之表面波來生成電漿之電漿處理裝置般，任意的電漿處理裝置。
以下，便就為了確認方法MT之效果而進行之實驗來加以說明。另外，本發明並不限定於以下所說明之實驗。
實驗中係準備有與圖2所示之晶圓W相同構造的樣本No.1~樣本No.23。亦即，各樣本中，基板SB為Si製，絕緣膜IS為SiO2製。又，各樣品中，第1層L1為Ta製，其厚度為5nm。第2層L2為Ru製，其厚度為5nm。第3層L3為Ta製，其厚度為10nm。第4層L4為Pt製，其厚度為5nm。第5層L5係具有交互層積有6層Pt薄膜與6層Co薄膜之構造，各Pt薄膜之厚度為0.3nm，各Co薄膜之厚度為0.5nm。第5層L5之總厚度為4.8nm。第6層L6為Co製，其厚度為0.5nm。第7層L7為Ru製，其厚度為0.9nm。第8層L8係具有交互層積有2層Pt薄膜與2層Co薄膜之構造，各Pt薄膜之厚度為0.3nm，各Co薄膜之厚度為0.5nm。第8層L8之總厚度為1.6nm。第9層L9為Co製，其厚度為0.5nm。第10層L10為Ta製，其厚度為0.4nm。第11層L11為CoFeB製，其厚度為1.2nm。第12層L12為MgO製，其厚度為1.3nm。第13層L13為CoFeB製，其厚度為1.6nm。第14層L14為TaO製，其厚度為5nm。又，第15層L15為Ru製，其厚度為5nm。
此實驗係使用圖3所示之電漿處理裝置10來實行針對各樣本之濺鍍蝕刻。濺鍍蝕刻係使用甲烷氣體及稀有氣體的混合氣體來作為處理氣體。於圖7之表格顯示實驗的其他各種條件。在此表格中，左起第2列係表示各樣本之濺鍍蝕刻中的處理容器12內部之壓力。此表格左起第2列中之「15/10」之表記係代表工序ST1實行中之處理容器12內部之壓力為15mTorr，工序ST2實行中之處理容器12內部之壓力為10mTorr。又，此表格中，左起第3列係 表示進行各樣本之濺鍍蝕刻的時間。此表格左起第3列中之「A/B」之表記係代表進行A秒期間之工序ST1，進行B秒期間之工序ST2。又，在此表格中，左起第4列係代表在各樣本濺鍍蝕刻時之第1高頻電力及第2高頻電力。此表格左起第4列中之「200/800」之表記係代表第1高頻電力為200W，第2高頻電力為800W。
如圖7之表格所示，此實驗係在樣本No.1~樣本No.9的蝕刻中，於將處理容器12內部之壓力設定為低壓，亦即10mTorr的狀態下，實行濺鍍蝕刻。又，在樣本No.10~樣本No.23的蝕刻中，於將處理容器12內部之壓力設定為高壓，亦即15mTorr的狀態下進行濺鍍蝕刻，接著，在將處理容器12內部之壓力設定為低壓，亦即10mTorr的狀態下進一步地實行濺鍍蝕刻。
然後，使用光學顯微鏡來觀察處理後之各樣本，以判斷多層膜之剝離及破裂是否有產生。將判斷結果顯示於圖7表格之最右列。圖7表格的最右列中，「有」係表示於多層膜產生有剝離或破裂，「無」係表示於多層膜沒有產生剝離或破裂。如圖7表格所示，在樣本No.1~樣本No.9的濺鍍蝕刻中，會有較高的機率於多層膜產生剝離或破裂。另一方面，在樣本No.10~樣本No.23的濺鍍蝕刻中，於多層膜產生剝離或破裂之機率較低。由此結果看來，確認到藉由在將處理容器12內部之壓力設定為高壓的狀態下進行濺鍍蝕刻，接著在將處理容器12內部之壓力設定為低壓的狀態下進行濺鍍蝕刻，便可抑制於多層膜產生剝離或破裂。
接著，準備與各樣本No.1~樣本No.23相同的2個樣本。然後，對所準備的2個樣本使用電漿處理裝置10來進行濺鍍蝕刻。濺鍍蝕刻係使用甲烷氣體及Ne氣體之混合氣體來作為處理氣體，並將處理容器12內部之壓力設定為10mTorr。又，使用電漿發光分析終點監測器來在濺鍍蝕刻中測量電漿所產生之各種波長的光強度。
圖8及圖9係顯示各樣本之濺鍍蝕刻中的各種波長之光強度(發光強度)的時間變化之圖表。圖8及圖9所示之圖表中，橫軸係表示起自濺鍍蝕刻之開始時間點(0秒)的經過時間，縱軸係表示發光強度。
圖8及圖9之圖表中的波長285nm係蝕刻Ta及Mg時所測量之光波長。波長285nm的發光強度成為峰值強度的時間點係表示蝕刻進行至含有Mg之第12層L12。又，波長345nm係蝕刻Co時所測量之光波長。波長345nm的發光 強度成為峰值強度的時間點係表示蝕刻進行至第6層L6~第8層L8的中間。第6層L8~第8層L8的中間與絕緣膜IS之間的距離約31nm。又，如圖8及圖9所示，在較波長345nm的發光成為峰值強度的時間點要之前的期間，各波長的發光會有較大的變動。此般變動會在多層膜產生剝離或破裂的時被觀察到。另一方面，在波長345nm的發光成為峰值強度的時間點以後的時間中，便無法觀察到此般變動。從而，便確認到藉由在較高壓之條件下來進行多層膜之濺鍍蝕刻至膜厚為31nm以下，之後在低壓之條件下進一步地蝕刻該多層膜，便可更加地抑制多層膜之剝離及破裂。
MT‧‧‧方法
ST1‧‧‧第1壓力下之濺鍍蝕刻
ST2‧‧‧第2壓力下之濺鍍蝕刻

Claims (7)

  1. 一種蝕刻多層膜之方法，係使用電漿處理裝置來蝕刻被處理體之多層膜的方法，該被處理體係具有：多層膜，係含有由金屬磁性材料所形成之層；以及遮罩，係設置於該多層膜上，該方法係包含有：第1工序：係在將該電漿處理裝置之處理容器內部的壓力設定為第1壓力的狀態下，對該多層膜實行濺鍍蝕刻；以及第2工序，係在將該處理容器內部之壓力設定為較該第1壓力要低之第2壓力的狀態下，對以該第1工序所處理之該多層膜實行濺鍍蝕刻；該第1壓力係2Pa以上的壓力。
  2. 如申請專利範圍第1項之蝕刻多層膜之方法，其中該第2壓力係1.333Pa的壓力。
  3. 如申請專利範圍第2項之蝕刻多層膜之方法，其中該第2壓力係1.333Pa的壓力。
  4. 如申請專利範圍第1至3項中任一項之蝕刻多層膜之方法，其中該被處理體係具有絕緣膜，該絕緣膜係由氧化矽或氮化矽所構成，該多層膜係設置於該絕緣膜上。
  5. 如申請專利範圍第4項之蝕刻多層膜之方法，其中該第1工序係實行至該多層膜膜厚為31mn以下。
  6. 如申請專利範圍第1至3項中任一項之蝕刻多層膜之方法，其中該多層膜係含有選自Ru、Ta、Pt、Pd、Ti、Mg、Al、Ag、Au、Cu、W、Co、Fe及Ni的2種以上之金屬。
  7. 如申請專利範圍第1至3項中任一項之蝕刻多層膜之方法，其中該處理容器內係設置有含下部電極之載置台，該第1工序中係在將該被處理體載 置於該載置台上的狀態下，將偏壓用之高頻供給至該下部電極。
TW105123666A 2015-07-29 2016-07-27 蝕刻多層膜之方法 TWI699455B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-149273 2015-07-29
JP2015149273A JP2017033982A (ja) 2015-07-29 2015-07-29 多層膜をエッチングする方法

Publications (2)

Publication Number Publication Date
TW201715085A TW201715085A (zh) 2017-05-01
TWI699455B true TWI699455B (zh) 2020-07-21

Family

ID=57885550

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105123666A TWI699455B (zh) 2015-07-29 2016-07-27 蝕刻多層膜之方法

Country Status (6)

Country Link
US (1) US10790152B2 (zh)
JP (1) JP2017033982A (zh)
KR (1) KR102612169B1 (zh)
CN (1) CN107710391B (zh)
TW (1) TWI699455B (zh)
WO (1) WO2017018256A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110741488B (zh) * 2017-06-13 2024-02-02 东京毅力科创株式会社 用于图案化磁隧道结的方法
JP6948181B2 (ja) * 2017-08-01 2021-10-13 東京エレクトロン株式会社 多層膜をエッチングする方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5846884A (en) * 1997-06-20 1998-12-08 Siemens Aktiengesellschaft Methods for metal etching with reduced sidewall build up during integrated circuit manufacturing
US20070074968A1 (en) * 2005-09-30 2007-04-05 Mirko Vukovic ICP source for iPVD for uniform plasma in combination high pressure deposition and low pressure etch process
US20100310902A1 (en) * 2007-12-27 2010-12-09 Canon Anelva Corporation Dry etching method, magneto-resistive element, and method and apparatus for manufacturing the same
US20140287591A1 (en) * 2013-03-19 2014-09-25 Tokyo Electron Limited Method for etching film containing cobalt and palladium

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0133621B1 (de) 1983-08-02 1988-03-30 Ibm Deutschland Gmbh Verfahren zum Trockenätzen von Kupfer und seine Verwendung
JPH0485928A (ja) * 1990-07-30 1992-03-18 Sony Corp ドライエッチング方法
US5460689A (en) * 1994-02-28 1995-10-24 Applied Materials, Inc. High pressure plasma treatment method and apparatus
US6228754B1 (en) * 1999-01-05 2001-05-08 Advanced Micro Devices, Inc. Method for forming semiconductor seed layers by inert gas sputter etching
US20030099069A1 (en) * 2001-10-10 2003-05-29 Tdk Corporation Magnetic head, method of manufacturing same, and head suspension assembly
JP4122197B2 (ja) * 2002-08-30 2008-07-23 富士通株式会社 半導体装置の製造方法
US7517801B1 (en) * 2003-12-23 2009-04-14 Lam Research Corporation Method for selectivity control in a plasma processing system
JP5064707B2 (ja) * 2006-03-30 2012-10-31 東京エレクトロン株式会社 プラズマ処理装置
US20080316628A1 (en) * 2007-06-25 2008-12-25 Nisca Corporation Density filter, method of forming the density filter and apparatus thereof
KR20130060010A (ko) * 2011-11-29 2013-06-07 한국전자통신연구원 다층 박막 증착 장치
CN102569032B (zh) * 2012-01-16 2014-05-28 中国科学院上海微系统与信息技术研究所 多层金属化薄膜叠加制作电感元件的方法
JP5567087B2 (ja) * 2012-09-20 2014-08-06 株式会社東芝 半導体装置の製造方法
CN103668092B (zh) * 2012-09-24 2016-03-02 中国科学院大连化学物理研究所 一种等离子体辅助磁控溅射沉积方法
JP5680045B2 (ja) * 2012-11-14 2015-03-04 株式会社東芝 磁気抵抗素子及び磁気メモリ
JP5883772B2 (ja) * 2012-11-27 2016-03-15 株式会社日立ハイテクノロジーズ プラズマ処理方法
US8956882B1 (en) * 2013-09-12 2015-02-17 Kazuhiro Tomioka Method of manufacturing magnetoresistive element

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5846884A (en) * 1997-06-20 1998-12-08 Siemens Aktiengesellschaft Methods for metal etching with reduced sidewall build up during integrated circuit manufacturing
US20070074968A1 (en) * 2005-09-30 2007-04-05 Mirko Vukovic ICP source for iPVD for uniform plasma in combination high pressure deposition and low pressure etch process
US20100310902A1 (en) * 2007-12-27 2010-12-09 Canon Anelva Corporation Dry etching method, magneto-resistive element, and method and apparatus for manufacturing the same
US20140287591A1 (en) * 2013-03-19 2014-09-25 Tokyo Electron Limited Method for etching film containing cobalt and palladium

Also Published As

Publication number Publication date
CN107710391B (zh) 2020-12-25
JP2017033982A (ja) 2017-02-09
TW201715085A (zh) 2017-05-01
US20180190500A1 (en) 2018-07-05
KR20180034407A (ko) 2018-04-04
KR102612169B1 (ko) 2023-12-08
US10790152B2 (en) 2020-09-29
CN107710391A (zh) 2018-02-16
WO2017018256A1 (ja) 2017-02-02

Similar Documents

Publication Publication Date Title
US10975468B2 (en) Method of cleaning plasma processing apparatus
TWI412075B (zh) Plasma etching method and manufacturing method of semiconductor
EP3073518B1 (en) Method for etching layer to be etched.
TWI716378B (zh) 蝕刻方法
TWI591722B (zh) 含鈷及鈀之膜之蝕刻方法
TWI684201B (zh) 被處理體之處理方法
US9253862B2 (en) Plasma processing method and plasma processing apparatus
TW201742149A (zh) 蝕刻方法
TWI699455B (zh) 蝕刻多層膜之方法
WO2013073193A1 (ja) 半導体装置の製造方法
US7488689B2 (en) Plasma etching method
KR20140080445A (ko) 동(Cu) 배선의 형성 방법 및 기억매체
JP6785101B2 (ja) プラズマエッチング方法
JP2010263244A (ja) プラズマ処理方法
TW201921432A (zh) 被處理體之處理方法
JP2006165246A (ja) プラズマエッチング方法
TWI720275B (zh) 蝕刻方法
TW202008464A (zh) 電漿處理方法及電漿處理裝置
TWI740961B (zh) 蝕刻銅層之方法
TW201923895A (zh) 蝕刻方法
JP2010166092A (ja) プラズマエッチング方法