TW201921432A - 被處理體之處理方法 - Google Patents

被處理體之處理方法

Info

Publication number
TW201921432A
TW201921432A TW107128531A TW107128531A TW201921432A TW 201921432 A TW201921432 A TW 201921432A TW 107128531 A TW107128531 A TW 107128531A TW 107128531 A TW107128531 A TW 107128531A TW 201921432 A TW201921432 A TW 201921432A
Authority
TW
Taiwan
Prior art keywords
gas
wafer
groove
width
groove width
Prior art date
Application number
TW107128531A
Other languages
English (en)
Inventor
田端雅弘
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW201921432A publication Critical patent/TW201921432A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3321—CVD [Chemical Vapor Deposition]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching
    • H01J2237/3344—Problems associated with etching isotropy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本發明之目的在於提供一種在被處理體上的圖案形成步驟中抑制高精度的最小線寬之差異的方法。為了達成上述目的，本發明根據「在利用與ALD法同樣的方法重複實行第1序列的膜層形成處理中所形成之膜層的膜厚會對應該膜層的形成面的溫度而有所不同」此點，以減少在晶圓的表面上的溝槽的差異的方式調節晶圓的表面的各區域的溫度，之後，實行膜層形成處理，於溝槽的內面以一邊減少在晶圓的表面上的溝槽的差異一邊逐層地形成原子層的方式，高精細度地形成包含矽的氧化物在內的膜層。當形成了膜層的溝槽的溝槽寬度比基準寬度更小時，為了擴大溝槽寬度，藉由利用與ALE法同樣的方法重複實行第2序列的蝕刻處理，等向性地且均一地對設置於溝槽內面的膜層表面進行蝕刻。

Description

被處理體之處理方法
本發明之實施態樣，係關於一種被處理體的處理方法者。
在電子裝置的製造過程中，會在被處理層上形成遮罩並實行蝕刻以將該遮罩的圖案轉印到該被處理層上。關於該蝕刻，可使用電漿蝕刻。用於電漿蝕刻的光阻遮罩，係利用微影技術形成之。因此，形成於被處理層的圖案的極限尺寸，相依於微影技術所形成之光阻遮罩的解析度。光阻遮罩的解析度存在解析度極限。隨著對電子裝置的高積體化所要求之程度提高，遂要求形成比光阻遮罩的解析度極限更小的尺寸的圖案。因此，如專利文獻1所記載的，提出了一種調整光阻遮罩的尺寸形狀，並縮小該光阻遮罩所提供之開口的寬度的技術。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開2004－80033號公報
[發明所欲解決的問題]
圖案形成，例如係由對SiO2 層等的被處理層形成高精細度的溝槽所實現。當欲形成具有比光阻遮罩的解析度極限更小的尺寸的圖案時，會要求對圖案的溝槽的高精細度的最小線寬（CD，Critical Dimension，臨界尺寸）進行控制。圖案越精細，最小線寬的差異的影響越大。最小線寬，例如，有時會因為晶圓的位置（中心部、中間部、端部等）而有所不同。因此，在例如具有SiO2 等的被處理層的被處理體上的圖案形成步驟中，為了達到伴隨著高積體化的細微化需求，吾人期望實現一種抑制高精度的最小線寬的差異的方法。 [解決問題的手段]
在本發明一實施態樣中，提供了一種被處理體的處理方法。於被處理體，複數之溝槽設置於該被處理體的表面。該方法，具備基本步驟，該基本步驟包含：第1步驟，其測定複數之溝槽的溝槽寬度；第2步驟，其在第1步驟所測定之溝槽寬度在表面上的差異並未在預先設定好的基準範圍內時，調節溝槽寬度；以及第3步驟，其在差異落在基準範圍內且第1步驟所測定之溝槽寬度比預先設定好的基準寬度更小時，實行將溝槽寬度擴大的蝕刻處理；表面，在該方法中被區分為複數之區域；第2步驟，具備：第4步驟，其對複數之區域分別調節表面的溫度；以及第5步驟，其實行於溝槽的內面形成膜層的膜層形成處理；第4步驟，用表示膜層形成處理中的表面的溫度與沉積於溝槽的內面的膜層的膜厚的對應關係的預先取得的對應資料，以利用膜層的形成減少差異的方式調節表面的溫度；膜層形成處理，重複實行第1序列，該第1序列包含：第6步驟，其對收納了被處理體的電漿處理裝置的處理容器內供給第1氣體；第7步驟，其在第6步驟實行之後，清洗處理容器內的空間；第8步驟，其在第7步驟實行之後，於處理容器內產生第2氣體的電漿；以及第9步驟，其在第8步驟實行之後，清洗處理容器內的空間；蝕刻處理，重複實行第2序列，以逐層地除去原子層的方式將膜層除去，而對該膜層進行等向性地蝕刻，該第2序列包含：第10步驟，其在處理容器內產生第3氣體的電漿，並於溝槽的內面的原子層等向性地形成包含第3氣體的電漿所含有之離子在內的混合層；第11步驟，其在第10步驟實行之後，清洗處理容器內的空間；第12步驟，其在第11步驟實行之後，於處理容器內產生第4氣體的電漿，並利用第4氣體的電漿所含有之自由基將混合層除去；以及第13步驟，其在第12步驟實行之後，清洗處理容器內的空間；膜層，包含矽；第1氣體，包含胺基矽烷系氣體；第2氣體，包含含有氧原子的氣體；第3氣體，包含氮；第4氣體，包含氟；在第12步驟中所產生之第4氣體的電漿，包含自由基，其將包含矽的氮化物在內的混合層除去；第6步驟，並未產生第1氣體的電漿。
上述方法，係根據「在利用與ALD（Atomic Layer Deposition，原子層沉積）法同樣的方法重複實行第1序列的膜層形成處理中所形成之膜層的膜厚會對應該膜層的形成面的溫度而有所不同」此點，以減少設置於被處理體的表面的複數之溝槽的溝槽寬度在該表面上的差異的方式（以提高被處理體的表面上的溝槽寬度的面內均一性的方式）在第4步驟中調節被處理體的表面的各區域的溫度，之後實行膜層形成處理，故可一邊減少設置於被處理體的表面的複數之溝槽的溝槽寬度在該表面上的差異一邊於溝槽的內面以逐層地形成原子層的方式高精細度地形成包含矽的氧化物在內的膜層。再者，當形成了膜層的溝槽的溝槽寬度比基準寬度更小時，為了擴大溝槽寬度，會實行利用與ALE（Atomic Layer Etching，原子層蝕刻）法同樣的方法重複實行第2序列的蝕刻處理，故可對設置於溝槽的內面的膜層的表面等向性地且均一地進行蝕刻，並將溝槽寬度調節到吾人所期望之基準寬度。因此，當在被處理體的表面上於溝槽寬度存在差異時，可一邊充分地減少該差異，一邊將溝槽寬度精密地調節到吾人所期望之基準寬度。
在本發明一實施態樣中，基本步驟，在第2步驟實行之後以及第3步驟實行之後，回到第1步驟。像這樣，在藉由形成膜層以調節溝槽寬度的第2步驟實行之後，以及，在藉由蝕刻以擴大溝槽寬度的第3步驟實行之後，回到測定溝槽寬度的第1步驟，故可更精密地調節溝槽的寬度。
在本發明一實施態樣中，基本步驟，重複實行；基準範圍，於每次重複實行基本步驟便階段性地縮窄。像這樣，藉由一邊令溝槽寬度的差異的基準範圍階段性地縮窄一邊重複實行基本步驟，便可一邊令在第2步驟中所形成之膜層的厚度階段性地且比較緩和地增加一邊對溝槽寬度進行調節，故即使包含溝槽寬度比較狹窄的溝槽在內，仍可避免因為膜層的形成而閉塞住溝槽的開口的情況。
在本發明一實施態樣中，第1氣體，包含單胺基矽烷。像這樣，使用包含單胺基矽烷在內的第1氣體，便可形成矽的反應前驅體。
在本發明一實施態樣中，第1氣體的胺基矽烷系氣體，可包含具有1～3個矽原子的胺基矽烷。第1氣體的胺基矽烷系氣體，可包含具有1～3個胺基的胺基矽烷。像這樣，第1氣體的胺基矽烷系氣體，可使用含有1～3個矽原子的胺基矽烷。另外，第1氣體的胺基矽烷系氣體，可使用含有1～3個胺基的胺基矽烷。
在本發明一實施態樣中，第4氣體，可為包含NF3 氣體以及O2 氣體在內的混合氣體、包含NF3 氣體、O2 氣體、H2 氣體以及Ar氣體在內的混合氣體，以及包含CH3 F氣體、O2 氣體以及Ar氣體在內的混合氣體。像這樣，便可實現含有氟的第4氣體。 [發明的功效]
如以上所説明的，本發明提供一種在被處理體上的圖案形成步驟中抑制高精度的最小線寬的差異的方法。
以下，參照圖式針對各種實施態樣詳細進行説明。另外，在各圖式中針對相同或相當的部分會附上相同的符號。圖1，係表示一實施態樣之方法（以下稱為方法MT）的一部分的流程圖。圖1所示之方法MT，係被處理體（以下稱為晶圓W）的處理方法的一實施態樣。圖2，係例示出作為圖1所示之方法MT的適用對象的被處理體（晶圓W）的剖面圖。
圖2所示之晶圓W，具備：被處理層EL、設置在被處理層EL上（被處理層EL的表面EL1）的遮罩MK，以及設置於遮罩MK的溝槽（溝槽，為溝槽TR1、溝槽TR2等，在本實施態樣中，包含窪部、凹部、孔穴等其他類似的形狀，以下相同）。於晶圓W複數之溝槽設置於晶圓W的表面。在本實施態樣中，溝槽係設置於遮罩MK，惟並非僅限於溝槽設置於遮罩MK的構造。
被處理層EL的材料，包含矽的氧化物，在一實施態樣中例如包含SiO2 。遮罩MK的材料，在一實施態樣中例如包含TiN等。於遮罩MK，利用微影形成了提供開口圖案的溝槽（與設置於晶圓W的表面的溝槽同樣的意思）。在一實施態樣中，於晶圓W，設置了彼此溝槽寬度相異的二種溝槽，亦即圖2所示之溝槽TR1以及溝槽TR2。溝槽TR1、溝槽TR2，彼此溝槽寬度相異。溝槽TR1具有溝槽寬度WW1a，溝槽TR2具有溝槽寬度WW1b。在圖2所示之溝槽TR1、溝槽TR2中，溝槽寬度WW1a的值，比溝槽寬度WW1b的值更小。溝槽TR1，遍及晶圓W的表面的中心部、晶圓W的表面的中間部、晶圓W的表面的端部（中間部，位於中心部與端部之間），大致形成於晶圓W的表面的全部。溝槽TR2，遍及晶圓W的表面的中心部、晶圓W的表面的中間部、晶圓W的表面的端部，大致形成於晶圓W的表面的全部。另外，設置於晶圓W的表面的溝槽的種類，不限於溝槽TR1、溝槽TR2這二種。圖2所示之溝槽TR1、溝槽TR2，共同位於同一區域（後述的區域ER，更具體而言，係晶圓W的表面的中心部、晶圓W的表面的中間部、晶圓W的表面的端部其中任一部位）。
方法MT（被處理體的處理方法），由具有電漿處理裝置的處理系統實行之。圖3，係表示可用來實施圖1所示之方法MT的處理系統的一例的圖式。圖3所示之處理系統1，具備：控制部Cnt、平台112a、平台112b、平台112c、平台112d、收納容器114a、收納容器114b、收納容器114c、收納容器114d、載入器模組LM、載入鎖定室LL1、載入鎖定室LL2、傳遞室111、光學觀察裝置OC，以及電漿處理裝置10。
控制部Cnt，係具備處理器、記憶部、輸入裝置、顯示裝置等的電腦，控制處理系統1的後述各部位。控制部Cnt，與搬運機械臂Rb1、搬運機械臂Rb2、光學觀察裝置OC、電漿處理裝置10等連接，更在後述圖4所示之電漿處理裝置10中，與質量流量控制器124、開閉閥126、高頻電源150A、高頻電源150B、直流電源22、開關23、排氣裝置50、高頻電源64、整合器68、靜電夾頭ESC、加熱器電源HP，以及冷卻單元等連接。
控制部Cnt，依照用來在方法MT的各步驟中控制處理系統1的各部位的電腦程式（基於所輸入之配方的程式）進行運作，送出控制信號。根據來自控制部Cnt的控制信號，控制處理系統1的各部位，例如，搬運機械臂Rb1、搬運機械臂Rb2、光學觀察裝置OC，以及電漿處理裝置10等各部位。在圖4所示之電漿處理裝置10中，控制部Cnt，可利用控制部Cnt的控制信號，控制氣體供給源122所供給之氣體的選擇以及流量、排氣裝置50的排氣、高頻電源150A以及高頻電源150B的電力供給、高頻電源64的電力供給、加熱器電源HP的電力供給、冷卻單元的冷媒流量以及冷媒溫度等。另外，在本說明書中所揭示之方法MT的各步驟，可利用控制部Cnt的控制令處理系統1的各部位進行運作而實行之。於控制部Cnt的記憶部，以隨意讀取的方式儲存了用來實行方法MT的電腦程式，以及，用於方法MT的實行的各種資料（例如後述的對應資料DT）。
平台112a～112d，沿著載入器模組LM的一邊排列。在平台112a～112d各自之上，分別設置了收納容器114a～114d。在收納容器114a～114d內，可收納晶圓W。
在載入器模組LM內，設置了搬運機械臂Rb1。搬運機械臂Rb1，將收納容器114a～114d其中任一個所收納之晶圓W取出，並將晶圓W搬運到載入鎖定室LL1或載入鎖定室LL2。
載入鎖定室LL1以及載入鎖定室LL2，沿著載入器模組LM的另一邊設置，與載入器模組LM連接。載入鎖定室LL1以及載入鎖定室LL2，構成預備減壓室。載入鎖定室LL1以及載入鎖定室LL2，分別與傳遞室111連接。
傳遞室111，係可減壓的處理室，在傳遞室111內設置了搬運機械臂Rb2。傳遞室111，與電漿處理裝置10連接。搬運機械臂Rb2，從載入鎖定室LL1或載入鎖定室LL2取出晶圓W，並將該晶圓W搬運到電漿處理裝置10。
處理系統1，具備光學觀察裝置OC。晶圓W，可藉由搬運機械臂Rb1以及搬運機械臂Rb2，在光學觀察裝置OC與電漿處理裝置10之間移動。藉由搬運機械臂Rb1，晶圓W被收納到光學觀察裝置OC內，在光學觀察裝置OC內實行晶圓W的位置對準，之後，光學觀察裝置OC，測定晶圓W的遮罩（例如圖2等所示之遮罩MK等）的溝槽（例如圖2等所示之溝槽TR1、溝槽TR2等）的溝槽寬度，並將測定結果發送到控制部Cnt。在光學觀察裝置OC中，可針對晶圓W的表面的複數之區域ER（參照圖5在之後敘述），分別測定溝槽寬度。
圖4，係表示圖3所示之處理系統1可具備的電漿處理裝置10的一例的圖式。於圖4，概略地顯示出可在晶圓W的處理方法MT的各種實施態樣中使用的電漿處理裝置10的剖面構造。
圖4所示之電漿處理裝置10，具備ICP（Inductively Coupled Plasma，感應耦合電漿）型的電漿源。電漿處理裝置10，具備金屬製（在一實施態樣中例如為鋁製）且形成筒狀（在一實施態樣中例如為圓筒狀）的處理容器192。處理容器192，區隔出實行電漿處理的處理空間Sp。處理容器192的形狀不限於圓筒狀，在一實施態樣中亦可為例如箱狀等的角筒狀。電漿處理裝置10的電漿源，不限於ICP型，例如，亦可為ECR（Electron Cyclotron Resonance，電子迴旋加速器共振）型、CCP（Capacitively Coupled Plasma，電容耦合電漿）型，或使用微波者等。
於處理容器192的底部，設置了用來載置晶圓W的載置台PD。載置台PD，具備靜電夾頭ESC、下部電極LE。下部電極LE，具備第1平板18a、第2平板18b。處理容器192，區隔出處理空間Sp。
支持部14，在處理容器192的內側，設置在處理容器192的底部上。支持部14，在一實施態樣中，例如具備大略圓筒狀的形狀。支持部14，在一實施態樣中，例如係由絕緣材料所構成。構成支持部14的絕緣材料，可像石英那樣含有氧。支持部14，在處理容器192內，從處理容器192的底部往垂直方向[從處理容器192的頂板側（具體而言例如為板狀介電體194該側）往載置在靜電夾頭ESC上的晶圓W的表面的方向]延伸。
載置台PD，設置在處理容器192內。載置台PD，被支持部14所支持。載置台PD，在載置台PD的頂面，保持晶圓W。晶圓W，係被處理體。載置台PD，具備下部電極LE以及靜電夾頭ESC。
下部電極LE，包含第1平板18a以及第2平板18b。第1平板18a以及第2平板18b，在一實施態樣中，例如係由鋁等的金屬所構成。第1平板18a以及第2平板18b，在一實施態樣中，例如具備大略圓盤狀的形狀。第2平板18b，設置在第1平板18a上。第2平板18b，與第1平板18a電連接。
靜電夾頭ESC，設置在第2平板18b上。靜電夾頭ESC，具備在一對絕緣層之間，或者，在一對絕緣片之間，配置導電膜電極的構造。直流電源22，透過開關23，與靜電夾頭ESC的電極電連接。靜電夾頭ESC，利用直流電源22的直流電壓所產生的靜電力，吸附晶圓W。藉此，靜電夾頭ESC，便可保持晶圓W。
聚焦環FR，以包圍晶圓W的邊緣以及靜電夾頭ESC的方式，配置在第2平板18b的周緣部位上。聚焦環FR，係為了令蝕刻的均一性提高而設置的。聚焦環FR，係由根據蝕刻對象膜的材料適當選擇的材料所構成，在一實施態樣中，例如可由石英所構成。
冷媒流路24，設置在第2平板18b的內部。冷媒流路24，構成調溫機構。從設置在處理容器192的外部的冷卻單元經由配管26a供給冷媒到冷媒流路24。供給到冷媒流路24的冷媒，經由配管26b回到冷卻單元。像這樣，冷媒以循環的方式供給到冷媒流路24。藉由控制該冷媒的溫度，便可控制靜電夾頭ESC所支持之晶圓W的溫度。氣體供給管線28，將來自導熱氣體供給機構的導熱氣體（在一實施態樣中例如為He氣），供給到靜電夾頭ESC的頂面與晶圓W的背面之間。
於電漿處理裝置10，設置了調節晶圓W的溫度的溫度調節部HT。溫度調節部HT，內建於靜電夾頭ESC。溫度調節部HT，與加熱器電源HP連接。從加熱器電源HP對溫度調節部HT供給電力，以調節靜電夾頭ESC的溫度，進而調節靜電夾頭ESC上所載置之晶圓W的溫度。另外，溫度調節部HT，亦可埋入第2平板18b內。
溫度調節部HT，具備：發熱的複數之加熱元件，以及分別檢出該複數之加熱元件各自的周圍溫度的複數之溫度感測器。當晶圓W對準位置並載置在靜電夾頭ESC上時，複數之加熱元件，分別設置於晶圓W的主面FW的複數之區域ER（容後詳述）。當晶圓W對準位置並載置在靜電夾頭ESC上時，控制部Cnt，識別出晶圓W的表面的複數之區域ER各自對應的加熱元件以及溫度感測器並對其與區域ER賦予關聯。控制部Cnt，在一實施態樣中，可利用例如數字或文字等的編號等，於複數之區域（複數之區域ER），識別出區域ER，以及對應區域ER的加熱元件以及溫度感測器。控制部Cnt，利用設置於對應一區域ER的位置的溫度感測器，檢出該一區域ER的溫度，並利用設置於對應該一區域ER的位置的加熱元件，實行對該一區域ER的溫度調節。另外，當晶圓W載置在靜電夾頭ESC上時，一溫度感測器所檢出之溫度，與晶圓W之中的該溫度感測器上的區域ER的溫度相同。
板狀介電體194，在載置台PD的上方，與載置台PD對向配置。下部電極LE與板狀介電體194，設置成彼此大略平行。在板狀介電體194與下部電極LE之間，提供了處理空間Sp。處理空間Sp，係用來對晶圓W實行電漿處理的空間區域。
在電漿處理裝置10中，沿著處理容器192的內壁以隨意裝卸的方式設置了沉積物阻隔部46。沉積物阻隔部46，亦設置於支持部14的外周圍。沉積物阻隔部46，係防止蝕刻副產物（沉積物）附著於處理容器192的構件，可由對鋁材被覆Y2 O3 等的陶瓷所構成。沉積物阻隔部，除了Y2 O3 之外，在一實施態樣中，例如可由像石英那樣的含氧材料所構成。
排氣平板48，設置在處理容器192的底部側，且設置在支持部14與處理容器192的側壁之間。排氣平板48，在一實施態樣中，例如可由對鋁材被覆Y2 O3 等的陶瓷所構成。排氣口12e，在排氣平板48的下方，設置於處理容器192。排氣裝置50，透過排氣管52與排氣口12e連接。排氣裝置50，具備渦輪分子泵等的真空泵，可將處理容器192內的空間減壓至吾人所期望之真空度。高頻電源64，係產生用來將離子導入晶圓W的高頻電力（亦即高頻偏壓電力）的電源，其產生在400［kHz］～40.68［MHz］的範圍內的頻率（例如13［MHz］）的高頻偏壓電力。高頻電源64，透過整合器68與下部電極LE連接。整合器68，係用來整合高頻電源64的輸出阻抗與負載側（下部電極LE側）的輸入阻抗的電路。
於處理容器192的頂板部，在一實施態樣中，例如由石英玻璃或陶瓷等所構成之板狀介電體194，以對向載置台PD的方式設置。具體而言，板狀介電體194，在一實施態樣中，例如形成圓板狀，並以閉塞形成於處理容器192的頂板部的開口的方式氣密地安裝。處理空間Sp，係利用電漿源產生電漿的空間。處理空間Sp，係載置晶圓W的空間。
設置了對處理容器192供給後述的第1氣體G1、第2氣體、第3氣體以及第4氣體的氣體供給部120。氣體供給部120，對上述的處理空間Sp，供給第1氣體～第4氣體。於處理容器192的側壁部形成了氣體導入口121，氣體導入口121透過氣體供給配管123與氣體供給源122連接。在氣體供給配管123的中途設置了控制第1氣體～第4氣體的流量的流量控制器（例如質量流量控制器124以及開閉閥126）。若利用該等氣體供給部120，從氣體供給源122所輸出之第1氣體～第4氣體，便會被質量流量控制器124控制成預先設定好的流量，並從氣體導入口121供給到處理容器192的處理空間Sp。
另外，在圖4中，為了簡化説明，係將氣體供給部120用單一系統的氣體管線表現之，惟氣體供給部120，可具備供給複數種氣體的構造。圖4所示之氣體供給部120，作為一例，係具備從處理容器192的側壁部供給氣體的構造，惟氣體供給部120，並非僅限於圖4所示之構造。例如，氣體供給部120，亦可具備從處理容器192的頂板部供給氣體的構造。當氣體供給部120具備該等構造時，例如，可於板狀介電體194的例如中央部位形成氣體導入口，並從該氣體導入口供給氣體。
於處理容器192的底部，透過排氣管52連接了將處理容器192內的氣體環境排出的排氣裝置50。排氣裝置50，例如係由真空泵所構成，可將處理容器192內的壓力設置成預先設定好的壓力。
於處理容器192的側壁部設置了晶圓搬出搬入口134，於晶圓搬出搬入口134設置了閘閥136。例如當晶圓W搬入時，閘閥136開啟，利用圖中未顯示的搬運臂等的搬運機構將晶圓W載置在處理容器192內的載置台PD上，之後，閘閥136關閉，晶圓W的處理開始。
於處理容器192的頂板部，在板狀介電體194的上側面（外側面），設置了平面狀的高頻天線140，以及覆蓋高頻天線140的防護構件160。一實施態樣之高頻天線140，具備：配置於板狀介電體194的中央部位的內側天線元件142A，以及以包圍內側天線元件142A的外周圍的方式配置的外側天線元件142B。內側天線元件142A、外側天線元件142B，在一實施態樣中，例如係銅、鋁、不銹鋼等的導體，並具備螺旋線圈狀的形狀。
內側天線元件142A、外側天線元件142B，共同被複數之夾持體144所夾持而形成一體。夾持體144，在一實施態樣中，例如具備棒狀的形狀。夾持體144，以從內側天線元件142A的中央附近往外側天線元件142B的外側延伸而出的方式配置成放射線狀。
防護構件160，具備內側防護壁162A與外側防護壁162B。內側防護壁162A，以包圍內側天線元件142A的方式，設置在內側天線元件142A與外側天線元件142B之間。外側防護壁162B，以包圍外側天線元件142B的方式設置，具備筒狀的形狀。因此，板狀介電體194的上側面，分成位於內側防護壁162A的內側的中央部位（中央區），以及位於內側防護壁162A與外側防護壁162B之間的周緣部位（周緣區）。
在內側天線元件142A上，以閉塞內側防護壁162A的開口的方式設置了圓板狀的內側防護板164A。在外側天線元件142B上，以閉塞內側防護壁162A與外側防護壁162B之間的開口的方式設置了圓環板狀的外側防護板164B。
防護構件160的形狀，並非僅限於圓筒狀。防護構件160的形狀，在一實施態樣中，例如可為角筒狀等其他形狀，或者，可為配合處理容器192的形狀者。在此，處理容器192在一實施態樣中例如具備大略圓筒狀的形狀，故配合該圓筒形狀，防護構件160也具備大略圓筒狀的形狀。當處理容器192具備大略角筒狀的形狀時，防護構件160也具備大略角筒狀的形狀。
內側天線元件142A、外側天線元件142B，分別與高頻電源150A、高頻電源150B各別地連接。藉此，便可對內側天線元件142A、外側天線元件142B，分別施加相同頻率或不同頻率的高頻。例如，若從高頻電源150A，在一實施態樣中，例如27［MHz］等的頻率的高頻以預先設定好的功率［W］供給到內側天線元件142A，則便可利用在處理容器192內所形成之感應磁場，激發導入到處理容器192內的氣體，進而在晶圓W上的中央部位產生圓環型的電漿。另外，若從高頻電源150B，在一實施態樣中，例如27［MHz］等的頻率的高頻以預先設定好的功率［W］供給到外側天線元件142B，則便可利用在處理容器192內所形成之感應磁場，激發導入到處理容器192內的氣體，進而在晶圓W上的周緣部位產生另一圓環型的電漿。高頻電源150A、高頻電源150B各自所輸出之高頻，不限於上述的頻率，可從高頻電源150A、高頻電源150B分別供給各種頻率的高頻。另外，有必要因應高頻電源150A、高頻電源150B各自所輸出之高頻，調節內側天線元件142A、外側天線元件142B的電長度。內側防護板164A、外側防護板164B，可分別利用致動器168A、致動器168B各別地調節高度。
以下，參照圖1、圖6、圖10等，以在具備電漿處理裝置10的處理系統1中所實施之態樣為例，針對方法MT詳細進行説明。另外，方法MT，亦可在與處理系統1相異的其他處理系統中實施，該等處理系統，可具備電漿處理裝置10以外的其他電漿處理裝置。
首先，回到圖1進行説明。方法MT，具備基本步驟。基本步驟，具備：步驟ST1（第1步驟）、步驟ST2、步驟ST3（第2步驟）、步驟ST4，以及步驟ST5（第3步驟）。如圖1所示的，基本步驟，在步驟ST3實行之後以及步驟ST5實行之後回到步驟ST1。步驟ST1，測定晶圓W的複數之溝槽（包含溝槽TR1、溝槽TR2，以下相同）的溝槽寬度。更具體而言，在步驟ST1中，控制部Cnt，用處理系統1的光學觀察裝置OC，針對溝槽TR1、溝槽TR2等，更針對晶圓W的表面的複數之區域ER，分別測定溝槽寬度的值。晶圓W的表面，在方法MT中（在控制部Cnt所實行之處理中），如圖5所示的區分成複數之區域ER。圖5，係將一實施態樣之方法MT中所區分之晶圓W的表面的複數之區域ER的一部分，以示意方式表示作為一例的圖式。複數之區域ER，彼此並未重疊。複數之區域ER，被覆晶圓W的表面。區域ER的形狀，在一實施態樣中，例如，可為相對於晶圓W的表面的中心以大略同心圓的方式延伸的區域，或者，格子狀的區域等，惟並非僅限於此。
在步驟ST1接下來的步驟ST2中，控制部Cnt，算出在步驟ST1中針對各區域ER所測定之溝槽寬度與各區域ER預先設定好的溝槽寬度的基準值（該基準值係分別針對溝槽TR1、溝槽TR2個別設定者，惟為了簡化説明，簡稱為基準值）的差分值，以及在步驟ST1中所測定之溝槽寬度在晶圓W的表面上的差異（更具體而言，在一實施態樣中，例如係該差分值在晶圓W的表面上的差異），並判定該差異是否在預先設定好的基準範圍內（該基準範圍係分別針對溝槽TR1、溝槽TR2個別設定者，惟為了簡化説明，簡稱為基準範圍）。該差異，係在步驟ST1中針對各區域ER所測定之溝槽TR1、溝槽TR2各自的溝槽寬度的測定值的差異，在一實施態樣中，例如可使用標準偏差等。該差異，係表示溝槽TR1、溝槽TR2各自在晶圓W的面內的溝槽寬度的均一性，在一實施態樣中，更具體而言，係由位於晶圓W的面內的全部溝槽TR1的溝槽寬度值的標準偏差，與位於晶圓W的面內的全部溝槽TR2的溝槽寬度值的標準偏差表示之。
作為溝槽TR1、溝槽TR2各自的上述差異的基準範圍，溝槽TR1、溝槽TR2各自使用單一範圍的態樣，或者，溝槽TR1、溝槽TR2各自使用複數之範圍的態樣，無論哪一種態樣均可。複數之基準範圍，例如，可用於重複實行圖1所示之方法MT的態樣。此時，可在每次實行方法MT時，都使用不同的基準範圍。針對重複實行方法MT的態樣，容後詳述之。
在步驟ST2中，當判定晶圓W的面內的溝槽TR1的溝槽寬度在晶圓W的表面上的差異，以及，晶圓W的面內的溝槽TR2的溝槽寬度在晶圓W的表面上的差異，並未在各自的基準範圍內時（步驟ST2：NO），便移到步驟ST3，當判定晶圓W的面內的溝槽TR1的溝槽寬度的差異，以及，晶圓W的面內的溝槽TR2的溝槽寬度的差異，在各自的基準範圍內時（步驟ST2：YES），便移到步驟ST4。
在步驟ST2：NO接下來的步驟ST3中，實行調節在晶圓W的表面上的溝槽寬度的差異的處理。在步驟ST3中，當在步驟ST1中所測定到的在晶圓W的表面上的溝槽寬度的差異並未在預先設定好的基準範圍內時（步驟ST2：NO），藉由調節溝槽寬度以調節該差異。在步驟ST3中，在晶圓W的表面上的溝槽寬度的差異的調節，係藉由在晶圓W的表面（尤其在各溝槽內）形成膜層（後述的圖9等所示的膜層LA）以減少該差異的方式實現之。針對步驟ST3的詳細內容，之後參照圖6詳細敘述之。在實行了步驟ST3之後，再度回到步驟ST1，重複步驟ST1以後的處理。
在步驟ST2：YES接下來的步驟ST4中，當在晶圓W的表面上的溝槽寬度的差異減少之後，便針對該溝槽寬度是否比溝槽TR1、溝槽TR2各自預先設定好的基準寬度更小進行判定。當溝槽TR1、溝槽TR2至少其中一方的溝槽寬度比基準寬度更小時（步驟ST4：YES），便移到步驟ST5，當溝槽TR1、溝槽TR2的溝槽寬度均在基準寬度以上時（步驟ST4：NO），便結束方法MT的處理。
在步驟ST4：YES接下來的步驟ST5中，當在步驟ST1中所測定到的在晶圓W的表面上的差異落在基準範圍內且在步驟ST1中所測定到的溝槽寬度比溝槽TR1、溝槽TR2至少其中一方所預先設定好的基準寬度更小時，便實行擴大溝槽寬度的蝕刻處理。更具體而言，在步驟ST5中，對在步驟ST3中形成於晶圓W的表面的膜層實行等向性的蝕刻，以平均地擴大溝槽寬度。步驟ST5的蝕刻所蝕刻掉的蝕刻量（在步驟ST3中形成於晶圓W的表面的膜層在步驟ST5中被蝕刻掉的部分的厚度），在全部的溝槽中，平均一致（大略相同）。針對步驟ST5的詳細內容，之後參照圖10詳細敘述之。在實行了步驟ST5之後，再度回到步驟ST1，重複步驟ST1以後的處理。
接著，參照圖6，針對步驟ST3進行説明。圖6，係表示圖1所示之方法MT所包含的步驟，亦即調節溝槽寬度的差異的步驟ST3的一例的流程圖。步驟ST3，具備：步驟ST3a、步驟ST3b、步驟ST3c（第4步驟）、序列SQ1（第1序列）、步驟ST3h，以及步驟ST3i。在步驟ST3c中針對複數之區域ER分別調節晶圓W的表面的溫度，在步驟ST3c接下來的序列SQ1以及步驟ST3h的膜層形成處理（第5步驟）中實行對經過溫度調節之後的晶圓W的表面用ALD（Atomic Layer Deposition，原子層沉積）法於晶圓W的溝槽的內面形成膜層LA的膜層形成處理。序列SQ1，具備：步驟ST3d（第6步驟）、步驟ST3e（第7步驟）、步驟ST3f（第8步驟），以及步驟ST3g（第9步驟）。
更具體而言，在步驟ST2：NO（圖1）接下來的步驟ST3a中，晶圓W，藉由搬運機械臂Rb1以及搬運機械臂Rb2，從光學觀察裝置OC往電漿處理裝置10移動，晶圓W被搬入到電漿處理裝置10的處理容器192內。在步驟ST3a接下來的步驟ST3b中，被搬入到電漿處理裝置10的處理容器192內的晶圓W，對準位置並載置在靜電夾頭ESC上。
在步驟ST3c之後實行的序列SQ1以及步驟ST3h的膜層形成處理中所形成之膜層的膜厚會因應晶圓W的表面的溫度增減，故在步驟ST3b接下來的步驟ST3c中，針對晶圓W的表面的複數之區域ER，分別用溫度調節部HT調節晶圓W的表面的溫度。圖7，係將在圖6所示之步驟中形成的膜層的膜厚與晶圓W的表面的溫度的關係以示意方式表示的圖式。圖7所示之曲線GRa，顯示出在圖6所示之步驟中形成的膜層的膜厚與形成該膜層的晶圓W的表面的溫度的對應關係，其對應阿瑞尼斯（Arrhenius）方程式（Arrhenius plot，阿瑞尼斯圖）。圖7的橫軸，表示利用步驟ST3形成膜層的晶圓W的表面的溫度。圖7的縱軸，表示步驟ST3所形成之膜層的膜厚。尤其，圖7的橫軸所示之膜厚，係以在步驟ST3中所使用之ALD法中的到達自我控制（self-limited）區域的時間以上的時間所形成之膜層的膜厚。如圖7所示的，當晶圓W的表面的溫度值為T1時，形成於晶圓W的該表面的膜層的膜厚值為W1，當晶圓W的該表面的溫度值為T2（T2＞T1）時，形成於晶圓W的該表面的膜層的膜厚值為W2（W2＞W1）。像這樣，當使用ALD法時，表面溫度越高，可令形成於該表面的膜層的膜厚越厚。因此，若在步驟ST3c調節晶圓W的表面的溫度之後實行序列SQ1以及步驟ST3h的膜層形成處理，便可利用該膜層形成處理所形成之膜層，減少溝槽TR1、溝槽TR2各自在晶圓W的表面上的溝槽寬度的差異（面內均一性提高）。換言之，步驟ST3c對晶圓W的表面的溫度的調節，係以利用步驟ST3c之後實行的序列SQ1以及步驟ST3h的膜層形成處理所形成之膜層減少溝槽TR1、溝槽TR2各自在晶圓W的表面上的溝槽寬度的差異的方式實行。
在步驟ST3c中，控制部Cnt，使用表示序列SQ1以及步驟ST3h的膜層形成處理中的晶圓W的表面的溫度與沉積於溝槽的內面的膜層（係序列SQ1以及步驟ST3h的膜層形成處理所形成之膜層且係膜層LA所包含之膜層）的膜厚的對應關係的預先取得的對應資料DT，以利用該膜層的形成減少溝槽TR1、溝槽TR2各自在晶圓W的表面上的溝槽寬度的差異的方式，針對複數之區域ER分別調節晶圓W的表面的溫度。對應資料DT，係針對晶圓W的表面的各溫度依照與序列SQ1以及步驟ST3h的膜層形成處理相同的條件（除了晶圓W的表面的溫度以外的條件）於遮罩MK的表面MK1以及設置於遮罩MK的溝槽的內面沉積膜層（圖9等所示之膜層LA）所預先取得的資料，其以隨意讀取的方式儲存於控制部Cnt的記憶部。亦即，在步驟ST3c中，控制部Cnt，以搬入到處理容器192內的晶圓W的表面的複數之區域ER的各溫度，成為對應在步驟ST2中針對複數之區域ER所分別算出之差分值的膜厚的溫度的方式，用溫度調節部HT與對應資料DT，針對複數之區域ER分別調節晶圓W的表面的溫度。藉由對步驟ST3c所調節過溫度的晶圓W的表面（包含表面MK1以及晶圓W的溝槽的內面）實行序列SQ1以及步驟ST3h的膜層形成處理，便可減少溝槽TR1、溝槽TR2各自在晶圓W的表面上的溝槽寬度的差異。
如以上所説明的，步驟ST3c接下來的序列SQ1以及步驟ST3h的一連串的步驟，係於搬入到處理容器192內的晶圓W的表面（遮罩MK的表面MK1以及晶圓W的溝槽的內面）形成膜層（膜層LA）的膜層形成步驟。序列SQ1以及步驟ST3h的膜層形成處理，係以針對複數之區域ER分別減少溝槽TR1、溝槽TR2各自在晶圓W的表面上的溝槽寬度的差異的方式，利用與ALD法相同的方法在晶圓W的表面上形成矽氧化膜（膜層LA）的步驟。在序列SQ1的步驟ST3d的實行過程中，維持著在步驟ST3c中針對複數之區域ER所分別調節之晶圓W的表面的溫度。因此，膜層形成處理所形成之膜層（膜層LA）在複數之區域ER（更具體而言，例如，在晶圓W的表面的中心部、晶圓W的表面的中間部、晶圓W的表面的端部）分別形成不同的膜厚，溝槽TR1、溝槽TR2各自在晶圓W的表面上的溝槽寬度的差異便會減少。
針對膜層形成處理（序列SQ1以及步驟ST3h）的詳細內容進行説明。在步驟ST3d中，將第1氣體G1供給到處理容器192內。具體而言，在步驟ST3d中，如圖8的（a）部分所示的，將含有矽的第1氣體G1導入到處理容器192內。
第1氣體G1，包含含有有機物質的胺基矽烷系氣體。第1氣體G1，可使用具有胺基數較少的分子構造者作為胺基矽烷系氣體，在一實施態樣中，例如可使用單胺基矽烷[H3 －Si－R（R係含有有機物質且置換亦可的胺基）]。另外，作為第1氣體G1使用的上述的胺基矽烷系氣體，可包含具有1～3個矽原子的胺基矽烷，或者，可包含具有1～3個胺基的胺基矽烷。具有1～3個矽原子的胺基矽烷，可為具有1～3個胺基的單矽烷（單胺基矽烷）、具有1～3個胺基的雙矽烷，或者，具有1～3個胺基的三矽烷。再者，上述的胺基矽烷，可具有置換亦可的胺基。再者，上述的胺基，可被甲基、乙基、丙基以及丁基其中任一個所置換。再者，上述的甲基、乙基、丙基或丁基，可被鹵素所置換。從氣體供給源122的複數之氣體源之中的被選擇的氣體源將含有有機物質的胺基矽烷系氣體（亦即第1氣體G1）供給到處理容器192內。步驟ST3d的處理時間，係ALD法的到達自我控制區域的時間以上的時間。
第1氣體G1的分子，如圖8的（b）部分所示的，作為反應前驅體（膜層Ly1）附著於晶圓W的表面（遮罩MK的表面MK1以及晶圓W的溝槽的內面）。在步驟ST3d中，並未產生第1氣體G1的電漿。第1氣體G1的分子，係藉由基於化學鍵結的化學吸附而附著於晶圓W的表面，並未使用電漿。另外，只要是可根據在步驟ST3c針對複數之區域ER所分別調節之溫度而藉由化學鍵結附著於晶圓W的表面且含有矽者，便可採用其作為第1氣體G1。
另一方面，例如當第1氣體G1選擇單胺基矽烷時，選擇單胺基矽烷的理由在於「單胺基矽烷具有較高的陰電性且具有極性分子構造，故化學吸附比較容易實行」此等原因。由於該附著係化學吸附，故第1氣體G1的分子附著於晶圓W的表面所形成之反應前驅體的膜層Ly1，為接近單分子層（單層）的狀態。單胺基矽烷的胺基（R）越小，吸附於晶圓W的表面的分子的分子構造也越小，故因為分子的大小所導致的立體障礙情況減輕，因此，第1氣體G1的分子可在複數之區域ER分別因應該等區域ER的溫度均一地吸附於晶圓W的表面，膜層Ly1便可相對於晶圓W的表面在複數之區域ER分別因應該等區域ER的溫度形成均一的膜厚。
如以上所述的，由於第1氣體G1包含含有有機物質的胺基矽烷系氣體，故藉由步驟ST3d，矽的反應前驅體（膜層Ly1）便可沿著晶圓W的表面的原子層形成。
步驟ST3d接下來的步驟ST3e，清洗處理容器192內的處理空間Sp。具體而言，在步驟ST3d中所供給之第1氣體G1被排出。在步驟ST3e中，亦可將氮氣或稀有氣體（在一實施態樣中例如為Ar等）等惰性氣體供給到處理容器192內作為清洗氣體。亦即，步驟ST3e的清洗，無論是令惰性氣體流入處理容器192內的氣體清洗或者是真空吸引清洗均可。在步驟ST3e中，過剩地附著在晶圓W的表面上的分子也會被除去。藉由以上的步驟，反應前驅體的膜層Ly1，成為因應晶圓W的表面的區域ER的溫度而形成的極薄分子層。
在步驟ST3e接下來的步驟ST3f中，如圖8的（b）部分所示的，在處理容器192的處理空間Sp內產生第2氣體的電漿P1。第2氣體，包含含有氧原子的氣體，在一實施態樣中例如可包含氧氣。從氣體供給源122的複數之氣體源之中的被選擇的氣體源將包含含有氧原子的氣體在內的第2氣體供給到處理容器192內。然後，從高頻電源150A以及高頻電源150B供給高頻電力。令排氣裝置50動作以將處理容器192內的處理空間Sp的壓力設定成預先設定好的壓力。以該等方式，第2氣體的電漿P1在處理空間Sp內產生。
如圖8的（b）部分所示的，當第2氣體的電漿P1產生時，氧的活性種（在一實施態樣中，例如為氧自由基）產生，如圖8的（c）部分所示的，矽氧化膜，亦即膜層Ly2（圖9等的膜層LA所包含之膜層）形成為極薄的分子層。
如以上所述的，第2氣體包含氧原子，故在步驟ST3f中，該氧原子與設置於晶圓W的表面的矽的反應前驅體（膜層Ly1）結合，藉此，矽氧化膜的膜層Ly2（圖9等的膜層LA所包含之膜層）便可在複數之區域ER分別因應各區域ER的溫度以不同的膜厚形成於晶圓W的表面。因此，在序列SQ1中，便可利用與ALD法同樣的方法，將矽氧化膜的膜層Ly2（圖9等的膜層LA所包含之膜層），以對應複數之區域ER各自的溫度的膜厚形成於晶圓W的表面。
在步驟ST3f接下來的步驟ST3g中，清洗處理容器192內的處理空間Sp。具體而言，在步驟ST3f中所供給之第2氣體被排出。在步驟ST3g中，亦可將氮氣或稀有氣體（在一實施態樣中例如為Ar等）等惰性氣體供給到處理容器192內作為清洗氣體。亦即，步驟ST3g的清洗，無論是令惰性氣體流入處理容器192內的氣體清洗或者是真空吸引清洗均可。
在序列SQ1接下來的步驟ST3h中，判定序列SQ1的重複次數，是否達到預先設定好的次數，當判定並未達到該次數時（步驟ST3h：NO），便再度實行序列SQ1，當判定達到該次數時（步驟ST3h：YES），便移到步驟ST3i。亦即，步驟ST3h，令序列SQ1重複實行，直到序列SQ1的重複次數到達預先設定好的次數，相對於晶圓W的表面，將對應複數之區域ER各自的溫度的膜厚的膜層，分別形成於複數之區域ER。步驟ST3h所控制之序列SQ1的重複次數，以「設置於晶圓W的表面的複數之溝槽之中的溝槽寬度最小的溝槽，不會被序列SQ1等的膜層形成處理形成的膜層所閉塞（至少溝槽的開口並未被閉塞），且具有比預先設定好的基準寬度更大的溝槽寬度」的方式設定之。
如圖9所示的，利用序列SQ1以及步驟ST3h的膜層形成處理，對晶圓W的表面（遮罩MK的表面MK1以及晶圓W的溝槽的內面），形成膜層LA。在膜層LA形成之後，溝槽TR1具有溝槽寬度WW2a，溝槽TR2具有溝槽寬度WW2b。在溝槽TR1中膜層LA形成之後的溝槽寬度WW2a的值比膜層LA形成之前的溝槽寬度WW1a的值更小，在溝槽TR2中膜層LA形成之後的溝槽寬度WW2b的值比膜層LA形成之前的溝槽寬度WW1b的值更小。圖9所示之溝槽TR1、溝槽TR2，分別對應圖2所示之溝槽TR1、溝槽TR2，且共同位於同一區域ER（更具體而言，例如，晶圓W的表面的中心部、晶圓W的表面的中間部、晶圓W的表面的端部其中任一部位）。溝槽TR1的膜層LA的膜厚WF1a的值，與溝槽TR2的膜層LA的膜厚WF1b的值，無關溝槽寬度的大小，大略相同。
在步驟ST3h：YES接下來的步驟ST3i中，晶圓W，從電漿處理裝置10往光學觀察裝置OC，被搬運機械臂Rb1以及搬運機械臂Rb2搬出，晶圓W被搬入到光學觀察裝置OC內。在步驟ST3i之後，步驟ST3結束，回到步驟ST1，再度實行步驟ST1以後的處理。
接著，參照圖10，針對步驟ST5進行説明。圖10，係表示圖1所示之方法MT所包含的步驟，亦即調節溝槽寬度的步驟ST5的一例的流程圖。步驟ST5，具備：步驟ST5a、步驟ST5b、序列SQ2（第2序列）、步驟ST5g，以及步驟ST5h。序列SQ2，具備：步驟ST5c（第10步驟）、步驟ST5d（第11步驟）、步驟ST5e（第12步驟），以及步驟ST5f（第13步驟）。序列SQ2以及步驟ST5g，係利用與ALE（Atomic Layer Etching，原子層蝕刻）法同樣的方法實行使用了氮氣所致之表面改質的蝕刻，以擴大溝槽寬度的方式進行調節的蝕刻處理。
更具體而言，在步驟ST4：YES（圖1）接下來的步驟ST5a中，晶圓W，藉由搬運機械臂Rb1以及搬運機械臂Rb2，從光學觀察裝置OC往電漿處理裝置10移動，晶圓W被搬入到電漿處理裝置10的處理容器192內。在步驟ST5a接下來的步驟ST5b中，被搬入到電漿處理裝置10的處理容器192內的晶圓W，對準位置並載置在靜電夾頭ESC上。另外，步驟ST5，亦可使用與實行步驟ST3所使用之電漿處理裝置10不同的電漿處理裝置實行之。
步驟ST5b接下來的序列SQ2，利用與ALE法同樣的方法，在遍及晶圓W的表面的全部的溝槽中，等向性地、均一地對在步驟ST3中形成於晶圓W的表面的膜層LA進行蝕刻。序列SQ2的蝕刻所蝕刻掉的蝕刻量（在序列SQ2中膜層LA被蝕刻掉的部分的厚度），遍及晶圓W的表面在全部的溝槽中平均一致（大略相同）。序列SQ2以及步驟ST5g的一連串的步驟，係在遍及晶圓W的表面的全部的溝槽中，等向性地、均一地對在步驟ST3中形成於晶圓W的表面的膜層LA進行蝕刻，以將全部的溝槽的溝槽寬度擴大到預先設定好的基準寬度的蝕刻處理。
步驟ST5c，在收納了晶圓W的電漿處理裝置10的處理容器192內產生第3氣體的電漿，於膜層LA的表面（尤其形成於晶圓W的溝槽的內面的膜層LA的表面）的原子層，等向性地、均一地形成包含該第3氣體的電漿所含有之離子在內的混合層MX。在步驟ST5c中，可相對於膜層LA的表面的原子層，等向性地、均一地形成包含第3氣體的電漿所含有之離子在內的混合層MX。在步驟ST5c中，在晶圓W載置於靜電夾頭ESC上的狀態下，對處理容器192內供給第3氣體，並產生該第3氣體的電漿。第3氣體，包含氮，在一實施態樣中，例如可包含N2 氣體。具體而言，從氣體供給源122的複數之氣體源之中的被選擇的氣體源將包含N2 氣體在內的第3氣體供給到處理容器192內。然後，從高頻電源150A以及高頻電源150B供給高頻電力，從高頻電源64供給高頻偏壓電壓，並令排氣裝置50動作以將處理容器192內的處理空間Sp的壓力設定成預先設定好的值（設定值）。
步驟ST5c中的處理空間Sp的壓力的設定值，比較高，在200［mTorr］以上，在一實施態樣中，例如可為400［mTorr］。當處理空間Sp的壓力，像這樣比較高時，第3氣體的電漿所包含之氮原子的離子（以下稱為氮離子）會等向性地與膜層LA的表面接觸，膜層LA的表面會被氮離子等向性地、均一地改質，因此，如圖11所示的，具有平均一致（大略相同）之厚度的混合層MX遍及晶圓W的表面一致地形成於膜層LA的表面。圖11所示之溝槽TR1、溝槽TR2，分別對應圖9所示之溝槽TR1、溝槽TR2，共同位於同一區域ER（更具體而言，例如，晶圓W的表面的中心部、晶圓W的表面的中間部、晶圓W的表面的端部其中任一部位）。
圖12，係表示圖10所示之序列SQ2中的蝕刻的等向性與異向性被壓力所影響的圖式。圖12的左側的縱軸係表示蝕刻量［nm］（膜層LA之中的被步驟ST5c所表面改質之部位的厚度，其對應包含步驟ST5c在內的序列SQ2實行的蝕刻所除去之部分的厚度），圖12的右側的縱軸係表示縱橫比[溝槽的底面側（縱）的蝕刻量除以溝槽的側面側（橫）的蝕刻量的值]。圖12的線條GRb1係表示溝槽的底面側（縱）的蝕刻量的變化，圖12的線條GRb2係表示溝槽的側面側（橫）的蝕刻量的變化，圖12的線條GRb3係表示溝槽的底面側（縱）的蝕刻量除以溝槽的側面側（橫）的蝕刻量的值（縱橫比）的變化。圖12的區域GDa所示之結果，係將處理空間Sp的壓力設為400［mTorr］，將高頻電力的值設為600［W］，將高頻偏壓電力的值設為50［W］，將處理時間設為30［s］，將步驟ST5c實行30次所得到之結果。圖12的區域GDb所示之結果，係將處理空間Sp的壓力設為20［mTorr］，將高頻電力的值設為0［W］，將高頻偏壓電力的值設為50［W］，將處理時間設為10［s］，將步驟ST5c實行20次所得到之結果。如圖12所示的，當處理空間Sp的壓力為400［mTorr］左右此等比較高的壓力時（區域GDa所示之結果），在使用了ALE法的表面改質的序列SQ2中，可實現等向性的蝕刻。
參照圖13更詳細地確認圖12所示之結果。圖13，係表示圖10所示之序列SQ2中的蝕刻的等向性與壓力的關係的圖式。圖13的縱軸係表示蝕刻量［nm］（膜層LA之中的被步驟ST5c所表面改質之部分的厚度，其對應包含步驟ST5c在內的序列SQ2實行的蝕刻所除去之部分的厚度），圖13的橫軸係表示處理空間Sp的壓力［mTorr］。圖13的線條GRc1係表示溝槽的底面側（縱）的蝕刻量的變化，圖13的線條GRc2係表示溝槽的側面側（橫）的蝕刻量的變化，圖13的線條GRc3係表示溝槽的底面側（縱）的蝕刻量除以溝槽的側面側（橫）的蝕刻量的值（縱橫比）的變化。如圖13所示的，當處理空間Sp的壓力為200［mTorr］以上此等比較高的壓力（在一實施態樣中例如為400［mTorr］左右）時，在使用了ALE法的表面改質的序列SQ2中，可充分地實現等向性的蝕刻。
在步驟ST5c中，以上述的方式，第3氣體的電漿在處理容器192內產生，第3氣體的電漿所包含之氮離子，藉由高頻偏壓電力所致之往垂直方向[從處理容器192的頂板該側（具體而言例如為板狀介電體194該側）往載置在靜電夾頭ESC上的晶圓W的表面的方向]的吸引，與膜層LA的表面接觸，而將膜層LA的表面等向性地改質。像這樣在步驟ST5c中於膜層LA的表面，形成遍及晶圓W的表面且具有平均一致的厚度（大略相同的厚度）的混合層MX。由於第3氣體含有氮且膜層LA包含矽的氧化物（在一實施態樣中例如為SiO2 ），故混合層MX的組成，在一實施態樣中，例如可為SiN／SiO2 （SiON）。
步驟ST5c的處理時間，係ALE法的到達自我控制區域的時間以上的時間。圖14，係表示圖10所示之序列SQ2（尤其是步驟ST5c）中的表面改質的自我控制性的圖式。圖14的橫軸係表示表面改質（更具體而言係步驟ST5c所實行之處理）的處理時間［s］，圖14的縱軸係表示蝕刻量［nm］（膜層LA之中的被步驟ST5c所表面改質之部位的厚度）。圖14所示之結果，係將處理空間Sp的壓力設為400［mTorr］，將高頻電力的值設為600［W］，將高頻偏壓電力的值設為50［W］，並實行步驟ST5c所得到之結果。如圖14所示的，步驟ST5c所實行之表面改質伴隨著自我控制性。亦即，若花費ALE法的到達自己控制區域的時間以上的時間實行表面改質，便可不論晶圓W的表面的位置（更具體而言，例如，晶圓W的表面的中心部、晶圓W的表面的中間部、晶圓W的表面的端部），更不論溝槽寬度的大小，而等向性地、均一地完成表面改質，等向的、均一的混合層MX，可一致地形成於晶圓W的表面[遮罩MK的表面MK1以及晶圓W的溝槽（包含溝槽TR1、溝槽TR2）的內面]。
圖15，係具備（a）部分、（b）部分、（c）部分，並顯示出圖10所示之步驟中的蝕刻原理的圖式。在圖15中，白色的圓（白圈），係表示構成膜層LA的原子（在一實施態樣中例如係構成SiO2 的原子），黑色的圓（黑圈），係表示第3氣體的電漿所包含之氮離子，圓所包圍的「×」，係表示後述的第4氣體的電漿所包含之自由基。如圖15的（a）部分所示的，利用步驟ST5c，第3氣體的電漿所包含之氮離子[塗黑的圓（黑圈）]，等向性地供給到膜層LA的表面的原子層。像這樣，利用步驟ST5c，包含構成膜層LA的原子與第3氣體的氮原子在內的混合層MX，形成於膜層LA的表面的原子層[除了圖15的（a）部分之外，亦一併參照圖11]。
如以上所述的，由於第3氣體包含氮，故在步驟ST5c中，氮原子供給到膜層LA的表面的原子層（矽的氧化物的原子層），含有矽的氮化物的混合層MX（在一實施態樣中例如為SiN／SiO2 ）會形成於膜層LA的表面的原子層。
在步驟ST5c接下來的步驟ST5d中，清洗處理容器192內的處理空間Sp。具體而言，在步驟ST5c中所供給之第3氣體被排出。在步驟ST5d中，亦可將稀有氣體（在一實施態樣中例如為Ar氣）等惰性氣體供給到處理容器192作為清洗氣體。亦即，步驟ST5d的清洗，無論是令惰性氣體流入處理容器192內的氣體清洗或者是真空吸引清洗均可。
在步驟ST5d接下來的步驟ST5e中，在處理容器192內產生第4氣體的電漿，利用使用了該電漿所包含之自由基的化學蝕刻，將混合層MX全部除去。藉此，膜層LA，便遍及晶圓W的表面（尤其是設置於全部的溝槽的內面的膜層LA）等向性地、均一地受到蝕刻。在步驟ST5e中，係在步驟ST5c中的混合層MX形成之後的晶圓W載置在靜電夾頭ESC上的狀態下，將第4氣體供給到處理容器192內，並產生第4氣體的電漿。在步驟ST5e中所產生之第4氣體的電漿，包含將含有矽的氮化物在內的混合層MX除去的自由基。第4氣體，含有氟，在一實施態樣中，例如，可為包含NF3 氣體以及O2 氣體在內的混合氣體。另外，第4氣體，亦可為包含NF3 氣體、O2 氣體、H2 氣體以及Ar氣體在內的混合氣體，或是包含CH3 F氣體、O2 氣體以及Ar氣體在內的混合氣體等。具體而言，從氣體供給源122的複數之氣體源之中的被選擇的氣體源將上述的第4氣體供給到處理容器192內，從高頻電源150A以及高頻電源150B供給高頻電力，並令排氣裝置50動作以將處理容器192內的處理空間Sp的壓力設定成預先設定好的值。以該等方式，第4氣體的電漿在處理容器192內產生。
如圖15的（b）部分所示的，在步驟ST5e中所產生之第4氣體的電漿中的自由基[在圖15的（b）部分中，係被圓所包圍的「×」]，與膜層LA的表面的混合層MX接觸，第4氣體的原子的自由基供給到形成於膜層LA的表面的混合層MX，混合層MX便因為化學蝕刻而從膜層LA被除去。
如圖15的（c）部份以及圖16所示的，在步驟ST5c中形成於膜層LA的表面的混合層MX的全部，會因為第4氣體的電漿所包含之自由基，而從膜層LA的表面被除去。混合層MX除去之後的溝槽TR1的溝槽寬度WW3a（圖16）的值比混合層MX形成之前的溝槽TR1的溝槽寬度WW2a（圖9）的值更大，混合層MX除去之後的溝槽TR2的溝槽寬度WW3b（圖16）的值比混合層MX形成之前的溝槽TR2的溝槽寬度WW2b（圖9）的值更大。溝槽TR1中的混合層MX除去之後的膜層LA的膜厚WF2a（圖16）的值比溝槽TR1中的混合層MX形成之前的膜層LA的膜厚WF1a（圖9）的值更小，溝槽TR2中的混合層MX除去之後的膜層LA的膜厚WF2b（圖16）的值比溝槽TR2中的混合層MX形成之前的膜層LA的膜厚WF1b（圖9）的值更小。另外，由於混合層MX的厚度，在設置於晶圓W的表面的全部溝槽中平均一致（大略相同），故從溝槽TR1中的溝槽寬度WW3a（圖16）的值減去溝槽寬度WW2a（圖9）的值的差值，與從溝槽TR2中的溝槽寬度WW3b（圖16）的值減去溝槽寬度WW2b（圖9）的值的差值，大略相同，與混合層MX的厚度的2倍的值大略相同。像這樣，藉由除去了混合層MX，溝槽TR1、溝槽TR2，往方向DR擴大；溝槽寬度，遍及晶圓W的表面，不論晶圓W的表面的位置（更具體而言，例如，晶圓W的表面的中心部、晶圓W的表面的中間部、晶圓W的表面的端部），更不論溝槽寬度的大小，等向性地、均一地擴大。另外，圖16所示的溝槽TR1、溝槽TR2，分別對應圖9所示之溝槽TR1、溝槽TR2，共同位於同一區域ER（更具體而言，例如，晶圓W的表面的中心部、晶圓W的表面的中間部、晶圓W的表面的端部其中任一部位）。
在步驟ST5e接下來的步驟ST5f中，清洗處理容器192內的處理空間Sp。具體而言，在步驟ST5e中所供給之第4氣體被排出。在步驟ST5f中，亦可將稀有氣體（在一實施態樣中例如為Ar氣）等惰性氣體供給到處理容器192作為清洗氣體。亦即，步驟ST5f的清洗，無論是令惰性氣體流入處理容器192內的氣體清洗或者是真空吸引清洗均可。
在序列SQ2接下來的步驟ST5g中，判定是否結束實行序列SQ2。具體而言，在步驟ST5g中，判定序列SQ2的實行次數是否到達預先設定好的次數。決定序列SQ2的實行次數，便決定對膜層LA的蝕刻量。序列SQ2，可重複實行，蝕刻膜層LA，直到對膜層LA的蝕刻量到達預先設定好的值。伴隨著序列SQ2的實行次數的增加，對膜層LA的蝕刻量也增加（大致以線性的方式增加）。因此，可依照1次（單位循環）的序列SQ2的實行所蝕刻之膜層LA的厚度（1次的步驟ST5c所形成之混合層MX的厚度）與序列SQ2的實行次數的積為預先設定好的值的方式，決定序列SQ2的實行次數。
參照圖17，針對在序列SQ2的實行中所發生之對膜層LA的蝕刻量的變化與形成於膜層LA的混合層MX的厚度的變化進行説明。圖17的線條GL1，係表示在序列SQ2的實行中所發生之對膜層LA的蝕刻量（任意單位）的變化，圖17的線條GL2，係表示在序列SQ2的實行中所發生之混合層MX的厚度（任意單位）的變化。圖17的橫軸，係表示序列SQ2的實行中的時間，步驟ST5d的實行時間以及步驟ST5f的實行時間為了簡化圖式而省略。如圖17所示的，在1次（單位循環）的序列SQ2的實行中，步驟ST5c的實行，如線條GL2所示的，實行到混合層MX的厚度到達預先設定好的值TW為止。在步驟ST5c中所形成之混合層MX的厚度的值TW，可由高頻電源64所施加之偏壓電力的值、第3氣體的電漿所包含之氮離子對膜層LA每單位時間的摻雜（dose）量，以及步驟ST5c的實行時間所決定。
如圖17所示的，在1次（單位循環）的序列SQ2的實行中，步驟ST5e的實行，如線條GL1以及線條GL2所示的，實行到步驟ST5c所形成之混合層MX全部被除去為止。在步驟ST5e的實行中到時序TI為止，混合層MX被化學蝕刻全部除去。時序TI，可由在步驟ST5e中實行的化學蝕刻的蝕刻率所決定。時序TI，在步驟ST5e的實行中發生。在從時序TI到步驟ST5e結束為止的期間中，混合層MX除去之後的矽的氧化物的膜層LA，不會因為第4氣體的電漿而受到蝕刻。亦即，當使用了第4氣體的電漿所包含之自由基時，對構成膜層LA的矽的氧化物（在一實施態樣中例如為SiO2 ）的蝕刻的蝕刻率，相較於對混合層MX所包含之矽的氮化物（在一實施態樣中例如為SiN）的蝕刻的蝕刻率，係非常地小。
當在步驟ST5g中判定序列SQ2的實行次數並未到達預先設定好的次數時（步驟ST5g：NO），便再度重複序列SQ2的實行。另一方面，當在步驟ST5g中判定序列SQ2的實行次數到達預先設定好的次數時（步驟ST5g：YES），便移到步驟ST5h。在步驟ST5h中，晶圓W，從電漿處理裝置10往光學觀察裝置OC，被搬運機械臂Rb1以及搬運機械臂Rb2搬出，晶圓W被搬入到光學觀察裝置OC內。在步驟ST5h之後，步驟ST5結束，回到步驟ST1，再度實行步驟ST1以後的處理。
如以上所述的，序列SQ2以及步驟ST5g的一連串的等向性蝕刻處理，可利用與ALE法同樣的方法，將膜層LA的表面的原子層逐層地除去。因此，序列SQ2以及步驟ST5g的一連串的蝕刻處理，重複實行序列SQ2，將膜層LA的表面的原子層逐層地除去，藉此，不論晶圓W的表面的位置（更具體而言，例如，晶圓W的表面的中心部、晶圓W的表面的中間部、晶圓W的表面的端部），更不論溝槽寬度的大小，精密地對膜層LA進行蝕刻。亦即，序列SQ2重複預先設定好的次數，藉此，膜層LA，不論晶圓W的表面的位置（更具體而言，例如，晶圓W的表面的中心部、晶圓W的表面的中間部、晶圓W的表面的端部），更不論溝槽寬度的大小，遍及晶圓W的表面，其厚度（大略相同的厚度）以等向性、均一的方式，高精細度地受到蝕刻。
接著，藉由觀察溝槽寬度伴隨方法MT的實行所發生之變化，説明一實施態樣之方法MT的功效。圖18，係表示圖1所示之方法可發揮的功效的條形圖。於圖18，以示意方式顯示出，溝槽TR1、溝槽TR2各自的方法MT實行之前的溝槽寬度、步驟ST2：YES之後（將溝槽寬度的差異收斂在基準範圍內之後）的溝槽寬度，以及步驟ST4：NO之後[將溝槽寬度（溝槽寬度的最小值）擴大到基準寬度以上之後]的溝槽寬度。圖18的條形圖所示之全部的長方形（長方形GC1等）顯示出溝槽TR1的溝槽寬度，或者，圖18的條形圖所示之全部的長方形（長方形GC1等）顯示出溝槽TR2的溝槽寬度。
長方形GC1，係表示溝槽TR1、溝槽TR2各自的方法MT實行之前的溝槽寬度（溝槽寬度WW1a或溝槽寬度WW1b）且係表示在晶圓W的表面之中該表面的中心部的溝槽寬度（溝槽寬度WW1a或溝槽寬度WW1b）的值（TC）。長方形GM1，係表示溝槽TR1、溝槽TR2各自的方法MT實行之前的溝槽寬度（溝槽寬度WW1a或溝槽寬度WW1b）且係表示在晶圓W的表面之中位於比該表面的中心部更外側（更靠近端部）的該表面的中間部的溝槽寬度（溝槽寬度WW1a或溝槽寬度WW1b）的值（TM）。長方形GE1，係表示溝槽TR1、溝槽TR2各自的方法MT實行之前的溝槽寬度（溝槽寬度WW1a或溝槽寬度WW1b）且係表示在晶圓W的表面之中該表面的端部的溝槽寬度（溝槽寬度WW1a或溝槽寬度WW1b）的值（TE）。
如圖18所示的，溝槽TR1、溝槽TR2各自的方法MT實行之前的溝槽寬度（溝槽寬度WW1a或溝槽寬度WW1b），在晶圓W的表面上（遍及晶圓W的表面的中心部、晶圓W的表面的中間部、晶圓W的表面的端部）存在差異，惟在步驟ST2：YES之後溝槽寬度（溝槽寬度WW2a或溝槽寬度WW2b）的差異收斂在基準範圍內。
長方形GC2，係表示溝槽TR1、溝槽TR2各自的步驟ST2：YES之後（令溝槽寬度的差異收斂在基準範圍內之後）的溝槽寬度（溝槽寬度WW2a或溝槽寬度WW2b）且係表示在晶圓W的表面之中該表面的中心部的溝槽寬度（溝槽寬度WW2a或溝槽寬度WW2b）的值（TH1）。長方形GM2，係表示溝槽TR1、溝槽TR2各自的步驟ST2：YES之後（令溝槽寬度的差異收斂在基準範圍內之後）的溝槽寬度（溝槽寬度WW2a或溝槽寬度WW2b）且係表示在晶圓W的表面之中位於比該表面的中心部更外側（更靠近端部）的該表面的中間部的溝槽寬度（溝槽寬度WW2a或溝槽寬度WW2b）的值（TH1）。長方形GE2，係表示溝槽TR1、溝槽TR2各自的步驟ST2：YES之後（令溝槽寬度的差異收斂在基準範圍內之後）的溝槽寬度（溝槽寬度WW2a或溝槽寬度WW2b）且係表示在晶圓W的表面之中該表面的端部的溝槽寬度（溝槽寬度WW2a或溝槽寬度WW1b）的值（TH1）。
如圖18所示的，溝槽TR1、溝槽TR2各自在步驟ST2：YES之後（令溝槽寬度的差異收斂在基準範圍內之後）的溝槽寬度（溝槽寬度WW2a或溝槽寬度WW2b）統一成一致的溝槽寬度（TH1），惟比基準寬度（TH2）更小。然後，在步驟ST4：NO之後溝槽寬度（溝槽寬度的最小值）擴大到基準寬度（TH2）以上。
長方形GC3，係表示溝槽TR1、溝槽TR2各自在步驟ST4：NO之後[將溝槽寬度（溝槽寬度的最小值）擴大到基準寬度以上之後]的溝槽寬度（溝槽寬度WW3a或溝槽寬度WW3b）且係表示在晶圓W的表面之中該表面的中心部的溝槽寬度（溝槽寬度WW3a或溝槽寬度WW3b）的值（TH2）。長方形GM3，係表示溝槽TR1、溝槽TR2各自在步驟ST4：NO之後[將溝槽寬度（溝槽寬度的最小值）擴大到基準寬度以上之後]的溝槽寬度（溝槽寬度WW3a或溝槽寬度WW3b）且係表示在晶圓W的表面之中位於比該表面的中心部更外側（更靠近端部）的該表面的中間部的溝槽寬度（溝槽寬度WW3a或溝槽寬度WW3b）的值（TH2）。長方形GE3，係表示溝槽TR1、溝槽TR2各自在步驟ST4：NO之後[將溝槽寬度（溝槽寬度的最小值）擴大到基準寬度以上之後]的溝槽寬度（溝槽寬度WW3a或溝槽寬度WW3b）且係表示在晶圓W的表面之中該表面的端部的溝槽寬度（溝槽寬度WW3a或溝槽寬度WW3b）的值（TH2）。
如圖18所示的，溝槽TR1、溝槽TR2，各自在步驟ST2：YES之後（令溝槽寬度的差異收斂在基準範圍內之後），重複實行步驟ST5，藉此，便可將溝槽寬度（溝槽寬度的最小值）設置成基準寬度（TH2）。因此，溝槽TR1、溝槽TR2各自在方法MT實行之前於晶圓W的表面存在差異的溝槽寬度（溝槽寬度WW1a或溝槽寬度WW1b），藉由方法MT的實行，不論其位於晶圓W的表面的何處（遍及晶圓W的表面的中心部、晶圓W的表面的中間部、晶圓W的表面的端部），其在晶圓W的表面上的差異均可充分地被消除，同時被精密地統一成基準寬度（TH2）。
參照圖19更詳細地進行説明。圖19，具備（a）部分、（b）部分，其係表示圖1所示之方法可發揮的功效的一例的條形圖。於圖19的（a）部分，以示意的方式顯示出：在方法MT實行之前，溝槽TR1以及溝槽TR2各自的溝槽寬度（溝槽寬度WW1a以及溝槽寬度WW1b）；在步驟ST2：YES之後（令溝槽寬度的差異收斂在基準範圍內之後），溝槽TR1以及溝槽TR2各自的溝槽寬度（溝槽寬度WW2a以及溝槽寬度WW2b）；以及在步驟ST4：NO之後[將溝槽寬度（溝槽寬度的最小值）擴大到基準寬度以上之後]，溝槽TR1以及溝槽TR2各自的溝槽寬度（溝槽寬度WW3a以及溝槽寬度WW3b）。
長方形GCa1，係表示在方法MT實行之前溝槽TR1的溝槽寬度WW1a且係表示在晶圓W的表面之中該表面的中心部的溝槽寬度WW1a的值（WW1aC）。長方形GCb1，係表示在方法MT實行之前溝槽TR2的溝槽寬度WW1b且係表示在晶圓W的表面之中該表面的中心部的溝槽寬度WW1b的值（WW1bC）。其滿足WW1bC＞WW1aC，以及，WW1bC－WW1aC＝Δ1的關係。
長方形GMa1，係表示在方法MT實行之前溝槽TR1的溝槽寬度WW1a且係表示在晶圓W的表面之中位於比該表面的中心部更外側（更靠近端部）的該表面的中間部的溝槽寬度WW1a的值（WW1aM）。長方形GMb1，係表示在方法MT實行之前溝槽TR2的溝槽寬度WW1b且係表示在晶圓W的表面之中位於比該表面的中心部更外側（更靠近端部）的該表面的中間部的溝槽寬度WW1b的值（WW1bM）。其滿足WW1bM＞WW1aM，以及，WW1bM－WW1aM＝Δ1的關係。
長方形GEa1，係表示在方法MT實行之前溝槽TR1的溝槽寬度WW1a且係表示在晶圓W的表面之中該表面的端部的溝槽寬度WW1a的值（WW1aE）。長方形GEb1，係表示在方法MT實行之前溝槽TR2的溝槽寬度WW1b且係表示在晶圓W的表面之中該表面的端部的溝槽寬度WW1b的值（WW1bE）。其滿足WW1bE＞WW1aE，以及，WW1bE－WW1aE＝Δ1的關係。
長方形GCa2，係表示在步驟ST2：YES之後（令溝槽寬度的差異收斂在基準範圍內之後）溝槽TR1的溝槽寬度WW2a且係表示在晶圓W的表面之中該表面的中心部的溝槽寬度WW2a的值（WW2aC）。長方形GCb2，係表示在步驟ST2：YES之後（令溝槽寬度的差異收斂在基準範圍內之後）溝槽TR2的溝槽寬度WW2b且係表示在晶圓W的表面之中該表面的中心部的溝槽寬度WW2b的值（WW2bC）。其滿足WW2bC＞WW2aC，以及，WW2bC－WW2aC＝Δ1的關係。
長方形GMa2，係表示在步驟ST2：YES之後（令溝槽寬度的差異收斂在基準範圍內之後）溝槽TR1的溝槽寬度WW2a且係表示在晶圓W的表面之中位於比該表面的中心部更外側（更靠近端部）的該表面的中間部的溝槽寬度WW2a的值（WW2aM）。長方形GMb2，係表示在步驟ST2：YES之後（令溝槽寬度的差異收斂在基準範圍內之後）溝槽TR2的溝槽寬度WW2b且係表示在晶圓W的表面之中位於比該表面的中心部更外側（更靠近端部）的該表面的中間部的溝槽寬度WW2b的值（WW2bM）。其滿足WW2bM＞WW2aM，以及，WW2bM－WW2aM＝Δ1的關係。
長方形GEa2，係表示在步驟ST2：YES之後（令溝槽寬度的差異收斂在基準範圍內之後）溝槽TR1的溝槽寬度WW2a且係表示在晶圓W的表面之中該表面的端部的溝槽寬度WW2a的值（WW2aE）。長方形GEb2，係表示在步驟ST2：YES之後（令溝槽寬度的差異收斂在基準範圍內之後）溝槽TR2的溝槽寬度WW2b且係表示在晶圓W的表面之中該表面的端部的溝槽寬度WW2b的值（WW2bE）。其滿足WW2bE＞WW2aE，以及，WW2bE－WW2aE＝Δ1的關係。
溝槽TR1，滿足WW2aC＝WW2aM＝WW2aE的關係；溝槽TR2，滿足WW2bC＝WW2bM＝WW2bE的關係。
因此，在步驟ST2：YES之後，在晶圓W的表面上溝槽TR1的溝槽寬度的差異（遍及晶圓W的表面的中心部、晶圓W的表面的中間部、晶圓W的表面的端部的差異），以及，在晶圓W的表面上溝槽TR2的溝槽寬度的差異（遍及晶圓W的表面的中心部、晶圓W的表面的中間部、晶圓W的表面的端部的差異），可被消除，溝槽TR2的溝槽寬度與溝槽TR1的溝槽寬度的差（Δ1）維持不變。
長方形GCa3，係表示在步驟ST4：NO之後[將溝槽寬度（溝槽寬度的最小值）擴大到基準寬度以上之後]溝槽TR1的溝槽寬度WW3a且係表示在晶圓W的表面之中該表面的中心部的溝槽寬度WW3a的值（WW3aC）。長方形GCb3，係表示在步驟ST4：NO之後[將溝槽寬度（溝槽寬度的最小值）擴大到基準寬度以上之後]溝槽TR2的溝槽寬度WW3b且係表示在晶圓W的表面之中該表面的中心部的溝槽寬度WW3b的值（WW3bC）。其滿足WW3bC＞WW3aC，以及，WW3bC－WW3aC＝Δ1的關係。
長方形GMa3，係表示在步驟ST4：NO之後[將溝槽寬度（溝槽寬度的最小值）擴大到基準寬度以上之後]溝槽TR1的溝槽寬度WW3a且係表示在晶圓W的表面之中位於比該表面的中心部更外側（更靠近端部）的該表面的中間部的溝槽寬度WW3a的值（WW3aM）。長方形GMb3，係表示在步驟ST4：NO之後[將溝槽寬度（溝槽寬度的最小值）擴大到基準寬度以上之後]溝槽TR2的溝槽寬度WW3b且係表示在晶圓W的表面之中位於比該表面的中心部更外側（更靠近端部）的該表面的中間部的溝槽寬度WW3b的值（WW3bM）。其滿足WW3bM＞WW3aM，以及，WW3bM－WW3aM＝Δ1的關係。
長方形GEa3，係表示在步驟ST4：NO之後[將溝槽寬度（溝槽寬度的最小值）擴大到基準寬度以上之後]溝槽TR1的溝槽寬度WW3a且係表示在晶圓W的表面之中該表面的端部的溝槽寬度WW3a的值（WW3aE）。長方形GEb3，係表示在步驟ST4：NO之後[將溝槽寬度（溝槽寬度的最小值）擴大到基準寬度以上之後]溝槽TR2的溝槽寬度WW3b且係表示在晶圓W的表面之中該表面的端部的溝槽寬度WW3b的值（WW3bE）。其滿足WW3bE＞WW3aE，以及，WW3bE－WW3aE＝Δ1的關係。
溝槽TR1，滿足WW3aC＝WW3aM＝WW3aE的關係；溝槽TR2，滿足WW3bC＝WW3bM＝WW3bE的關係。另外，在溝槽TR1中，WW3aC（＝WW3aM＝WW3aE）比WW2aC（＝WW2aM＝WW2aE）更大；在溝槽TR2中，WW3bC（＝WW3bM＝WW3bE）比WW2bC（＝WW2bM＝WW2bE）更大。
因此，在溝槽TR1以及溝槽TR2中，在方法MT實行之前，在晶圓W的表面上存在差異的溝槽寬度，藉由方法MT的實行，溝槽TR2的溝槽寬度與溝槽TR1的溝槽寬度的差（Δ1）維持不變，在晶圓W的表面上的差異（遍及晶圓W的表面的中心部、晶圓W的表面的中間部、晶圓W的表面的端部的差異）充分地被消除，同時被精密地統一成基準寬度。
另外，當為了將溝槽寬度統一設置成基準寬度並非使用步驟ST5而係利用以往的蝕刻方法（與方法MT相異的方法，以下稱為蝕刻方法EM）蝕刻膜層LA時，如圖19的（b）部分所示的，溝槽TR1的溝槽寬度與溝槽TR2的溝槽寬度的差（Δ2），相較於在方法MT實行之前溝槽TR1的溝槽寬度與溝槽TR2的溝槽寬度的差（Δ1），會更大。亦即，Δ2＞Δ1。
長方形GCa4，係表示在以往的蝕刻方法EM實行之後溝槽TR1的溝槽寬度WW3a且係表示在晶圓W的表面之中該表面的中心部的溝槽寬度WW3a的值。長方形GCb4，係表示在以往的蝕刻方法EM實行之後溝槽TR2的溝槽寬度WW3b且係表示在晶圓W的表面之中該表面的中心部的溝槽寬度WW3b的值。長方形GMa4，係表示在以往的蝕刻方法EM實行之後溝槽TR1的溝槽寬度WW3a且係表示在晶圓W的表面之中位於比該表面的中心部更外側（更靠近端部）的該表面的中間部的溝槽寬度WW3a的值。長方形GMb4，係表示在以往的蝕刻方法EM實行之後溝槽TR2的溝槽寬度WW3b且係表示在晶圓W的表面之中位於比該表面的中心部更外側（更靠近端部）的該表面的中間部的溝槽寬度WW3b的值。長方形GEa4，係表示在以往的蝕刻方法EM實行之後溝槽TR1的溝槽寬度WW3a且係表示在晶圓W的表面之中該表面的端部的溝槽寬度WW3a的值。長方形GEb4，係表示在以往的蝕刻方法EM實行之後溝槽TR2的溝槽寬度WW3b且係表示在晶圓W的表面之中該表面的端部的溝槽寬度WW3b的值。
如圖19的（b）部分所示的，當為了將溝槽寬度統一設置成基準寬度而利用以往的蝕刻方法EM蝕刻膜層LA時，在該蝕刻方法EM實行之後溝槽TR1的溝槽寬度與溝槽TR2的溝槽寬度的差（Δ2），相較於在方法MT實行之前溝槽TR1的溝槽寬度與溝槽TR2的溝槽寬度的差（Δ1），會更大。
另外，當步驟ST1～步驟ST3所形成之膜層LA的膜厚比較厚時，在比較狹窄的溝槽寬度的溝槽中，該溝槽的開口有時會被閉塞住。為了因應該等情況，亦可令步驟ST1～步驟ST3所形成之膜層LA的膜厚比較薄，以避免溝槽的開口被閉塞住，並重複實行方法MT的基本步驟。重複基本步驟，直到溝槽寬度（更具體而言，係設置於晶圓W的表面的複數之溝槽的溝槽寬度之中的最小的溝槽寬度）到達基準寬度為止。此時，每次重複方法MT，便將在步驟ST2中所使用之溝槽寬度的基準範圍階段性地縮窄。圖20，係以示意方式表示溝槽TR1、溝槽TR2各自在重複實行圖1所示之方法的情況下溝槽寬度的變化情況的圖式。更詳細而言，於圖20，顯示出晶圓W的表面的中心部的溝槽TR1（或溝槽TR2）的溝槽寬度的變化情況，以及晶圓W的表面的端部的溝槽TR1（或溝槽TR2）的溝槽寬度的變化情況。另外，圖20所示之內容（線條GRd1以及線條GRd2），僅對應溝槽TR1，或者，僅對應溝槽TR2。
圖20的橫軸表示處理時間，圖20的縱軸表示溝槽寬度。線條GRd1，顯示出晶圓W的表面的中心部的溝槽TR1（或溝槽TR2）的溝槽寬度的值（WC）的變化情況。線條GRd2，顯示出晶圓W的表面的端部的溝槽TR1（或溝槽TR2）的溝槽寬度的值（WE）的變化情況。當線條GRd1表示溝槽TR1的溝槽寬度的值的變化情況時，線條GRd2也表示溝槽TR1的溝槽寬度的值的變化情況。另外，當線條GRd1表示溝槽TR2的溝槽寬度的值的變化情況時，線條GRd2也表示溝槽TR2的溝槽寬度的值的變化情況。
在方法MT開始時，晶圓W的表面的中心部的溝槽TR1（或溝槽TR2）的溝槽寬度的值WC，比晶圓W的表面的端部的溝槽TR1（或溝槽TR2）的溝槽寬度的值WE更小。在區間V1步驟ST3實行1次或複數次，在時序TM1步驟ST2：YES的判定形成，在區間V2步驟ST5實行1次或複數次，在時序TM2步驟ST4：NO的判定形成。在時序TM1的溝槽寬度的值WC與溝槽寬度的值WE的差（H1），係在該時序TM1之判定所使用的基準範圍內。每次重複方法MT，時序TM1之判定所使用的（更具體而言，係在步驟ST2所使用的）基準範圍，如圖20所示的，階段性地縮窄。因此，每次重複基本步驟，溝槽寬度的值WC與溝槽寬度的值WE的差（H1），便會階段性地縮小。另外，由於在區間V2所實行之使用了ALE法的表面改質所致之蝕刻（步驟ST5）中，膜層LA係遍及晶圓W的表面的全部，等向性地、均一地受到蝕刻，故在時序TM1的溝槽寬度的值WC與溝槽寬度的值WE的差（H1），從時序TM1經過區間V2維持到時序TM2。
上述方法，係根據「在利用與ALD法同樣的方法重複實行序列SQ1的膜層形成處理中所形成之膜層的膜厚會對應該膜層的形成面（晶圓W的表面，尤其是溝槽的內面）的溫度而有所不同」此點，以減少設置於晶圓W的表面的複數之溝槽的溝槽寬度在該表面上的差異的方式（以提高在晶圓W的表面上的溝槽寬度的面內均一性的方式）在步驟ST3c中調節晶圓W的表面的各區域ER的溫度，並在其之後實行膜層形成處理，故設置於晶圓W的表面的複數之溝槽的溝槽寬度在該表面上的差異會減少，同時包含矽的氧化物在內的膜層LA會以逐層地形成原子層的方式高精細度地形成於溝槽的內面。再者，當形成了膜層LA的溝槽的溝槽寬度比基準寬度更窄時，為了擴大溝槽寬度，會實行利用與ALE法同樣的方法重複實行序列SQ2的蝕刻處理，故設置於溝槽的內面的膜層LA的表面會等向性地且均一地受到蝕刻，溝槽寬度便會被調節到吾人所期望的基準寬度。因此，當在晶圓W的表面上於溝槽寬度存在差異時，可充分地減少該差異，同時將溝槽寬度精密地調節到吾人所期望的基準寬度。
另外，方法MT的基本步驟，係在步驟ST3實行之後以及步驟ST5實行之後，回到步驟ST1。像這樣，在藉由形成膜層LA以調節溝槽寬度的步驟ST3實行之後，以及，在藉由蝕刻膜層LA以擴大溝槽寬度的步驟ST5實行之後，回到測定溝槽寬度的步驟ST1，便可更精密地調節溝槽寬度。
另外，方法MT的基本步驟，重複實行；基準範圍，於每次重複實行基本步驟階段性地縮窄。像這樣，藉由將溝槽寬度的差異的基準範圍階段性地縮窄同時重複實行基本步驟，便可一邊令在步驟ST3中所形成之膜層的厚度階段性地且比較緩和地增加並一邊調節溝槽寬度，故即使包含溝槽寬度比較狹窄的溝槽在內，仍可避免因為膜層的形成而閉塞住溝槽開口的情況。
另外，第1氣體G1，包含單胺基矽烷。像這樣，使用包含單胺基矽烷在內的第1氣體G1，便可形成矽的反應前驅體。
另外，第1氣體G1的胺基矽烷系氣體，可包含具有1～3個矽原子的胺基矽烷。第1氣體G1的胺基矽烷系氣體，可包含具有1～3個胺基的胺基矽烷。像這樣，第1氣體G1的胺基矽烷系氣體，可使用含有1～3個矽原子的胺基矽烷。另外，第1氣體G1的胺基矽烷系氣體，可使用含有1～3個胺基的胺基矽烷。
另外，第4氣體，可為包含NF3 氣體以及O2 氣體在內的混合氣體、包含NF3 氣體、O2 氣體、H2 氣體以及Ar氣體在內的混合氣體，以及包含CH3 F氣體、O2 氣體以及Ar氣體在內的混合氣體。像這樣，便可實現含有氟的第4氣體。
以上，係在較佳的實施態樣中圖示並説明本發明的原理，惟本領域從業人員自當理解本發明可在不超出該等原理的配置以及詳細內容中作出變更。本發明，並非僅限於本實施態樣所揭示之特定構造。因此，在此係針對根據專利請求範圍以及其發明精神範圍所作出之全部修正以及變更請求權利。
1‧‧‧處理系統
10‧‧‧電漿處理裝置
111‧‧‧傳遞室
112a～112d‧‧‧平台
114a～114d‧‧‧收納容器
120‧‧‧氣體供給部
121‧‧‧氣體導入口
122‧‧‧氣體供給源
123‧‧‧氣體供給配管
124‧‧‧質量流量控制器
126‧‧‧開閉閥
12e‧‧‧排氣口
134‧‧‧晶圓搬出搬入口
136‧‧‧閘閥
14‧‧‧支持部
140‧‧‧高頻天線
142A‧‧‧內側天線元件
142B‧‧‧外側天線元件
144‧‧‧夾持體
150A、150B‧‧‧高頻電源
160‧‧‧防護構件
162A‧‧‧內側防護壁
162B‧‧‧外側防護壁
164A‧‧‧內側防護板
164B‧‧‧外側防護板
168A、168B‧‧‧致動器
18a‧‧‧第1平板
18b‧‧‧第2平板
192‧‧‧處理容器
194‧‧‧板狀介電體
22‧‧‧直流電源
23‧‧‧開關
24‧‧‧冷媒流路
26a、26b‧‧‧配管
28‧‧‧氣體供給管線
46‧‧‧沉積物阻隔部
48‧‧‧排氣平板
50‧‧‧排氣裝置
52‧‧‧排氣管
64‧‧‧高頻電源
68‧‧‧整合器
Cnt‧‧‧控制部
DR‧‧‧方向
DT‧‧‧對應資料
EL‧‧‧被處理層
EL1‧‧‧表面
ER‧‧‧區域
ESC‧‧‧靜電夾頭
FR‧‧‧聚焦環
G1‧‧‧第1氣體
GC1～GC3、GM1～GM3、GE1～GE3、GCa1～GCa4、GCb1～GCb4、GMa1～GMa4、GMb1～GMb4、GEa1～GEa4、GEb1～GEb4‧‧‧溝槽寬度
GDa、GDb‧‧‧區域
GL1、GL2、GRb1～GRb3、GRc1～GRc3、GRd1、GRd2‧‧‧線條
GRa‧‧‧曲線
H1‧‧‧差值
He‧‧‧氦氣
HP‧‧‧加熱器電源
HT‧‧‧溫度調節部
LA‧‧‧膜層
LE‧‧‧下部電極
LL1、LL2‧‧‧載入鎖定室
LM‧‧‧載入器模組
Ly1、Ly2‧‧‧膜層
MK‧‧‧遮罩
MK1‧‧‧表面
MT‧‧‧方法
MX‧‧‧混合層
OC‧‧‧光學觀察裝置
P1‧‧‧電漿
PD‧‧‧載置台
Rb1、Rb2‧‧‧搬運機械臂
Sp‧‧‧處理空間
SQ1、SQ2‧‧‧序列
ST1～ST5、ST3a～ST3i、ST5a～ST5h‧‧‧步驟
T1、T2‧‧‧溫度
TC、TM、TE、TH1、TH2‧‧‧溝槽寬度值
TM1、TM2、TI‧‧‧時序
TR1、TR2‧‧‧溝槽
TW‧‧‧厚度
V1、V2‧‧‧區間
W‧‧‧晶圓
W1、W2、WF1a、WF1b、WF2a、WF2b‧‧‧膜厚
WC、WE、WW1aC、WW1aM、WW1aE、WW1bC、WW1bM、WW1bE、WW2aC、WW2aM、WW2aE、WW2bC、WW2bM、WW2bE、WW3aC、WW3aM、WW3aE、WW3bC、WW3bM、WW3bE‧‧‧溝槽寬度值
WW1a、WW1b、WW2a、WW2b、WW3a、WW3b‧‧‧溝槽寬度
Δ1、Δ2‧‧‧差值
[圖1]係表示一實施態樣之方法的一部分的流程圖。 [圖2]係舉例表示作為圖1所示之方法的適用對象的被處理體的剖面圖。 [圖3]係表示可用來實施圖1所示之方法的處理系統的一例的圖式。 [圖4]係表示圖3所示之處理系統可具備的電漿處理裝置的一例的圖式。 [圖5]係將在圖1所示之步驟中所區分的被處理體的主面的複數之區域的一部分以示意方式表示作為一例的圖式。 [圖6]係表示圖1所示之方法所包含的調節溝槽寬度差異的步驟的一例的流程圖。 [圖7]係將在圖6所示之步驟中所形成的膜層的膜厚與被處理體的溫度的關係以示意方式表示的圖式。 [圖8]係具備（a）部分、（b）部分、（c）部分並顯示出圖6所示之步驟中的膜層形成原理的圖式。 [圖9]係表示在圖6所示之步驟中形成了膜層之後的被處理體的狀態的剖面圖。 [圖10]係表示圖1所示之方法可包含的調節溝槽寬度的步驟的一例的流程圖。 [圖11]係表示在圖10所示之步驟中實行了表面改質之後的被處理體的狀態的剖面圖。 [圖12]係表示在圖10所示之序列中蝕刻的等向性與異向性會因為壓力而受到影響的圖式。 [圖13]係表示在圖10所示之序列中蝕刻的等向性與壓力的關係圖。 [圖14]係表示在圖10所示之序列中表面改質的自我控制性的圖式。 [圖15]係表示具備（a）部分、（b）部分、（c）部分並顯示出圖10所示之步驟中的蝕刻原理的圖式。 [圖16]係表示在圖10所示之步驟中實行了蝕刻之後的被處理體的狀態的剖面圖。 [圖17]係表示在圖10所示之序列的實行中對膜層的蝕刻量與形成於膜層的混合層的厚度的變化圖。 [圖18]係表示圖1所示之方法所發揮的功效的條形圖。 [圖19]係表示具備（a）部分、（b）部分並顯示出圖1所示之方法可發揮的功效的一例的條形圖。 [圖20]係將重複實行圖1所示之方法時的溝槽寬度變化情況以示意方式表示的圖式。

Claims (9)

  1. 一種被處理體的處理方法，於該被處理體，複數之溝槽設置於該被處理體的表面，該被處理體的處理方法包含基本步驟，該基本步驟包含： 第1步驟，測定複數之該溝槽的溝槽寬度； 第2步驟，在該第1步驟所測定之該溝槽寬度在該表面上的差異並未在預先設定好的基準範圍內時，調節該溝槽寬度；以及 第3步驟，在該差異落在該基準範圍內且該第1步驟所測定之該溝槽寬度比預先設定好的基準寬度更小時，實行擴大該溝槽寬度的蝕刻處理； 該表面，在該被處理體的處理方法中被區分為複數之區域； 該第2步驟，包含： 第4步驟，對複數之該區域分別調節該表面的溫度；以及 第5步驟，實行於該溝槽的內面形成膜層的膜層形成處理； 該第4步驟，使用表示在該膜層形成處理中的該表面的溫度與沉積於該溝槽的內面之膜層的膜厚之對應關係的預先取得之對應資料，以利用該膜層的形成減少該差異的方式調節該表面的溫度； 該膜層形成處理，重複實行第1序列，該第1序列包含： 第6步驟，對收納了該被處理體的電漿處理裝置的處理容器內供給第1氣體； 第7步驟，在該第6步驟實行之後，清洗該處理容器內的空間； 第8步驟，在該第7步驟實行之後，在該處理容器內產生第2氣體的電漿；以及 第9步驟，在該第8步驟實行之後，清洗該處理容器內的空間； 該蝕刻處理，重複實行第2序列，以逐層地除去原子層的方式將該膜層除去，而對該膜層進行等向性地蝕刻，該第2序列包含： 第10步驟，在該處理容器內產生第3氣體的電漿，並於該溝槽的內面的原子層等向性地形成包含該第3氣體的電漿所含有之離子在內的混合層； 第11步驟，於該第10步驟實行之後，清洗該處理容器內的空間； 第12步驟，於該第11步驟實行之後，在該處理容器內產生第4氣體的電漿，並利用該第4氣體的電漿所含有之自由基將該混合層除去；以及 第13步驟，於該第12步驟實行之後，清洗該處理容器內的空間； 該膜層，包含矽； 該第1氣體，包含胺基矽烷系氣體； 該第2氣體，包含含有氧原子的氣體； 該第3氣體，包含氮； 該第4氣體，包含氟； 在該第12步驟中所產生之該第4氣體的電漿，包含該自由基，該自由基將包含矽的氮化物在內的該混合層除去； 該第6步驟，並未產生該第1氣體的電漿。
  2. 如申請專利範圍第1項之被處理體的處理方法，其中， 該基本步驟，係在該第2步驟實行之後以及該第3步驟實行之後回到該第1步驟。
  3. 如申請專利範圍第1或2項之被處理體的處理方法，其中， 該基本步驟，重複實行； 該基準範圍，在每次重複實行該基本步驟時便階段性地縮窄。
  4. 如申請專利範圍第1至3項中任一項之被處理體的處理方法，其中， 該第1氣體，包含單胺基矽烷。
  5. 如申請專利範圍第1至3項中任一項之被處理體的處理方法，其中， 該第1氣體的胺基矽烷系氣體，包含具有1～3個矽原子的胺基矽烷。
  6. 如申請專利範圍第1至3、5項中任一項之被處理體的處理方法，其中， 該第1氣體的胺基矽烷系氣體，包含具有1～3個胺基的胺基矽烷。
  7. 如申請專利範圍第1至6項中任一項之被處理體的處理方法，其中， 該第4氣體，係包含NF3 氣體以及O2 氣體在內的混合氣體。
  8. 如申請專利範圍第1至6項中任一項之被處理體的處理方法，其中， 該第4氣體，係包含NF3 氣體、O2 氣體、H2 氣體以及Ar氣體在內的混合氣體。
  9. 如申請專利範圍第1至6項中任一項之被處理體的處理方法，其中， 該第4氣體，係包含CH3 F氣體、O2 氣體以及Ar氣體在內的混合氣體。
TW107128531A 2017-08-25 2018-08-16 被處理體之處理方法 TW201921432A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017162602A JP6817168B2 (ja) 2017-08-25 2017-08-25 被処理体を処理する方法
JP2017-162602 2017-08-25

Publications (1)

Publication Number Publication Date
TW201921432A true TW201921432A (zh) 2019-06-01

Family

ID=65437918

Family Applications (2)

Application Number Title Priority Date Filing Date
TW107128531A TW201921432A (zh) 2017-08-25 2018-08-16 被處理體之處理方法
TW111103533A TWI801113B (zh) 2017-08-25 2018-08-16 被處理體之處理方法及電漿處理裝置

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW111103533A TWI801113B (zh) 2017-08-25 2018-08-16 被處理體之處理方法及電漿處理裝置

Country Status (5)

Country Link
US (3) US10748766B2 (zh)
JP (1) JP6817168B2 (zh)
KR (1) KR102632154B1 (zh)
CN (2) CN115732351A (zh)
TW (2) TW201921432A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7066565B2 (ja) * 2018-07-27 2022-05-13 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
US10950428B1 (en) * 2019-08-30 2021-03-16 Mattson Technology, Inc. Method for processing a workpiece

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3267199B2 (ja) * 1996-07-11 2002-03-18 株式会社デンソー 半導体装置の製造方法
US6620741B1 (en) * 2002-06-10 2003-09-16 Intel Corporation Method for controlling etch bias of carbon doped oxide films
KR100480610B1 (ko) 2002-08-09 2005-03-31 삼성전자주식회사 실리콘 산화막을 이용한 미세 패턴 형성방법
US6770852B1 (en) * 2003-02-27 2004-08-03 Lam Research Corporation Critical dimension variation compensation across a wafer by means of local wafer temperature control
JP2005064324A (ja) * 2003-08-18 2005-03-10 Konica Minolta Holdings Inc 微細形状の加工方法及び光学素子
JP4727171B2 (ja) * 2003-09-29 2011-07-20 東京エレクトロン株式会社 エッチング方法
US7416676B2 (en) * 2005-02-16 2008-08-26 Tokyo Electron Limited Plasma etching method and apparatus, control program for performing the etching method, and storage medium storing the control program
JP2007035777A (ja) 2005-07-25 2007-02-08 Oki Electric Ind Co Ltd 半導体装置の製造方法及び半導体製造装置
JP4722725B2 (ja) * 2006-02-17 2011-07-13 東京エレクトロン株式会社 処理方法およびプラズマエッチング方法
JP4877747B2 (ja) * 2006-03-23 2012-02-15 東京エレクトロン株式会社 プラズマエッチング方法
KR20080106984A (ko) * 2006-03-31 2008-12-09 어플라이드 머티어리얼스, 인코포레이티드 유전체막들에 대한 스텝 커버리지 및 패턴 로딩 개선 방법
US7780865B2 (en) * 2006-03-31 2010-08-24 Applied Materials, Inc. Method to improve the step coverage and pattern loading for dielectric films
JP4790649B2 (ja) * 2007-03-16 2011-10-12 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101101785B1 (ko) * 2007-06-08 2012-01-05 도쿄엘렉트론가부시키가이샤 패터닝 방법
JP2009295729A (ja) * 2008-06-04 2009-12-17 Hitachi Kokusai Electric Inc 基板処理装置
US20100227059A1 (en) * 2009-03-04 2010-09-09 Tokyo Electron Limited Film deposition apparatus, film deposition method, and computer readable storage medium
JP5181100B2 (ja) * 2009-04-09 2013-04-10 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記憶媒体
US20130187159A1 (en) * 2012-01-23 2013-07-25 Infineon Technologies Ag Integrated circuit and method of forming an integrated circuit
KR101909091B1 (ko) * 2012-05-11 2018-10-17 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US8852964B2 (en) * 2013-02-04 2014-10-07 Lam Research Corporation Controlling CD and CD uniformity with trim time and temperature on a wafer by wafer basis
US9768220B2 (en) * 2014-04-15 2017-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Deep trench isolation structure for image sensors
JP2016031962A (ja) * 2014-07-28 2016-03-07 株式会社東芝 半導体装置および半導体装置の製造方法
JP2016058590A (ja) * 2014-09-11 2016-04-21 株式会社日立ハイテクノロジーズ プラズマ処理方法
US9576811B2 (en) * 2015-01-12 2017-02-21 Lam Research Corporation Integrating atomic scale processes: ALD (atomic layer deposition) and ALE (atomic layer etch)
KR102442309B1 (ko) * 2015-07-09 2022-09-13 삼성전자주식회사 소자 분리 구조의 형성 방법
US9640423B2 (en) * 2015-07-30 2017-05-02 GlobalFoundries, Inc. Integrated circuits and methods for their fabrication
US10211051B2 (en) * 2015-11-13 2019-02-19 Canon Kabushiki Kaisha Method of reverse tone patterning
TWI733850B (zh) * 2016-07-27 2021-07-21 美商應用材料股份有限公司 使用沉積/蝕刻技術之無接縫溝道填充

Also Published As

Publication number Publication date
US20190067009A1 (en) 2019-02-28
US20200343091A1 (en) 2020-10-29
JP6817168B2 (ja) 2021-01-20
CN109427607A (zh) 2019-03-05
US11322354B2 (en) 2022-05-03
US20220254635A1 (en) 2022-08-11
US11735423B2 (en) 2023-08-22
KR20190022394A (ko) 2019-03-06
JP2019041021A (ja) 2019-03-14
TWI801113B (zh) 2023-05-01
US10748766B2 (en) 2020-08-18
TW202220030A (zh) 2022-05-16
CN109427607B (zh) 2022-12-23
CN115732351A (zh) 2023-03-03
KR102632154B1 (ko) 2024-01-31

Similar Documents

Publication Publication Date Title
US10777422B2 (en) Method for processing target object
JP6199250B2 (ja) 被処理体を処理する方法
CN107026081B (zh) 对被处理体进行处理的方法
US20180158684A1 (en) Method of processing target object
CN109427561B (zh) 处理被处理体的方法
US11735423B2 (en) Workpiece processing method
CN109417029A (zh) 对被处理体进行处理的方法
TWI757483B (zh) 蝕刻方法
KR102571380B1 (ko) 피처리체를 처리하는 방법
US9721766B2 (en) Method for processing target object