KR102571380B1 - 피처리체를 처리하는 방법 - Google Patents

피처리체를 처리하는 방법 Download PDF

Info

Publication number
KR102571380B1
KR102571380B1 KR1020197013091A KR20197013091A KR102571380B1 KR 102571380 B1 KR102571380 B1 KR 102571380B1 KR 1020197013091 A KR1020197013091 A KR 1020197013091A KR 20197013091 A KR20197013091 A KR 20197013091A KR 102571380 B1 KR102571380 B1 KR 102571380B1
Authority
KR
South Korea
Prior art keywords
gas
layer
processing
plasma
mixed
Prior art date
Application number
KR1020197013091A
Other languages
English (en)
Other versions
KR20190075952A (ko
Inventor
마사히로 다바타
도루 히사마츠
요시히데 기하라
마사노부 혼다
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Priority to KR1020237028539A priority Critical patent/KR20230127373A/ko
Publication of KR20190075952A publication Critical patent/KR20190075952A/ko
Application granted granted Critical
Publication of KR102571380B1 publication Critical patent/KR102571380B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H01J37/3211—Antennas, e.g. particular shapes of coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Plasma Technology (AREA)

Abstract

일 실시형태에서는, 실리콘 산화물을 포함하는 피에칭층과 피에칭층 상에 마련된 마스크와 마스크에 마련되어 피에칭층을 노출하는 홈을 구비한 피처리체를 처리하는 일 실시형태에 따른 방법에 있어서, 질소를 포함하는 제1 처리 가스의 플라즈마를 생성하여 상기 플라즈마에 포함되는 이온을 포함하는 혼합층을 피에칭층의 노출면의 원자층에 형성하고, 불소를 포함하는 제2 처리 가스의 플라즈마를 생성하여 상기 플라즈마에 포함되는 라디칼에 의해 혼합층을 제거하는 시퀀스를 반복 실행하여, 피에칭층을 원자층마다 제거함으로써 피에칭층을 에칭한다. 제2 처리 가스의 플라즈마는, 실리콘 질화물을 포함하는 혼합층을 제거하는 라디칼을 포함한다.

Description

피처리체를 처리하는 방법
본 발명의 실시형태는 피처리체를 처리하는 방법에 관한 것이다.
플라즈마 처리 장치를 이용한 피처리체의 플라즈마 처리의 일종으로서, 플라즈마 에칭이 있다. 플라즈마 에칭에 이용되는 레지스트 마스크는, 포토리소그래피 기술에 의해 형성되고, 피에칭층에 형성되는 패턴의 한계 치수는, 포토리소그래피 기술에 의해 형성되는 레지스트 마스크의 해상도에 의존한다. 그러나, 레지스트 마스크의 해상도에는 해상 한계가 있다. 전자 디바이스의 고집적화에 대한 요구가 점점 높아지고 있어, 레지스트 마스크의 해상 한계보다도 작은 치수의 패턴을 형성하는 것이 요구되고 있다. 이러한 이유로, 특허문헌 1에 기재되어 있는 바와 같이, 레지스트 마스크 상에 실리콘 산화막을 형성함으로써, 이 레지스트 마스크의 치수를 조정하고, 해당 레지스트 마스크에 의해 제공되는 개구의 폭을 축소하는 기술이 제안되어 있다. 이를 위해, 특허문헌 1에 기재되어 있는 바와 같이, 레지스트 마스크 상에 실리콘 산화막을 형성함으로써, 이 레지스트 마스크의 치수를 조정하여, 해당 레지스트 마스크에 의해 제공되는 개구의 폭을 축소하는 기술이 제안되어 있다.
일본 특허 공개 제2004-80033호 공보
한편, 최근의 전자 디바이스의 고집적화에 따른 미세화에 의해, 피처리체 상의 패턴 형성 중 적층 구조에 포함되는 유기막 등에 대한 에칭을 진행시켜 가는 경우에 있어서, 고정밀도의 최소 선폭(CD: Critical Dimension)의 제어가 요구된다. 종래에는, 10[㎚] 이하의 세공 슬릿을 SiO2막에 수직으로 마련하는 경우에는, 퇴적성의 CxFy계 가스를 이용함으로써, 마스크와의 선택비를 얻어왔다. 그러나, CxFy계 가스에서 기인하여 생기는 퇴적물이 세공 슬릿의 개구의 폐색을 야기할 수 있다. 따라서, CxFy계 가스를 이용하여 SiO2막에 10[㎚] 이하의 세공 슬릿을 형성하는 경우에는, 에칭량(에칭에 의해 형성되는 슬릿의 깊이)과 선택비의 트레이드 오프가 생길 수 있다. 따라서, 실리콘 산화물을 포함하는 피처리체에 대한 에칭에 있어서, 마스크와의 선택비를 양호하게 유지하면서 세공 슬릿을 형성하는 기술이 요구되고 있다.
일 양태에 있어서는, 피처리체를 처리하는 방법이 제공된다. 피처리체는 피에칭층과 상기 피에칭층 상에 마련된 마스크와 상기 마스크에 마련된 홈(세공 슬릿)을 구비하고, 상기 홈은 상기 마스크의 표면으로부터 상기 피에칭층에 도달하며 상기 피에칭층을 노출한다. 상기 방법은, 피처리체가 수용되어 있는 플라즈마 처리 장치의 처리 용기 내에서 제1 처리 가스의 플라즈마를 생성하고, 상기 제1 처리 가스의 플라즈마에 포함되는 이온을 포함하는 혼합층을, 홈을 통해 피에칭층의 표면의 원자층에 형성하는 제1 공정과, 제1 공정의 실행 후에, 처리 용기 내의 공간을 퍼지하는 제2 공정과, 제2 공정의 실행 후에, 처리 용기 내에서 제2 처리 가스의 플라즈마를 생성하고, 상기 제2 처리 가스의 플라즈마에 포함되는 라디칼에 의해 혼합층을 제거하는 제3 공정과, 제3 공정의 실행 후에, 처리 용기 내의 공간을 퍼지하는 제4 공정을 포함하는 시퀀스를 반복 실행하여, 피에칭층을 원자층마다 제거함으로써, 상기 피에칭층을 에칭한다. 피에칭층은 실리콘 산화물을 포함하고, 제1 처리 가스는 질소를 포함하며, 제2 처리 가스는 불소를 포함한다. 그리고, 제3 공정에서 생성되는 제2 처리 가스의 플라즈마는, 실리콘 질화물을 포함하는 혼합층을 제거하는 라디칼을 포함한다.
상기 방법에 있어서, 반복 실행되는 시퀀스의 제1 공정에서는, 먼저, 마스크의 홈을 통해 노출된 실리콘 산화물을 포함하는 피에칭층의 표면에 대하여, 질소를 포함하는 제1 처리 가스의 플라즈마에 의해, 질소 이온을 함유하는 혼합층을 형성한다. 이 혼합층은 실리콘 질화물을 함유하게 된다. 그리고, 상기 시퀀스의 제3 공정에서는, 제1 공정에서 형성된 실리콘 질화물의 혼합층이 불소를 포함하는 제2 처리 가스의 플라즈마에 포함되는 라디칼을 이용하여 제거된다. 이와 같이, 질소를 포함하는 제1 가스가 이용되는 제1 공정에서 실리콘 질화물을 포함하는 혼합층이 마스크의 홈의 개구의 형상을 상세하게 따라 형성되고, 불소를 포함하는 제2 가스가 이용되는 제3 공정에서 상기 혼합층이 피에칭층으로부터 제거된다. 따라서, 마스크의 홈의 개구 및 측면에 대한 퇴적물의 형성을 회피하면서, 마스크의 홈의 개구의 형상이 상세하게 유지된 상태로 피에칭층에 대한 에칭이 가능해진다. 마스크의 홈의 폭이나 마스크의 홈의 패턴의 소밀에 관계없이 균일하게, 피에칭층에 대한 에칭이 가능해진다. 또한, 이러한 제1 공정 및 제3 공정을 포함하는 시퀀스가 반복 실행됨으로써, 마스크의 홈의 개구의 형상이 상세하게 유지된 상태로, 마스크의 홈의 폭이나 마스크의 홈의 패턴의 소밀에 관계없이 균일하게, 원하는 깊이에 이를 때까지 피에칭층에 대한 에칭이 가능해진다.
일 실시형태에 있어서, 제1 공정에서는, 제1 처리 가스의 플라즈마에 바이어스 전압을 인가하여, 피에칭층의 표면의 원자층에 이온을 포함하는 혼합층을 형성할 수 있다. 이와 같이, 제1 처리 가스의 플라즈마에 바이어스 전압이 인가되기 때문에, 상기 플라즈마에 포함되는 이온(질소 원자의 이온)이 마스크의 홈을 통해 노출된 피에칭층의 표면에 대하여 이방적으로 공급될 수 있다. 이 때문에, 피에칭층의 표면에 형성되는 혼합층은, 홈 위에서 볼 때에 홈의 개구의 형상과 고상세(高詳細)로 일치하는 형상으로 형성 가능해진다.
일 실시형태에 있어서, 제2 처리 가스는, NF3 가스, 및 O2 가스를 포함하는 혼합 가스, NF3 가스, O2 가스, H2 가스, 및 Ar 가스를 포함하는 혼합 가스, 또는 CH3F 가스, O2 가스, 및 Ar 가스를 포함하는 혼합 가스일 수 있다. 이와 같이, 불소를 함유하는 제2 처리 가스가 실현될 수 있다.
이상 설명한 바와 같이, 실리콘 산화물을 포함하는 피처리체에 대한 에칭에 있어서, 마스크와의 선택비를 양호하게 유지하면서 세공 슬릿을 형성하는 기술이 제공된다.
도 1은 일 실시형태에 따른 방법을 나타내는 흐름도이다.
도 2는 플라즈마 처리 장치의 일례를 나타내는 도면이다.
도 3은 (a)부, (b)부, (c)부 및 (d)부를 구비하고, 도 1에 나타내는 각 공정의 실행 전 및 실행 후의 피처리체의 상태를 나타내는 단면도이다.
도 4는 도 1에 나타내는 방법의 실행 중에 있어서의, 피에칭층에 대한 에칭량과 피에칭층에 형성되는 혼합층의 두께의 변화를 나타내는 도면이다.
도 5는 (a)부, (b)부 및 (c)부를 구비하고, 도 1에 나타내는 방법에 있어서의 에칭의 원리를 나타내는 도면이다.
이하, 도면을 참조하여 여러 가지의 실시형태에 대해서 상세하게 설명한다. 또한, 각 도면에 있어서 동일 또는 상당하는 부분에 대해서는 동일한 부호를 붙이는 것으로 한다. 이하, 도 1을 참조하여, 플라즈마 처리 장치(10)를 이용하여 실시할 수 있는 에칭 방법[방법(MT)]에 대해서 설명한다. 도 1은 일 실시형태의 방법[방법(MT)]을 나타내는 흐름도이다. 도 1에 나타내는 일 실시형태의 방법(MT)은, 피처리체(이하, 「웨이퍼」라고 하는 경우가 있음)를 처리하는 방법이다. 방법(MT)은, 웨이퍼를 에칭하는 방법의 일례이다. 일 실시형태의 방법(MT)에서는, 일련의 공정을 단일의 플라즈마 처리 장치[예컨대, 도 2에 나타내는 플라즈마 처리 장치(10)]를 이용하여 실행하는 것이 가능하다.
도 2는 일 실시형태의 플라즈마 처리 장치(10)를 나타내는 개요도이다. 도 2에 나타내는 플라즈마 처리 장치(10)는, ICP(Inductively Coupled Plasma)형의 플라즈마원을 구비한다. 플라즈마 처리 장치(10)는, 금속제(예컨대 알루미늄제)의 통형(예컨대 원통형)으로 형성된 처리 용기(192)를 구비한다. 처리 용기(192)는 플라즈마 처리가 행해지는 처리 공간(Sp)을 구획한다. 또한, 처리 용기(192)의 형상은 원통형에 한정되는 것이 아니다. 예컨대 각통형(예컨대 상자형)이어도 좋다. 또한, 플라즈마 처리 장치(10)의 플라즈마원은, ICP형에 한정되는 것이 아니며, 예컨대 ECR(Electron Cyclotron Resonance)형, CCP(Capacitively Coupled Plasma)형이나, 마이크로파를 이용한 것 등일 수 있다.
처리 용기(192)의 바닥부에는, 웨이퍼(W)를 배치하기 위한 배치대(PD)가 마련되어 있다. 배치대(PD)는 정전 척(ESC), 하부 전극(LE)을 구비한다. 하부 전극(LE)은 제1 플레이트(18a), 제2 플레이트(18b)를 구비한다. 처리 용기(192)는 처리 공간(Sp)을 구획한다.
지지부(14)는 처리 용기(192)의 내측에 있어서, 처리 용기(192)의 바닥부 상에 마련된다. 지지부(14)는, 예컨대 대략 원통형의 형상을 갖는다. 지지부(14)는, 예컨대 절연 재료로 구성된다. 지지부(14)를 구성하는 절연 재료는 석영과 같이 산소를 포함할 수 있다. 지지부(14)는, 처리 용기(192) 내에 있어서, 처리 용기(192)의 바닥부로부터 연직 방향으로 연장된다.
배치대(PD)는 처리 용기(192) 내에 마련된다. 배치대(PD)는 지지부(14)에 의해 지지된다. 배치대(PD)는, 배치대(PD)의 상면에 있어서, 웨이퍼(W)를 유지한다. 웨이퍼(W)는 피처리체이다. 배치대(PD)는 하부 전극(LE) 및 정전 척(ESC)을 구비한다.
하부 전극(LE)는 제1 플레이트(18a) 및 제2 플레이트(18b)를 포함한다. 제1 플레이트(18a) 및 제2 플레이트(18b)는, 예컨대 알루미늄 등의 금속으로 구성된다. 제1 플레이트(18a) 및 제2 플레이트(18b)는, 예컨대 대략 원반형의 형상을 갖는다. 제2 플레이트(18b)는 제1 플레이트(18a) 상에 마련된다. 제2 플레이트(18b)는 제1 플레이트(18a)에 전기적으로 접속된다.
정전 척(ESC)은 제2 플레이트(18b) 상에 마련된다. 정전 척(ESC)은 한쌍의 절연층 사이, 또는 한쌍의 절연 시트 사이에 있어서, 도전막의 전극이 배치된 구조를 구비한다. 직류 전원(22)은, 스위치(23)를 통해, 정전 척(ESC)의 전극에 전기적으로 접속된다. 정전 척(ESC)은, 직류 전원(22)으로부터의 직류 전압에 의해 생기는 정전력에 의해, 웨이퍼(W)를 흡착한다. 이에 의해, 정전 척(ESC)은 웨이퍼(W)를 유지할 수 있다.
포커스 링(FR)은, 웨이퍼(W)의 엣지 및 정전 척(ESC)을 둘러싸도록, 제2 플레이트(18b)의 둘레 가장자리부 상에 배치된다. 포커스 링(FR)은 에칭의 균일성을 향상시키기 위해 마련된다. 포커스 링(FR)은 에칭 대상 막의 재료에 의해 적절하게 선택되는 재료로 구성되어 있고, 예컨대 석영으로 구성될 수 있다.
냉매 유로(24)는 제2 플레이트(18b)의 내부에 마련된다. 냉매 유로(24)는 온조 기구를 구성한다. 냉매 유로(24)에는, 처리 용기(192)의 외부에 마련되는 칠러 유닛으로부터 배관(26a)을 통해 냉매가 공급된다. 냉매 유로(24)에 공급되는 냉매는 배관(26b)을 통해 칠러 유닛에 복귀된다. 이와 같이, 냉매 유로(24)에는, 냉매가 순환하도록, 공급된다. 이 냉매의 온도를 제어함으로써, 정전 척(ESC)에 의해 지지되는 웨이퍼(W)의 온도가 제어된다. 가스 공급 라인(28)은, 전열 가스 공급 기구로부터의 전열 가스, 예컨대 He 가스를, 정전 척(ESC)의 상면과 웨이퍼(W)의 이면 사이에 공급한다.
히터(HT)는 가열 소자이다. 히터(HT)는, 예컨대 제2 플레이트(18b) 내에 매립된다. 히터 전원(HP)은 히터(HT)에 접속된다. 히터 전원(HP)으로부터 히터(HT)에 전력이 공급됨으로써, 배치대(PD)의 온도가 조정되고, 그리고, 배치대(PD) 상에 배치되는 웨이퍼(W)의 온도가 조정된다. 또한, 히터(HT)는 정전 척(ESC)에 내장될 수 있다.
판형 유전체(194)는, 배치대(PD)의 상방에 있어서, 배치대(PD)와 대향 배치된다. 하부 전극(LE)과 판형 유전체(194)는, 서로 대략 평행하게 마련된다. 판형 유전체(194)와 하부 전극(LE) 사이에는, 처리 공간(Sp)이 제공된다. 처리 공간(Sp)은 플라즈마 처리를 웨이퍼(W)에 행하기 위한 공간 영역이다.
플라즈마 처리 장치(10)에서는, 처리 용기(192)의 내벽을 따라 디포지션 실드(46)가 착탈 가능하게 마련되어 있다. 디포지션 실드(46)는, 지지부(14)의 외주에도 마련되어 있다. 디포지션 실드(46)는, 처리 용기(192)에 에칭 부생물(디포지션)이 부착되는 것을 방지하는 것이며, 알루미늄재에 Y2O3 등의 세라믹스를 피복함으로써 구성될 수 있다. 디포지션 실드는, Y2O3 외에, 예컨대 석영과 같이 산소를 포함하는 재료로 구성될 수 있다.
배기 플레이트(48)는, 처리 용기(192)의 바닥부측이며, 또한, 지지부(14)와 처리 용기(192)의 측벽 사이에 마련되어 있다. 배기 플레이트(48)는, 예컨대 알루미늄재에 Y2O3 등의 세라믹스를 피복함으로써 구성될 수 있다. 배기구(12e)는, 배기 플레이트(48)의 하방에 있어서, 처리 용기(192)에 마련되어 있다. 배기 장치(50)는, 배기관(52)을 통해 배기구(12e)에 접속된다. 배기 장치(50)는, 터보 분자 펌프 등의 진공 펌프를 구비하고 있어, 처리 용기(192) 내의 공간을 원하는 진공도까지 감압할 수 있다. 고주파 전원(64)은, 웨이퍼(W)에 이온을 인입하기 위한 제2 고주파 전력, 즉 고주파 바이어스 전력을 발생시키는 전원이고, 400[㎑]∼40.68[㎒]의 범위 내의 주파수, 일례에 있어서는 13[㎒]의 고주파 바이어스 전력을 발생시킨다. 고주파 전원(64)은, 정합기(68)를 통해 하부 전극(LE)에 접속된다. 정합기(68)는, 고주파 전원(64)의 출력 임피던스와 부하측[하부 전극(LE)측]의 입력 임피던스를 정합시키기 위한 회로이다.
처리 용기(192)의 천장부에는, 예컨대 석영 유리나 세라믹 등으로 구성된 판형 유전체(194)가 배치대(PD)에 대향하도록 마련되어 있다. 구체적으로는, 판형 유전체(194)는, 예컨대 원판형으로 형성되며, 처리 용기(192)의 천장부에 형성된 개구를 막도록 기밀하게 부착되어 있다. 처리 공간(Sp)은 플라즈마원에 의해 플라즈마가 생성되는 공간이다. 처리 공간(Sp)은 웨이퍼(W)가 배치되는 공간이다.
처리 용기(192)에는, 후술하는 제1 처리 가스 및 제2 처리 가스를 공급하는 가스 공급부(120)가 마련되어 있다. 가스 공급부(120)는, 전술한 처리 공간(Sp)에, 제1 처리 가스 및 제2 처리 가스를 공급한다. 처리 용기(192)의 측벽부에는 가스 도입구(121)가 형성되어 있고, 가스 도입구(121)에는 가스 공급 배관(123)을 통해 가스 공급원(122)이 접속되어 있다. 가스 공급 배관(123)의 도중에는 제1 처리 가스 및 제2 처리 가스의 유량을 제어하는 유량 제어기[예컨대, 매스플로우 컨트롤러(124) 및 개폐 밸브(126)]가 개재되어 있다. 이러한 가스 공급부(120)에 의하면, 가스 공급원(122)으로부터 출력되는 제1 처리 가스 및 제2 처리 가스는, 매스플로우 컨트롤러(124)에 의해 미리 설정된 유량으로 제어되어, 가스 도입구(121)로부터 처리 용기(192)의 처리 공간(Sp)에 공급된다.
또한, 도 2에서는 설명을 간단하게 하기 위해, 가스 공급부(120)를 일계통의 가스 라인을 이용하여 표현하고 있지만, 가스 공급부(120)는, 복수의 가스종(적어도, 제1 처리 가스 및 제2 처리 가스)을 처리 가스로서 공급하는 구성을 구비한다. 또한, 도 2에 나타내는 가스 공급부(120)는, 일례로서, 처리 용기(192)의 측벽부로부터 가스를 공급하는 구성을 구비하고 있지만, 가스 공급부(120)는 도 2에 나타내는 구성에 한정되지 않는다. 예컨대, 가스 공급부(120)는 처리 용기(192)의 천장부로부터 가스를 공급하는 구성을 구비할 수도 있다. 가스 공급부(120)가 이러한 구성을 구비하는 경우에는, 예컨대 판형 유전체(194)의 예컨대 중앙부에 가스 도입구가 형성되고, 이 가스 도입구로부터 가스가 공급될 수 있다.
처리 용기(192)의 바닥부에는, 처리 용기(192) 내의 분위기를 배출하는 배기 장치(50)가 배기관(52)을 통해 접속되어 있다. 배기 장치(50)는, 예컨대 진공 펌프에 의해 구성되어, 처리 용기(192) 내의 압력을 미리 설정된 압력으로 할 수 있다.
처리 용기(192)의 측벽부에는 웨이퍼 반입반출구(134)가 마련되어 있고, 웨이퍼 반입반출구(134)에는 게이트 밸브(136)가 마련되어 있다. 예컨대 웨이퍼(W)가 반입될 때에는, 게이트 밸브(136)가 개방되어, 도시하지 않는 반송 아암 등의 반송 기구에 의해 웨이퍼(W)가 처리 용기(192) 내의 배치대(PD) 상에 배치된 후에, 게이트 밸브(136)가 폐쇄되고, 웨이퍼(W)의 처리가 시작된다.
처리 용기(192)의 천장부에는, 판형 유전체(194)의 상측면(외측면)에, 평면형의 고주파 안테나(140)와, 고주파 안테나(140)를 덮는 실드 부재(160)가 마련된다. 일 실시형태에 있어서의 고주파 안테나(140)는, 판형 유전체(194)의 중앙부에 배치되어 있는 내측 안테나 소자(142A)와, 내측 안테나 소자(142A)의 외주를 둘러싸도록 배치되어 있는 외측 안테나 소자(142B)를 구비한다. 내측 안테나 소자(142A), 외측 안테나 소자(142B)의 각각은, 예컨대 구리, 알루미늄, 스테인레스 등의 도체이며, 스파이럴 코일형의 형상을 갖는다.
내측 안테나 소자(142A), 외측 안테나 소자(142B)는, 함께, 복수의 협지체(144)에 협지되어 일체로 되어 있다. 협지체(144)는, 예컨대 봉형의 형상을 갖고 있다. 협지체(144)는, 내측 안테나 소자(142A)의 중앙 부근으로부터 외측 안테나 소자(142B)의 외측으로 돌출하도록 방사선형으로 배치되어 있다.
실드 부재(160)는, 내측 실드벽(162A)과 외측 실드벽(162B)을 구비한다. 내측 실드벽(162A)은, 내측 안테나 소자(142A)를 둘러싸도록, 내측 안테나 소자(142A)와 외측 안테나 소자(142B) 사이에 마련되어 있다. 외측 실드벽(162B)은, 외측 안테나 소자(142B)를 둘러싸도록 마련되어 있고, 통형의 형상을 갖는다. 따라서, 판형 유전체(194)의 상측면은, 내측 실드벽(162A)의 내측의 중앙부(중앙 존)와, 내측 실드벽(162A)과 외측 실드벽(162B) 사이의 둘레 가장자리부(둘레 가장자리 존)로 나뉜다.
내측 안테나 소자(142A) 상에는, 내측 실드벽(162A)의 개구를 막도록 원판형의 내측 실드판(164A)이 마련되어 있다. 외측 안테나 소자(142B) 상에는, 내측 실드벽(162A)과 외측 실드벽(162B) 사이의 개구를 막도록 도넛판형의 외측 실드판(164B)이 마련되어 있다.
실드 부재(160)의 형상은 원통형에 한정되는 것이 아니다. 실드 부재(160)의 형상은, 예컨대 각통형 등의 다른 형상일 수 있고, 또는 처리 용기(192)의 형상에 맞춰진 것일 수 있다. 여기서는, 처리 용기(192)가 예컨대 대략 원통형의 형상을 갖기 때문에, 그 원통 형상에 맞추어 실드 부재(160)도 대략 원통형의 형상을 갖는다. 처리 용기(192)가 대략 각통형의 형상을 갖고 있는 경우에는, 실드 부재(160)도 대략 각통형의 형상을 갖는다.
내측 안테나 소자(142A), 외측 안테나 소자(142B)의 각각에는, 고주파 전원(150A), 고주파 전원(150B)의 각각이 따로따로 접속되어 있다. 이에 의해, 내측 안테나 소자(142A), 외측 안테나 소자(142B)의 각각에는, 동일한 주파수 또는 상이한 주파수의 고주파를 인가할 수 있다. 예컨대, 고주파 전원(150A)으로부터 예컨대 27[㎒] 등의 주파수의 고주파가 미리 설정된 파워[W]로 내측 안테나 소자(142A)에 공급되면, 처리 용기(192) 내에 형성된 유도 자계에 의해, 처리 용기(192) 내에 도입된 처리 가스가 여기되어, 웨이퍼(W) 상의 중앙부에 도넛형의 플라즈마가 생성될 수 있다. 또한, 고주파 전원(150B)으로부터 예컨대 27[㎒] 등의 주파수의 고주파가 미리 설정된 파워[W]로 외측 안테나 소자(142B)에 공급되면, 처리 용기(192) 내에 형성된 유도 자계에 의해, 처리 용기(192) 내에 도입된 처리 가스가 여기되어, 웨이퍼(W) 상의 둘레 가장자리부에 별도의 도넛형의 플라즈마가 생성될 수 있다. 고주파 전원(150A), 고주파 전원(150B)의 각각으로부터 출력되는 고주파는, 전술한 주파수에 한정되는 것이 아니며, 여러 가지 주파수의 고주파가, 고주파 전원(150A), 고주파 전원(150B)의 각각으로부터 공급될 수 있다. 또한, 고주파 전원(150A), 고주파 전원(150B)의 각각으로부터 출력되는 고주파에 따라, 내측 안테나 소자(142A), 외측 안테나 소자(142B)의 전기적 길이를 조정할 필요가 있다. 내측 실드판(164A), 외측 실드판(164B)의 각각에서는, 액츄에이터(168A), 액츄에이터(168B)에 의해 따로따로 높이를 조정할 수 있다.
제어부(Cnt)는, 프로세서, 기억부, 입력 장치, 표시 장치 등을 구비하는 컴퓨터이며, 플라즈마 처리 장치(10)의 각 부를 제어한다. 구체적으로, 제어부(Cnt)는, 매스플로우 컨트롤러(124), 개폐 밸브(126), 배기 장치(50), 고주파 전원(150A), 고주파 전원(150B), 고주파 전원(64), 정합기(68), 히터 전원(HP) 및 칠러 유닛에 접속되어 있다.
제어부(Cnt)는, 입력된 레시피에 기초한 프로그램에 따라 동작하여, 제어 신호를 송출한다. 제어부(Cnt)로부터의 제어 신호에 의해, 적어도, 가스 공급원(122)으로부터 공급되는 가스의 선택 및 유량과, 배기 장치(50)의 배기와, 고주파 전원(150A), 고주파 전원(150B) 및 고주파 전원(64)으로부터의 전력 공급과, 히터 전원(HP)의 전력 공급과, 칠러 유닛으로부터의 냉매 유량 및 냉매 온도를 제어하는 것이 가능하다. 또한, 본 명세서에 있어서 개시되는 피처리체를 처리하는 방법[도 1에 나타내는 방법(MT)]의 각 공정은 제어부(Cnt)에 의한 제어에 의해 플라즈마 처리 장치(10)의 각 부를 동작시킴으로써, 실행될 수 있다.
도 1로 되돌아가서, 방법(MT)에 대한 설명을 계속한다. 이하의 설명에서는, 도 1과 함께, 도 2, 도 3, 도 4, 도 5를 참조하여 설명한다. 도 3은 (a)부, (b)부, (c)부 및 (d)부를 구비하고, 도 1에 나타내는 각 공정의 실행 전 및 실행 후의 피처리체의 상태를 나타내는 단면도이다. 도 4는 도 1에 나타내는 방법의 실행 중에 있어서의, 피에칭층에 대한 에칭량과 피에칭층에 형성되는 혼합층의 두께의 변화를 나타내는 도면이다. 도 5는 도 1에 나타내는 방법에 있어서의 에칭의 원리를 나타내는 도면이다.
공정 ST1에서는, 도 3의 (a)부에 나타내는 웨이퍼(W)가 준비되고, 웨이퍼(W)가 플라즈마 처리 장치(10)의 처리 용기(192) 내에 수용되어, 정전 척(ESC) 상에 배치된다. 공정 ST1에 있어서 도 2에 나타내는 웨이퍼(W)로서 도 3의 (a)부에 나타내는 상기 웨이퍼(W)를 준비한 후에, 시퀀스(SQ) 및 공정 ST3의 각 공정을 실행한다. 도 3의 (a)부에 나타내는 웨이퍼(W)는, 도시하지 않는 지지 기체와, 이 지지 기체 상에 마련된 피에칭층(EL)과, 피에칭층(EL) 상[피에칭층(EL)의 표면(SF)]에 마련된 마스크(MK)와, 마스크(MK)에 마련된 홈(TR)을 구비한다. 홈(TR)은 마스크(MK)의 표면으로부터 피에칭층(EL)의 표면(SF)에 도달하며, 피에칭층(EL)을 노출한다. 즉, 피에칭층(EL)의 표면(SF)의 일부는 홈(TR)을 통해 노출된다. 피에칭층(EL)의 재료는 실리콘 산화물을 포함하고, 예컨대 SiO2를 포함할 수 있다. 마스크(MK)의 재료는, 예컨대 TiN 등을 포함할 수 있다.
공정 ST1에 이어지는 시퀀스(SQ) 및 공정 ST3의 일련의 공정은, 피에칭층(EL)을 에칭하는 공정이다. 먼저, 공정 ST1에 이어서 시퀀스(SQ)를 1회(단위 사이클) 이상 실행한다. 시퀀스(SQ)는, ALE(Atomic Layer Etching)법과 동일한 방법에 따라, 피에칭층(EL) 중 마스크(MK)로 덮여 있지 않은 영역을, 마스크(MK)의 소밀에 관계없이 고선택비로 정밀하게 에칭하는 일련의 공정이며, 시퀀스(SQ)에 있어서 순차 실행되는 공정 ST2a(제1 공정), 공정 ST2b(제2 공정), 공정 ST2c(제3 공정), 공정 ST2d(제4 공정)를 포함한다.
공정 ST2a는, 웨이퍼(W)가 수용되어 있는 플라즈마 처리 장치(10)의 처리 용기(192) 내에서 제1 처리 가스의 플라즈마를 생성하고, 이 제1 처리 가스의 플라즈마에 포함되는 이온을 포함하는 혼합층(MX)을, 홈(TR)을 통해 피에칭층(EL)의 표면(SF)의 원자층에 형성한다. 예컨대, 공정 ST2a에서는, 제1 처리 가스의 플라즈마에 고주파 전원(64)을 통해 바이어스 전압을 인가하여, 피에칭층(EL)의 표면(SF)의 원자층에 대하여, 제1 처리 가스의 플라즈마에 포함되는 이온을 포함하는 혼합층(MX)을 형성할 수 있다. 공정 ST2a에 있어서, 도 3의 (b)부에 나타내는 바와 같이, 웨이퍼(W)가 정전 척(ESC) 상에 배치되어 있는 상태로, 처리 용기(192) 내에 제1 처리 가스를 공급하여, 상기 제1 처리 가스의 플라즈마를 생성한다. 제1 처리 가스는 질소를 포함하며, 구체적으로는 N2 가스를 포함할 수 있다. 도 3의 (b)부에 나타내는 검게 칠한 원(검정 동그라미)은, 제1 가스의 플라즈마에 포함되는 이온(질소 원자의 이온)을 나타내고 있다. 구체적으로는, 가스 공급원(122)의 복수의 가스 소스 중 선택한 가스 소스로부터 N2 가스를 포함하는 제1 처리 가스를 처리 용기(192) 내에 공급한다. 그리고, 고주파 전원(150A) 및 고주파 전원(150B)으로부터 고주파 전력을 공급하고, 고주파 전원(64)으로부터 고주파 바이어스 전압을 공급하여, 배기 장치(50)를 동작시킴으로써 처리 용기(192) 내의 처리 공간(Sp)의 기압을 미리 설정된 값으로 설정한다. 이와 같이 하여, 제1 처리 가스의 플라즈마가 처리 용기(192) 내에 생성되어, 제1 처리 가스의 플라즈마에 포함되는 이온(질소 원자의 이온)이, 고주파 바이어스 전력에 의한 연직 방향으로의 인입에 의해, 홈(TR)을 통해 피에칭층(EL)의 표면(SF)에 접촉하고, 홈(TR)을 통해 노출된 피에칭층(EL)의 표면(SF)이 이방적으로 개질된다. 이와 같이 공정 ST2a에 있어서 피에칭층(EL)의 표면(SF) 중 이방적으로 개질된 부분이, 혼합층(MX)이 된다. 제1 가스가 N2 가스이며 피에칭층(EL)이 실리콘 산화물(예컨대 SiO2)을 포함하기 때문에, 혼합층(MX)의 조성은, SiN/SiO2(SiON)일 수 있다.
도 5는 (a)부, (b)부 및 (c)부를 구비하며, 도 1에 나타내는 방법[시퀀스(SQ)]에 있어서의 에칭의 원리를 나타내는 도면이다. 도 5에 있어서, 희게 한 원(흰 동그라미)은 피에칭층(EL)을 구성하는 원자(예컨대 SiO2를 구성하는 원자)를 나타내며, 검게 칠한 원(검정 동그라미)은 제1 가스의 플라즈마에 포함되는 이온(질소 원자의 이온)을 나타내고, 원으로 둘러싸인 「×」는 후술하는 제2 가스의 플라즈마에 포함되는 라디칼을 나타낸다. 도 5의 (a)부 및 도 3의 (b)부에 나타내는 바와 같이, 공정 ST2a에 의해, 제1 가스의 플라즈마에 포함되는 질소 원자의 이온[검게 칠한 원(검정 동그라미)]이, 홈(TR)을 통해 피에칭층(EL)의 표면(SF)의 원자층에 이방적으로 공급된다. 이와 같이, 공정 ST2a에 의해, 피에칭층(EL)을 구성하는 원자와 제1 가스의 질소 원자를 포함하는 혼합층(MX)이, 홈(TR)에 의해 노출된 피에칭층(EL)의 표면(SF)의 원자층에 형성된다[도 5의 (a)부와 함께 도 3의 (c)부도 참조].
이상과 같이, 제1 가스가 N2 가스를 포함하기 때문에, 공정 ST2a에 있어서, 피에칭층(EL)의 표면(SF)의 원자층(실리콘 산화물의 원자층)에 질소 원자가 공급되어, 실리콘 질화물을 함유하는 혼합층(MX)(SiN/SiO2)이 표면(SF)의 원자층에 형성될 수 있다.
공정 ST2a에 이어지는 공정 ST2b에서는, 처리 용기(192) 내의 처리 공간(Sp)을 퍼지한다. 구체적으로는, 공정 ST2a에서 공급된 제1 처리 가스가 배기된다. 공정 ST2b에서는, 퍼지 가스로서 희가스(예컨대 Ar 가스 등)라고 하는 불활성 가스를 처리 용기(192)에 공급하여도 좋다. 즉, 공정 ST2b의 퍼지는, 불활성 가스를 처리 용기(192) 내에 흐르게 하는 가스 퍼지, 또는 진공 처리에 의한 퍼지 중 어느 것이어도 좋다.
공정 ST2b에 이어지는 공정 ST2c에서는, 처리 용기(192) 내에서 제2 처리 가스의 플라즈마를 생성하고, 그 플라즈마에 포함되는 라디칼을 이용한 케미컬 에칭에 의해, 혼합층(MX)을 제거한다. 공정 ST2c에 있어서, 도 3의 (c)부에 나타내는 바와 같이, 공정 ST2a에서 혼합층(MX)이 형성된 후의 웨이퍼(W)가 정전 척(ESC) 상에 배치되어 있는 상태로, 처리 용기(192) 내에 제2 처리 가스를 공급하여, 제2 처리 가스의 플라즈마를 생성한다. 공정 ST2c에서 생성되는 제2 처리 가스의 플라즈마는, 실리콘 질화물을 포함하는 혼합층(MX)을 제거하는 라디칼을 포함한다. 도 3의 (c)부에 나타내는 원으로 둘러싸인 「×」는 제2 가스의 플라즈마에 포함되는 라디칼을 나타내고 있다. 제2 처리 가스는 불소를 포함하고, 예컨대 NF3 가스 및 O2 가스를 포함하는 혼합 가스일 수 있다. 또한, 제2 처리 가스는, NF3 가스, O2 가스, H2 가스, 및 Ar 가스를 포함하는 혼합 가스나, CH3F 가스, O2 가스, 및 Ar 가스를 포함하는 혼합 가스일 수도 있다. 구체적으로는, 가스 공급원(122)의 복수의 가스 소스 중 선택한 가스 소스로부터 상기 제2 처리 가스가 처리 용기(192) 내에 공급되고, 고주파 전원(150A) 및 고주파 전원(150B)으로부터 고주파 전력이 공급되고, 배기 장치(50)를 동작시킴으로써 처리 용기(192) 내의 처리 공간(Sp)의 기압이 미리 설정된 값으로 설정된다. 이와 같이 하여, 제2 처리 가스의 플라즈마가 처리 용기(192) 내에 생성된다. 공정 ST2c에서 생성된 제2 처리 가스의 플라즈마 중의 라디칼은, 홈(TR)을 통해 피에칭층(EL)의 표면(SF)의 혼합층(MX)에 접촉한다. 도 5의 (b)부에 나타내는 바와 같이, 공정 ST2c에 의해, 피에칭층(EL)의 표면(SF)에 형성된 혼합층(MX)에 제2 처리 가스의 원자의 라디칼이 공급되어 혼합층(MX)이 케미컬 에칭에 의해 피에칭층(EL)으로부터 제거될 수 있다.
이상과 같이, 도 3의 (d)부에 나타내는 바와 같이, 공정 ST2c에 있어서, 피에칭층(EL)의 표면(SF)에 형성된 혼합층(MX)은, 제2 처리 가스의 플라즈마에 포함되는 라디칼에 의해, 피에칭층(EL)의 표면(SF)으로부터 제거될 수 있다.
공정 ST2c에 이어지는 공정 ST2d에서는, 처리 용기(192) 내의 처리 공간(Sp)을 퍼지한다. 구체적으로는, 공정 ST2c에서 공급된 제2 처리 가스가 배기된다. 공정 ST2d에서는, 퍼지 가스로서 희가스(예컨대 Ar 가스 등)라고 하는 불활성 가스를 처리 용기(192)에 공급하여도 좋다. 즉, 공정 ST2d의 퍼지는, 불활성 가스를 처리 용기(192) 내에 흐르게 하는 가스 퍼지, 또는 진공 처리에 의한 퍼지 중 어느 것이어도 좋다.
시퀀스(SQ)에 이어지는 공정 ST3에서는, 시퀀스(SQ)의 실행을 종료할지의 여부를 판정한다. 구체적으로는, 공정 ST3에서는, 시퀀스(SQ)의 실행 횟수가 미리 설정된 횟수에 달하였는지의 여부를 판정한다. 시퀀스(SQ)의 실행 횟수의 결정은, 피에칭층(EL)에 대한 에칭량[에칭에 의해 피에칭층(EL)에 형성되는 홈의 깊이]을 결정하는 것이다. 시퀀스(SQ)는, 피에칭층(EL)에 대한 에칭량이 미리 설정된 값에 이를 때까지 피에칭층(EL)이 에칭되도록, 반복 실행될 수 있다. 시퀀스(SQ)의 실행 횟수의 증가에 따라, 피에칭층(EL)에 대한 에칭량도 증가(거의 선형적으로 증가)한다. 따라서, 1회(단위 사이클)의 시퀀스(SQ)의 실행에 의해 에칭되는 피에칭층(EL)의 두께[1회의 공정 ST2a에서 형성되는 혼합층(MX)의 두께]와 시퀀스(SQ)의 실행 횟수의 곱이 미리 설정된 값이 되도록, 시퀀스(SQ)의 실행 횟수가 결정될 수 있다.
도 4를 참조하여, 시퀀스(SQ)의 실행 중에 생기는 피에칭층(EL)에 대한 에칭량의 변화와 피에칭층(EL)에 형성되는 혼합층(MX)의 두께의 변화에 대해서 설명한다. 도 4의 그래프(G1)는, 시퀀스(SQ)의 실행 중에 생기는 피에칭층(EL)에 대한 에칭량(임의 단위)의 변화를 나타내고 있고, 도 4의 그래프(G2)는, 시퀀스(SQ)의 실행 중에 생기는 피에칭층(EL)에 형성되는 혼합층(MX)의 두께(임의 단위)의 변화를 나타내고 있다. 도 4의 횡축은, 시퀀스(SQ)의 실행 중의 시간을 나타내고 있지만, 공정 ST2b의 실행 시간 및 공정 ST2d의 실행 시간은 도시 간략화를 위해 생략되어 있다. 도 4에 나타내는 바와 같이, 1회(단위 사이클)의 시퀀스(SQ)의 실행에 있어서, 공정 ST2a의 실행은, 그래프(G2)에 나타내는 바와 같이, 혼합층(MX)의 두께가 미리 설정된 값(TH)이 될 때까지 행해진다. 공정 ST2a에서 형성되는 혼합층(MX)의 두께의 값(TH)은, 고주파 전원(64)에 의해 인가되는 바이어스 전력의 값과, 제1 가스의 플라즈마에 포함되어 있는 이온의 피에칭층(EL)에 대한 단위 시간당의 도우즈(dose)량과, 공정 ST2a의 실행 시간에 의해 결정될 수 있다.
또한, 도 4에 나타내는 바와 같이, 1회(단위 사이클)의 시퀀스(SQ)의 실행에 있어서, 공정 ST2c의 실행은, 그래프(G1) 및 그래프(G2)에 나타내는 바와 같이, 공정 ST2a에서 형성된 혼합층(MX)이 전부 제거될 때까지 행해진다. 공정 ST2c의 실행 중에 있어서 타이밍(TM)에 이를 때까지, 혼합층(MX)이 케미컬 에칭에 의해 전부 제거된다. 타이밍(TM)은 공정 ST2c에서 행해지는 케미컬 에칭의 에칭 레이트에 의해 결정될 수 있다. 타이밍(TM)은 공정 ST2c의 실행 중에 생긴다. 타이밍(TM)으로부터 공정 ST2c의 종료까지의 동안에 있어서, 혼합층(MX) 제거 후의 실리콘 산화물의 피에칭층(EL)은, 제2 처리 가스의 플라즈마에 의해서는 에칭되지 않는다(셀프 리미티드). 즉, 제2 처리 가스의 플라즈마에 포함되는 라디칼을 이용한 경우, 피에칭층(EL)을 구성하는 실리콘 산화물(예컨대 SiO2)에 대한 에칭의 에칭 레이트는, 혼합층(MX)에 포함되는 실리콘 질화물(예컨대 SiN)에 대한 에칭의 에칭 레이트에 비교하여 매우 작다.
공정 ST3에 있어서 시퀀스(SQ)의 실행 횟수가 미리 설정된 횟수에 달하지 않았다고 판정되는 경우에는(공정 ST3: NO), 시퀀스(SQ)의 실행이 재차 반복된다. 한편, 공정 ST3에 있어서 시퀀스(SQ)의 실행 횟수가 미리 설정된 횟수에 달하였다고 판정되는 경우에는(공정 ST3: YES), 시퀀스(SQ)의 실행이 종료된다. 시퀀스(SQ) 및 공정 ST3의 일련의 공정은, 마스크(MK)를 이용해서 시퀀스(SQ)를 반복 실행하여 피에칭층(EL)을 원자층마다 제거함으로써, 마스크(MK)의 패턴의 조밀이나 홈(TR)의 폭의 정도(값)에 관계없이, 피에칭층(EL)을 정밀하게 에칭하는 공정이다. 즉, 시퀀스(SQ)가 미리 설정된 횟수만큼 반복됨으로써, 피에칭층(EL)이, 마스크(MK)의 패턴의 조밀이나 홈(TR)의 폭의 정도(값)에 관계없이, 마스크(MK)가 제공하는 홈(TR)의 폭과 동일 및 균일한 폭으로 상세하게 에칭되고, 또한, 마스크(MK) 에 대한 선택비도 향상된다. 이상과 같이, 시퀀스(SQ) 및 공정 ST3의 일련의 공정은, ALE법과 동일한 방법에 따라, 피에칭층(EL)을 원자층마다 제거할 수 있다.
이하, 공정 ST2a, 공정 ST2c의 각각의 주요 프로세스 조건의 실시예를 나타낸다.
<공정 ST2a>
·처리 용기(192) 내의 압력[mTorr]: 30[mTorr]
·고주파 전원(150A) 및 고주파 전원(150B)의 고주파 전력의 값[W]: 0[W](27[㎒])
·고주파 전원(64)의 고주파 전력의 값[W]: 0∼200[W](13[㎒])
·제1 처리 가스: N2 가스
·제1 처리 가스의 유량[sccm]: 500[sccm]
·처리 시간[s]: 10∼60[s]
고주파 전원(64)의 고주파 전력의 값은, 20∼100[W]가 적합할 수 있다. 고주파 전원(64)의 고주파 전력의 값이 이 범위에 있는 경우, 피에칭층(EL)에 있어서 실리콘 산화물에 대한 실리콘 질화물의 에칭량을 비교적으로 많게 유지하면서, 피에칭층(EL)에 대한 제1 처리 가스의 플라즈마에 의한 스퍼터량을 충분히 저감할 수 있는 것이 발명자에 의해 발견되었다.
<공정 ST2c>
·처리 용기(192) 내의 압력[mTorr]: 50∼400[mTorr]
·고주파 전원(150A) 및 고주파 전원(150B)의 고주파 전력의 값[W]: 0∼800[W](27[㎒])
·고주파 전원(64)의 고주파 전력의 값[W]: 0[W](13[㎒])
·제2 처리 가스: NF3 가스 및 O2 가스를 포함하는 혼합 가스
·제2 처리 가스의 유량[sccm]: 120[sccm](NF3 가스), 40[sccm](O2 가스)
·처리 시간[s]: 10∼50[s]
또한, 처리 용기(192) 내의 압력이 높을수록, 실리콘 산화물에 대한 실리콘 질화물의 에칭량(선택비)이 많아(높아)지고, 또한, 에칭에 의해 혼합층(MX)이 전부 제거된 후에는, 공정 ST2c를 계속하여도 피에칭층(EL)에 대한 에칭량이 적어진다고 하는 현상이 발명자에 의해 발견되었다.
또한, 공정 ST2c에 있어서, 제2 처리 가스는, NF3 가스, O2 가스, H2 가스, 및 Ar 가스의 혼합 가스일 수 있다. 이 제2 처리 가스를 이용한 경우, 공정 ST2c에서는, 이하의 프로세스 조건이 이용될 수 있다.
·처리 용기(192) 내의 압력[mTorr]: 350[mTorr]
·고주파 전원(150A) 및 고주파 전원(150B)의 고주파 전력의 값[W]: 200[W](27[㎒])
·고주파 전원(64)의 고주파 전력의 값[W]: 0[W](13[㎒])
·제2 처리 가스: NF3 가스 및 O2 가스를 포함하는 혼합 가스
·제2 처리 가스의 유량[sccm]: 45[sccm](NF3 가스), 300[sccm](O2 가스), 40[sccm](H2 가스), 100[sccm](Ar 가스)
·처리 시간[s]: 10[s]
<시퀀스(SQ)>
·반복 횟수: 20∼50회
또한, 시퀀스(SQ)의 반복 횟수가 많을수록, 피에칭층(EL)에 대한 에칭량도 많아진다.
상기한 일 실시형태에 따른 플라즈마 처리 장치(10)에서는, ICP형의 플라즈마원을 예시하여 설명하였지만, 플라즈마 처리 장치(10)의 플라즈마원으로서는 ICP형에 한정되지 않고, CCP형도 이용할 수 있다. 이하, 플라즈마 처리 장치(10)의 플라즈마원이 CCP형인 경우에 있어서의 공정 ST2a, 공정 ST2c의 각각의 주요 프로세스 조건의 실시예를 나타낸다.
<공정 ST2a>
·처리 용기(192) 내의 압력[mTorr]: 10[mTorr]
·처리 용기(192)의 천장부에 마련되는 고주파 전원의 고주파 전력의 값[W]: 500[W](60[㎒])
·고주파 전원(64)의 고주파 전력의 값[W]: 100[W](13[㎒])
·제1 처리 가스: N2 가스
·제1 처리 가스의 유량[sccm]: 500[sccm]
·처리 시간[s]: 60[s]
<공정 ST2c>
·처리 용기(192) 내의 압력[mTorr]: 50[mTorr]
·처리 용기(192)의 천장부에 마련되는 고주파 전원의 고주파 전력의 값[W]: 1000[W](60[㎒])
·고주파 전원(64)의 고주파 전력의 값[W]: 0∼100[W](13[㎒])
·제2 처리 가스: CH3F 가스, O2 가스, 및 Ar 가스를 포함하는 혼합 가스
·제2 처리 가스의 유량[sccm]: 25[sccm](CH3F 가스), 20[sccm](O2 가스), 700[sccm](Ar 가스)
·처리 시간[s]: 60[s]
에칭에 의해 혼합층(MX)이 전부 제거된 후에는, 공정 ST2c를 계속하여도 피에칭층(EL)에 대한 에칭량은 적다. 또한, 시퀀스(SQ)에 있어서, 공정 ST2c 후에 하기의 프로세스 조건으로 애싱 처리를 더 행하는 경우가 있다.
<애싱 처리>
·처리 용기(192) 내의 압력[mTorr]: 100[mTorr]
·처리 용기(192)의 천장부에 마련되는 고주파 전원의 고주파 전력의 값[W]: 600[W](60[㎒])
·고주파 전원(64)의 고주파 전력의 값[W]: 0[W](13[㎒])
·제2 처리 가스: O2 가스
·제2 처리 가스의 유량[sccm]: 750[sccm]
·처리 시간[s]: 60[s]
상기 방법(MT)에 있어서, 반복 실행되는 시퀀스(SQ)의 공정 ST2a에서는, 먼저, 마스크(MK)의 홈(TR)을 통해 노출된 실리콘 산화물을 포함하는 피에칭층(EL)의 표면(SF)에 대하여, 질소를 포함하는 제1 처리 가스의 플라즈마에 의해, 질소 이온을 함유하는 혼합층(MX)을 형성한다. 혼합층(MX)은 실리콘 질화물을 함유하게 된다. 그리고, 시퀀스(SQ)의 공정 ST2c에서는, 공정 ST2a에서 형성된 실리콘 질화물의 혼합층(MX)이 불소를 포함하는 제2 처리 가스의 플라즈마에 포함되는 라디칼을 이용하여 제거된다. 이와 같이, 질소를 포함하는 제1 가스가 이용되는 공정 ST2a에서 실리콘 질화물을 포함하는 혼합층(MX)이 마스크(MK)의 홈(TR)의 개구의 형상을 상세하게 따라 형성되고, 불소를 포함하는 제2 가스가 이용되는 공정 ST2c에서 혼합층(MX)이 피에칭층(EL)으로부터 제거된다. 따라서, 마스크(MK)의 홈(TR)의 개구 및 측면에 대한 퇴적물의 형성을 회피하면서, 마스크(MK)의 홈(TR)의 개구의 형상이 상세하게 유지된 상태로 피에칭층(EL)에 대한 에칭이 가능해진다. 마스크(MK)의 홈(TR)의 폭이나 마스크(MK)의 홈(TR)의 패턴의 소밀에 관계없이 균일하게, 피에칭층(EL)에 대한 에칭이 가능해진다. 또한, 이러한 공정 ST2a 및 공정 ST2c를 포함하는 시퀀스(SQ)가 반복 실행됨으로써, 마스크(MK)의 홈(TR)의 개구의 형상이 상세하게 유지된 상태로, 마스크(MK)의 홈(TR)의 폭이나 마스크(MK)의 홈(TR)의 패턴의 소밀에 관계없이 균일하게, 원하는 깊이에 이를 때까지 피에칭층(EL)에 대한 에칭이 가능해진다.
또한, 제1 처리 가스의 플라즈마에 바이어스 전압이 인가되는 경우에는, 그 플라즈마에 포함되는 이온(질소 원자의 이온)이 마스크(MK)의 홈(TR)을 통해 노출된 피에칭층(EL)의 표면(SF)에 대하여 이방적으로 공급될 수 있다. 이 때문에, 피에칭층(EL)의 표면(SF)에 형성되는 혼합층(MX)은, 홈(TR) 위에서 볼 때에 홈(TR)의 개구의 형상과 고상세로 일치하는 형상으로 형성 가능해진다.
이상, 적합한 실시형태에 있어서 본 발명의 원리를 도시하여 설명해 왔지만, 본 발명은 그와 같은 원리로부터 일탈하는 일없이 배치 및 상세에 있어서 변경될 수 있음을 당업자라면 알 것이다. 본 발명은 본 실시형태에 개시된 특정 구성에 한정되는 것이 아니다. 따라서, 청구범위 및 그 정신의 범위로부터 유래한 모든 수정 및 변경에 권리를 청구한다.
10…플라즈마 처리 장치, 120…가스 공급부, 121…가스 도입구, 122…가스 공급원, 123…가스 공급 배관, 124…매스플로우 컨트롤러, 126…개폐 밸브, 12e…배기구, 134…웨이퍼 반입반출구, 136…게이트 밸브, 14…지지부, 140…고주파 안테나, 142A…내측 안테나 소자, 142B…외측 안테나 소자, 144…협지체, 150A…고주파 전원, 150B…고주파 전원, 160…실드 부재, 162A…내측 실드벽, 162B…외측 실드벽, 164A…내측 실드판, 164B…외측 실드판, 168A…액츄에이터, 168B…액츄에이터, 18a…제1 플레이트, 18b…제2 플레이트, 192…처리 용기, 194…판형 유전체, 22…직류 전원, 23…스위치, 24…냉매 유로, 26a…배관, 26b…배관, 28…가스 공급 라인, 46…디포지션 실드, 48…배기 플레이트, 50…배기 장치, 52…배기관, 64…고주파 전원, 68…정합기, Cnt…제어부, EL…피에칭층, ESC…정전 척, FR…포커스 링, G1…그래프, G2…그래프, HP…히터 전원, HT…히터, LE…하부 전극, MK…마스크, MT…방법, MX…혼합층, PD…배치대, SF…표면, Sp…처리 공간, SQ…시퀀스, TH…값, TM…타이밍, TR…홈, W…웨이퍼.

Claims (15)

  1. 피처리체를 처리하는 방법으로서,
    피에칭층과, 상기 피에칭층 상에 마련된 마스크와, 상기 마스크에 마련되고 상기 마스크의 상면으로부터 상기 피에칭층에 도달하여 상기 피에칭층을 노출하는 개구를 구비하는 피처리체를 제공하는 단계;
    상기 피처리체가 수용되어 있는 플라즈마 처리 장치의 처리 용기 내에서 제1 처리 가스의 플라즈마를 생성하고, 상기 제1 처리 가스의 플라즈마에 포함되는 이온을 포함하는 혼합층을, 상기 개구를 통해 상기 피에칭층의 표면의 원자층에 형성하는 제1 공정과,
    상기 제1 공정의 실행 후에, 상기 처리 용기 내의 공간을 퍼지하는 제2 공정과,
    상기 제2 공정의 실행 후에, 상기 처리 용기 내에서 제2 처리 가스의 플라즈마를 생성하고, 상기 제2 처리 가스의 플라즈마에 포함되는 라디칼에 의해 상기 혼합층을 제거하는 제3 공정과,
    상기 제3 공정의 실행 후에, 상기 처리 용기 내의 공간을 퍼지하는 제4 공정
    을 포함하는 시퀀스를 반복 실행하여, 상기 피에칭층을 원자층마다 제거하는 단계를 포함하며,
    상기 피에칭층은 실리콘 산화물을 포함하고,
    상기 제1 처리 가스는 질소를 포함하며,
    상기 제2 처리 가스는 불소를 포함하고,
    상기 제3 공정에서 생성되는 상기 제2 처리 가스의 플라즈마는, 실리콘 질화물을 포함하는 상기 혼합층을 제거하는 상기 라디칼을 포함하며,
    상기 제1 공정에서는, 상기 제1 처리 가스의 플라즈마에 바이어스 전압을 인가하여, 상기 피에칭층의 표면의 원자층에 상기 이온을 포함하는 상기 혼합층을 형성하는 것인 피처리체 처리 방법.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서, 상기 제2 처리 가스는, NF3 가스, 및 O2 가스를 포함하는 혼합 가스인 것인 피처리체 처리 방법.
  5. 제1항에 있어서, 상기 제2 처리 가스는, NF3 가스, O2 가스, H2 가스, 및 Ar 가스를 포함하는 혼합 가스인 것인 피처리체 처리 방법.
  6. 제1항에 있어서, 상기 제2 처리 가스는, CH3F 가스, O2 가스, 및 Ar 가스를 포함하는 혼합 가스인 것인 피처리체 처리 방법.
  7. 피처리체를 처리하는 방법으로서,
    a) 실리콘 산화물을 포함하는 피에칭층을 포함하는 피처리체를 제공하는 단계;
    b) 질소 가스를 포함하는 제1 처리 가스로부터 제1 플라즈마를 생성하고, 상기 피에칭층의 표면을 상기 제1 플라즈마에 포함되는 이온을 포함하는 혼합층으로 개질시키는 단계; 및
    c) 불소를 포함하는 제2 처리 가스로부터 제2 플라즈마를 생성하고, 상기 혼합층을 제거하는 단계를 포함하며,
    상기 b)에서는, 상기 제1 플라즈마에 바이어스 전압을 인가하는 것인 피처리체 처리 방법.
  8. 제7항에 있어서,
    d) 상기 b) 및 c)를 포함하는 시퀀스를 반복하는 단계를 더 포함하는 것인 피처리체 처리 방법.
  9. 제7항에 있어서, 상기 제2 처리 가스는, NF3 가스 및 O2 가스를 포함하는 혼합 가스인 것인 피처리체 처리 방법.
  10. 제7항에 있어서, 상기 제2 처리 가스는, NF3 가스, O2 가스, H2 가스, 및 Ar 가스를 포함하는 혼합 가스인 것인 피처리체 처리 방법.
  11. 제7항에 있어서, 상기 제2 처리 가스는, CH3F 가스, O2 가스, 및 Ar 가스를 포함하는 혼합 가스인 것인 피처리체 처리 방법.
  12. 피처리체를 처리하는 방법으로서,
    a) 실리콘 산화물을 포함하는 피에칭층을 포함하는 피처리체를 제공하는 단계;
    b) 질소 가스를 포함하는 제1 처리 가스로부터 제1 플라즈마를 생성하고, 상기 피에칭층의 표면을 상기 제1 플라즈마에 포함되는 이온을 포함하는 혼합층으로 개질시키는 단계; 및
    c) 불소를 포함하는 제2 처리 가스로부터 제2 플라즈마를 생성하고, 상기 혼합층을 제거하는 단계를 포함하며,
    상기 제2 처리 가스는, NF3 가스, 및 O2 가스를 포함하는 혼합 가스인 것인 피처리체 처리 방법.
  13. 제12항에 있어서,
    d) 상기 b) 및 c)를 포함하는 시퀀스를 반복하는 단계를 더 포함하는 것인 피처리체 처리 방법.
  14. 피처리체를 처리하는 방법으로서,
    a) 실리콘 산화물을 포함하는 피에칭층을 포함하는 피처리체를 제공하는 단계;
    b) 질소 가스를 포함하는 제1 처리 가스로부터 제1 플라즈마를 생성하고, 상기 피에칭층의 표면을 상기 제1 플라즈마에 포함되는 이온을 포함하는 혼합층으로 개질시키는 단계; 및
    c) 불소를 포함하는 제2 처리 가스로부터 제2 플라즈마를 생성하고, 상기 혼합층을 제거하는 단계를 포함하며,
    상기 제2 처리 가스는, NF3 가스, O2 가스, H2 가스, 및 Ar 가스를 포함하는 혼합 가스인 것인 피처리체 처리 방법.
  15. 피처리체를 처리하는 방법으로서,
    a) 실리콘 산화물을 포함하는 피에칭층을 포함하는 피처리체를 제공하는 단계;
    b) 질소 가스를 포함하는 제1 처리 가스로부터 제1 플라즈마를 생성하고, 상기 피에칭층의 표면을 상기 제1 플라즈마에 포함되는 이온을 포함하는 혼합층으로 개질시키는 단계; 및
    c) 불소를 포함하는 제2 처리 가스로부터 제2 플라즈마를 생성하고, 상기 혼합층을 제거하는 단계를 포함하며,
    상기 제2 처리 가스는, CH3F 가스, O2 가스, 및 Ar 가스를 포함하는 혼합 가스인 것인 피처리체 처리 방법.
KR1020197013091A 2016-11-07 2017-11-02 피처리체를 처리하는 방법 KR102571380B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020237028539A KR20230127373A (ko) 2016-11-07 2017-11-02 피처리체를 처리하는 방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2016-217163 2016-11-07
JP2016217163A JP6763750B2 (ja) 2016-11-07 2016-11-07 被処理体を処理する方法
PCT/JP2017/039772 WO2018084255A1 (ja) 2016-11-07 2017-11-02 被処理体を処理する方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020237028539A Division KR20230127373A (ko) 2016-11-07 2017-11-02 피처리체를 처리하는 방법

Publications (2)

Publication Number Publication Date
KR20190075952A KR20190075952A (ko) 2019-07-01
KR102571380B1 true KR102571380B1 (ko) 2023-08-25

Family

ID=62076951

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020237028539A KR20230127373A (ko) 2016-11-07 2017-11-02 피처리체를 처리하는 방법
KR1020197013091A KR102571380B1 (ko) 2016-11-07 2017-11-02 피처리체를 처리하는 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020237028539A KR20230127373A (ko) 2016-11-07 2017-11-02 피처리체를 처리하는 방법

Country Status (6)

Country Link
US (2) US11081360B2 (ko)
JP (1) JP6763750B2 (ko)
KR (2) KR20230127373A (ko)
CN (1) CN109923648B (ko)
TW (1) TWI759348B (ko)
WO (1) WO2018084255A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7066565B2 (ja) * 2018-07-27 2022-05-13 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
US10950428B1 (en) * 2019-08-30 2021-03-16 Mattson Technology, Inc. Method for processing a workpiece

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001210627A (ja) 1999-11-16 2001-08-03 Matsushita Electric Ind Co Ltd エッチング方法、半導体装置及びその製造方法
JP2016015382A (ja) 2014-07-01 2016-01-28 東京エレクトロン株式会社 エッチング方法、エッチング装置及び記憶媒体
JP2016127285A (ja) 2015-01-06 2016-07-11 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 活性化を使用しない、シリコン酸化物のための異方性原子層エッチング

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100276736B1 (ko) * 1993-10-20 2001-03-02 히가시 데쓰로 플라즈마 처리장치
US5786276A (en) * 1997-03-31 1998-07-28 Applied Materials, Inc. Selective plasma etching of silicon nitride in presence of silicon or silicon oxides using mixture of CH3F or CH2F2 and CF4 and O2
US5942446A (en) * 1997-09-12 1999-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Fluorocarbon polymer layer deposition predominant pre-etch plasma etch method for forming patterned silicon containing dielectric layer
KR100480610B1 (ko) 2002-08-09 2005-03-31 삼성전자주식회사 실리콘 산화막을 이용한 미세 패턴 형성방법
JP2013258244A (ja) * 2012-06-12 2013-12-26 Tokyo Electron Ltd エッチング方法及びプラズマ処理装置
JP5982223B2 (ja) * 2012-08-27 2016-08-31 東京エレクトロン株式会社 プラズマ処理方法、及びプラズマ処理装置
US8956980B1 (en) * 2013-09-16 2015-02-17 Applied Materials, Inc. Selective etch of silicon nitride
JP2015084396A (ja) * 2013-09-19 2015-04-30 東京エレクトロン株式会社 エッチング方法
JP6277004B2 (ja) * 2014-01-31 2018-02-07 株式会社日立ハイテクノロジーズ ドライエッチング方法
US9548303B2 (en) * 2014-03-13 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET devices with unique fin shape and the fabrication thereof
US9142459B1 (en) * 2014-06-30 2015-09-22 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with mask application by vacuum lamination
JP6366454B2 (ja) * 2014-10-07 2018-08-01 東京エレクトロン株式会社 被処理体を処理する方法
JP6339963B2 (ja) * 2015-04-06 2018-06-06 東京エレクトロン株式会社 エッチング方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001210627A (ja) 1999-11-16 2001-08-03 Matsushita Electric Ind Co Ltd エッチング方法、半導体装置及びその製造方法
JP2016015382A (ja) 2014-07-01 2016-01-28 東京エレクトロン株式会社 エッチング方法、エッチング装置及び記憶媒体
JP2016127285A (ja) 2015-01-06 2016-07-11 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 活性化を使用しない、シリコン酸化物のための異方性原子層エッチング

Also Published As

Publication number Publication date
KR20230127373A (ko) 2023-08-31
CN109923648A (zh) 2019-06-21
US11081360B2 (en) 2021-08-03
TW201829835A (zh) 2018-08-16
US20190259627A1 (en) 2019-08-22
KR20190075952A (ko) 2019-07-01
US20210327719A1 (en) 2021-10-21
TWI759348B (zh) 2022-04-01
JP2018078138A (ja) 2018-05-17
JP6763750B2 (ja) 2020-09-30
CN109923648B (zh) 2023-06-23
WO2018084255A1 (ja) 2018-05-11

Similar Documents

Publication Publication Date Title
KR102565058B1 (ko) 에칭 방법
CN108878285B (zh) 蚀刻方法
US9911607B2 (en) Method of processing target object
KR102390726B1 (ko) 유기막을 에칭하는 방법
US11462412B2 (en) Etching method
TW201820460A (zh) 被處理體之處理方法
KR20230129345A (ko) 플라즈마 처리 장치 및 에칭 방법
KR20190022389A (ko) 피처리체를 처리하는 방법
US20210327719A1 (en) Method for processing workpiece
US20190382897A1 (en) Method and apparatus for processing substrate
KR102632154B1 (ko) 피처리체를 처리하는 방법
CN109075068B (zh) 蚀刻方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant