CN107710391A - 对多层膜进行蚀刻的方法 - Google Patents

对多层膜进行蚀刻的方法 Download PDF

Info

Publication number
CN107710391A
CN107710391A CN201680038175.9A CN201680038175A CN107710391A CN 107710391 A CN107710391 A CN 107710391A CN 201680038175 A CN201680038175 A CN 201680038175A CN 107710391 A CN107710391 A CN 107710391A
Authority
CN
China
Prior art keywords
multilayer film
layer
pressure
gas
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680038175.9A
Other languages
English (en)
Other versions
CN107710391B (zh
Inventor
久保卓也
康松润
森本保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN107710391A publication Critical patent/CN107710391A/zh
Application granted granted Critical
Publication of CN107710391B publication Critical patent/CN107710391B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

在包含由金属磁性材料形成的层的多层膜的蚀刻中抑制多层膜的剥离和/或开裂。在一个实施方式中，在将等离子体处理装置的处理容器的内部的压力设定为比较高的压力即第1压力的状态下，对包含由金属磁性材料形成的层的多层膜进行蚀刻。接着，在将处理容器内部的压力设定为比第1压力低的第2压力的状态下，对多层膜进一步进行蚀刻。

Description

对多层膜进行蚀刻的方法
技术领域
本发明涉及一种使用等离子体处理装置对包含由金属磁性材料形成的层的多层膜进行蚀刻的方法。
背景技术
在电子设备等的制造过程中，为了形成微细结构而进行等离子体蚀刻。等离子体蚀刻有主要利用活性种的反应的蚀刻和主要利用离子的撞击的溅射蚀刻。特别地，在对金属材料之类的难蚀刻材料进行蚀刻时使用溅射蚀刻。
在溅射蚀刻中，通常将等离子体处理装置的处理容器的内部的压力设定为10mTorr以下的低压。在低压条件下，由于离子的能量和直进性变高，因此能够获得较高的蚀刻率和较高的蚀刻的各向异性。例如在专利文献1中记载了这种低压条件下的蚀刻。
专利文献1：美国专利第4557796号说明书
发明内容
发明要解决的问题
另外，由于包含由金属磁性材料形成的层的多层膜也包含难蚀刻材料，因此在该多层膜的蚀刻中也能够使用溅射蚀刻。此外，例如在MRAM(Magnetoresistive RandomAccess Memory：磁阻式随机存取存储器)等磁存储设备的制造中可能进行这种多层膜的蚀刻。
然而，当对上述的多层膜进行低压条件下的溅射蚀刻时，有时产生多层膜的剥离和/或多层膜的开裂。对于溅射蚀刻，虽然要求抑制这种剥离和开裂，但是需要抑制蚀刻率的降低和蚀刻的各向异性的降低。
用于解决问题的方案
在一个方式中，提供一种使用等离子体处理装置对被处理体的多层膜进行蚀刻的方法。被处理体具有包含由金属磁性材料形成的层的多层膜和设置在多层膜上的掩模。该方法包括以下工序：(i)第1工序，在将等离子体处理装置的处理容器的内部的压力设定为第1压力的状态下，对多层膜执行溅射蚀刻；以及(ii)第2工序，在将等离子体处理装置的处理容器的内部的压力设定为比第1压力低的第2压力的状态下，对通过第1工序进行了处理的多层膜执行溅射蚀刻。
如以下那样推测由于低压条件下的溅射蚀刻而产生多层膜的剥离和/或开裂的原因。有时在多层膜内的不同膜间的界面、或多层膜与该多层膜的基底之间的界面混入有机杂质。当该有机杂质与等离子体中所生成的活性种发生反应时，在界面处产生气体，形成包含气体的缺陷。当该缺陷内的压力与处理容器的内部的压力的差大时、即在低压条件下，缺陷内的气体膨胀而对多层膜施加较大的应力。其结果，推测为产生多层膜的剥离和/或开裂。
在上述一个方式所涉及的方法的第1工序中，处理容器的内部的压力被设定为比较高的高压。即，缺陷的内部的压力与处理容器内的内部的压力的差被降低。因而，根据第1工序，能够抑制溅射蚀刻中的缺陷内的气体膨胀。另外，根据第1工序，在溅射蚀刻过程中，缺陷内的气体从多层膜中泄露。因此，能够抑制第1工序和后续的第2工序中的溅射蚀刻过程中的多层膜的剥离和多层膜的开裂。另外，在该方法中，在执行第1工序之后，在第2工序中在比较低的低压条件下进一步执行溅射蚀刻。因而，能够实现能够获得较高的蚀刻率并针对多层膜的层叠方向具有较高的各向异性的蚀刻。
在一个实施方式中，也可以将第1压力设定为2Pa(15mTorr)以上的压力。另外，在一个实施方式中，也可以将第2压力设定为1.333Pa(10mTorr)以下的压力。另外，在一个实施方式中，多层膜也可以包含从Ru、Ta、Pt、Pd、Ti、Mg、Al、Ag、Au、Cu、W、Co、Fe以及Ni中选择的两种以上的金属。另外，在一个实施方式中，在处理容器内设置有包括下部电极的载置台，在第1工序中，在将被处理体放置在载置台上的状态下，向下部电极供给偏压用的高频。即，在第1工序中，为了进行溅射蚀刻而设定比较高的高压条件，并且为了溅射蚀刻中的离子的引入而利用高频。
在一个实施方式中，执行第1工序直到多层膜的膜厚变为31nm以下为止。通过在第1工序中将多层膜的膜厚蚀刻到31nm以下为止，由此在第1工序执行的过程中，更易于缺陷内的气体从多层膜中泄露。因而，进一步抑制多层膜的剥离和多层膜的开裂。
发明的效果
如以上说明的那样，能够抑制蚀刻所引起的多层膜的剥离和开裂，并且能够抑制蚀刻率的降低和蚀刻的各向异性的降低。
附图说明
图1是表示一个实施方式所涉及的对多层膜进行蚀刻的方法的流程图。
图2是表示能够应用图1所示的方法的一例的被处理体的一部分的截面图。
图3是概要地表示能够执行图1所示的方法的等离子体处理装置的一例的图。
图4是表示在多层膜ML与绝缘膜IS之间形成了包含气体的缺陷D的状态的被处理体的一部分的截面图。
图5是表示图1所示的方法的工序ST1的执行结束时间点的被处理体的一部分的截面。
图6是表示图1所示的方法的工序ST2的执行结束时间点的被处理体的一部分的截面。
图7是表示实验的各条件和结果的表。
图8是表示各样本的溅射蚀刻过程中的各种波长的光的强度的时间变化的曲线图。
图9是表示各样本的溅射蚀刻过程中的各种波长的光的强度的时间变化的曲线图。
具体实施方式
以下参照附图详细地说明各种实施方式。此外，设为在各附图中对相同或相当的部分附加相同的附图标记。
图1是表示一个实施方式所涉及的对多层膜进行蚀刻的方法的流程图。图1所示的方法MT是使用等离子体处理装置对包含由金属磁性材料形成的层的多层膜进行蚀刻的方法。
图2是表示能够应用图1所示的方法的一例的被处理体的一部分的截面图。如图2所示，被处理体、即晶元W包含基板SB、绝缘膜IS、多层膜ML以及掩模MK。晶元W例如是在制造MRAM(Magnetoresistive Random Access Memory：磁阻式随机存取存储器)的过程中得到的。绝缘膜IS设置在基板SB上。绝缘膜IS例如由氧化硅或氮化硅构成。在该绝缘膜IS上形成有多层膜ML。
多层膜ML具有多个层，包含由金属磁性材料形成的层。例如图2所示，多层膜ML具有第1层L1～第15层L15的15个层。第1层L1～第15层L15分别是金属层。第1层L1是最底层、即设置在绝缘膜IS的最近处的层，由Ta形成。第2层L2设置在第1层L1上，由Ru形成。第3层L3设置在第2层L2上，由Ta形成。第4层L4设置在第3层L3上，由Pt形成。第5层L5设置在第4层L4上，由Pt和Co形成。第6层L6设置在第5层L5上，由Co形成。第7层L7设置在第6层L6上，由Ru形成。第8层L8设置在第7层L7上，由Pt和Co形成。第9层L9设置在第8层L8上，由Co形成。第10层L10设置在第9层L9上，由Ta形成。第11层L11设置在第10层L10上，由CoFeB形成。第12层L12设置在第11层L11上，由MgO形成。第13层L13设置在第12层L12上，由CoFeB形成。第14层L14设置在第13层L13上，由Ta形成。第15层L15设置在第14层L14上，由Ru形成。第5层L5和第8层L8具有将Pt薄膜与Co薄膜交替地层叠而成的结构。具体地说，第5层L5具有将6层的Pt薄膜与6层的Co薄膜交替地层叠而成的结构，第8层L8具有将2层的Pt与2层的Co交替地层叠而成的结构。
多层膜ML的第1层L1和第2层L2构成了下部电极。第3层L3和第4层L4是用于在上层再生长膜的晶种层。第5层L5和第6层L6构成了反铁磁性层。第7层L7被用作反铁磁性层与上层的磁化固定层之间的隔离层。第8层L8、第9层L9、第10层L10以及第11层L11构成了磁化固定层。第12层L12是隧道势垒层，第13层L13是磁化自由层。第14层L14和第15层L15构成了上部电极。另外，上述的磁化固定层、隧道势垒层以及磁化自由层构成了磁隧道结(MTJ)。
以下例示多层膜ML的各层的厚度。第1层L1的厚度为5nm，第2层L2的厚度为5nm，第3层L3的厚度为10nm，第4层L4的厚度为5nm，第5层L5的厚度为4.8nm，第6层L6的厚度为0.5nm，第7层L7的厚度为0.9nm，第8层L8的厚度为1.6nm，第9层L9的厚度为0.5nm，第10层L10的厚度为0.4nm，第11层L11的厚度为1.2nm，第12层L12的厚度为1.3nm，第13层L13的厚度为1.6nm，第14层L14的厚度为5nm，第15层L15的厚度为5nm。
在多层膜ML上设置有掩模MK。掩模MK是由含金属的膜制作出的掩模。含金属的膜例如由Ta或TiN等构成。掩模MK的图案能够通过等离子体蚀刻来形成。
此外，图2所示的晶元W的结构和上述各层的厚度是一例，方法MT的应用对象并不限定于图2所示的晶元W。另外，多层膜ML对各层能够包含由Ru、Ta、Pt、Pd、Ti、Mg、Al、Ag、Au、Cu、W、Co、Fe以及Ni中的一个以上的金属构成的层。并且，多层膜ML也可以包含由从这些材料中选择的两种以上的金属的合金形成的层。
在方法MT中，在等离子体处理装置的处理容器内对图2所示的晶元W那样的被处理体进行处理。图3是概要地表示能够执行图1所示的方法MT的等离子体处理装置的一例的图。图3所示的等离子体处理装置10是电容耦合型等离子体处理装置，具备大致圆筒状的处理容器12。处理容器12例如由铝构成。也可以对该处理容器12的内壁面实施阳极氧化处理。该处理容器12被保安接地。
在处理容器12的底部上设置有大致圆筒状的支承部14。支承部14例如由绝缘材料构成。支承部14在处理容器12内从处理容器12的底部沿铅直方向延伸。另外，在处理容器12内设置有载置台PD。载置台PD被支承部14支承。
载置台PD在其上表面保持晶元W。载置台PD具有下部电极LE和静电卡盘ESC。下部电极LE包括第1金属板18a和第2金属板18b。第1金属板18a和第2金属板18b例如由铝之类的金属构成，形成大致圆盘形状。第2金属板18b设置在第1金属板18a上，与第1金属板18a电连接。
在第2金属板18b上设置有静电卡盘ESC。静电卡盘ESC具有将作为导电膜的电极配置在一对绝缘层或绝缘片之间的结构。直流电源22经由开关23而与静电卡盘ESC的电极电连接。该静电卡盘ESC利用由来自直流电源22的直流电压所产生的库仑力等静电力来吸附晶元W。由此，静电卡盘ESC能够保持晶元W。
在第2金属板18b的周缘部上以包围晶元W的边缘和静电卡盘ESC的方式配置有聚焦环FR。聚焦环FR是为了提高蚀刻的均匀性而设置的。聚焦环FR由根据作为蚀刻对象的膜的材料而适当选择的材料构成，例如能够由石英构成。
在第2金属板18b的内部设置有制冷剂流路24。制冷剂流路24构成了温度调节机构。从设置在处理容器12的外部的冷却单元经由配管26a来在制冷剂流路24中供给制冷剂。在制冷剂流路24中供给的制冷剂经由配管26b返回到冷却单元。这样，使制冷剂在制冷剂流路24与冷却单元之间循环。通过控制该制冷剂的温度，来控制被静电卡盘ESC支承的晶元W的温度。
另外，在等离子体处理装置10中设置有气体供给线路28。气体供给线路28向静电卡盘ESC的上表面与晶元W的背面之间供给来自传热气体供给机构的传热气体、例如He气体。
另外，等离子体处理装置10具备上部电极30。以上部电极30与载置台PD相向的方式将上部电极30配置在该载置台PD的上方。下部电极LE与上部电极30彼此大致平行地设置。在上部电极30与载置台PD之间提供了用于对晶元W进行等离子体处理的处理空间S。
上部电极30经由绝缘屏蔽构件32而被支承在处理容器12的上部。在一个实施方式中，上部电极30能够构成为在铅直方向上相对于载置台PD的上表面、即晶元载置面的距离可变。上部电极30能够包括顶板34和支承体36。顶板34面向处理空间S。在该顶板34设置有多个气体喷出孔34a。顶板34例如能够由硅、SiC形成。或者，顶板34能够具有在铝制的母材的表面设置有陶瓷覆膜的结构。
支承体36用于装卸自如地支承顶板34，例如能够由铝之类的导电性材料构成。该支承体36能够具有水冷结构。在支承体36的内部设置有气体扩散室36a。与气体喷出孔34a连通的多个气体流通孔36b从该气体扩散室36a向下方延伸。另外，在支承体36形成有用于向气体扩散室36a引导处理气体的气体导入口36c，在该气体导入口36c连接有气体供给管38。
气体源群40经由阀群42和流量控制器群44而与气体供给管38连接。气体源群40包含多个气体源。多个气体源包含在方法MT的对多层膜进行蚀刻时使用的气体源。在一例中，气体源群40包含碳化氢系气体的气体源和稀有气体的气体源。气体源群40也可以包含其它气体用的气体源、例如乙醇的气体源、氮气的气体源以及氢气的气体源等。
阀群42包括多个阀，流量控制器群44包括质量流量控制器之类的多个流量控制器。气体源群40的多个气体源分别经由阀群42的所对应的阀和流量控制器群44的所对应的流量控制器而与气体供给管38连接。
另外，在等离子体处理装置10中，沿着处理容器12的内壁装卸自如地设置有沉积屏蔽体46。在支承部14的外周也设置有沉积屏蔽体46。沉积屏蔽体46用于防止蚀刻副产物附着于处理容器12，能够通过在铝材上覆盖Y2O3等陶瓷而构成。
在处理容器12的底部侧且在支承部14与处理容器12的侧壁之间设置有具有多个贯通孔的排气板48。排气板48例如能够通过在铝材上覆盖Y2O3等陶瓷而构成。在该排气板48的下方且在处理容器12内设置有排气口12e。排气装置50经由排气管52而与排气口12e连接。排气装置50具有涡轮分子泵等真空泵，能够将处理容器12内的空间减压至期望的真空度。另外，在处理容器12的侧壁设置有晶元W的搬入和搬出口12g，能够利用闸阀54来将该搬入和搬出口12g打开和关闭。
另外，等离子体处理装置10还具备第1高频电源62和第2高频电源64。第1高频电源62是产生用于生成等离子体的第1高频的电源，例如产生27MHz～100MHz的频率的第1高频。第1高频电源62经由匹配器66而与上部电极30连接。匹配器66具有用于使第1高频电源62的输出阻抗与负载侧的输入阻抗匹配的电路。此外，第1高频电源62也可以经由匹配器66而与下部电极LE连接。
第2高频电源64是产生用于向晶元W引入活性种的、即偏压用的第2高频的电源，例如产生400kHz～13.56MHz的范围内的频率的第2高频。第2高频电源64经由匹配器68而与下部电极LE连接。匹配器68具有用于使第2高频电源64的输出阻抗与负载侧的输入阻抗匹配的电路。
另外，等离子体处理装置10还具备电源70。电源70与上部电极30连接。电源70对上部电极30施加用于将存在于处理空间S内的正离子引入顶板34的电压。在一例中，电源70是产生负的直流电压的直流电源。在另一例中，电源70也可以是产生比较低的低频交流电压的交流电源。从电源70对上部电极30施加的电压能够是-150V以下的电压。即，由电源70施加到上部电极30的电压能够是绝对值为150V以上的负电压。
另外，在一个实施方式中，等离子体处理装置10还能够具备控制部Cnt。该控制部Cnt是具备处理器、存储部、输入装置、显示装置等的计算机，用于对等离子体处理装置10的各部进行控制。在该控制部Cnt中，能够使用输入装置进行用于操作员管理等离子体处理装置10的命令的输入操作等，还能够由显示装置将等离子体处理装置10的运行状况可视化来进行显示。并且，在控制部Cnt的存储部中保存用于由处理器控制由等离子体处理装置10执行的各种处理的控制程序、用于与处理条件相应地使等离子体处理装置10的各部执行处理的程序、即处理制程。
以下再次参照图1详细地说明方法MT。在此，关于使用图3所示的等离子体处理装置10对图2所示的晶元W进行蚀刻的例子进行说明。另外，在以下的说明中，参照图4、图5以及图6。图4是表示在多层膜ML与绝缘膜IS之间形成有包含气体的缺陷D的状态的被处理体的一部分的截面图。图5是表示图1所示的方法的工序ST1的执行结束时间点时的被处理体的一部分的截面。图6是表示图1所示的方法的工序ST2的执行结束时间点时的被处理体的一部分的截面。此外，在图4和图5中，将多层膜ML表示为一个区域。
在方法MT中，首先，将晶元W搬入到等离子体处理装置10的处理容器12内，载置在载置台PD上，并被该载置台PD保持。
在方法MT中，接着，执行工序ST1。在工序ST1中，在将处理容器12的内部的压力设定为第1压力的状态下，执行多层膜ML的溅射蚀刻。为此，在工序ST1中，从气体源群40的多个气体源中的被选择的气体源向处理容器12的内部供给处理气体。在一例中，处理气体包含稀有气体和碳化氢系气体。另外，在工序ST1中，使排气装置50工作，将处理容器12的内部的压力设定为第1压力。并且，在工序ST1中，从第1高频电源62向上部电极30供给第1高频。另外，从第2高频电源64对下部电极LE供给第2高频。
在工序ST1中，生成处理气体的等离子体，在从掩模MK的开口暴露的部分处对多层膜ML进行蚀刻。在工序ST1的溅射蚀刻过程中，存在如下的情况：来自等离子体PL的离子或自由基之类的活性种进入多层膜ML中并与有机杂质发生反应，如图4所示那样形成包含气体的缺陷D。然而，工序ST1执行过程中的处理容器12的内部的第1压力为比较高的压力，因此将缺陷D的膨胀抑制为能够抑制多层膜ML的剥离和/或开裂的程度。另外，在工序ST1中，随着多层膜ML的溅射蚀刻的进行，在缺陷D内所包含的气体从多层膜ML中逐渐地泄露。
在工序ST1中，如图5所示，将多层膜ML蚀刻到其膜厚方向上的中途。在一个实施方式中，执行工序ST1直到绝缘膜IS上的多层膜ML的膜厚变为31nm以下为止。通过将多层膜ML的膜厚蚀刻到变为31nm以下为止，由此易于缺陷D内的气体从多层膜ML中泄露，缺陷D内的压力降低。因而，能够进一步抑制多层膜ML的剥离和/或开裂。
以下例示工序ST1中的各种条件。
·处理容器内部的压力：15mTorr(2Pa)以上
·处理气体
CH4气体：5sccm～100sccm
Ne气体：50sccm～1000sccm
·第1高频的电力：100W～1000W
·第2高频的电力：200W～2000W
在方法MT中，接下来执行工序ST2。在工序ST2中，在将处理容器12的内部的压力设定为第2压力的状态下，执行多层膜ML的溅射蚀刻。因此，在工序ST2中，从气体源群40的多个气体源中的被选择的气体源向处理容器12的内部供给处理气体。在一例中，处理气体包含稀有气体和碳化氢系气体。另外，使排气装置50工作，将处理容器12的内部的压力设定为第2压力。并且，在工序ST2中，从第1高频电源62向上部电极30供给用于生成等离子体的第1高频。另外，从第2高频电源64对下部电极LE供给偏压用的第2高频。
在工序ST2中，生成处理气体的等离子体，在从掩模MK的开口暴露的部分处对多层膜ML进行蚀刻。如图6所示，执行该工序ST2直到绝缘膜IS的表面暴露为止。
工序ST2执行过程中的处理容器12的内部的第2压力是比较低的压力，通过之前执行的工序ST1减少了缺陷D内的气体。因此，在工序ST2执行过程中的低压条件下也能够抑制多层膜ML的剥离和/或开裂。
另外，由于第2压力比第1压力低，因此与在工序ST1中向多层膜ML入射的离子的能量相比，在工序ST2中向多层膜ML入射的离子的能量变大。另外，工序ST2中的向多层膜ML入射离子的入射角比工序ST1中的向多层膜ML入射离子的入射角窄。因而，在工序ST2中，能够进行能够获得较高的蚀刻率并针对多层膜ML的层叠方向而具有较高的各向异性的蚀刻。
以下例示工序ST2中的各种条件。
·处理容器内压力：10mTorr(1.333Pa)以下
·处理气体
CH4气体：5sccm～100sccm
Ne气体：50sccm～1000sccm
·第1高频的电力：100W～1000W
·第2高频的电力：200W～2000W
以上说明了实施方式，但是不限定于上述的实施方式，而能够构成各种变形方式。例如，在方法MT的实施中，能够如感应耦合型的等离子体处理装置或者通过微波之类的表面波生成等离子体的等离子体处理装置那样使用任意的等离子体处理装置。
以下说明为了确认方法MT的效果所进行的实验。此外，本发明并不限定于以下说明的实验。
在实验中，准备了与图2所示的晶元W相同结构的样本No.1～样本No.23。即，在各样本中，基板SB由Si制成，绝缘膜IS由SiO2制成。另外，在各样本中，第1层L1由Ta制成，其厚度为5nm。第2层L2由Ru制成，其厚度为5nm。第3层L3由制成，其厚度为10nm。第4层L4由Pt制成，其厚度为5nm。第5层L5具有将6层的Pt薄膜与6层的Co薄膜交替地层叠而成的结构，各Pt薄膜的厚度为0.3nm，各Co薄膜的厚度为0.5nm。第5层L5的纵厚度为4.8nm。第6层L6由Co制成，其厚度为0.5nm。第7层L7由Ru制成，其厚度为0.9nm。第8层L8具有将2层的Pt薄膜与2层的Co薄膜交替地层叠而成的结构，各Pt薄膜的厚度为0.3nm，各Co薄膜的厚度为0.5nm。第8层L8的总厚度为1.6nm。第9层L9由Co制成，其厚度为0.5nm。第10层L10由Ta制成，其厚度为0.4nm。第11层L11由CoFeB制成，其厚度为1.2nm。第12层L12由MgO制成，其厚度为1.3nm。第13层L13由CoFeB制成，其厚度为1.6nm。第14层L14由Ta制成，其厚度为5nm。另外，第15层L15由Ru制成，其厚度为5nm。
在该实验中，使用图3所示的等离子体处理装置10对各样本执行了溅射蚀刻。在溅射蚀刻中，使用甲烷气体和稀有气体的混合气体作为处理气体。在图7的表中表示实验中的其它的各条件。在该表中，左起的第二列表示各样本的溅射蚀刻过程中的处理容器12的内部的压力。该表的左起的第二列中的“15/10”的表述表示工序ST1执行过程中的处理容器12的内部的压力为15mTorr、工序ST2执行过程中的处理容器12的内部的压力为10mTorr。另外，在该表中，左起的第三列表示对各样本进行溅射蚀刻的时间。该表的左起第三列中的“A/B”的表述表示工序ST1进行了A秒、工序ST2进行了B秒。另外，在该表中，左起的第四列表示对各样本进行溅射蚀刻时的第1高频的电力和第2高频的电力。该表的左起第四列的“200/800”的表述表示第1高频的电力为200W、第2高频的电力为800W。
如图7的表所示，在该实验中，在样本No.1～样本No.9的蚀刻中，在将处理容器12的内部的压力设定为低压、即10mTorr的状态下，执行了溅射蚀刻。另外，在样本No.10～样本No.23的蚀刻中，在将处理容器12的内部的压力设定为高压、即15mTorr的状态下进行溅射蚀刻，接着在将处理容器12的内部的压力设定为低压、即10mTorr的状态下进一步执行了溅射蚀刻。
然后，使用光学显微镜观察处理后的各样本，判定是否产生了多层膜的剥离和开裂。在图7的表的最右列中示出判定结果。在图7的表的最右列中，“有”表示多层膜产生了剥离或开裂，“无”表示多层膜没有产生剥离和开裂。如图7的表所示，在样本No.1～No.9的溅射蚀刻中，多层膜以较高的概率产生了剥离或开裂。另一方面，在样本No.10～样本No.23的溅射蚀刻中，多层膜产生剥离和开裂的概率低。从该结果确认出，通过在将处理容器12的内部的压力设定为高压的状态下进行溅射蚀刻，接着在将处理容器12的内部的压力设定为低压的状态下进行溅射蚀刻，由此能够抑制多层膜产生剥离或开裂。
接着，准备了与样本No.1～样本No.23的各个样本相同的两个样本。然后，使用等离子体处理装置10对所准备的两个样本进行了溅射蚀刻。在溅射蚀刻中，使用甲烷气体和Ne气体的混合气体作为处理气体，将处理容器12的内部的压力设定为10mTorr。另外，使用等离子体发光分析终点监视器来测量在溅射蚀刻过程中产生等离子体的各种波长的光的强度。
图8和图9是表示各样本的溅射蚀刻中的各种波长的光的强度(发光强度)的时间变化的曲线图。在图8和图9所示的曲线图中，横轴表示从溅射蚀刻的开始时间点(0秒)起经过的时间，纵轴表示发光强度。
图8和图9对曲线图中的波长285nm是在对Ta和Mg蚀刻时测量的光的波长。在波长285nm的发光强度为峰值强度的时间点表示蚀刻进行到了包含Mg的第12层L12。另外，波长345nm是在对Co蚀刻时测量的光的波长。波长345nm的发光强度为峰值强度的时间点表示蚀刻进行到了第6层L6～第8层L8的中间。第6层L6～第8层L8的中间与绝缘膜IS之间的距离大约为31nm。另外，如图8和图9所示，在波长345nm的发光为峰值强度的时间点之前的期间内，各波长的发光具有较大的变动。这样的变动在多层膜产生剥离或开裂时被观察到。另一方面，在波长345nm的发光为峰值强度的时间点以后的期间内，没有观察到这样的变动。因而，确认出，在比较高的高压条件下进行多层膜的溅射蚀刻直到膜厚变为31nm以下为止，之后在低压的条件下进一步对该多层膜进行蚀刻，由此能够更加抑制多层膜的剥离和开裂。
附图标记说明
10：等离子体处理装置；12：处理容器；30：上部电极；PD：载置台；LE：下部电极；ESC：静电卡盘；40：气体源群；42：阀群；44：流量控制器群；50：排气装置；62：第1高频电源；64：第2高频电源；Cnt：控制部；W：晶元；SB：基板；IS：绝缘膜；ML：多层膜；MK：掩模；PL：等离子体；D：缺陷。

Claims (7)

1.一种使用等离子体处理装置对被处理体的多层膜进行蚀刻的方法，其中，
所述被处理体具有多层膜和设置在所述多层膜上的掩模，该多层膜包含由金属磁性材料形成的层，
该方法包括以下工序：
第1工序，在将所述等离子体处理装置的处理容器的内部的压力设定为第1压力的状态下，对所述多层膜执行溅射蚀刻；以及
第2工序，在将所述处理容器内部的压力设定为比所述第1压力低的第2压力的状态下，对通过所述第1工序进行了处理的所述多层膜执行溅射蚀刻。
2.根据权利要求1所述的方法，其特征在于，
所述第1压力为2Pa以上的压力。
3.根据权利要求1或2所述的方法，其特征在于，
所述第2压力为1.333Pa以下的压力。
4.根据权利要求1～3中的任一项所述的方法，其特征在于，
所述被处理体具有绝缘膜，该绝缘膜包含氧化硅或氮化硅，所述多层膜被设置在所述绝缘膜上。
5.根据权利要求4所述的方法，其特征在于，
执行所述第1工序直到所述多层膜的膜厚变为31nm以下为止。
6.根据权利要求1～5中的任一项所述的方法，其特征在于，
所述多层膜包含从Ru、Ta、Pt、Pd、Ti、Mg、Al、Ag、Au、Cu、W、Co、Fe以及Ni中选择的两种以上的金属。
7.根据权利要求1～6中的任一项所述的方法，其特征在于，
在所述处理容器内设置有包括下部电极的载置台，
在所述第1工序中，在将所述被处理体放置在所述载置台上的状态下，向所述下部电极供给偏压用的高频。
CN201680038175.9A 2015-07-29 2016-07-15 对多层膜进行蚀刻的方法 Active CN107710391B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015149273A JP2017033982A (ja) 2015-07-29 2015-07-29 多層膜をエッチングする方法
JP2015-149273 2015-07-29
PCT/JP2016/071053 WO2017018256A1 (ja) 2015-07-29 2016-07-15 多層膜をエッチングする方法

Publications (2)

Publication Number Publication Date
CN107710391A true CN107710391A (zh) 2018-02-16
CN107710391B CN107710391B (zh) 2020-12-25

Family

ID=57885550

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680038175.9A Active CN107710391B (zh) 2015-07-29 2016-07-15 对多层膜进行蚀刻的方法

Country Status (6)

Country Link
US (1) US10790152B2 (zh)
JP (1) JP2017033982A (zh)
KR (1) KR102612169B1 (zh)
CN (1) CN107710391B (zh)
TW (1) TWI699455B (zh)
WO (1) WO2017018256A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110741488B (zh) * 2017-06-13 2024-02-02 东京毅力科创株式会社 用于图案化磁隧道结的方法
JP6948181B2 (ja) * 2017-08-01 2021-10-13 東京エレクトロン株式会社 多層膜をエッチングする方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5846884A (en) * 1997-06-20 1998-12-08 Siemens Aktiengesellschaft Methods for metal etching with reduced sidewall build up during integrated circuit manufacturing
US20030099069A1 (en) * 2001-10-10 2003-05-29 Tdk Corporation Magnetic head, method of manufacturing same, and head suspension assembly
JP2004095758A (ja) * 2002-08-30 2004-03-25 Fujitsu Ltd 半導体装置の製造方法
CN101047113A (zh) * 2006-03-30 2007-10-03 东京毅力科创株式会社 等离子体处理装置和等离子体处理方法
US20080316628A1 (en) * 2007-06-25 2008-12-25 Nisca Corporation Density filter, method of forming the density filter and apparatus thereof
CN102136420A (zh) * 2003-12-23 2011-07-27 朗姆研究公司 等离子体处理系统中的选择性控制
CN102569032A (zh) * 2012-01-16 2012-07-11 中国科学院上海微系统与信息技术研究所 多层金属化薄膜叠加制作电感元件的方法
KR20130060010A (ko) * 2011-11-29 2013-06-07 한국전자통신연구원 다층 박막 증착 장치
CN103668092A (zh) * 2012-09-24 2014-03-26 中国科学院大连化学物理研究所 一种等离子体辅助磁控溅射沉积方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3376186D1 (en) 1983-08-02 1988-05-05 Ibm Deutschland Dry-etching process and its use
JPH0485928A (ja) * 1990-07-30 1992-03-18 Sony Corp ドライエッチング方法
US5460689A (en) * 1994-02-28 1995-10-24 Applied Materials, Inc. High pressure plasma treatment method and apparatus
US6228754B1 (en) * 1999-01-05 2001-05-08 Advanced Micro Devices, Inc. Method for forming semiconductor seed layers by inert gas sputter etching
US20070074968A1 (en) * 2005-09-30 2007-04-05 Mirko Vukovic ICP source for iPVD for uniform plasma in combination high pressure deposition and low pressure etch process
WO2009084445A1 (ja) * 2007-12-27 2009-07-09 Canon Anelva Corporation ドライエッチング方法、磁気抵抗効果素子とその製造方法及び製造装置
JP5567087B2 (ja) * 2012-09-20 2014-08-06 株式会社東芝 半導体装置の製造方法
JP5680045B2 (ja) * 2012-11-14 2015-03-04 株式会社東芝 磁気抵抗素子及び磁気メモリ
JP5883772B2 (ja) * 2012-11-27 2016-03-15 株式会社日立ハイテクノロジーズ プラズマ処理方法
JP2014183184A (ja) * 2013-03-19 2014-09-29 Tokyo Electron Ltd コバルト及びパラジウムを含む膜をエッチングする方法
US8956882B1 (en) * 2013-09-12 2015-02-17 Kazuhiro Tomioka Method of manufacturing magnetoresistive element

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5846884A (en) * 1997-06-20 1998-12-08 Siemens Aktiengesellschaft Methods for metal etching with reduced sidewall build up during integrated circuit manufacturing
US20030099069A1 (en) * 2001-10-10 2003-05-29 Tdk Corporation Magnetic head, method of manufacturing same, and head suspension assembly
JP2004095758A (ja) * 2002-08-30 2004-03-25 Fujitsu Ltd 半導体装置の製造方法
CN102136420A (zh) * 2003-12-23 2011-07-27 朗姆研究公司 等离子体处理系统中的选择性控制
CN101047113A (zh) * 2006-03-30 2007-10-03 东京毅力科创株式会社 等离子体处理装置和等离子体处理方法
US20080316628A1 (en) * 2007-06-25 2008-12-25 Nisca Corporation Density filter, method of forming the density filter and apparatus thereof
KR20130060010A (ko) * 2011-11-29 2013-06-07 한국전자통신연구원 다층 박막 증착 장치
CN102569032A (zh) * 2012-01-16 2012-07-11 中国科学院上海微系统与信息技术研究所 多层金属化薄膜叠加制作电感元件的方法
CN103668092A (zh) * 2012-09-24 2014-03-26 中国科学院大连化学物理研究所 一种等离子体辅助磁控溅射沉积方法

Also Published As

Publication number Publication date
JP2017033982A (ja) 2017-02-09
CN107710391B (zh) 2020-12-25
KR20180034407A (ko) 2018-04-04
US20180190500A1 (en) 2018-07-05
TW201715085A (zh) 2017-05-01
WO2017018256A1 (ja) 2017-02-02
KR102612169B1 (ko) 2023-12-08
US10790152B2 (en) 2020-09-29
TWI699455B (zh) 2020-07-21

Similar Documents

Publication Publication Date Title
TWI668726B (zh) Plasma processing device
TWI600083B (zh) Plasma etching method
KR101481924B1 (ko) 성막 방법 및 성막 장치
TW201624781A (zh) 多層膜之蝕刻方法
CN105845550B (zh) 被处理体的处理方法
WO2014034666A1 (ja) エッチング処理方法及び基板処理装置
KR102257855B1 (ko) 피에칭층을 에칭하는 방법
KR20140021628A (ko) Cu 배선의 형성 방법
KR101846049B1 (ko) Cu 배선의 제조 방법 및 기억 매체
KR20170081554A (ko) 플라스마 처리 방법
CN109390229A (zh) 等离子体处理方法和等离子体处理装置
TW201443993A (zh) 含鈷及鈀之膜之蝕刻方法
JP6096762B2 (ja) プラズマ処理方法及びプラズマ処理装置
CN105810582A (zh) 蚀刻方法
EP2863416A1 (en) Method for etching copper layer
CN107710391A (zh) 对多层膜进行蚀刻的方法
JP6013901B2 (ja) Ｃｕ配線の形成方法
TW201415554A (zh) Ｃｕ配線的形成方法及電腦可讀取之記憶媒體
TWI720275B (zh) 蝕刻方法
CN107406967A (zh) 氧化铝膜的成膜方法和形成方法以及溅射装置
CN105810581A (zh) 蚀刻方法
TW201923895A (zh) 蝕刻方法
KR102697480B1 (ko) 적층 구조체 및 적층 구조체의 제조 방법
TWI740961B (zh) 蝕刻銅層之方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant