JP2017033982A - 多層膜をエッチングする方法 - Google Patents

多層膜をエッチングする方法 Download PDF

Info

Publication number
JP2017033982A
JP2017033982A JP2015149273A JP2015149273A JP2017033982A JP 2017033982 A JP2017033982 A JP 2017033982A JP 2015149273 A JP2015149273 A JP 2015149273A JP 2015149273 A JP2015149273 A JP 2015149273A JP 2017033982 A JP2017033982 A JP 2017033982A
Authority
JP
Japan
Prior art keywords
multilayer film
layer
pressure
gas
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015149273A
Other languages
English (en)
Inventor
久保　卓也
Takuya Kubo
卓也 久保
松潤 康
Shojun Ko
松潤 康
保 森本
Tamotsu Morimoto
保 森本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2015149273A priority Critical patent/JP2017033982A/ja
Priority to US15/740,394 priority patent/US10790152B2/en
Priority to PCT/JP2016/071053 priority patent/WO2017018256A1/ja
Priority to KR1020187001774A priority patent/KR102612169B1/ko
Priority to CN201680038175.9A priority patent/CN107710391B/zh
Priority to TW105123666A priority patent/TWI699455B/zh
Publication of JP2017033982A publication Critical patent/JP2017033982A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

【課題】金属磁性材料から形成された層を含む多層膜のエッチングにおいて、多層膜の剥がれ及び／又は割れを抑制する。【解決手段】一実施形態では、プラズマ処理装置の処理容器の内部の圧力が比較的高い圧力である第１圧力に設定された状態で、金属磁性材料から形成された層を含む多層膜がエッチングされる。次いで、処理容器の内部の圧力が第１圧力より低い第２圧力に設定された状態で、多層膜が更にエッチングされる。【選択図】図１

Description

本発明は、プラズマ処理装置を用いて、金属磁性材料から形成された層を含む多層膜をエッチングする方法に関するものである。
電子デバイス等の製造過程においては、微細構造を形成するために、プラズマエッチングが行われる。プラズマエッチングには、活性種による反応を主に利用するエッチングと、イオンの衝撃を主に利用するスパッタエッチングとがある。特に、スパッタエッチングは、金属材料といった難エッチング材料のエッチングに用いられている。
スパッタエッチングでは、通常、プラズマ処理装置の処理容器の内部の圧力が１０ｍＴｏｒｒ以下の低圧に設定される。低圧条件下では、イオンのエネルギー及び直進性が高くなるので、高いエッチングレート、及び高いエッチングの異方性が得られる。このような低圧条件下のエッチングについては、例えば、特許文献１に記載されている。
米国特許第４５５７７９６号明細書
ところで、金属磁性材料から形成された層を含む多層膜も難エッチング材料を含んでいるので、当該多層膜のエッチングにもスパッタエッチングを用いることができる。なお、このような多層膜のエッチングは、例えば、ＭＲＡＭ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などの磁気記憶デバイスの製造において、行われ得る。
しかしながら、上記の多層膜に対して低圧条件下でのスパッタエッチングを行うと、多層膜の剥がれ、及び／又は多層膜の割れが生じることがある。スパッタエッチングには、このような剥がれ及び割れを抑制することが求められるが、エッチングレートの低下及びエッチングの異方性の低下を抑えることが必要である。
一態様では、プラズマ処理装置を用いて被処理体の多層膜をエッチングする方法が提供される。被処理体は、金属磁性材料から形成された層を含む多層膜、及び多層膜上に設けられたマスクを有する。この方法は、（ｉ）プラズマ処理装置の処理容器の内部の圧力が第１圧力に設定された状態で、多層膜に対しスパッタエッチングを実行する第１工程と、（ｉｉ）プラズマ処理装置の処理容器の内部の圧力が第１圧力より低い第２圧力に設定された状態で、第１工程で処理された多層膜に対しスパッタエッチングを実行する第２工程と、を含む。
低圧条件下でのスパッタエッチングによって多層膜の剥がれ及び／又は割れが生じる原因は以下のように推測される。多層膜内の異なる膜間の界面、又は多層膜と当該多層膜の下地との間の界面には、有機不純物が混入することがある。この有機不純物がプラズマ中に生成された活性種と反応すると、界面において気体が発生し、気体を含む欠陥が形成される。この欠陥内の圧力と処理容器の内部の圧力の差が大きいと、即ち、低圧条件下では、欠陥内の気体が膨張して多層膜に大きな応力を与える。その結果、多層膜の剥がれ及び／又は割れが生じるものと推測される。
上記一態様に係る方法の第１工程では、処理容器の内部の圧力が、比較的高圧に設定される。即ち、欠陥の内部の圧力と処理容器内の内部の圧力の差が低減される。したがって、第１工程によれば、スパッタエッチング中の欠陥内の気体の膨張が抑制される。また、第１工程によれば、スパッタエッチング中に欠陥内の気体が多層膜から漏洩する。故に、第１工程及び後続の第２工程におけるスパッタエッチング中の多層膜の剥がれ及び多層膜の割れが抑制される。また、この方法では、第１工程が実行された後に、第２工程において比較的低圧の条件下でスパッタエッチングが更に実行される。したがって、高いエッチングレートが得られ、多層膜の積層方向に対して高い異方性をもったエッチングが実現される。
一実施形態では、第１圧力は２Ｐａ（１５ｍＴｏｒｒ）以上の圧力に設定されてもよい。また、一実施形態では、第２圧力は１．３３３Ｐａ（１０ｍＴｏｒｒ）以下の圧力に設定されてもよい。また、一実施形態において、多層膜は、Ｒｕ、Ｔａ、Ｐｔ、Ｐｄ、Ｔｉ、Ｍｇ、Ａｌ、Ａｇ、Ａｕ、Ｃｕ、Ｗ、Ｃｏ、Ｆｅ及びＮｉより選択される２種以上の金属を含んでいてもよい。また、一実施形態では、処理容器内には、下部電極を含む載置台が設けられており、第１工程において、被処理体が載置台上に置かれた状態で、下部電極にバイアスのための高周波が供給される。即ち、第１工程においては、スパッタエッチングのために比較的高圧の条件が設定され、且つ、スパッタエッチングにおけるイオンの引き込みのために、高周波が利用される。
一実施形態では、第１工程は多層膜の膜厚が３１ｎｍ以下になるまで実行される。第１工程において多層膜の膜厚が３１ｎｍ以下になるまでエッチングされることで、第１工程の実行中に欠陥内の気体が多層膜からより漏洩しやすくなる。したがって、多層膜の剥がれ及び多層膜の割れが更に抑制される。
以上説明したように、エッチングによる多層膜の剥がれ及び割れが抑制され、且つ、エッチングレートの低下及びエッチングの異方性の低下が抑制される。
一実施形態に係る多層膜をエッチングする方法を示す流れ図である。 図１に示す方法を適用可能な一例の被処理体の一部を示す断面図である。 図１に示す方法を実行することができるプラズマ処理装置の一例を概略的に示す図である。 多層膜ＭＬと絶縁膜ＩＳの間に気体を含む欠陥Ｄが形成された状態の被処理体の一部を示す断面図である。 図１に示す方法の工程ＳＴ１の実行の終了時点における被処理体の一部を示す断面である。 図１に示す方法の工程ＳＴ２の実行の終了時点における被処理体の一部を示す断面である。 実験の諸条件及び結果を示す表である。 各サンプルのスパッタエッチング中の各種波長の光の強度の時間変化を示したグラフである。 各サンプルのスパッタエッチング中の各種波長の光の強度の時間変化を示したグラフである。
以下、図面を参照して種々の実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
図１は、一実施形態に係る多層膜をエッチングする方法を示す流れ図である。図１に示す方法ＭＴは、プラズマ処理装置を用いて、金属磁性材料から形成される層を含む多層膜をエッチングする方法である。
図２は、図１に示す方法を適用可能な一例の被処理体の一部を示す断面図である。図２に示すように、被処理体、即ちウエハＷは、基板ＳＢ、絶縁膜ＩＳ、多層膜ＭＬ、及びマスクＭＫを含んでいる。ウエハＷは、例えば、ＭＲＡＭ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）を製造する過程で得られるものである。絶縁膜ＩＳは基板ＳＢ上に設けられている。絶縁膜ＩＳは、例えば、酸化シリコン又は窒化シリコンから構成されている。この絶縁膜ＩＳ上には、多層膜ＭＬが形成されている。
多層膜ＭＬは、複数の層を有しており、金属磁性材料から形成された層を含んでいる。例えば、図２に示すように、多層膜ＭＬは、第１層Ｌ１〜第１５層Ｌ１５の１５個の層を有している。第１層Ｌ１〜第１５層Ｌ１５の各々は、金属層である。第１層Ｌ１は、最下層、即ち、絶縁膜ＩＳの最も近くに設けられた層であり、Ｔａから形成されている。第２層Ｌ２は、第１層Ｌ１上に設けられており、Ｒｕから形成されている。第３層Ｌ３は、第２層Ｌ２上に設けられており、Ｔａから形成されている。第４層Ｌ４は、第３層Ｌ３上に設けられており、Ｐｔから形成されている。第５層Ｌ５は、第４層Ｌ４上に設けられており、Ｐｔ及びＣｏから形成されている。第６層Ｌ６は、第５層Ｌ５上に設けられており、Ｃｏから形成されている。第７層Ｌ７は、第６層Ｌ６上に設けられており、Ｒｕから形成されている。第８層Ｌ８は、第７層Ｌ７上に設けられており、Ｐｔ及びＣｏから形成されている。第９層Ｌ９は、第８層Ｌ８上に設けられており、Ｃｏから形成されている。第１０層Ｌ１０は、第９層Ｌ９上に設けられており、Ｔａから形成されている。第１１層Ｌ１１は、第１０層Ｌ１０上に設けられており、ＣｏＦｅＢから形成されている。第１２層Ｌ１２は、第１１層Ｌ１１上に設けられており、ＭｇＯから形成される。第１３層Ｌ１３は、第１２層Ｌ１２上に設けられており、ＣｏＦｅＢから形成されている。第１４層Ｌ１４は第１３層Ｌ１３上に設けられており、Ｔａから形成されている。第１５層Ｌ１５は、第１４層Ｌ１４上に設けられており、Ｒｕから形成されている。第５層Ｌ５及び第８層Ｌ８は、Ｐｔ薄膜とＣｏ薄膜が交互に積層された構造を有している。具体的に、第５層Ｌ５は、６層のＰｔ薄膜と６層のＣｏ薄膜が交互に積層された構造を有しており、第８層Ｌ８は、２層のＰｔと２層のＣｏが交互に積層された構造を有している。
多層膜ＭＬの第１層Ｌ１と第２層Ｌ２は、下部電極を構成している。第３層Ｌ３と第４層Ｌ４は、更に上層に膜を成長するためのシード層である。第５層Ｌ５と第６層Ｌ６は、反強磁性層を構成している。第７層Ｌ７は、反強磁性層と上層の磁化固定層の間のスペーサとして用いられる。第８層Ｌ８、第９層Ｌ９、第１０層Ｌ１０、及び第１１層Ｌ１１は磁化固定層を構成している。第１２層Ｌ１２はトンネルバリア層であり、第１３層Ｌ１３は磁化自由層である。第１４層Ｌ１４と第１５層Ｌ１５は、上部電極を構成している。また、上記の磁化固定層、トンネルバリア層、及び磁化自由層は、即ち磁気トンネル接合（ＭＴＪ）を構成している。
以下、多層膜ＭＬの各層の厚さを例示する。第１層Ｌ１の厚さは５ｎｍ、第２層Ｌ２の厚さは５ｎｍ、第３層Ｌ３の厚さは１０ｎｍ、第４層Ｌ４の厚さは５ｎｍ、第５層Ｌ５の厚さは４．８ｎｍ、第６層Ｌ６の厚さは０．５ｎｍ、第７層Ｌ７の厚さは０．９ｎｍ、第８層Ｌ８の厚さは１．６ｎｍ、第９層Ｌ９の厚さは０．５ｎｍ、第１０層Ｌ１０の厚さは０．４ｎｍ、第１１層Ｌ１１の厚さは１．２ｎｍ、第１２層Ｌ１２の厚さは１．３ｎｍ、第１３層Ｌ１３の厚さは１．６ｎｍ、第１４層Ｌ１４の厚さは５ｎｍ、第１５層Ｌ１５の厚さは５ｎｍである。
多層膜ＭＬ上にはマスクＭＫが設けられている。マスクＭＫは、金属含有膜から作製されたマスクである。金属含有膜は、例えば、Ｔａ又はＴｉＮ等から構成される。マスクＭＫのパターンは、プラズマエッチングによって形成され得る。
なお、図２に示したウエハＷの構成、及び上述の各層の厚さは一例であり、方法ＭＴの適用対象は図２に示したウエハＷに限定されるものではない。また、多層膜ＭＬの各層は、Ｒｕ，Ｔａ、Ｐｔ、Ｐｄ、Ｔｉ，Ｍｇ、Ａｌ、Ａｇ、Ａｕ、Ｃｕ、Ｗ、Ｃｏ、Ｆｅ及びＮｉのうち、一以上の金属から構成される層を含み得る。さらに、多層膜ＭＬは、これらの材料より選択される２種類以上の金属の合金から形成される層を含んでいてもよい。
方法ＭＴでは、図２に示すウエハＷのような被処理体が、プラズマ処理装置の処理容器内で処理される。図３は、図１に示す方法ＭＴを実行することができるプラズマ処理装置の一例を概略的に示す図である。図３に示すプラズマ処理装置１０は、容量結合型プラズマ処理装置であり、略円筒状の処理容器１２を備えている。処理容器１２は、例えば、アルミニウムから構成されている。この処理容器１２の内壁面には、陽極酸化処理が施されていてもよい。この処理容器１２は保安接地されている。
処理容器１２の底部上には、略円筒状の支持部１４が設けられている。支持部１４は、例えば、絶縁材料から構成されている。支持部１４は、処理容器１２内において、処理容器１２の底部から鉛直方向に延在している。また、処理容器１２内には、載置台ＰＤが設けられている。載置台ＰＤは、支持部１４によって支持されている。
載置台ＰＤは、その上面においてウエハＷを保持する。載置台ＰＤは、下部電極ＬＥ及び静電チャックＥＳＣを有している。下部電極ＬＥは、第１プレート１８ａ及び第２プレート１８ｂを含んでいる。第１プレート１８ａ及び第２プレート１８ｂは、例えばアルミニウムといった金属から構成されており、略円盤形状をなしている。第２プレート１８ｂは、第１プレート１８ａ上に設けられており、第１プレート１８ａに電気的に接続されている。
第２プレート１８ｂ上には、静電チャックＥＳＣが設けられている。静電チャックＥＳＣは、導電膜である電極を一対の絶縁層又は絶縁シート間に配置した構造を有している。静電チャックＥＳＣの電極には、直流電源２２がスイッチ２３を介して電気的に接続されている。この静電チャックＥＳＣは、直流電源２２からの直流電圧により生じたクーロン力等の静電力によりウエハＷを吸着する。これにより、静電チャックＥＳＣは、ウエハＷを保持することができる。
第２プレート１８ｂの周縁部上には、ウエハＷのエッジ及び静電チャックＥＳＣを囲むようにフォーカスリングＦＲが配置されている。フォーカスリングＦＲは、エッチングの均一性を向上させるために設けられている。フォーカスリングＦＲは、エッチング対象の膜の材料によって適宜選択される材料から構成されており、例えば、石英から構成され得る。
第２プレート１８ｂの内部には、冷媒流路２４が設けられている。冷媒流路２４は、温調機構を構成している。冷媒流路２４には、処理容器１２の外部に設けられたチラーユニットから配管２６ａを介して冷媒が供給される。冷媒流路２４に供給された冷媒は、配管２６ｂを介してチラーユニットに戻される。このように、冷媒流路２４とチラーユニットとの間では、冷媒が循環される。この冷媒の温度を制御することにより、静電チャックＥＳＣによって支持されたウエハＷの温度が制御される。
また、プラズマ処理装置１０には、ガス供給ライン２８が設けられている。ガス供給ライン２８は、伝熱ガス供給機構からの伝熱ガス、例えばＨｅガスを、静電チャックＥＳＣの上面とウエハＷの裏面との間に供給する。
また、プラズマ処理装置１０は、上部電極３０を備えている。上部電極３０は、載置台ＰＤの上方において、当該載置台ＰＤと対向配置されている。下部電極ＬＥと上部電極３０とは、互いに略平行に設けられている。上部電極３０と載置台ＰＤとの間には、ウエハＷにプラズマ処理を行うための処理空間Ｓが提供されている。
上部電極３０は、絶縁遮蔽部材３２を介して、処理容器１２の上部に支持されている。一実施形態では、上部電極３０は、載置台ＰＤの上面、即ち、ウエハ載置面からの鉛直方向における距離が可変であるように構成され得る。上部電極３０は、天板３４及び支持体３６を含み得る。天板３４は処理空間Ｓに面している。この天板３４には複数のガス噴出孔３４ａが設けられている。天板３４は、例えば、シリコン、ＳｉＣから形成され得る。或いは、天板３４は、アルミニウム製の母材の表面にセラミックスの皮膜を設けた構造を有し得る。
支持体３６は、天板３４を脱着自在に支持するものであり、例えばアルミニウムといった導電性材料から構成され得る。この支持体３６は、水冷構造を有し得る。支持体３６の内部には、ガス拡散室３６ａが設けられている。このガス拡散室３６ａからは、ガス噴出孔３４ａに連通する複数のガス通流孔３６ｂが下方に延びている。また、支持体３６には、ガス拡散室３６ａに処理ガスを導くガス導入口３６ｃが形成されており、このガス導入口３６ｃには、ガス供給管３８が接続されている。
ガス供給管３８には、バルブ群４２及び流量制御器群４４を介して、ガスソース群４０が接続されている。ガスソース群４０は、複数のガスソースを含んでいる。複数のガスソースは、方法ＭＴの多層膜のエッチングに用いられるガスソースを含んでいる。一例では、ガスソース群４０は、炭化水素系ガスのソース、及び希ガスのソースを含んでいる。ガスソース群４０は、その他のガス用のソース、例えば、アルコールのソース、窒素ガスのソース、及び水素ガスのソース等を含んでいてもよい。
バルブ群４２は複数のバルブを含んでおり、流量制御器群４４はマスフローコントローラといった複数の流量制御器を含んでいる。ガスソース群４０の複数のガスソースはそれぞれ、バルブ群４２の対応のバルブ及び流量制御器群４４の対応の流量制御器を介して、ガス供給管３８に接続されている。
また、プラズマ処理装置１０では、処理容器１２の内壁に沿ってデポシールド４６が着脱自在に設けられている。デポシールド４６は、支持部１４の外周にも設けられている。デポシールド４６は、処理容器１２にエッチング副生物が付着することを防止するものであり、アルミニウム材にＹ２Ｏ３等のセラミックスを被覆することにより構成され得る。
処理容器１２の底部側、且つ、支持部１４と処理容器１２の側壁との間には、複数の貫通孔を有する排気プレート４８が設けられている。排気プレート４８は、例えば、アルミニウム材にＹ２Ｏ３等のセラミックスを被覆することにより構成され得る。この排気プレート４８の下方、且つ、処理容器１２には、排気口１２ｅが設けられている。排気口１２ｅには、排気管５２を介して排気装置５０が接続されている。排気装置５０は、ターボ分子ポンプなどの真空ポンプを有しており、処理容器１２内の空間を所望の真空度まで減圧することができる。また、処理容器１２の側壁にはウエハＷの搬入出口１２ｇが設けられており、この搬入出口１２ｇはゲートバルブ５４により開閉可能となっている。
また、プラズマ処理装置１０は、第１の高周波電源６２及び第２の高周波電源６４を更に備えている。第１の高周波電源６２は、プラズマ生成のための第１の高周波を発生する電源であり、例えば、２７〜１００ＭＨｚの周波数の第１の高周波を発生する。第１の高周波電源６２は、整合器６６を介して上部電極３０に接続されている。整合器６６は、第１の高周波電源６２の出力インピーダンスと負荷側の入力インピーダンスを整合させるための回路を有している。なお、第１の高周波電源６２は、整合器６６を介して下部電極ＬＥに接続されてもよい。
第２の高周波電源６４は、ウエハＷに活性種を引き込むための、即ちバイアス用の第２の高周波を発生する電源であり、例えば、４００ｋＨｚ〜１３．５６ＭＨｚの範囲内の周波数の第２の高周波を発生する。第２の高周波電源６４は、整合器６８を介して下部電極ＬＥに接続されている。整合器６８は、第２の高周波電源６４の出力インピーダンスと負荷側の入力インピーダンスを整合させるための回路を有している。
また、プラズマ処理装置１０は、電源７０を更に備えている。電源７０は、上部電極３０に接続されている。電源７０は、処理空間Ｓ内に存在する正イオンを天板３４に引き込むための電圧を、上部電極３０に印加する。一例においては、電源７０は、負の直流電圧を発生する直流電源である。別の一例においては、電源７０は、比較的低周波の交流電圧を発生する交流電源であってもよい。電源７０から上部電極３０に印加される電圧は、−１５０Ｖ以下の電圧であり得る。即ち、電源７０によって上部電極３０に印加される電圧は、絶対値が１５０Ｖ以上の負の電圧であり得る。
また、一実施形態においては、プラズマ処理装置１０は、制御部Ｃｎｔを更に備え得る。この制御部Ｃｎｔは、プロセッサ、記憶部、入力装置、表示装置等を備えるコンピュータであり、プラズマ処理装置１０の各部を制御する。この制御部Ｃｎｔでは、入力装置を用いてオペレータがプラズマ処理装置１０を管理するためのコマンドの入力操作などを行うことができ、また、表示装置により、プラズマ処理装置１０の稼働状況を可視化して表示することができる。さらに、制御部Ｃｎｔの記憶部には、プラズマ処理装置１０で実行される各種処理をプロセッサにより制御するための制御プログラムや、処理条件に応じてプラズマ処理装置１０の各部に処理を実行させるためのプログラム、即ち、処理レシピが格納される。
以下、再び図１を参照して方法ＭＴについて詳細に説明する。ここでは、図２に示すウエハＷが、図３に示すプラズマ処理装置１０を用いてエッチングされる例について説明する。また、以下の説明においては、図４、図５、及び図６を参照する。図４は、多層膜ＭＬと絶縁膜ＩＳの間に気体を含む欠陥Ｄが形成された状態の被処理体の一部を示す断面図である。図５は、図１に示す方法の工程ＳＴ１の実行の終了時点における被処理体の一部を示す断面である。図６は、図１に示す方法の工程ＳＴ２の実行の終了時点における被処理体の一部を示す断面である。なお、図４及び図５では、多層膜ＭＬを一つの領域として示している。
方法ＭＴでは、まず、ウエハＷが、プラズマ処理装置１０の処理容器１２内に搬入され、載置台ＰＤ上に載置されて、当該載置台ＰＤによって保持される。
方法ＭＴでは、次に、工程ＳＴ１が実行される。工程ＳＴ１では、処理容器１２の内部の圧力が第１圧力に設定された状態で、多層膜ＭＬのスパッタエッチングが実行される。このために、工程ＳＴ１では、ガスソース群４０の複数のガスソースのうち、選択されたガスソースから処理容器１２の内部に処理ガスが供給される。一例では、処理ガスは希ガス、及び炭化水素系ガスを含む。また、工程ＳＴ１では、排気装置５０が作動し、処理容器１２の内部の圧力が第１圧力に設定される。さらに、工程ＳＴ１では、第１の高周波が第１の高周波電源６２から上部電極３０に供給される。また、第２の高周波が第２の高周波電源６４から下部電極ＬＥに対して供給される。
工程ＳＴ１では、処理ガスのプラズマが生成され、マスクＭＫの開口から露出している部分において多層膜ＭＬがエッチングされる。工程ＳＴ１のスパッタエッチング中には、プラズマＰＬからのイオン又はラジカルといった活性種が多層膜ＭＬの中に進入して有機不純物と反応し、図４に示すように、気体を含む欠陥Ｄが形成されることがある。しかしながら、工程ＳＴ１の実行中の処理容器１２の内部の第１圧力は、比較的高い圧力であるので、欠陥Ｄの膨張は、多層膜ＭＬの剥がれ及び／又は割れが抑制される程度に抑えられる。また、工程ＳＴ１では、多層膜ＭＬのスパッタエッチングが進行するにつれて、欠陥Ｄ内に含まれる気体が多層膜ＭＬの中から徐々に漏洩する。
工程ＳＴ１では、図５に示すように、多層膜ＭＬはその膜厚方向において途中までエッチングされる。一実施形態では、工程ＳＴ１は、絶縁膜ＩＳ上の多層膜ＭＬの膜厚が３１ｎｍ以下になるまで実行される。多層膜ＭＬの膜厚が３１ｎｍ以下になるまでエッチングされることで、欠陥Ｄ内の気体が多層膜ＭＬの中から漏洩しやすくなり、欠陥Ｄ内の圧力が低下する。したがって、多層膜ＭＬの剥がれ及び／又は割れを更に抑制することが可能となる。
以下に、工程ＳＴ１における各種条件を例示する。
・処理容器内部の圧力：１５ｍＴｏｒｒ（２Ｐａ）以上
・処理ガス
ＣＨ4ガス：５ｓｃｃｍ〜１００ｓｃｃｍ
Ｎｅガス：５０ｓｃｃｍ〜１０００ｓｃｃｍ
・第１の高周波の電力：１００Ｗ〜１０００Ｗ
・第２の高周波の電力：２００Ｗ〜２０００Ｗ
方法ＭＴでは、次いで工程ＳＴ２が実行される。工程ＳＴ２では、処理容器１２の内部の圧力が第２圧力に設定された状態で、多層膜ＭＬのスパッタエッチングが実行される。このために、工程ＳＴ２では、ガスソース群４０の複数のガスソースのうち、選択されたガスソースから処理容器１２の内部に処理ガスが供給される。一例では、処理ガスは希ガス、及び炭化水素系ガスを含む。また、排気装置５０が作動し、処理容器１２の内部の圧力が第２圧力に設定される。さらに、工程ＳＴ２では、プラズマ生成のための第１の高周波が第１の高周波電源６２から上部電極３０に供給される。また、バイアスのための第２の高周波が第２の高周波電源６４から下部電極ＬＥに対して供給される。
工程ＳＴ２では、処理ガスのプラズマが生成され、マスクＭＫの開口から露出している部分において多層膜ＭＬがエッチングされる。この工程ＳＴ２は、図６に示すように、絶縁膜ＩＳの表面が露出するまで実行される。
工程ＳＴ２の実行中の処理容器１２の内部の第２圧力は、比較的低い圧力であるが、先に実行された工程ＳＴ１により、欠陥Ｄ内の気体は減少している。故に、工程ＳＴ２の実行中の低圧条件下においても多層膜ＭＬの剥がれ及び／又は割れが抑制される。
また、第２圧力は第１圧力に比べて低いので、工程ＳＴ１において多層膜ＭＬに入射するイオンのエネルギーに比べ、工程ＳＴ２において多層膜ＭＬに入射するイオンのエネルギーは大きくなる。また、工程ＳＴ２における多層膜ＭＬへのイオンの入射角は、工程ＳＴ１における多層膜ＭＬへのイオンの入射角よりも狭くなる。したがって、工程ＳＴ２では、高いエッチングレートが得られ、多層膜ＭＬの積層方向に対して高い異方性をもったエッチングが可能となる。
以下に、工程ＳＴ２における各種条件を例示する。
・処理容器内圧力：１０ｍＴｏｒｒ（１．３３３Ｐａ）以下
・処理ガス
ＣＨ４ガス：５ｓｃｃｍ〜１００ｓｃｃｍ
Ｎｅガス：５０ｓｃｃｍ〜１０００ｓｃｃｍ
・第１の高周波の電力：１００Ｗ〜１０００Ｗ
・第２の高周波の電力：２００Ｗ〜２０００Ｗ
以上、実施形態について説明してきたが、上述した実施形態に限定されることなく種々の変形態様を構成可能である。例えば、方法ＭＴの実施には、誘導結合型のプラズマ処理装置、又は、マイクロ波といった表面波によってプラズマを生成するプラズマ処理装置のように、任意のプラズマ処理装置を用いることが可能である。
以下では、方法ＭＴの効果を確認するために行った実験について説明する。なお、本発明は以下に説明する実験に限定されるものではない。
実験においては、図２に示すウエハＷと同じ構造のサンプルＮｏ．１〜サンプルＮｏ．２３を準備した。即ち、各サンプルでは、基板ＳＢはＳｉ製であり、絶縁膜ＩＳはＳｉＯ２製であった。また、各サンプルでは、第１層Ｌ１はＴａ製であり、その厚さは５ｎｍであった。第２層Ｌ２はＲｕ製であり、その厚さは５ｎｍであった。第３層Ｌ３は製であり、その厚さは１０ｎｍであった。第４層Ｌ４はＰｔ製であり、その厚さは５ｎｍであった。第５層Ｌ５は、６層のＰｔ薄膜と６層のＣｏ薄膜が交互に積層された構造を有し、各Ｐｔ薄膜の厚さは０．３ｎｍであり、各Ｃｏ薄膜の厚さは０．５ｎｍであった。第５層Ｌ５の総厚は、４．８ｎｍであった。第６層Ｌ６はＣｏ製であり、その厚さは０．５ｎｍであった。第７層Ｌ７はＲｕ製であり、その厚さは０．９ｎｍであった。第８層Ｌ８は、２層のＰｔ薄膜と２層のＣｏ薄膜が交互に積層された構造を有し、各Ｐｔ薄膜の厚さは０．３ｎｍであり、各Ｃｏ薄膜の厚さは０．５ｎｍであった。第８層Ｌ８の総厚は１．６ｎｍであった。第９層Ｌ９はＣｏ製であり、その厚さは０．５ｎｍであった。第１０層Ｌ１０はＴａ製であり、その厚さは０．４ｎｍであった。第１１層Ｌ１１はＣｏＦｅＢ製であり、その厚さは１．２ｎｍであった。第１２層Ｌ１２はＭｇＯ製であり、その厚さは１．３ｎｍであった。第１３層Ｌ１３はＣｏＦｅＢ製であり、その厚さは１．６ｎｍであった。第１４層Ｌ１４はＴａ製であり、その厚さは５ｎｍであった。また、第１５層Ｌ１５はＲｕ製であり、その厚さは５ｎｍであった。
この実験では、各サンプルに対するスパッタエッチングを、図３に示すプラズマ処理装置１０を用いて実行した。スパッタエッチングでは、処理ガスとして、メタンガス及び希ガスの混合ガスを用いた。図７の表に、実験における他の諸条件を示す。この表において、左から二つ目の列は、各サンプルのスパッタエッチング中の処理容器１２の内部の圧力を示している。この表の左から二つ目の列における「１５／１０」との表記は、工程ＳＴ１の実行中の処理容器１２の内部の圧力が１５ｍＴｏｒｒであり、工程ＳＴ２の実行中の処理容器１２の内部の圧力が１０ｍＴｏｒｒであったことを示している。また、この表において、左から三つ目の列は、各サンプルのスパッタエッチングを行った時間を示している。この表の左から三つ目の列における「Ａ／Ｂ」との表記は、工程ＳＴ１がＡ秒間行われ、工程ＳＴ２がＢ秒間行われたことを示している。また、この表において、左から四つ目の列は、各サンプルのスパッタエッチング時の第１の高周波の電力及び第２の高周波の電力を示している。この表の左から四つ目の列の「２００／８００」との表記は、第１の高周波の電力が２００Ｗであり、第２の高周波の電力が８００Ｗであったことを示している。
図７の表に示すように、この実験では、サンプルＮｏ．１〜サンプルＮｏ．９のエッチングにおいては、処理容器１２の内部の圧力を低圧、即ち、１０ｍＴｏｒｒに設定した状態で、スパッタエッチングを実行した。また、サンプルＮｏ．１０〜サンプルＮｏ．２３のエッチングにおいては、処理容器１２の内部の圧力を高圧、即ち１５ｍＴｏｒｒに設定した状態でスパッタエッチングを行い、次いで、処理容器１２の内部の圧力を低圧、即ち１０ｍＴｏｒｒに設定した状態で、スパッタエッチングを更に実行した。
そして、処理後の各サンプルを光学顕微鏡を用いて観察し、多層膜の剥がれ及び割れが発生したか否かを判定した。判定結果を、図７の表の最右列に示す。図７の表の最右列において、「有」は多層膜に剥がれ又は割れが発生していたことを示しており、「無」は多層膜に剥がれ及び割れが発生していなかったことを示している。図７の表に示すように、サンプルＮｏ．１〜Ｎｏ．９のスパッタエッチングでは、高い確率で多層膜に剥がれ又は割れが発生していた。一方、サンプルＮｏ．１０〜サンプルＮｏ．２３のスパッタエッチングでは、多層膜に剥がれ及び割れが発生する確率が低かった。この結果から、処理容器１２の内部の圧力を高圧に設定した状態でスパッタエッチングを行い、次いで、処理容器１２の内部の圧力を低圧に設定した状態でスパッタエッチングを行うことにより、多層膜に剥がれ又は割れが発生することを抑制することが可能であることが確認された。
次いで、サンプルＮｏ．１〜サンプルＮｏ．２３の各々と同一の二つのサンプルを準備した。そして、準備した二つのサンプルに対して、プラズマ処理装置１０を用いてスパッタエッチングを行った。スパッタエッチングでは、処理ガスとしてメタンガス及びＮｅガスの混合ガスを用い、処理容器１２の内部の圧力を１０ｍＴｏｒｒに設定した。また、プラズマ発光分析エンドポイントモニタを用いて、スパッタエッチング中にプラズマが発する種々の波長の光の強度を計測した。
図８及び図９は、各サンプルのスパッタエッチング中の各種波長の光の強度（発光強度）の時間変化を示したグラフである。図８及び図９に示すグラフにおいて、横軸はスパッタエッチングの開始時点（０秒）からの経過時間を示しており、縦軸は発光強度を示している。
図８及び図９のグラフ中の波長２８５ｎｍは、Ｔａ及びＭｇがエッチングされているときに計測される光の波長である。波長２８５ｎｍの発光強度がピーク強度となった時点は、Ｍｇを含む第１２層Ｌ１２までエッチングが進行していたことを示している。また、波長３４５ｎｍは、Ｃｏがエッチングされているときに計測される光の波長である。波長３４５ｎｍの発光強度がピーク強度となった時点は、第６層Ｌ６〜第８層Ｌ８の中間までエッチングが進行していたことを示している。第６層Ｌ６〜第８層Ｌ８の中間と絶縁膜ＩＳとの間の距離は約３１ｎｍである。また、図８及び図９に示すように、波長３４５ｎｍの発光がピーク強度となった時点よりも前の期間に、各波長の発光が大きな変動を有していた。このような変動は、多層膜に剥がれ又は割れが生じたときに観察される。一方、波長３４５ｎｍの発光がピーク強度となった時点以降の期間では、このような変動は観察されなかった。したがって、膜厚が３１ｎｍ以下になるまで比較的高圧の条件下で多層膜のスパッタエッチングを行い、しかる後に低圧の条件下で当該多層膜を更にエッチングすることで、多層膜の剥がれ及び割れを更に抑制することが可能であることが確認された。
１０…プラズマ処理装置、１２…処理容器、３０…上部電極、ＰＤ…載置台、ＬＥ…下部電極、ＥＳＣ…静電チャック、４０…ガスソース群、４２…バルブ群、４４…流量制御器群、５０…排気装置、６２…第１の高周波電源、６４…第２の高周波電源、Ｃｎｔ…制御部、Ｗ…ウエハ、ＳＢ…基板、ＩＳ…絶縁膜、ＭＬ…多層膜、ＭＫ…マスク、ＰＬ…プラズマ、Ｄ…欠陥。

Claims (7)

  1. プラズマ処理装置を用いて被処理体の多層膜をエッチングする方法であって、
    前記被処理体は、金属磁性材料から形成された層を含む多層膜、及び前記多層膜上に設けられたマスクを有し、該方法は、
    前記プラズマ処理装置の処理容器の内部の圧力が第１圧力に設定された状態で、前記多層膜に対しスパッタエッチングを実行する第１工程と、
    前記処理容器の内部の圧力が前記第１圧力より低い第２圧力に設定された状態で、前記第１工程で処理された前記多層膜に対しスパッタエッチングを実行する第２工程と、
    を含む方法。
  2. 前記第１圧力は２Ｐａ以上の圧力である、請求項１に記載の方法。
  3. 前記第２圧力は１．３３３Ｐａ以下の圧力である、請求項１又は２に記載の方法。
  4. 前記被処理体は絶縁膜を有し、該絶縁膜は、酸化シリコン、又は窒化シリコンから構成され、前記多層膜は、前記絶縁膜上に設けられている、請求項１〜３の何れか一項に記載の方法。
  5. 前記第１工程は、前記多層膜の膜厚が３１ｎｍ以下になるまで実行される、請求項４に記載の方法。
  6. 前記多層膜は、Ｒｕ、Ｔａ、Ｐｔ、Ｐｄ、Ｔｉ、Ｍｇ、Ａｌ、Ａｇ、Ａｕ、Ｃｕ、Ｗ、Ｃｏ、Ｆｅ、及びＮｉより選択される２種以上の金属を含む、請求項１〜５の何れか一項に記載の方法。
  7. 前記処理容器内には、下部電極を含む載置台が設けられており、
    前記第１工程において、前記被処理体が前記載置台上に置かれた状態で、前記下部電極にバイアスのための高周波が供給される、
    請求項１〜６の何れか一項に記載の方法。
JP2015149273A 2015-07-29 2015-07-29 多層膜をエッチングする方法 Pending JP2017033982A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2015149273A JP2017033982A (ja) 2015-07-29 2015-07-29 多層膜をエッチングする方法
US15/740,394 US10790152B2 (en) 2015-07-29 2016-07-15 Method for etching multilayer film
PCT/JP2016/071053 WO2017018256A1 (ja) 2015-07-29 2016-07-15 多層膜をエッチングする方法
KR1020187001774A KR102612169B1 (ko) 2015-07-29 2016-07-15 다층막을 에칭하는 방법
CN201680038175.9A CN107710391B (zh) 2015-07-29 2016-07-15 对多层膜进行蚀刻的方法
TW105123666A TWI699455B (zh) 2015-07-29 2016-07-27 蝕刻多層膜之方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015149273A JP2017033982A (ja) 2015-07-29 2015-07-29 多層膜をエッチングする方法

Publications (1)

Publication Number Publication Date
JP2017033982A true JP2017033982A (ja) 2017-02-09

Family

ID=57885550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015149273A Pending JP2017033982A (ja) 2015-07-29 2015-07-29 多層膜をエッチングする方法

Country Status (6)

Country Link
US (1) US10790152B2 (ja)
JP (1) JP2017033982A (ja)
KR (1) KR102612169B1 (ja)
CN (1) CN107710391B (ja)
TW (1) TWI699455B (ja)
WO (1) WO2017018256A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018231695A1 (en) * 2017-06-13 2018-12-20 Tokyo Electron Limited Process for patterning a magnetic tunnel junction

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6948181B2 (ja) * 2017-08-01 2021-10-13 東京エレクトロン株式会社 多層膜をエッチングする方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0133621B1 (de) 1983-08-02 1988-03-30 Ibm Deutschland Gmbh Verfahren zum Trockenätzen von Kupfer und seine Verwendung
JPH0485928A (ja) * 1990-07-30 1992-03-18 Sony Corp ドライエッチング方法
US5460689A (en) * 1994-02-28 1995-10-24 Applied Materials, Inc. High pressure plasma treatment method and apparatus
US5846884A (en) * 1997-06-20 1998-12-08 Siemens Aktiengesellschaft Methods for metal etching with reduced sidewall build up during integrated circuit manufacturing
US6228754B1 (en) * 1999-01-05 2001-05-08 Advanced Micro Devices, Inc. Method for forming semiconductor seed layers by inert gas sputter etching
US20030099069A1 (en) * 2001-10-10 2003-05-29 Tdk Corporation Magnetic head, method of manufacturing same, and head suspension assembly
JP4122197B2 (ja) * 2002-08-30 2008-07-23 富士通株式会社 半導体装置の製造方法
US7517801B1 (en) * 2003-12-23 2009-04-14 Lam Research Corporation Method for selectivity control in a plasma processing system
US20070074968A1 (en) * 2005-09-30 2007-04-05 Mirko Vukovic ICP source for iPVD for uniform plasma in combination high pressure deposition and low pressure etch process
JP5064707B2 (ja) * 2006-03-30 2012-10-31 東京エレクトロン株式会社 プラズマ処理装置
US20080316628A1 (en) * 2007-06-25 2008-12-25 Nisca Corporation Density filter, method of forming the density filter and apparatus thereof
JPWO2009084445A1 (ja) * 2007-12-27 2011-05-19 キヤノンアネルバ株式会社 ドライエッチング方法、磁気抵抗効果素子とその製造方法及び製造装置
KR20130060010A (ko) * 2011-11-29 2013-06-07 한국전자통신연구원 다층 박막 증착 장치
CN102569032B (zh) * 2012-01-16 2014-05-28 中国科学院上海微系统与信息技术研究所 多层金属化薄膜叠加制作电感元件的方法
JP5567087B2 (ja) * 2012-09-20 2014-08-06 株式会社東芝 半導体装置の製造方法
CN103668092B (zh) * 2012-09-24 2016-03-02 中国科学院大连化学物理研究所 一种等离子体辅助磁控溅射沉积方法
JP5680045B2 (ja) * 2012-11-14 2015-03-04 株式会社東芝 磁気抵抗素子及び磁気メモリ
JP5883772B2 (ja) * 2012-11-27 2016-03-15 株式会社日立ハイテクノロジーズ プラズマ処理方法
JP2014183184A (ja) * 2013-03-19 2014-09-29 Tokyo Electron Ltd コバルト及びパラジウムを含む膜をエッチングする方法
US8956882B1 (en) * 2013-09-12 2015-02-17 Kazuhiro Tomioka Method of manufacturing magnetoresistive element

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018231695A1 (en) * 2017-06-13 2018-12-20 Tokyo Electron Limited Process for patterning a magnetic tunnel junction

Also Published As

Publication number Publication date
WO2017018256A1 (ja) 2017-02-02
TWI699455B (zh) 2020-07-21
US20180190500A1 (en) 2018-07-05
US10790152B2 (en) 2020-09-29
CN107710391A (zh) 2018-02-16
KR102612169B1 (ko) 2023-12-08
CN107710391B (zh) 2020-12-25
TW201715085A (zh) 2017-05-01
KR20180034407A (ko) 2018-04-04

Similar Documents

Publication Publication Date Title
CN106206286B (zh) 蚀刻方法
US9837285B2 (en) Etching method
JP6396699B2 (ja) エッチング方法
JP6328524B2 (ja) エッチング方法
JP6529357B2 (ja) エッチング方法
TWI766866B (zh) 蝕刻方法
TWI420588B (zh) Plasma etching method
JP2017059750A (ja) 被処理体を処理する方法
JP2017010993A (ja) プラズマ処理方法
US7488689B2 (en) Plasma etching method
US20210327719A1 (en) Method for processing workpiece
WO2017018256A1 (ja) 多層膜をエッチングする方法
JP6670672B2 (ja) エッチング方法
JP6244402B2 (ja) 磁気抵抗素子の製造方法及び磁気抵抗素子の製造システム
JP6374781B2 (ja) プラズマ処理方法
US10181559B2 (en) Etching method
US10825688B2 (en) Method for etching copper layer
TW202205348A (zh) 邊緣環及電漿處理裝置
CN111201588A (zh) 蚀刻方法
JP2010166092A (ja) プラズマエッチング方法