TW201443993A - 含鈷及鈀之膜之蝕刻方法 - Google Patents

含鈷及鈀之膜之蝕刻方法 Download PDF

Info

Publication number
TW201443993A
TW201443993A TW103110181A TW103110181A TW201443993A TW 201443993 A TW201443993 A TW 201443993A TW 103110181 A TW103110181 A TW 103110181A TW 103110181 A TW103110181 A TW 103110181A TW 201443993 A TW201443993 A TW 201443993A
Authority
TW
Taiwan
Prior art keywords
gas
film
temperature
program
plasma
Prior art date
Application number
TW103110181A
Other languages
English (en)
Other versions
TWI591722B (zh
Inventor
Eiichi Nishimura
Masato Kushibiki
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201443993A publication Critical patent/TW201443993A/zh
Application granted granted Critical
Publication of TWI591722B publication Critical patent/TWI591722B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Abstract

本發明旨在提供一種含鈷及鈀之膜之蝕刻方法。其中，在該膜上設有硬遮罩。此方法包含：程序a，藉由離子濺鍍蝕刻蝕刻該膜；程序b，使該被處理體暴露於含有鹵素元素之第1氣體之電漿中；程序c，使該被處理體暴露於含碳之第2氣體之電漿中；及程序d，使該被處理體暴露於含有稀有氣體之第3氣體之電漿中。此方法中，於程序a、程序b、及程序c內，設定載置該被處理體之載置台之溫度為10℃以下之第1溫度。且於程序d內，設定載置該被處理體之載置台之溫度為高於該第1溫度之第2溫度。

Description

含鈷及鈀之膜之蝕刻方法
本發明之各種面向及實施形態係關於含鈷及鈀之膜之蝕刻方法。
自以往，製造電子元件時，為蝕刻由半導體材料構成之膜，使用電漿蝕刻。電漿蝕刻中，被處理體暴露於處理氣體之電漿內，故可化學性地或物理性地蝕刻蝕刻對象之膜。
且電子元件有時亦具有難蝕刻材所構成之膜，需以電漿蝕刻使難蝕刻材料圖案成形。例如，專利文獻1中記載有一MRAM元件，作為難蝕刻材料之一種，具有含鈷(Co)及鈀(Pd)之膜(稱「CoPd膜」)。且同文獻中記載：產生含有碳氫化合物氣體及惰性氣體之混合氣體之電漿，設定CoPd膜之溫度在250℃以下，以偏壓電力將離子導入CoPd膜，藉此蝕刻CoPd膜。
【先前技術文獻】 【專利文獻】
【專利文獻1】日本特開2011-14881號公報
如專利文獻1所記載，CoPd膜因所謂離子濺鍍蝕刻圖案成形。然而，用於蝕刻CoPd膜之硬遮罩對CoPd膜之離子濺鍍蝕刻選擇性低。因此，專利文獻1所記載之蝕刻方法中，至CoPd膜蝕刻結束止之期間內，硬遮罩之側面之垂直性顯著降低。且以離子濺鍍蝕刻切削之膜之構成材料會再附著因硬遮罩及蝕刻形成之膜之側面。
因此，本技術領域中，需可抑制硬遮罩之側面之垂直性之劣化，同時蝕刻含鈷及鈀之膜，且去除再附著被處理體之沉積物。
一面向中，提供被處理體的含鈷及鈀之膜的蝕刻方法。在該膜上設有硬遮罩。此方法包含：(a)藉由離子濺鍍蝕刻蝕刻該膜之程序(以下稱「程序a」)；(b)在蝕刻該膜之程序後，使該被處理體暴露於含有鹵素元素之第1氣體之電漿中之程序(以下稱「程序b」)；(c)在使該被處理體暴露於該第1氣體之電漿中之程序後，使該被處理體暴露於含碳之第2氣體之電漿中之程序(以下稱「程序c」)；及(d)在使該被處理體暴露於該第2氣體之電漿中之程序後，使該被處理體暴露於含有稀有氣體之第3氣體之電漿中之程序(以下稱「程序d」)。
此方法中，於程序a、程序b、及程序c內，設定載置該被處理體之載置台之溫度為10℃以下之第1溫度。且於程序d內，設定載置該被處理體之載置台之溫度為高於該第1溫度之第2溫度。一形態中，亦可依序重複程序a~c，其後，不使被處理體暴露於大氣中，實施程序d。又，含鈷及鈀之膜可係交互設置鈷層及鈀層之多層膜，亦可係藉由使鈷及鈀合金化而構成之膜。以下，稱含鈷及鈀之膜為「CoPd膜」。
依上述一面向之方法中，於程序a，在設定為10℃以下之低溫之載置台上藉由離子濺鍍蝕刻切削CoPd膜。依在該溫度下之離子濺鍍蝕刻，可抑制硬遮罩之側面之垂直性之劣化。且此方法中，附著因硬遮罩及蝕刻形成之 膜之側面之沉積物於程序b被鹵素化，於程序c被處理體暴露於含碳之氣體之電漿中。藉此，即使設定載置台之溫度為10℃以下之溫度，亦可部分去除沉積物。又，經推測，可部分去除沉積物之理由係因於程序a及b設定載置台之溫度在10℃以下，故沉積物之結晶性低。且此方法中，在設定為相對較高溫之第2溫度之載置台上被處理體暴露於第3氣體之電漿中。藉此，亦可去除部分剩下的沉積物。
一形態中，第1溫度在-10℃以下。藉由在設定為該溫度之載置台上載置被處理體而實施程序a~c，可更抑制硬遮罩之側面之垂直性之劣化。
一形態中，第3氣體亦可更含有氫氣。程序c中被處理體暴露於含碳之氣體之電漿中，故在被處理體上可形成含碳之膜。藉由使第3氣體含有氫，亦可去除在被處理體上形成，含有碳之膜。
如以上說明，可抑制硬遮罩之側面之垂直性之劣化，同時蝕刻含鈷及鈀之膜，且可去除再附著被處理體之沉積物。
10‧‧‧電漿處理裝置
12‧‧‧處理容器
SG‧‧‧載置台
14‧‧‧基底
50‧‧‧靜電吸盤
26‧‧‧排氣裝置
32‧‧‧高頻電源(偏壓電力)
35‧‧‧高頻電源(電漿產生用高頻電力)
38‧‧‧噴淋頭
44‧‧‧氣體供給部
66‧‧‧控制部
100‧‧‧電漿處理裝置
110‧‧‧載置台
120‧‧‧氣體供給部
130‧‧‧排氣部
140‧‧‧高頻天線
150A、150B‧‧‧高頻電源
192‧‧‧處理容器
200‧‧‧控制部
300‧‧‧處理系統
321‧‧‧轉移腔室
PM1‧‧‧處理模組(電漿處理裝置10)
PM2‧‧‧處理模組(電漿處理裝置100)
W‧‧‧被處理體(晶圓)
CP‧‧‧CoPd膜
MT1‧‧‧方法
ST1~ST6‧‧‧程序
圖1係顯示具有含鈷及鈀之膜之被處理體之一例圖。
圖2係顯示依一實施形態之含鈷及鈀之膜之蝕刻方法之流程圖。
圖3係用來說明圖2所示之方法之各程序圖。
圖4係用來說明圖2所示之方法之各程序圖。
圖5係用來說明圖2所示之方法之各程序圖。
圖6係用來說明圖2所示之方法之各程序圖。
圖7係用來說明圖2所示之方法之各程序圖。
圖8係概略顯示依一實施形態之處理系統圖。
圖9係概略顯示依一實施形態之電漿處理裝置圖。
圖10係概略顯示依一實施形態之另一電漿處理裝置圖。
圖11係圖10所示之電漿處理裝置之高頻天線之俯視圖。
圖12(a)~(c)係顯示實驗例1、實驗例2、及比較實驗例1之結果圖。
圖13(a)~(c)係顯示實驗例3、比較實驗例2及3之結果圖。
以下，參照圖式詳細說明關於各種實施形態。又，各圖式中對同一或相當之部分賦予同一符號。
首先，說明關於可適用一實施形態之含鈷及鈀之膜(以下稱「CoPd膜」)之蝕刻方法之被處理體。圖1係顯示具有CoPd膜之被處理體之一例圖。圖1顯示用於製造MRAM元件之被處理體W之剖面。此被處理體(以下稱「晶圓」)W包含基板SB、下部電極層LE、固定層PL、第1磁性層MG1、絕緣層IL、第2磁性層MG2、CoPd膜CP、上部電極層UE、及硬遮罩HM。
下部電極層LE設在基板SB上，例如可以Ti(鈦)構成。於下部電極層LE上，設有固定層PL。固定層PL以反鐵磁體材料構成，例如，可以IrMn、或PtMn構成。在此固定層PL上，依序堆疊構成MTJ(磁穿隧接合)之第1磁性層MG1、絕緣層IL、第2磁性層MG2。第1磁性層MG1及第2磁性層MG2例如可以CoFeB構成。且絕緣層IL可以MgO或Al2O3構成。
在第2磁性層MG2上，設有CoPd膜CP。圖1所示之晶圓W之CoPd膜CP係藉由交互堆疊Co層及Pd層構成之多層膜。在此CoPd膜CP上，設有上部電極層UE。上部電極層UE可以例如Ru構成。且在上部電極層UE上，設有硬遮罩HM。硬遮罩HM係上部電極層UE及CoPd膜CP之蝕刻用遮罩，例如可以W(鎢)構成。又，硬遮罩HM亦可以Ta、TiN等構成。
以下，以圖1所示之晶圓W為其適用對象，舉例說明一實施形態之CoPd膜之蝕刻方法。圖2係顯示依一實施形態之含鈷及鈀之膜之蝕刻方法之流程 圖。以下，與圖2一齊參照圖3~圖7，同時說明圖2所示之方法MT1。圖3~圖7係用來說明圖2所示之方法之各程序圖。
方法MT1中，首先，實施程序ST1。程序ST1中，於電漿處理裝置之處理容器內，以離子濺鍍蝕刻蝕刻CoPd膜CP。程序ST1中，產生稀有氣體，例如氬氣之電漿，如圖3所示，以偏壓電力將電漿中之離子導入晶圓W。圖3中，描繪於箭頭之基端之圓表示離子。如此，程序ST1中，藉由將離子導入晶圓W，物理性地蝕刻CoPd膜CP。此程序ST1以載置晶圓W之載置台之溫度設定為10℃以下之第1溫度之狀態實施。一實施形態中，程序ST1之載置台之溫度亦可在-10℃以下。
又，上部電極層UE之蝕刻亦可與CoPd膜CP之蝕刻相同地實行，因此，首次實施之程序ST1亦可兼蝕刻上部電極層UE。
依程序ST1蝕刻CoPd膜CP後，如圖4所示，自該膜CP切削之物質成為沉積物DF，附著硬遮罩HM之表面，上部電極層UE之側面，及因蝕刻形成之CoPd膜CP之側面。方法MT1中，為部分去除於程序ST1形成之沉積物DF，如圖2所示，實施程序ST2及程序ST3。
程序ST2中，在電漿處理裝置之處理容器內使晶圓W暴露於第1氣體之電漿。此第1氣體可含有鹵素元素。例如，第1氣體可含有NF3氣體。此程序ST2亦以載置晶圓W之載置台之溫度設定為10℃以下之第1溫度之狀態實施。一實施形態中，程序ST2之載置台之溫度亦可在-10℃以下。
此外，第1氣體為抑制硬遮罩HM之蝕刻，亦可含有碳。例如，第1氣體可含有甲烷氣體。藉此，於硬遮罩HM之表面形成以碳為基礎之保護膜，可抑制硬遮罩HM之蝕刻。
實施程序ST2後，如圖5所示，產生鹵素元素，或含有鹵素元素之分子之活性種，沉積物DF暴露於該活性種。圖5中，描繪於箭頭之基端之圓表示 活性種。此程序ST2之結果，沉積物DF被鹵素化，如圖6所示，沉積物DF變化為經鹵素化之沉積物DFX。
如圖2所示，方法MT1中，接著實施程序ST3。程序ST3中，於電漿處理裝置之處理容器內晶圓W暴露在第2氣體之電漿中。此第2氣體可含有碳。例如，第2氣體可含有甲烷氣體。又，第2氣體亦可不含有甲烷氣體，代之以CHF3、CH2F2、CH3F、C4F6之CXFY、CO、或CO2之其他氣體，或是除甲烷氣體之外，更含有CHF3、CH2F2、CH3F、C4F6之CXFY、CO、或CO2之其他氣體。此程序ST3亦以載置晶圓W之載置台之溫度設定為10℃以下之第1溫度之狀態實施。一實施形態中，程序ST3之載置台之溫度亦可在-10℃以下。
一實施形態中，第2氣體更亦可含有氫氣。如上述，第2氣體含有碳，故於晶圓W之表面可形成以碳為基礎之膜。然而，碳之量若過剩，即會過剩地形成膜。藉由於第2氣體添加氫氣可稀釋第2氣體中之碳，故可抑制膜過剩地形成。
實施程序ST3後，如圖6所示，產生碳、或含碳之分子之活性種，沉積物DFX暴露於該活性種。圖6中，描繪於箭頭之基端之圓表示活性種。此程序ST3之結果，可部分去除沉積物DFX。
回到圖1，一實施形態之方法MT1中，於程序ST4，判定是否滿足結束條件。結束條件係例如重複程序ST1~ST3之週期之上限次數。未滿足此結束條件時，再自程序ST1進行處理。另一方面，滿足結束條件時，方法MT1轉移至用來去除部分剩下的沉積物之處理。
一實施形態中，重複程序ST1~ST3之週期後，為於另一電漿處理裝置之處理容器內更進一步處理晶圓W，經由真空搬運系搬運晶圓W至該另一電漿處理裝置(程序ST5)。程序ST1~程序ST3在10℃以下之低溫實施，故 若在大氣中搬運晶圓W，晶圓W可能結露。另一方面，經由真空搬運系搬運晶圓W，藉此可防止晶圓W結露。
接著，方法MT1中，實施程序ST6。程序ST6中，於上述之另一電漿處理裝置之處理容器內，暴露晶圓W於第3氣體之電漿。此第3氣體可含有氬氣之稀有氣體。此程序ST6中，設定載置晶圓W之載置台之溫度為高於第1溫度之第2溫度。第2溫度宜在100℃以上，亦可為200℃。
一實施形態中，第3氣體亦可含有氫氣。如上述，於晶圓W之表面，可能殘存於前述程序使用之以碳為基礎之膜。藉由於第3氣體添加氫氣，可去除以碳為基礎之膜。
且一實施形態中，程序ST6不使用用來將離子導入晶圓W之偏壓電力。亦即，程序ST6亦可以無偏壓狀態實施。程序ST6在相對較高溫化下實施，故藉由以無偏壓狀態實施程序ST6，可抑制對晶圓W之表面或硬遮罩HM之損害。
實施此程序ST6後，晶圓W之表面暴露於稀有氣體原子之活性種中，或是，此外更暴露於氫之活性種中。藉此，去除附著晶圓W之表面之沉積物DFX。其結果，如圖7所示，獲得經蝕刻之CoPd膜CP。
如上述，方法MT1之程序ST1中，設定載置台之溫度為10℃以下之第1溫度。依在該第1溫度之下之離子濺鍍蝕刻，可抑制硬遮罩HM之蝕刻，故可抑制硬遮罩HM之側面之垂直性之劣化。且若第1溫度在-10℃以下，可更抑制硬遮罩HM之側面之垂直性之劣化。
且方法MT1中，沉積物DF於程序ST2被鹵素化，於程序ST3暴露晶圓W於含碳之第2氣體之電漿中。藉此，即使設定載置台之溫度為10℃以下之溫度，亦可部分去除沉積物DF。經推測，可部分去除沉積物DF之理由係因於程序ST1及ST2設定載置台之溫度在10℃以下，故可降低沉積物DF(或DFX) 之結晶性。且經推測，沉積物DF因被鹵素化，呈易於形成含碳之分子與錯合物之狀態。經推測，藉此，即使設定載置台之溫度為第1溫度，亦可去除沉積物DF。
且方法MT1之程序ST6中，為去除部分剩下的沉積物，在設定為相對較高溫之第2溫度之載置台上載置晶圓W，進行處理。藉此，可去除低溫下之程序ST1~ST3之處理中部分剩下的沉積物。
以下，說明關於可用於實施方法MT1之處理系統。圖8係概略顯示依一實施形態之處理系統圖。圖8所示之處理系統300包含載置台322a~322d、收納容器324a~324d、裝載機模組LM、真空預備腔室LL1、LL2、處理模組PM1、PM2、PM3、及轉移腔室321。
載置台322a~322d沿裝載機模組LM之一緣排列。在此等載置台322a~322d之上，分別載置收納容器324a~324d。於收納容器324a~324d內，收納晶圓W。
於裝載機模組LM內，設有搬運機械臂Rb1。搬運機械臂Rb1將收納於任一收納容器324a~324d之晶圓W取出，搬運該晶圓W至真空預備腔室LL1或LL2。
真空預備腔室LL1及LL2沿裝載機模組LM之另一一緣設置，構成預備減壓室。真空預備腔室LL1及LL2經由閘閥分別連接轉移腔室321。
轉移腔室321係可減壓之腔室，於該腔室內設有另一搬運機械臂Rb2。藉由使用此轉移腔室321內之搬運機械臂Rb2，可進行方法MT1之程序ST5，亦即在真空環境下搬運晶圓W。
處理模組PM1~PM2經由對應之閘閥分別連接轉移腔室321。搬運機械臂Rb2自真空預備腔室LL1或LL2取出晶圓W，依序搬運至處理模組PM1、 及PM2。處理系統300之處理模組PM1係電漿處理裝置，可實施程序ST1~ST3。且處理系統300之處理模組PM2係電漿處理裝置，可實施程序ST6。
圖9係概略顯示依一實施形態之電漿處理裝置圖。圖9概略顯示電漿處理裝置10之剖面構造。圖9所示之電漿處理裝置10可用作為處理系統300之處理模組PM1。
電漿處理裝置10包含處理容器12。處理容器12呈略圓筒形狀，作為其內部空間區劃處理空間S。電漿處理裝置10於處理容器12內，包含載置台SG。載置台SG包含略圓板形狀之基底14及靜電吸盤50。基底14設於處理空間S之下方。基底14係例如鋁製，構成下部電極。基底14具有對後述之靜電吸盤50吸熱，冷卻靜電吸盤50之功能。
於基底14之內部，形成冷媒流路15，冷媒流路15連接冷媒入口配管、冷媒出口配管。又，於冷媒流路15之中使用急冷器單元令適當之冷媒，例如冷卻水等循環，藉此可控制基底14及靜電吸盤50為既定之溫度。
且電漿處理裝置10更包含筒狀固持部16及筒狀支持部17。筒狀固持部16連接基底14之側面及底面之緣部，固持基底14。筒狀支持部17自處理容器12之底部沿垂直方向延伸，隔著筒狀固持部16支持基底14。電漿處理裝置10更包含載置於此筒狀固持部16之上表面之聚焦環18。聚焦環18可以例如矽或石英構成。
在處理容器12之側壁與筒狀支持部17之間，形成排氣路20。於排氣路20之入口或其途中，安裝緩衝板22。且於排氣路20之底部，設有排氣口24。排氣口24由嵌入處理容器12之底部之排氣管28區劃。此排氣管28連接排氣裝置26。排氣裝置26具有真空泵，可減壓處理容器12內之處理空間S至既定之真空度。且於處理容器12之側壁，安裝使晶圓W之送入送出口開合之閘閥30。
基底14經由匹配器34電性連接產生離子導入用高頻偏壓電源之高頻電源32。高頻電源32對下部電極，亦即基底14施加例如400KHz之高頻偏壓電力。
電漿處理裝置10更於其中具有噴淋頭38。噴淋頭38設於處理空間S之上方。噴淋頭38包含電極板40及電極支持體42。
電極板40係呈略圓板形狀之導電性板，構成上部電極。電極板40經由匹配器36電性連接電漿產生用高頻電源35。第1高頻電源35對電極板40施加例如60MHz高頻電力。藉由高頻電源32及高頻電源35分別對基底14及電極板40賦予高頻電力後，即可於基底14與電極板40之間之空間，亦即處理空間S形成高頻電場。
於電極板40，形成複數之氣體通氣孔40h。電極板40以可裝卸之方式由電極支持體42支持。於電極支持體42之內部，設有緩衝器室42a。電漿處理裝置10更包含氣體供給部44，緩衝器室42a之氣體導入口25經由氣體供給導管46連接氣體供給部44。氣體供給部44對處理空間S供給處理氣體。氣體供給部44可供給複數種之氣體。一實施形態中，氣體供給部44可選擇性地經由氣體供給導管46對噴淋頭38供給氬氣、氫(H2)氣、甲烷氣體、及NF3氣體。
於電極支持體42，形成分別延續複數之氣體通氣孔40h之複數之孔，該複數之孔連通緩衝器室42a。因此，可經由緩衝器室42a、氣體通氣孔40h，對處理空間S供給由氣體供給部44供給之氣體。
一實施形態中，於處理容器12之頂棚部，設有呈環狀或同心狀延伸之磁場形成機構48。此磁場形成機構48具有可輕易在處理空間S中開始高頻放電(電漿點火)，穩定維持放電之功能。
一實施形態中，於基底14之上表面設有靜電吸盤50。此靜電吸盤50包含電極52、以及一對絕緣膜54a及54b。絕緣膜54a及54b以陶瓷等絕緣體形成。電極52係導電膜，設在絕緣膜54a與絕緣膜54b之間。此電極52經由開關SW連接直流電源56。自直流電源56對電極52賦予直流電壓後，產生庫倫力，以該庫倫力在靜電吸盤50上吸附固持晶圓W。於靜電吸盤50之內部，埋入作為加熱元件之加熱器53，可加熱晶圓W至既定溫度。加熱器53經由配線連接加熱器電源。
電漿處理裝置10更包含氣體供給線58及60、以及傳熱氣體供給部62及64。傳熱氣體供給部62連接氣體供給線58。此氣體供給線58延伸至靜電吸盤50之上表面，於該上表面之中央部分呈環狀延伸。傳熱氣體供給部62對靜電吸盤50之上表面與晶圓W之間供給例如氦氣之傳熱氣體。且傳熱氣體供給部64連接氣體供給線60。氣體供給線60延伸至靜電吸盤50之上表面，於該上表面呈環狀延伸，俾包圍氣體供給線58。傳熱氣體供給部64對靜電吸盤50之上表面與晶圓W之間供給例如氦氣之傳熱氣體。
一實施形態中，電漿處理裝置10更包含控制部66。此控制部66連接排氣裝置26、開關SW、高頻電源32、匹配器34、高頻電源35、匹配器36、氣體供給部44、以及傳熱氣體供給部62及64。控制部66分別對排氣裝置26、開關SW、高頻電源32、匹配器34、高頻電源35、匹配器36、氣體供給部44、以及、傳熱氣體供給部62及64送出控制信號。藉由來自控制部66之控制信號，控制以排氣裝置26排氣、使開關SW開合、自高頻電源32供給高頻偏壓電力、調整匹配器34之阻抗、自高頻電源35供給高頻電力、調整匹配器36之阻抗、以氣體供給部44供給處理氣體、分別以傳熱氣體供給部62及64供給傳熱氣體。
此電漿處理裝置10中，自氣體供給部44對處理空間S供給氬氣，激發該氣體，藉此，可實施程序ST1。又，程序ST1中使用之氣體亦可係氬氣以外之其他稀有氣體，亦可係稀有氣體以外之氣體。且自氣體供給部44對處理空間S供給NF3氣體，激發該氣體，藉此可實施程序ST2。又，程序ST2中， 亦可使用代替NF3之其他含鹵素氣體。且程序ST2中，亦可對處理空間S供給甲烷氣體之含碳之氣體，及/或氬氣之稀有氣體。且電漿處理裝置10中，自氣體供給部44對處理空間S供給甲烷氣體，激發該氣體，藉此可實施程序ST3。又，程序ST3中，亦可使用含碳之其他氣體，且對處理空間S所供給之氣體中亦可含有氫氣。
接著，參照圖10及圖11。圖10係概略顯示依一實施形態之另一電漿處理裝置圖。圖11係圖10所示之電漿處理裝置之高頻天線之俯視圖。圖10所示之電漿處理裝置100可用作為處理系統300之處理模組PM2。
電漿處理裝置100包含金屬製(例如鋁製)呈筒狀(例如圓筒狀)形成之處理容器192。處理容器192於其內部區劃空間S100。
於處理容器192之底部，設有用來載置晶圓W之載置台110。載置台110以鋁等構成，呈略柱狀(例如圓柱狀)成形。又，載置台110中，因應所需可設置以庫倫力吸附固持晶圓W之靜電吸盤、加熱器或冷媒流路等之溫度調整機構等各種功能。
於處理容器192之頂棚部，設有例如以石英玻璃或陶瓷等構成之板狀介電體194，俾與載置台110對向。例如，板狀介電體194呈圓板狀形成，氣密地進行安裝，俾封閉形成於處理容器192之頂棚部之開口。
處理容器192連接氣體供給部120。氣體供給部120對空間S100供給氣體。具體而言，氣體供給部120供給氬氣。又，氣體供給部120亦可不供給氬氣，代之以其他稀有氣體。且氣體供給部120於一實施形態中，除稀有氣體外亦更可對空間S100供給氫(H2)氣。
處理容器192之底部經由排氣管132連接使處理容器192內之氛圍排出之排氣部130。排氣部130以例如真空泵構成，可使處理容器192內減壓至既定之壓力。
於處理容器192之側壁部形成晶圓送出入口134，於晶圓送出入口134設有閘閥136。例如送入晶圓W時，閘閥136開啟，在處理容器192內之載置台110上載置晶圓W，關閉閘閥136，進行晶圓W之處理。
於處理容器192之頂棚部，在板狀介電體194之上側面(外側面)配置平面狀之高頻天線140，與包覆高頻天線140之屏蔽構件160。高頻天線140可大致區別為配置於板狀介電體194之中央部之內側天線元件142A，與配置成包圍其外周之外側天線元件142B。天線元件142A、142B分別可以例如銅、鋁、不鏽鋼等導體構成，呈渦卷線圈狀般形成。
天線元件142A、142B皆由複數之夾持體144夾持而呈一體。各夾持體144例如圖11所示呈棒狀形成，呈放射狀配置此等夾持體144，俾自內側天線元件142A之中央附近朝外側天線元件142B之外側延伸。圖11係以3個夾持體144夾持各天線元件142A、142B時之具體例。
屏蔽構件160包含設於各天線元件142A、142B之間而包圍內側天線元件142A之筒狀之內側屏蔽壁162A，與設置成包圍外側天線元件142B之筒狀之外側屏蔽壁162B。藉此，板狀介電體194之上側面分為內側屏蔽壁162A之內側之中央部(中央區)，與各屏蔽壁162A、162B之間之周緣部(周緣區)。
在內側天線元件142A上，設置圓板狀之內側屏蔽板164A，俾封閉內側屏蔽壁162A之開口。在外側天線元件142B上，設置甜甜圈板狀之外側屏蔽板164B，俾封閉各屏蔽壁162A、162B之間之開口。且內側屏蔽板164A、外側屏蔽板164B分別可以致動器168A、168B調整高度。
天線元件142A、142B分別連接高頻電源150A、150B。藉此，可對天線元件142A、142B施加相同頻率或不同頻率之高頻。自高頻電源150A對內側天線元件142A以既定之功率供給既定之頻率(例如40MHz)之高頻後，即 可藉由形成於處理容器192內之感應磁場，激發導入處理容器192內之氣體，於晶圓W上之中央部產生甜甜圈型之電漿。
且自高頻電源150B對外側天線元件142B以既定之功率供給既定之頻率(例如60MHz)之高頻後，即可藉由形成於處理容器192內之感應磁場，激發導入處理容器192內之氣體，於晶圓W上之周緣部產生另一甜甜圈型之電漿。
電漿處理裝置100更包含控制部200。以此控制部200控制電漿處理裝置100各部。控制部200可依所希望之程序處理配方控制電漿處理裝置100各部，俾於電漿處理裝置100實行所希望之處理。
於此電漿處理裝置100實施程序S6時，自氣體供給部120對空間S100供給含有稀有氣體之第3氣體，對天線元件142A、142B供給電力，於空間S100內形成感應磁場。藉此，於空間S100內激發第3氣體，產生電漿。晶圓W暴露於此電漿中之活性種中，藉此，去除附著晶圓W之沉積物。
以下，說明關於為評價方法MT1進行之實驗例。以下說明之實驗例使用處理系統300進行。
[實驗例1、實驗例2、及比較實驗例1]
實驗例1及2中，使用處理系統300實施方法MT1之程序ST1~ST3之週期。於實驗例1及2使用之晶圓W呈圖1所示之構造，包含20nm厚之CoPd膜CP、5nm厚之Ru所構成之上部電極層UE、100nm厚之W(鎢)所構成之硬遮罩HM。實驗例1中，設定載置台之溫度為10℃，重複包含以下所示之條件之程序ST1~ST3之週期8次。
[實驗例1之程序ST1之條件]
處理容器內壓力：10mTorr(1.333Pa)
高頻電源35之高頻電力：60MHz，300W
高頻電源32之高頻偏壓電力：400kHz，300W
氫氣：410sccm
CH4氣體：30sccm
SiF4氣體：10sccm
處理時間：30秒
[實驗例1之程序ST2之條件]
處理容器內壓力：10mTorr(1.333Pa)
高頻電源35之高頻電力：60MHz，300W
高頻電源32之高頻偏壓電力：400kHz，0W
CH4氣體：50sccm
NF3氣體：50sccm
SF6氣體：350sccm
處理時間：10秒
[實驗例1之程序ST3之條件]
處理容器內壓力：10mTorr(1.333Pa)
高頻電源35之高頻電力：60MHz，300W
高頻電源32之高頻偏壓電力：400kHz，300W
氬氣：100sccm
氫氣：320sccm
CH4氣體：30sccm
處理時間：30秒
實驗例2中，設定載置台之溫度為-10℃，重複包含以下所示之條件之程序ST1~ST3之週期10次。
[實驗例2之程序ST1之條件]
處理容器內壓力：10mTorr(1.333Pa)
高頻電源35之高頻電力：60MHz，300W
高頻電源32之高頻偏壓電力：400kHz，500W
氫氣：410sccm
CH4氣體：30sccm
SiF4氣體：10sccm
處理時間：30秒
[實驗例2之程序ST2之條件]
處理容器內壓力：10mTorr(1.333Pa)
高頻電源35之高頻電力：60MHz，300W
高頻電源32之高頻偏壓電力：400kHz，0W
氬氣：350sccm
CH4氣體：50sccm
NF3氣體：50sccm
處理時間：20秒
[實驗例2之程序ST3之條件]
處理容器內壓力：10mTorr(1.333Pa)
高頻電源35之高頻電力：60MHz，300W
高頻電源32之高頻偏壓電力：400kHz，500W
氬氣：100sccm
氫氣：320sccm
CH4氣體：30sccm
處理時間：20秒
且做為比較實驗例1，設定載置台之溫度為60℃，對與實驗例1及2相同之晶圓W，進行以下所示之條件之電漿處理。
[比較實驗例1之電漿處理條件]
處理容器內壓力：30mTorr(4Pa)
高頻電源35之高頻電力：60MHz，800W
高頻電源32之高頻偏壓電力：400kHz，1000W
CO2氣體：80sccm
CH4氣體：70sccm
處理時間：150秒
以實驗例1、實驗例2、及比較實驗例1之上述之處理條件蝕刻CoPd膜後，取得晶圓W之SEM攝影。圖12顯示描繪於SEM攝影出現之輪廓之線圖。圖12之(a)顯示比較實驗例1之晶圓之線圖，圖12之(b)顯示實驗例1之晶圓之線圖，圖12之(c)顯示實驗例2之晶圓之線圖。經確認，如圖12之(a)所示，比較實驗例1之結果，60℃之處理中無法維持硬遮罩HM之側面之垂直性，硬遮罩HM之肩部完全喪失。另一方面，經確認，如圖12之(b)及(c)所示，實驗例1及2之結果，可維持硬遮罩HM之肩部。且經確認，以-10℃進行處理之實驗例2中，可更有效地維持硬遮罩HM之側面之垂直性。
[實驗例3、比較實驗例2及3]
實驗例3中，對與實驗例1相同之晶圓W，以以下所示之條件實施方法MT1。又，程序ST1~ST3中，設定載置台之溫度為-10℃，程序ST6中，設定載置台之溫度為200℃。且重複程序ST1~ST3之週期3次。
[實驗例3之程序ST1之條件]
處理容器內壓力：30mTorr(4Pa)
高頻電源35之高頻電力：60MHz，100W
高頻電源32之高頻偏壓電力：400kHz，300W
氬氣：450sccm
處理時間：20秒
[實驗例3之程序ST2之條件]
處理容器內壓力：30mTorr(4Pa)
高頻電源35之高頻電力：60MHz，100W
高頻電源32之高頻偏壓電力：400kHz，0W
氬氣：300sccm
CH4氣體：100sccm
NF3氣體：50sccm
處理時間：10秒
[實驗例3之程序ST3之條件]
處理容器內壓力：30mTorr(4Pa)
高頻電源35之高頻電力：60MHz，100W
高頻電源32之高頻偏壓電力：400kHz，200W
氫氣：430sccm
CH4氣體：20sccm
處理時間：20秒
[實驗例3之程序ST6之條件]
處理容器內壓力：1000mTorr(133.3Pa)
高頻電源150A、150B之高頻電力：40MHz，2000W
離子導入用偏壓電力：0W
氬氣：1100sccm
氫氣：135sccm
處理時間：180秒
且比較實驗例2中，雖使用與實驗例3相同之晶圓W，使用相同之處理條件，但於最終週期之程序ST3前結束處理。且比較實驗例3中，雖使用與實驗例3相同之晶圓W，使用相同之處理條件，但不實施程序S6。
又，取得實驗例3、比較實驗例2及3各處理後之晶圓W之SEM攝影。圖13顯示描繪於SEM攝影出現之輪廓之線圖。圖13之(a)顯示比較實驗例2之晶圓之線圖，圖13之(b)顯示比較實驗例3之晶圓之線圖，圖13之(c)顯示實驗例3之晶圓之線圖。經確認，如圖13之(a)所示，比較實驗例2之結果，於最終週期之程序ST3前結束處理後，於硬遮罩HM之周圍會殘存沉積物D。又，圖13所示之沉積物D係經鹵素化之沉積物DFX於取得SEM攝影時吸附水分而形成者。且經確認，比較實驗例3之結果，如圖13之(b)所示，未進行程序S6時，雖以程序ST1~程序ST1之處理部分去除沉積物D，該沉積物D之量減少，但依然殘存。另一方面，經確認，實驗例3之結果，如圖13之(c)所示，大致完全自硬遮罩HM之周圍去除沉積物。
由以上之實驗例3、比較實驗例2及3之結果可確認，方法MT1中，藉由包含程序ST1~ST3之週期，即使在低溫下亦可部分去除沉積物，於該週期後程序ST6中，在相對較高溫之環境下處理晶圓W，藉此可大致完全地去除沉積物。且實驗例3中，設定程序ST6中處理容器內之壓力，俾高於程序ST1~ST3之處理容器內之壓力。因此亦可確認，為去除沉積物，於程序ST6使用相對較高壓之條件有效。
MT1‧‧‧方法
ST1~ST6‧‧‧程序

Claims (4)

  1. 一種被處理體的含鈷及鈀之膜的蝕刻方法，在該膜上設有硬遮罩，且該方法包含下列程序：膜蝕刻程序，藉由離子濺鍍蝕刻方式蝕刻該膜；被處理體暴露於第1氣體電漿程序，在該膜蝕刻程序之後，使該被處理體暴露於含有鹵素元素之第1氣體之電漿中；被處理體暴露於第2氣體電漿程序，在該被處理體暴露於第1氣體電漿程序之後，使該被處理體暴露於含碳之第2氣體之電漿中；及被處理體暴露於第3氣體電漿程序，在該被處理體暴露於第2氣體電漿程序之後，使該被處理體暴露於含有稀有氣體之第3氣體之電漿中；且在該膜蝕刻程序、該被處理體暴露於第1氣體電漿程序、及該被處理體暴露於第2氣體電漿程序，設定載置該被處理體之載置台之溫度為10℃以下之第1溫度，在該被處理體暴露於第3氣體電漿程序內，設定載置該被處理體之載置台之溫度為高於該第1溫度之第2溫度。
  2. 如申請專利範圍第1項之被處理體的含鈷及鈀之膜的蝕刻方法，其中：該第1溫度在-10℃以下。
  3. 如申請專利範圍第1或2項之被處理體的含鈷及鈀之膜的蝕刻方法，其中：該第3氣體更含有氫氣。
  4. 如申請專利範圍第1或2項之被處理體的含鈷及鈀之膜的蝕刻方法，其中：依序重複該膜蝕刻程序、該被處理體暴露於第1氣體電漿程序、及該被處理體暴露於第2氣體電漿程序，接著進行該被處理體暴露於第3氣體電漿程序。
TW103110181A 2013-03-19 2014-03-18 含鈷及鈀之膜之蝕刻方法 TWI591722B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013056584A JP2014183184A (ja) 2013-03-19 2013-03-19 コバルト及びパラジウムを含む膜をエッチングする方法

Publications (2)

Publication Number Publication Date
TW201443993A true TW201443993A (zh) 2014-11-16
TWI591722B TWI591722B (zh) 2017-07-11

Family

ID=51569445

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103110181A TWI591722B (zh) 2013-03-19 2014-03-18 含鈷及鈀之膜之蝕刻方法

Country Status (4)

Country Link
US (1) US8962489B2 (zh)
JP (1) JP2014183184A (zh)
KR (1) KR102107248B1 (zh)
TW (1) TWI591722B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9570320B2 (en) * 2014-10-09 2017-02-14 Lam Research Corporation Method to etch copper barrier film
JP2017033982A (ja) * 2015-07-29 2017-02-09 東京エレクトロン株式会社 多層膜をエッチングする方法
KR102409755B1 (ko) * 2015-09-30 2022-06-16 삼성전자주식회사 자기 저항 메모리 소자 및 그 제조 방법
US9779955B2 (en) 2016-02-25 2017-10-03 Lam Research Corporation Ion beam etching utilizing cryogenic wafer temperatures
TWI754041B (zh) * 2017-04-18 2022-02-01 日商東京威力科創股份有限公司 被處理體之處理方法
CN110741488B (zh) * 2017-06-13 2024-02-02 东京毅力科创株式会社 用于图案化磁隧道结的方法
US20200243759A1 (en) * 2017-10-27 2020-07-30 Tokyo Electron Limited Method of etching

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI222630B (en) * 2001-04-24 2004-10-21 Matsushita Electric Ind Co Ltd Magnetoresistive element and magnetoresistive memory device using the same
WO2007081381A2 (en) * 2005-05-10 2007-07-19 The Regents Of The University Of California Spinodally patterned nanostructures
US7867791B2 (en) * 2005-07-29 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device using multiple mask layers formed through use of an exposure mask that transmits light at a plurality of intensities
US20100304504A1 (en) 2009-05-27 2010-12-02 Canon Anelva Corporation Process and apparatus for fabricating magnetic device
JP5460375B2 (ja) * 2010-02-22 2014-04-02 株式会社東芝 磁気抵抗効果素子の製造方法
JP5175886B2 (ja) * 2010-03-17 2013-04-03 株式会社東芝 磁気抵抗効果素子および磁気メモリ

Also Published As

Publication number Publication date
KR20140114779A (ko) 2014-09-29
KR102107248B1 (ko) 2020-05-06
JP2014183184A (ja) 2014-09-29
US20140287591A1 (en) 2014-09-25
US8962489B2 (en) 2015-02-24
TWI591722B (zh) 2017-07-11

Similar Documents

Publication Publication Date Title
TWI591722B (zh) 含鈷及鈀之膜之蝕刻方法
TWI668726B (zh) Plasma processing device
TWI597785B (zh) 電漿處理方法及電漿處理裝置
TWI652841B (zh) 多層膜之蝕刻方法
TWI652840B (zh) 被處理體之處理方法
WO2014034666A1 (ja) エッチング処理方法及び基板処理装置
US9647206B2 (en) Method for etching layer to be etched
TWI674597B (zh) 蝕刻磁性層之方法
CN109923648B (zh) 处理被处理体的方法
TW201440152A (zh) Ｃｕ配線之形成方法
TW201901799A (zh) 蝕刻方法
CN107710391B (zh) 对多层膜进行蚀刻的方法
TWI615897B (zh) 蝕刻有機膜之方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees