KR101481924B1 - 성막 방법 및 성막 장치 - Google Patents

성막 방법 및 성막 장치 Download PDF

Info

Publication number
KR101481924B1
KR101481924B1 KR1020137010785A KR20137010785A KR101481924B1 KR 101481924 B1 KR101481924 B1 KR 101481924B1 KR 1020137010785 A KR1020137010785 A KR 1020137010785A KR 20137010785 A KR20137010785 A KR 20137010785A KR 101481924 B1 KR101481924 B1 KR 101481924B1
Authority
KR
South Korea
Prior art keywords
film
metal
plasma
processing vessel
bias
Prior art date
Application number
KR1020137010785A
Other languages
English (en)
Other versions
KR20130095283A (ko
Inventor
다다히로 이시자카
다카시 사쿠마
다츠오 하타노
오사무 요코야마
아츠시 고미
치아키 야스무로
도시히코 후쿠시마
히로유키 도시마
마사야 가와마타
야스시 미즈사와
다카라 가토
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20130095283A publication Critical patent/KR20130095283A/ko
Application granted granted Critical
Publication of KR101481924B1 publication Critical patent/KR101481924B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/021—Cleaning or etching treatments
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/024—Deposition of sublayers, e.g. to promote adhesion of the coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3435—Applying energy to the substrate during sputtering
    • C23C14/345—Applying energy to the substrate during sputtering using substrate bias
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3492—Variation of parameters during sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C23C14/541—Heating or cooling of the substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C23C14/542—Controlling the film thickness or evaporation rate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

처리 용기 내에서 플라즈마에 의해 금속의 타겟으로부터 금속 이온을 발생시켜 바이어스에 의해 인입하여 오목부가 형성되어 있는 피처리체에 금속의 박막을 퇴적시키는 성막 방법에 있어서, 타겟으로부터 금속 이온을 생성하고, 그 금속 이온을 바이어스에 의해 피처리체에 인입하여 오목부 내에 기초막을 형성하는 기초막 형성 공정과, 금속 이온을 발생시키지 않는 상태에서 바이어스에 의해 희가스를 이온화시킴과 아울러 발생한 이온을 피처리체에 인입하여 기초막을 에칭하는 에칭 공정과, 타겟을 플라즈마 스퍼터링하여 금속 이온을 생성하고, 그 금속 이온을 바이어스 전력에 의해 피처리체를 인입하여 금속막으로 이루어지는 본막을 퇴적하면서, 그 본막을 가열 리플로우시키는 성막 리플로우 공정을 갖는다.

Description

성막 방법 및 성막 장치{FILM FORMING METHOD AND FILM FORMING DEVICE}
본 발명은 성막 방법 및 성막 장치에 관한 것으로, 특히 반도체 웨이퍼 등의 피처리체에 형성되어 있는 오목부 내에 플라즈마를 이용하여 효과적으로 금속막을 매립하기 위한 성막 방법 및 성막 장치에 관한 것이다．
일반적으로, 반도체 디바이스를 제조하기 위해서 성막 처리나 패턴 에칭 처리 등의 각종의 처리가 반도체 웨이퍼에 대하여 반복 실행된다. 반도체 디바이스에 대한 고집적화 및 고미세화의 요청에 의해, 선폭이나 홀 직경이 미세화 되어 왔다. 이러한 미세화에 따라 배선 저항이 증가하고, 소비 전력의 증대가 문제가 된다. 따라서, 전기 저항을 보다 작게 하기 위해서, 전기 저항이 매우 작으면서 저렴한 동을 이용하는 경향이 있다(특허 문헌 1). 배선 재료나 매립 재료로서 동을 이용할 경우에는, 하층과의 밀착성 등을 고려하여, 배리어층으로서, 일반적으로는 탄탈 금속막(Ta), 티탄막(Ti), 탄탈 질화막(TaN), 티탄 질화막(TiN) 등이 이용된다.
오목부 내에 금속을 매립하기 위해서, 우선 오목부 내를 포함하는 웨이퍼 표면 전체에 배리어층을 형성한다. 다음에 플라즈마 스퍼터링 장치 내에서, 이 오목부 내의 벽면 전체를 포함하는 웨이퍼 표면 전면에 형성된 배리어층 상에 동으로 이루어지는 얇은 시드층(Cu seed layer)을 형성하고, 다음에 동 시드층 상을 포함하는 웨이퍼 표면 전체에 동 도금 처리를 행함으로써, 오목부 안이 동으로 완전히 매립된다. 그 후, 웨이퍼 표면에 남아 있는 동 박막이, CMP(Chemical Mechanical Polishing) 처리 등에 의해 제거된다(특허 문헌 2).
도 1을 참조하면서 상술의 금속 매립 공정을 설명한다. 도 1은 종래의 반도체 웨이퍼의 오목부의 매립 공정을 도시하는 도면이다. 반도체 웨이퍼(W)에 형성된, 예를 들면, SiO2막으로 이루어지는 층간 절연막 등의 절연층(2)의 표면에는, 싱글 다마신 프로세스(Single Damascene Process), 듀얼 다마신 프로세스 (Dual Damascene Process), 3차원 실장 프로세스 등에 이용되는 비어홀, 스루홀, 및 홈(트렌치) 등에 대응하는 오목부(4)가 형성되어 있고, 오목부(4)의 바닥부에는, 예를 들면, 동으로 이루어지는 하층의 배선층(6)이 노출 상태로 형성되어 있다(도 1의 (A) 참조).
구체적으로는, 이 오목부(4)는, 워드선(word line)이나 비트선(bit line) 등의 배선 구조의 가늘고 길게 형성된 단면 오목형의 홈(트렌치)(4A)과, 상하의 워드선 혹은 비트선을 잇기 위한, 홈(4A)의 바닥부의 일부에 형성된 홀(4B)로 이루어진다. 홀(4B)이 비어홀(via hole)이나 스루홀(through hole)이 된다. 그리고, 홀(4B)의 바닥부에는 배선층(6)이 노출되어 있다. 홀(4B)이 비어 플러그 등으로 매립되면, 하층의 배선층이나 트랜지스터 등의 소자와, 홈(4A)에 매립되는 워드선 등이 비어 플러그 등을 거쳐서 전기적으로 접속된다. 또, 하층의 배선층이나 트랜지스터 등의 소자에 대해서는 도시를 생략하고 있다. 오목부(4)는 디자인 룰의 미세화에 따라 그 폭 또는 내경은, 예를 들면, 수 10nm 정도로 매우 작아지고, 어스펙트비(aspect ratio)는, 예를 들면, 2∼4 정도로 되어 있다. 또, 확산 방지막 및 에칭 정지막 등에 대해서는, 도시를 생략해 형상을 단순화해서 기재하고 있다.
우선, 이 반도체 웨이퍼(W)의 표면에는 오목부(4) 내의 내면도 포함하며, 예를 들면, TiN막 및 Ti막의 적층 구조로 이루어지는 배리어층(8)이 플라즈마 스퍼터링 장치로 거의 균일하게 형성된다(도 1의 (B) 참조). 다음으로, 플라즈마 스퍼터링 장치로 오목부(4)의 내면을 포함하는 웨이퍼 표면 전체에 걸쳐서 금속막으로서 얇은 동막으로 이루어지는 시드막(10)을 형성한다(도 1의 (C) 참조). 다음에 웨이퍼 표면에 동 도금 처리를 행함으로써 오목부(4) 내를, 예를 들면, 동으로 이루어지는 금속막(12)으로 매립한다(도 1의 (D) 참조). 그 후는, 웨이퍼 표면에 남아있는 금속막(12), 시드막(10), 및 배리어층(8)을 상기 CMP 처리 등을 이용하여 제거한다 (도 1의 (E) 참조).
일본 특허 공개 공보 제 2000-077365 호 일본 특허 공개 공보 제 2006-148075 호
따라서, 일반적으로 플라즈마 스퍼터링 장치 내에서 성막을 실행할 경우, 반도체 웨이퍼측에 바이어스를 인가해서 금속 이온의 인입을 촉진시킴으로써, 성막 레이트를 크게 할 수 있다. 이런 경우, 바이어스 전압을 과도하게 크게 하면, 플라즈마를 발생시키기 위해서 장치 내에 도입되어 있는 희가스, 예를 들면, 아르곤 가스의 이온에 의해 웨이퍼 표면이 스퍼터링 되어, 퇴적한 금속막을 깎아 버리므로, 바이어스 전력은 그 만큼 과도하게 설정되지 않는다.
그러나, 상기한 바와 같이, 동막으로 이루어지는 시드막(10)을 형성할 경우, 도 1의 (C)에 도시하는 바와 같이, 이방성으로 인해 이온이 오목부 내에 직진으로 인입되어, 오목부(4) 내의 측벽의 하부의 영역의 부분에 시드막이 붙기 매우 어렵다. 그 때문에, 측벽에 충분한 두께의 시드막(10)이 형성될 때까지 장시간에 걸쳐서 성막 처리를 실행하면, 특히 홀(4B)의 개구부에, 이 개구를 좁히는 형태로 시드막(10)이 퇴적되어, 오목부(4)의 개구부로 돌출한 오버행(overhang) 부분(14)이 발생해 버린다. 이 때문에, 그 후속 공정에서, 이 오목부(4)를 도금법 등에 의해 동막으로 이루어지는 금속막(12)으로 매립해도 내부가 충분히 채워지지 않고 공극(void)(16)이 발생할 경우가 있다. 즉, 미세화가 진행된 오늘에 있어서, 도금법을 이용하여도 미세한 오목부 내를 충분히 매립할 수 없을 경우가 발생한다.
상기 문제점을 해결하기 위해서 특허 문헌 2에 도시하는 바와 같이, 탑재대에 공급하는 바이어스 전력을 조정해서 성막 레이트와 스퍼터링 에칭의 에칭 레이트를 제어함으로써 양호한 매립을 실행하는 시도도 이루어졌지만, 최근의 추가적인 미세화의 요청에 의해, 상기 성막 방법으로도 상기 문제점을 충분히 해결하는 것이 곤란했다. 본 발명은, 이상과 같은 문제점에 착안하여, 이것을 유효하게 해결하도록 창안된 것으로써, 공극 등의 발생을 방지할 수 있도록 오목부 내에 금속막의 성막을 실시할 수 있는 성막 방법 및 성막 장치를 제공한다.
본 발명자 등은, 플라즈마 스퍼터에 의한 성막 방법에 대해서 연구한 결과, 금속막을 형성하면서 이 금속막을 리플로우(reflowing)시킴으로써 오목부 내의 바닥부에 금속막이 충분히 형성되어서 공극 등의 발생을 방지할 수 있다는 지견을 통해 본 발명을 도출하였다.
본 발명의 제 1 형태에 따르면, 진공 배기 가능하게 이루어진 처리 용기 내에서 플라즈마에 의해 금속의 타겟을 이온화시켜서 금속 이온을 발생시키고, 상기 처리 용기 내의 탑재대에 바이어스 전력을 공급하여, 그 탑재한 피처리체에 바이어스를 인가하여, 상기 금속 이온을 상기 피처리체에 인입하여 상기 피처리체에 형성하는 오목부 내에 금속의 박막을 퇴적시키도록 한 성막 방법에 있어서, 상기 금속 이온을 바이어스에 의해 인입하고, 상기 오목부 내에 금속을 포함하는 기초막을 형성하는 기초막 형성 공정과, 상기 피처리체에 바이어스를 인가하면서, 상기 금속 이온을 발생시키지 않는 조건에서 플라즈마를 생성하고, 희가스를 이온화시킴과 아울러 생성한 희가스의 이온을 인입하여 상기 기초막을 에칭하는 에칭 공정과, 상기 피처리체에 인가한 바이어스에 의해 상기 금속 이온을 인입하여 금속막으로 이루어지는 본막(本膜)을 퇴적하면서 상기 본막을 가열 리플로우시키는 성막 리플로우 공정을 포함하는 성막 방법이 제공된다.
본 발명의 제 2 형태에 따르면, 진공 배기 가능하게 이루어진 처리 용기 내에서 플라즈마에 의해 금속의 타겟을 이온화시켜서 금속 이온을 발생시키고, 상기 처리 용기 내의 탑재대에 바이어스 전력을 공급하여, 그 탑재한 피처리체에 바이어스를 인가하여, 상기 금속 이온을 상기 피처리체에 인입하여 상기 피처리체에 형성하는 오목부 내에 금속의 박막을 퇴적시키도록 한 성막 방법에 있어서, 상기 금속 이온을 바이어스에 의해 인입하여 상기 오목부 내에 금속을 포함하는 기초막을 형성하면서 상기 기초막을 에칭하는 성막 에칭 공정과, 상기 금속 이온을 바이어스에 의해 인입하여 금속막으로 이루어지는 본막을 퇴적하면서 상기 본막을 가열 리플로우시키는 성막 리플로우 공정을 포함하는 성막 방법이 제공된다.
본 발명의 제 3 형태에 따르면, 진공 배기 가능하게 이루어진 처리 용기와, 오목부가 형성된 피처리체를 탑재하기 위한 탑재대와, 상기 처리 용기 내에 소정의 가스를 도입하는 가스 도입 수단과, 상기 처리 용기 내에 플라즈마를 발생시키기 위한 플라즈마 발생원과, 상기 처리 용기 내에 마련되어서 상기 플라즈마에 의해 이온화되어야 할 금속의 타겟과, 상기 탑재대에 대하여 고주파의 바이어스 전력을 공급하는 바이어스 전원과, 제 1 또는 제 2 형태에 따른 성막 방법을 실시하도록 장치 전체를 제어하는 장치 제어부를 구비하는 성막 장치가 제공된다.
도 1은 종래의 반도체 웨이퍼의 오목부의 매립 공정을 도시하는 도면이다.
도 2는 본 발명에 따른 성막 장치의 일례를 나타내는 단면도이다.
도 3은 본 발명의 성막 방법의 제 1 실시예를 설명하기 위한 공정도이다.
도 4는 본 발명의 성막 방법의 특징적 공정을 자세하게 설명하기 위한 확대 공정도이다.
도 5는 바이어스 전력과 웨이퍼 상면 상에의 Cu 성막량의 관계를 나타내는 그래프이다.
도 6은 성막량의 최대값(Td)과 에칭량(Te)의 비(Te/Td)로 매립 결과의 관계를 도시하는 도면이다.
도 7은 비(Te/Td)가 0.33 이상인 영역을 나타내는 그래프이다.
도 8a는 타겟에 공급하는 직류 전력의 변화에 대응한 바이어스 전력과 비(Te/Td)의 관계를 나타내는 그래프이다.
도 8b는 도 8a의 확대도이다.
도 9는 본 발명의 성막 방법의 제 2 실시예의 특징인 성막 에칭 공정을 설명하는 도면이다.
이하에, 본 발명에 따른 성막 방법 및 성막 장치의 하나의 실시예를 첨부 도면에 근거하여 상술한다. 도 2는 본 발명에 따른 성막 장치의 일례를 나타내는 단면도이다. 여기에서는 성막 장치로서 ICP(Inductively Coupled Plasma)형 플라즈마 스퍼터링 장치를 예로 들어서 설명한다.
도 2에 도시하는 바와 같이, 성막 장치(20)는, 예를 들면, 알루미늄 등으로 형성된 통 형상의 처리 용기(22)를 가지고 있다. 처리 용기(22)는 접지되어 있다. 처리 용기(22)의 바닥부(24)에는 배기구(26)가 마련되고, 배기구(26)에는, 압력 조정을 실행하는 스로틀 밸브(throttle valve)(28)를 거쳐서 진공 펌프(30)가 접속되어 있다. 이에 따라, 처리 용기(22)는 진공 배기 가능하다. 또 처리 용기(22)의 바닥부(24)에는, 필요로 되는 소정의 가스를 처리 용기(22) 내에 도입하는 가스 도입 수단으로서, 예를 들면, 가스 도입구(29)가 마련된다. 가스 도입구(29)로부터는, 플라즈마 여기용 가스로서 희가스(예를 들면, Ar 가스)나 다른 필요한 가스(예를 들면, N2 가스 등)가 가스 유량 제어기, 밸브 등으로 이루어지는 가스 제어부(31)를 통하여 공급된다.
처리 용기(22) 내에는, 피처리체인 반도체 웨이퍼(Ｗ)(이하, 웨이퍼(W))를 탑재하기 위한 탑재대 구조(32)가 마련된다. 탑재대 구조(32)는 원판 형상으로 성형된 탑재대(34)와, 탑재대(34)를 지지함과 아울러 그라운드측에 접속된, 즉 접지된 중공 통 형상의 지주(36)에 의해 구성되어 있다. 따라서, 탑재대(34)도 접지되어 있다. 이 탑재대(34)는, 예를 들면, 알루미늄 합금 등의 도전성 재료로 이루어지고, 이 중에는 냉각 자켓(38)이 마련되어 있고, 도시하지 않는 냉매 유로를 거쳐서 냉매를 공급함으로써 웨이퍼 온도를 제어할 수 있다.
또 탑재대(34)의 상면측에는, 내부에 전극(42A)을 가지는, 예를 들면, 알루미나 등의 세라믹재로 이루어지는 얇은 원판 형상의 정전 척(42)이 마련되어 있어, 웨이퍼(W)를 정전력에 의해 흡착할 수 있다. 또한, 지주(36)의 하부는 처리 용기(22)의 바닥부(24)의 중심부에 형성한 삽통 구멍(44)을 관통해서 아래쪽으로 연장하고 있다. 지주(36)는 도시하지 않는 승강 기구에 의해 상하 이동 가능해서, 탑재대 구조(32)의 전체를 승강할 수 있다.
지주(36)를 둘러싸도록, 신축 가능한 벨로즈(bellows) 형상의 금속 벨로즈(46)가 마련되어 있다. 금속 벨로즈(46)의 상단이 탑재대(34)의 하면에 기밀하게 접합되고, 금속 벨로즈(46)의 하단이 바닥부(24)의 상면에 기밀하게 접합되어 있다. 이에 따라, 처리 용기(22) 내의 기밀성을 유지하면서 탑재대 구조(32)가 승강할 수 있다.
또한, 바닥부(24)에는, 이것으로부터 상방을 향해서, 예를 들면, 3개(도시 예에서는 2개만 표기한다)의 지지 핀(48)이 기립되어 마련되어 있고, 또한, 지지 핀(48)에 대응하여 탑재대(34)에 핀 삽통 구멍(50)이 형성되어 있다. 따라서, 탑재대(34)를 하강시켰을 때에, 핀 삽통 구멍(50)을 관통한 지지 핀(48)의 상단부에 의해 웨이퍼(W)가 지지된다. 이에 따라, 지지 핀(48)의 상단부와, 외부로부터 처리 용기(22) 내에 진입하는 반송 아암(도시하지 않음)의 사이에서 웨이퍼(W)를 수수하는 것이 가능해진다. 또한, 처리 용기(22)의 하부 측벽에는, 반송 아암이 처리 용기(22) 내에 진입하는 것을 허용하는 반출입구(52)가 마련되고, 이 반출입구(52)에는, 개폐 가능한 게이트 밸브(G)가 마련되어 있다. 게이트 밸브(G)의 반대측에는, 예를 들면, 진공 반송실(54)이 마련된다.
탑재대(34) 상에 마련한 정전 척(42)의 전극(42A)에는, 급전 라인(56)을 거쳐서 척(chuck)용 전원(58)이 접속되어 있다. 이에 따라, 정전력에 의해 웨이퍼(W)가 정전 척(42)에 흡착된다. 또 급전 라인(56)에는 바이어스용 고주파 전원(62)이 접속되어 있고, 이 급전 라인(56)을 거쳐서 정전 척(42)의 전극(42A)에 대하여 바이어스용의 고주파 전력이 공급될 수 있다. 이 고주파 전력의 주파수는, 예를 들면, 13.56MHz다.
한편, 처리 용기(22)의 천장부에는, 예를 들면, 산화알루미늄 등의 유전체로 이루어지고 고주파에 대하여 투과성이 있는 투과판(64)이 O링 등의 시일 부재(sealing member)(66)를 거쳐서 기밀하게 마련되어 있다. 그리고, 플라즈마 여기용 가스로서의 희가스(예를 들면, Ar 가스)를 플라즈마화해서 처리 용기(22) 내의 처리 공간(S)에 플라즈마를 발생하기 위한 플라즈마 발생원(68)이 투과판(64)의 상부에 마련된다.
또한, 플라즈마 여기용 가스로서, Ar 대신에 다른 희가스, 예를 들면, He, Ne 등을 이용하여도 좋다. 구체적으로는, 플라즈마 발생원(68)은, 투과판(64)에 대응시켜서 마련한 유도 코일부(70)를 가지고 있고, 이 유도 코일부(70)에는, 플라즈마 발생용의, 예를 들면, 13.56MHz의 고주파 전원(72)이 접속되어서, 투과판(64)을 거쳐서 처리 공간(S)에 고주파를 도입할 수 있다.
또한, 투과판(64)의 바로 아래에는, 도입되는 고주파를 확산시키는, 예를 들면, 알루미늄으로 이루어지는 배플 플레이트(74)가 마련된다. 그리고, 이 배플 플레이트(74)의 하부에는, 처리 공간(S)의 상부측을 둘러싸도록 해서, 예를 들면, 단면이 내측을 향해서 경사져서 링 형상(편평한, 정상부가 평면으로 절단된 원추)의 형상을 가지는 금속의 타겟(76)이 마련되어 있고, 금속의 타겟(76)에는 Ar 이온을 잡아당기기 위한 전압을 공급하는 타겟용의 가변 직류 전원(78)이 접속되어 있다. 또한, 직류 전원(78) 대신에 교류 전원을 이용하여도 좋다.
또한, 금속의 타겟(76)의 외주측에는, 금속의 타겟(76)의 내측의 공간에 자기장을 발생시키는 자석(80)이 마련되어 있다. 여기에서는 금속의 타겟(76)의 재료로서, 예를 들면, Cu(동)이 이용되고, 이 Cu의 타겟(76)은 플라즈마 중의 Ar 이온에 의해 스퍼터링되어, Cu의 금속 원자 또는 금속 원자단이 방출된다. 방출된 Cu의 금속 원자 또는 금속 원자단의 대부분은, 플라즈마 중을 통과할 때에 이온화된다.
또한, 금속의 타겟(76)의 하부에는, 처리 공간(S)을 둘러싸도록 해서, 예를 들면, 알루미늄이나 동으로 이루어지는 원통 형상의 보호 커버 부재(82)가 마련되어 있다. 보호 커버 부재(82)는 그라운드측에 접속되어서 접지되어 있다. 또한, 보호 커버 부재(82)의 하부는 내측으로 굴곡되어, 탑재대(34)의 측부 근방에까지 연장하고 있다. 즉, 보호 커버 부재(82)의 내측의 단부는 탑재대(34)의 외주측을 둘러싸고 있다.
성막 장치(20)의 각 구성부는, 예를 들면, 컴퓨터 등으로 이루어지는 장치 제어부(84)에 접속되어서 제어되는 구성으로 되어 있다. 구체적으로는 장치 제어부(84)는 바이어스용 고주파 전원(62), 플라즈마 발생용의 고주파 전원(72), 가변 직류 전원(78), 가스 제어부(31), 스로틀 밸브(28), 진공 펌프(30) 등의 동작을 제어한다. 또한, 장치 제어부(84)에 의해 실행되는 프로그램이, 컴퓨터로 판독 가능한 기억 매체(86)에 기억되어, 장치 제어부(84)에 판독된다. 기억 매체(86)는, 예를 들면, 플렉시블 디스크, Compact Disk(CD), 하드 디스크, 플래쉬 메모리, 또는 디지털 다기능 디스크(Digital Versatile Disk(DVD)) 등이면 좋다.
<성막 방법의 설명>
다음에, 이상과 같이 구성된 플라즈마 성막 장치의 동작에 대해서 도 3 내지 도 7을 참조해서 설명한다. 또한, 도 3 및 도 4에 있어서, 도 1에 나타내는 구성 부분과 동일 구성 부분에 대해서는 동일 참조 부호를 부여해 있다.
도 3의 (A)에 도시하는 바와 같이, 웨이퍼(W)에 형성된, 예를 들면, SiO2막으로 이루어지는 층간 절연막 등의 절연층(2)의 표면에는, 싱글 다마신 프로세스, 듀얼 다마신 프로세스, 3차원 실장 프로세스 등에 이용되는 비어홀, 스루홀이나 홈(트렌치) 등에 대응하는 오목부(4)가 형성되어 있고, 오목부(4)의 바닥부에는, 예를 들면, 동으로 이루어지는 하층의 배선층(6)이 노출되어 있다.
구체적으로는, 오목부(4)는 워드선이나 비트선 등을 규정하는 가늘고 길게 형성된 단면 오목형의 홈(트렌치)(4A)과, 상하의 워드선 또는 비트선을 잇는 플러그를 규정하는 홈(4A)의 바닥부의 일부에 형성되는 홀(4B)을 포함하고 있다. 홀(4B)이 비어홀이나 스루홀에 해당한다. 홀(4B)의 바닥부에는 배선층(6)이 노출되어 있다. 배선층(6)은, 하층의 배선층(도시하지 않음)이나, 트랜지스터 등의 소자(도시하지 않음)와 전기적으로 접속되어 있다. 설계 룰의 미세화에 따라, 오목부(4)의 폭 또는 내경은, 예를 들면, 수 10nm 정도로 매우 작아지고, 어스펙트비는, 예를 들면, 2∼4 정도로 되어 있다. 또, 확산 방지막 및 에칭 정지막 등에 대해서는, 도시를 생략해서 형상을 단순화해서 기재하고 있다.
도 3의 (B)에 도시하는 바와 같이, 이 웨이퍼(W)의 표면에는 오목부(4) 내의 내면도 포함시켜서 거의 균일하게, 예를 들면, TiN막 및 Ti막의 적층 구조로 이루어지는 배리어층(8)이 플라즈마 스퍼터링 장치 등으로 미리 형성된다.
다음에, 이렇게 형성된 웨이퍼(W)를 도 2에 나타내는 성막 장치(20) 내에 반입하고, 이 웨이퍼(W)를 탑재대(34) 상에 탑재해서 정전 척(42)으로 흡착한다. 우선 장치 제어부(84)의 제어하에서, 진공 펌프(30)를 동작시킴으로써 진공으로 배기된 처리 용기(22) 내에, 가스 제어부(31)를 동작시켜서 Ar 가스를 흘리면서 스로틀 밸브(28)를 제어해서 처리 용기(22) 내를 소정의 압력으로 유지한다. 그 후, 가변 직류 전원(78)으로부터 금속의 타겟(76)에 직류 전력을 인가하고, 또한 플라즈마 발생원(68)의 고주파 전원(72)으로부터 유도 코일부(70)에 고주파 전력(플라즈마 전력)을 공급한다.
한편, 장치 제어부(84)는 바이어스용 고주파 전원(62)에도 신호를 보내서, 정전 척(42)의 전극(42A)에 대하여 소정의 바이어스용의 고주파 전력을 공급한다. 이렇게 제어된 처리 용기(22) 내에 있어서는, 유도 코일부(70)에 공급된 고주파 전력에 의해 아르곤 플라즈마가 형성되어서 아르곤 이온이 생성되고, 이들 이온은 금속의 타겟(76)에 인가된 전압으로 끌어당겨져 금속의 타겟(76)에 충돌하고, 이 금속의 타겟(76)이 스퍼터링되어서 금속 입자가 방출된다. 이때, 타겟(76)에 인가하는 직류 전력에 의해 방출되는 금속 입자의 양이 제어된다.
또한, 스퍼터링된 금속의 타겟(76)으로부터의 금속 입자인 금속 원자 또는 금속 원자단의 대부분은 플라즈마 중을 지날 때에 이온화된다. 이 때문에 금속 입자에는, 이온화된 금속 이온과 전기적으로 중성인 중성 금속 원자가 혼재하고, 이러한 금속 입자가 아래 방향으로 이동하면서 흩어진다. 특히, 처리 용기(22) 내의 압력은, 어느 정도 높게 하고, 이에 따라 플라즈마 밀도를 높이고, 금속 입자를 고효율로 이온화할 수 있게 되어 있다. 이때의 이온화율은 고주파 전원(72)으로부터 공급되는 고주파 전력에 의해 제어된다.
정전 척(42)의 전극(42A)에 인가된 바이어스용의 고주파 전력에 의해, 몇 mm 정도의 두께를 가지는 이온 시스 영역(ion sheath region)이 반도체 웨이퍼면의 상방에 형성되어 있다. 금속 이온은, 이온 시스 영역에 들어가면, 강한 지향성을 가져서 웨이퍼(Ｗ) 측으로 가속하도록 강하게 당겨져서 웨이퍼(W)에 퇴적하여 금속의 박막이 형성된다.
상술한 바와 같은 동작에 의해, 본 실시형태에 있어서는, 성막 장치(20) 내에 생성된, 금속 이온을 바이어스에 의해 웨이퍼(W) 방향으로 인입하여 오목부(4) 내에 금속을 포함하는 기초막(90)을 형성하는 기초막 형성 공정(도 3의 (C))과, 웨이퍼에 바이어스를 인가하면서 금속 이온을 발생시키지 않는 조건에서 플라즈마를 생성해서 희가스를 이온화시킴과 아울러 발생한 이온을 웨이퍼(W) 방향으로 인입하여 기초막을 에칭하는 에칭 공정(도 3의 (D))과, 웨이퍼에 인가한 바이어스에 의해 금속 이온을 웨이퍼(W) 방향으로 인입하여 금속막으로 이루어지는 본막(92)을 퇴적하면서 본막(92)을 가열 리플로우시키는 성막 리플로우 공정(도 3의 (E))이, 이 순서로 실행된다. 또한, 도 4의 (A) ~ (C)는, 도 3의 (C) ~ (E)에 대응하는 공정을, 홀(4B)의 부분을 확대해서 모식적으로 나타내고 있다.
우선, 도 3의 (C) 및 도 4의 (A)에 도시하는 바와 같이, 기초막 형성 공정에서는 상술한 바와 같은 성막 방법을 이용하여, 오목부(4)의 내면을 포함하는 웨이퍼(W)의 표면 전면에 Cu막으로 이루어지는 기초막(90)을 형성한다. 기초막(90)의 형성 시에는, 이하에 설명하는 바와 같이, 웨이퍼(W)의 상면에 대한 Cu의 성막량이 최대가 되도록 바이어스 전력이 전극(42A)에 인가된다.
성막 장치(20)에서 실행되는 스퍼터링에서는, 금속 이온과 Ar 이온이 바이어스 전력에 의해 동시에 웨이퍼(W)의 표면에 인입되고, 금속 이온은 성막에 기여하고, Ar 이온은 퇴적한 박막을 에칭해서 깎아내도록 작용한다. 즉, 금속 이온과 Ar 이온은 서로 반대의 작용을 가지고 있다.
따라서, 금속 이온에 의한 성막 레이트와 Ar 가스의 에칭 레이트의 차에 의해, 웨이퍼 표면에 성막되는 박막의 성막량이 결정된다. 웨이퍼 표면에 있어서의 Cu의 성막량과 바이어스 전력의 관계를, 도 5에 나타낸다. 즉, 바이어스 전력이 거의 0인 상태로부터 바이어스 전력을 증가시키면, 바이어스 전력의 증가에 따라 Cu의 성막량은 증가하고, 포인트(P1)에서 Cu의 성막량은 피크가 된다. 그리고, 또한 바이어스 전력이 증가하면, 이것에 따라 Cu의 성막량은 점차 저하해 간다.
그리고, 포인트(P2)가 되면 Cu 이온에 의한 성막 레이트와 에칭 레이트가 동일해져, 웨이퍼 표면의 성막량은 0이 된다. 또한, 바이어스 전력이 증가하면, Cu의 성막은 이루어지지 않고, 반대로 기초막(90)이 점차 에칭된다.
기초막 형성 공정에 있어서는, 상술한 바와 같이, Cu의 성막량이 최대로 되도록 바이어스 전력, 즉, 도 5중의 포인트(P1)의 (또는 포인트(P1)를 포함하는 영역(A1) 내의) 바이어스 전력으로 기초막(90)을 성막한다.
이 결과, 금속 이온의 하향 방향의 지향성은 높아지기 때문에, 웨이퍼 표면에 있어서, 상방을 향하고 있는 면, 즉 웨이퍼(W)의 상면, 홀(4B)의 저면, 홈(4A)의 저면에는 두꺼운 기초막(90)이 형성되고, 이것에 대하여, 홈(4A)의 측면이나 홀(4B)의 측면에는 얇은 기초막이 형성되게 된다. 여기에서의 Cu의 성막량은, 예를 들면, 30nm 정도이다.
기초막 형성 공정에 있어서의 프로세스 조건은 아래와 같이 예시된다.
프로세스 압력은, 바람직하게는 50∼200ｍTorr, 또한, 보다 바람직하게는 65∼100ｍTorr의 범위로 한다. 구체적으로, 프로세스 압력은, 예를 들면, 90ｍTorr로 설정해도 좋다.
플라즈마용 고주파 전력은, 바람직하게는 3∼6kW, 또한, 보다 바람직하게는 4∼5kW의 범위로 한다. 구체적으로, 플라즈마용 고주파 전력은, 예를 들면, 4kW로 설정해도 좋다.
타겟에의 직류 전력은, 바람직하게는 4∼20kW, 또한, 보다 바람직하게는 8∼12kW의 범위로 한다. 구체적으로, 타겟에의 직류 전력은, 예를 들면, 10kW로 설정해도 좋다.
바이어스 전력은, 바람직하게는 25∼300W, 또한, 보다 바람직하게는 100∼200W의 범위로 한다. 구체적으로, 바이어스 전력은, 예를 들면, 200W로 설정해도 좋다.
웨이퍼 온도는, 바람직하게는 50∼200도, 또한, 보다 바람직하게는 50∼175도의 범위로 한다. 구체적으로, 웨이퍼 온도는, 예를 들면, 50도로 설정해도 좋다.
다음에 도 3의 (D) 및 도 4의 (B)에 도시하는 바와 같이, 에칭 공정에서는 금속 이온을 발생시키지 않는 조건에서 플라즈마를 생성해서 희가스를 이온화시킴과 아울러, 발생한 이온을 웨이퍼에 인가한 바이어스에 의해 웨이퍼(W) 방향으로 인입하여 기초막(90)을 에칭한다. 이 에칭 공정에서는, 기초막(90)의 에칭을 주로 실행한다. 구체적으로, 플라즈마용의 고주파 전력과 타겟(76)에 인가하는 직류 전력을 함께 0으로 설정해서 Cu 이온을 발생시키지 않도록 한다.
또한, 에칭 공정에 있어서의 바이어스 전력은, 기초막 형성 공정에 있어서의 바이어스 전력보다도 크게 설정한다. 여기서 정전 척(42)의 전극(42A)과, 접지되어 있는 보호 커버 부재(82)의 사이에서 고주파의 용량 결합 회로가 형성되어 Ar 가스의 플라즈마가 발생하고, 이 Ar 이온이 상술한 바와 같이 웨이퍼(Ｗ)측으로 인입되어 에칭이 실행된다. 또한 이 에칭 공정에 있어서의 프로세스 압력(용기 내 압력)은, 기초막 형성 공정에 있어서의 프로세스 압력보다도 낮게 설정한다.
이 에칭의 결과, 웨이퍼(W)의 표면에 있어서 상방을 향하고 있는 면, 즉 웨이퍼(W)의 상면, 홀(4B)의 저면, 및 홈(4A)의 저면의 두꺼운 기초막(90)이 에칭되어서 얇아진다. 이때, 특히 도 4의 (B)에 도시하는 바와 같이, 미세한 홀(4B)의 저면에 퇴적된 기초막(90A)이 스퍼터링되어서 에칭되면, 이때에 발생한 Cu의 금속 입자(94)가 화살표(96)에 도시하는 바와 같이, 비산해서 홀(4B) 내의 측벽에 퇴적하게 된다. 이 결과, 이 홀(4B) 내의 측벽에 퇴적하고 있는 기초막(90)의 두께가 증가하고, 이 측벽 부분에 충분한 두께의 기초막(90)이 형성되게 된다.
이 에칭 공정에 있어서의 프로세스 조건은 아래와 같이 예시된다.
프로세스 압력은, 바람직하게는 0.4∼10ｍTorr, 보다 바람직하게는 1∼2.5ｍTorr 내의 범위로 한다. 구체적으로, 프로세스 압력은 2.5ｍTorr로 설정해도 좋다.
플라즈마용 고주파 전력은 0V이며, 타겟에의 직류 전력도 0V이다.
바이어스 전력은, 바람직하게는 1000∼3000W, 보다 바람직하게는 2000∼2500W의 범위로 한다. 구체적으로, 바이어스 전력은 2400W로 설정해도 좋다.
웨이퍼 온도는, 바람직하게는 25∼200도, 보다 바람직하게는 50∼100도의 범위로 한다. 구체적으로, 웨이퍼 온도는 50도로 설정해도 좋다.
상술한 바와 같이, 에칭 공정의 바이어스 전력을 기초막 형성 공정의 바이어스 전력보다도 크게 함으로써, Ar 이온의 지향성이 높아져, 에칭을 보다 효과적으로 실행할 수 있다. 또한, 에칭 공정에 있어서의 프로세스 압력을 기초막 형성 공정의 프로세스 압력보다도 크게 함으로써, Ar 이온의 지향성이 높아져, 에칭을 보다 효과적으로 실행할 수 있다.
다음에, 도 3의 (E) 및 도 4의 (C)에 도시하는 바와 같이, 성막 리플로우 공정에서는, 금속 이온을 웨이퍼(W) 방향으로 인입하여 금속막으로 이루어지는 본막(92)을 퇴적하면서 본막(92)을 가열 리플로우시킨다. 구체적으로는, 여기에서는 재차, 플라즈마용의 고주파 전력을 인가함과 아울러 금속의 타겟(76)에 대하여도 직류 전력을 인가해서 Cu의 금속 이온을 발생시켜서 Cu막의 성막과 에칭을 실행한다. 보다 자세하게는, 금속막인 Cu막으로 이루어지는 본막(92)을 성막하는 것에 더하여, 바이어스 전력을 높게 함으로써 이온 에너지에 의해 웨이퍼 온도를 상승시켜서, 예를 들면, 25∼200도의 범위로 설정하고, Cu막의 리플로우를 촉진시킨다. 이 때문에, 성막 리플로우 공정에서는 바이어스 전력을 이전의 기초막 형성 공정에 있어서의 바이어스 전력보다도 높게 한다. 구체적으로, 도 5 중에 있어서 Cu 이온에 의한 성막 레이트와 에칭 레이트가 거의 균형을 이루는 포인트(P2)보다도 좌측의 넓은 영역(A2)이며, 영역(A1)보다도 상당히 우측의 부분에 있어서의 바이어스 전력으로 처리를 실행한다. 또한, 성막 리플로우 공정에 있어서의 프로세스 압력은, 에칭 공정에 있어서의 프로세스 압력보다도 높게 설정한다.
이에 따라, 표면에 퇴적하는 Cu막으로 이루어지는 본막(92)은 매우 연해서 쉽게 흐르게 되고, 홀(4B)의 측벽에 충분한 두께로 퇴적되어 있는 기초막(90) 상을 화살표(98)(도 4의 (C))로 도시하는 바와 같이, 홀(4B) 내로 확산된다. 이 결과, 홀(4B)의 바닥부에 있어서의 본막(92A)은, 흰색의 화살표(100)로 도시하는 바와 같이, 두껍게 되어 간다(버텀 업 한다).
성막 리플로우 공정을 충분히 장시간 실행하면, 홀 직경에 따라 다르겠지만 홀(4B) 내를 거의 완전히 매립할 수 있지만(도 3의 (E)), 완전히 매립하지 않아도 좋다. 어떻게 하여도, 이러한 성막 리플로우 공정을 행함으로써, 여기에서는 버텀 업이 이루어져서 홀(4B) 내에 공극이 발생하는 것을 억제할 수 있다. 또 오목부(4)의 어스펙트비가 높아져도, 그 매립을 정상적으로 실행할 수 있다. 도 3의 (E)에서는, 홀(4B) 내는 본막(92)에 의해 완전히 매립되어 있지만, 홀(4B)의 상방의 홈(4A) 내는 완전히는 매립되어 있지 않다.
성막 리플로우 공정에 있어서의 프로세스 조건은 아래와 같이 예시된다.
프로세스 압력은, 바람직하게는 50∼200ｍTorr, 보다 바람직하게는 65∼100ｍTorr의 범위로 한다. 구체적으로, 프로세스 압력은 90ｍTorr로 설정해도 좋다.
플라즈마용 고주파 전력은, 바람직하게는 3∼6kW, 보다 바람직하게는 4∼5kW의 범위로 한다. 구체적으로, 플라즈마용 고주파 전력은 4kW로 설정해도 좋다.
타겟에의 직류 전력은, 바람직하게는 2∼12kW, 보다 바람직하게는 3∼6kW의 범위로 한다. 구체적으로, 타겟에의 직류 전력은 5kW로 설정해도 좋다.
바이어스 전력은, 바람직하게는 300∼1000W의 범위로 한다. 구체적으로, 바이어스 전력은 600W로 설정해도 좋다.
웨이퍼 온도는, 바람직하게는 25∼200도, 보다 바람직하게는 50∼100도의 범위로 한다. 구체적으로, 웨이퍼 온도는 80도로 설정해도 좋다.
여기서 웨이퍼 온도는 Cu막의 리플로우를 촉진시키기 위해서는, 상술한 바와 같이 50∼100도의 범위가 보다 바람직하다. 웨이퍼 온도가 25도보다도 낮을 경우에는, Cu막의 확산이 충분히 발생하지 않으므로, 공극 등이 발생할 가능성이 커진다. 또, 웨이퍼 온도가 200도보다도 높을 경우에는, 반대로 Cu막이 지나치게 연해져서 확산이 격렬하게 발생하고, 오목부의 측벽 부분의 Cu막이 오목부로 흘러내려버리므로 바람직하지 못하다.
상술한 바와 같이, 성막 리플로우 공정에 있어서의 프로세스 압력을 에칭 공정에 있어서의 프로세스 압력보다도 높게 함으로써, Ar 이온의 아래 방향으로의 지향성이 높아지므로, 그만큼 Cu막으로 이루어지는 본막(92)을 흐르기 쉽게 할 수 있다.
이상과 같이 해서 성막 리플로우 공정을 종료한 후, 웨이퍼(W)를 처리 장치(20)의 처리 용기(22) 내에서 외부로 취출하고, 다음에 도 3의 (F)에 도시하는 바와 같이, 웨이퍼 표면에 동 도금 처리를 행함으로써 동으로 이루어지는 박막(101)으로 오목부(4) 내를 완전히 매립한다. 그 후는, 도 3의 (G)에 도시하는 바와 같이, 웨이퍼 표면의 남아있는 박막(101), 본막(92), 기초막(90), 및 배리어층(8)을 CMP 처리 등에 의해 제거한다.
이 경우, 오목부(4) 내에는 충분한 양의 Cu막이 매립되어 있기 때문에, 도금 처리는 매우 단시간에 끝나므로, 도금의 부하를 저감시킬 수 있다. 또한, 도금 처리를 불필요로 했을 경우, 또는 상술한 바와 같이, 도금 처리 시간이 줄어들게 함으로써, 도금액 중의 불순물이 Cu막의 박막중에 침입하는 것을 억제할 수 있으므로, 후속 공정에서 실시되는 어닐링 처리에 의해 Cu의 입자 성장이 충분히 발생하고, 그만큼 전기 저항을 낮게 할 수 있다.
이상과 같이, 본 발명의 실시 형태에 따르면, 진공 배기 가능한 처리 용기(22) 내에서 금속의 타겟(76)을 스퍼터링하는 것에 의해 금속의 타겟(76)으로부터 방출시켜, 방출된 금속 원자 또는 금속 원자단을 이온화해서 금속 이온을 발생시키고, 처리 용기 내의 탑재대(34) 상에 탑재되어, 오목부가 형성되어 있는 웨이퍼(W)에 금속 이온을 바이어스에 의해 인입하여 금속의 박막을 퇴적시킬 때에, 선폭이나 홀 직경이 작아지거나, 혹은 어스펙트비가 커져도, 기초막 형성 공정, 에칭 공정, 성막 리플로우 공정을 실행함으로써, 피처리체의 표면의 오목부 내에 충분히 금속의 박막을 퇴적시키는 것이 가능해지고, 공극 없이 오목부 내에 금속막의 성막을 실시할 수 있다.
또한, 오목부 내에 충분히 금속의 박막을 퇴적시킬 수 있기 때문에, 그 후속 공정에 실행되는 도금법에 의한 매립 처리의 시간을 짧게 하거나, 혹은 이 도금 처리 자체를 불필요로 할 수 있다.
<성막 리플로우 공정의 매립의 평가>
다음에, 성막 리플로우 공정에 있어서의 오목부의 매립 특성에 대해서 실험을 실행했으므로, 그 결과에 대해서 설명한다. 도 6은, 성막량의 최대값(Td)과 에칭량(Te)의 비(Te/Td)와 매립 결과의 관계를 도시하는 도면이고, 도 7은 비(Te/Td)가 0.33 이상의 영역을 나타내는 그래프이다.
여기서는, 바이어스 전력의 크기에 의존하는 성막량의 최대값을 Td로 하고, Cu막의 본막(92)의 에칭량을 Te로 했을 때의 비(Te/Td)에 대한 매립 특성을 평가했다. 성막량의 최대값(Td)은, 도 5의 포인트(P1)에 있어서의 성막량(최대값)이며, 에칭량은 바이어스 전력을 변화시켰을 때에 있어서의 Cu의 성막량과 Td의 차이로 표시된다.
또 비(Te/Td)는 0.11∼0.58의 범위에서 변화시키고, 다른 프로세스 조건은 프로세스 압력이 90ｍTorr, 플라즈마 발생용의 고주파 전력이 4kW, 타겟용의 직류 전력이 5kW이다. 도 6에 도시하는 바와 같이, 비(Te/Td)가 0.11인 경우에는, 퇴적한 Cu막으로 이루어지는 본막은, 오목부의 개구에 있어서 화살표(102)로 도시하는 바와 같이, 위쪽으로 당겨지므로 리플로우가 발생하지 않는다. 또 비(Te/Td)가 0.16의 경우에는, Cu막으로 이루어지는 본막이 화살표(104)로 도시하는 바와 같이 오목부의 측벽에서 부분적으로 흘러서 응집해버리므로 바람직하지 못하다.
이것에 비해, 비(Te/Td)가 0.33 및 0.58의 경우에는, 화살표(106)로 도시하는 바와 같이 Cu막으로 이루어지는 본막은 측벽을 타고 오목부 내로 확산해서, 양호한 결과를 나타낼 수 있었다. 따라서, 성막 리플로우 공정을 정상적으로 실행하기 위해서는, 비(Te/Td)를 0.33 이상으로 설정하는 것이 필요하다는 것을 알 수 있다. 또한, 비 (Te/Td)는 타겟의 직류 전력과 바이어스 전력의 관계로도 변화되므로, 양자의 관계에서 비(Te/Td)가 0.33 이상이 되는 영역은 도 7 중에 사선으로 나타내는 영역이 된다. 따라서, 도 7에 따르면, 바이어스 전력 0.25kW 이상이 필요해서, 타겟에의 직류 전력은 적어도 3kW가 필요하다는 것을 알 수 있다.
다음에, 타겟에 공급하는 직류 전력을 3kW, 4kW, 및 5kW로 했을 경우에 있어서의 바이어스 전력과 비(Te/Td)의 관계를 보다 자세하게 조사했다. 그 결과를 도 8a 및 도 8b로 나타낸다. 이들의 도면에서는 가로축에 바이어스 전력을 취하고, 세로축에 비(Te/Td)를 취하고 있다. 도 8a는 전체도를 나타내고, 도 8b는 도 8a의 일부 확대도를 나타낸다. 이때의 프로세스 조건은, 프로세스 압력이 90ｍTorr, 플라즈마 발생용의 고주파 전력이 4kW이다.
도 8a에 도시하는 바와 같이, 바이어스 전력을 크게 할수록, 비(Te/Td)는 점차 커진다. 그리고, 바이어스 전력을 일정하게 했을 경우, 타겟에의 직류 전력을 크게 할수록, 비(Te/Td)는 점차로 작아진다. 이 결과, 도 8b에 도시하는 바와 같이, 비(Te/Td)를 상술의 0.33 이상으로 하기 때문에, 타겟에의 직류 전력이 3kW의 경우에는 바이어스 전력을 200W 이상으로 설정하고, 타겟에의 직류 전력이 4kW의 경우에는 바이어스 전력을 280W 이상으로 설정하고, 타겟에의 직류 전력이 5kW의 경우에는 바이어스 전력을 500W 이상으로 설정할 필요가 있다는 것을 알 수 있다.
<본 발명의 성막 방법의 제 2 실시예>
다음에 본 발명의 성막 방법의 제 2 실시예에 대해서 설명한다. 도 3을 참조해서 설명한 앞선 제 1 실시예에서는, 오목부(4)의 특히 홀(4B) 내의 측벽 부분에 충분한 두께의 기초막(90)을 형성하기 때문에, 기초막 형성 공정(도 3의 (C))과 에칭 공정(도 3의 (D))의 두 개의 공정을 실행하도록 했지만, 두 개의 공정 대신에, 성막 에칭 공정의 하나의 공정만 실행하도록 해도 좋다. 성막 에칭 공정에서는, 금속 이온을 바이어스에 의해 웨이퍼 방향으로 인입하여 기초막을 형성하면서 기초막을 에칭하도록 하고 있다. 도 9는 본 발명의 성막 방법의 제 2 실시예의 성막 에칭 공정을 설명하는 도면이다.
성막 에칭 공정에서는, Cu 이온에 의한 성막도 Ar 이온에 의한 에칭도 함께 적량으로 실행하도록 하고 있다. 구체적으로는, 성막 에칭 공정에 있어서의 바이어스 전력은, 앞선 제 1 실시예의 기초막 형성 공정에 있어서의 바이어스 전력보다도 크게 설정된다. 구체적으로는, 도 5 중의 영역(A3)의 부분, 즉, 포인트(P2)보다도 조금 좌측의 부분에 있어서의 바이어스 전력으로 성막 에칭 공정이 실행된다. 이에 따라, 웨이퍼(W)의 표면, 특히 위쪽을 향하고 있는 면에 Cu의 기초막(90)이 형성됨과 아울러, 기초막(90)이 두껍게 형성되는 부분, 즉, 홀(4B)의 저면이나 홈(4A)의 저면에 퇴적되는 기초막(90)이 격렬하게 에칭된다. 이 에칭에 의해 날아서 흩어진 금속 입자는 오목부(4)의 측벽, 특히 홀(4B)의 측벽에 퇴적해서 이 측벽 부분의 기초막(90)의 두께를, 도 3의 (D) 및 도 4의 (B)을 참조해서 설명한 바와 같이, 두껍게 하게 된다.
성막 에칭 공정에 있어서의 프로세스 조건은 아래와 같이 예시된다.
프로세스 압력은, 바람직하게는 50∼200ｍTorr, 보다 바람직하게는 65∼100ｍTorr의 범위로 한다. 구체적으로, 프로세스 압력은 90ｍTorr로 설정해도 좋다.
플라즈마용 고주파 전력은, 바람직하게는 3∼6kW, 보다 바람직하게는 4∼5kW의 범위로 한다. 구체적으로, 플라즈마용 고주파 전력은 4kW로 설정해도 좋다.
타겟에의 직류 전력은, 바람직하게는 4∼20kW, 보다 바람직하게는 8∼12kW의 범위로 한다. 타겟에의 직류 전력은 10kW로 설정해도 좋다.
바이어스 전력은, 바람직하게는 400∼2000W, 보다 바람직하게는 400∼1200W의 범위로 한다. 구체적으로, 바이어스 전력은 1000W로 설정해도 좋다.
웨이퍼 온도는, 바람직하게는 25∼200도, 보다 바람직하게는 25∼100도의 범위로 한다. 구체적으로, 웨이퍼 온도는 50도로 설정해도 좋다.
성막 에칭 공정을 실행한 후는, 도 3의 (E)에 설명한 성막 리플로우 공정, 도 3의 (F)에 설명한 도금 공정, 및 도 3의 (G)에 설명한 CMP 처리가 실행된다. 또한, 도금 공정을 생략할 수 있을 경우도 있는 것은 앞서 제 1 실시예에서 설명한 바이다. 이 제 2 실시예도, 앞선 제 1 실시예와 마찬가지의 작용 효과를 발휘할 수 있다.
또한, 각 실시예에 있어서는 배리어층(8)을 TiN막과 Ti막의 적층 구조로 했지만, 이것에 한정되지 않고, 배리어층(8)으로서, Ti막, TiN막, Ta막, TaN막, TaCN막, W(텅스텐)막, WN막, Zr막으로 이루어지는 군으로부터 선택되는 하나 이상의 막의 단층 구조 혹은 적층 구조를 이용하여도 좋다.
또한, 각 실시예에서는, 오목부(4)의 구조로서 홈(4A)과 홀(4B)로 이루어지는 2단 구조의 오목부를 예로 들어서 설명했지만, 이것에 한정되지 않고, 오목부(4)로서 단순한 홈이나 홀로 이루어지는, 이른바 1단 구조의 오목부에 대해서도 본 발명을 적용할 수 있는 것은 물론이다.
또한, 각 고주파 전원의 주파수도 13.56MHz에 한정되는 것은 아니고, 다른 주파수, 예를 들면, 400kHz∼60MHz가 바람직하고, 400kHz∼27.0MHz가 보다 바람직하다. 또한, 플라즈마용의 희가스로서는 Ar 가스에 한정되지 않고, 다른 희가스, 예를 들면, He나 Ne 등이나 수소를 첨가한 희가스를 이용하여도 좋다.
또한, 여기서는 피처리체로서 반도체 웨이퍼를 예로 들어서 설명했지만, 이 반도체 웨이퍼에는 실리콘 기판이나 GaAs, SiC, GaN 등의 화합물 반도체 기판도 포함되고, 또한 이들의 반도체 기판에 한정되지 않고, 액정 표시 장치에 이용하는 유리 기판이나 세라믹 기판 등에도 본 발명을 적용할 수 있다.
몇가지 실시 형태를 참조하면서 본 발명을 설명했지만, 본 발명은 개시된 실시 형태에 한정되는 것은 아니며, 첨부의 청구 범위의 요지 내에서 여러 변형이나 변경이 가능하다.
본 국제 출원은 2010년 9월 28일에 출원된 일본 특허 출원 2010217895 호에 근거하는 우선권을 주장하는 것이며, 그 전체 내용을 여기에 원용한다.

Claims (18)

  1. 진공 배기 가능한 처리 용기 내에서 플라즈마에 의해 금속의 타겟을 이온화시켜서 금속 이온을 발생시키고, 상기 처리 용기 내의 탑재대에 바이어스 전력을 공급하여, 상기 탑재대에 탑재되는 피처리체에 바이어스를 인가하여, 상기 금속 이온을 상기 피처리체에 인입하고, 상기 피처리체에 형성되는 오목부 내에 금속의 박막을 퇴적시키는 성막 방법에 있어서,
    상기 금속 이온을 바이어스에 의해 상기 피처리체에 인입하여, 금속을 포함하는 기초막을 상기 오목부 내에 형성하는 기초막 형성 공정과,
    상기 피처리체에 바이어스를 인가하면서, 상기 금속 이온을 발생시키지 않는 조건에서 플라즈마를 생성하여, 희가스를 이온화시킴과 아울러 생성한 희가스의 이온을 상기 피처리체에 인입하여 상기 기초막을 에칭하는 에칭 공정과,
    상기 피처리체의 온도를 25∼200℃의 범위 내로 설정함과 아울러, 상기 피처리체에 인가한 바이어스에 의해 상기 금속 이온을 상기 피처리체에 인입하여 금속막으로 이루어지는 본막을 퇴적하면서 상기 본막을 가열 리플로우시키는 성막 리플로우 공정
    을 포함하는 성막 방법.
  2. 제 1 항에 있어서,
    상기 에칭 공정에 있어서의 바이어스 전력이 상기 기초막 형성 공정에 있어서의 바이어스 전력보다 큰 것을 특징으로 하는 성막 방법.
  3. 제 1 항에 있어서,
    상기 에칭 공정에 있어서의 상기 처리 용기 내의 압력이 상기 기초막 형성 공정에 있어서의 상기 처리 용기 내의 압력보다 낮은 것을 특징으로 하는 성막 방법.
  4. 제 1 항에 있어서,
    상기 성막 리플로우 공정에 있어서의 상기 처리 용기 내의 압력이 상기 에칭 공정에 있어서의 상기 처리 용기 내의 압력보다 높은 것을 특징으로 하는 성막 방법.
  5. 제 1 항에 있어서,
    상기 에칭 공정에 있어서, 상기 타겟에 인가되는 직류 전력과, 상기 금속 이온을 발생시키기 위한 고주파 전력이 0으로 설정되는 성막 방법.
  6. 제 1 항에 있어서,
    상기 성막 리플로우 공정에 있어서, 소정의 바이어스 전력 하에서, 성막량의 최대값(Td)과 상기 본막이 에칭되는 에칭량(Te)의 비(Te/Td)가 0.33 이상이고 1미만이 되도록 설정되는 성막 방법.
  7. 제 1 항에 있어서,
    상기 성막 리플로우 공정에 있어서의 압력은 50∼200ｍTorr의 범위 내로 설정되는 성막 방법.
  8. 제 1 항에 있어서,
    상기 기초막 형성 공정, 상기 에칭 공정, 상기 성막 리플로우 공정은 동일한 처리 용기 내에서 실행되는 성막 방법.
  9. 제 1 항에 있어서,
    상기 금속은 동으로 이루어지는 성막 방법.
  10. 제 1 항에 있어서,
    상기 성막 리플로우 공정 후에, 상기 오목부 내에 도금에 의해 상기 금속을 매립하는 도금 공정이 실행되는 성막 방법.
  11. 진공 배기 가능한 처리 용기 내에서 플라즈마에 의해 금속의 타겟을 이온화시켜서 금속 이온을 발생시키고, 상기 처리 용기 내의 탑재대에 바이어스 전력을 공급하는 것에 의해 상기 탑재대에 탑재되는 피처리체에 바이어스를 인가하여, 상기 금속 이온을 상기 피처리체에 인입하여 상기 피처리체에 형성되는 오목부 내에 금속의 박막을 퇴적시키는 성막 방법에 있어서,
    상기 금속 이온을 바이어스에 의해 상기 피처리체에 인입하여 금속을 포함하는 기초막을 상기 오목부 내에 형성하면서, 상기 기초막을 에칭하는 성막 에칭 공정과,
    상기 피처리체의 온도를 25∼200℃의 범위 내로 설정함과 아울러, 상기 금속 이온을 바이어스에 의해 상기 피처리체에 인입하여 금속막으로 이루어지는 본막을 퇴적하면서 상기 본막을 가열 리플로우시키는 성막 리플로우 공정
    을 포함하는 성막 방법.
  12. 제 11 항에 있어서,
    상기 성막 리플로우 공정에 있어서, 소정의 바이어스 전력 하에서 성막량의 최대값(Td)과 상기 본막이 에칭되는 에칭량(Te)의 비(Te/Td)가 0.33 이상이고 1미만이 되도록 설정되는 성막 방법.
  13. 제 11 항에 있어서,
    상기 성막 리플로우 공정에 있어서의 압력은 50∼200ｍTorr의 범위 내로 설정되는 성막 방법.
  14. 제 11 항에 있어서,
    상기 성막 에칭 공정 및 상기 성막 리플로우 공정은 동일한 처리 용기 내에서 실행되는 성막 방법.
  15. 제 11 항에 있어서,
    상기 금속은 동으로 이루어지는 성막 방법.
  16. 제 11 항에 있어서,
    상기 성막 리플로우 공정 후에, 상기 오목부 내에 도금에 의해 상기 금속을 매립하는 도금 공정이 실행되는 성막 방법.
  17. 진공 배기 가능한 처리 용기와,
    오목부가 형성된 피처리체를 탑재하기 위한 탑재대와,
    상기 처리 용기 내에 소정의 가스를 도입하는 가스 도입 수단과,
    상기 처리 용기 내에 플라즈마를 발생시키기 위한 플라즈마 발생원과,
    상기 처리 용기 내에 마련되어서 상기 플라즈마에 의해 이온화 될 금속의 타겟과,
    상기 탑재대에 대하여 고주파의 바이어스 전력을 공급하는 바이어스 전원과,
    청구항 1 내지 청구항 10 중 어느 한 항에 기재된 성막 방법을 실시하도록 장치 전체를 제어하는 장치 제어부
    를 구비하는 성막 장치.
  18. 진공 배기 가능한 처리 용기와,
    오목부가 형성된 피처리체를 탑재하기 위한 탑재대와,
    상기 처리 용기 내에 소정의 가스를 도입하는 가스 도입 수단과,
    상기 처리 용기 내에 플라즈마를 발생시키기 위한 플라즈마 발생원과,
    상기 처리 용기 내에 마련되어서 상기 플라즈마에 의해 이온화 될 금속의 타겟과,
    상기 탑재대에 대하여 고주파의 바이어스 전력을 공급하는 바이어스 전원과,
    청구항 11 내지 청구항 16 중 어느 한 항에 기재된 성막 방법을 실시하도록 장치 전체를 제어하는 장치 제어부
    를 구비하는 성막 장치.
KR1020137010785A 2010-09-28 2011-09-26 성막 방법 및 성막 장치 KR101481924B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010217895A JP5392215B2 (ja) 2010-09-28 2010-09-28 成膜方法及び成膜装置
JPJP-P-2010-217895 2010-09-28
PCT/JP2011/071892 WO2012043478A1 (ja) 2010-09-28 2011-09-26 成膜方法及び成膜装置

Publications (2)

Publication Number Publication Date
KR20130095283A KR20130095283A (ko) 2013-08-27
KR101481924B1 true KR101481924B1 (ko) 2015-01-12

Family

ID=45892922

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137010785A KR101481924B1 (ko) 2010-09-28 2011-09-26 성막 방법 및 성막 장치

Country Status (6)

Country Link
US (1) US20130237053A1 (ko)
JP (1) JP5392215B2 (ko)
KR (1) KR101481924B1 (ko)
CN (1) CN102918633A (ko)
TW (1) TW201227827A (ko)
WO (1) WO2012043478A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180001462A (ko) * 2016-06-27 2018-01-04 도쿄엘렉트론가부시키가이샤 기판에 형성된 오목부에 구리 배선을 형성하기 위한 전처리를 행하는 방법, 및 처리 장치

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5719212B2 (ja) * 2011-03-30 2015-05-13 東京エレクトロン株式会社 成膜方法およびリスパッタ方法、ならびに成膜装置
JP5969306B2 (ja) * 2012-08-08 2016-08-17 東京エレクトロン株式会社 Ｃｕ配線の形成方法
JP2014075398A (ja) 2012-10-03 2014-04-24 Tokyo Electron Ltd プラズマ処理方法及びプラズマ処理装置
JP6163064B2 (ja) 2013-09-18 2017-07-12 東京エレクトロン株式会社 成膜装置及び成膜方法
JP6268036B2 (ja) * 2014-05-16 2018-01-24 東京エレクトロン株式会社 Ｃｕ配線の製造方法
JP2016111047A (ja) * 2014-12-02 2016-06-20 東京エレクトロン株式会社 Ｃｕ配線の形成方法および半導体装置の製造方法
KR102324826B1 (ko) 2015-04-02 2021-11-11 삼성전자주식회사 배선 구조물, 배선 구조물 형성 방법 및 반도체 장치의 제조 방법
JP6532450B2 (ja) * 2016-12-06 2019-06-19 株式会社アルバック 成膜方法
US10438846B2 (en) 2017-11-28 2019-10-08 Taiwan Semiconductor Manufacturing Co., Ltd. Physical vapor deposition process for semiconductor interconnection structures
US10847482B2 (en) * 2018-05-16 2020-11-24 Micron Technology, Inc. Integrated circuit structures and methods of forming an opening in a material
US10651100B2 (en) 2018-05-16 2020-05-12 Micron Technology, Inc. Substrates, structures within a scribe-line area of a substrate, and methods of forming a conductive line of a redistribution layer of a substrate and of forming a structure within a scribe-line area of the substrate
JP7146213B2 (ja) * 2018-06-01 2022-10-04 株式会社島津製作所 導電膜形成方法、および配線基板の製造方法
JP7178826B2 (ja) * 2018-08-22 2022-11-28 東京エレクトロン株式会社 処理方法
FR3099490B1 (fr) * 2019-08-02 2022-12-02 X Fab France Procédé de formation d’un film de tantale à basse résistivité
CN111826627A (zh) * 2020-08-07 2020-10-27 中国电子科技集团公司第三十八研究所 一种用于提高导通孔真空镀膜深度的工艺室和镀膜线
US11492699B2 (en) * 2021-02-17 2022-11-08 Applied Materials, Inc. Substrate temperature non-uniformity reduction over target life using spacing compensation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004526868A (ja) * 2001-05-04 2004-09-02 東京エレクトロン株式会社 シーケンシャルな堆積及びエッチングを備えたイオン化ｐｖｄ
JP2006148075A (ja) * 2004-10-19 2006-06-08 Tokyo Electron Ltd 成膜方法及びプラズマ成膜装置
JP2008045219A (ja) * 2007-10-22 2008-02-28 Canon Anelva Corp リフロースパッタリング方法及びリフロースパッタリング装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960026261A (ko) * 1994-12-14 1996-07-22 제임스 조셉 드롱 재 도입형 콘택 홀을 피복시키거나 또는 충진시키기 위한 방법 및 장치
US5962923A (en) * 1995-08-07 1999-10-05 Applied Materials, Inc. Semiconductor device having a low thermal budget metal filling and planarization of contacts, vias and trenches
US7744735B2 (en) * 2001-05-04 2010-06-29 Tokyo Electron Limited Ionized PVD with sequential deposition and etching
US7901545B2 (en) * 2004-03-26 2011-03-08 Tokyo Electron Limited Ionized physical vapor deposition (iPVD) process
CN101044259B (zh) * 2004-10-19 2010-07-07 东京毅力科创株式会社 等离子体溅射成膜方法和成膜装置
JP2006148074A (ja) * 2004-10-19 2006-06-08 Tokyo Electron Ltd 成膜方法及びプラズマ成膜装置
US7378002B2 (en) * 2005-08-23 2008-05-27 Applied Materials, Inc. Aluminum sputtering while biasing wafer
JP4967354B2 (ja) * 2006-01-31 2012-07-04 東京エレクトロン株式会社 シード膜の成膜方法、プラズマ成膜装置及び記憶媒体
JP5023505B2 (ja) * 2006-02-09 2012-09-12 東京エレクトロン株式会社 成膜方法、プラズマ成膜装置及び記憶媒体
US20070235319A1 (en) * 2006-04-07 2007-10-11 Tokyo Electron Limited Multi-processing using an ionized physical vapor deposition (ipvd) system
JP4833088B2 (ja) * 2007-01-04 2011-12-07 キヤノンアネルバ株式会社 高温リフロースパッタリング装置
US20080190760A1 (en) * 2007-02-08 2008-08-14 Applied Materials, Inc. Resputtered copper seed layer
US8247030B2 (en) * 2008-03-07 2012-08-21 Tokyo Electron Limited Void-free copper filling of recessed features using a smooth non-agglomerated copper seed layer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004526868A (ja) * 2001-05-04 2004-09-02 東京エレクトロン株式会社 シーケンシャルな堆積及びエッチングを備えたイオン化ｐｖｄ
JP2006148075A (ja) * 2004-10-19 2006-06-08 Tokyo Electron Ltd 成膜方法及びプラズマ成膜装置
JP2008045219A (ja) * 2007-10-22 2008-02-28 Canon Anelva Corp リフロースパッタリング方法及びリフロースパッタリング装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180001462A (ko) * 2016-06-27 2018-01-04 도쿄엘렉트론가부시키가이샤 기판에 형성된 오목부에 구리 배선을 형성하기 위한 전처리를 행하는 방법, 및 처리 장치
KR102050631B1 (ko) * 2016-06-27 2019-11-29 도쿄엘렉트론가부시키가이샤 기판에 형성된 오목부에 구리 배선을 형성하기 위한 전처리를 행하는 방법, 및 처리 장치
KR20190132958A (ko) * 2016-06-27 2019-11-29 도쿄엘렉트론가부시키가이샤 처리 장치
KR102123766B1 (ko) * 2016-06-27 2020-06-16 도쿄엘렉트론가부시키가이샤 처리 장치

Also Published As

Publication number Publication date
US20130237053A1 (en) 2013-09-12
WO2012043478A1 (ja) 2012-04-05
TW201227827A (en) 2012-07-01
KR20130095283A (ko) 2013-08-27
CN102918633A (zh) 2013-02-06
JP2012074522A (ja) 2012-04-12
JP5392215B2 (ja) 2014-01-22

Similar Documents

Publication Publication Date Title
KR101481924B1 (ko) 성막 방법 및 성막 장치
JP5023505B2 (ja) 成膜方法、プラズマ成膜装置及び記憶媒体
KR100987835B1 (ko) 시드막의 성막 방법, 플라즈마 성막 장치 및 기억 매체
KR101291917B1 (ko) 금속막의 성막 방법 및 성막 장치
JP2006148075A (ja) 成膜方法及びプラズマ成膜装置
KR101846049B1 (ko) Cu 배선의 제조 방법 및 기억 매체
WO2006043551A1 (ja) プラズマスパッタリングによる成膜方法及び成膜装置
KR20160068668A (ko) Cu 배선의 형성 방법 및 성막 시스템, 기억 매체
TW200824041A (en) Method and apparatus of forming film, and recording medium
US10163699B2 (en) Cu wiring forming method and semiconductor device manufacturing method
KR101031677B1 (ko) 성막 방법, 성막 장치 및 기억 매체
US9406558B2 (en) Cu wiring fabrication method and storage medium
KR101382376B1 (ko) 성막 방법 및 Ｃｕ 배선의 형성 방법
TW202104640A (zh) 用於填充設置在基板中的特徵的方法與設備
JP2012209483A (ja) 成膜方法およびリスパッタ方法、ならびに成膜装置
JP2009182140A (ja) 薄膜の形成方法、プラズマ成膜装置及び記憶媒体
JP4923933B2 (ja) バリヤ層の形成方法及びプラズマ成膜装置
JP2008098378A (ja) 薄膜形成方法及び薄膜の積層構造

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181219

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191217

Year of fee payment: 6