KR20180028949A - 플라스마 에칭 방법 - Google Patents

플라스마 에칭 방법 Download PDF

Info

Publication number
KR20180028949A
KR20180028949A KR1020170113905A KR20170113905A KR20180028949A KR 20180028949 A KR20180028949 A KR 20180028949A KR 1020170113905 A KR1020170113905 A KR 1020170113905A KR 20170113905 A KR20170113905 A KR 20170113905A KR 20180028949 A KR20180028949 A KR 20180028949A
Authority
KR
South Korea
Prior art keywords
gas
film
plasma
etching
chlorine
Prior art date
Application number
KR1020170113905A
Other languages
English (en)
Other versions
KR102033826B1 (ko
Inventor
히사시 요다
다카후미 감베
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20180028949A publication Critical patent/KR20180028949A/ko
Application granted granted Critical
Publication of KR102033826B1 publication Critical patent/KR102033826B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

알루미늄 함유물을 내면에 갖는 처리 용기 내에서, Ti/Al/Ti 적층막을 염소 함유 가스를 사용하여 플라스마 에칭할 때에 알루미늄 함유물의 소모를 억제한다.
내면의 적어도 일부가 알루미늄 함유물을 포함하는 처리 용기 내에, 하층 Ti막, Al막 및 상층 Ti막을 적층하여 이루어지는 Ti/Al/Ti 적층막을 갖고, 그 위에 패턴화된 레지스트층이 형성된 기판을 반입하는 공정과, 염소 함유 가스를 포함하는 에칭 가스 및 질소 가스의 플라스마를 생성하고, Ti/Al/Ti 적층막을, 레지스트층을 마스크로 하여, 생성된 플라스마에 의해 플라스마 에칭하는 에칭 공정을 포함한다.

Description

플라스마 에칭 방법{PLASMA ETCHING METHOD}
본 발명은, 플라스마 에칭 방법에 관한 것이다.
FPD(Flat Panel Display)에 사용되는 박막 트랜지스터(TFT: Thin Film Transistor)는, 유리 기판 등의 기판 상에, 게이트 전극이나 게이트 절연막, 반도체층 등을 패터닝하면서 순차 적층해가는 것에 의해 형성된다.
예를 들어, 채널 에이치형의 보텀 게이트측 구조의 TFT를 제조하는 데에 있어서는, 유리 기판 상에 게이트 전극, 게이트 절연막, 산화물 반도체막을 순차 형성한 후, 산화물 반도체막 상에 금속막을 형성하고, 그 후, 그 금속막을 플라스마 에칭함으로써, 소스 전극 및 드레인 전극을 형성한다. 소스 전극 및 드레인 전극이 되는 금속막으로서는 Ti/Al/Ti 적층막이 다용되고 있으며, 특허문헌 1에는, Ti/Al/Ti 적층막을 성막할 때의 에칭 가스로서 Cl2 가스 및 BCl3 가스를 사용하는 것이 기재되어 있다.
일본 특허 공개 제2000-235968호 공보
그런데, 플라스마 에칭을 행하는 플라스마 에칭 장치에 있어서는, 처리를 행하는 처리 용기(챔버)로서, 내면이 양극 산화 처리된 알루미늄이 사용되고 있으며, 양극 산화 피막에 의해 내식성을 부여하고 있지만, 에칭 가스로서 특허문헌 1에 나타낸 Cl2 가스 및 BCl3 가스와 같은 염소 함유 가스를 사용하면, 챔버 내벽의 양극 산화 피막이 에칭되어 소모되고, 처리를 반복하면 양극 산화 피막이 소실되어버리는 것으로 판명되었다.
따라서, 본 발명의 과제는, 양극 산화 피막 등의 알루미늄 함유물을 내면에 갖는 처리 용기 내에서, Ti/Al/Ti 적층막을 염소 함유 가스를 사용하여 플라스마 에칭할 때에 알루미늄 함유물의 소모를 억제할 수 있는 플라스마 에칭 방법을 제공하는 데 있다.
상기 과제를 해결하기 위해서, 본 발명은, 내면의 적어도 일부가 알루미늄 함유물을 포함하는 처리 용기 내에, 하층 Ti막, Al막 및 상층 Ti막을 적층하여 이루어지는 Ti/Al/Ti 적층막을 갖고, 그 위에 패턴화된 레지스트층이 형성된 기판을 반입하는 공정과, 염소 함유 가스를 포함하는 에칭 가스 및 질소 가스의 플라스마를 생성하고, 상기 Ti/Al/Ti 적층막을, 상기 레지스트층을 마스크로 하여 상기 플라스마에 의해 플라스마 에칭하는 에칭 공정을 포함하는 것을 특징으로 하는 플라스마 에칭 방법을 제공한다.
본 발명에 있어서, 상기 에칭 가스 및 상기 질소 가스를 상기 처리 용기 내에 공급하고, 상기 처리 용기 내에서 플라스마화하도록 해도 된다.
상기 에칭 공정에 있어서, 플라스마화한 상기 질소 가스에 의해, 상기 처리 용기의 내면 상기 알루미늄 함유물을 질화할 수 있다. 또한, 상기 에칭 공정에 있어서, 상기 질소 가스의 플라스마에 의해 애싱된 상기 레지스트층의 성분을, 상기 처리 용기의 내면에 퇴적시킬 수 있다.
상기 에칭 가스로서, 염소 함유 가스와 불활성 가스를 사용해도 된다. 또한, 상기 염소 함유 가스를, 염소 가스와 삼염화붕소 가스를 포함하는 것으로 할 수 있다.
상기 염소 함유 가스의 유량과 상기 질소 가스의 유량비는, 6:1 내지 10:1인 범위로 하는 것이 바람직하다.
상기 처리 용기의 내면 알루미늄 함유물은, 알루미늄을 양극 산화하여 형성된 양극 산화 피막이면 된다.
본 발명에 따르면, 염소 함유 가스를 포함하는 에칭 가스 및 질소 가스의 플라스마를 생성하고, Ti/Al/Ti 적층막을, 레지스트층을 마스크로 하여, 생성된 플라스마에 의해 플라스마 에칭하므로, 질소 가스의 플라스마 작용에 의해, 알루미늄 함유물의 소모를 억제할 수 있다.
도 1은 본 발명의 실시 형태에 따른 플라스마 에칭 방법을 실시하기 위한 플라스마 에칭 장치를 나타낸 단면도이다.
도 2는 도 1의 플라스마 에칭 장치에 의해 실시되는 본 발명의 실시 형태에 따른 플라스마 에칭 방법을 나타내는 흐름도이다.
도 3은 본 발명의 실시 형태에 따른 플라스마 에칭 방법에 사용되는 기판의 구조를 나타낸 단면도이다.
도 4는 도 3의 구조 기판에 있어서 Ti/Al/Ti 적층막을 에칭한 상태를 나타낸 단면도이다.
도 5는 N2 가스의 플라스마에 의해 양극 산화 피막의 소모를 억제하는 메커니즘을 설명하기 위한 도면이다.
도 6은 실험예 1에 있어서의 챔버 벽부의 Si칩의 부착 위치를 나타낸 도면이다.
도 7은 실험예 1에 있어서, N2 가스를 첨가하지 않은 경우와 N2 가스를 첨가한 경우에 대하여 플라스마 에칭했을 때의 도 6의 각 위치의 Si칩의 절삭량을 나타낸 도면이다.
도 8은 실험예 2에 있어서의 챔버 벽부의 양극 산화 피막의 막 두께를 측정하는 위치를 나타낸 도면이다.
도 9는 실험예 2에 있어서, N2 가스를 첨가하지 않은 경우와 N2 가스를 첨가한 경우에 대하여 플라스마 에칭했을 때의 도 8의 각 위치에 있어서의 피막 두께의 변화량을 나타낸 도면이다.
이하, 첨부 도면을 참조하여 본 발명의 실시 형태에 대하여 설명한다.
<플라스마 에칭 장치>
도 1은 본 발명의 실시 형태에 따른 플라스마 에칭 방법을 실시하기 위한 플라스마 에칭 장치를 나타낸 단면도이다.
플라스마 에칭 장치(100)는, 기판(S)의 Ti/Al/Ti 적층막을 에칭하기 위한 것이며, 예를 들어 내벽면이 양극 산화 처리된 알루미늄을 포함하는 각기둥 형상의 기밀한 본체 용기(1)를 갖는다. 본체 용기(1)의 내면에는 30 내지 70㎛ 정도의 두께를 갖는 양극 산화 피막(1a)이 형성되어 있다. 양극 산화 피막(1a)이 형성되는 부분은, 본체 용기(1)의 내면 전방면에 한정되지 않고, 그의 일부만, 예를 들어 측면만이어도 된다. 이 본체 용기(1)는 접지되어 있다. 본체 용기(1)는 유전체벽(2)에 의해 상하로 구획되어 있고, 상측이 안테나실을 구획 형성하는 안테나 용기(3)로 되어 있으며, 하측이 처리실을 구획 형성하는 챔버(처리 용기)(4)로 되어 있다. 유전체벽(2)은 챔버(4)의 천장벽을 구성하고 있으며, Al2O3 등의 세라믹스, 석영 등으로 구성되어 있다. 챔버(4)의 수평 단면은 직사각 형상을 이루고, 긴 변과 짧은 변을 갖고 있다.
본체 용기(1)에 있어서의 안테나 용기(3)의 측벽(3a)과 챔버(4)의 측벽(4a) 사이에는 내측으로 돌출되는 지지 선반(5)이 설치되어 있고, 이 지지 선반(5) 상에 유전체벽(2)이 적재된다.
유전체벽(2)의 하측 부분에는, 처리 가스 공급용 샤워 하우징(11)이 감입되어 있다. 샤워 하우징(11)은, 복수개의 서스펜더(도시하지 않음)에 의해 본체 용기(1)의 천장에 매달아진 상태로 되어 있다.
이 샤워 하우징(11)은 도전성 재료, 예를 들어 그의 내면 또는 외면이 양극 산화 처리된 알루미늄으로 구성되어 있다. 이 샤워 하우징(11)에는 수평으로 연장되는 가스 유로(12)가 형성되어 있고, 이 가스 유로(12)에는, 하방을 향해 연장되는 복수의 가스 토출 구멍(12a)이 연통되어 있다.
한편, 유전체벽(2)의 상면 중앙에는, 이 가스 유로(12)에 연통되도록 가스 공급관(21)이 설치되어 있다. 가스 공급관(21)은 본체 용기(1)의 천장으로부터 그 외측으로 관통하고, 분기관(21a, 21b)으로 분기되어 있다. 분기관(21a)에는, 염소 함유 가스, 예를 들어 염소 가스(Cl2 가스) 및 삼염화붕소 가스(BCl3 가스)를 공급하는 염소 함유 가스 공급원(22)이 접속되어 있다. 또한, 분기관(21b)에는 질소 가스(N2 가스)를 공급하는 N2 가스 공급원(23)이 접속되어 있다. 분기관(21a, 21b)에는 매스 플로우 컨트롤러 등의 유량 제어기나 밸브 시스템이 설치되어 있다.
가스 공급관(21), 분기관(21a, 21b), 염소 함유 가스 공급원(22), N2 가스 공급원(23), 및 유량 제어기 및 밸브 시스템은 처리 가스 공급 기구(20)를 구성한다.
또한, 염소 함유 가스로서는, Cl2 가스 단독, BCl3 가스 단독이어도 되고, 사염화탄소(CCl4) 가스 등의 다른 것을 염소 함유 가스의 일부 또는 전부로서 사용할 수도 있다.
안테나 용기(3) 내에는, 고주파(RF) 안테나(13)가 배치되어 있다. 고주파 안테나(13)는, 구리나 알루미늄 등의 양호한 도전성의 금속을 포함하는 안테나선(13a)을 환상이나 와권상 등의 종래 사용되는 임의의 형상으로 배치하여 구성된다. 고주파 안테나(13)는 복수의 안테나부를 갖는 다중 안테나여도 된다. 고주파 안테나(13)는 절연 부재를 포함하는 스페이서(17)에 의해 유전체벽(2)으로부터 이격되어 있다.
안테나선(13a)의 단자(18)에는 안테나 용기(3)의 상방으로 연장되는 급전 부재(16)가 접속되어 있다. 급전 부재(16)의 상단에는, 급전선(19)이 접속되어 있고, 급전선(19)에는 정합기(14) 및 고주파 전원(15)이 접속되어 있다. 그리고, 고주파 안테나(13)에, 고주파 전원(15)으로부터 주파수가, 예를 들어 13.56MHz인 고주파 전력이 공급됨으로써, 챔버(4) 내에 유도 전계가 형성되고, 이 유도 전계에 의해 샤워 하우징(11)으로부터 공급된 처리 가스가 플라스마화되어, 유도 결합 플라스마가 생성된다.
챔버(4) 내의 저벽에는, 프레임 형상을 이루는 절연체를 포함하는 스페이서(26)를 개재시켜, 기판(S)을 적재하는 기판 적재대(30)가 설치되어 있다. 기판 적재대(30)는, 상술한 스페이서(26) 상에 설치된, 기재(31)와, 기재(31) 상에 설치된 정전 척(32)과, 기재(31) 및 정전 척(32)의 측벽을 덮는 절연체를 포함하는 쉴드링(33)을 갖고 있다. 기재(31) 및 정전 척(32)은 기판(S)의 형상에 대응한 직사각 형상을 이루고, 기판 적재대(30)의 전체가 사각 판상 또는 기둥상으로 형성되어 있다. 스페이서(26) 및 쉴드링(33)은 알루미나 등의 절연성 세라믹스로 구성되어 있다.
정전 척(32)은, 기재(31)의 표면에 형성된 세라믹스 용사막을 포함하는 유전체층(45)과, 유전체층(45)의 내부에 설치된 흡착 전극(46)을 갖는다. 흡착 전극(46)은 판상, 막상, 격자상, 망상 등 각종 형태를 취할 수 있다. 흡착 전극(46)에는, 급전선(47)을 통해 직류 전원(48)이 접속되어 있고, 흡착 전극(46)에 직류 전압이 인가되도록 되어 있다. 흡착 전극(46)으로의 급전은, 스위치(도시하지 않음)로 온 오프되도록 되어 있다. 흡착 전극(46)에 직류 전압을 인가함으로써, 쿨롱력이나 존센ㆍ라벡력 등의 정전 흡착력이 발생하여 기판(S)이 흡착된다. 정전 척(32)의 유전체층(45)으로서는, 알루미나(Al2O3)나 이트리아(Y2O3) 등의 세라믹스를 사용할 수 있다.
기재(31)에는, 급전선(51)을 통해 바이어스 인가용 고주파 전원(53)이 접속되어 있다. 또한, 급전선(51)의 기재(31)와 고주파 전원(53) 사이에는 정합기(52)가 설치되어 있다. 고주파 전원(53)은 기재(31) 상의 기판(S)에 이온을 인입하기 위한 것이고, 50kHz 내지 10MHz 범위의 주파수가 사용되며, 예를 들어 3.2MHz이다.
또한, 기판 적재대(30)의 기재(31) 내에는, 기판(S)의 온도를 제어하기 위한 온도 조절 기구 및 온도 센서(모두 도시하지 않음)가 설치되어 있다. 또한, 기판 적재대(30)에 기판(S)이 적재된 상태에서, 기판(S)과 기판 적재대(30) 사이에 열전달을 위한 전열 가스, 예를 들어 He 가스를 공급하는 전열 가스 공급 기구(도시하지 않음)가 설치되어 있다. 또한, 기판 적재대(30)에는, 기판(S)의 수수를 행하기 위한 복수의 승강 핀(도시하지 않음)이 정전 척(32)의 상면에 대하여 돌출 함몰 가능하게 설치되어 있고, 기판(S)의 수수는, 정전 척(32)의 상면부터 상방으로 돌출된 상태의 승강 핀에 대하여 행해진다.
챔버의 측벽(4a)에는, 기판(S)을 챔버(4)에 대하여 반입출하기 위한 반입출구(55)가 설치되어 있고, 반입출구(55)는 게이트 밸브(56)에 의해 개폐 가능하게 되어 있다. 게이트 밸브(56)를 개방으로 함으로써, 인접하게 설치된 진공 반송실(도시하지 않음) 내의 반송 장치(도시하지 않음)에 의해 반입출구(55)를 통해 기판(S)의 반입출이 가능해진다.
챔버(4) 저벽의 에지부 또는 코너부에는 복수의 배기구(59)(2개만 도시)가 형성되어 있고, 각 배기구(59)에는 배기 기구(60)가 설치되어 있다. 배기 기구(60)는, 배기구(59)에 접속된 배기 배관(61)과, 배기 배관(61)의 개방도를 조정함으로써 챔버(4) 내의 압력을 제어하는 자동 압력 제어 밸브(APC)(62)와, 챔버(4) 내를 배기 배관(61)을 통해 배기시키기 위한 진공 펌프(63)를 갖고 있다. 그리고, 진공 펌프(63)에 의해 챔버(4) 내가 배기되고, 플라스마 에칭 처리 중, 자동 압력 제어 밸브(APC)(62)의 개방도를 조정함으로써 챔버(4) 내를 소정의 진공 분위기으로 설정, 유지한다.
플라스마 에칭 장치(100)는, 추가로 제어부(70)을 갖고 있다. 제어부(70)는 CPU 및 기억부를 구비한 컴퓨터로 구성되어 있고, 플라스마 에칭 장치(100)의 각 구성부(처리 가스 공급 기구(20)의 유량 제어기 및 밸브 시스템, 고주파 전원(15, 53), 자동 압력 제어 밸브(APC)(62), 직류 전원(48) 등)은, 기억부에 기억된 처리 레시피(프로그램)에 기초하여 소정의 처리가 행해지도록 제어된다. 처리 레시피는, 하드 디스크, 콤팩트 디스크, 반도체 메모리 등의 기억 매체에 저장되어 있다.
<플라스마 에칭 방법>
이어서, 이상의 플라스마 에칭 장치(100)에 의해 실시되는 발명의 일 실시 형태에 따른 플라스마 에칭 방법에 대해서, 도 2의 흐름도에 기초하여 설명한다.
먼저, 게이트 밸브(56)를 열어서 반송 장치(도시하지 않음)에 의해 반입출구(55)를 통해, 내면에 양극 산화 피막(1a)을 갖는 알루미늄을 포함하는 챔버(4) 내에, 도 3에 나타낸 바와 같은, Ti/Al/Ti 적층막을 갖고, 그 위에 패턴화된 포토레지스트층이 형성된 기판(S)을 반입하여, 기판 적재대(30) 상에 적재한다(스텝 1). 반송 기구를 챔버(4)로부터 퇴피시킨 후, 게이트 밸브(56)를 폐쇄한다.
기판(S)은, 채널 에이치형의 보텀 게이트형 구조의 TFT를 형성하기 위한 것이고, 보다 상세하게는, 도 3에 나타낸 바와 같이, 유리 기체(101) 상에 게이트 전극(102)이 형성되며, 그 위에 게이트 절연막(103)을 개재시켜 IGZO 등의 산화물 반도체를 포함하는 반도체막(104)이 형성되고, 그 위에 소스 전극 및 드레인 전극이 되는 Ti/Al/Ti 적층막(105)이 형성되어 있다. Ti/Al/Ti 적층막(105)은, 상층 Ti막(105a)과, 하층 Ti막(105c)과, 이들 사이에 설치된 Al막(105b)을 갖고 있다. Al막(105b)은 Al 단체여도 되고, Al-Si 등의 Al 합금이어도 된다. 상층 Ti막(105a) 및 하층 Ti막(105c)의 막 두께는 30 내지 100nm 정도이고, Al막(105b)의 막 두께는 300 내지 1000nm 정도이다. Ti/Al/Ti 적층막(105) 위에는, 에칭 마스크로서 패턴화된 포토레지스트층(106)이 형성되어 있다.
이 상태에서, 자동 압력 제어 밸브(APC)(62)에 의해 챔버(4) 내의 압력을 소정의 진공도로 조정함과 아울러, 처리 가스 공급 기구(20)로부터 샤워 하우징(11)을 통해, 처리 가스로서, 염소 함유 가스를 포함하는 에칭 가스, 예를 들어 Cl2 가스+BCl3 가스, 및 N2 가스를 챔버 내에 공급하고, 이들을 플라스마화하여 Ti/Al/Ti 적층막(105)을 도 4에 나타낸 바와 같이 플라스마 에칭한다(스텝 2).
이 때, 기판(S)은 정전 척(32)에 의해 흡착되고, 온도 조절 기구(도시하지 않음)에 의해 온도 조절된다.
스텝 2에 있어서는, 먼저, 처리 가스로서, 염소 함유 가스를 포함하는 에칭 가스 및 N2 가스를 챔버 내에 공급한다. 이 때, 에칭 가스를 구성하는 염소 함유 가스로서, 예를 들어 Cl2 가스 및 BCl3 가스를 사용한다. 또한, 에칭 가스로서 염소 함유 가스에 더하여 Ar 가스 등의 불활성 가스를 공급해도 된다.
계속해서, 처리 가스를 플라스마화할 때에는, 고주파 전원(15)으로부터, 예를 들어 13.56MHz의 고주파를 고주파 안테나(13)에 인가하고, 이에 의해 유전체벽(2)을 통해 챔버(4) 내에 균일한 유도 전계를 형성한다. 이 때, 고주파 전원(53)으로부터 기재(31)에, 예를 들어 3.2MHz의 고주파 바이어스를 공급하고, 기판(S)에 대하여 적절한 이온 인입 작용을 부여한다.
이와 같이 하여 형성된 유도 전계에 의해, 고밀도의 유도 결합 플라스마가 생성되고, 에칭 가스로서 공급된 염소 함유 가스인 Cl2 가스 및 BCl3 가스가 플라스마화된다. 이 때, N2 가스도 동일하게 플라스마화된다.
그리고, 플라스마화된 Cl2 가스 및 BCl3 가스에 의해, 기판(S)의 Ti/Al/Ti 적층막(105)에 대하여, 소스 전극 및 드레인 전극을 형성하기 위한 플라스마 에칭이 행해진다.
이 때, 공급되는 처리 가스가 에칭 가스인 염소 함유 가스만이면, 염소 함유 가스의 플라스마에 의해, Ti/Al/Ti 적층막(105)의 에칭이 행해짐과 함께, 챔버(4)의 내면에 존재하는 Al2O3을 포함하는 양극 산화 피막(1a)이 스퍼터링되어, 소모된다. 특히, 염소 함유 가스로서 본 예의 Cl2 가스 및 BCl3 가스의 혼합 가스와 같이, BCl3 가스를 함유하는 것을 사용함으로써, B의 환원 작용에 의해 양극 산화 피막(1a)의 소모가 심해진다. 이렇게 양극 산화 피막(1a)이 소모되어, 최종적으로 양극 산화 피막(1a)이 소실되면, 챔버(4) 내면의 내에칭성이 유지되지 못하게 되어버린다.
그래서, 본 실시 형태에서는, 에칭 가스인 염소 함유 가스에 더하여 N2 가스를 공급하며, N2 가스도 플라스마화된다. N2 가스의 플라스마는, Ti/Al/Ti 적층막(105)의 에칭에는 거의 기여하지 않지만, 도 5의 (a)와 같이, 양극 산화 피막(1a) 내의 Al을 질화하고, 내플라스마성을 상승시켜 보호하는 작용, 및 도 5의 (b)에 나타낸 바와 같이, 포토레지스트층(106)을 애싱하고, 그에 의해 생성된 C계 및 CH계 성분을 챔버(4)의 양극 산화 피막(1a)의 표면에 퇴적시켜, 양극 산화 피막(1a)을 보호하는 작용을 갖는다.
이러한 2개의 작용에 의해, 챔버(4) 내면의 양극 산화 피막(1a)의 소모를 억제할 수 있다. 이 때문에, 양극 산화 피막(1a)이 소실되어 내플라스마성이 저하되는 것을 방지할 수 있다.
이 경우에, 염소 함유 가스: N2 가스(유량비)는, 6:1 내지 10:1의 범위인 것이 바람직하다. 또한, 염소 함유 가스로서 Cl2 가스 및 BCl3 가스를 사용하는 경우에는, Cl2 가스:BCl3 가스(유량비)는, 1.5:1 내지 5:1의 범위인 것이 바람직하다. 또한, 에칭 가스로서 Ar 가스 등의 불활성 가스를 사용하는 경우에는, 염소 함유 가스:불활성 가스(유량비)는, 1.5:1 내지 5:1의 범위인 것이 바람직하다.
본 예와 같이, 에칭 가스로서 Cl2 가스 및 BCl3 가스를 사용하여 플라스마 에칭을 행할 때의 바람직한 조건은,
챔버 내의 압력: 1.33 내지 2.66Pa(0.01 내지 0.02Torr)
Cl2 가스의 유량: 600 내지 1000mL/min(sccm)
BCl3 가스의 유량: 300 내지 500mL/min(sccm)
N2 가스의 유량: 100 내지 200mL/min(sccm)
유도 결합 플라스마 생성용 고주파 전원(15)의 파워: 2000 내지 3000W
고주파 바이어스용 고주파 전원(53)의 파워: 1000 내지 2000W이다.
이상과 같은 플라스마 에칭 처리를 소정 시간 행한 후, 처리 가스를 정지시키고, 챔버(4) 내를 진공 펌프(63)에 의해 배기하면서, 적당한 퍼지 가스에 의해 퍼징시킨 후, 게이트 밸브(56)를 열고, 반송 기구(도시하지 않음)에 의해 처리 후의 기판(S)을 반입출구(55)를 통해 반출한다(스텝3).
<실험예>
[실험예 1]
실험예 1에서는, 도 1에 나타낸 장치의 직사각 형상 챔버의 긴 변측의 벽부와 짧은 변측의 벽부의 도 6에 나타낸 복수의 위치에 Si칩을 부착시키고, 에칭 가스로서 Cl2 가스 및 BCl3 가스를 사용하며, N2 가스를 첨가하지 않고 유도 결합 플라스마를 생성한 경우, 및 N2 가스를 첨가하여 유도 결합 플라스마를 생성한 경우에 대해서, Si칩의 절삭량을 파악하였다.
본 실험예에 있어서의 Si칩의 부착 위치는, 긴 변측의 벽부는 No.1 내지 No.5의 위치, 짧은 변측은 No.6 내지 No.10의 위치이다. 또한, 조건은, 압력: 15mTorr(2Pa), 가스 유량: Cl2/BCl3/N2=630/315/0 또는 100sccm, RF 파워(소스/바이어스): 2900/1940W로 하였다.
결과를 도 7에 나타낸다. 이 도면에 나타낸 바와 같이, N2 가스를 공급하지 않은 경우에는, 챔버 벽부의 상부일수록, 또한 중앙일수록 플라스마의 스퍼터력이 강하고, Si 절삭량이 매우 많아지고 있지만, N2 가스를 100sccm 공급함으로써, 챔버 벽의 위치에 관계없이 Si 절삭량이 현저하게 적고, 플라스마 중에 N2를 함유시킴으로써, 플라스마의 스퍼터로부터 보호하는 효과가 높은 것이 확인되었다.
[실험예 2]
실험예 2에서는, 도 1의 장치를 사용하고, 에칭 가스로서 Cl2 가스 및 BCl3 가스를 사용하며, N2 가스를 첨가하지 않은 경우와, N2 가스를 첨가한 경우에 대해서, 10000장의 기판을 양산(플라스마 에칭)한 후, 챔버 내벽의 도 8에 나타낸 복수의 위치에 있어서, 양극 산화막의 막 두께를 조사하였다. 또한, Cl2 가스의 유량은 400 내지 1100sccm, BCl3 가스의 유량은 200 내지 600sccm, N2 가스를 첨가한 경우의 유량은 50 내지 200sccm로 하였다.
양극 산화막의 막 두께는 알루미늄의 지금(地金) 표면에 부착되어 있는 피막의 전체 두께의 증감(변화량)을 측정함으로써 행하였다. 도 9는, N2 가스를 첨가하지 않은 경우와 N2 가스를 첨가한 경우에 대해서, 도 8의 각 위치에 있어서의 피막 두께의 변화량(단위:㎛)을 나타낸 도면이며, 피막이 소실(감소)된 경우를 마이너스의 수치, 증가한 경우를 플러스의 수치로 나타내고 있다. 도 9에 나타낸 바와 같이, N2를 첨가하지 않은 경우에는, 양극 산화 피막의 소모가 보이고, 가장 소모가 심한 긴 변 측벽부의 상부 중앙에서는 피막 두께가 -39㎛로 크게 소실된 것에 비해, N2를 첨가한 경우에는, 양극 산화 피막의 소모가 억제되어, 긴 변 측벽부의 상부 중앙에서도 -3㎛였다. 또한, 다른 부분은 초기의 피막 두께보다 오히려 증막되었다. 이로부터, N2 가스를 첨가함으로써, 양극 산화 피막을 보호하여, 양극 산화 피막의 소모를 억제하는 효과가 얻어지는 것이 확인되었다.
[실험예 3]
실험예 3에서는, N2 가스 첨가에 의한 에칭 처리에 대한 영향을 확인하였다.
여기에서는, 에칭 가스로서 Cl2 가스를 사용하고, N2 가스를 첨가하지 않은 경우와, N2 가스를 첨가한 경우에 대해서, 플라스마 에칭을 행한 경우의, 기판의 센터, 미들, 에지에 있어서의 Ti/Al/Ti 적층막 에칭 부분의 테이퍼각을 구하였다. 그 결과, N2 가스를 첨가하지 않은 경우에는, 테이퍼각이 센터: 82.1°, 미들: 74.4°, 에지: 역테이퍼(레지스트층 아래까지 에칭 부분이 침입하는 언더컷)였던 것에 비해, N2 가스를 첨가한 경우에는, 테이퍼각이 센터: 84.6°, 미들: 80.7°, 에지: 81.8°이 되고, 에칭 처리에 대한 악영향은 존재하지 않고, 오히려, N2 가스 첨가에 의한 보호 효과에 의해, 센터와 에지의 형상차가 저감되는 것이 확인되었다.
<다른 적용>
또한, 본 발명은, 상기 실시 형태에 한정되지 않으며 본 발명의 사상의 범위 내에서 각종 변형 가능하다. 예를 들어, 상기 실시 형태에서는, 플라스마 에칭 장치로서 유도 결합 플라스마 에칭 장치를 사용한 예를 나타냈지만, 이에 한정되지 않고, 용량 결합 플라스마 에칭 장치나 마이크로파 플라스마 에칭 장치 등의 다른 플라스마 에칭 장치여도 된다.
또한, 상기 실시 형태에서는, 내면에 알루미늄의 양극 산화 피막을 갖는 챔버를 사용한 경우에 대하여 나타냈지만, 이에 한정되지 않고, 본 발명은, 챔버 내면의 적어도 일부가 알루미늄 함유물인 경우에 적용 가능하다.
1; 본체 용기
1a; 양극 산화 피막
2; 유전체벽
4; 챔버(처리 용기)
11; 샤워 하우징
13; 고주파 안테나
15; 고주파 전원
20; 처리 가스 공급 기구
30; 기판 적재대
32; 정전 척
33; 쉴드링
60; 배기 기구
100; 플라스마 에칭 장치
101; 유리 기체
102; 게이트 전극
103; 게이트 절연막
104; 반도체막
105; Ti/Al/Ti 적층막
105a; 상층 Ti막
105b; Al막
105c; 하층 Ti막
106; 포토레지스트층
S; 기판

Claims (8)

  1. 내면의 적어도 일부가 알루미늄 함유물을 포함하는 처리 용기 내에, 하층 Ti막, Al막 및 상층 Ti막을 적층하여 이루어지는 Ti/Al/Ti 적층막을 갖고, 그 위에 패턴화된 레지스트층이 형성된 기판을 반입하는 공정과,
    염소 함유 가스를 포함하는 에칭 가스 및 질소 가스의 플라스마를 생성하고, 상기 Ti/Al/Ti 적층막을, 상기 레지스트층을 마스크로 하여 상기 플라스마에 의해 플라스마 에칭하는 에칭 공정을 포함하는 것을 특징으로 하는, 플라스마 에칭 방법.
  2. 제1항에 있어서,
    상기 에칭 가스 및 상기 질소 가스를 상기 처리 용기 내에 공급하고, 상기 처리 용기 내에서 플라스마화하는 것을 특징으로 하는, 플라스마 에칭 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 에칭 공정에 있어서, 플라스마화한 상기 질소 가스에 의해, 상기 처리 용기의 내면의 상기 알루미늄 함유물을 질화하는 것을 특징으로 하는, 플라스마 에칭 방법.
  4. 제1항 또는 제2항에 있어서,
    상기 에칭 공정에 있어서, 상기 질소 가스의 플라스마에 의해 애싱된 상기 레지스트층의 성분을, 상기 처리 용기의 내면에 퇴적시키는 것을 특징으로 하는, 플라스마 에칭 방법.
  5. 제1항 또는 제2항에 있어서,
    상기 에칭 가스로서, 염소 함유 가스와 불활성 가스를 사용하는 것을 특징으로 하는, 플라스마 에칭 방법.
  6. 제1항 또는 제2항에 있어서,
    상기 염소 함유 가스는, 염소 가스와 삼염화붕소 가스를 포함하는 것을 특징으로 하는 플라스마 에칭 방법.
  7. 제1항 또는 제2항에 있어서,
    상기 염소 함유 가스의 유량과 상기 질소 가스의 유량비는, 6:1 내지 10:1의 범위인 것을 특징으로 하는 플라스마 에칭 방법.
  8. 제1항 또는 제2항에 있어서,
    상기 처리 용기의 내면 알루미늄 함유물은, 알루미늄을 양극 산화하여 형성된 양극 산화 피막인 것을 특징으로 하는, 플라스마 에칭 방법.
KR1020170113905A 2016-09-09 2017-09-06 플라스마 에칭 방법 KR102033826B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2016-176259 2016-09-09
JP2016176259A JP6785101B2 (ja) 2016-09-09 2016-09-09 プラズマエッチング方法

Publications (2)

Publication Number Publication Date
KR20180028949A true KR20180028949A (ko) 2018-03-19
KR102033826B1 KR102033826B1 (ko) 2019-10-17

Family

ID=61576547

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170113905A KR102033826B1 (ko) 2016-09-09 2017-09-06 플라스마 에칭 방법

Country Status (3)

Country Link
JP (1) JP6785101B2 (ko)
KR (1) KR102033826B1 (ko)
CN (2) CN115172163A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210152947A (ko) * 2020-06-09 2021-12-16 도쿄엘렉트론가부시키가이샤 에칭 방법 및 기판 처리 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7199174B2 (ja) * 2018-07-26 2023-01-05 東京エレクトロン株式会社 エッチング方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07312363A (ja) * 1993-10-15 1995-11-28 Applied Materials Inc プラズマエッチング装置におけるコンタミナント捕獲用コーティング層の形成方法および副次生成粒子の付着蓄積制御方法、並びにコンタミナント捕獲コーティングを有したプラズマエッチング装置
JPH10251871A (ja) * 1996-12-19 1998-09-22 Applied Materials Inc プラズマリアクタ用ボロンカーバイド部品
JP2000235968A (ja) 1999-02-15 2000-08-29 Sharp Corp ドライエッチング装置及びそれを用いたドライエッチング方法
KR20100131703A (ko) * 2009-06-08 2010-12-16 인제대학교 산학협력단 저진공 축전 결합형 플라즈마를 이용한 건식 식각 공정
KR20120126018A (ko) * 2011-05-10 2012-11-20 도쿄엘렉트론가부시키가이샤 플라즈마 생성용 전극 및 플라즈마 처리 장치
JP2015076487A (ja) * 2013-10-08 2015-04-20 株式会社ジャパンディスプレイ 液晶表示装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61144026A (ja) * 1984-12-17 1986-07-01 Toshiba Corp ドライエツチング方法
KR20000066317A (ko) * 1999-04-15 2000-11-15 윤종용 고밀도 플라즈마 식각설비를 이용한 알루미늄막의 식각방법
US6374833B1 (en) * 1999-05-05 2002-04-23 Mosel Vitelic, Inc. Method of in situ reactive gas plasma treatment
JP3793020B2 (ja) * 2000-12-26 2006-07-05 松下電器産業株式会社 ドライエッチング方法
JP3905870B2 (ja) * 2003-08-01 2007-04-18 東京エレクトロン株式会社 プラズマ処理装置
JP2006303263A (ja) * 2005-04-22 2006-11-02 Renesas Technology Corp 半導体装置の製造方法
JP2007194284A (ja) * 2006-01-17 2007-08-02 Tokyo Electron Ltd プラズマ処理方法、プラズマ処理装置、及び記憶媒体
JP5041713B2 (ja) * 2006-03-13 2012-10-03 東京エレクトロン株式会社 エッチング方法およびエッチング装置、ならびにコンピュータ読取可能な記憶媒体
CN101153396B (zh) * 2006-09-30 2010-06-09 中芯国际集成电路制造(上海)有限公司 等离子刻蚀方法
CN101285189B (zh) * 2007-04-12 2010-05-19 上海宏力半导体制造有限公司 减少金属刻蚀工艺反应腔室产生沉积物的方法
JP6326312B2 (ja) * 2014-07-14 2018-05-16 株式会社ジャパンディスプレイ 表示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07312363A (ja) * 1993-10-15 1995-11-28 Applied Materials Inc プラズマエッチング装置におけるコンタミナント捕獲用コーティング層の形成方法および副次生成粒子の付着蓄積制御方法、並びにコンタミナント捕獲コーティングを有したプラズマエッチング装置
JPH10251871A (ja) * 1996-12-19 1998-09-22 Applied Materials Inc プラズマリアクタ用ボロンカーバイド部品
JP2000235968A (ja) 1999-02-15 2000-08-29 Sharp Corp ドライエッチング装置及びそれを用いたドライエッチング方法
KR20100131703A (ko) * 2009-06-08 2010-12-16 인제대학교 산학협력단 저진공 축전 결합형 플라즈마를 이용한 건식 식각 공정
KR20120126018A (ko) * 2011-05-10 2012-11-20 도쿄엘렉트론가부시키가이샤 플라즈마 생성용 전극 및 플라즈마 처리 장치
JP2015076487A (ja) * 2013-10-08 2015-04-20 株式会社ジャパンディスプレイ 液晶表示装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210152947A (ko) * 2020-06-09 2021-12-16 도쿄엘렉트론가부시키가이샤 에칭 방법 및 기판 처리 장치

Also Published As

Publication number Publication date
CN115172163A (zh) 2022-10-11
JP6785101B2 (ja) 2020-11-18
JP2018041890A (ja) 2018-03-15
CN107808824A (zh) 2018-03-16
KR102033826B1 (ko) 2019-10-17

Similar Documents

Publication Publication Date Title
KR100886273B1 (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
EP2911187A1 (en) Etching method
KR102260339B1 (ko) 반도체 장치의 제조 방법
US20030217812A1 (en) Plasma etching equipment and method for manufacturing semiconductor device
KR101957348B1 (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
US20120145186A1 (en) Plasma processing apparatus
TWI469213B (zh) Plasma processing device
US20160379834A1 (en) Etching method
KR20150104043A (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치
KR20080006457A (ko) 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체
KR20180008310A (ko) 플라즈마 에칭 방법, 플라즈마 에칭 장치, 및 기판 탑재대
KR20160018366A (ko) 다층막을 에칭하는 방법
TW201721713A (zh) 被處理體之處理方法
TWI743155B (zh) 電漿蝕刻方法及電漿蝕刻系統
KR20150014434A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
TW201630068A (zh) 電漿蝕刻方法
KR20180028949A (ko) 플라스마 에칭 방법
TW201933471A (zh) 電漿處理裝置
JPWO2008032627A1 (ja) ドライエッチング方法
KR102612169B1 (ko) 다층막을 에칭하는 방법
JP2007258471A (ja) プラズマ処理装置
US20070221332A1 (en) Plasma processing apparatus
CN104517797A (zh) 等离子体处理装置
US11328934B2 (en) Etching method and substrate processing apparatus
TWI767002B (zh) 蝕刻方法及蝕刻裝置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right