KR20000066317A - 고밀도 플라즈마 식각설비를 이용한 알루미늄막의 식각방법 - Google Patents
고밀도 플라즈마 식각설비를 이용한 알루미늄막의 식각방법 Download PDFInfo
- Publication number
- KR20000066317A KR20000066317A KR1019990013328A KR19990013328A KR20000066317A KR 20000066317 A KR20000066317 A KR 20000066317A KR 1019990013328 A KR1019990013328 A KR 1019990013328A KR 19990013328 A KR19990013328 A KR 19990013328A KR 20000066317 A KR20000066317 A KR 20000066317A
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- density plasma
- high density
- aluminum film
- plasma etching
- Prior art date
Links
- 238000005530 etching Methods 0.000 title claims abstract description 40
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 title claims abstract description 36
- 229910052782 aluminium Inorganic materials 0.000 title claims abstract description 35
- 238000000034 method Methods 0.000 title claims abstract description 25
- 238000001020 plasma etching Methods 0.000 title claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 239000007789 gas Substances 0.000 abstract description 10
- 239000010410 layer Substances 0.000 abstract description 9
- 239000011229 interlayer Substances 0.000 abstract description 8
- 239000012495 reaction gas Substances 0.000 abstract description 4
- YPSXFMHXRZAGTG-UHFFFAOYSA-N 4-methoxy-2-[2-(5-methoxy-2-nitrosophenyl)ethyl]-1-nitrosobenzene Chemical compound COC1=CC=C(N=O)C(CCC=2C(=CC=C(OC)C=2)N=O)=C1 YPSXFMHXRZAGTG-UHFFFAOYSA-N 0.000 abstract description 3
- 102100021569 Apoptosis regulator Bcl-2 Human genes 0.000 abstract 1
- 101000971171 Homo sapiens Apoptosis regulator Bcl-2 Proteins 0.000 abstract 1
- 239000003989 dielectric material Substances 0.000 abstract 1
- 235000021190 leftovers Nutrition 0.000 abstract 1
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
고밀도 플라즈마 식각 설비를 이용하여 식각 잔류물의 발생을 억제하고, 층간절연막과의 높은 식각선택비를 실현할 수 있는 알루미늄막의 식각방법에 대해 기재되어 있다. 이 식각방법은, 플라즈마 밀도가 1012개/㎤ 이상의 고밀도 플라즈마 식각설비를 이용하여, 반도체 웨이퍼상에 형성된 알루미늄막을 식각하는 방법에 있어서, 고밀도 플라즈마 식각설비의 압력을 20mT이상의 조건에서 식각공정을 수행하는 것이 특징이다.
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로서, 특히 고밀도 플라즈마 식각설비를 이용한 반도체 소자의 알루미늄막의 식각방법에 관한 것이다.
일반적으로, 반도체 소자를 제조하기 위해서는 여러 단계의 금속배선 공정이 이루어져야 한다. 특히, 반도체 소자의 집적도가 점점 증가되고 있는 추세에 따라서 금속배선의 구조도 점점 다층화 되어 가고 있다.
다층화된 구조의 금속배선을 형성하기 위해서는, 접속시키고자 하는 하부 금속막상에 절연막, 예컨대 실리콘 산화막을 형성시킨다. 그리고, 실리콘 산화막을 식각하여 하부 금속막의 일정 표면을 노출시키는 콘택홀을 형성한 후에, 상기 콘택홀 내에 얇은 두께의 장벽층을 형성시킨다. 이어서, 장벽층상에 상부 금속막을 형성시키되, 상기 상부 금속막이 콘택홀 내에 완전히 채워지도록 한다. 이 후, 마스크막 패턴, 예컨대 포토레지스트막 패턴을 사용하여 상부 금속막을 패터닝한다.
통상적으로 상기 상부 금속막으로써는 알루미늄막을 사용하며, 이 경우에 알루미늄막을 패터닝하는 식각 공정은 고밀도 플라즈마를 이용한 식각설비를 사용하여 이루어진다. 즉, 상기 고밀도 플라즈마 식각설비내에 알루미늄막이 증착된 반도체 웨이퍼를 로딩(loading)시킨 후에, 상부 및 하부 전극에 알에프(RF; Radio Frequency) 전력을 공급한다. 그리고, 고밀도 식각설비 내에 반응 가스를 공급하여 상기 반도체 웨이퍼 상부에 형성된 고밀도 플라즈마를 이용하여 알루미늄막을 식각한다. 그런데, 이와 같은 알루미늄막 식각 공정을 진행한 결과 형성되는 알루미늄막 패턴에는 여러 가지 문제점들이 나타난다.
도 1a 내지 도 1c는 고밀도 플라즈마 식각설비를 이용한 알루미늄막의 식각공정에서 발생하는 문제점들을 설명하기 위해 패터닝된 알루미늄막을 도식적으로 나타낸 단면도들이다.
도 1a 내지 도 1c에서 층간절연막(10)의 하부에는 하부 금속층(미도시)이 형성되어 있으며, 그 하부 금속층은 상기 층간절연막(10)에 형성된 콘택홀을 통해 상부 금속층인 알루미늄막 패턴들(21, 22, 23)과 각각 접속되어 있다.
먼저, 도 1a에 도시된 바와 같이, 층간절연막(10)상에 형성된 알루미늄막 패턴(21)은 정상적으로 형성되지만, 노출된 층간절연막(10)상에는 식각 잔류물들(30)이 남는다. 이 식각 잔류물들(30)은 소자동작시 소자 단락(short)과 같은 문제를 발생시키므로, 소자의 안정성을 증가시키기 위해서는 제거시켜야 한다.
다음에, 도 1b에 도시된 바와 같이, 알루미늄막 패턴(22)과 층간절연막(10)의 접촉 면적이 작음으로 인하여 리프팅(lifting)이 발생될 수 있으며, 경우에 따라서는 도 1c에 도시된 바와 같이, 알루미늄막 패턴(23)의 상부 면적이 협소함으로 인하여 단차가 있는 부분에서는 알루미늄막 패턴(23)이 끊기는 네킹(necking) 현상도 발생될 수도 있다.
도 2a 및 도 2b는 종래의 알루미늄막의 식각방법의 문제점을 나타낸 주사형 전자현미경(SEM) 사진들로서, 도 2a는 알루미늄막 패턴들 사이에 식각 잔류물이 잔존하는 것을 나타내고 있으며, 도 2b는 알루미늄막이 끊어지는 네킹(necking) 현상을 보여주고 있다.
일반적으로 고밀도 플라즈마를 이용한 알루미늄막의 식각공정은 주로 10mT 정도의 낮은 압력에서 이루어지는데, 이렇게 여러가지 공정조건을 실험해본 결과, 특히 상기한 문제점들은 10mT 정도의 낮은 압력에서 식각할 경우에 심하게 발생되므로, 이의 개선이 시급한 실정이다.
본 발명이 이루고자 하는 기술적 과제는, 고밀도 플라즈마 식각설비를 사용하여, 식각 잔류물의 발생을 억제하고, 층간절연막과의 높은 식각선택비를 실현할 수 있는 알루미늄막의 식각방법을 제공하는 것이다.
도 1a 내지 도 1c는 종래의 알루미늄막의 식각방법의 문제점들을 설명하기 위한 단면도들이다.
도 2a 및 도 2b는 종래의 알루미늄막의 식각방법의 문제점을 나타낸 주사형 전자현미경(SEM) 사진들이다.
도 3은 본 발명에 따른 알루미늄막의 식각에 사용되는 고밀도 플라즈마 식각설비를 나타낸 도면이다.
상기 과제를 이루기 위하여 본 발명에 의한 알루미늄막의 식각방법은, 플라즈마 밀도가 1012개/㎤ 이상의 고밀도 플라즈마 식각설비를 이용하여, 반도체 웨이퍼 상에 형성된 알루미늄막을 식각하는 방법에 있어서, 상기 고밀도 플라즈마 식각설비의 압력을 20mT이상의 조건에서 식각공정을 수행하는 것을 특징으로 한다.
본 발명에 따른 알루미늄막의 식각 방법에 따르면, 고밀도 플라즈마 식각설비내의 압력을 20mT 이상으로 설정함으로써 통상의 조건하에서 수행된 식각공정시 발생되는 식각 잔류물 발생, 패턴 리프팅 및 패턴 끊김 등의 문제를 억제할 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 내용을 상세히 설명한다.
도 2는 본 발명에 따른 알루미늄막의 식각공정에 사용되는 고밀도 플라즈마 식각설비를 나타낸 개략도이다.
도 2를 참조하면, 고밀도 플라즈마 식각설비(200)의 하부 면에는 캐소드(210)가 배치되며, 상기 캐소드(210) 상에는 웨이퍼 척(미도시)을 개재하여 식각하고자 하는 알루미늄막이 형성된 반도체 웨이퍼(220)가 안착된다. 캐소드(210)는 외부의 하부 RF 전원(230)과 연결된다. 고밀도 플라즈마 식각설비(200)의 상부 면에는 애노드(240)가 배치되며, 이 애노드(240)는 외부의 상부 RF 전원(250)과 연결된다. 상기 애노드(240)는 그 단면을 관통하는 다수의 홀들이 형성되어 있으며, 이 홀들을 통해서 염소가스(Cl2) 및 염화보론 가스(BCl2)와 같은 반응가스와, 질소가스(N2)와 같은 첨가가스가 고밀도 플라즈마 식각설비(200) 내로 공급된다.
이와 같은 고밀도 플라즈마 식각설비(200)내의 웨이퍼 척 상에 식각하고자 하는 알루미늄막이 형성되고, 그 위에 식각 마스크로서의 포토레지스트막 패턴이 형성되어 있는 반도체 웨이퍼를 안착시킨 후에, 하부 RF 전원(230) 및 상부 RF 전원(250)에 의해 RF 전력이 공급된다. 그리고, 애노드(240)내의 홀들을 통해 반응가스인 Cl2가스와 BCl2가스를 공급하고, 경우에 따라서 첨가가스인 N2가스를 고밀도 플라즈마 식각설비(200)내로 공급한다. 그러면, 반도체 웨이퍼(220)의 표면상에 밀도가 1012개/㎤ 정도인 고밀도 플라즈마(260)가 형성되고, 상기 반응가스들이 이온화되어 형성되는 이온들에 의해 알루미늄막이 식각된다.
이 때, 상기 고밀도 플라즈마 식각설비(200)내의 소스 전력은 300 ∼ 800W 정도로 하고, 바이어스 전력은 50 ∼ 100W 정도로 설정한다. 특히, 상기 식각설비(200) 내의 압력은 종래의 10mT 정도보다 높은 20mT 이상이 되도록 조절함으로써, 층간절연막에 대한 높은 식각선택비를 얻을 수 있고, 알루미늄막 패턴 사이에 식각 잔류물이 발생하는 문제와 패턴의 끊김 등을 방지할 수 있다.
이상 본 발명을 상세히 설명하였으나 본 발명은 상기 실시예에 한정되지 않고 당업자의 수준에서 그 변형 및 개량이 가능하다.
이상의 설명에서와 같이, 본 발명에 따른 알루미늄막의 식각 방법에 따르면, 고밀도 플라즈마 식각설비내의 압력을 20mT 이상으로 설정함으로써 통상의 조건하에서 수행된 식각공정시 발생되는 식각 잔류물의 발생, 패턴 리프팅 및 패턴 끊김 등의 문제를 억제할 수 있다.
Claims (1)
- 플라즈마 밀도가 1012개/㎤ 이상의 고밀도 플라즈마 식각설비를 이용하여, 반도체 웨이퍼 상에 형성된 알루미늄막을 식각하는 방법에 있어서,상기 고밀도 플라즈마 식각설비의 압력을 20mT이상의 조건에서 식각 공정을 수행하는 것을 특징으로 하는 알루미늄막의 식각 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990013328A KR20000066317A (ko) | 1999-04-15 | 1999-04-15 | 고밀도 플라즈마 식각설비를 이용한 알루미늄막의 식각방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990013328A KR20000066317A (ko) | 1999-04-15 | 1999-04-15 | 고밀도 플라즈마 식각설비를 이용한 알루미늄막의 식각방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000066317A true KR20000066317A (ko) | 2000-11-15 |
Family
ID=19580177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990013328A KR20000066317A (ko) | 1999-04-15 | 1999-04-15 | 고밀도 플라즈마 식각설비를 이용한 알루미늄막의 식각방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000066317A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107808824A (zh) * | 2016-09-09 | 2018-03-16 | 东京毅力科创株式会社 | 等离子体蚀刻方法 |
-
1999
- 1999-04-15 KR KR1019990013328A patent/KR20000066317A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107808824A (zh) * | 2016-09-09 | 2018-03-16 | 东京毅力科创株式会社 | 等离子体蚀刻方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Armacost et al. | Plasma-etching processes for ULSI semiconductor circuits | |
| US4547260A (en) | Process for fabricating a wiring layer of aluminum or aluminum alloy on semiconductor devices | |
| US20130344702A1 (en) | Method of etching silicon nitride films | |
| US20050178505A1 (en) | Electrode for dry etching a wafer | |
| US5849641A (en) | Methods and apparatus for etching a conductive layer to improve yield | |
| KR100259352B1 (ko) | 반도체 소자의 다층막 건식각 방법 | |
| KR100512904B1 (ko) | 반도체소자의 제조방법 | |
| KR100258875B1 (ko) | 다층배선용 비아형성방법 | |
| KR100560253B1 (ko) | 플라즈마 에칭 방법 | |
| US6780342B1 (en) | Method of etching and method of plasma treatment | |
| KR20000066317A (ko) | 고밀도 플라즈마 식각설비를 이용한 알루미늄막의 식각방법 | |
| JP2003133293A (ja) | 半導体装置の製造方法 | |
| JP4014456B2 (ja) | エッチング処理方法 | |
| KR20060118132A (ko) | 반도체 소자의 도전 배선 형성 방법 | |
| JP2006294909A (ja) | 半導体装置の製造方法 | |
| KR20160140416A (ko) | 고 선택성 산소 프리 실리콘 나이트라이드 에칭 | |
| KR100677768B1 (ko) | 반도체소자의 리페어 식각 방법 | |
| KR20000060960A (ko) | 고밀도 플라즈마 식각 설비를 사용한 반도체소자의 알루미늄막식각 방법 | |
| JP3271373B2 (ja) | ドライエッチング方法 | |
| KR20000045482A (ko) | 반도체소자의 식각방법 | |
| KR100458081B1 (ko) | 반도체장치의비아홀형성방법 | |
| KR0167694B1 (ko) | 반도체 소자 제조시 경사 콘택홀 형성 방법 | |
| KR100274345B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| KR100680502B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20000020162A (ko) | 반도체장치 제조시 이물질 제거방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |