JP2006303263A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2006303263A
JP2006303263A JP2005124470A JP2005124470A JP2006303263A JP 2006303263 A JP2006303263 A JP 2006303263A JP 2005124470 A JP2005124470 A JP 2005124470A JP 2005124470 A JP2005124470 A JP 2005124470A JP 2006303263 A JP2006303263 A JP 2006303263A
Authority
JP
Japan
Prior art keywords
opening
electrode
electrode portion
semiconductor device
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005124470A
Other languages
English (en)
Inventor
Kazuhide Fukaya
和秀 深谷
Kunihiro Shinohara
国宏 篠原
Hirotoshi Ise
博利 伊勢
Kenji Shirakawa
憲次 白川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2005124470A priority Critical patent/JP2006303263A/ja
Publication of JP2006303263A publication Critical patent/JP2006303263A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】 プラズマ処理の安定性を向上させる。
【解決手段】 平行平板型のプラズマエッチング装置の上部電極には、処理室内に反応ガスを供給する複数の開口部3が設けられている。各開口部3(3a,3b)は、上部電極の電極板1gを構成するクーリングプレート1g1とカバー電極1g2とを貫通するように設けられている。このクーリングプレート1g1に開口された開口部3aの直径を、カバー電極1g2に開口された開口部3bの直径よりも大きくした。これにより、クーリングプレート1g1の開口部3aと、カバー電極1g2の開口部3bとの平面位置合わせずれを回避できる。
【選択図】 図5

Description

本発明は、半導体装置の製造技術に関し、特に、半導体装置の製造工程で行われるプラズマ処理技術に適用して有効な技術に関するものである。
半導体装置の製造工程では、半導体装置を構成する素子や配線の微細化要求に伴い、低い処理温度のもとで処理が可能なプラズマ処理の使用が進められている。半導体装置の製造工程で用いられるプラズマ処理の一例としてプラズマエッチング処理がある。プラズマエッチング処理は、反応ガスを減圧下で放電することで、反応基(ラジカル)やイオン等のような反応種を発生させて、これを目的材料と反応させてエッチングを行う処理である。
本発明者が検討したプラズマエッチング処理に用いるエッチング装置は、例えば平行平板型のエッチング装置である。このエッチング装置は、処理室内に、互いに対向するように配置された下部電極と上部電極とを有している。下部電極上に半導体ウエハが載置される。上部電極は、クーリングプレートと、その表面(下部電極に対向する面)に設けられたカバー電極とを有している。クーリングプレートは、例えばアルミニウムのような金属からなり、カバー電極は、例えばシリコンまたはカーボンからなる。このような上部電極において下部電極と対向する面内には、複数の開口部が配置されており、この開口部を通じて処理室内に反応ガスが供給されるようになっている。開口部は、上記クーリングプレートおよびカバー電極を貫通するように形成されている。クーリングプレートに開口された開口部と、カバー電極に開口された開口部とは、その平面寸法がほぼ同じとされている。
なお、例えばプラズマエッチングまたはプラズマ成膜においてシールド板の開口部分のエッジ部分での異常放電を防止する方法として開口部分のエッジ部分にR加工を施して硬質アルマイト処理を施すあるいは硬質アルマイト処理の上にセラミック材のコーティングを施す技術がある(たとえば特許文献1等)。また、例えばプラズマエッチングやプラズマ成膜において、シャワープレートの開口部での噴出口の腐食を防ぎパーティクルの発生を防止するためにシャワープレートの開口部をR加工する技術がある(たとえば特許文献2等)。またプラズマエッチング装置の上部電極を構成するクーリングプレートの開口部の直径をカバー電極の開口部の直径よりも大きくして形成する技術がある(たとえば特許文献3、4等)。
特開2003−68724号公報(段落〔0009〕、〔0029〕、〔0034〕、〔0035〕、図1、図2) 特開2003−133237号公報(段落〔0041〕、図1(b)) 特開2003−332314号公報(段落〔0043〕、図3) 再公表WO01/088971号公報(図2)
ところが、上記プラズマ処理技術においては、以下の課題があることを本発明者は見出した。
すなわち、クーリングプレートに開口された開口部と、カバー電極に開口された開口部との平面位置がずれると開口部の通路が屈曲したような形状となり、その通路に大きな障害が形成され圧力差が生じるため、異常放電が生じプラズマの安定性が低下する問題がある。その結果、半導体装置の歩留まりや信頼性が低下する問題がある。
そこで、本発明の目的は、プラズマ処理の安定性を向上させることのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
すなわち、本発明は、互いに対向するように設けられた上部電極と下部電極のうちの上部電極において、下部電極に対向する面内に配置された複数の開口部を通じて処理室内に反応ガスを供給する構成を有し、上部電極は、第1電極部と、その第1面を覆い前記処理室に晒されるように取り付けられた第2電極部とを有し、前記第1電極部の前記開口部の平面寸法は、前記第2電極部の前記開口部の平面寸法よりも大きく、前記第1電極部の開口部の少なくとも前記第2電極と接する部分においては開口部端にラウンド加工が施されている上部電極の構成を有するプラズマ処理装置を用いて、半導体ウエハに対してプラズマ処理を施す工程を有するものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
すなわち、プラズマ処理装置の上部電極を構成する第1電極部の開口部の平面寸法を第2電極部の平面寸法より大きくしたことにより、第1電極部の開口部と第2電極部の開口部との位置が若干ずれたとしても開口部の通路に大きな障害が形成されないので、異常放電の発生を抑制または防止でき、プラズマ処理の安定性を向上させることができる。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付すようにし、その繰り返しの説明は可能な限り省略するようにしている。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
図1は本実施の形態の半導体装置の製造工程におけるプラズマ処理で用いるプラズマエッチング装置(以下、エッチング装置という)の説明図、図2は図1のエッチング装置の上部電極の下部電極対向面の全体平面図、図3は図2の領域RAの拡大平面図である。
このエッチング装置1は、例えば二周波励起RIE(Reactive Ion Etching)装置である。このエッチング装置1では、反応ガスを減圧下で放電することで、反応基(ラジカル)やイオン等のような反応種を発生させて、これを目的材料と反応させてエッチングを行うことが可能である。また、駆動周波数とバイアス周波数を分けることで、プラズマの生成及び解離と半導体ウエハ(以下、ウエハという)2に入射するイオンのエネルギーを独立に制御することが可能である。このエッチング装置1では、高アスペクト酸化膜エッチングプロセスに対応して、より低圧(〜1Pa)で高密度(〜1011cm−3)なプラズマを安定生成することが可能である。
このエッチング装置1のエッチング処理室(以下、処理室という)ERを形成するチャンバ1aは、例えば円筒形状に形成されたアルミニウムからなり、その表面にはアルマイト処理(陽極酸化処理)が施されている。このチャンバ1aは接地されている。このチャンバ1aの底部には、セラミック等のような絶縁板を介して略円柱状のサセプタ支持台が設けられており、さらに、その上にはサセプタ1bが設けられている。
サセプタ1bは、エッチング装置1の下部電極を形成する部分である。このサセプタ1bには、ローパスフィルタLPFおよび整合器を介して高周波電源1cが電気的に接続されている。この高周波電源1cは、例えば800kHzまたは1〜4MHzの範囲の周波数の設定が可能となっている。1〜4MHzの範囲の周波数の電圧を印加することによりウエハ2に対してダメージを与えること無く適切なイオン作用を与えることができる。この高周波電源1cの周波数は、例えば1〜3MHzが好ましく、典型的には、2MHzまたはその近傍の条件が採用される。
上記サセプタ支持台の内部には、冷却室が設けられている。この冷却室には、例えば液体窒素等のような冷媒が導入され循環され、その冷熱がサセプタ1bを介してウエハ2に伝導されることにより、ウエハ2の主面(上記デバイス面に相当)の温度が制御され、所望の温度に設定される。
上記サセプタ1bは、その上面中央が凸状の円板状に形成され、その上にウエハ2と平面形状が略同形の静電チャック1dが設けられている。ウエハ2は、この静電チャック1dの絶縁板の間に介在された電極に所定の直流電圧が印加されることにより、例えばクーロン力によって静電吸着される。上記絶縁板、サセプタ支持台、サセプタ1b、さらには静電チャック1dには、例えばヘリウム(He)ガス等のような伝熱媒体をウエハ2の裏面に供給するためのガス通路(図示せず)が形成されており、その伝熱媒体を介してサセプタ1bの冷熱がウエハ2に伝達されウエハ2が所定の温度に維持されるようになっている。
上記サセプタ1bの上面周縁部には、静電チャック1d上のウエハ2を取り囲むように、環状のフォーカスリング(図示せず)が配置されている。このフォーカスリングは、ウエハ2と同一材料のシリコン等からなり、ウエハ2の主面内のエッチングの均一性を向上させる機能を有している。
サセプタ1bの上方には、そのサセプタ1bと平行に対向するように上部電極1eが設けられている。この上部電極1eには、整合器およびハイパスフィルタHPFを介して高周波電源1fが電気的に接続されている。この高周波電源1fは、例えば13.56MHz、27MHzまたは50〜150MHzの範囲の周波数の設定が可能となっている。50〜150MHzのように高い周波数の電圧を印加することにより処理室ER内に好ましい解離状態で、かつ、高密度のプラズマを形成することができ、従来よりも低圧条件下でのプラズマエッチング処理が可能となっている。この高周波電源1fの周波数は、例えば50〜80MHzが好ましく、典型的には、60MHzまたはその近傍の条件が採用される。
上記上部電極1eは、絶縁材を介してチャンバ1aの上部に支持されており、電極板1gと、これを支持する電極支持体1hとを有している。電極板1gは、クーリングプレート(第1電極部)1g1と、カバー電極(第2電極部)1g2とを有している。クーリングプレート1g1は、実質的な電極部分であり、厚さ方向に沿って互いに反対側に位置する第1面および第2面を有している。また、クーリングプレート1g1は、プラズマにより生じた熱を放散する機能も有している。このため、クーリングプレート1g1は、導電性、放熱性および機械的強度の高い、例えばアルミニウム(Al)またはアルミニウムを主体とする合金により形成されている。また、後述のようにクーリングプレート1g1の表面にもアルマイト処理が施されている。
一方、カバー電極1g2は、クーリングプレート1g1を保護する機能を有している。このカバー電極1g2は、上記クーリングプレート1g1の第1面に、上記サセプタ1bに対向するように、かつ、エッチング処理室ERに晒される状態で、着脱自在の状態で取り付けられている。このカバー電極1g2は、例えばシリコン、炭化シリコン(SiC)またはアモルファスカーボンにより形成されている。カバー電極1g2の材料としては、上記材料の中でもスカベンジングが可能なシリコンを用いることが好ましい。カバー電極1g2の厚さは、上記クーリングプレート1g1よりも薄く、例えば5mm程度である。なお、上記電極支持体1hは、例えばアルミニウムまたはアルミニウムを主体とする合金からなり、その表面はアルマイト処理が施されている。
上記上部電極1eのサセプタ対向面は、図2に示すように、例えば円形状に形成されている。この上部電極1eのサセプタ対向面には、複数の開口部3が規則的な距離を保って配置されている。この複数の開口部3は、上記処理室ER内に反応ガスを供給する通路である。各開口部3は、平面で見ると図3に示すように、例えば円形状に形成され、断面で見ると図1に示すように、上記クーリングプレート1g1およびカバー電極1g2を貫通するように設けられている。処理ガス供給源から供給されたガスは、ガス供給管およびガス導入口を通じて上部電極1e内のガス供給室内に供給され、さらに、矢印Aで示すように、上記複数の開口部3を通じて処理室ER内に供給されるようになっている。
図1のエッチング装置1では、サセプタ1b(下部電極)と上部電極1eのカバー電極1g2との間隔(以下、電極間隔という)を、例えば11mm〜60mmの範囲で変更可能なようになっている。また、このエッチング装置1のチャンバ1aの一部には、ガス排気管1iが設けられている。このガス排気管1iは、例えばターボ分子ポンプ等のような真空ポンプが備えられている。これにより、処理室ER内を、所定の減圧雰囲気(例えば1〜13.3Pa)まで真空可能になっている。また、チャンバ1aの側壁にはゲートバルブ(図示せず)が設けられている。ウエハ2は、そのゲートバルブを開いた状態で、チャンバ1aと、それに隣接するロードロック室との間で搬送されるようになっている。
次に、上記上部電極1eの電極板1gについて詳細に説明する。図4は上部電極1eの要部拡大断面図、図5および図6は上部電極1eの電極板1gに形成された開口部3の説明図である。なお、図5および図6の各々において、上段の図は電極板1gの開口部の部分の拡大断面図、下段の図は上段の図に対応する電極板1gの拡大平面図を示している。
電極板1gは、ボルト5によって電極支持体1hに着脱自在の状態で取り付けられている。電極板1gのクーリングプレート1g1の表面および開口部3a(3)の内側面には、アルマイト処理が施されておりアルミナ膜7が形成されている。クーリングプレート1g1のアルミナ膜7の一部は除去されており、クーリングプレート1g1の金属無垢面が露出されている。クーリングプレート1g1は、上記ボルト5および上記金属無垢面を通じて電極支持体1hに電気的に接続され、上記高周波電源1fに電気的に接続されている。
上記開口部3は、クーリングプレート1g1に形成された開口部3aと、カバー電極1g2に形成された開口部3bとを有している。クーリングプレート1g1の開口部3aは、図5に示すようにさらに第1開口部3a1、第2開口部3a2および第3開口部3a3を有している。
第1開口部3a1、第2開口部3a2および第3開口部3a3は、各々の中心軸を一致させた状態で、カバー電極1g2から遠ざかる方向に沿って順に配置されている。第1開口部3a1は、クーリングプレート1g1のカバー電極1g2に接する第1面に面しており、カバー電極1g2に最も近い位置に形成されている。第3開口部3a3は、クーリングプレート1g1の第2面に面しており、カバー電極1g2から最も遠い位置に形成されている。第2開口部3a2は、第1開口部3a1と第3開口部3a3との間に形成されており、第1開口部3a1よりはカバー電極1g2から遠いが、第3開口部3a3よりはカバー電極1g2に近い位置に形成されている。第1開口部3a1と第3開口部3a3とはその直径D1が等しくなっている。第2開口部3a2の直径D2は、第1開口部3a1および第3開口部3a3の直径D1よりも小さくなっている。
一方、上記カバー電極1g2の開口部3bは、カバー電極1g2の厚さ方向に沿って等しくなっている。この開口部3bの直径は、処理室ER内に形成されるプラズマが第1開口部3a1側に入り込まない程度の小さな寸法とされている。そして、本実施の形態では、クーリングプレート1g1の開口部3aの第1開口部3a1の直径D1が、カバー電極1g2の開口部3bの直径D2よりも大きくなっている。その理由は、以下のとおりである。図11は本発明者が検討したプラズマ処理装置の上部電極の電極板1gの要部断面図である。この電極板1gの場合、電極板1gの上下面を貫通する開口部51において、クーリングプレート1g1に形成された開口部51aと、カバー電極1g2に形成された開口部51bとの直径がほぼ等しい。図11では開口部51a,51bの平面位置が一致しているので反応ガスは矢印Aに示すように特に障害もなく開口部51を流れる。しかし、開口部51a,51bの直径が等しい場合、図12に示すように、開口部51a,51bの平面位置がずれてしまうと、開口部51の通路が屈曲したような形状となり、開口部51bの一部がクーリングプレート1g1により塞がれるようなる。すなわち、開口部51のガス流通路に障害が形成され、領域RBに反応ガスが溜まるようになる。このため、開口部51aの領域RBと、開口部51bの領域RCとで圧力差が生じる結果、異常放電が生じプラズマの安定性が低下する問題がある。その結果、半導体装置の歩留まりや信頼性が低下する問題がある。
これに対して本実施の形態では、上記のようにクーリングプレート1g1の開口部3aの第1開口部3a1の直径D1を、カバー電極1g2の開口部3bの直径D2よりも大きくしたことにより、図6に示すように、開口部3a,3bの平面位置が若干ずれたとしても、開口部3bの一部がクーリングプレート1g1により塞がれることもない。すなわち、開口部3のガス流通路に大きな障害も形成されず、圧力差も生じることもない。このため、異常放電を抑制または防止することができるので、プラズマの安定性を向上させることができる。したがって、半導体装置の歩留まりおよび信頼性を向上させることができる。
この他、第1開口部3a1および第3開口部3a3の直径を大きくしたことにより、開口部3a内における上記アルミナ膜7の成長を促進させることができるので、開口部3a内におけるアルミナ膜7の被覆性を向上させることができる。また、小さな開口部3aの加工を容易にすることができる。さらに、開口部3a内の汚れの除去を容易にすることができる。
ここで、上記のように図12に示すような開口部51a,51bの位置合わせずれに起因する異常放電を抑制または防止する観点からは、クーリングプレート1g1の開口部3aの直径がカバー電極1g2の開口部3bの直径よりも大きければ良く、クーリングプレート1g1の開口部3aの直径をクーリングプレート1g1の厚さ方向に沿って変えずに等しくても良い。すなわち、開口部3aの断面形状を凹凸の無い直線状にしても良い。しかし、その場合、開口部3aは通常よりも大きな直径で形成されているので、処理室ERのプラズマが開口部3aを通じてクーリングプレート1g1の第2面側に流れる場合もある。その結果、異常放電が生じたり、エッチング装置1に悪影響を与えたりする場合もある。そこで、本実施の形態では、開口部3aの途中の位置に、第1開口部3a1よりも直径の小さい第2開口部3a2を設けた。これにより、処理室ERのプラズマが開口部3aを通じてクーリングプレート1g1の第2面側に流れないようにすることができるので、異常放電やエッチング装置1への悪影響を抑制または防止できる。このため、プラズマの安定性を向上させることができるので、半導体装置の歩留まりおよび信頼性を向上させることができる。
また、本実施の形態では、クーリングプレート1g1の開口部3aの内側面とクーリングプレートの第1面および第2面との各々の交点に形成される角部、開口部3aの内部の互いに交差する面の交点に形成される角部にラウンド状のテーパが形成されている。その理由は、以下のとおりである。図13は、例えばクーリングプレート1g1の開口部3aと第1面との交点に形成される角部に通常のテーパを形成した場合(“C”加工)の断面図を示している。この場合、クーリングプレート1g1の表面に対してアルマイト処理すると、アルミナ膜7は面成長するため、クーリングプレート1g1の面と面との交点に形成される角部にアルミナ膜7を上手く成長させることができず、クーリングプレート1g1のアルミニウム無垢面が露出されたままの状態とされる場合がある。例えば酸化シリコン膜のエッチング処理時には、フッ素を含むガスを使用する場合があるが、このフッ素(フッ素イオンやフッ素ラジカル)はアルミニウムと結合し易いので、クーリングプレート1g1の一部が露出されていると、その露出部分を通じてアルミニウムと結合し、フッ化アルミニウム(AlF)系の異物が発生する問題がある。そこで、本実施の形態では、上記のようにクーリングプレート1g1の表面(開口部3aの内部を含む)の角部にラウンドテーパを形成(“R”加工)することにより、アルミナ膜7を全面にむら無く成長させることができる。これにより、プラズマ中のフッ素が開口部3bを通じて第1開口部3a内に流れてきたとしても、フッ素がクーリングプレート1g1のアルミニウムと反応することは無いので、フッ化アルミニウム等のような異物の発生を抑制または防止することができる。このため、半導体装置の歩留まりおよび信頼性を向上させることができる。
また、本発明者の検討によれば、図14に示すように、第1開口部3a1の直径D1をあまり大きくしてしまうと、カバー電極1g2の開口部3bの外周の庇部分上に、処理室ERから開口部3bを通じて回り込んできた反応生成物53が溜まり易くなり、後に落下して半導体装置の歩留まりを低下させる問題があることを初めて見出した。そこで、発明者の検討によれば、第1開口部3a1の直径D3は、カバー電極1g2の開口部3bの直径D2の4〜6倍程度が好ましい。ここで直径D3は、上記ラウンドテーパにより直径D1が広げられた寸法である。この直径D3が直径D2の4倍より小さいと開口部3a,3bの位置合わせずれによる異常放電の問題が生じる。一方、直径D3が直径D2の6倍よりも大きいと上記庇部分に反応生成物53が溜まり易くなり異物落下の問題が顕著になる。
また、本実施の形態では、上記のようにクーリングプレート1g1の開口部3aの内側面とクーリングプレート1g1の第1面との交点に形成される角部にラウンドテーパを形成することにより、第1開口部3a1の容積をあまり大きくすることなく、第1開口部3a1の直径を直径D1から直径D3までに広げることができる。これにより、カバー電極1g2の開口部3bの周囲の上記庇部分上に反応生成物53が溜まり難くした状態で、開口部3aの直径を広げることができ、開口部3a,3bの平面位置合わせずれによる異常放電を抑制または防止できる。
次に、本実施の形態の半導体装置の製造方法の一例を図7〜図10により説明する。なお、図7〜図10は半導体装置の製造工程中におけるウエハ2の要部断面図である。
まず、図7に示すように、ウエハ2を用意する。ウエハ2は、例えば平面略円形状に形成されている。ウエハ2の直径は、例えば200mm程度である。ただし、ウエハ2の直径は、これに限定されるものではなく種々変更可能であり、例えば直径300mmの大口径ウエハを用いることもできる。
このウエハ2を構成する半導体基板(以下、基板という)2Sは、例えばp型のシリコン単結晶からなり、その主面(デバイス形成面)の溝型の分離部10で囲まれた活性領域には、例えばMIS・FET11が形成されている。MIS・FET11は、ソースおよびドレイン用のn型の半導体領域11aと、ゲート絶縁膜11bと、ゲート電極11cとを有している。ゲート絶縁膜11bは、例えば酸化シリコンからなり、ゲート電極11cは、例えば多結晶シリコンからなる。基板2Sの主面上には、上記ゲート電極11cを覆うように層間絶縁膜12が堆積されている。層間絶縁膜12は、例えば酸化シリコン(SiO等)により形成されている。
続いて、ウエハ2の主面の層間絶縁膜12上に、フォトレジスト膜を回転塗布法等によって堆積し、これを露光および現像処理によりパターニングすることでフォトレジストパターン(以下、単にレジストパターンという)13を形成する。レジストパターン13は、コンタクトホール形成用のマスクパターンである。コンタクトホールの形成領域はレジストパターン13から露出され、それ以外の領域はレジストパターン13により覆われている。レジストパターン13の開口部は平面略円形状に形成されている。
その後、レジストパターン13を形成した後、このウエハ2を上記エッチング装置1の処理室ER内に収容する。処理室ER内では、ウエハ2は、その主面を上部電極1eに向けた状態でサセプタ1b上に載置される。
続いて、ウエハ2に対して、反応ガスとしてフルオローカーボン(フロロカーボン)系のガスを用いたプラズマエッチング処理を施す。これにより、図8に示すように、上記レジストパターン13をエッチングマスクとして、そこから露出する層間絶縁膜12をエッチング除去してコンタクトホール14を形成する。ここでは、エッチングガスとして、例えばC(反応ガス)/酸素(O:添加ガス)/アルゴン(Ar:希釈ガス)を用いた。エッチングガスとしては、上記の他に、例えばCF、C/O/Ar、C/O/Ar、C/CO、CHF/OまたはCF/Hを用いても良い。また、希釈ガスとしてアルゴンに代えてヘリウムを使用することもできる。このようなプラズマエッチング処理の際、本実施の形態によれば、上記のようにプラズマの安定性を向上させることができるので、コンタクトホール14の開口性、加工形状(垂直性)および開口寸法精度を向上させることができる。したがって、半導体装置の歩留まりや信頼性を向上させることができる。
その後、レジストパターン13をアッシング処理等により図9に示すように除去する。コンタクトホール14は平面略円形状の開口部であり、その底面からはソースおよびドレイン用の半導体領域11aの一部が露出されている。その後、ウエハ2のデバイス形成面上に、例えばn型のドープトポリシリコン膜を化学気相成長法(Chemical Vapor Deposition:CVD)法等によって堆積し、さらに、そのドープトポリシリコン膜をCMP(Chemical Mechanical Polishing)法等によって研磨することにより、図10に示すように、コンタクトホール14内にドープトポリシリコンで形成されるプラグ15を形成する。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発
明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可
能であることは言うまでもない。
例えばエッチング装置の構成は、上記したものに限定されるものではなく種々変更可能であり、他の平行平板型のエッチング装置を用いる場合においても本発明を適用することが可能である。例えばサセプタ1bのみに高周波電圧を印加する1周波型の平行平板型のドライエッチング装置にも適用可能である。
また、前記実施の形態では酸化シリコン膜にコンタクトホールを形成するためのエッチング処理に適用した場合について説明したが、これに限定されるものではなく種々適用可能であり、例えば基板2Sに溝型の分離部10を形成するための溝形成時のエッチング処理のようにシリコンのエッチング処理にも適用できる。この際のエッチングガスとしては、例えばSF、C、CF/O、ClまたはSiCl/Cl等がある。
また、ゲート電極11cのパターニングのためのエッチング処理のように多結晶シリコンのエッチング処理にも適用できる。この際のエッチングガスとしては、例えばCl、Cl/HBr、Cl/O、SF、C、CF/O、Cl/NまたはCl/HCl等がある。
また、窒化シリコン(Si)のエッチング処理にも適用できる。この際のエッチングガスとしては、例えばCF、C、CF/O、CF/H、CHF/OまたはCHF/O/CO等がある。
また、五酸化タンタル(Ta)のエッチング処理にも適用できる。この際のエッチングガスとしては、例えばCF/H/O等がある。
また、窒化チタン(TiN)のエッチング処理にも適用できる。この際のエッチングガスとしては、例えばCF/O/H/NH、C/CO、CHF/COまたはCF等がある。
また、アルミニウムのエッチング処理にも適用できる。この際のエッチングガスとしては、例えばBCl/Cl、BCl/CHF/Cl、BCl/Cl/NまたはBCl/CH/Cl等がある。
また、SiOF(FSG)のエッチング処理にも適用できる。この際のエッチングガスとしては、例えばCF/C/CO/Ar等がある。
また、絶縁膜に配線溝を形成する場合のエッチング処理、SAC(Self Aligned Contact)プロセスまたはHARC(High Aspect Ratio Contact)プロセスにも適用できる。
また、前記実施の形態では、プラズマエッチング処理に適用した場合について説明したが、これに限定されるものではない。例えばプラズマによる化学反応を利用して酸化シリコン膜、窒化シリコン膜等のような絶縁膜や多結晶シリコン等のような半導体膜を成膜するCVD法またはCVD装置にも適用できる。
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である半導体装置の製造方法に適用した場合について説明したが、それに限定されるものではなく種々適用可能であり、例えば液晶表示装置やマイクロマシンの製造方法にも適用できる。
本発明は、半導体装置、液晶表示装置またはマイクロマシンの製造業に適用できる。
本発明の一実施の形態である半導体装置の製造工程におけるプラズマ処理で用いるプラズマエッチング装置の説明図である。 図1のプラズマエッチング装置の上部電極の下部電極対向面の全体平面図である。 図2の領域RAの拡大平面図である。 図1のプラズマエッチング装置の上部電極の要部拡大断面図である。 図1のプラズマエッチング装置の上部電極の電極板に形成された開口部の説明図である。 図1のプラズマエッチング装置の上部電極の電極板に形成された開口部の説明図である。 本発明の一実施の形態である半導体装置の製造工程中における半導体ウエハの要部断面図である。 図7に続く半導体装置の製造工程中における半導体ウエハの要部断面図である。 図8に続く半導体装置の製造工程中における半導体ウエハの要部断面図である。 図9に続く半導体装置の製造工程中における半導体ウエハの要部断面図である。 本発明者が検討したプラズマ処理装置の上部電極の電極板の要部断面図である。 図11の上部電極構成の場合に生じる課題を説明するための電極板の要部断面図である。 本発明者が検討したプラズマ処理装置の上部電極の電極板に形成された開口部の開口角部に施された加工形状に起因する課題を説明するための電極板の要部拡大断面図である。 本発明者が検討したプラズマ処理装置の上部電極の電極板に形成された開口部の開口寸法に起因する課題を説明図するための電極板の要部拡大断面図である。
符号の説明
1 プラズマエッチング装置
1a チャンバ
1b サセプタ
1c 高周波電源
1d 静電チャック
1e 上部電極
1f 高周波電源
1g 電極板
1g1 クーリングプレート(第1電極部)
1g2 カバー電極(第2電極部)
1h 電極支持体
1i ガス排気管
2 半導体ウエハ
2S 半導体基板
3 開口部
3a 開口部
3a1 第1開口部
3a2 第2開口部
3a3 第3開口部
3b 開口部
5 ボルト
7 アルミナ膜
10 溝型の分離部
11 MIS・FET
11a ソースおよびドレイン用の半導体領域
11b ゲート絶縁膜
11c ゲート電極
12 層間絶縁膜
13 フォトレジストパターン
14 コンタクトホール
15 プラグ
51 開口部
51a 開口部
51b 開口部
53 反応生成物
LPF ローパスフィルタ
HPF ハイパスフィルタ

Claims (5)

  1. (a)半導体ウエハを用意する工程と、
    (b)前記半導体ウエハに対してプラズマ処理装置によりプラズマ処理を施す工程とを有し、
    前記プラズマ処理装置は、
    前記半導体ウエハに対してプラズマ処理を行う処理室と、
    前記処理室内に設けられ、前記半導体ウエハが載置される下部電極と、
    前記処理室内に設けられ、前記下部電極に対向するように配置された上部電極とを備え、
    前記上部電極は、
    前記プラズマ処理に際して所望の電位が供給される金属電極部であって、厚さ方向に沿って互いに反対側に位置する第1面および第2面を有する第1電極部と、
    前記第1電極部の第1面を覆い前記処理室に晒されるように取り付けられた第2電極部と、
    前記上部電極において、前記下部電極の対向面に配置され、前記第1電極部および前記第2電極部を貫通するように設けられ、前記処理室内に反応ガスを供給する通路となる複数の開口部とを備え、
    前記第1電極部の前記開口部の平面寸法は、前記第2電極部の前記開口部の平面寸法よりも大きく、前記第1電極部の開口部の前記第2電極と接する部分においては前記開口部端にラウンド加工が施されている上部電極を用いてプラズマ処理を施すことを特徴とする半導体装置の製造方法。
  2. 請求項1記載の半導体装置の製造方法において、前記第1電極部の前記開口部は、第1平面寸法を持つ第1開口部と、前記第1平面寸法よりも小さな第2平面寸法を持つ第2開口部とを有しており、前記第2開口部は前記第1開口部よりも前記第1電極部の厚さ方向に沿って前記第2電極部から遠い位置に設けられていることを特徴とする半導体装置の製造方法。
  3. 請求項1記載の半導体装置の製造方法において、前記第1電極部はアルミニウムを含む金属からなり、前記第1電極部の表面にはアルマイト処理が施されていることを特徴とする半導体装置の製造方法。
  4. 請求項3記載の半導体装置の製造方法において、前記第1電極部の前記開口部の内側面と前記第1電極部の前記第1面との交点に形成される角部および前記第1電極部の前記開口部の内部の互いに交差する面の交点に形成される角部にラウンド状のテーパを形成したことを特徴とする半導体装置の製造方法。
  5. 請求項4記載の半導体装置の製造方法において、前記プラズマ処理は、フッ素を含むガスを用いたプラズマドライエッチング処理であることを特徴とする半導体装置の製造方法。
JP2005124470A 2005-04-22 2005-04-22 半導体装置の製造方法 Pending JP2006303263A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005124470A JP2006303263A (ja) 2005-04-22 2005-04-22 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005124470A JP2006303263A (ja) 2005-04-22 2005-04-22 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2006303263A true JP2006303263A (ja) 2006-11-02

Family

ID=37471182

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005124470A Pending JP2006303263A (ja) 2005-04-22 2005-04-22 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2006303263A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009010101A (ja) * 2007-06-27 2009-01-15 Tokyo Electron Ltd 基板処理装置およびシャワーヘッド
JP2018041890A (ja) * 2016-09-09 2018-03-15 東京エレクトロン株式会社 プラズマエッチング方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009010101A (ja) * 2007-06-27 2009-01-15 Tokyo Electron Ltd 基板処理装置およびシャワーヘッド
TWI480949B (zh) * 2007-06-27 2015-04-11 Tokyo Electron Ltd Substrate handling device and sprinkler
JP2018041890A (ja) * 2016-09-09 2018-03-15 東京エレクトロン株式会社 プラズマエッチング方法

Similar Documents

Publication Publication Date Title
US10186428B2 (en) Removal methods for high aspect ratio structures
KR101913891B1 (ko) 플라즈마 에칭 방법 및 반도체 장치의 제조 방법
TWI503881B (zh) A plasma etch method, a plasma etch apparatus, and a computer memory medium
US8518830B2 (en) Plasma etching method and storage medium
US9208997B2 (en) Method of etching copper layer and mask
US7109123B2 (en) Silicon etching method
US8177990B2 (en) Etching method, plasma processing system and storage medium
TWI436419B (zh) A plasma etch method and a computer readable memory medium
KR101888717B1 (ko) 플라즈마 에칭 방법
US20060118044A1 (en) Capacitive coupling plasma processing apparatus
US20150004795A1 (en) Plasma etching method and plasma etching apparatus
KR20020070255A (ko) 플라즈마 에칭 챔버에 대한 다단계 세정
US20060021704A1 (en) Method and apparatus for etching Si
JPS63238288A (ja) ドライエツチング方法
TW201810417A (zh) 蝕刻處理方法
JP2016076625A (ja) プラズマ処理方法及びプラズマ処理装置
JP2004513516A (ja) 拡張されたプロセスウィンドウを有する誘電体エッチングチャンバ
KR20060028660A (ko) 드라이 에칭 방법
US20050269294A1 (en) Etching method
JP2006140423A (ja) フォーカスリング、プラズマエッチング装置及びプラズマエッチング方法。
JP5011782B2 (ja) 半導体装置の製造方法、プラズマ処理装置及び記憶媒体。
JP4729884B2 (ja) プラズマエッチング方法
US20060118520A1 (en) Plasma etching method
JP2006303263A (ja) 半導体装置の製造方法
JP2005217240A (ja) ドライエッチング装置およびドライエッチング方法