KR102202349B1 - 금속층을 에칭하는 방법 - Google Patents

금속층을 에칭하는 방법 Download PDF

Info

Publication number
KR102202349B1
KR102202349B1 KR1020140025407A KR20140025407A KR102202349B1 KR 102202349 B1 KR102202349 B1 KR 102202349B1 KR 1020140025407 A KR1020140025407 A KR 1020140025407A KR 20140025407 A KR20140025407 A KR 20140025407A KR 102202349 B1 KR102202349 B1 KR 102202349B1
Authority
KR
South Korea
Prior art keywords
gas
etching
wafer
layer
plasma
Prior art date
Application number
KR1020140025407A
Other languages
English (en)
Other versions
KR20140109325A (ko
Inventor
에이이치 니시무라
후미코 야마시타
고유미 사사
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20140109325A publication Critical patent/KR20140109325A/ko
Application granted granted Critical
Publication of KR102202349B1 publication Critical patent/KR102202349B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/087—Using a reactive gas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09—Treatments involving charged particles
    • H05K2203/092—Particle beam, e.g. using an electron beam or an ion beam
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09—Treatments involving charged particles
    • H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers
    • H05K2203/1388—Temporary protective conductive layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1484—Simultaneous treatments, e.g. soldering lead-in-hole components simultaneously with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1492—Periodical treatments, e.g. pulse plating of through-holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1509—Horizontally held PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

일 실시형태에 있어서는, 금속층을 에칭하는 방법이 제공된다. 이 방법은, (a) 탄소를 포함하는 보호막을 피처리체의 마스크 표면에 형성하면서, 이온 스퍼터 에칭에 의해 피처리체의 금속층을 에칭하는 공정(공정 (a))과, (b) 금속층을 에칭하는 공정 후에, 피처리체를 산소 플라즈마에 노출시키는 공정(공정 (b))과, (c) 피처리체를 산소 플라즈마에 노출시키는 공정 후에, 피처리체를 헥사플루오로아세틸아세톤에 노출시키는 공정(공정 (c))을 포함한다.

Description

금속층을 에칭하는 방법{METHOD OF ETCHING METAL LAYER}
본 발명의 실시형태는 금속층을 에칭하는 방법에 관한 것이다.
반도체 디바이스의 제조에 있어서는, 상호 접속 라인이나 콘택트와 같은 배선을 형성하는 프로세스가 행해진다. 이 프로세스로서는, 종래부터 다마신(damascene) 프로세스라고 불리는 프로세스가 이용되고 있다. 다마신 프로세스에서는, 에칭에 의해서 층간 절연막에 홈이나 구멍과 같은 형상을 형성하고, 형성한 홈이나 구멍에 금속 재료를 매입(埋入)하는 처리가 행해진다. 그러나, 최근의 배선 미세화에 수반하여, 다마신 프로세스에서는, 미세한 구멍이나 홈에 대한 금속 재료의 매입이 곤란해지고 있다는 것과 같은 여러 가지 문제가 발생하고 있다.
전술한 다마신 프로세스의 문제에 대처하기 위해, 구리층을 성막한 후에, 당해 구리층을 에칭함으로써, 미세한 구리 배선을 형성하는 프로세스가 제안되어 있다. 이러한 프로세스에 대해서는, 하기의 비특허문헌 1에 기재되어 있다. 비특허문헌 1에 기재된 프로세스에서는, 수소 가스와 아르곤 가스를 함유하는 처리 가스의 플라즈마에 구리층이 노출되는 것에 의해, 구리층이 에칭되고 있다.
Fangyu Wu 외, "Low-Temperature Etching of Cu by Hydrogen-Based Plasmas", ACS APPLIED MATERIALS & INTERFACES, 2010, Vol. 2, No. 8, p. 2175-2179.
비특허문헌 1에 기재된 프로세스에서는, 수소 가스와 아르곤 가스를 함유하는 처리 가스의 플라즈마에 의한 에칭으로는, 구리 배선의 측면의 수직성을 확보할 수 없다고 하는 문제가 있다. 이 문제는, 구리층의 에칭 시에 마스크의 모서리부[角部]가 깎이는 것에 기인하고 있다. 이 문제를 해결하는 수법으로서는, 마스크에 탄소를 포함하는 보호막을 형성하면서, 구리층을 에칭하는 방법이 생각된다.
전술한 바와 같이, 보호막은 탄소를 포함하는 것이며, 그 제거에는, 산소 플라즈마를 이용한 처리가 일반적으로 상정된다. 그러나, 본원 발명자는, 산소 플라즈마를 이용한 처리에서는, 보호막의 제거가 불충분해진다는 것을 발견했다.
그 때문에, 금속층의 에칭 시에 형성되는 보호막을 제거하는 것이 가능한 방법이 필요해지고 있다.
일 측면에 있어서는, 금속층을 에칭하는 방법이 제공된다. 이 방법은, (a) 탄소를 포함하는 보호막을 피처리체의 마스크의 표면에 형성하면서, 이온 스퍼터 에칭에 의해 피처리체의 금속층을 에칭하는 공정(공정 (a))과, (b) 금속층을 에칭하는 공정 후에, 피처리체를 산소 플라즈마에 노출시키는 공정(공정 (b))과, (c) 피처리체를 산소 플라즈마에 노출시키는 공정 후에, 피처리체를 헥사플루오로아세틸아세톤에 노출시키는 공정(공정 (c))을 포함한다. 일 형태에 있어서는, 금속층은 구리로 구성될 수 있다. 여기서, 헥사플루오로아세틸아세톤이란, 1,1,1,5,5,5-헥사플루오로아세틸아세톤(이하, 「hfacH」라고 칭한다)이다.
공정 (a)에 있어서 형성되는 보호막은, 탄소에 더하여, 금속층의 에칭에 의해서 발생하는 금속을 포함한다. 이 보호막을 공정 (b)에서 산소 플라즈마에 노출시키는 것에 의해, 보호막 중의 탄소는 제거되지만, 여전히 보호막 중에 포함되는 금속이, 산화된 상태로 남게 된다. 일 측면에 따른 방법에서는, hfacH로부터 생성되는 헥사플루오로아세틸아세토네이트 배위자(이하, 「hfac」라고 칭한다)가 상기 금속과 반응하여 착체가 생성되어, 당해 착체로서 제거된다. 따라서, 본 방법에 의하면, 금속층의 에칭 시에 형성되는 보호막을 제거하는 것이 가능해진다. 한편, hfac란, hfacH로부터 수소(H)가 이탈하여 당해 hfacH가 1가 음이온이 된 것이다.
일 형태에 있어서는, 공정 (a)에 있어서, 수소 가스를 함유하는 제 1 가스의 플라즈마를 이용한 이온 스퍼터 에칭에 의해 금속층을 에칭하는 공정(공정 (a1))과, 수소 가스, 및 피처리체에 대한 퇴적성을 갖는 가스를 함유하는 제 2 가스의 플라즈마를 이용하여 피처리체를 처리하는 공정(공정 (a2))을 교대로 반복시킨다. 일 형태에 있어서는, 퇴적성을 갖는 가스는 메탄 가스여도 좋다.
이상 설명한 바와 같이, 금속층의 에칭 시에 형성되는 보호막을 제거하는 것이 가능하게 하는 방법이 제공된다.
도 1은 일 실시형태에 따른 금속층을 에칭하는 방법 M1을 나타내는 플로 차트이다.
도 2는 일 실시형태에 따른 처리 시스템을 개략적으로 나타내는 도면이다.
도 3은 일 실시형태에 따른 플라즈마 처리 장치를 개략적으로 나타내는 도면이다.
도 4는 밸브군, 유량 제어기군 및 가스 소스군의 일례를 상세히 나타내는 도면이다.
도 5는 일 실시형태에 따른 처리 장치를 나타내는 도면이다.
도 6은 방법 M1의 각 공정을 설명하기 위한 도면이다.
도 7은 방법 M1의 각 공정을 설명하기 위한 도면이다.
도 8은 방법 M1의 각 공정을 설명하기 위한 도면이다.
도 9는 공정 S5에 있어서의 CuO의 제거를 나타내는 도면이다.
도 10은 공정 S5에 있어서의 Cu2O의 제거를 나타내는 도면이다.
도 11은 실험예의 조건을 나타내는 표 1이다.
도 12는 실험예 및 비교 실험예의 처리 후의 웨이퍼(W)의 단면의 상태를 나타내는 도면이다.
이하, 도면을 참조하여 여러 가지 실시형태에 대하여 상세히 설명한다. 한편, 각 도면에 있어서 동일 또는 상당하는 부분에 대해서는 동일한 부호를 붙이는 것으로 한다.
도 1은 일 실시형태에 따른 금속층을 에칭하는 방법을 나타내는 플로 차트이다. 도 1에 나타내는 방법 M1에서는, 탄소를 포함하는 보호막을 피처리체의 마스크의 표면에 형성하면서, 이온 스퍼터 에칭에 의해 피처리체의 금속층을 에칭하는 공정 S3과, 공정 S3 후에, 피처리체를 산소 플라즈마에 노출시키는 공정 S4(애싱 공정)와, 공정 S4 후에, 피처리체를 헥사플루오로아세틸아세톤에 노출시키는 공정 S5를 포함한다. 여기서, 헥사플루오로아세틸아세톤이란, 이하에서는 「hfacH」라고 칭하는 1,1,1,5,5,5-헥사플루오로아세틸아세톤이다. 한편, 이하의 설명에 있어서는, 피처리체를 웨이퍼(W)라고 칭하고, 금속층이 구리층인 것으로 한다. 또한, 금속층은, 구리층, 즉 구리(Cu)로 구성된 층에 한정되는 것은 아니고, 다른 금속으로 구성된 층이어도 좋다.
이하, 도 1에 나타내는 방법 M1의 실시에 이용할 수 있는 처리 시스템에 대하여 설명한다. 도 2는 일 실시형태에 따른 처리 시스템을 개략적으로 나타내는 도면이다. 도 2에 나타내는 처리 시스템(100)은, 재치대(122a∼122d), 수용 용기(124a∼124d), 로더 모듈(LM), 로드 록 챔버(LL1, LL2), 프로세스 모듈(PM1, PM2, PM3) 및 트랜스퍼 챔버(121)를 구비하고 있다.
재치대(122a∼122d)는, 로더 모듈(LM)의 일 가장자리를 따라 배열되어 있다. 이들 재치대(122a∼122d) 상에는 수용 용기(124a∼124d)가 각각 재치되어 있다. 수용 용기(124a∼124d) 내에는, 웨이퍼(W)가 수용되어 있다.
로더 모듈(LM) 내에는, 반송 로봇(Rb1)이 설치되어 있다. 반송 로봇(Rb1)은, 수용 용기(124a∼124d) 중 어느 하나에 수용되어 있는 웨이퍼(W)를 취출하여, 당해 웨이퍼(W)를 로드 록 챔버(LL1 또는 LL2)에 반송한다.
로드 록 챔버(LL1 및 LL2)는, 로더 모듈(LM)의 별도의 일 가장자리를 따라 설치되어 있고, 예비 감압실을 구성하고 있다. 로드 록 챔버(LL1 및 LL2)는, 트랜스퍼 챔버(121)에 게이트 밸브를 통해서 각각 접속되어 있다.
트랜스퍼 챔버(121)는, 감압 가능한 챔버이며, 당해 챔버 내에는 별도의 반송 로봇(Rb2)이 설치되어 있다. 트랜스퍼 챔버(121)에는, 프로세스 모듈(PM1∼ PM2)이 대응하는 게이트 밸브를 통해서 각각 접속되어 있다. 반송 로봇(Rb2)은, 로드 록 챔버(LL1 또는 LL2)로부터 웨이퍼(W)를 취출하여, 프로세스 모듈(PM1) 및 (PM2)에 순차로 반송한다. 처리 시스템(100)의 프로세스 모듈(PM1)은, 플라즈마 처리 장치이며, 이하에 설명하는 공정 S1b, S1c, S2, S3 및 S4를 이 플라즈마 처리 장치에서 실시할 수 있다. 또한, 처리 시스템(100)의 프로세스 모듈(PM2)은, 이하에 설명하는 공정 S5를 실시할 수 있는 처리 장치이다.
도 3은 일 실시형태에 따른 플라즈마 처리 장치를 개략적으로 나타내는 도면이다. 도 3에는 플라즈마 처리 장치(10)의 단면 구조가 개략적으로 도시되어 있다. 도 3에 나타내는 플라즈마 처리 장치(10)는, 처리 시스템(100)의 프로세스 모듈(PM1)로서 이용될 수 있다.
플라즈마 처리 장치(10)는, 용량 결합형 평행 평판 플라즈마 에칭 장치이며, 대략 원통상의 처리 용기(12)를 구비하고 있다. 처리 용기(12)는, 예컨대, 그 표면은 양극 산화 처리된 알루미늄으로 구성되어 있다. 이 처리 용기(12)는 보안 접지되어 있다.
처리 용기(12)의 저부 상에는, 절연 재료로 구성된 원통상의 지지부(14)가 배치되어 있다. 이 지지부(14)는, 그 내벽면에 있어서, 하부 전극(16)을 지지하고 있다. 하부 전극(16)은, 예컨대 알루미늄과 같은 금속으로 구성되어 있고, 대략 원반 형상을 갖고 있다.
하부 전극(16)에는, 정합기(MU1)를 통해서 제 1 고주파 전원(HFS)이 접속되어 있다. 제 1 고주파 전원(HFS)은, 플라즈마 생성용의 고주파 전력을 발생하는 전원이며, 27∼100MHz의 주파수, 일례에 있어서는 40MHz의 고주파 전력을 발생시킨다. 정합기(MU1)는, 제 1 고주파 전원(HFS)의 출력 임피던스와 부하측(하부 전극(16)측)의 입력 임피던스를 정합시키기 위한 회로를 갖고 있다.
또한, 하부 전극(16)에는, 정합기(MU2)를 통해서 제 2 고주파 전원(LFS)이 접속되어 있다. 제 2 고주파 전원(LFS)은, 웨이퍼(W)에 이온을 끌어넣기 위한 고주파 전력(고주파 바이어스 전력)을 발생시켜, 당해 고주파 바이어스 전력을 하부 전극(16)에 공급한다. 고주파 바이어스 전력의 주파수는, 400kHz∼13.56MHz의 범위 내의 주파수이며, 일례에 있어서는 3MHz이다. 정합기(MU2)는, 제 2 고주파 전원(LFS)의 출력 임피던스와 부하측(하부 전극(16)측)의 입력 임피던스를 정합시키기 위한 회로를 갖고 있다.
하부 전극(16) 상에는, 정전 척(18)이 설치되어 있다. 정전 척(18)은, 하부 전극(16)과 함께 웨이퍼(W)를 지지하기 위한 재치대를 구성하고 있다. 정전 척(18)은, 도전막인 전극(20)을 한 쌍의 절연층 또는 절연 시트 사이에 배치한 구조를 갖고 있다. 전극(20)에는, 직류 전원(22)이 전기적으로 접속되어 있다. 이 정전 척(18)은, 직류 전원(22)으로부터의 직류 전압에 의해 생긴 쿨롱력 등의 정전력에 의해 웨이퍼(W)를 흡착 유지할 수 있다.
하부 전극(16)의 상면이고 정전 척(18)의 주위에는, 포커스 링(FR)이 배치되어 있다. 포커스 링(FR)은, 에칭의 균일성을 향상시키기 위해서 설치되어 있다. 포커스 링(FR)은, 피에칭층의 재료에 따라 적절히 선택되는 재료로 구성되어 있고, 예컨대 실리콘 또는 석영으로 구성될 수 있다.
하부 전극(16)의 내부에는, 냉매실(24)이 설치되어 있다. 냉매실(24)에는, 외부에 설치된 칠러 유닛으로부터 배관(26a, 26b)을 통해서 소정 온도의 냉매, 예컨대 냉각수가 순환 공급된다. 이와 같이 순환되는 냉매의 온도를 제어하는 것에 의해, 정전 척(18) 상에 재치된 웨이퍼(W)의 온도가 제어된다.
또한, 플라즈마 처리 장치(10)에는, 가스 공급 라인(28)이 설치되어 있다. 가스 공급 라인(28)은, 전열 가스 공급 기구로부터의 전열 가스, 예컨대 He 가스를, 정전 척(18)의 상면과 웨이퍼(W)의 이면 사이에 공급한다.
또한, 처리 용기(12) 내에는, 상부 전극(30)이 설치되어 있다. 이 상부 전극(30)은, 하부 전극(16)의 상방에 있어서, 당해 하부 전극(16)과 대향 배치되어 있고, 하부 전극(16)과 상부 전극(30)은, 서로 대략 평행하게 설치되어 있다. 이들 상부 전극(30)과 하부 전극(16) 사이에는, 웨이퍼(W)에 플라즈마 에칭을 행하기 위한 처리 공간(S)이 구획되어 형성되어 있다.
상부 전극(30)은, 절연성 차폐 부재(32)를 통해서 처리 용기(12)의 상부에 지지되어 있다. 상부 전극(30)은 전극판(34) 및 전극 지지체(36)를 포함할 수 있다. 전극판(34)은, 처리 공간(S)에 면하고 있고, 복수의 가스 토출공(34a)을 구획하여 형성하고 있다. 이 전극판(34)은, 줄열(Joul heat)이 적은 저저항의 도전체 또는 반도체로 구성될 수 있다.
전극 지지체(36)는, 전극판(34)을 착탈 자유롭게 지지하는 것이며, 예컨대 알루미늄과 같은 도전성 재료로 구성될 수 있다. 이 전극 지지체(36)는 수냉 구조를 가질 수 있다. 전극 지지체(36)의 내부에는, 가스 확산실(36a)이 설치되어 있다. 이 가스 확산실(36a)로부터는, 가스 토출공(34a)에 연통하는 복수의 가스 통류공(36b)이 하방으로 연장되어 있다. 또한, 전극 지지체(36)에는, 가스 확산실(36a)로 처리 가스를 유도하는 가스 도입구(36c)가 형성되어 있고, 이 가스 도입구(36c)에는, 가스 공급관(38)이 접속되어 있다.
가스 공급관(38)에는, 밸브군(42) 및 유량 제어기군(44)을 통해서 가스 소스군(40)이 접속되어 있다. 도 4는 밸브군, 유량 제어기군, 및 가스 소스군의 일례를 상세히 나타내는 도면이다. 도 4에 나타내는 바와 같이, 가스 소스군(40)은 복수의 가스 소스(401∼406)를 포함하고 있다. 가스 소스(401∼406)는 각각 H2 가스, Ar 가스, CH4 가스, O2 가스, CF4 가스, SiCl4 가스의 소스이다. 유량 제어기군(44)은 복수의 유량 제어기(441∼446)를 포함하고 있다. 유량 제어기(441∼446)는 각각 가스 소스(401∼406)에 접속되어 있다. 이들 유량 제어기(441∼446)의 각각은 매스 플로 컨트롤러일 수 있다. 밸브군(42)은 복수의 밸브(421∼426)를 포함하고 있다. 밸브(421∼426)는 각각 유량 제어기(441∼446)에 접속되어 있다.
플라즈마 처리 장치(10)에서는, 가스 소스(401∼406) 중 선택된 하나 이상의 가스 소스로부터의 가스가, 대응하는 유량 제어기 및 밸브를 통해서, 유량 제어된 상태로, 가스 공급관(38)에 공급된다. 가스 공급관(38)에 공급된 가스는, 가스 확산실(36a)에 도달하여, 가스 통류공(36b) 및 가스 토출공(34a)을 통해서 처리 공간(S)에 토출된다.
또한, 도 3에 나타내는 바와 같이, 플라즈마 처리 장치(10)는 접지 도체(12a)를 추가로 구비할 수 있다. 접지 도체(12a)는, 대략 원통상의 접지 도체이며, 처리 용기(12)의 측벽으로부터 상부 전극(30)의 높이 위치보다도 상방으로 연장되도록 설치되어 있다.
또한, 플라즈마 처리 장치(10)에서는, 처리 용기(12)의 내벽을 따라 데포(depot) 실드(46)가 착탈 자유롭게 설치되어 있다. 또한, 데포 실드(46)는 지지부(14)의 외주에도 설치되어 있다. 데포 실드(46)는, 처리 용기(12)에 에칭 부생물(데포)이 부착되는 것을 방지하는 것으로, 알루미늄재에 Y2O3 등의 세라믹스를 피복하는 것에 의해 구성될 수 있다.
처리 용기(12)의 저부측에 있어서는, 지지부(14)와 처리 용기(12)의 내벽 사이에 배기 플레이트(48)가 설치되어 있다. 배기 플레이트(48)는, 예컨대, 알루미늄재에 Y2O3 등의 세라믹스를 피복하는 것에 의해 구성될 수 있다. 이 배기 플레이트(48)의 하방에 있어서 처리 용기(12)에는, 배기구(12e)가 설치되어 있다. 배기구(12e)에는, 배기관(52)을 통해서 배기 장치(50)가 접속되어 있다. 배기 장치(50)는, 터보 분자 펌프 등의 진공 펌프를 갖고 있고, 처리 용기(12) 내를 원하는 진공도까지 감압할 수 있다. 또한, 처리 용기(12)의 측벽에는 웨이퍼(W)의 반입 출구(12g)가 설치되어 있고, 이 반입 출구(12g)는 게이트 밸브(54)에 의해 개폐 가능하게 되어 있다.
또한, 처리 용기(12)의 내벽에는, 도전성 부재(GND 블록)(56)가 설치되어 있다. 도전성 부재(56)는, 높이 방향에 있어서 웨이퍼(W)와 대략 동일한 높이에 위치하도록, 처리 용기(12)의 내벽에 장착되어 있다. 이 도전성 부재(56)는, 그라운드에 DC적으로 접속되어 있고, 이상 방전 방지 효과를 발휘한다.
또한, 플라즈마 처리 장치(10)는, 제어부(Cnt)를 추가로 구비할 수 있다. 이 제어부(Cnt)는, 프로세서, 기억부, 입력 장치, 표시 장치 등을 구비하는 컴퓨터이며, 플라즈마 처리 장치(10)의 각 부를 제어한다. 이 제어부(Cnt)에서는, 입력 장치를 이용하여, 오퍼레이터가 플라즈마 처리 장치(10)를 관리하기 위해서 커맨드의 입력 조작 등을 행할 수 있고, 또한 표시 장치에 의해, 플라즈마 처리 장치(10)의 가동 상황을 가시화하여 표시할 수 있다. 또, 제어부(Cnt)의 기억부에는, 플라즈마 처리 장치(10)에서 실행되는 각종 처리를 프로세서에 의해 제어하기 위한 제어 프로그램이나, 처리 조건에 따라 플라즈마 처리 장치(10)의 각 구성부에 처리를 실행시키기 위한 프로그램, 즉 처리 레시피(recipe)가 격납된다.
이 플라즈마 처리 장치(10)에서는, 웨이퍼(W)를 처리하기 위해서, 가스 소스(401∼406) 중 선택된 1 이상의 가스 소스로부터 처리 용기(12) 내에 가스가 공급된다. 그리고, 하부 전극(16)에 플라즈마 생성용의 고주파 전력이 부여되는 것에 의해, 하부 전극(16)과 상부 전극(30) 사이에 고주파 전계가 발생한다. 이 고주파 전계에 의해, 처리 공간(S) 내에 공급된 가스의 플라즈마가 생성된다. 그리고, 이와 같이 발생하는 가스의 플라즈마에 의해, 웨이퍼(W)의 피에칭층에 대한 에칭과 같은 처리가 행해진다. 또한, 하부 전극(16)에 고주파 바이어스 전력이 주어지는 것에 의해 이온이 웨이퍼(W)에 끌려들어간다. 이것에 의해, 웨이퍼(W)의 피에칭층의 에칭이 촉진된다.
도 5는 일 실시형태에 따른 처리 장치를 나타내는 도면이다. 도 5에 나타내는 처리 장치(60)는, 처리 시스템(100)의 프로세스 모듈(PM2)로서 이용할 수 있다. 처리 장치(60)는, 금속제(예컨대 알루미늄제)의 통상(예컨대 원통상)으로 형성된 처리 용기(62)를 구비하고 있다. 이 처리 용기(62) 상단 개구는, 뚜껑체[蓋體](66)에 의해서 닫혀져 있다. 처리 용기(62)는, 그 내부에 공간을 구획하여 형성하고 있다. 또한, 처리 용기(62)의 측벽부에는 웨이퍼 반출입구(78)가 형성되어 있고, 당해 웨이퍼 반출입구(78)에는 게이트 밸브(80)가 설치되어 있다. 이 처리 장치(60)에서는, 웨이퍼 반출입구(78)를 통해서 웨이퍼(W)의 반송이 행해진다.
처리 용기(62)의 저부에는, 웨이퍼(W)를 재치하기 위한 재치대(64)가 설치되어 있다. 재치대(64)는, 알루미늄 등으로 구성될 수 있는 것이고, 대략 기둥상(예컨대 원기둥상)으로 구성된다. 한편, 도시는 하지 않지만, 재치대(64)에는 웨이퍼(W)를 쿨롱력에 의해 흡착 유지하는 정전 척, 히터나 냉매 유로 등의 온도 조정 기구 등, 필요에 따라 다양한 기능을 설치할 수 있다.
처리 장치(60)는 추가로 소스(68) 및 가스 소스(70)를 구비하고 있다. 소스(68)는, hfacH의 소스이며, 매스 플로 컨트롤러와 같은 유량 제어기(68a) 및 밸브(68b)를 통해서, 처리 용기(62)의 내부 공간에 연통되어 있다. 또한, 가스 소스(70)는, N2 가스의 소스이며, 매스 플로 컨트롤러와 같은 유량 제어기(70a) 및 밸브(70b)를 통해서, 처리 용기(62)의 내부 공간에 연통되어 있다. 소스(68) 및 가스 소스(70)로부터 공급되는 hfacH 및 N2 가스는, 처리 용기(62)에 설치된 가스 토출공(72)으로부터, 처리 용기(62) 내에 공급된다. 한편, 처리 장치(60)는, N2 가스 대신에 또는 이것에 더하여 O2 가스를 처리 용기(62) 내에 공급해도 좋고, 또한 캐리어 가스로서 Ar 가스를 처리 용기(62) 내에 공급해도 좋다.
처리 용기(62)의 저부에는, 당해 처리 용기(62) 내의 분위기를 배출하는 배기부(76)가 배기관(74)을 통해서 접속되어 있다. 배기부(76)는 예컨대 진공 펌프를 갖고, 처리 용기(62) 내를 소정의 압력까지 감압할 수 있도록 되어 있다.
처리 장치(60)에는, 제어부(C60)가 접속되어 있어도 좋다. 제어부(C60)는, 예컨대, 처리 장치(60)의 재치대(64)의 온도 제어 기구, 유량 제어기, 밸브 및 배기부 등에 제어 신호를 송출하여, 이들 처리 장치(60)의 구성 요소를 제어하도록 되어 있다.
이 처리 장치(60)에서는, 처리 용기(62) 내에 수용되어 재치대(64) 상에 재치된 웨이퍼(W)에 대하여 hfacH를 공급할 수 있고, 이것에 의해, 웨이퍼(W)의 처리를 행할 수 있다.
다시 도 1을 참조한다. 이하, 전술한 처리 시스템(100)을 이용하여 실시할 수 있는 방법 M1에 대하여, 도 1에 더하여 도 6, 도 7 및 도 8을 참조하여 보다 상세히 설명한다. 한편, 도 6∼도 8에 있어서는, 방법 M1의 각 공정 중 또는 각 공정 후의 웨이퍼(W)의 일부분의 단면이 도시되어 있다.
도 1에 나타내는 바와 같이, 방법 M1에서는, 마스크(MK2)를 작성하는 공정 S1이 행해진다. 이 마스크(MK2)는, 웨이퍼(W)의 구리층을 에칭하기 위한 마스크(MK1)를 작성하는 처리에 이용된다.
공정 S1은 공정 S1a, 공정 S1b 및 공정 S1c를 포함하고 있다. 공정 S1a에서는, 레지스트 마스크의 작성이 행해진다. 여기서, 도 6의 (a)에 나타내는 바와 같이, 웨이퍼(W)는 제 1 절연막(IF1), 제 2 절연막(IF2), 구리층(MTL), 마스크층(ML1), 저층(BL) 및 중간층(IML)을 갖고 있다. 제 1 절연막(IF1)은, 층간 절연막 이며, 예컨대 SiC, SiON, SiCN과 같은 절연 재료로 구성될 수 있다. 제 2 절연막(IF2)은 제 1 절연막(IF1) 상에 설치되어 있고, 예컨대 SiC로 구성된다. 제 2 절연막(IF2) 상에는, 구리층(MTL)이 설치되어 있다. 구리층(MTL) 상에는, 마스크층(ML1)이 설치되어 있다. 마스크층(ML1)은, 구리층(MTL)의 에칭용 마스크(MK1)가 되는 층이며, 예컨대 질화실리콘 또는 산화실리콘으로 구성된다. 마스크층(ML1) 상에는, 저층(BL)이 설치되어 있다. 저층(BL)은, 후에 마스크층(ML1)의 에칭용 마스크(MK2)가 되는 층이며, 예컨대 비정질 카본과 같은 유기막으로 구성된다. 저층(BL) 상에는, 중간층(IML)이 설치되어 있다. 중간층(IML)은 SOG(Spin On Glass) 또는 반사 방지막일 수 있다. 중간층(IML) 상에는, 공정 S1a에서 작성되는 레지스트 마스크(RM)가 설치된다. 레지스트 마스크(RM)는, ArF 레지스트와 같은 레지스트 재료에 대한 포토리소그래피 기술에 의해 작성된다.
다음으로, 방법 M1에서는, 도 6의 (a)에 나타내는 웨이퍼(W)가 플라즈마 처리 장치(10)(프로세스 모듈(PM1))의 정전 척(18) 상에 재치되어, 도 1에 나타내는 바와 같이 공정 S1b가 행해진다. 이 공정 S1b에서는, 중간층(IML)의 에칭이 행해진다. 중간층(IML)의 에칭에서는, 플루오로카본계 가스, 예컨대 가스 소스(405)로부터 공급되는 CF4 가스의 플라즈마가 생성되고, 당해 플라즈마에 웨이퍼(W)가 노출된다. 이 공정 S1b에 의해, 도 6의 (b)에 나타내는 바와 같이, 레지스트 마스크(RM)의 패턴이 중간층(IML)에 전사된다.
이어서, 방법 M1에서는, 도 1에 나타내는 바와 같이 공정 S1c가 행해진다. 이 공정 S1c에서는, 저층(BL)의 에칭이 행해진다. 저층(BL)의 에칭에서는, 가스 소스(404)로부터 공급되는 O2 가스의 플라즈마가 생성되고, 당해 플라즈마에 도 6의 (b)에 나타내는 웨이퍼(W)가 노출된다. 한편, 공정 S1c에서는, 가스 소스(406)로부터 SiCl4 가스가 처리 용기(12) 내에 공급되어도 좋다. 이 공정 S1c에 의해, 도 6의 (c)에 나타내는 바와 같이, 중간층(IML)의 패턴이 저층(BL)에 전사되고, 이것에 의해서, 저층(BL)으로부터 형성된 마스크(MK2)가 작성된다. 한편, 이 공정에서는, 산소 가스의 플라즈마가 이용되고 있기 때문에, 레지스트 마스크(RM)는 소실된다.
다음으로, 방법 M1에서는, 도 1에 나타내는 바와 같이, 마스크(MK1)를 작성하는 공정 S2가 행해진다. 공정 S2는 공정 S2a 및 공정 S2b를 포함하고 있다. 공정 S2a에서는, 마스크층(ML1)의 에칭이 행해진다. 마스크층(ML1)의 에칭에서는, 플루오로카본계 가스, 예컨대 가스 소스(405)로부터 공급되는 CF4 가스의 플라즈마가 생성되고, 당해 플라즈마에 도 6의 (c)에 나타내는 웨이퍼(W)가 노출된다. 한편, 공정 S2a에서는, 가스 소스(402)로부터 Ar 가스가 처리 용기(12) 내에 공급되어도 좋다. 이 공정 S2a에 의해, 도 6의 (d)에 나타내는 바와 같이, 마스크(MK2)의 패턴이 마스크층(ML1)에 전사되고, 이것에 의해서, 마스크층(ML1)으로부터 형성된 마스크(MK1)가 작성된다.
다음으로, 방법 M1에서는, 도 1에 나타내는 바와 같이, 공정 S2b가 행해진다. 공정 S2b에서는, 애싱 처리가 행해져, 마스크(MK2)가 제거된다. 애싱 처리에서는, 가스 소스(404)로부터 공급되는 O2 가스의 플라즈마가 생성되고, 당해 플라즈마에 도 6의 (d)에 나타내는 웨이퍼(W)가 노출된다. 이 공정 S2b에 의해, 웨이퍼(W)는, 도 6의 (e)에 나타내는 상태로 된다.
다음으로, 방법 M1에서는, 도 1에 나타내는 바와 같이, 공정 S3이 실시된다. 공정 S3은 공정 S3a, S3b, S3c 및 S3d를 포함하고 있다. 공정 S3a에서는, 가스 소스(401)로부터 공급되는 수소 가스(H2 가스)가 제 1 가스에 포함되어 처리 용기(12) 내에 공급된다. 그리고, 제 1 가스의 플라즈마가 생성된다. 한편, 제 1 가스에는, 가스 소스(402)의 Ar 가스가 포함되어도 좋다. 이 공정 S3a에서는, 도 7의 (a)에 나타내는 바와 같이, 수소 이온에 의해 구리층(MTL)이 에칭된다. 또한, 제 1 가스에 Ar 가스가 포함되어 있는 경우에는, Ar 이온에 의해서도 구리층(MTL)이 에칭된다. 특히, 하부 전극(16)에 고주파 바이어스 전력이 부여되면, 수소 이온 및 Ar 이온이 구리층(MTL)에 끌려들어가 당해 구리층(MTL)의 표면에 충돌한다. 이러한 소위 스퍼터 효과에 의해, 구리층(MTL)의 에칭이 촉진된다. 한편, 도 7 및 도 8에 있어서, 원으로 둘러싸인 「H」가 수소 이온을 나타내고 있고, 원으로 둘러싸인 「Ar」이 Ar 이온을 나타내고 있다.
계속되는 공정 S3b에서는, 가스 소스(401) 및 가스 소스(403)로부터 각각 공급되는 수소 가스(H2 가스), 및 퇴적성 가스, 예컨대 CH4 가스를 함유하는 제 2 가스가 처리 용기(12) 내에 공급된다. 그리고, 제 2 가스의 플라즈마가 생성된다. 이 공정 S3b에서는, 도 7의 (b)에 나타내는 바와 같이, 웨이퍼(W)의 표면 상에 CH4 가스, 즉 메탄에서 유래하는 보호막(PF)이 퇴적된다. 이 막(PF)은, 탄소를 함유하는 막이며, 예컨대 폴리에틸렌을 포함한다. 또한, 이 막(PF)은, 구리층(MTL)의 에칭에서 유래하는 구리(Cu)도 포함하는 것으로 된다.
그리고, 방법 M1에서는, 추가로 공정 S3a가 행해지는 것에 의해, 도 7의 (c)에 나타내는 바와 같이, 구리층(MTL)이 추가로 에칭되고, 그 후에 추가로 공정 S3b가 행해진다. 방법 M1에서는, 도 1에 나타내는 바와 같이, 소정 사이클수의 공정 S3a 및 공정 S3b의 반복이 행해졌는지 여부가 판정된다(도 1의 참조 부호 S3c). 공정 S3a 및 공정 S3b의 반복 횟수가 소정 사이클수에 못 미칠 때에는, 공정 S3a 및 공정 S3b가 추가로 행해진다. 한편, 공정 S3a 및 공정 S3b의 반복 횟수가 소정 사이클수 행해지고 있는 경우에는, 공정 S3d가 행해진다. 공정 S3d의 처리는, 공정 S3a와 마찬가지이다. 이 공정 S3a에 의해, 도 8의 (a)에 나타내는 바와 같이, 구리층(MTL)이 추가로 에칭된다.
여기까지 설명한 공정에 의하면, 막(PF)이 마스크(MK1)의 표면에 퇴적되는 것에 의해, 공정 S3의 에칭 중에 마스크(MK1)를 보호한다. 따라서, 마스크(MK1)가 깎이는, 특히 모서리부가 지나치게 깎이는 것을 억제할 수 있다. 그 결과, 에칭 후의 구리층의 측면의 수직성이 향상된다. 또한, 막(PF)에 의해서 구리층(MTL)의 하지(下地)가 보호되기 때문에, 공정 S3에 의한 절연막(IF2)의 손상이 억제된다. 또, 제 2 가스에는 CH4 가스에 더하여 H2 가스가 포함되어 있기 때문에, CH4 가스의 유량과 H2 가스의 유량을 상대적으로 조정하는 것에 의해, 과잉의 막(PF) 퇴적을 억제하는 것도 가능하다.
다음으로, 방법 M1에서는, 공정 S4에 있어서, 막(PF)을 제거하기 위한 애싱 처리가 행해진다. 애싱 처리에서는, 가스 소스(404)로부터 공급되는 O2 가스의 플라즈마가 생성되고, 당해 플라즈마에 웨이퍼(W)가 노출된다. 이 공정 S4에 의해, 웨이퍼(W)는, 도 8의 (b)에 나타내는 상태가 된다. 즉, 공정 S4에서는, 막(PF) 중의 탄소가 산소 플라즈마에 의한 애싱 처리에 의해서 제거되고, 또한 막(PF) 중의 구리가 산소와 결합하는 것에 의해, 산화구리를 포함하는 막(RD)이 형성된다. 보다 구체적으로는, 하기의 반응에 의해, Cu2O 및 CuO를 포함하는 막(RD)이 형성된다.
4Cu + O2 → 2Cu2O
2Cu + O2 → 2CuO
이상 설명한 공정이 플라즈마 처리 장치(10)(프로세스 모듈(PM1))에서 실시된 후, 방법 M1에서는, 웨이퍼(W)가 처리 장치(60)(프로세스 모듈(PM2))로 반송된다. 그리고, 방법 M1에서는, 공정 S5에 있어서, 웨이퍼(W)가 hfacH에 노출된다. 공정 S5에서는, 예컨대, 10∼200T(1333∼26660Pa)의 압력 및 150℃∼300℃의 온도의 환경 하에서, 웨이퍼(W)가 hfacH에 노출된다. 이 공정 S5에서는, 막(RD) 중의 산화구리에 포함되는 Cu를 hfac에 의해 착화시키고, 생성된 착체를 제거하는 것에 의해서 막(RD)을 제거한다. 한편, 「hfac」란, hfacH로부터 수소(H)가 이탈하여 당해 hfacH가 1가 음이온이 되는 것에 의해 생성되는 헥사플루오로아세틸아세토네이트 배위자이다.
여기서, 도 9 및 도 10을 참조한다. 도 9는 공정 S5에 있어서의 CuO의 제거를 나타내는 도면이며, 도 10은 공정 S5에 있어서의 Cu2O의 제거를 나타내는 도면이다. 공정 S5에 있어서는, 도 9의 (a) 및 도 10의 (a)에 나타내는 바와 같이 hfacH(도면 중, 참조 부호 200으로 나타낸다)가 막(RD)에 대하여 공급된다. 그리고, 도 9의 (b)에 나타내는 바와 같이, 2 분자의 hfacH 각각으로부터 H가 이탈하는 것에 의해 생성되는 두 개의 이온, 즉, 두 개의 hfac와 막(RD)을 구성하는 CuO 중의 Cu에서 유래하는 착체(300)가 생성되고, 또한 이탈한 두 개의 H와 CuO 중의 O가 결합하는 것에 의해 H2O가 생성된다. 이들 착체(300) 및 H2O가 배기되는 결과, 막(RD)이 제거된다. 한편, CuO와 hfacH의 반응은 하기의 반응식에 의해서 표시된다.
CuO + 2(hfacH) → Cu(hfac)2 + H2O
또한, 도 10의 (b)에 나타내는 바와 같이, hfacH로부터 H가 이탈하는 것에 의해 생성되는 이온, 즉 hfac와 막(RD)을 구성하는 Cu2O 중의 Cu가 결합하고(도면 중, 참조 부호 210으로 나타낸다), Cu2O 중의 다른 쪽의 Cu에는 OH가 결합된 상태로 된다(도면 중, 참조 부호 220으로 나타낸다). 그리고, 도 10의 (b)에 나타내는 바와 같이, 별도의 hfacH로부터 H가 이탈하는 것에 의해 생성되는 이온, 즉, hfac와 참조 부호 210으로 나타내는 화합물이 반응하는 것에 의해서, 도 10의 (c)에 나타내는 바와 같이, 착체(300)가 형성된다. 또한, 별도의 hfacH로부터 이탈한 H와 참조 부호 220으로 나타내는 화합물 중의 OH가 결합하여 H2O가 형성된다. 이들 착체(300) 및 H2O가 배기되는 결과, 막(RD)이 제거된다. 한편, Cu2O와 hfacH의 반응은 하기의 반응식에 의해서 표시된다.
Cu2O + 2(hfacH) → Cu + Cu(hfac)2 + H2O
이상 설명한 방법 M1에 의하면, 에칭된 구리층의 측면의 수직성을 확보하는 것이 가능하고, 또한 막(PF) 중의 탄소, 및 당해 보호막(PF)의 애싱 후에 형성되는 막(RD)을 제거하는 것이 가능하다.
이하, 전술한 방법 M1의 평가를 위해 행한 실험예에 대하여 설명한다.
실험예에 있어서는, 처리 시스템(100)을 이용하여 방법 M1을 실시했다. 이 실험예에서는, 웨이퍼(W)로서, 도 6의 (a)에 나타내는 웨이퍼(W)를 이용했다. 이 웨이퍼(W)에서는, 제 2 절연막(IF2)은 5nm 두께의 SiC층이며, 구리층(MTL)은 35nm의 두께를 갖고, 마스크층(ML1)은 10nm 두께의 SiN층이며, 저층(BL)은 80nm의 비정질 카본막이고, 중간층(IML)은 13.5nm 두께의 ARC막이며, 레지스트 마스크(RM)는 ArF 레지스트로부터 작성된 레지스트 마스크였다.
도 11에 실험예의 조건을 나타내는 표 1을 나타낸다. 실험예에서는, 표 1에 나타내는 조건에서 방법 M1의 전체 공정을 실시했다. 한편, 비교 실험예에서는, 공정 S4까지의 처리를 행하고, 공정 S5는 실시하지 않았다. 한편, 표 1에 있어서, 「HF」는, 고주파 전원(HFS)이 발생하는 주파수 60MHz의 고주파 전력의 파워이며, 「LF」는, 고주파 전원(LFS)이 발생하는 주파수 40kHz의 고주파 바이어스 전력의 파워이다.
도 12에, 실험예 및 비교 실험예의 처리 후의 웨이퍼(W)의 단면을 나타낸다. 도 12의 (a)에는 비교 실험예의 처리 후의 웨이퍼(W)의 선도(線圖)가 도시되어 있고, 도 12의 (b)에는, 실험예의 처리 후의 웨이퍼(W)의 선도가 도시되어 있다. 도 12의 (a)를 참조하면 분명하듯이, 공정 S4, 즉 애싱만으로는, 마스크(MK1) 및 구리층(MTL)의 주위에 막(RD)이 남아 있다는 것, 즉 산화구리가 잔존한다는 것을 알 수 있다. 한편, 도 12의 (b)를 참조하면 분명하듯이, 실험예의 결과, 공정 S4 후에 공정 S5를 실시하는 것에 의해서, 마스크(MK1) 및 구리층(MTL) 주위의 막(RD), 즉 산화구리가 제거된다는 것이 확인되었다.
100: 처리 시스템
PM1: 프로세스 모듈
PM2: 프로세스 모듈
10: 플라즈마 처리 장치(프로세스 모듈(PM1))
12: 처리 용기
16: 하부 전극
18: 정전 척
30: 상부 전극
40: 가스 소스군
50: 배기 장치
HFS: 고주파 전원
LFS: 고주파 전원
60: 처리 장치(프로세스 모듈(PM2))
62: 처리 용기
64: 재치대
68: 소스(hfacH의 소스)
70: 가스 소스
W: 웨이퍼
MK1: 마스크
MTL: 구리층(금속층)
PF: 보호막
RD: 막(산화구리)

Claims (4)

  1. 피처리체의 금속층을 패턴화된 마스크를 통해 에칭하는 방법으로서,
    탄소 및 상기 금속층에서 유래하는 금속을 포함하는 제 1 보호막을 상기 패턴화된 마스크의 표면에 형성하면서, 이온 스퍼터 에칭에 의해 상기 피처리체의 상기 금속층을 에칭하는 공정과,
    상기 제 1 보호막 상에 산소 플라즈마를 사용하여 애싱 처리를 함으로써, 상기 제 1 보호막에 함유된 상기 탄소를 제거하고, 산화금속을 함유하는 제 2 보호막을 형성하되, 상기 산화금속은 상기 제 1 보호막의 상기 금속과 상기 산소 플라즈마로부터의 산소 사이의 결합에 의해 형성되는 제 2 공정과,
    상기 피처리체를 헥사플루오로아세틸아세톤에 노출시킴으로써, 상기 제 2 보호막을 제거하는 제 3 공정
    을 포함하는, 방법.
  2. 제 1 항에 있어서,
    상기 금속층은 구리로 구성되어 있고, 상기 산화금속은 산화구리를 포함하는 방법.
  3. 제 2 항에 있어서,
    상기 제 1 보호막은 폴리에틸렌을 포함하는 방법.
  4. 삭제
KR1020140025407A 2013-03-05 2014-03-04 금속층을 에칭하는 방법 KR102202349B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2013-043100 2013-03-05
JP2013043100A JP6041709B2 (ja) 2013-03-05 2013-03-05 金属層をエッチングする方法

Publications (2)

Publication Number Publication Date
KR20140109325A KR20140109325A (ko) 2014-09-15
KR102202349B1 true KR102202349B1 (ko) 2021-01-12

Family

ID=51486555

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140025407A KR102202349B1 (ko) 2013-03-05 2014-03-04 금속층을 에칭하는 방법

Country Status (4)

Country Link
US (1) US9150969B2 (ko)
JP (1) JP6041709B2 (ko)
KR (1) KR102202349B1 (ko)
TW (1) TWI606509B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6529371B2 (ja) * 2015-07-27 2019-06-12 東京エレクトロン株式会社 エッチング方法及びエッチング装置
JP6820717B2 (ja) 2016-10-28 2021-01-27 株式会社日立ハイテク プラズマ処理装置
JP7022651B2 (ja) * 2018-05-28 2022-02-18 東京エレクトロン株式会社 膜をエッチングする方法及びプラズマ処理装置
TWI812762B (zh) * 2018-07-30 2023-08-21 日商東京威力科創股份有限公司 處理被處理體之方法、處理裝置及處理系統
KR102445181B1 (ko) * 2019-02-01 2022-09-20 주식회사 히타치하이테크 에칭 방법 및 플라스마 처리 장치
CN111593304B (zh) * 2019-02-20 2022-06-14 河北惟新科技有限公司 一种提高ito靶材坯体强度的方法
KR102574751B1 (ko) * 2021-12-07 2023-09-06 인하대학교 산학협력단 구리 박막의 건식 식각방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001003186A (ja) * 1999-05-10 2001-01-09 Air Prod And Chem Inc 銅の異方性エッチング方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04240729A (ja) * 1991-01-24 1992-08-28 Toshiba Corp パターン形成方法
JPH04247619A (ja) * 1991-02-04 1992-09-03 Nippon Telegr & Teleph Corp <Ntt> 高融点金属のドライエッチング方法
JPH04350939A (ja) * 1991-05-29 1992-12-04 Sony Corp 銅配線の形成方法
JPH08293484A (ja) * 1995-04-20 1996-11-05 Matsushita Electron Corp プラズマ処理方法
JP3150095B2 (ja) * 1996-12-12 2001-03-26 日本電気株式会社 多層配線構造の製造方法
US6143476A (en) * 1997-12-12 2000-11-07 Applied Materials Inc Method for high temperature etching of patterned layers using an organic mask stack

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001003186A (ja) * 1999-05-10 2001-01-09 Air Prod And Chem Inc 銅の異方性エッチング方法

Also Published As

Publication number Publication date
TWI606509B (zh) 2017-11-21
US20140251945A1 (en) 2014-09-11
JP2014170894A (ja) 2014-09-18
KR20140109325A (ko) 2014-09-15
US9150969B2 (en) 2015-10-06
TW201445627A (zh) 2014-12-01
JP6041709B2 (ja) 2016-12-14

Similar Documents

Publication Publication Date Title
KR102202349B1 (ko) 금속층을 에칭하는 방법
US10923329B2 (en) Substrate processing apparatus and substrate processing method
KR101926478B1 (ko) 에칭 처리 방법
US10056264B2 (en) Atomic layer etching of GaN and other III-V materials
US20210134604A1 (en) Etching method
KR101858162B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
KR102363052B1 (ko) 피처리체를 처리하는 방법
JP2014086500A (ja) 銅層をエッチングする方法、及びマスク
KR101739613B1 (ko) Cu 배선의 형성 방법
CN112259457B (zh) 等离子体蚀刻方法、等离子体蚀刻装置和基板载置台
KR102591909B1 (ko) 플라즈마 에칭 장치
KR20160068668A (ko) Cu 배선의 형성 방법 및 성막 시스템, 기억 매체
US20140374024A1 (en) Apparatus for removing particles from a twin chamber processing system
KR102526306B1 (ko) 반도체 제조 방법 및 플라즈마 처리 장치
TW201729649A (zh) 電漿處理方法
JP2017059750A (ja) 被処理体を処理する方法
CN107731681B (zh) 等离子体蚀刻方法和等离子体蚀刻系统
KR20150069537A (ko) 반도체 장치의 제조 방법
KR102678853B1 (ko) 피처리체를 처리하는 방법
US11404282B2 (en) Method of etching film and plasma processing apparatus
KR20230075632A (ko) 지지 유닛, 그리고 이를 포함하는 기판 처리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant