TWI758413B - 處理方法及電漿處理裝置 - Google Patents

處理方法及電漿處理裝置 Download PDF

Info

Publication number
TWI758413B
TWI758413B TW107105472A TW107105472A TWI758413B TW I758413 B TWI758413 B TW I758413B TW 107105472 A TW107105472 A TW 107105472A TW 107105472 A TW107105472 A TW 107105472A TW I758413 B TWI758413 B TW I758413B
Authority
TW
Taiwan
Prior art keywords
gas
plasma
processing method
film
chamber
Prior art date
Application number
TW107105472A
Other languages
English (en)
Other versions
TW201836011A (zh
Inventor
中谷理子
本田昌伸
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW201836011A publication Critical patent/TW201836011A/zh
Application granted granted Critical
Publication of TWI758413B publication Critical patent/TWI758413B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3322—Problems associated with coating
    • H01J2237/3327—Coating high aspect ratio workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching
    • H01J2237/3347—Problems associated with etching bottom of holes or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

本發明之目的在於使有機膜各向異性地堆積於形成在被處理體之凹部之圖案之上部。 本發明提供一種處理方法，其具有：第1製程，其係對腔室之內部供給包含含碳氣體及惰性氣體之第1氣體；及第2製程，其係施加電漿產生用之高頻電力，自所供給之上述第1氣體產生電漿，使包含有機物之化合物堆積於形成在被處理體之特定膜之圖案之上；上述第1氣體中上述含碳氣體相對於上述惰性氣體之比率為1%以下。

Description

處理方法及電漿處理裝置
本發明係關於一種處理方法及電漿處理裝置。
近年來，於半導體製造中元件之尺寸變得微細，形成於被處理體之孔或線與間隙(L＆S：Line and Space)之槽部之縱橫比(A/R：Aspect Ratio)變高。因此，提出有於形成具有較高之A/R比之凹部之蝕刻中，垂直地形成遮罩之下之蝕刻對象膜(例如，參照專利文獻1～3)。 [先前技術文獻] [專利文獻] [專利文獻1]日本專利特表2006-514783號公報 [專利文獻2]日本專利特表2015-530742號公報 [專利文獻3]日本專利特開2013-219099號公報
[發明所欲解決之問題] 然而，於上述蝕刻中，必須提高遮罩之選擇比。因此，進行於蝕刻製程之期間執行使有機膜堆積於遮罩之上部之製程。然而，此時，存在根據電漿中之離子或自由基之分佈而於遮罩之開口附近堆積有機膜，導致開口堵塞而無法蝕刻之情況。 針對上述問題，於一態樣中，本發明之目的在於使有機膜各向異性地堆積於形成在被處理體之凹部之圖案之上部。 [解決問題之技術手段] 為了解決上述問題，根據一態樣，提供一種處理方法，其具有：第1製程，其係對腔室之內部供給包含含碳氣體及惰性氣體之第1氣體；及第2製程，其係施加電漿產生用之高頻電力，自所供給之上述第1氣體產生電漿，使包含有機物之化合物堆積於形成在被處理體之特定膜之圖案之上；上述第1氣體中上述含碳氣體相對於上述惰性氣體之比率為1%以下。 [發明之效果] 根據一態樣，可使有機膜各向異性地堆積於形成在被處理體之凹部之圖案之上部。
以下，參照圖式對用以實施本發明之形態進行說明。再者，於本說明書及圖式中，關於實質上相同之構成，藉由標註相同之符號而省略重複之說明。 [電漿處理裝置] 首先，一面參照圖1，一面對本發明之一實施形態之電漿處理裝置之構成之一例進行說明。圖1表示本實施形態之電漿處理裝置之構成之一例。於本實施形態中，作為電漿處理裝置列舉感應耦合型電漿(ICP：Inductively Coupled Plasma)處理裝置5為例進行說明。 該感應耦合型電漿處理裝置5係作為使用平面線圈形之RF(radio frequency，射頻)天線之電漿處理裝置而構成，具有例如鋁或不鏽鋼等金屬製之圓筒型真空腔室10(以下，稱為「腔室」)。腔室10接地。 於腔室10內之下部中央，載置例如半導體晶圓(以下，稱為「晶圓W」)作為被處理基板之圓板狀之載台12作為兼作高頻電極之基板保持台而水平地配置。該載台12例如由鋁構成，且支持於自腔室10之底向垂直上方延伸之絕緣性筒狀支持部14。 於沿著絕緣性筒狀支持部14之外周自腔室10之底向垂直上方延伸之導電性筒狀支持部16與腔室10之內壁之間形成有環狀之排氣路18。於排氣路18之上部或入口安裝有環狀之隔板20，於底部設置有排氣埠22。為了使腔室10內之氣體之流動相對於載台12上之晶圓W軸對稱地均勻，較佳為將排氣埠22於圓周方向以等間隔設置複數個之構成。 於各排氣埠22經由排氣管24而連接有排氣裝置26。排氣裝置26具有渦輪分子泵等真空泵，可將腔室10內之電漿處理空間減壓至所期望之真空度為止。於腔室10之側壁之外，安裝有使晶圓W之搬入搬出口27開閉之閘閥28。 於載台12，經由整合器32及供電棒34而電性連接有第2高頻電源30。該第2高頻電源30可將適於控制引入至晶圓W之離子之能量之固定頻率(例如400 kHz)之偏壓引入用之高頻電力LF以可變之功率(例如40 W～2000 W)輸出。整合器32收容有電抗可變之整合電路，該電抗可變之整合電路用以於第2高頻電源30側之阻抗器與負載(主要為載台、電漿、腔室)側之阻抗器之間取得整合。於該整合電路之中包含有自偏壓產生用之隔直流電容器。 於載台12之上表面，設置有用以利用靜電吸附力保持晶圓W之靜電吸盤36，於靜電吸盤36之外周側設置有環狀地包圍晶圓W之周圍之聚焦環38。靜電吸盤36具有將由導電膜構成之電極36a夾入一對絕緣膜36b、36c之間之構成。於電極36a經由開關42及被覆線43而電性連接有高壓之直流電源40。藉由自直流電源40供給之直流電流，可利用靜電力將晶圓W吸附保持於靜電吸盤36上。 於載台12之內部，設置有例如於圓周方向延伸之環狀之冷媒室或冷媒流路44。對該冷媒流路44，自冷凍器單元經由配管46、48而循環供給特定溫度之冷媒例如冷卻水cw。藉由冷媒之溫度可控制靜電吸盤36上之晶圓W之處理中之溫度。與此相關聯，來自傳熱氣體供給部之傳熱氣體例如He氣體經由氣體供給管50被供給至靜電吸盤36之上表面與晶圓W之背面之間。又，亦設置有於垂直方向貫通載台12且能夠上下移動之頂起銷及其升降機構等以用於晶圓W之裝載/卸載。 其次，對在該感應耦合型電漿處理裝置5中與電漿產生有關之各部之構成進行說明。於腔室10之頂部，與載台12隔開相對較大之距離間隔地氣密地安裝有例如由石英板構成之圓形之介電窗52。於該介電窗52之上，與腔室10或載台12同軸地水平地配置有線圈狀之RF天線54。該RF天線54較佳為具有例如螺旋線圈或半徑於各一周內固定之同心圓線圈之形態，且藉由以絕緣體構成之天線固定構件而固定於介電窗52之上。 於RF天線54之一端，經由整合器58及給電線60而電性連接有第1高頻電源56之輸出端子。RF天線54之另一端經由接地線而電性連接於接地電位。 第1高頻電源56可將適合藉由高頻放電產生電漿之頻率(例如27 MHz以上)之電漿產生用之高頻HF以可變之功率(例如200 W～1400 W)輸出。整合器58收容有用以於第1高頻電源56側之阻抗器與負載(主要為RF天線、電漿、修正線圈)側之阻抗器之間取得整合之電抗可變之整合電路。 用以對腔室10內之處理空間供給特定之氣體之氣體供給部具有：環狀之歧管或緩衝部62，其於自介電窗52稍微低之位置設置於腔室10之側壁之中(或之外)；多個側壁氣體噴出孔64，其等在圓周方向上以等間隔自緩衝部62面向電漿產生空間S；及氣體供給管68，其自氣體供給源66延伸至緩衝部62為止。氣體供給源66包含流量控制器及開閉閥。 控制部74包含例如微電腦，且控制該感應耦合型電漿處理裝置5內之各部例如排氣裝置26、第2高頻電源30、第1高頻電源56、整合器32、整合器58、靜電吸盤用之開關42、氣體供給源66、冷凍器單元、傳熱氣體供給部等各自之動作及裝置整體之動作。 於該感應耦合型電漿處理裝置5中，為了進行蝕刻，首先，使閘閥28為打開狀態而將加工對象之晶圓W搬入至腔室10內，並載置於靜電吸盤36之上。然後，將閘閥28關閉之後，自氣體供給源66經由氣體供給管68、緩衝部62及側壁氣體噴出孔64將特定之氣體以特定之流量及流量比導入至腔室10內，藉由排氣裝置26而使腔室10內之壓力為設定值。進而，使第1高頻電源56接通而使電漿產生用之高頻HF以特定之RF功率輸出，經由整合器58、給電線60而對RF天線54供給高頻HF之電力。 另一方面，於施加離子引入控制用之高頻LF之功率之情形時，使第2高頻電源30接通而使高頻電力LF輸出，將該高頻LF之功率經由整合器32及供電棒34而施加至載台12。於未施加離子引入控制用之高頻之條件之情形時，使高頻電力LF為0 W。 於載台12之上表面，設置有用以將晶圓W利用靜電吸附力保持之靜電吸盤36，於靜電吸盤36之外周側設置有將晶圓W之周圍環狀地包圍之聚焦環38。靜電吸盤36係將由導電膜構成之電極36a夾入一對絕緣膜36b、36c之間而成者，於電極36a經由開關42及被覆線43而電性連接高壓之直流電源40。藉由自直流電源40供給之直流電流，可利用靜電力將晶圓W吸附保持於靜電吸盤36上。 於載台12之內部，設置有例如於圓周方向延伸之環狀之冷媒室或冷媒流路44。對該冷媒流路44，自冷凍器單元經由配管46、48而循環供給特定溫度之冷媒例如冷卻水cw。藉由冷媒之溫度可控制靜電吸盤36上之晶圓W之處理中之溫度。與此相關聯，來自傳熱氣體供給部之傳熱氣體例如He氣體經由氣體供給管50被供給至靜電吸盤36之上表面與晶圓W之背面之間。又，亦設置有於垂直方向貫通載台12且能夠上下移動之頂起銷及其升降機構等以用於晶圓W之裝載/卸載。 自側壁氣體噴出孔64噴出之特定之氣體均勻地擴散至介電窗52之下之處理空間。藉由在RF天線54中流動之高頻HF之電流，而於RF天線54之周圍產生如磁力線貫通介電窗52且通過腔室內之電漿產生空間S之RF磁場，藉由該RF磁場之時間性變化而於處理空間之方位角方向產生RF感應電場。然後，藉由該感應電場而於方位角方向被加速之電子與所供給之氣體之分子或原子電離產生衝突，而產生圓環狀之電漿。該圓環狀電漿之自由基或離子於寬廣之處理空間向四方擴散，自由基向等方向沈降，離子被直流偏壓拉拽，而被供給至晶圓W之上表面(被處理面)。如此於晶圓W之被處理面，電漿之活性種產生化學反應與物理反應，將被加工膜蝕刻為所期望之圖案。 如上所述，該感應耦合型電漿處理裝置5於接近RF天線54之介電窗52之下呈圓環狀產生感應耦合之電漿，使該圓環狀之電漿於寬廣之處理空間內分散，於載台12之附近(即晶圓W上)使電漿之密度平均化。此處，圓環狀電漿之密度依賴於感應電場之強度，進而依賴於供給至RF天線54之高頻HF之功率(更正確而言為於RF天線54中流動之電流)之大小。即，高頻HF之功率越高，則圓環狀電漿之密度越高，藉由電漿之擴散而載台12附近之電漿之密度整體性地變高。另一方面，圓環狀電漿向四方(尤其徑向)擴散之形態主要依賴於腔室10內之壓力，存在如下傾向：壓力越低，則電漿越多地集中於腔室10之中心部，載台12附近之電漿密度分佈於中心部隆起。又，亦存在如下情況：根據供給至RF天線54之高頻HF之功率或導入至腔室10內之處理氣體之流量等，圓環狀電漿內之電漿密度分佈發生變化。 此處所謂「圓環狀之電漿」，並不限定於如在腔室10之徑向內側(中心部)不存在電漿而僅在徑向外側存在電漿之嚴格而言之環狀之電漿，而係指相較腔室10之徑向內側而徑向外側之電漿之體積或密度較大。又，亦存在根據用於處理氣體之氣體種類或腔室10內之壓力之值等條件而無法成為此處所言之「圓環狀之電漿」之情形。 控制部74具有未圖示之CPU(Central Processing Unit，中央處理單元)、ROM(Read Only Memory，唯讀記憶體)、RAM(Random Access Memory，隨機存取記憶體)，按照記憶於RAM等之製程配方中所設定之順序，對本實施形態之感應耦合型電漿處理裝置5之各部進行控制，藉此，對本實施形態之蝕刻進行控制。 [遮罩之堵塞/凹部之前端變細] 如圖2(a)所示，於將蝕刻對象膜8蝕刻成形成於蝕刻對象膜8之上之遮罩9之圖案時，為了提高遮罩選擇比，有於蝕刻製程之期間進行於遮罩9形成保護膜之製程(以下，亦稱為「堆積製程」)的情況。尤其，於形成具有較高之A/R比之凹部之蝕刻中，重要的是提高遮罩選擇比。 於堆積製程中，如圖2(b)或(c)所示，以不存在遮罩9之開口之堵塞或形成於蝕刻對象膜8之凹部之前端變細(蝕刻形狀並不垂直)之方式使包含有機物之化合物(有機膜R)主要堆積於遮罩9之上表面，儘量不堆積於側面。以下，將以遮罩9作為一例之特定膜之上表面較特定膜之側面變厚之方式堆積有機膜R之情況亦稱為「各向異性堆積」。 然而，於實際之堆積製程中，有機膜R不僅附著於遮罩9之縱向而且亦附著於橫向，故而，如圖2(c)所示，有藉由有機膜R堵塞遮罩9之開口而導致無法蝕刻的情況。 因此，於該構成之本實施形態之感應耦合型電漿處理裝置5中，使膜各向異性地堆積於特定膜之凹部之圖案之上部。以下，對將有機膜R各向異性地堆積於特定膜之本實施形態之處理方法進行說明。 [樣品] 圖3表示用於執行本實施形態之處理方法之被處理體之樣品之一例。所使用之樣品例中，(a)「SiN L＆S」之樣品中，於晶圓W上形成有被圖案化之SiN膜1之L＆S(線與間隙)。於SiN膜1上被圖案化成之凹部之A/R比大致為3～5，並不一致。 於(b)「High A/R」之樣品中，形成有A/R比為18之凹部之SiN膜1之L＆S形成於晶圓W上。於(c)「Organic L＆S」之樣品中，形成有A/R比為2之L＆S。於「Organic L＆S」之樣品中，基底膜為SiO2 膜2，且於其上積層著有機膜3及Si-ARC(Anti Reflective Coating：抗反射膜)4。 於蝕刻中，必須提高遮罩之選擇比。因此，於本實施形態之蝕刻處理中，反覆執行蝕刻製程與使有機膜堆積於遮罩之上部之製程。 再者，於本樣品之SiN膜1之圖案上不存在遮罩。於該情形時，SiN膜1之上部作為遮罩而發揮功能。由此，必須以不堵塞SiN膜1之開口之方式於SiN膜1之上部進行各向異性較高之有機膜R之堆積。上述樣品之SiN膜1及Si-ARC4係使有機膜R堆積之特定膜之一例。 [實驗：測定部位] 以下，一面對有機膜R之堆積製程中之實驗結果之一例進行說明，一面對用以進行各向異性較高之有機膜R之堆積之較佳之成膜條件進行考察。為了說明實驗結果，首先，參照圖4定義各膜之測定部位。圖4(a)表示SiN膜1之初始狀態。於SiN膜1形成有凹部。將凹部之間之SiN膜1之橫向之寬度稱為CD(Critical Dimension，臨界尺寸)，將初始狀態中之CD之最大值定義為「初始MaxCD」。 圖4(b)表示藉由堆積製程而於SiN膜1之圖案之上部堆積有機膜R之後之狀態。將包含形成於SiN膜1之上部之有機膜R之膜之橫向寬度定義為「MaxCD」。ΔH係利用以下之式算出之變數。 ΔH＝(MaxCD－初始MaxCD)/2 又，將形成於SiN膜1之上部之有機膜R之高度定義為ΔV(Top Depo High)。即，ΔV表示自SiN膜1之上表面至有機膜R之前端部為止之高度。 [實驗1：氣體之稀釋度] 參照圖5，對本實施形態之堆積製程中之對氣體之稀釋度進行實驗所得之實驗1之結果進行說明。實驗1之堆積條件1如下。 ＜堆積條件1＞ 壓力：100 mT(13.33 Pa) 氣體種類：C4 F6 /Ar 稀釋度：0.4%、0.6%、1% (稀釋度表示C4 F6 氣體之流量相對於Ar氣體之流量之比率) 載台溫度：-50℃ 成膜時間：600 sec、300 sec 高頻HF之功率：300 W 高頻LF之功率：0 W 根據實驗1之結果，於「SiN L＆S」、「High A/R」、「Organic L＆S」之任一個樣品之情形時，關於稀釋度為0.4%、0.6%、1%之任一者之情形時，均於SiN膜1之上部及Si-ARC4之上部積層有由ΔV表示之厚度之有機膜R。又，形成於SiN膜1及Si-ARC4之凹部之開口未被堵塞。由MaxCD/ΔV所示之值於所有樣品之0.4%、0.6%、1%之所有稀釋度中未達1。即，可知於堆積條件1下，進行SiN膜1及Si-ARC4之上表面較各膜之側面變厚之各向異性之堆積。 圖6係利用曲線圖表示實驗1之結果之圖。於圖6(a)之曲線圖中，可知於橫軸之ΔV與縱軸之MaxCD之間具有線性。即，可知若有機膜R之縱向之堆積增加，則有機膜R之橫向之堆積亦增加，寬度變粗。於圖6(b)之曲線圖中，表示膜之各向異性之程度與稀釋度之關係。該曲線圖中，由縱軸之MaxCD/ΔV所示之值於由橫軸表示之所有樣品之所有稀釋度下未達1。由此，可知進行於所有樣品之所有稀釋度下縱向之膜之堆積較橫向之膜之堆積多之各向異性之堆積。又，存在稀釋度越低則MaxCD/ΔV之寬度越小之傾向，有機膜R之堆積時之各向異性變強。但是，可知MaxCD/ΔV之最小值為0.705，堆積有機膜R時之側面形狀不垂直。 [實驗2：氣體之稀釋度] 其次，參照圖7，對本實施形態之堆積製程中之進而使氣體之稀釋度變大而實驗之實驗1之結果進行說明。於本實驗中，樣品使用「SiN L＆S」。實驗2之堆積條件2如下。 ＜堆積條件2＞ 壓力：100 mT(13.33 Pa) 氣體種類：C4 F6 /Ar 稀釋度：1%、10%、50% 載台溫度：-50℃ 成膜時間：300 sec、30 sec、20 sec 高頻HF之功率：300 W 高頻LF之功率：0 W 根據實驗2之結果，於稀釋度為1%之情形時，於SiN膜1之上表面積層有由ΔV所示之高度之有機膜R。又，SiN膜1之開口未被堵塞，由MaxCD/ΔV所示之值未達1。即，可知於堆積條件2下，於稀釋度為1%之情形時，進行各向異性之堆積。 另一方面，於稀釋度為10%、50%之情形時，SiN膜1之開口被堵塞。即，可知於堆積條件2下，於稀釋度為10%、50%之情形時，進行縱向之膜之堆積與橫向之膜之堆積為大致相同之程度、或橫向之膜之堆積較縱向之膜之堆積多之「各向同性堆積」。 根據以上內容，可知於堆積製程中所供給之氣體為Ar氣體及C4 F6 氣體之情形時，C4 F6 氣體相對於Ar氣體之比率(稀釋度)必須為1%以下。 [實驗3：溫度依賴] 其次，參照圖8，對本實施形態之堆積製程中之溫度依賴進行說明。實驗3之堆積條件3係除了載台溫度以外與上述所示之實驗2之堆積條件2相同之條件。關於載台溫度，與設定為-50℃之堆積條件2不同的是，於堆積條件3中設定為20℃。於本實驗中，樣品使用「SiN L＆S」。又，於本實驗中未獲得稀釋度為50%之情形時之結果。 根據實驗3之結果，於稀釋度為1%之情形時，SiN膜1之開口未被堵塞，由MaxCD/ΔV所示之值未達1。即，可知於堆積條件3下，於稀釋度為1%之情形時，進行各向異性堆積。 另一方面，於稀釋度為10%之情形時，SiN膜1之開口被堵塞。又，由MaxCD/ΔV所示之值為∞。即，可知於堆積條件3下，於稀釋度為10%之情形時，進行各向同性堆積。 根據以上之實驗2、3，可知於堆積製程中供給之氣體為Ar氣體及C4 F6 氣體之情形時，若C4 F6 氣體相對於Ar氣體之比率(稀釋度)為1%以下，則載台之溫度之條件不成為必要條件。 [實驗4：壓力依賴] 其次，參照圖9，對本實施形態之堆積製程中之壓力依賴進行說明。於本實驗中，樣品使用「Organic L＆S」。實驗4之堆積條件4如下。 ＜堆積條件4＞ 腔室內壓力：10 mT(1.33 Pa)、100 mT、500 mT(66.5 Pa) 氣體種類：C4 F6 /Ar 稀釋度：1%、0.4% 載台溫度：-50℃ 成膜時間：180 sec、300 sec、600 sec 高頻HF之功率：300 W 高頻LF之功率：0 W 根據實驗4之結果，於稀釋度為1%之情形時，壓力為10 mT時，MaxCD/ΔV之值大於1，為100 mT之情形時，MaxCD/ΔV之值未達1。又，於稀釋度為0.4%之情形時，壓力為100 mT及500 mT之任一者時，MaxCD/ΔV之值均未達1。根據以上內容，可知於稀釋度為1%以下之情形時，若使腔室內為100 mT以上之壓力，則進行各向異性堆積。又，可知壓力越高越容易進行各向異性堆積。 [實驗5：稀釋氣體依賴] 其次，參照圖10，對本實施形態之堆積製程中之稀釋氣體依賴進行說明。於本實驗中，樣品使用「Organic L＆S」。實驗5之堆積條件5如下。 ＜堆積條件5＞ 腔室內壓力：100 mT 氣體種類：C4 F6 /Ar、C4 F6 /Kr 稀釋度：1% 載台溫度：-50℃ 成膜時間：300 sec 高頻HF之功率：300 W 高頻LF之功率：0 W 根據實驗5之結果，於稀釋氣體使用Ar氣體之情形時，MaxCD/ΔV之值未達1，相對於此，於稀釋氣體使用Kr氣體之情形時，MaxCD/ΔV之值大於1。根據以上內容，可知作為將C4 F6 氣體稀釋之氣體，較佳為使用Ar氣體。 [實驗6：LF依賴] 其次，參照圖11，對本實施形態之堆積製程中之LF依賴進行說明。於本實驗中，樣品使用「Organic L＆S」。實驗6之堆積條件6如下。 ＜堆積條件6＞ 腔室內壓力：100 mT 氣體種類：C4 F6 /Ar 稀釋度：0.4% 載台溫度：-50℃ 成膜時間：600 sec 高頻HF之功率：300 W 高頻LF之功率：0 W、40 W 根據實驗6之結果，於未施加高頻LF之功率之情形時，MaxCD/ΔV之值未達1，相對於此，於施加40W之高頻LF之功率之情形時，MaxCD/ΔV之值大於1。根據以上內容，較佳為不施加高頻LF之功率。其原因在於，若自C4 F6 氣體及Ar氣體產生之電漿中之離子之作用因施加高頻LF之功率而增加，則有機膜R容易各向同性地堆積。 [總結] 參照圖12～圖14，對執行本實施形態之堆積製程之情形時之實驗結果之總結進行說明。圖12係將本實施形態之堆積製程中之稀釋度之實驗結果總結之圖。 圖12之上段表示於執行堆積製程時將載台溫度設定為-50℃之情形時的稀釋度與所要堆積之有機膜之測定結果的一例，下段表示將載台溫度設定為20℃之情形時的稀釋度與所要堆積之有機膜之測定結果的一例。據此，可知無論載台溫度為-50℃或20℃，只要稀釋度為1%以下，則MaxCD/ΔV之值未達1，進行有機膜R之各向異性之堆積。 圖13係將執行本實施形態之堆積製程時之各種參數依賴總結之圖。圖13(a)係表示樣品為「SiN L＆S」之情形時之稀釋度與所要堆積之有機膜之MaxCD/ΔV之結果之關係的曲線圖。圖13(b)係表示樣品為「Organic L＆S」之情形時之稀釋度與所要堆積之有機膜之MaxCD/ΔV之結果之關係的曲線圖。又，右側之曲線圖係將左側之曲線圖中稀釋度為10%以下之部分放大表示之曲線圖。 據此，於樣品為「SiN L＆S」之情形時及「Organic L＆S」之情形時之任一情形時，於稀釋度為1%以下之情形時MaxCD/ΔV均未達1，可使有機膜R各向異性地堆積。藉此，可防止於凹部之上部將遮罩堵塞，並且藉由有機膜R而提高遮罩之選擇比，對A/R比為2以上之蝕刻對象膜進行蝕刻。 於圖13之下段之右曲線圖中，表示存在即便於稀釋度為1%以下之情形時亦使MaxCD/ΔV成為1以上之條件。具體而言，可知於稀釋氣體使用Kr氣體之情形時，於施加高頻LF之情形時，及使腔室內之壓力為10 mT以下之情形時，有機膜R各向同性地堆積。由此，較佳為稀釋氣體使用Ar氣體。又，較佳為不施加高頻LF。進而，較佳為腔室內之壓力設為100 mT以上。藉此，可使有機膜R各向異性地堆積。 圖14係將針對各樣品之本實施形態之堆積製程之20℃之實驗結果總結的曲線圖。圖14之上段表示相對於時間之ΔV之累積值。中段表示相對於時間之MaxCD。下段表示相對於時間之有機膜R之堆積量之場所依賴。 據此，如圖14之上段及中段之曲線圖所示，由y函數所示之x之斜率為堆積速度，若於任一個樣品中均提高C4 F6 氣體相對於Ar氣體之比率(即若稀釋度變高)，則有機膜R之縱向之堆積速度(ΔV amount)及有機膜之寬度方向之堆積速度(MaxCD)變高。 又，如圖14之下段之曲線圖所示，可知根據有機膜R之縱向之堆積速度(ΔV)、有機膜R之底部之堆積速度(Btm depo amount)及有機膜之寬度方向之堆積速度(MaxCD)而堆積速度發生變化。即，可知根據有機膜R堆積之場所而堆積速度發生變化。 [蝕刻處理] 參照圖15，對包含以上所說明之堆積製程之本實施形態之蝕刻處理進行說明。圖15係表示本實施形態之蝕刻處理之一例之流程圖。於本實施形態之蝕刻處理中，一面使有機膜於遮罩上各向異性地堆積，一面對蝕刻對象膜進行蝕刻。作為蝕刻對象膜之一例，可列舉SiN膜或SiO2 膜。 以下，SiN膜或SiO2 膜之上部作為遮罩而發揮功能。即，作為遮罩而發揮功能之SiN膜1及Si-ARC4係使有機膜堆積之特定膜之一例。本處理係藉由圖1所示之控制部74而控制。 圖15之處理開始後，控制部74將包含C4 F6 氣體及Ar氣體之第1氣體供給至腔室10之內部(步驟S10：第1製程)。此時，控制部74將C4 F6 氣體相對於Ar氣體之比率即稀釋度控制為1%以下(步驟S10)。控制部74以將電漿產生用之高頻HF之電力施加至上部電極，且不施加偏壓引入用之高頻LF之電力之方式進行控制(步驟S10)。 其次，控制部74自第1氣體產生電漿，使有機膜各向異性地堆積(S12：第2製程)。於第2製程中，能以特定膜之上表面較其側面厚之方式使有機膜堆積。例如，能以如下方式使有機膜堆積，即，使由有機膜之堆積產生之SiN膜或SiO2 膜之高度方向之厚度之增加量較由有機膜之堆積產生之SiN膜或SiO2 膜之自橫向之CD尺寸之增加量大。 其次，控制部74將包含氟碳氣體之第2氣體供給至腔室10之內部(步驟S14：第3製程)。此時，控制部74亦可施加電漿產生用之高頻HF之電力，並且施加偏壓引入用之高頻LF之電力。 其次，控制部74自所供給之第2氣體產生電漿，對蝕刻對象膜進行蝕刻(步驟S16：第4製程)。其次，控制部74判定是否反覆進行了特定次數(步驟S18)，反覆進行步驟S10～S18之處理直至反覆了特定次數為止，於反覆了特定次數時，結束本處理。 據此，藉由使有機膜各向異性地堆積於遮罩之凹部之圖案之上部，可提高遮罩選擇比，且防止堵塞凹部之開口，從而執行蝕刻。再者，於本實施形態中，將有機膜之堆積製程與蝕刻製程反覆進行特定次數，但並不限定於此，亦可將堆積製程與蝕刻製程僅進行1次。 第1氣體只要為包含含碳氣體及惰性氣體之氣體即可。含碳氣體亦可為氟碳氣體、碳氫氣體、氫氟碳氣體、醇之任一者。更具體而言，含碳氣體亦可為C4 F6 、C5 F8 、C4 F8 、IPA(C3 H8 O)之任一者。IPA為二級醇之一種。第2氣體亦可包含C4 F6 氣體、Ar氣體及O2 氣體。 [其他電漿處理裝置] 本實施形態之蝕刻處理並不限定於圖1之ICP裝置。例如，本實施形態之蝕刻處理亦可利用圖16所示之上下部二倍頻CCP(Capacitively Coupled Plasma，電容耦合電漿)裝置來執行。圖16所示之上下部二倍頻CCP裝置係將電漿產生用之高頻HF之電力施加至上部電極側之電容耦合型電漿處理裝置之一例。 如圖16所示，於上下部二倍頻CCP裝置中，於腔室110之內部設置有載台120。於載台120之上表面，設置有用以將晶圓W利用靜電吸附力保持之靜電吸盤121，於靜電吸盤121之半徑方向外側設置有將晶圓W之周圍環狀地包圍之聚焦環122。 於腔室10之內壁與載台120之側壁之間，形成有環狀之排氣路，於該排氣路之上部或入口安裝有環狀之隔板130。於載台120連接有第2高頻電源150。第2高頻電源150可施加例如400 kHz之偏壓引入用之高頻LF之功率。但是，於本實施形態之蝕刻處理中，不施加偏壓引入用之高頻LF之功率。 與載台120對向之腔室110之頂部作為上部電極160而發揮功能。第1高頻電源140連接於上部電極160。第1高頻電源140施加例如60 MHz之電漿產生用之高頻HF之功率。 可使用以上所說明之電漿處理裝置，使有機膜各向異性地堆積於形成在晶圓W之凹部之圖案之上部。再者，執行本實施形態之蝕刻處理之電漿處理裝置亦可為微波電漿處理裝置及遙距電漿裝置之任一者。 以上，藉由上述實施形態而對處理方法及電漿處理裝置進行了說明，但本發明之處理方法及電漿處理裝置並不限定於上述實施形態，能夠於本發明之範圍內進行各種變化及改良。上述複數個實施形態中所記載之事項可於不矛盾之範圍內組合。 於本說明書中，列舉晶圓W作為被處理體之一例進行了說明，但被處理體並不限定於此，亦可為LCD(Liquid Crystal Display，液晶顯示器)、FPD(Flat Panel Display，平板顯示器)中所使用之各種基板、或光罩、CD(Compact Disc，光碟)基板、印刷基板。
1‧‧‧SiN膜2‧‧‧SiO2膜3‧‧‧有機膜4‧‧‧Si-ARC5‧‧‧感應耦合型電漿處理裝置8‧‧‧蝕刻對象膜9‧‧‧遮罩10‧‧‧腔室12‧‧‧載台14‧‧‧絕緣性筒狀支持部16‧‧‧導電性筒狀支持部18‧‧‧排氣路20‧‧‧隔板22‧‧‧排氣埠24‧‧‧排氣管26‧‧‧排氣裝置27‧‧‧搬入搬出口28‧‧‧閘閥30‧‧‧第2高頻電源32‧‧‧整合器34‧‧‧供電棒36‧‧‧靜電吸盤36a‧‧‧電極36b、36c‧‧‧絕緣膜38‧‧‧聚焦環40‧‧‧直流電源42‧‧‧開關43‧‧‧被覆線44‧‧‧冷媒流路46、48‧‧‧配管50‧‧‧氣體供給管52‧‧‧介電窗54‧‧‧RF天線56‧‧‧第1高頻電源58‧‧‧整合器60‧‧‧給電線62‧‧‧緩衝部64‧‧‧側壁氣體噴出孔66‧‧‧氣體供給源68‧‧‧氣體供給管74‧‧‧控制部110‧‧‧腔室120‧‧‧載台121‧‧‧靜電吸盤122‧‧‧聚焦環130‧‧‧隔板140‧‧‧第1高頻電源150‧‧‧第2高頻電源160‧‧‧上部電極cw‧‧‧冷卻水R‧‧‧有機膜S‧‧‧電漿產生空間W‧‧‧晶圓
圖1係表示一實施形態之電漿處理裝置之一例之圖。 圖2(a)～(c)係用以說明一實施形態之遮罩之開口之堵塞之圖。 圖3(a)～(c)係用以說明一實施形態之被處理體之樣品之一例的圖。 圖4(a)、(b)係用以說明一實施形態之堆積物之測定部位之定義的圖。 圖5係表示一實施形態之堆積製程中之氣體之稀釋化之實驗結果之一例的圖。 圖6(a)、(b)係表示圖5之實驗結果之曲線圖。 圖7係表示一實施形態之堆積製程中之氣體之稀釋化之實驗結果之一例的圖。 圖8係表示一實施形態之堆積製程中之溫度依賴之實驗結果之一例的圖。 圖9係表示一實施形態之堆積製程中之壓力依賴之實驗結果之一例的圖。 圖10係表示一實施形態之堆積製程中之稀釋氣體依賴之實驗結果之一例的圖。 圖11係表示一實施形態之堆積製程中之LF依賴之實驗結果之一例的圖。 圖12係將一實施形態之堆積製程中之稀釋度之實驗結果總結之圖。 圖13(a)、(b)係將一實施形態之堆積製程中之各種參數依賴總結之圖。 圖14係將一實施形態之堆積製程中之實驗結果總結之曲線圖。 圖15係表示一實施形態之蝕刻處理之一例之流程圖。 圖16係用以說明一實施形態之其他電漿處理裝置之概略構成之圖。

Claims (10)

  1. 一種處理方法，其具有：第1製程，其係對腔室之內部供給包含含碳氣體及惰性氣體之第1氣體；及第2製程，其係施加電漿產生用之高頻電力，自所供給之上述第1氣體產生電漿，使包含有機物之化合物堆積於形成在被處理體之特定膜之圖案之上，該第2製程係僅於上述特定膜之上表面各向異性地堆積包含有機物之化合物；上述第1氣體中上述含碳氣體相對於上述惰性氣體之比率為1%以下。
  2. 如請求項1之處理方法，其具有：第3製程，其係對上述腔室之內部供給包含氟碳氣體之第2氣體；及第4製程，其係自所供給之上述第2氣體產生電漿，對上述特定膜之下之膜進行蝕刻。
  3. 如請求項2之處理方法，其中上述第2製程與上述第4製程係反覆進行特定次數。
  4. 如請求項1或2之處理方法，其中上述含碳氣體係氟碳氣體、碳氫氣體、氫氟碳氣體、醇之任一者。
  5. 如請求項4之處理方法，其中上述含碳氣體係C4F6、C5F8、C4F8、IPA(C3H8O)之任一者。
  6. 如請求項1或2之處理方法，其中上述惰性氣體為Ar。
  7. 如請求項1或2之處理方法，其中對配置於上述腔室之頂部之上部電極施加電漿產生用之高頻電力。
  8. 如請求項1或2之處理方法，其中對上述腔室不施加偏壓引入用之高頻電力。
  9. 如請求項1或2之處理方法，其中上述處理方法係藉由感應耦合型電漿處理裝置、將電漿產生用之高頻電力施加至上部電極側之電容耦合型電漿處理裝置、微波電漿處理裝置及遙距電漿裝置之任一者而執行。
  10. 一種電漿處理裝置，其係具有載置被處理體之載台、供給氣體之氣體供給部、及控制部者，且上述控制部係以如下方式進行控制：對腔室之內部供給包含含碳氣體及惰性氣體之第1氣體，施加電漿產生用之高頻電力，自所供給之上述第1氣體產生電漿，使包含有機物之化合物堆積於形成在被處理體之特定膜之圖案之上，僅於上 述特定膜之上表面各向異性地堆積包含有機物之化合物，使上述第1氣體中上述含碳氣體相對於上述惰性氣體之比率成為1%以下。
TW107105472A 2017-02-28 2018-02-14 處理方法及電漿處理裝置 TWI758413B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017036892A JP6861535B2 (ja) 2017-02-28 2017-02-28 処理方法及びプラズマ処理装置
JP2017-036892 2017-02-28

Publications (2)

Publication Number Publication Date
TW201836011A TW201836011A (zh) 2018-10-01
TWI758413B true TWI758413B (zh) 2022-03-21

Family

ID=63245383

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107105472A TWI758413B (zh) 2017-02-28 2018-02-14 處理方法及電漿處理裝置

Country Status (5)

Country Link
US (1) US10651044B2 (zh)
JP (1) JP6861535B2 (zh)
KR (1) KR102535095B1 (zh)
CN (1) CN108511339B (zh)
TW (1) TWI758413B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7090521B2 (ja) * 2018-09-26 2022-06-24 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
US11437261B2 (en) 2018-12-11 2022-09-06 Applied Materials, Inc. Cryogenic electrostatic chuck
JP7174634B2 (ja) * 2019-01-18 2022-11-17 東京エレクトロン株式会社 膜をエッチングする方法
US10886136B2 (en) 2019-01-31 2021-01-05 Tokyo Electron Limited Method for processing substrates
US11764041B2 (en) 2019-06-14 2023-09-19 Applied Materials, Inc. Adjustable thermal break in a substrate support
US11373893B2 (en) 2019-09-16 2022-06-28 Applied Materials, Inc. Cryogenic electrostatic chuck
US11646183B2 (en) 2020-03-20 2023-05-09 Applied Materials, Inc. Substrate support assembly with arc resistant coolant conduit
US11087989B1 (en) 2020-06-18 2021-08-10 Applied Materials, Inc. Cryogenic atomic layer etch with noble gases

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201234442A (en) * 2010-08-23 2012-08-16 Tokyo Electron Ltd Plasma processing method and plasma processing apparatus
TW201635382A (zh) * 2014-12-22 2016-10-01 蘭姆研究公司 用於介電蝕刻應用之整合式蝕刻/清潔

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5618379A (en) * 1991-04-01 1997-04-08 International Business Machines Corporation Selective deposition process
JP3250269B2 (ja) * 1992-02-18 2002-01-28 ソニー株式会社 ドライエッチング方法
JP3662275B2 (ja) * 1994-07-13 2005-06-22 ソニー株式会社 ドライエッチング方法
JP3353492B2 (ja) * 1994-10-18 2002-12-03 ソニー株式会社 シリコン材料のパターニング方法
KR100327346B1 (ko) * 1999-07-20 2002-03-06 윤종용 선택적 폴리머 증착을 이용한 플라즈마 식각방법 및 이를이용한 콘택홀 형성방법
US6569774B1 (en) 2000-08-31 2003-05-27 Micron Technology, Inc. Method to eliminate striations and surface roughness caused by dry etch
US7169695B2 (en) 2002-10-11 2007-01-30 Lam Research Corporation Method for forming a dual damascene structure
JP2006148075A (ja) * 2004-10-19 2006-06-08 Tokyo Electron Ltd 成膜方法及びプラズマ成膜装置
JP4507120B2 (ja) 2005-11-11 2010-07-21 エルピーダメモリ株式会社 半導体集積回路装置の製造方法
JP4922718B2 (ja) 2006-10-04 2012-04-25 株式会社日立ハイテクノロジーズ 絶縁膜ドライエッチング方法
US7682986B2 (en) * 2007-02-05 2010-03-23 Lam Research Corporation Ultra-high aspect ratio dielectric etch
US20100330805A1 (en) * 2007-11-02 2010-12-30 Kenny Linh Doan Methods for forming high aspect ratio features on a substrate
US8664126B2 (en) * 2011-06-10 2014-03-04 Applied Materials, Inc. Selective deposition of polymer films on bare silicon instead of oxide surface
JP6050944B2 (ja) 2012-04-05 2016-12-21 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマ処理装置
US9514932B2 (en) 2012-08-08 2016-12-06 Applied Materials, Inc. Flowable carbon for semiconductor processing
JP2014220387A (ja) * 2013-05-08 2014-11-20 東京エレクトロン株式会社 プラズマエッチング方法
JP6550278B2 (ja) * 2015-06-24 2019-07-24 東京エレクトロン株式会社 エッチング方法
JP6578145B2 (ja) * 2015-07-07 2019-09-18 東京エレクトロン株式会社 エッチング方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201234442A (en) * 2010-08-23 2012-08-16 Tokyo Electron Ltd Plasma processing method and plasma processing apparatus
TW201635382A (zh) * 2014-12-22 2016-10-01 蘭姆研究公司 用於介電蝕刻應用之整合式蝕刻/清潔

Also Published As

Publication number Publication date
KR102535095B1 (ko) 2023-05-19
JP2018142651A (ja) 2018-09-13
CN108511339B (zh) 2022-12-13
US10651044B2 (en) 2020-05-12
KR20180099565A (ko) 2018-09-05
CN108511339A (zh) 2018-09-07
JP6861535B2 (ja) 2021-04-21
US20180247826A1 (en) 2018-08-30
TW201836011A (zh) 2018-10-01

Similar Documents

Publication Publication Date Title
TWI758413B (zh) 處理方法及電漿處理裝置
TWI829630B (zh) 成膜方法及電漿處理裝置
JP6484665B2 (ja) 高アスペクト比フィーチャをエッチングするための多周波電力変調
US9953811B2 (en) Plasma processing method
US11637025B2 (en) Apparatus for selectively etching first region made of silicon nitride against second region made of silicon oxide
US7829469B2 (en) Method and system for uniformity control in ballistic electron beam enhanced plasma processing system
US8012305B2 (en) Exhaust assembly for a plasma processing system
US10734201B2 (en) Substrate processing apparatus
US10410873B2 (en) Power modulation for etching high aspect ratio features
US11145490B2 (en) Plasma processing method
KR20200010743A (ko) 기판 지지 장치 및 이를 포함하는 플라즈마 처리 장치
US11361945B2 (en) Plasma processing apparatus, processing system, and method of etching porous film
TWI761455B (zh) 半導體製造方法及電漿處理裝置
KR20200062031A (ko) 에칭 방법 및 기판 처리 장치
US20220344134A1 (en) Process kit for a substrate support
US11810792B2 (en) Etching method and substrate processing apparatus
US11328934B2 (en) Etching method and substrate processing apparatus
WO2024015187A1 (en) Process kit for a substrate support