KR102535095B1 - 처리 방법 및 플라즈마 처리 장치 - Google Patents

처리 방법 및 플라즈마 처리 장치 Download PDF

Info

Publication number
KR102535095B1
KR102535095B1 KR1020180024604A KR20180024604A KR102535095B1 KR 102535095 B1 KR102535095 B1 KR 102535095B1 KR 1020180024604 A KR1020180024604 A KR 1020180024604A KR 20180024604 A KR20180024604 A KR 20180024604A KR 102535095 B1 KR102535095 B1 KR 102535095B1
Authority
KR
South Korea
Prior art keywords
gas
plasma
chamber
film
processing method
Prior art date
Application number
KR1020180024604A
Other languages
English (en)
Other versions
KR20180099565A (ko
Inventor
미치코 나카야
마사노부 혼다
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20180099565A publication Critical patent/KR20180099565A/ko
Application granted granted Critical
Publication of KR102535095B1 publication Critical patent/KR102535095B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3322—Problems associated with coating
    • H01J2237/3327—Coating high aspect ratio workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching
    • H01J2237/3347—Problems associated with etching bottom of holes or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

본 발명은 피처리체에 형성된 오목부의 패턴의 상부에 유기막을 이방적으로 퇴적시키는 것을 목적으로 한다.
챔버의 내부에 탄소 함유 가스와 불활성 가스를 포함하는 제1 가스를 공급하는 제1 공정과, 플라즈마 생성용의 고주파 전력을 인가해서, 공급된 상기 제1 가스로부터 플라즈마를 생성하여, 피처리체에 형성된 미리 정해진 막의 패턴 위에 유기물을 포함하는 화합물을 퇴적시키는 제2 공정을 갖고, 상기 제1 가스 중 상기 불활성 가스에 대한 상기 탄소 함유 가스의 비율은, 1% 이하인 처리 방법이 제공된다.

Description

처리 방법 및 플라즈마 처리 장치{PROCESSING METHOD AND PLASMA PROCESSING APPARATUS}
본 발명은 처리 방법 및 플라즈마 처리 장치에 관한 것이다.
최근, 반도체 제조에 있어서 디바이스의 치수가 미세하게 되어, 피처리체에 형성된 홀이나 라인 앤드 스페이스(L&S: Line and Space)의 홈부의 애스펙트비[이하, 「A/R비」(Aspect Ratio)라고 함]가 높아지고 있다. 그래서, 높은 A/R비를 갖는 오목부를 형성하는 에칭에 있어서, 마스크 아래의 에칭 대상막을 수직으로 형성하는 것이 제안되어 있다(예컨대, 특허문헌 1∼3을 참조).
[특허문헌 1] 일본 특허 공표 제2006-514783호 공보 [특허문헌 2] 일본 특허 공표 제2015-530742호 공보 [특허문헌 3] 일본 특허 공개 제2013-219099호 공보
그러나, 상기 에칭에서는, 마스크의 선택비를 높일 필요가 있다. 그 때문에, 에칭 공정 동안에 마스크의 상부에 유기막을 퇴적시키는 공정을 실행하는 것이 행해지고 있다. 그러나, 그때, 플라즈마 중의 이온이나 라디칼의 분포에 의해 마스크의 개구(開口) 부근에 유기막이 퇴적되어, 개구가 막혀 버려, 에칭을 할 수 없게 되는 경우가 있다.
상기 과제에 대해, 일 측면에서는, 본 발명은 피처리체에 형성된 오목부의 패턴의 상부에 유기막을 이방적으로 퇴적시키는 것을 목적으로 한다.
상기 과제를 해결하기 위해서, 하나의 양태에 의하면, 챔버의 내부에 탄소 함유 가스와 불활성 가스를 포함하는 제1 가스를 공급하는 제1 공정과, 플라즈마 생성용의 고주파 전력을 인가해서, 공급된 상기 제1 가스로부터 플라즈마를 생성하여, 피처리체에 형성된 미리 정해진 막의 패턴 위에 유기물을 포함하는 화합물을 퇴적시키는 제2 공정을 갖고, 상기 제1 가스 중 상기 불활성 가스에 대한 상기 탄소 함유 가스의 비율은, 1% 이하인 처리 방법이 제공된다.
하나의 측면에 의하면, 피처리체에 형성된 오목부의 패턴의 상부에 유기막을 이방적으로 퇴적시킬 수 있다.
도 1은 일 실시형태에 따른 플라즈마 처리 장치의 일례를 도시한 도면이다.
도 2는 일 실시형태에 따른 마스크의 개구의 폐색을 설명하기 위한 도면이다.
도 3은 일 실시형태에 따른 피처리체의 샘플의 일례를 설명하기 위한 도면이다.
도 4는 일 실시형태에 따른 퇴적물의 측정 개소의 정의를 설명하기 위한 도면이다.
도 5는 일 실시형태에 따른 퇴적 공정에 있어서의 가스의 희석화의 실험 결과의 일례를 도시한 도면이다.
도 6은 도 5의 실험 결과를 도시한 그래프이다.
도 7은 일 실시형태에 따른 퇴적 공정에 있어서의 가스의 희석화의 실험 결과의 일례를 도시한 도면이다.
도 8은 일 실시형태에 따른 퇴적 공정에 있어서의 온도 의존의 실험 결과의 일례를 도시한 도면이다.
도 9는 일 실시형태에 따른 퇴적 공정에 있어서의 압력 의존의 실험 결과의 일례를 도시한 도면이다.
도 10은 일 실시형태에 따른 퇴적 공정에 있어서의 희석 가스 의존의 실험 결과의 일례를 도시한 도면이다.
도 11은 일 실시형태에 따른 퇴적 공정에 있어서의 LF 의존의 실험 결과의 일례를 도시한 도면이다.
도 12는 일 실시형태에 따른 퇴적 공정에 있어서의 희석도의 실험 결과를 정리한 도면이다.
도 13은 일 실시형태에 따른 퇴적 공정에 있어서의 각종 파라미터 의존을 정리한 도면이다.
도 14는 일 실시형태에 따른 퇴적 공정에 있어서의 실험 결과를 정리한 그래프이다.
도 15는 일 실시형태에 따른 에칭 처리의 일례를 도시한 흐름도이다.
도 16은 일 실시형태에 따른 다른 플라즈마 처리 장치의 개략 구성을 설명하기 위한 도면이다.
이하, 본 발명을 실시하기 위한 형태에 대해 도면을 참조하여 설명한다. 한편, 본 명세서 및 도면에 있어서, 실질적으로 동일한 구성에 대해서는, 동일한 부호를 붙임으로써 중복된 설명을 생략한다.
[플라즈마 처리 장치]
먼저, 본 발명의 일 실시형태에 따른 플라즈마 처리 장치의 구성의 일례에 대해, 도 1을 참조하면서 설명한다. 도 1은 본 실시형태에 따른 플라즈마 처리 장치의 구성의 일례를 도시한다. 본 실시형태에서는, 플라즈마 처리 장치로서 유도 결합형 플라즈마(ICP: Inductively Coupled Plasma) 처리 장치(5)를 예로 들어 설명한다.
이 유도 결합형 플라즈마 처리 장치(5)는, 평면 코일형의 RF 안테나를 이용하는 플라즈마 처리 장치로서 구성되어 있고, 예컨대 알루미늄 또는 스테인리스강 등의 금속제의 원통형 진공 챔버(이하, 「챔버」라고 함)(10)를 갖고 있다. 챔버(10)는, 접지되어 있다.
챔버(10) 내의 하부 중앙에는, 피처리 기판으로서 예컨대 반도체 웨이퍼(이하, 「웨이퍼(W)」라고 함)를 배치하는 원판형의 스테이지(12)가 고주파 전극을 겸하는 기판 유지대로서 수평으로 배치되어 있다. 이 스테이지(12)는, 예컨대 알루미늄으로 이루어지며, 챔버(10)의 바닥으로부터 수직 상방으로 연장되는 절연성 통형 지지부(14)에 지지되어 있다.
절연성 통형 지지부(14)의 외주를 따라 챔버(10)의 바닥으로부터 수직 상방으로 연장되는 도전성 통형 지지부(16)와 챔버(10)의 내벽 사이에 환형의 배기로(18)가 형성되어 있다. 배기로(18)의 상부 또는 입구에는 환형의 배플판(20)이 부착되고, 바닥부에 배기 포트(22)가 형성되어 있다. 챔버(10) 내의 가스의 흐름을 스테이지(12) 상의 웨이퍼(W)에 대해 축 대칭으로 균일하게 하기 위해서는, 배기 포트(22)를 원주 방향으로 등간격으로 복수 형성하는 구성이 바람직하다.
각 배기 포트(22)에는 배기관(24)을 통해 배기 장치(26)가 접속되어 있다. 배기 장치(26)는, 터보 분자 펌프 등의 진공 펌프를 갖고 있고, 챔버(10) 내의 플라즈마 처리 공간을 원하는 진공도까지 감압할 수 있다. 챔버(10)의 측벽 밖에는, 웨이퍼(W)의 반입 반출구(27)를 개폐하는 게이트 밸브(28)가 부착되어 있다.
스테이지(12)에는, 제2 고주파 전원(30)이 정합기(32) 및 급전봉(34)을 통해 전기적으로 접속되어 있다. 이 제2 고주파 전원(30)은, 웨이퍼(W)에 인입하는 이온의 에너지를 제어하기 위해서 적합한 일정 주파수(예컨대 400 ㎑)의 바이어스 인입용의 고주파 전력(LF)을 가변의 파워(예컨대, 40 W∼2000 W)로 출력할 수 있도록 되어 있다. 정합기(32)는, 제2 고주파 전원(30)측의 임피던스와 부하(주로 스테이지, 플라즈마, 챔버)측의 임피던스 사이에서 정합을 취하기 위한 리액턴스 가변의 정합 회로를 수용하고 있다. 그 정합 회로 중에 자기 바이어스 생성용의 블로킹 콘덴서가 포함되어 있다.
스테이지(12)의 상면에는, 웨이퍼(W)를 정전 흡착력으로 유지하기 위한 정전 척(36)이 설치되고, 정전 척(36)의 외주측에는 웨이퍼(W) 주위를 환형으로 둘러싸는 포커스 링(38)이 설치되어 있다. 정전 척(36)은 도전막으로 이루어지는 전극(36a)을 한 쌍의 절연막(36b, 36c) 사이에 끼워 넣은 구성을 갖는다. 전극(36a)에는 고압의 직류 전원(40)이 스위치(42) 및 피복선(43)을 통해 전기적으로 접속되어 있다. 직류 전원(40)으로부터 공급되는 직류 전류에 의해, 정전력으로 웨이퍼(W)를 정전 척(36) 상에 흡착 유지할 수 있다.
스테이지(12)의 내부에는, 예컨대 원주 방향으로 연장되는 환형의 냉매실 또는 냉매 유로(44)가 형성되어 있다. 이 냉매 유로(44)에는, 칠러 유닛으로부터 배관(46, 48)을 통해 미리 정해진 온도의 냉매 예컨대 냉각수(cw)가 순환 공급된다. 냉매의 온도에 의해 정전 척(36) 상의 웨이퍼(W)의 처리 중의 온도를 제어할 수 있다. 이와 관련하여, 전열 가스 공급부로부터의 전열 가스 예컨대 He 가스가, 가스 공급관(50)을 통해 정전 척(36)의 상면과 웨이퍼(W)의 이면 사이에 공급된다. 또한, 웨이퍼(W)의 로딩/언로딩을 위해서 스테이지(12)를 수직 방향으로 관통하여 상하 이동 가능한 리프트 핀 및 그 승강 기구 등도 설치되어 있다.
다음으로, 이 유도 결합형 플라즈마 처리 장치(5)에 있어서 플라즈마 생성에 관계되는 각부의 구성을 설명한다. 챔버(10)의 천장에는, 스테이지(12)로부터 비교적 큰 거리 간격을 사이에 두고, 예컨대 석영판으로 이루어지는 원형의 유전체창(52)이 기밀하게 부착되어 있다. 이 유전체창(52) 위에는, 챔버(10) 또는 스테이지(12)와 동축으로, 코일형의 RF 안테나(54)가 수평으로 배치되어 있다. 이 RF 안테나(54)는, 바람직하게는, 예컨대 스파이럴 코일 또는 각 일주 내에서 반경 일정한 동심원 코일의 형태를 갖고 있고, 절연체로 이루어지는 안테나 고정 부재에 의해 유전체창(52) 위에 고정되어 있다.
RF 안테나(54)의 일단에는, 제1 고주파 전원(56)의 출력 단자가 정합기(58) 및 급전선(60)을 통해 전기적으로 접속되어 있다. RF 안테나(54)의 타단은, 어스선을 통해 전기적으로 그라운드 전위에 접속되어 있다.
제1 고주파 전원(56)은, 고주파 방전에 의한 플라즈마의 생성에 적합한 주파수(예컨대 27 ㎒ 이상)의 플라즈마 생성용의 고주파(HF)를 가변의 파워(예컨대, 200 W∼1400 W)로 출력할 수 있도록 되어 있다. 정합기(58)는, 제1 고주파 전원(56)측의 임피던스와 부하(주로 RF 안테나, 플라즈마, 보정 코일)측의 임피던스 사이에서 정합을 취하기 위한 리액턴스 가변의 정합 회로를 수용하고 있다.
챔버(10) 내의 처리 공간에 미리 정해진 가스를 공급하기 위한 가스 공급부는, 유전체창(52)보다 다소 낮은 위치에서 챔버(10)의 측벽 안(또는 밖)에 설치되는 환형의 매니폴드 또는 버퍼부(62)와, 원주 방향으로 등간격으로 버퍼부(62)로부터 플라즈마 생성 공간(S)을 향하는 다수의 측벽 가스 토출 구멍(64)과, 가스 공급원(66)으로부터 버퍼부(62)까지 연장되는 가스 공급관(68)을 갖고 있다. 가스 공급원(66)은, 유량 제어기 및 개폐 밸브를 포함하고 있다.
제어부(74)는, 예컨대 마이크로 컴퓨터를 포함하며, 이 유도 결합형 플라즈마 처리 장치(5) 내의 각부 예컨대 배기 장치(26), 제2 고주파 전원(30), 제1 고주파 전원(56), 정합기(32), 정합기(58), 정전 척용의 스위치(42), 가스 공급원(66), 칠러 유닛, 전열 가스 공급부 등의 개개의 동작 및 장치 전체의 동작을 제어한다.
이 유도 결합형 플라즈마 처리 장치(5)에 있어서, 에칭을 행하기 위해서는, 먼저 게이트 밸브(28)를 개방 상태로 하여 가공 대상인 웨이퍼(W)를 챔버(10) 내에 반입하고, 정전 척(36) 위에 배치한다. 그리고, 게이트 밸브(28)를 폐쇄하고 나서, 가스 공급원(66)으로부터 가스 공급관(68), 버퍼부(62) 및 측벽 가스 토출 구멍(64)을 통해 미리 정해진 가스를 미리 정해진 유량 및 유량비로 챔버(10) 내에 도입하고, 배기 장치(26)에 의해 챔버(10) 내의 압력을 설정값으로 한다. 또한, 제1 고주파 전원(56)을 온으로 하여 플라즈마 생성용의 고주파(HF)를 미리 정해진 RF 파워로 출력시키고, 정합기(58), 급전선(60)을 통해 RF 안테나(54)에 고주파(HF)의 전력을 공급한다.
한편, 이온 인입 제어용의 고주파(LF)의 파워를 인가하는 경우에는, 제2 고주파 전원(30)을 온으로 하여 고주파 전력(LF)을 출력시키고, 이 고주파(LF)의 파워를 정합기(32) 및 급전봉(34)을 통해 스테이지(12)에 인가한다. 이온 인입 제어용의 고주파를 인가하지 않는 조건의 경우에는, 고주파 전력(LF)을 0 W로 한다.
스테이지(12)의 상면에는, 웨이퍼(W)를 정전 흡착력으로 유지하기 위한 정전 척(36)이 설치되고, 정전 척(36)의 외주측에는 웨이퍼(W) 주위를 환형으로 둘러싸는 포커스 링(38)이 설치되어 있다. 정전 척(36)은 도전막으로 이루어지는 전극(36a)을 한 쌍의 절연막(36b, 36c) 사이에 끼워 넣은 것이고, 전극(36a)에는 고압의 직류 전원(40)이 스위치(42) 및 피복선(43)을 통해 전기적으로 접속되어 있다. 직류 전원(40)으로부터 공급되는 직류 전류에 의해, 정전력으로 웨이퍼(W)를 정전 척(36) 상에 흡착 유지할 수 있다.
스테이지(12)의 내부에는, 예컨대 원주 방향으로 연장되는 환형의 냉매실 또는 냉매 유로(44)가 형성되어 있다. 이 냉매 유로(44)에는, 칠러 유닛으로부터 배관(46, 48)을 통해 미리 정해진 온도의 냉매 예컨대 냉각수(cw)가 순환 공급된다. 냉매의 온도에 의해 정전 척(36) 상의 웨이퍼(W)의 처리 중의 온도를 제어할 수 있다. 이와 관련하여, 전열 가스 공급부로부터의 전열 가스 예컨대 He 가스가, 가스 공급관(50)을 통해 정전 척(36)의 상면과 웨이퍼(W)의 이면 사이에 공급된다. 또한, 웨이퍼(W)의 로딩/언로딩을 위해서 스테이지(12)를 수직 방향으로 관통하여 상하 이동 가능한 리프트 핀 및 그 승강 기구 등도 설치되어 있다.
측벽 가스 토출 구멍(64)으로부터 토출된 미리 정해진 가스는, 유전체창(52) 아래의 처리 공간으로 균일하게 확산된다. RF 안테나(54)를 흐르는 고주파(HF)의 전류에 의해, 자력선이 유전체창(52)을 관통하여 챔버 내의 플라즈마 생성 공간(S)을 통과하는 것과 같은 RF 자계가 RF 안테나(54) 주위에 발생하고, 이 RF 자계의 시간적인 변화에 의해 처리 공간의 방위각 방향으로 RF 유도 전계가 발생한다. 그리고, 이 유도 전계에 의해 방위각 방향으로 가속된 전자가, 공급된 가스의 분자나 원자와 전리 충돌을 일으켜, 도넛형의 플라즈마가 생성된다. 이 도넛형 플라즈마의 라디칼이나 이온은 넓은 처리 공간에서 사방으로 확산되고, 라디칼은 등방향으로 쏟아지도록 하고, 이온은 직류 바이어스에 끌려가도록 하여, 웨이퍼(W)의 상면(피처리면)에 공급된다. 이렇게 해서 웨이퍼(W)의 피처리면에 플라즈마의 활성종이 화학 반응과 물리 반응을 초래하여, 피가공막이 원하는 패턴으로 에칭된다.
이 유도 결합형 플라즈마 처리 장치(5)는, 상기한 바와 같이 RF 안테나(54)에 근접하는 유전체창(52) 아래에서 유도 결합의 플라즈마를 도넛형으로 생성하고, 이 도넛형의 플라즈마를 넓은 처리 공간 내에서 분산시키며, 스테이지(12) 근방[즉 웨이퍼(W) 상]에서 플라즈마의 밀도를 평균화하도록 하고 있다. 여기서, 도넛형 플라즈마의 밀도는, 유도 전계의 강도에 의존하고, 나아가서는 RF 안테나(54)에 공급되는 고주파(HF)의 파워[보다 정확하게는 RF 안테나(54)를 흐르는 전류]의 크기에 의존한다. 즉, 고주파(HF)의 파워를 높게 할수록, 도넛형 플라즈마의 밀도가 높아지고, 플라즈마의 확산을 통해 스테이지(12) 근방에서의 플라즈마의 밀도는 전체적으로 높아진다. 한편, 도넛형 플라즈마가 사방(특히 직경 방향)으로 확산되는 형태는 주로 챔버(10) 내의 압력에 의존하고, 압력을 낮게 할수록, 챔버(10)의 중심부에 플라즈마가 많이 모여, 스테이지(12) 근방의 플라즈마 밀도 분포가 중심부에서 높아지는 경향이 있다. 또한, RF 안테나(54)에 공급되는 고주파(HF)의 파워나 챔버(10) 내에 도입되는 처리 가스의 유량 등에 따라 도넛형 플라즈마 내의 플라즈마 밀도 분포가 변화하는 경우도 있다.
여기서 「도넛형의 플라즈마」란, 챔버(10)의 직경 방향 내측(중심부)에 플라즈마가 발생하지 않고 직경 방향 외측에만 플라즈마가 발생하는 것과 같은 엄밀하게 링형의 플라즈마에 한정되지 않고, 오히려 챔버(10)의 직경 방향 내측보다 직경 방향 외측의 플라즈마의 체적 또는 밀도가 큰 것을 의미한다. 또한, 처리 가스에 이용하는 가스의 종류나 챔버(10) 내의 압력의 값 등의 조건에 따라서는, 여기서 말하는 「도넛형의 플라즈마」가 되지 않는 경우도 있다.
제어부(74)는, 도시하지 않은 CPU, ROM(Read Only Memory), RAM(Random Access Memory)을 갖고, RAM 등에 기억된 레시피에 설정된 순서에 따라, 본 실시형태에 따른 유도 결합형 플라즈마 처리 장치(5)의 각부를 제어하여, 이에 의해, 본 실시형태에 따른 에칭을 제어한다.
[마스크의 폐색/오목부의 끝으로 갈수록 가늘어짐]
도 2의 (a)에 도시된 바와 같이, 에칭 대상막(8) 위에 형성된 마스크(9)의 패턴으로 에칭 대상막(8)을 에칭할 때, 마스크 선택비를 향상시키기 위해서, 에칭 공정 동안에 마스크(9)에 보호막을 형성하는 공정(이하, 「퇴적 공정」이라고도 함)을 행하는 경우가 있다. 특히, 높은 A/R비를 갖는 오목부를 형성하는 에칭에 있어서, 마스크 선택비를 향상시키는 것은 중요하다.
퇴적 공정에서는, 도 2의 (b)나 도 2의 (c)에 도시된 바와 같이, 마스크(9)의 개구의 폐색이나 에칭 대상막(8)에 형성된 오목부의 끝으로 갈수록 가늘어짐(에칭 형상이 수직이 아님)이 없도록 유기물을 포함하는 화합물[유기막(R)]을, 주로 마스크(9)의 상면에 퇴적시키고, 측면에는 가능한 한 퇴적시키고 싶지 않다. 이하, 마스크(9)를 일례로 하는 미리 정해진 막의 상면이 미리 정해진 막의 측면보다 두꺼워지도록 유기막(R)을 퇴적시키는 것을 「이방적인 퇴적」이라고도 한다.
그러나, 실제의 퇴적 공정에서는, 유기막(R)은 마스크(9)의 세로 방향뿐만이 아니라 가로 방향으로도 부착되기 때문에, 도 2의 (c)에 도시된 바와 같이, 유기막(R)에 의해 마스크(9)의 개구가 폐색되어, 에칭을 할 수 없게 되어 버리는 경우가 있다.
그래서, 이러한 구성의 본 실시형태에 따른 유도 결합형 플라즈마 처리 장치(5)에서는, 미리 정해진 막의 오목부의 패턴의 상부에 막을 이방적으로 퇴적시킨다. 이하, 미리 정해진 막에 유기막(R)을 이방적으로 퇴적시키는, 본 실시형태에 따른 처리 방법에 대해 설명한다.
[샘플]
도 3에, 본 실시형태에 따른 처리 방법을 실행하기 위해서 사용되는 피처리체의 샘플의 일례를 도시한다. 사용한 샘플예 중, (a) 「SiN L&S」의 샘플에서는, 패턴화된 SiN막(1)의 L&S(라인 & 스페이스)가 웨이퍼(W) 상에 형성되어 있다. SiN막(1)에 패턴화된 오목부의 A/R비는 대략 3∼5이며, 일률적이지 않다.
(b) 「High A/R」의 샘플에서는, A/R비가 18인 오목부가 형성된 SiN막(1)의 L&S가 웨이퍼(W) 상에 형성되어 있다. (c) 「Organic L&S」의 샘플에서는, A/R비가 2인 L&S가 형성되어 있다. 「Organic L&S」의 샘플에서는, 하지막(下地膜)은 SiO2막(2)이며, 그 위에 유기막(3) 및 Si-ARC(Anti Reflective Coating: 반사 방지막)(4)가 적층되어 있다.
에칭에서는, 마스크의 선택비를 높일 필요가 있다. 그 때문에, 본 실시형태에 따른 에칭 처리에서는, 에칭 공정과 마스크의 상부에 유기막을 퇴적시키는 공정이 반복해서 실행된다.
한편, 본 샘플의 SiN막(1)의 패턴에 마스크는 존재하지 않는다. 이 경우, SiN막(1)의 상부가 마스크로서 기능한다. 따라서, SiN막(1)의 개구를 폐색하지 않도록 SiN막(1)의 상부에 이방성이 높은 유기막(R)의 퇴적을 행할 필요가 있다. 상기 샘플의 SiN막(1) 및 Si-ARC(4)는, 유기막(R)을 퇴적시키는 미리 정해진 막의 일례이다.
[실험: 측정 개소]
이하에서는, 유기막(R)의 퇴적 공정에 있어서의 실험 결과의 일례에 대해 설명하면서, 이방성이 높은 유기막(R)의 퇴적을 행하기 위한 바람직한 성막(成膜) 조건에 대해 고찰한다. 실험 결과를 설명하기 위해서, 먼저, 도 4를 참조하여 각 막의 측정 개소를 정의한다. 도 4의 (a)는 SiN막(1)의 초기 상태를 도시한다. SiN막(1)에는 오목부가 형성되어 있다. 오목부 사이의 SiN막(1)의 가로 방향의 폭을 CD(Critical Dimension)라고 하고, 초기 상태에 있어서의 CD의 최대값을 「초기 MaxCD」라고 정의한다.
도 4의 (b)는 퇴적 공정에 의해 SiN막(1)의 패턴의 상부에 유기막(R)이 퇴적된 후의 상태를 도시한다. SiN막(1)의 상부에 형성된 유기막(R)을 포함하는 막의 가로 방향의 폭을 「MaxCD」라고 정의한다. ΔH는, 이하의 식으로 산출되는 변수이다.
ΔH=(MaxCD-초기 MaxCD)/2
또한, SiN막(1)의 상부에 형성된 유기막(R)의 높이를 ΔV(Top Depo High)라고 정의한다. 즉, ΔV는, SiN막(1)의 상면으로부터 유기막(R)의 선단부까지의 높이를 나타낸다.
[실험 1: 가스의 희석도]
본 실시형태에 따른 퇴적 공정에 있어서의, 가스의 희석도에 대해 실험한 실험 1의 결과에 대해, 도 5를 참조하여 설명한다. 실험 1의 퇴적 조건 1은 이하이다.
<퇴적 조건 1>
압력: 100 mT(13.33 ㎩)
가스종: C4F6/Ar
희석도: 0.4%, 0.6%, 1%
(희석도는, Ar 가스의 유량에 대한 C4F6 가스의 유량의 비율을 나타낸다)
스테이지 온도: -50℃
성막 시간: 600 sec, 300 sec
고주파(HF)의 파워: 300 W
고주파(LF)의 파워: 0 W
실험 1의 결과에 의하면, 「SiN L&S」, 「High A/R」, 「Organic L&S」의 어느 샘플의 경우에 있어서도, 희석도가 0.4%, 0.6%, 1%의 어느 경우에 대해서도, SiN막(1)의 상부 및 Si-ARC(4)의 상부에 ΔV로 나타내는 두께의 유기막(R)이 적층되어 있다. 또한, SiN막(1) 및 Si-ARC(4)에 형성된 오목부의 개구는 폐색되어 있지 않다. MaxCD/ΔV로 나타나는 값이, 모든 샘플의 0.4%, 0.6%, 1%의 희석도 모두에 있어서 1 미만이다. 즉, 퇴적 조건 1에서는, SiN막(1) 및 Si-ARC(4)의 상면이 각 막의 측면보다 두꺼워지는, 이방적인 퇴적이 행해지고 있는 것을 알 수 있다.
도 6은 실험 1의 결과를 그래프로 나타낸 도면이다. 도 6의 (a)의 그래프에서는, 횡축의 ΔV와 종축의 MaxCD 사이에 선형성이 있는 것을 알 수 있다. 즉, 유기막(R)의 세로 방향의 퇴적이 증가하면, 유기막(R)의 가로 방향의 퇴적도 증가하여, 폭이 굵어지는 것을 알 수 있다. 도 6의 (b)의 그래프에서는, 막의 이방성의 정도와 희석도의 관계를 나타낸다. 이 그래프는, 종축의 MaxCD/ΔV로 나타나는 값이, 횡축으로 나타내는, 모든 샘플의 모든 희석도에 있어서 1 미만이다. 따라서, 모든 샘플의 모든 희석도에 있어서 세로 방향의 막의 퇴적이 가로 방향의 막의 퇴적보다 많은 이방적인 퇴적이 행해지고 있는 것을 알 수 있다. 또한, 희석도가 낮을수록 MaxCD/ΔV의 폭이 작아지는 경향이 있고, 유기막(R)의 퇴적 시의 이방성이 강해진다. 단, MaxCD/ΔV의 최소값은 0.705이고, 유기막(R)이 퇴적되었을 때의 측면 형상은 수직으로는 되어 있지 않은 것을 알 수 있다.
[실험 2: 가스의 희석도]
다음으로, 본 실시형태에 따른 퇴적 공정에 있어서의, 가스의 희석도를 더욱 크게 하여 실험한 실험 2의 결과에 대해, 도 7을 참조하여 설명한다. 본 실험에서는, 샘플에 「SiN L&S」를 이용하였다. 실험 2의 퇴적 조건 2는 이하이다.
<퇴적 조건 2>
압력: 100 mT(13.33 ㎩)
가스종: C4F6/Ar
희석도: 1%, 10%, 50%
스테이지 온도: -50℃
성막 시간: 300 sec, 30 sec, 20 sec
고주파(HF)의 파워: 300 W
고주파(LF)의 파워: 0 W
실험 2의 결과에 의하면, 희석도가 1%인 경우, SiN막(1)의 상면에 ΔV로 나타내는 높이의 유기막(R)이 적층되어 있다. 또한, SiN막(1)의 개구는 폐색되어 있지 않고, MaxCD/ΔV로 나타나는 값은 1 미만이다. 즉, 퇴적 조건 2에서는, 희석도가 1%인 경우, 이방적인 퇴적이 행해지고 있는 것을 알 수 있다.
한편, 희석도가 10%, 50%인 경우, SiN막(1)의 개구가 폐색되어 있다. 즉, 퇴적 조건 2에서는, 희석도가 10%, 50%인 경우, 세로 방향의 막의 퇴적과 가로 방향의 막의 퇴적이 거의 동일한 정도, 또는 가로 방향의 막의 퇴적이 세로 방향의 막의 퇴적보다 많은 「등방적인 퇴적」이 행해지고 있는 것을 알 수 있다.
이상으로부터, 퇴적 공정에서 공급되는 가스가 Ar 가스 및 C4F6 가스인 경우, Ar 가스에 대한 C4F6 가스의 비율(희석도)은 1% 이하인 것이 필요한 것을 알 수 있다.
[실험 3: 온도 의존]
다음으로, 본 실시형태에 따른 퇴적 공정에 있어서의 온도 의존에 대해, 도 8을 참조하여 설명한다. 실험 3의 퇴적 조건 3은, 상기에 나타낸 실험 2의 퇴적 조건 2와 스테이지 온도 이외에는 동일 조건이다. 스테이지 온도는, 퇴적 조건 3에서는 20℃로 설정되는 점에서 -50℃로 설정되는 퇴적 조건 2와 상이하다. 본 실험에서는, 샘플에 「SiN L&S」를 이용하였다. 또한, 본 실험에서는 희석도가 50%인 경우의 결과는 얻어지지 않았다.
실험 3의 결과에 의하면, 희석도가 1%인 경우, SiN막(1)의 개구는 폐색되어 있지 않고, MaxCD/ΔV로 나타나는 값은 1 미만이다. 즉, 퇴적 조건 3에서는, 희석도가 1%인 경우, 이방적인 퇴적이 행해지고 있는 것을 알 수 있다.
한편, 희석도가 10%인 경우, SiN막(1)의 개구는 폐색되어 있다. 또한, MaxCD/ΔV로 나타나는 값은 ∞이다. 즉, 퇴적 조건 3에서는, 희석도가 10%인 경우, 등방적인 퇴적이 행해지고 있는 것을 알 수 있다.
이상의 실험 2, 3으로부터, 퇴적 공정에 있어서 공급되는 가스가 Ar 가스 및 C4F6 가스인 경우, Ar 가스에 대한 C4F6 가스의 비율(희석도)은 1% 이하이면, 스테이지의 온도의 조건은 필수적인 조건이 되지 않는 것을 알 수 있다.
[실험 4: 압력 의존]
다음으로, 본 실시형태에 따른 퇴적 공정에 있어서의 압력 의존에 대해, 도 9를 참조하여 설명한다. 본 실험에서는, 샘플에 「Organic L&S」를 이용하였다. 실험 4의 퇴적 조건 4는 이하이다.
<퇴적 조건 4>
챔버 내 압력: 10 mT(1.33 ㎩), 100 mT, 500 mT(66.5 ㎩)
가스종: C4F6/Ar
희석도: 1%, 0.4%
스테이지 온도: -50℃
성막 시간: 180 sec, 300 sec, 600 sec
고주파(HF)의 파워: 300 W
고주파(LF)의 파워: 0 W
실험 4의 결과에 의하면, 희석도가 1%인 경우, 압력이 10 mT일 때, MaxCD/ΔV의 값은 1보다 크고, 100 mT의 경우, MaxCD/ΔV의 값은 1 미만이다. 또한, 희석도가 0.4%인 경우, 압력이 100 mT 및 500 mT의 어느 것에 있어서도, MaxCD/ΔV의 값은 1 미만이다. 이상으로부터, 희석도가 1% 이하인 경우, 챔버 내를 100 mT 이상의 압력으로 하면, 이방적인 퇴적이 행해지는 것을 알 수 있다. 또한, 압력이 높아질수록 이방적인 퇴적이 행해지기 쉬운 것을 알 수 있다.
[실험 5: 희석 가스 의존]
다음으로, 본 실시형태에 따른 퇴적 공정에 있어서의 희석 가스 의존에 대해, 도 10을 참조하여 설명한다. 본 실험에서는, 샘플에 「Organic L&S」를 이용하였다. 실험 5의 퇴적 조건 5는 이하이다.
<퇴적 조건 5>
챔버 내 압력: 100 mT
가스종: C4F6/Ar, C4F6/Kr
희석도: 1%
스테이지 온도: -50℃
성막 시간: 300 sec
고주파(HF)의 파워: 300 W
고주파(LF)의 파워: 0 W
실험 5의 결과에 의하면, 희석 가스에 Ar 가스를 이용한 경우, MaxCD/ΔV의 값은 1 미만인 데 대해, 희석 가스에 Kr 가스를 이용한 경우, MaxCD/ΔV의 값은 1보다 커지고 있다. 이상으로부터, C4F6 가스를 희석하는 가스로서는, Ar 가스를 사용하는 것이 바람직한 것을 알 수 있다.
[실험 6: LF 의존]
다음으로, 본 실시형태에 따른 퇴적 공정에 있어서의 LF 의존에 대해, 도 11을 참조하여 설명한다. 본 실험에서는, 샘플에 「Organic L&S」를 이용하였다. 실험 6의 퇴적 조건 6은 이하이다.
<퇴적 조건 6>
챔버 내 압력: 100 mT
가스종: C4F6/Ar
희석도: 0.4%
스테이지 온도: -50℃
성막 시간: 600 sec
고주파(HF)의 파워: 300 W
고주파(LF)의 파워: 0 W, 40 W
실험 6의 결과에 의하면, 고주파(LF)의 파워를 인가하지 않는 경우, MaxCD/ΔV의 값은 1 미만인 데 대해, 40 W의 고주파(LF)의 파워를 인가한 경우, MaxCD/ΔV의 값은 1보다 커지고 있다. 이상으로부터, 고주파(LF)의 파워는 인가하지 않는 것이 바람직하다. 이것은, C4F6 가스 및 Ar 가스로부터 생성된 플라즈마 중의 이온의 작용이 고주파(LF)의 파워를 인가함으로써 증가하면, 유기막(R)이 등방적으로 퇴적되기 쉬워지기 때문이다.
[정리]
본 실시형태에 따른 퇴적 공정을 실행한 경우의 실험 결과의 정리에 대해, 도 12 내지 도 14를 참조하여 설명한다. 도 12는 본 실시형태에 따른 퇴적 공정에 있어서의 희석도의 실험 결과를 정리한 도면이다.
도 12의 상단은, 퇴적 공정을 실행할 때에 스테이지 온도를 -50℃로 설정한 경우, 하단은, 스테이지 온도를 20℃로 설정한 경우의 희석도와 퇴적되는 유기막의 측정 결과의 일례가 도시되어 있다. 이에 의하면, 스테이지 온도가 -50℃ 또는 20℃에 관계없이, 희석도가 1% 이하이면, MaxCD/ΔV의 값은 1 미만이 되어, 유기막(R)의 이방적인 퇴적이 행해지는 것을 알 수 있다.
도 13은 본 실시형태에 따른 퇴적 공정을 실행할 때의 각종의 파라미터 의존을 정리한 도면이다. 도 13의 (a)는 샘플이 「SiN L&S」인 경우의 희석도와, 퇴적되는 유기막의 MaxCD/ΔV의 결과의 관계를 도시한 그래프이다. 도 13의 (b)는 샘플이 「Organic L&S」인 경우의 희석도와, 퇴적되는 유기막의 MaxCD/ΔV의 결과의 관계를 도시한 그래프이다. 또한, 우측의 그래프는, 좌측의 그래프 중, 희석도가 10% 이하인 부분을 확대하여 도시한 그래프이다.
이에 의하면, 샘플이 「SiN L&S」인 경우 및 「Organic L&S」인 경우 모두, 희석도가 1% 이하인 경우에 MaxCD/ΔV가 1 미만이 되어, 유기막(R)을 이방적으로 퇴적시킬 수 있다. 이에 의해, 오목부의 상부에서 마스크가 폐색되는 것을 방지하면서, 유기막(R)에 의해 마스크의 선택비를 향상시켜, 2 이상의 A/R비의 에칭 대상막을 에칭할 수 있다.
도 13의 하단의 우측 그래프에서는, 희석도가 1% 이하인 경우라도, MaxCD/ΔV가 1 이상이 되는 조건이 있는 것을 나타낸다. 구체적으로는, 희석 가스에 Kr 가스를 이용한 경우, 고주파(LF)를 인가한 경우, 및 챔버 내의 압력을 10 mT 이하로 한 경우에는, 유기막(R)이 등방적으로 퇴적되는 것을 알 수 있다. 따라서, 희석 가스에는 Ar 가스를 이용하는 것이 바람직하다. 또한, 고주파(LF)는 인가하지 않는 것이 바람직하다. 또한, 챔버 내의 압력은 100 mT 이상으로 하는 것이 바람직하다. 이에 의해, 유기막(R)을 이방적으로 퇴적할 수 있다.
도 14는 각 샘플에 대한 본 실시형태에 따른 퇴적 공정의 20℃의 실험 결과를 정리한 그래프이다. 도 14의 상단은, 시간에 대한 ΔV의 누적값을 나타낸다. 중단은, 시간에 대한 MaxCD를 나타낸다. 하단은, 시간에 대한 유기막(R)의 퇴적량의 장소 의존을 나타낸다.
이에 의하면, 도 14의 상단 및 중단의 그래프에 나타낸 바와 같이, y함수로 나타내는 x의 기울기가 퇴적 속도이며, 어느 샘플에 있어서도 Ar 가스에 대한 C4F6 가스의 비율을 올리면(즉 희석도가 높아지면), 유기막(R)의 세로 방향의 퇴적 속도(ΔV amount) 및 유기막의 폭 방향의 퇴적 속도(MaxCD)가 높아지고 있다.
또한, 도 14의 하단의 그래프에 나타낸 바와 같이, 유기막(R)의 세로 방향의 퇴적 속도(ΔV), 유기막(R)의 바닥부에 있어서의 퇴적 속도(Btm depo amount) 및 유기막의 폭 방향의 퇴적 속도(MaxCD)에 따라 퇴적 속도가 변화하는 것을 알 수 있다. 즉, 유기막(R)이 퇴적되는 장소에 따라 퇴적 속도가 변화하는 것을 알 수 있다.
[에칭 처리]
이상으로 설명한 퇴적 공정을 포함하는 본 실시형태에 따른 에칭 처리에 대해, 도 15를 참조하여 설명한다. 도 15는 본 실시형태에 따른 에칭 처리의 일례를 도시한 흐름도이다. 본 실시형태에 따른 에칭 처리에서는, 유기막을 마스크 상에 이방적으로 퇴적시키면서, 에칭 대상막을 에칭한다. 에칭 대상막의 일례로서는, SiN막이나 SiO2막을 들 수 있다.
이하에서는, SiN막이나 SiO2막의 상부가 마스크로서 기능한다. 즉, 마스크로서 기능하는 SiN막(1) 및 Si-ARC(4)는, 유기막을 퇴적시키는 미리 정해진 막의 일례이다. 본 처리는, 도 1에 도시된 제어부(74)에 의해 제어된다.
도 15의 처리가 개시되면, 제어부(74)는, C4F6 가스 및 Ar 가스를 포함하는 제1 가스를 챔버(10)의 내부에 공급한다(단계 S10: 제1 공정). 이때, 제어부(74)는, Ar 가스에 대한 C4F6 가스의 비율, 즉, 희석도를 1% 이하로 제어한다(단계 S10). 제어부(74)는, 플라즈마 생성용의 고주파(HF)의 전력을 상부 전극에 인가하고, 바이어스 인입용의 고주파(LF)의 전력을 인가하지 않도록 제어한다(단계 S10).
다음으로, 제어부(74)는, 제1 가스로부터 플라즈마를 생성하고, 유기막을 이방적으로 퇴적시킨다(S12: 제2 공정). 제2 공정에서는, 미리 정해진 막의 상면이 그 측면보다 두꺼워지도록 유기막을 퇴적시킬 수 있다. 예컨대, 유기막의 퇴적에 의한 SiN막이나 SiO2막의 가로 방향의 CD 치수로부터의 증가분보다 유기막의 퇴적에 의한 SiN막이나 SiO2막의 높이 방향의 두께의 증가분 쪽이 커지도록 유기막을 퇴적시킬 수 있다.
다음으로, 제어부(74)는, 플루오로카본 가스를 포함하는 제2 가스를 챔버(10)의 내부에 공급한다(단계 S14: 제3 공정). 이때, 제어부(74)는, 플라즈마 생성용의 고주파(HF)의 전력의 인가와 함께, 바이어스 인입용의 고주파(LF)의 전력을 인가해도 좋다.
다음으로, 제어부(74)는, 공급된 제2 가스로부터 플라즈마를 생성하여, 에칭 대상막을 에칭한다(단계 S16: 제4 공정). 다음으로, 제어부(74)는, 미리 정해진 횟수 반복했는지를 판정하고(단계 S18), 미리 정해진 횟수 반복될 때까지 단계 S10∼S18의 처리를 반복하며, 미리 정해진 횟수 반복했을 때, 본 처리를 종료한다.
이에 의하면, 마스크의 오목부의 패턴의 상부에 유기막을 이방적으로 퇴적시킴으로써, 마스크 선택비를 향상시키면서, 오목부의 개구를 폐색하는 것을 방지하여, 에칭을 실행할 수 있다. 한편, 본 실시형태에서는, 유기막의 퇴적 공정과 에칭 공정을 미리 정해진 횟수 반복하는 것으로 하였으나, 이것에 한하지 않고, 퇴적 공정과 에칭 공정을 1회만 행하도록 해도 좋다.
제1 가스는, 탄소 함유 가스와 불활성 가스를 포함하는 가스이면 된다. 탄소 함유 가스는, 플루오로카본 가스, 하이드로카본 가스, 하이드로플루오로카본 가스, 알코올 중 어느 하나여도 좋다. 보다 구체적으로는, 탄소 함유 가스는, C4F6, C5F8, C4F8, IPA(C3H8O) 중 어느 하나여도 좋다. IPA는 제2급 알코올의 1종이다. 제2 가스는, C4F6 가스와 Ar 가스와 O2 가스를 포함해도 좋다.
[다른 플라즈마 처리 장치]
본 실시형태에 따른 에칭 처리는, 도 1의 ICP 장치에 한하지 않는다. 예컨대, 본 실시형태에 따른 에칭 처리는, 도 16에 도시된 상하부 2주파 CCP(Capacitively Coupled Plasma) 장치에 의해 실행되어도 좋다. 도 16에 도시된 상하부 2주파 CCP 장치는, 플라즈마 생성용의 고주파(HF)의 전력을 상부 전극측에 인가하는 용량 결합형 플라즈마 처리 장치의 일례이다.
도 16에 도시된 바와 같이, 상하부 2주파 CCP 장치에서는, 챔버(110)의 내부에 스테이지(120)가 설치되어 있다. 스테이지(120)의 상면에는, 웨이퍼(W)를 정전 흡착력으로 유지하기 위한 정전 척(121)이 설치되고, 정전 척(121)의 반경 방향 외측에 웨이퍼(W) 주위를 환형으로 둘러싸는 포커스 링(122)이 설치되어 있다.
챔버(10)의 내벽과 스테이지(120)의 측벽 사이에는, 환형의 배기로가 형성되고, 이 배기로의 상부 또는 입구에 환형의 배플판(130)이 부착되어 있다. 스테이지(120)에는, 제2 고주파 전원(150)이 접속되어 있다. 제2 고주파 전원(150)은, 예컨대 400 ㎑의 바이어스 인입용의 고주파(LF)의 파워를 인가할 수 있다. 단, 본 실시형태에 따른 에칭 처리에서는, 바이어스 인입용의 고주파(LF)의 파워는 인가하지 않는다.
스테이지(120)와 대향하는 챔버(110)의 천장부는 상부 전극(160)으로서 기능한다. 제1 고주파 전원(140)은, 상부 전극(160)에 접속되어 있다. 제1 고주파 전원(140)은, 예컨대 60 ㎒의 플라즈마 생성용의 고주파(HF)의 파워를 인가한다.
이상으로 설명한 플라즈마 처리 장치를 이용하여, 웨이퍼(W)에 형성된 오목부의 패턴의 상부에 유기막을 이방적으로 퇴적시킬 수 있다. 한편, 본 실시형태에 따른 에칭 처리를 실행하는 플라즈마 처리 장치는, 마이크로파 플라즈마 처리 장치 및 리모트 플라즈마 장치 중 어느 하나여도 좋다.
이상, 처리 방법 및 플라즈마 처리 장치를 상기 실시형태에 의해 설명하였으나, 본 발명에 따른 처리 방법 및 플라즈마 처리 장치는 상기 실시형태에 한정되는 것은 아니며, 본 발명의 범위 내에서 여러 가지 변형 및 개량이 가능하다. 상기 복수의 실시형태에 기재된 사항은, 모순되지 않는 범위에서 조합할 수 있다.
본 명세서에서는, 피처리체의 일례로서 웨이퍼(W)를 들어 설명하였으나, 피처리체는 이것에 한하지 않고, LCD(Liquid Crystal Display), FPD(Flat Panel Display)에 이용되는 각종 기판이나, 포토마스크, CD 기판, 프린트 기판이어도 좋다.
1: SiN막 2: SiO2막
3: 유기막 4: Si-ARC
5: 유도 결합형 플라즈마 처리 장치 10: 챔버
12: 스테이지 20: 배플판
26: 배기 장치 30: 제2 고주파 전원
36: 정전 척 40: 직류 전원
44: 냉매 유로 52: 유전체창
54: RF 안테나 56: 제1 고주파 전원
64: 측벽 가스 토출 구멍 66: 가스 공급원
74: 제어부 R: 유기막

Claims (11)

  1. 처리 방법에 있어서,
    챔버의 내부에 탄소 함유 가스와 불활성 가스를 포함하는 제1 가스를 공급하는 제1 공정과,
    플라즈마 생성용의 RF(radio frequency) 전력을 인가해서, 공급된 상기 제1 가스로부터 플라즈마를 생성하여, 피처리체에 형성된 미리 정해진 막의 패턴 위에 유기물을 포함하는 화합물을 퇴적시키는 제2 공정 - 상기 제2 공정은 상기 피처리체에 형성된 미리 정해진 막의 상면에만 상기 유기물을 포함하는 화합물을 이방적으로 퇴적시킴 -
    을 포함하고,
    상기 제1 가스 중 상기 불활성 가스에 대한 상기 탄소 함유 가스의 비율은, 1% 이하인 것인 처리 방법.
  2. 제1항에 있어서,
    상기 챔버의 내부에 플루오로카본 가스를 포함하는 제2 가스를 공급하는 제3 공정과,
    공급된 상기 제2 가스로부터 플라즈마를 생성하여, 상기 미리 정해진 막 아래의 막을 에칭하는 제4 공정을 더 포함하는 처리 방법.
  3. 제2항에 있어서,
    상기 제2 공정과 상기 제3 공정은, 미리 정해진 횟수로 반복해서 행해지는 것인 처리 방법.
  4. 제1항에 있어서,
    상기 탄소 함유 가스는, 플루오로카본 가스, 하이드로카본 가스, 하이드로플루오로카본 가스, 알코올 중 어느 하나인 것인 처리 방법.
  5. 제4항에 있어서,
    상기 탄소 함유 가스는, C4F6, C5F8, C4F8, IPA(C3H8O) 중 어느 하나인 것인 처리 방법.
  6. 제1항에 있어서,
    상기 불활성 가스는 Ar인 것인 처리 방법.
  7. 제1항에 있어서,
    상기 챔버의 천장부에 배치된 상부 전극에 플라즈마 생성용의 RF(radio frequency) 전력을 인가하는 처리 방법.
  8. 제1항에 있어서,
    상기 챔버에는, 바이어스 인입용의 RF(radio frequency) 전력은 인가되지 않는 것인 처리 방법.
  9. 제1항에 있어서,
    상기 처리 방법은, 유도 결합형 플라즈마 처리 장치, 플라즈마 생성용의 RF(radio frequency) 전력을 상부 전극측에 인가하는 용량 결합형 플라즈마 처리 장치, 마이크로파 플라즈마 처리 장치 및 리모트 플라즈마 장치 중 어느 하나에 의해 실행되는 것인 처리 방법.
  10. 피처리체를 배치하는 스테이지와, 가스를 공급하는 가스 공급부와, 제어부를 갖는 플라즈마 처리 장치로서,
    상기 제어부는,
    챔버의 내부에 탄소 함유 가스와 불활성 가스를 포함하는 제1 가스를 공급하고,
    플라즈마 생성용의 고주파 전력을 인가해서, 공급된 상기 제1 가스로부터 플라즈마를 생성하여, 피처리체에 형성된 미리 정해진 막의 패턴 위에 유기물을 포함하는 화합물을 퇴적시켜, 상기 미리 정해진 막의 상면에만 상기 유기물을 포함하는 화합물을 이방적으로 퇴적시키며,
    상기 제1 가스 중 상기 불활성 가스에 대한 상기 탄소 함유 가스의 비율이 1% 이하가 되도록 제어하는 것인 플라즈마 처리 장치.
  11. 삭제
KR1020180024604A 2017-02-28 2018-02-28 처리 방법 및 플라즈마 처리 장치 KR102535095B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2017-036892 2017-02-28
JP2017036892A JP6861535B2 (ja) 2017-02-28 2017-02-28 処理方法及びプラズマ処理装置

Publications (2)

Publication Number Publication Date
KR20180099565A KR20180099565A (ko) 2018-09-05
KR102535095B1 true KR102535095B1 (ko) 2023-05-19

Family

ID=63245383

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180024604A KR102535095B1 (ko) 2017-02-28 2018-02-28 처리 방법 및 플라즈마 처리 장치

Country Status (5)

Country Link
US (1) US10651044B2 (ko)
JP (1) JP6861535B2 (ko)
KR (1) KR102535095B1 (ko)
CN (1) CN108511339B (ko)
TW (1) TWI758413B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7090521B2 (ja) * 2018-09-26 2022-06-24 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
US11437261B2 (en) 2018-12-11 2022-09-06 Applied Materials, Inc. Cryogenic electrostatic chuck
JP7174634B2 (ja) * 2019-01-18 2022-11-17 東京エレクトロン株式会社 膜をエッチングする方法
US10886136B2 (en) * 2019-01-31 2021-01-05 Tokyo Electron Limited Method for processing substrates
US11764041B2 (en) 2019-06-14 2023-09-19 Applied Materials, Inc. Adjustable thermal break in a substrate support
US11373893B2 (en) 2019-09-16 2022-06-28 Applied Materials, Inc. Cryogenic electrostatic chuck
US11646183B2 (en) 2020-03-20 2023-05-09 Applied Materials, Inc. Substrate support assembly with arc resistant coolant conduit
US11087989B1 (en) 2020-06-18 2021-08-10 Applied Materials, Inc. Cryogenic atomic layer etch with noble gases

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030162395A1 (en) 2000-08-31 2003-08-28 Micron Technology, Inc. Method to eliminate striations and surface roughness caused by dry etch
JP2007158306A (ja) 2005-11-11 2007-06-21 Elpida Memory Inc 半導体集積回路装置の製造方法
JP2008091736A (ja) 2006-10-04 2008-04-17 Hitachi High-Technologies Corp 絶縁膜ドライエッチング方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5618379A (en) * 1991-04-01 1997-04-08 International Business Machines Corporation Selective deposition process
JP3250269B2 (ja) * 1992-02-18 2002-01-28 ソニー株式会社 ドライエッチング方法
JP3662275B2 (ja) * 1994-07-13 2005-06-22 ソニー株式会社 ドライエッチング方法
JP3353492B2 (ja) * 1994-10-18 2002-12-03 ソニー株式会社 シリコン材料のパターニング方法
KR100327346B1 (ko) * 1999-07-20 2002-03-06 윤종용 선택적 폴리머 증착을 이용한 플라즈마 식각방법 및 이를이용한 콘택홀 형성방법
US7169695B2 (en) 2002-10-11 2007-01-30 Lam Research Corporation Method for forming a dual damascene structure
JP2006148075A (ja) * 2004-10-19 2006-06-08 Tokyo Electron Ltd 成膜方法及びプラズマ成膜装置
US7682986B2 (en) * 2007-02-05 2010-03-23 Lam Research Corporation Ultra-high aspect ratio dielectric etch
US20100330805A1 (en) * 2007-11-02 2010-12-30 Kenny Linh Doan Methods for forming high aspect ratio features on a substrate
JP5916056B2 (ja) * 2010-08-23 2016-05-11 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US8664126B2 (en) * 2011-06-10 2014-03-04 Applied Materials, Inc. Selective deposition of polymer films on bare silicon instead of oxide surface
JP6050944B2 (ja) 2012-04-05 2016-12-21 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマ処理装置
US9514932B2 (en) 2012-08-08 2016-12-06 Applied Materials, Inc. Flowable carbon for semiconductor processing
JP2014220387A (ja) * 2013-05-08 2014-11-20 東京エレクトロン株式会社 プラズマエッチング方法
US9396961B2 (en) * 2014-12-22 2016-07-19 Lam Research Corporation Integrated etch/clean for dielectric etch applications
JP6550278B2 (ja) * 2015-06-24 2019-07-24 東京エレクトロン株式会社 エッチング方法
JP6578145B2 (ja) * 2015-07-07 2019-09-18 東京エレクトロン株式会社 エッチング方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030162395A1 (en) 2000-08-31 2003-08-28 Micron Technology, Inc. Method to eliminate striations and surface roughness caused by dry etch
JP2007158306A (ja) 2005-11-11 2007-06-21 Elpida Memory Inc 半導体集積回路装置の製造方法
JP2008091736A (ja) 2006-10-04 2008-04-17 Hitachi High-Technologies Corp 絶縁膜ドライエッチング方法

Also Published As

Publication number Publication date
TW201836011A (zh) 2018-10-01
US20180247826A1 (en) 2018-08-30
TWI758413B (zh) 2022-03-21
JP2018142651A (ja) 2018-09-13
CN108511339A (zh) 2018-09-07
JP6861535B2 (ja) 2021-04-21
KR20180099565A (ko) 2018-09-05
US10651044B2 (en) 2020-05-12
CN108511339B (zh) 2022-12-13

Similar Documents

Publication Publication Date Title
KR102535095B1 (ko) 처리 방법 및 플라즈마 처리 장치
US20210313148A1 (en) Plasma etching method and plasma processing apparatus
KR102454586B1 (ko) 성막 방법 및 플라즈마 처리 장치
US9818600B2 (en) Substrate processing apparatus and method of manufacturing semiconductor device
US10854492B2 (en) Edge ring assembly for improving feature profile tilting at extreme edge of wafer
US9953811B2 (en) Plasma processing method
US9119282B2 (en) Plasma processing apparatus and plasma processing method
KR102487930B1 (ko) 기판 지지 장치 및 이를 포함하는 플라즈마 처리 장치
US20070227666A1 (en) Plasma processing apparatus
KR20010062707A (ko) 플라즈마처리장치 및 이것을 사용한 플라즈마처리방법
US11145490B2 (en) Plasma processing method
US10410873B2 (en) Power modulation for etching high aspect ratio features
US11710643B2 (en) Method of etching and plasma processing apparatus
US11387134B2 (en) Process kit for a substrate support
US11955342B2 (en) Method of etching and apparatus for plasma processing
US20220344134A1 (en) Process kit for a substrate support
WO2024015187A1 (en) Process kit for a substrate support
KR20230005754A (ko) 반도체 디바이스의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant