JP2008091736A - 絶縁膜ドライエッチング方法 - Google Patents

絶縁膜ドライエッチング方法 Download PDF

Info

Publication number
JP2008091736A
JP2008091736A JP2006272402A JP2006272402A JP2008091736A JP 2008091736 A JP2008091736 A JP 2008091736A JP 2006272402 A JP2006272402 A JP 2006272402A JP 2006272402 A JP2006272402 A JP 2006272402A JP 2008091736 A JP2008091736 A JP 2008091736A
Authority
JP
Japan
Prior art keywords
insulating film
dry etching
etching method
gas
film dry
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006272402A
Other languages
English (en)
Other versions
JP4922718B2 (ja
Inventor
Nobuyuki Negishi
伸幸 根岸
Masatoshi Oyama
正俊 尾山
Masahiro Sumiya
誠浩 角屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Hitachi High Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp, Hitachi High Tech Corp filed Critical Hitachi High Technologies Corp
Priority to JP2006272402A priority Critical patent/JP4922718B2/ja
Priority to TW096101784A priority patent/TW200818301A/zh
Priority to KR1020070008370A priority patent/KR100801253B1/ko
Priority to US11/668,057 priority patent/US7585776B2/en
Publication of JP2008091736A publication Critical patent/JP2008091736A/ja
Application granted granted Critical
Publication of JP4922718B2 publication Critical patent/JP4922718B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】
楕円パターンの深孔加工において、エッチング初期の過剰堆積に起因する短径側の開口性不足を改善した高精度加工を行う。
【解決手段】
楕円パターンマスクが形成された被加工試料をフロロカーボンガスを用いて処理する、絶縁膜ドライエッチング方法において、エッチングステップをエッチング開始から第１のステップと第２のステップに分割し、第１のステップは、エッチング中のポリマー量を第２のステップよりも少なく設定するとともに、第１のステップ時間を、楕円パターンの楕円率（短径寸法に対する長径寸法の比率）に応じて制御する。
【選択図】図４

Description

本発明はエッチング工程の中でも層間絶縁膜のエッチングに用いられるドライエッチング装置およびエッチング方法に関し、被加工試料のパターンが楕円パターンである高アスペクト比ホール形成等において、特に短径側の開口性を改善できる方法に関するものである。
ＤＲＡＭ（Dynamic Random Access Memory）に代表されるメモリデバイスでは、集積化が進展するに従い、如何にキャパシタ容量を維持できるかが重要となる。キャパシタ構造は大別すると、シリコン基板に深溝を形成するトレンチキャパシタと、トランジスタ上方にキャパシタを形成するスタックキャパシタがある。各々のキャパシタとも容量を高めるためには、キャパシタの高さを大きく確保するか、誘電体膜厚を薄くする必要があるが、キャパシタ高さを大きくすることはエッチング性能に依存し、一方誘電体膜厚を薄くすることはシリコン酸化膜では限界を迎えているため、高誘電材料の開発に依存している。一方、パターン自体の形状も容量向上に効果がある。同一面積で高い容量を維持するために、従来は真円パターンであったものが現在では楕円パターンが主流となってきている。
ドライエッチング方法は、真空容器内に導入されたエッチングガスを外部から印加された高周波電力によりプラズマ化し、プラズマ中で生成された反応性ラジカルやイオンをウエハ上で高精度に反応させることで、レジストに代表されるマスク材料や、ビア，コンタクトホール，キャパシタ用ストレージノード等の下にある配線層や下地基板に対し選択的に被加工膜をエッチングする技術である。
ビアやコンタクトホール，キャパシタ用ストレージノード形成では、プラズマガスとして、ＣＦ4，ＣＨＦ3，Ｃ2Ｆ6，Ｃ3Ｆ6Ｏ，Ｃ4Ｆ8，Ｃ5Ｆ8，Ｃ4Ｆ6，Ｃ6Ｆ6等のフロロカーボンガス及びＡｒに代表される希ガス及び酸素ガス等の混合ガスを導入し、０.５Ｐａ から１０Ｐａの圧力領域でプラズマを形成し、ウエハに入射するイオンエネルギーを0.5ｋＶから４.０ｋＶ まで加速する。これらのエッチングでは、従来、プラズマが着火してから、十分にプラズマが成長してからウエハにバイアス電力を印加していた。仮にプラズマが十分に成長しない、若しくはプラズマ条件によってはプラズマが着火しない条件下でウエハにバイアス電力を印加した場合、ウエハに流れ込む電流が十分確保できない若しくは全く電流が流れないために、バイアス電力供給線路やウエハを設置する電極、若しくはウエハに異常に高い電圧がかかってしまう。それにより、バイアス電力供給線路の絶縁破壊や電極上の溶射膜破壊、若しくはウエハの割れを引き起こす可能性がある。従って、量産性の観点から通常プラズマ着火を検出する手段（発光強度のモニタ）を設け、着火検出から一定時間後にウエハバイアス電力を印加していた。また、ガス条件（ガス種，ガス流量），ウエハ冷却用の裏面ガス圧力は基本的にエッチング開始からエッチング終了まで同一条件にて処理を行っていた。一方、高アスペクト比のホール加工をボーイングなどの形状異常なく高いマスク選択比で加工する方法として、加工アスペクト比やＣＦ系付着物の量に応じてステップ切替えを実施するプロセス方法（例えば特許文献１）が知られている。
特開２００２−１１０６４７号公報
しかしながら、このようなエッチング工程で処理を実施した場合においても、パターンが楕円であることに起因した形状異常が発生する。図１０に楕円パターンを加工した形状の模式図を示した。図１０（ａ）は長径側の断面模式図で図１０（ｂ）は短径側の断面模式図である。図より明らかなように、長径側の断面は垂直にエッチングができているが、短径側の断面はテーパとなっている。その場合、キャパシタ容量が確保できないだけでなく、ホールの両側をキャパシタとして用いるデバイス構造では、機械的強度不足によるキャパシタ倒れが発生した。
そこで、本発明は、楕円パターンのキャパシタ用ストレージノード形成において、短径側形状の垂直性を確保するエッチング方法を提供することを目的とする。
本発明は、エッチング初期におけるウエハへのフロロカーボン堆積を従来よりも低減し、楕円パターンの加工形状における短径側開口性を確保する。
本発明は、楕円パターンマスクが形成された被加工試料をフロロカーボンガスを用いて処理する、絶縁膜ドライエッチング方法において、エッチングステップをエッチング開始から第１のステップと第２のステップに分割し、第１のステップは、エッチング中のポリマー量を第２のステップよりも少なく設定するとともに、第１のステップ時間を、楕円パターンの楕円率（短径寸法に対する長径寸法の比率）に応じて制御することを特徴とする。
また、楕円パターンマスクが形成された被加工試料をフロロカーボンガスを用いて処理する、絶縁膜ドライエッチング方法において、エッチングステップをエッチング開始から第１のステップと第２のステップに分割し、第１のステップは、エッチング中のポリマー量を第２のステップよりも少なく設定し、更に、ポリマー量を楕円パターンの楕円率（短径寸法に対する長径寸法の比率）に応じて制御することを特徴とする。
また、楕円パターンマスクが形成された被加工試料をフロロカーボンガスを用いて処理する、絶縁膜ドライエッチング方法において、エッチングステップをエッチング開始から第１のステップと第２のステップに分割し、第１のステップにおける被加工試料の裏面に供給されるガス圧力を、楕円パターンの楕円率（短径寸法に対する長径寸法の比率）に応じて制御することを特徴とする。
本発明のドライエッチング方法は、楕円パターンにおいて発生する形状異常である短径側の低開口性を効率的に抑制でき、長径側だけでなく短径側の垂直性を確保できるので、高精度なエッチングが可能となる。さらに、上記効果をウエハ面内で長期的安定に実現し、且つ本発明を実現するエッチング装置への負荷も低減できる。
以下、図を用いて、本発明の実施例を説明する。
本実施例では、楕円パターンマスクが形成された被加工試料をフロロカーボンガスを用いて処理する、絶縁膜ドライエッチング方法のうち、特に、エッチング初期のウエハ温度が定常状態に比べ低温度状態の時に、定常状態のメインエッチングステップに比べ低堆積条件のステップを導入して、楕円パターンの短径側開口性を確保する方法を説明する。
エッチング初期のウエハ温度が低い条件下ではウエハ温度が上昇したエッチング定常状態の場合に比べ堆積膜厚が厚くなる。この場合、図１に示すように、短径側側壁も長径側側壁も均等に堆積が形成すると、短径側の寸法に対する長径側の寸法で定義した楕円率は急激に増大していく。さらに、この堆積量と楕円率の相関は初期の楕円率に大きく依存している。より扁平した、すなわち楕円率が大きい形状に堆積膜が形成されると、同一の堆積量でも楕円率の増加率は大きくなる。一方、図２には、短径側のトップＣＤ（CriticalDimension ）に対するボトムＣＤの比率と楕円率の関係を示した。楕円率が増大するに従い、短径側のボトムＣＤが確保できなくなっていることが分かる。従って、図１と図２より、如何にエッチング初期の過剰な堆積を抑制できるかが短径側の開口性を維持する上で重要で、且つ初期の楕円率によって必要な堆積抑制度合いが異なることが理解できる。
まず、エッチングの開始段階に低堆積条件のエッチングステップを挿入する場合について説明する。具体的には、メインエッチング条件で用いるＣｘＦｙ（ｘ＝１，２，３，４，５，６、ｙ＝４，５，６，８）ガスに比べ低Ｃ／Ｆ比のガス種を用いることにより、エッチング中のポリマー量を低減する。基本的に、プラズマ形成電力が一定な条件下においては、フロロカーボンガス（ＣｘＦｙ）のＣ／Ｆ比を小さくするにともない堆積量は低減する。従って、エッチング定常状態となっていないエッチング開始時に低Ｃ／Ｆ比ガスを用いることで、ウエハ温度が定常状態となるまでの間にウエハに堆積するフロロカーボンポリマー量を抑制できる。その後、実際のメインエッチング条件に移行することでエッチング性能に影響を与えることなく、楕円パターンにおける短径側の開口性を向上することが可能である。また、同様の効果をもたらす手段として、ＣｘＦｙ（ｘ＝１，２，３，４，５，６、ｙ＝４，５，６，８）ガス流量の制御がある。エッチング開始時のガス流量をメインエッチング条件のガス流量よりも低減することにより、エッチング開始時の過剰堆積を抑制できる。
また、エッチング開始時のエッチングステップでは、希ガスからなる希釈ガス、または、酸素ガス、または、窒素ガスの流量をメインエッチングステップよりも多く設定すると良い。
次に、エッチング開始時に、実際のエッチング条件下での裏面ガス圧力よりも低い圧力のステップを導入する場合について説明する。これにより、エッチング初期のウエハ温度を高温度化できる。通常、ウエハ温度を制御するためには、ウエハを設置する電極内部にフロリナートなどの冷媒を流し、ウエハと電極間に熱伝導の高いヘリウムガスを封じ込めて熱接触を向上させる。冷媒温度をある設定値に制御し、バイアス電力をウエハに印加した場合、ウエハ温度は裏面ヘリウムガスの圧力により一意に決定される。
まず、サンプルを説明する。一般的には、特開２００５−０７２５１８号公報や特開
２００５−１０９４４４号公報に記載されているように、ＡｒＦリソグラフィー用のレジストはエッチング耐性がないため、エッチングガス種などの最適化によるストライエーション抑制プロセスが開発されている。しかしながら、デバイスの微細化に伴うＡｒＦレジストの薄膜化，高アスペクト化に伴うエッチング負荷の増加に従い、ＡｒＦレジスト単層膜でのプロセス構築が困難となってきている。従って、デバイス構造としては、多層レジストプロセスにてエッチング耐性及び耐熱性に優れたマスクへのパターン転写を行う手法が主流となりつつある。図４（ａ）に図示したが、本実施例でもマスクには多層レジストプロセスにて形成したエッチング耐性の強いレジスト１を用いた。下層はシリコン酸化膜２であり、最下層にはエッチストッパ膜であるシリコン窒化膜３が形成されている。
次に、本実施例の具体的エッチング条件について述べる。キャパシタ用ストレージノードの加工では、マスクに対する選択比を確保するために、エッチングガスとしてＡｒ，
Ｃ4Ｆ6，Ｏ2の混合ガスを用いている。具体的にはＡｒを５００ｍｌ／min、Ｃ4Ｆ6を６０ｍｌ／min 、Ｏ2 を７０ｍｌ／min とした。そのときの真空容器内のガス圧力を２Ｐａに、プラズマ発生用高周波電力を５００Ｗに設定した。また、ウエハに印加するバイアス電力は、処理ウエハが１２インチウエハであることを考慮して５ｋＷを印加した。バイアス周波数は４ＭＨｚで、その際のウエハに発生したＶｐｐは２.５ｋＶ であった。一方、定常状態でのウエハ表面温度は、電極に循環させる冷媒の設定温度を例えば−２０℃に設定することで１００℃に保つことはできるが、本実施例で用いたマスクの熱耐性が強いことから、ボーイングなどの形状異常を抑制するために、冷媒温度を＋２０℃に設定して定常状態のウエハ表面温度を１４０℃に維持した。
図３に、評価したエッチングシーケンスを示す。図３（ａ）は従来のシーケンスで、図３（ｂ）は低堆積シーケンスである。従来のシーケンスでは、エッチング開始から終了まで、ガス条件を変えないでエッチングをしていた。その場合、エッチング開始から１０秒後のエッチング形状を観察した結果、図４（ｂ）のように、マスク上部に過剰なフロロカーボン堆積膜４が発生しており、マスク形状がオーバーハングしている。その後ウエハ表面温度が高温度化することで、マスクのトップＣＤは拡大し、図５のグラフに示すようなトップＣＤ及び楕円率の時間依存性となった。一方、図３（ｂ）の低堆積シーケンスでは、最初のステップのガス条件のうちＡｒ流量，Ｃ4Ｆ6流量，Ｏ2 流量を変更し、それぞれ、１０００ｍｌ／min，５０ｍｌ／min，２００ｍｌ／min と設定した。但し、ウエハ温度を定常状態まで上げることが重要であるため、ウエハバイアス電力は５ｋＷと変更しなかった。また、そのステップ時間は２０秒とした。この場合は、図４（ｄ）に示すように
１０秒後でも過剰堆積が発生しておらず、トップＣＤの低下と楕円率の増大は発生しなかった。図４（ｃ）と図４（ｅ）に上記二つのシーケンスでのエッチング完了後の模式図を示す。図４（ｃ）は従来シーケンスに、図４（ｅ）は低堆積シーケンスに対応する。オーバーエッチ量はそれぞれ４０％一定とした。その際、低堆積シーケンスでは最初のステップとメインエッチングステップのトータルエッチング量が４０％オーバーエッチとなるように、メインエッチングステップの時間を調整した。その結果、トップＣＤは従来シーケンス，低堆積シーケンスともに不変であったが、ボトムＣＤの形状が大きく異なり、従来シーケンスでは、短径側の開口率を示すボトムＣＤ／トップＣＤ比が４０％であったものが６０％まで改善できた。しかしながら、エッチング開始時の低堆積条件のステップでは、メインエッチングステップに比べ堆積性が弱いため、マスクに対する選択比が確保できない。本実験では、メインエッチングステップのマスク選択比が８であるのに対し、低堆積ステップのマスク選択比は４であった。従って、必要最低限な時間は低堆積ステップを導入する必要があるが、過剰に長時間導入した場合はトータルのマスク選択比が維持できず、マスク不足起因のストライエーションが発生した。
さらに、上記実施例で説明した低堆積ステップ時間，低堆積ステップ時のポリマー量，低堆積ステップ時に被加工試料の裏面に供給されるガス圧力は、楕円パターンの楕円率
（短径寸法に対する長径寸法の比率）に応じて制御することが必要である。本実施例が対象としたサンプルは楕円率が１.３であったが、例えば楕円率が１.１と比較的真円パターンに近い場合は、低堆積ステップ時間は２０秒も必要なく１５秒で効果があった。一方、楕円率が１.５とよりより扁平したパターンでは低堆積ステップ時間は２５秒必要であった。
なお、上記実施例では、同じガス系を用いて流量のみの設定を変えることでエッチング初期の過剰堆積を抑制する例を示したが、フロロカーボンガスの種類を変更することでも、本効果を得ることは可能である。その際は、図６に示すようにフロロカーボンガスのＣ／Ｆ比が小さくなるに従い堆積量も小さくなることから、メインエッチングステップで使用するフロロカーボンガスのＣ／Ｆ比よりもエッチング開始時の低堆積ステップにはＣ／Ｆ比が低いガスを用いることが必要となる。
また、上記実施例では、ウエハと電極の間に封入するヘリウムガスの圧力を低堆積ステップとメインエッチングステップで同一圧力に設定したが、ガス条件、ウエハバイアス条件はメインエッチングと同一条件として、ウエハ裏面のヘリウム圧力のみを低圧力化してウエハ表面温度の上昇時間を向上させることでも効果があることは言うまでもない。なおその処理を行う場合、予め予備実験を行い、各ステップで裏面ヘリウム圧力を設定しても良いが、図８に図示したウエハと対向する誘電体１０内に斜めに設置した放射温度計２０により常にウエハ表面温度をモニタし、そのモニタ値が所望の範囲内となるように、裏面ヘリウム圧力を制御することも効果的である。また、ウエハ表面温度のモニタを行う代わりに、エッチング条件からウエハ表面温度の処理時間依存性を算出し、それが所望のプロファイルとなるように自動もしくは手動で裏面ヘリウム圧力を設定しても良い。ちなみに、上記放射温度計を設置する際には、図９の放射温度計部の拡大図に示すように細管２１の奥に設置するのが良い。それによってプラズマ中で生成されたフロロカーボン系の堆積による温度計測定部の曇りを防止することができる。
さらに、上記実施例で説明した、フロロカーボンガスの流量変更，ガス種類変更，裏面ヘリウム圧力設定変更，低堆積ステップのステップ時間変更などを組み合わせることでも同様の効果が得られる。
なお、上記以外においても、エッチング初期における堆積を抑制するために、プラズマが着火してからイオンを加速するために必要な高周波バイアス電力を印加するまでの時間を極力短くすることも重要である。しかしながら、プラズマの成長が不十分な時点で高周波バイアス電力を印加してしまうとウエハに流れ込む電流を十分確保できず、正常時に比べ異常に高い電圧が高周波バイアス電力伝送線路や電極，ウエハにかかってしまうため、各部の絶縁破壊，ウエハ割れを引き起こす恐れがある。従って、プラズマ着火をモニタし、そのモニタ値に従って高周波バイアス電力の印加タイミングを制御することが重要となる。
実施例１の内容に加え、本実施例では更にプラズマ中のラジカル量をモニタし、そのモニタ値に従って、エッチング初期の低堆積ステップを制御する実施例を説明する。図７は、真空容器の壁が冷たい状態にてプラズマを着火させ、発光強度比Ｃ2／Ｏ 比をモニタした結果である。ここではカーボン系堆積のラジカル種としてＣ2 を、また堆積種を除去するラジカル種としてＯに着目した。放電開始から２００秒程度までは真空容器の壁が冷たいためにプラズマ中のラジカルが壁に吸着して、本来の値よりも小さい値を示しているが、それ以降では壁への吸着と壁からの脱離がバランスし、飽和傾向を示しながらも漸増していることが分かる。すなわち、量産現場にて同一条件にてエッチング処理を行う場合、ウエハ処理枚数が多くなるに従ってエッチング初期の堆積量が多くなることを示している。実施例１で説明したように、エッチング初期のウエハ表面への堆積量を制御（抑制）することで楕円パターンの短径側開口性を向上できるが、量産現場では１枚目からＮ枚目まで如何にエッチング性能を安定に維持するかが重要となる。
よって、複数の被加工試料を処理する場合、特に連続して処理する場合、先に処理される被加工試料のプラズマ中のラジカル量を各被加工試料毎にモニタし、前記モニタした結果に応じて、後に処理する被加工試料の低堆積ステップ時間、または、低堆積ステップ時のポリマー量を制御するためのガス条件、または、低堆積ステップ時の被加工試料の裏面に供給されるヘリウム圧力を制御すると良い。
図８は本実施例を実現するためのエッチング装置の概略図である。真空容器５，エッチングガスを導入するガス導入管６，ガス流量計９を有し、被加工試料８を静電チャック部１１を有した下部電極７に載置してエッチング処理を行う。下部電極７には、整合器１２を介して高周波バイアス電源１３が接続されている。また、プラズマからの発光をモニタするための発光分光計測系が具備されている。発光分光計測系は光ファイバー１４，モノクロメータ１５，光電子増倍管１６，データサンプリングを行う計測用パソコン１７から成っている。光電子増倍管１６の代わりにＣＣＤカメラを用いて複数の波長の光を同時に計測する構成でも良い。一方、エッチング条件を制御する制御用パソコン１９と計測用パソコン１７の間には、計測用パソコンから出力される計測値によってエッチング条件の自動変更を指示するためのデータベース用パソコン１８がある。データベースには予め対象とする発光強度若しくは発光強度比とそれに対応した低堆積ステップ条件の制御指針が格納されている。ウエハの処理を重ねるに従ってＣ2発光強度もしくはＣ2／Ｏ比が増大していく傾向にある場合、次に処理を実施するウエハでの低堆積ステップ条件に変更を施す。具体的には、（１）低堆積ステップ時間の延長、（２）ガス条件の変更（高Ａｒ流量化、もしくは低Ｃ4Ｆ6流量化、もしくは、高Ｏ2流量化）、（３）裏面Ｈｅ圧力の低圧力化、もしくはプラズマ着火後に裏面Ｈｅを供給するまでの時間を遅らせる、などが挙げられる。これらの制御指針はあらかじめ実験にて規則性を求めておいても良いし、シミュレーションにより自動的に生成することでも構わない。さらに、このデータベース用パソコン
１８には、楕円パターン形状（楕円率）に応じた上記の低堆積ステップ条件を格納しておくことも可能である。
次に具体的な流れを示す。予め楕円パターン形状情報を入力することで、データベース用パソコン１８より、最適な低堆積ステップ条件が提示され、それに従いまず１枚目のウエハ処理を開始する。但し、あくまでも条件提示であり、それに従う必要はない。その場合は別途決めた条件を適用する。常に発光分光計測系にてプラズマの発光状態はモニタされており、メインエッチングのステップに入ってからある決められた時間ｔ１での発光強度比（Ｒ１＿１）と、メインエッチングのステップが終了する付近のある決められた時間ｔ２での発光強度比（Ｒ１＿２）をモニタする。また１枚目と同様の条件にて処理された２枚目のウエハからｔ１，ｔ２での発光強度比（Ｒ２＿１，Ｒ２＿２）をモニタする。これら４つのデータの比較から、３枚目のＲ３＿１を予測し、その予想値が予め設定しておいた許容値から逸脱すると考えられる場合、３枚目で用いる低堆積ステップ条件を決定する。ここでは、前のウエハまでの発光データから次に処理するウエハの発光データを予測し処理条件を決定する方法を示したが、実際にエッチングを開始した時点での発光データからリアルタイムにガス条件などの処理条件を変更することでも同様の効果が得られる。また、ウエハ処理間に実施するクリーニング条件及びその時間を適宜変更することでも構わない。その際、ダミーウエハを用いても、用いずにウエハレスで実施しても本実施例の効果に問題はない。さらにここまでは、発光状態の変遷に伴いエッチング初期の低堆積ステップ条件の変更のみを対象としたが、同様に低堆積ステップ後に実施するメインエッチングステップ条件の変更を行うことで、より高精度且つ高安定なプロセスが実現できる。
本実施例では、実施例１と実施例２で説明したエッチング初期の過剰堆積を抑制するための低堆積ステップを導入する際に、ウエハを電極に静電吸着するために印加する直流電源電圧の印加方法及び電圧，電流のモニタ方法について説明する。既に実施例１で説明したように、低堆積ステップとメインエッチングステップでは真空容器内に導入するガス流量が大きく異なる。従って、プラズマ密度がステップ間で大きく変化し、且つ本プロセスではウエハバイアスが高いために、ウエハにかかるＶｐｐも大きく変動する。図３（ｂ）に示したが、低堆積ステップではＡｒ流量が多く、且つＣ4Ｆ6とＯ2 流量が少ないために、プラズマ密度が高くＶｐｐは２.１ｋＶ であった。しかし、メインエッチングステップではプラズマ密度が低くなりＶｐｐは２.５ｋＶ と急激に増大した。ウエハバイアス電力により発生する電圧ピーク値振幅をＶｐｐとすると、ウエハにはアース電位に対し最大
Ｖｐｐ／２分の沈み込み電圧Ｖｄｃが発生する。一方、静電チャック部のＡｌなどで形成された基材にはＶｐｐとＶESC が印加されるため、ウエハと静電チャック部基材の間にある溶射膜部には、最大Ｖｐｐ／２＋ＶESC の直流電圧が掛かることになる。また、吸着に必要以上の電圧を印加すると裏面ヘリウムを供給する孔部で異常放電が発生する。本実施例で使用している静電チャックでは、吸着に必要な電圧が４００Ｖ、異常放電発生電圧が１２００Ｖであるため、Ｖｐｐ／２＋ＶESC の設定電圧を８００Ｖとした。従って、低堆積ステップではＶｐｐが２.１ｋＶ であるため、Ｖｄｃは最大−１０５０Ｖとなり、吸着用直流電圧を−２５０Ｖと設定した。また、メインエッチングステップではＶｐｐが2.5ｋＶであるためＶｄｃは最大−１２５０ＶでＶESC は−４５０Ｖと設定した。しかしながら、以上のようにＶESC を設定してもステップが切替わるタイミングでは、ウエハバイアスなどの整合器の追随変動，真空容器の圧力変動，吸着用直流電圧出力変動などにより、過剰なＶｐｐ／２＋ＶESC 値がウエハと静電チャック部の間に発生し、裏面ヘリウムを供給する孔部で異常放電が発生する可能性がある。本実施例では、図１１のシーケンスに示すように低堆積ステップとメインエッチングステップの間に補間ステップを導入した。補間ステップにおいて、低堆積ステップとメインエッチングステップで設定されるガス流量、または、高周波電力、または、真空容器内のガス圧力の差を補間（例えば、直線的に）することで、急激なプラズマ変動を抑制でき、異常放電マージンが確保できた。なお、ここではその時間を３秒間としたが、その最適値は必ずしも３秒とは限らない。また、図
１１のように補間ステップを入れない場合でも、異常放電を直流電圧や静電チャックに流れている直流電流値を常にモニタしておき、異常が発生した場合には警告を発して処理を中断することで、エッチング装置へのダメージの軽減および製品ウエハへのダメージ最小化に貢献できる。
堆積量と楕円率の関係。 短径側のトップＣＤに対するボトムＣＤの比率と楕円率の関係。 従来シーケンスと低堆積シーケンス。 楕円パターン加工形状の短径側断面模式図。 トップＣＤと楕円率の処理時間依存性。 エッチング定常状態でのＣＦ堆積膜厚とフロロカーボンガスのＣ／Ｆ比の関係。 放電開始からの時間と発光強度比（Ｃ2／Ｏ比）の関係。 本発明の実施例２を実現するためのエッチング装置の概略図。 放射温度計部の拡大図。 楕円パターン加工の断面模式図。 補間ステップを導入した際のシーケンス。
符号の説明
１ レジスト
２ シリコン酸化膜
３ シリコン窒化膜
４ フロロカーボン堆積膜
５ 真空容器
６ ガス導入管
７ 下部電極
８ 被加工試料
９ ガス流量計
１０ 誘電体
１１ 静電チャック部
１２ 整合器
１３ 高周波バイアス電源
１４ 光ファイバー
１５ モノクロメータ
１６ 光電子増倍管
１７ 計測用パソコン
１８ データベース用パソコン
１９ 制御用パソコン
２０ 放射温度計
２１ 細管

Claims (11)

  1. 楕円パターンマスクが形成された被加工試料をフロロカーボンガスを用いて処理する、絶縁膜ドライエッチング方法において、
    エッチングステップをエッチング開始から第１のステップと第２のステップに分割し、前記第１のステップは、エッチング中のポリマー量を前記第２のステップよりも少なく設定するとともに、前記第１のステップ時間を、前記楕円パターンの楕円率（短径寸法に対する長径寸法の比率）に応じて制御することを特徴とする絶縁膜ドライエッチング方法。
  2. 請求項１に記載の絶縁膜ドライエッチング方法において、
    複数の被加工試料を処理する場合、先に処理される被加工試料のプラズマ中のラジカル量をモニタし、前記モニタした結果に応じて、後に処理する被加工試料の前記第１のステップのステップ時間を制御することを特徴とする絶縁膜ドライエッチング方法。
  3. 楕円パターンマスクが形成された被加工試料をフロロカーボンガスを用いて処理する、絶縁膜ドライエッチング方法において、
    エッチングステップをエッチング開始から第１のステップと第２のステップに分割し、前記第１のステップは、エッチング中のポリマー量を前記第２のステップよりも少なく設定し、更に、前記ポリマー量を前記楕円パターンの楕円率（短径寸法に対する長径寸法の比率）に応じて制御することを特徴とする絶縁膜ドライエッチング方法。
  4. 請求項３に記載の絶縁膜ドライエッチング方法において、
    前記第１のステップでは、真空容器内に供給するＣｘＦｙガス（ｘ＝１，２，３，４，５，６、ｙ＝４，５，６，８）の流量を前記第２のステップよりも小さく設定することを特徴とする絶縁膜ドライエッチング方法。
  5. 請求項３に記載の絶縁膜ドライエッチング方法において、
    前記第１のステップでは、前記第２のステップで用いられるＣｘＦｙガス（ｘ＝１，２，３，４，５，６、ｙ＝４，５，６，８）よりも低Ｃ／Ｆ比のガスを導入することを特徴とする絶縁膜ドライエッチング方法。
  6. 請求項３に記載の絶縁膜ドライエッチング方法において、
    前記第１のステップでは、希ガスからなる希釈ガス、または、酸素ガス、または、窒素ガスの流量を前記第２のステップよりも多く設定することを特徴とするドライエッチング方法。
  7. 請求項３に記載の絶縁膜ドライエッチング方法において、
    複数の被加工試料を処理する場合、先に処理される被加工試料のプラズマ中のラジカル量をモニタし、前記モニタした結果に応じて、後に処理する被加工試料の前記第１のステップのガス条件を制御することを特徴とする絶縁膜ドライエッチング方法。
  8. 請求項３に記載の絶縁膜ドライエッチング方法において、
    前記第１のステップと前記第２のステップとの間に、前記第１のステップ及び前記第２のステップとは異なる第３のステップを導入し、前記第３のステップは、前記第１のステップと前記第２のステップで設定されるガス流量、または、高周波電力、または、真空容器内のガス圧力の差を補間するステップであることを特徴とする絶縁膜ドライエッチング方法。
  9. 楕円パターンマスクが形成された被加工試料をフロロカーボンガスを用いて処理する、絶縁膜ドライエッチング方法において、
    エッチングステップをエッチング開始から第１のステップと第２のステップに分割し、前記第１のステップにおける前記被加工試料の裏面に供給されるガス圧力を、前記楕円パターンの楕円率（短径寸法に対する長径寸法の比率）に応じて制御することを特徴とする絶縁膜ドライエッチング方法。
  10. 請求項９に記載の絶縁膜ドライエッチング方法において、
    前記被加工試料の表面温度をモニタし、前記モニタ値が所望の範囲内となるように、前記被加工試料の裏面に供給されるガス圧力を制御することを特徴とするドライエッチング方法。
  11. 請求項９に記載の絶縁膜ドライエッチング方法において、
    複数の被加工試料を処理する場合、先に処理される被加工試料のプラズマ中のラジカル量をモニタし、前記モニタした結果に対応して、後に処理する被加工試料の前記第１のステップの前記被加工試料の裏面に供給されるヘリウム圧力を制御することを特徴とする絶縁膜ドライエッチング方法。

JP2006272402A 2006-10-04 2006-10-04 絶縁膜ドライエッチング方法 Expired - Fee Related JP4922718B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006272402A JP4922718B2 (ja) 2006-10-04 2006-10-04 絶縁膜ドライエッチング方法
TW096101784A TW200818301A (en) 2006-10-04 2007-01-17 Dry etching method of insulating film
KR1020070008370A KR100801253B1 (ko) 2006-10-04 2007-01-26 절연막 드라이 에칭방법
US11/668,057 US7585776B2 (en) 2006-10-04 2007-01-29 Dry etching method of insulating film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006272402A JP4922718B2 (ja) 2006-10-04 2006-10-04 絶縁膜ドライエッチング方法

Publications (2)

Publication Number Publication Date
JP2008091736A true JP2008091736A (ja) 2008-04-17
JP4922718B2 JP4922718B2 (ja) 2012-04-25

Family

ID=39275278

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006272402A Expired - Fee Related JP4922718B2 (ja) 2006-10-04 2006-10-04 絶縁膜ドライエッチング方法

Country Status (4)

Country Link
US (1) US7585776B2 (ja)
JP (1) JP4922718B2 (ja)
KR (1) KR100801253B1 (ja)
TW (1) TW200818301A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010010236A (ja) * 2008-06-25 2010-01-14 Hitachi High-Technologies Corp プラズマ処理装置及びプラズマ処理方法
JP2012195576A (ja) * 2011-02-28 2012-10-11 Tokyo Electron Ltd プラズマエッチング方法及び半導体装置の製造方法並びにコンピュータ記憶媒体
KR20180099565A (ko) * 2017-02-28 2018-09-05 도쿄엘렉트론가부시키가이샤 처리 방법 및 플라즈마 처리 장치
JP2019096785A (ja) * 2017-11-24 2019-06-20 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP2020141033A (ja) * 2019-02-27 2020-09-03 東京エレクトロン株式会社 堆積処理方法及びプラズマ処理装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008244144A (ja) * 2007-03-27 2008-10-09 Toshiba Corp 半導体装置の製造方法
JP2010272758A (ja) * 2009-05-22 2010-12-02 Hitachi High-Technologies Corp 被エッチング材のプラズマエッチング方法
KR102411668B1 (ko) * 2016-03-17 2022-06-20 니폰 제온 가부시키가이샤 플라즈마 에칭 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110647A (ja) * 2000-09-29 2002-04-12 Hitachi Ltd 半導体集積回路装置の製造方法
JP2006041470A (ja) * 2004-06-23 2006-02-09 Hitachi High-Technologies Corp ドライエッチング方法およびその装置
JP2007294943A (ja) * 2006-03-30 2007-11-08 Tokyo Electron Ltd 半導体装置の製造方法、エッチング装置及び記憶媒体
JP2008085092A (ja) * 2006-09-28 2008-04-10 Elpida Memory Inc 半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09146259A (ja) * 1995-08-29 1997-06-06 Ricoh Opt Ind Co Ltd グラデーションマスクとその製造方法およびグラデーションマスクを用いた特殊表面形状の創成方法
JPH11307512A (ja) * 1998-04-23 1999-11-05 Sony Corp エッチング方法
US6214496B1 (en) * 1999-03-29 2001-04-10 Infineon Technologies North America Corp. Method for reducing corner rounding in mask fabrication utilizing elliptical energy beam
JP5057616B2 (ja) * 2001-06-29 2012-10-24 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4729884B2 (ja) * 2003-09-08 2011-07-20 東京エレクトロン株式会社 プラズマエッチング方法
KR20050106865A (ko) * 2004-05-06 2005-11-11 주식회사 하이닉스반도체 반도체소자의 스토리지노드콘택 형성 방법
JP2006120832A (ja) * 2004-10-21 2006-05-11 Elpida Memory Inc 半導体装置及びその製造方法
US8070972B2 (en) * 2006-03-30 2011-12-06 Tokyo Electron Limited Etching method and etching apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110647A (ja) * 2000-09-29 2002-04-12 Hitachi Ltd 半導体集積回路装置の製造方法
JP2006041470A (ja) * 2004-06-23 2006-02-09 Hitachi High-Technologies Corp ドライエッチング方法およびその装置
JP2007294943A (ja) * 2006-03-30 2007-11-08 Tokyo Electron Ltd 半導体装置の製造方法、エッチング装置及び記憶媒体
JP2008085092A (ja) * 2006-09-28 2008-04-10 Elpida Memory Inc 半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010010236A (ja) * 2008-06-25 2010-01-14 Hitachi High-Technologies Corp プラズマ処理装置及びプラズマ処理方法
JP2012195576A (ja) * 2011-02-28 2012-10-11 Tokyo Electron Ltd プラズマエッチング方法及び半導体装置の製造方法並びにコンピュータ記憶媒体
KR20180099565A (ko) * 2017-02-28 2018-09-05 도쿄엘렉트론가부시키가이샤 처리 방법 및 플라즈마 처리 장치
KR102535095B1 (ko) 2017-02-28 2023-05-19 도쿄엘렉트론가부시키가이샤 처리 방법 및 플라즈마 처리 장치
JP2019096785A (ja) * 2017-11-24 2019-06-20 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP2020141033A (ja) * 2019-02-27 2020-09-03 東京エレクトロン株式会社 堆積処理方法及びプラズマ処理装置

Also Published As

Publication number Publication date
KR100801253B1 (ko) 2008-02-04
US7585776B2 (en) 2009-09-08
TWI328256B (ja) 2010-08-01
US20080085605A1 (en) 2008-04-10
TW200818301A (en) 2008-04-16
JP4922718B2 (ja) 2012-04-25

Similar Documents

Publication Publication Date Title
JP4922718B2 (ja) 絶縁膜ドライエッチング方法
US6372655B2 (en) Two etchant etch method
US9269587B2 (en) Methods for etching materials using synchronized RF pulses
US7344993B2 (en) Low-pressure removal of photoresist and etch residue
US20120208369A1 (en) Method of Etching Features in Silicon Nitride Films
US5827437A (en) Multi-step metallization etch
US9257301B2 (en) Method of etching silicon oxide film
US20080020583A1 (en) Plasma etching method and computer-readable storage medium
JP4911936B2 (ja) プラズマアッシング方法
KR101718170B1 (ko) 기판 처리 방법
JP4558296B2 (ja) プラズマアッシング方法
JP2011049360A (ja) プラズマエッチング方法
US7964511B2 (en) Plasma ashing method
US6787475B2 (en) Flash step preparatory to dielectric etch
JP2007250873A (ja) プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
US20200126801A1 (en) Etching method and plasma processing apparatus
US10651077B2 (en) Etching method
WO2004097909A2 (en) Method and apparatus for deep trench silicon etch
KR100542665B1 (ko) 기판 에칭시 마이크로로딩을 개선시키는 방법 및 장치
JP2007214588A (ja) 半導体装置の製造方法
JP2020077753A (ja) 処理方法及び基板処理装置
US10811275B2 (en) Plasma etching method and plasma etching apparatus
US5904862A (en) Methods for etching borophosphosilicate glass
JP2011023766A (ja) ドライエッチング方法およびその装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090914

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120206

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150210

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees