KR101718170B1 - 기판 처리 방법 - Google Patents

기판 처리 방법 Download PDF

Info

Publication number
KR101718170B1
KR101718170B1 KR1020110026405A KR20110026405A KR101718170B1 KR 101718170 B1 KR101718170 B1 KR 101718170B1 KR 1020110026405 A KR1020110026405 A KR 1020110026405A KR 20110026405 A KR20110026405 A KR 20110026405A KR 101718170 B1 KR101718170 B1 KR 101718170B1
Authority
KR
South Korea
Prior art keywords
mask layer
film
gas
etching
excitation power
Prior art date
Application number
KR1020110026405A
Other languages
English (en)
Other versions
KR20110108287A (ko
Inventor
아키라 나카가와
유스케 오카자키
요시노부 하야카와
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20110108287A publication Critical patent/KR20110108287A/ko
Application granted granted Critical
Publication of KR101718170B1 publication Critical patent/KR101718170B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

보잉 형상의 발생을 방지하여 마스크층에 양호한 수직 가공 형상의 홀을 형성하고, 또한 마스크층으로서의 잔막량을 확보할 수 있는 기판 처리 방법을 제공한다.
처리 대상층 위에 마스크층(52) 및 중간층(54)이 적층된 웨이퍼(W)를, 챔버(11)에 수용하고, 챔버(11) 내에서 처리 가스의 플라즈마를 발생시키며, 이 플라즈마를 이용하여 웨이퍼(W)에 에칭 처리를 실시하고, 중간층(54) 및 마스크층(52)을 개재시켜 처리 대상층에 패턴 형상을 형성하는 기판 처리 방법에 있어서, 처리 압력을 5 mTorr(9.31×10-1 ㎩) 이하, 웨이퍼(W)의 온도를 -10℃∼-20℃로 하며, 또한 플라즈마를 발생시키기 위한 여기 전력을 500 W로 하여 마스크층(52)을 에칭한다.

Description

기판 처리 방법{SUBSTRATE PROCESSING METHOD}
본 발명은 마스크층으로서 비정질 카본층을 구비한 기판에 패턴 형상을 형성하는 기판 처리 방법에 관한 것이다.
실리콘 기재 위에 산화막, 유기막으로 이루어지는 하층 레지스트막, 반사 방지막(BARC막) 등이 적층된 반도체 디바이스용의 웨이퍼가 알려져 있다. 여기서, 하층 레지스트막은 산화막을 에칭할 때의 마스크층으로서 기능한다.
최근, 반도체 디바이스의 소형화가 진행되는 과정에 있어서, 웨이퍼의 표면에서의 회로 패턴을 보다 미세하게 형성하기 위해, 홀과 홀의 사이가 좁은 협소 피치 구조가 적용되게 되었다. 이러한 협소 피치 구조의 회로 패턴을 형성하기 위해서는, 반도체 디바이스의 제조 과정에 있어서, 유기막으로 이루어지는 하층 레지스트막(이하,「마스크층」이라고 함)에 있어서의 패턴의 최소 치수를 작게하며, 작은 치수의 개구부(홀)를 처리 대상막인 산화막에 정확하게 전사할 필요가 있다.
이러한 마스크층으로서 기능하는 비정질 카본막(이하,「ACL막」이라고 함)을 구비한 웨이퍼를 처리 대상으로 하는 기판 처리 방법에 있어서, 최근, ACL막을 높은 에칭률로, 또한 높은 선택비로 에칭하기 위한 기술이 제안되어 있다(예컨대, 특허문헌 1 참조).
일본 특허 공개 제2007-180358호 공보
그러나, 상기 종래 기술에서는, 마스크층에 있어서의 홀의 단면의 일부를 확대하는 보잉의 발생을 방지하는 것에 대해서 아무런 대책이 이루어져 있지 않고, 마스크층인 ACL막의 홀 형상이 보잉 형상이 되며, 이에 따라 ACL막의 잔막량이 불충분하게 되고, 인접하는 홀 사이의 ALC막이 쓰러져 홀의 개구부가 막혀 버리며, 결과적으로 처리 대상막인 산화막을 에칭할 수 없는 사태를 초래한다고 하는 문제가 있다.
본 발명의 목적은, 홀의 단면의 일부를 확대하는 보잉 형상의 발생을 방지하여 마스크층에 양호한 수직 가공 형상의 홀을 형성하고, 또한 마스크층으로서의 충분한 잔막량을 확보할 수 있는 기판 처리 방법을 제공하는 것에 있다.
상기 목적을 달성하기 위해, 청구항 1에 기재된 기판 처리 방법은, 처리 대상층 위에 마스크층 및 중간층이 적층된 기판을, 처리 공간 내에 수용하고, 상기 처리 공간 내에서 처리 가스의 플라즈마를 발생시키며, 상기 플라즈마를 이용하여 상기 기판에 에칭 처리를 실시하고, 상기 중간층 및 상기 마스크층을 개재시켜 상기 처리 대상층에 패턴 형상을 형성하는 기판 처리 방법에 있어서, 상기 처리 공간 내의 압력을 7 mTorr(9.31×10-1 ㎩) 이하, 상기 기판의 온도를 0℃ 이하로 하여 상기 마스크층을 에칭하는 마스크층 에칭 단계를 갖는 것을 특징으로 한다.
청구항 2에 기재된 기판 처리 방법은, 청구항 1에 기재된 기판 처리 방법에 있어서, 상기 플라즈마를 발생시키기 위한 여기 전력을 450 W∼800 W로 하는 것을 특징으로 한다.
청구항 3에 기재된 기판 처리 방법은, 청구항 1 또는 2에 기재된 기판 처리 방법에 있어서, 상기 처리 공간 내의 압력이 5 mTorr(6.65×10-1 ㎩) 이하인 것을 특징으로 한다.
청구항 4에 기재된 기판 처리 방법은, 청구항 1 내지 3 중 어느 한 항에 기재된 기판 처리 방법에 있어서, 상기 기판의 온도가 -10℃∼-20℃인 것을 특징으로 한다.
청구항 5에 기재된 기판 처리 방법은, 청구항 2 내지 4 중 어느 한 항에 기재된 기판 처리 방법에 있어서, 상기 여기 전력이 450 W∼550 W인 것을 특징으로 한다.
청구항 6에 기재된 기판 처리 방법은, 청구항 2 내지 5 중 어느 한 항에 기재된 기판 처리 방법에 있어서, 상기 플라즈마를 상기 기판에 인입하는 바이어스 전력을 0 W로 하는 것을 특징으로 한다.
상기 목적을 달성하기 위해, 청구항 7에 기재된 기판 처리 방법은, 처리 대상층 위에 마스크층 및 중간층이 적층된 기판을, 상부 전극과 하부 전극의 사이에 형성된 처리 공간 내에 수용하고, 상기 처리 공간 내에서 처리 가스의 플라즈마를 발생시키며, 상기 플라즈마를 이용하여 상기 기판에 에칭 처리를 실시하고, 상기 중간층 및 상기 마스크층을 개재시켜 상기 처리 대상층에 패턴 형상을 형성하는 기판 처리 방법에 있어서, 상기 처리 공간 내의 압력을 7 mTorr(9.31×10-1 ㎩) 이하, 상기 플라즈마를 발생시키기 위한 여기 전력을 450 W∼800 W로 하며, 상기 상부 전극에 -150∼-600 v의 직류 전압을 인가하여 상기 마스크층을 에칭하는 제1 에칭 단계와, 상기 처리 공간 내의 압력을 7 mTorr(9.31×10-1 ㎩) 이하, 상기 여기 전력을 450 W∼800 W로 하고, 상기 상부 전극에 인가하는 직류 전압을 0 V로 하여 상기 마스크층을 에칭하는 제2 에칭 단계를 포함한 마스크층 에칭 단계를 갖는 것을 특징으로 한다.
청구항 8에 기재된 기판 처리 방법은, 청구항 7에 기재된 기판 처리 방법에 있어서, 상기 제1 및 제2 에칭 단계에서의 처리 공간 내의 압력이, 각각 5 mTorr(6.65×10-1 ㎩) 이하인 것을 특징으로 한다.
청구항 9에 기재된 기판 처리 방법은, 청구항 7 또는 8에 기재된 기판 처리 방법에 있어서, 상기 제1 및 제2 에칭 단계에서의 상기 여기 전력이, 각각 450 W∼550 W인 것을 특징으로 한다.
상기 목적을 달성하기 위해, 청구항 10에 기재된 기판 처리 방법은, 처리 대상층 위에 마스크층 및 중간층이 적층된 기판을, 처리 공간 내에 수용하고, 상기 처리 공간 내에서 처리 가스의 플라즈마를 발생시키며, 상기 플라즈마를 이용하여 상기 기판에 에칭 처리를 실시하고, 상기 중간층 및 상기 마스크층을 개재시켜 상기 처리 대상층에 패턴 형상을 형성하는 기판 처리 방법에 있어서, 상기 처리 공간 내의 압력을 7 mTorr(9.31×10-1 ㎩) 이하로 하며, 상기 플라즈마를 발생시키기 위한 제1 여기 전력을 인가하여 상기 마스크층을 에칭하는 제3 에칭 단계와, 상기 처리 공간 내의 압력을 7 mTorr(9.31×10-1 ㎩) 이하로 하고, 상기 제1 여기 전력보다도 작은 제2 여기 전력을 인가하여 상기 마스크층을 에칭하는 제4 에칭 단계를 포함한 마스크층 에칭 단계를 갖는 것을 특징으로 한다.
청구항 11에 기재된 기판 처리 방법은, 청구항 10에 기재된 기판 처리 방법에 있어서, 상기 제1 여기 전력 및 상기 제2 여기 전력이, 각각 2100 W∼1900 W, 1600 W∼1400 W인 것을 특징으로 한다.
청구항 12에 기재된 기판 처리 방법은, 청구항 10 또는 11에 기재된 기판 처리 방법에 있어서, 상기 마스크층 에칭 단계는, 상기 처리 공간 내의 압력을 7 mTorr(9.31×10-1 ㎩) 이하로 하며, 상기 제2 여기 전력보다도 작은 제3 여기 전력을 인가하여 상기 마스크층을 에칭하는 제5 에칭 단계를 더 갖는 것을 특징으로 한다.
청구항 13에 기재된 기판 처리 방법은, 청구항 12에 기재된 기판 처리 방법에 있어서, 상기 제3 여기 전력이 1100 W∼900 W인 것을 특징으로 한다.
청구항 14에 기재된 기판 처리 방법은, 청구항 10 내지 13 중 어느 한 항에 기재된 기판 처리 방법에 있어서, 상기 처리 공간 내의 압력이, 각각 5 mTorr(6.65×10-1 ㎩) 이하인 것을 특징으로 한다.
청구항 15에 기재된 기판 처리 방법은, 청구항 1 내지 14 중 어느 한 항에 기재된 기판 처리 방법에 있어서, 상기 마스크층이 비정질 카본막인 것을 특징으로 한다.
청구항 16에 기재된 기판 처리 방법은, 청구항 1 내지 15 중 어느 한 항에 기재된 기판 처리 방법에 있어서, 상기 처리 가스가 산소(O2) 가스 및 COS 가스를 포함하는 혼합 가스인 것을 특징으로 한다.
청구항 17에 기재된 기판 처리 방법은, 청구항 16에 기재된 기판 처리 방법에 있어서, 상기 혼합 가스에 대한 상기 COS 가스의 비율이 4.8∼9.1 체적％인 것을 특징으로 한다.
본 발명에 따르면, 단면의 일부를 확대하는 보잉 형상의 발생을 방지하여 마스크층에 양호한 수직 가공 형상의 홀을 형성하고, 또한 마스크층으로서의 충분한 잔막량을 확보할 수 있다.
도 1은 본 실시형태에 따른 기판 처리 방법이 적용되는 기판 처리 장치의 개략 구성을 도시하는 단면도이다.
도 2는 도 1의 기판 처리 장치에 있어서 플라즈마 처리가 실시되는 반도체 웨이퍼의 구성을 개략적으로 도시하는 단면도이다.
도 3은 본 발명의 제1 실시형태에 따른 기판 처리 방법을 도시하는 공정도이다.
도 4는 본 발명의 제1 실시형태에 따른 기판 처리 방법을 도시하는 공정도이다.
도 5는 본 발명의 제1 실시형태에 있어서의 ACL막에 형성된 개구부 단면을 도시하는 모식도이다.
이하, 본 발명의 실시형태에 대해서 도면을 참조하면서 상세하게 설명한다.
도 1은 본 발명에 따른 기판 처리 방법이 적용되는 기판 처리 장치의 개략 구성을 도시하는 단면도이다. 이 기판 처리 장치는, 반도체 웨이퍼(이하, 단순히「웨이퍼」라고 함)에 미리 결정된 플라즈마 에칭 처리를 실시하는 것이다.
도 1에 있어서, 기판 처리 장치(10)는, 웨이퍼(W)를 수용하는 챔버(11)를 가지고, 챔버(11) 내에는 웨이퍼(W)를 배치하는 원주형의 서셉터(12)가 배치되어 있다. 챔버(11)의 내측벽과 서셉터(12)의 측면에 의해 측방 배기로(13)가 형성된다. 측방 배기로(13)의 도중에는 배기 플레이트(14)가 배치되어 있다.
배기 플레이트(14)는 다수의 관통 구멍을 갖는 판형 부재이며, 챔버(11)의 내부를 상부와 하부로 구획하는 구획판으로서 기능한다. 배기 플레이트(14)에 의해 구획된 챔버(11) 내부의 상부(이하,「처리실」이라고 함)(15)에는, 후술하는 바와 같이 플라즈마가 발생한다. 또한, 챔버(11) 내부의 하부(이하,「배기실(매니폴드)」이라고 함)(16)에는 챔버(11) 내의 가스를 배출하는 배기관(17)이 접속되어 있다. 배기 플레이트(14)는 처리실(15)에 발생하는 플라즈마를 포착하여, 또는 반사하여 매니폴드(16)에의 누설을 방지한다.
배기관(17)에는, TMP(Turbo Molecular Pump) 및 DP(Dry Pump)(모두 도시 생략)가 접속되고, 이들 펌프는 챔버(11) 내를 진공 상태로 하여 미리 정해진 압력까지 감압한다. 또한, 챔버(11) 내의 압력은 APC 밸브(도시 생략)에 의해 제어된다.
챔버(11) 내의 서셉터(12)에는 제1 고주파 전원(18)이 제1 정합기(19)를 개재시켜 접속되고, 또한 제2 고주파 전원(20)이 제2 정합기(21)를 개재시켜 접속되어 있으며, 제1 고주파 전원(18)은 비교적 낮은 주파수, 예컨대, 3 ㎒의 바이어스용의 고주파 전력을 서셉터(12)에 인가하고, 제2 고주파 전원(20)은 비교적 높은 고주파, 예컨대 40 ㎒의 플라즈마 생성용의 고주파 전력을 서셉터(12)에 인가한다. 이에 따라, 서셉터(12)는 전극으로서 기능한다. 또한, 제1 정합기(19) 및 제2 정합기(21)는, 서셉터(12)로부터의 고주파 전력의 반사를 저감하여 고주파 전력의 서셉터(12)에의 인가 효율을 최대로 한다.
서셉터(12)의 상부에는, 정전 전극판(22)을 내부에 갖는 정전 척(23)이 배치되어 있다. 정전 척(23)은 단차를 가지고, 세라믹스로 구성되어 있다.
정전 전극판(22)에는 직류 전원(24)이 접속되어 있고, 정전 전극판(22)에 플러스의 직류 전압이 인가되면, 웨이퍼(W)에서의 정전 척(23)측의 면(이하,「이면」이라고 함)에는 마이너스 전위가 발생하여 정전 전극판(22) 및 웨이퍼(W)의 이면 사이에 전계가 생기며, 이 전계에 기인하는 쿨롱력 또는 죤슨·라베크력(Johnsen-Rahbeck force)에 의해, 웨이퍼(W)는 정전 척(23)에 흡착 유지된다.
또한, 정전 척(23)에는, 흡착 유지된 웨이퍼(W)를 둘러싸도록, 포커스링(25)이 정전 척(23)의 단차에 있어서의 수평부에 배치된다. 포커스링(25)은 예컨대, 탄화규소(SiC)에 의해 구성된다.
서셉터(12)의 내부에는, 예컨대, 원주 방향으로 연장하는 환형의 냉매 유로(26)가 마련되어 있다. 냉매 유로(26)에는, 칠러 유닛(도시 생략)으로부터 냉매용 배관(27)을 통해 저온의 냉매, 예컨대, 냉각수나 갈덴(등록 상표)이 순환 공급된다. 냉매에 의해 냉각된 서셉터(12)는 정전척(ESC)(23)을 통해 웨이퍼(W) 및 포커스링(25)을 냉각한다.
정전 척(23)에 있어서의 웨이퍼(W)가 흡착 유지되어 있는 부분(이하, 「흡착면」이라고 함)에는, 복수의 열전도 가스 공급 구멍(28)이 개구되어 있다. 열전도 가스 공급 구멍(28)은, 열전도 가스 공급 라인(29)을 통해 열전도 가스 공급부(도시 생략)에 접속되고, 열전도 가스 공급부는 열전도 가스로서의 He(헬륨) 가스를, 열전도 가스 공급 구멍(28)을 통해 흡착면 및 웨이퍼(W)의 이면의 간극에 공급한다. 흡착면 및 웨이퍼(W)의 이면의 간극에 공급된 He 가스는 웨이퍼(W)의 열을 정전 척(23)에 효과적으로 전달한다.
챔버(11)의 천장부에는, 서셉터(12)와 처리실(15)의 처리 공간(S)을 개재시켜 대향하도록 샤워 헤드(30)가 배치되어 있다. 샤워 헤드(30)는, 상부 전극판(31)과, 이 상부 전극판(31)을 착탈 가능하게 매다는 쿨링 플레이트(32)와, 쿨링 플레이트(32)를 덮는 덮개(33)를 갖는다. 상부 전극판(31)은 두께 방향으로 관통하는 다수의 가스 구멍(34)을 갖는 원판형 부재로 이루어지고, 반도체인 SiC에 의해 구성된다. 또한, 쿨링 플레이트(32)의 내부에는 버퍼실(35)이 마련되고, 버퍼실(35)에는 가스 도입관(36)이 접속되어 있다.
또한, 샤워 헤드(30)의 상부 전극판(31)에는 직류 전원(37)이 접속되어 있고, 상부 전극판(31)에 마이너스의 직류 전압이 인가된다. 이때, 상부 전극판(31)은 2차 전자를 방출하여 처리실(15) 내부에 있어서의 웨이퍼(W) 위에 있어서 전자 밀도가 저하하는 것을 방지한다. 방출된 2차 전자는, 웨이퍼(W) 위로부터 측방 배기로(13)에 있어서 서셉터(12)의 측면을 둘러싸도록 마련된 반도체인 탄화규소(SiC)나 규소(Si)에 의해 구성되는 접지 전극(그랜드링)(38)에 흐른다.
이러한 구성의 기판 처리 장치(10)에서는, 처리 가스 도입관(36)으로부터 버퍼실(35)에 공급된 처리 가스가 상부 전극판(31)의 가스 구멍(34)을 통해 처리실(15) 내부에 도입되고, 도입된 처리 가스는, 제2 고주파 전원(20)으로부터 서셉터(12)를 통해 처리실(15) 내부에 인가된 플라즈마 생성용의 고주파 전력에 의해 여기되어 플라즈마가 된다. 플라즈마 내의 이온은, 제1 고주파 전원(18)이 서셉터(12)에 인가하는 바이어스용의 고주파 전원에 의해 웨이퍼(W)를 향하여 인입되고, 웨이퍼(W)에 플라즈마 에칭 처리를 실시한다.
도 2는 도 1의 기판 처리 장치에 있어서 플라즈마 처리가 실시되는 반도체 웨이퍼의 구성을 개략적으로 도시하는 단면도이다.
도 2에 있어서, 웨이퍼(W)는 실리콘 기재(50)의 표면에 형성된 산화막(51)과, 상기 산화막(51) 위에 순차 적층된 ACL막(52)(비정질 카본막), SiON막(하드 마스크막)(53), 반사 방지막(BARC막)(54), 및 포토레지스트막(55)을 갖는다.
실리콘 기재(50)는, 실리콘으로 이루어지는 원반형의 박판이며, 예컨대 열산화 처리 등이 실시되어 표면에 산화(Si02)막(51)이 형성되고, 산화막(51) 위에 ACL막(52)이 형성된다. ACL막(52)은 마스크막이며, 하층 레지스트막으로서 기능한다. ACL막(52) 위에, CVD 처리 또는 PVD 처리 등이 실시되어 표면에 SiON막(53)이 형성되고, 상기 SiON막(53) 위에, 예컨대 도포 처리에 의해 반사 방지막(54)(BARC막)이 형성된다. BARC막(54)은 어떤 특정한 파장의 광, 예컨대, 포토레지스트막(55)을 향하여 조사되는 ArF 엑시머 레이저광을 흡수하는 색소를 포함하는 고분자 수지로 이루어지고, 포토레지스트막(55)을 투과한 ArF 엑시머 레이저광이 SiON막(53) 또는 ACL막(52)에 의해 반사되어 재차 포토레지스트막(55)에 도달하는 것을 방지한다. 포토레지스트막(55)은, BARC막(54) 위에, 예컨대 스핀 코팅(도시 생략)을 이용하여 형성된다. 포토레지스트막(55)은 포지티브형의 감광성 수지로 이루어지며, ArF 엑시머 레이저광에 조사되면 알칼리 가용성으로 변질된다.
이러한 구성의 웨이퍼(W)에 대하여, 미리 결정된 패턴으로 반전하는 패턴에 대응한 ArF 엑시머 레이저광이 스테퍼(도시 생략)에 의해 포토레지스트막(55)에 조사되어, 포토레지스트막(55)에서의 ArF 엑시머 레이저광이 조사된 부분이 알칼리 가용성으로 변질된다. 그 후, 포토레지스트막(55)에 강알카리성의 현상액이 적하되어 알칼리 가용성으로 변질된 부분이 제거된다. 이에 따라, 포토레지스트막(55)으로부터 미리 결정된 패턴으로 반전하는 패턴에 대응한 부분이 제거되기 때문에, 웨이퍼(W) 위에는 미리 결정된 패턴을 나타내는 홀을 형성하는 위치에 개구부(56)를 갖는 포토레지스트막(55)이 남는다.
그 후, 개구부(56)가, 순차 반사 방지막으로서의 BARC막(54), 하드 마스크막으로서의 SiON막(53), 마스크층으로서의 ACL막(52)에 전사되고, 최종적으로 산화막(51)에 미리 결정된 개구 폭을 갖는 홀이 형성된다.
그런데, 반도체 디바이스에 있어서의 최근의 소형화 요구를 만족시키기 위해서는, 웨이퍼(W)에 대하여, 보잉 형상의 발생을 억제한 양호한 수직 가공 형상의 홀을 형성할 필요가 있지만, 비교적 얇은 마스크층이 적용되는 최근의 웨이퍼(W)의 에칭 단계에 있어서, 홀의 단면의 일부를 확대하는 보잉 형상의 발생을 방지하여 마스크층에 양호한 수직 가공 형상의 홀을 형성하는 것은 반드시 용이하지 않다.
본 발명자는, 중간층으로서의 BARC막(54), 마스크층으로서의 SiON막(53) 및 ACL막(52)을 갖는 웨이퍼(W)에 있어서의 특히 ACL막(52)에 대하여, 보잉 형상의 발생을 억제하여 양호한 수직 가공 형상의 홀을 형성할 수 있는 기판 처리 방법을 확립하기 위해 각종 실험을 행한 바,
(1) 처리 가스로서 O2 가스와 COS(황화카르보닐) 가스의 혼합 가스를 이용하고, 처리 공간 내의 압력을 7 mTorr(9.31×10-1 ㎩) 이하, 기판의 온도를 0℃ 이하로 하여 마스크층을 에칭함으로써, 보잉 형상의 발생을 방지하여 마스크층에 양호한 수직 가공 형상의 홀을 형성할 수 있으며, 마스크층으로서 충분한 잔막량을 확보할 수 있는 것을 발견하여, 본 발명에 도달하였다. 본 발명에 있어서, 플라즈마를 생성하기 위한 여기 전력은 450 W∼800 W인 것이 바람직하다.
(2) 또한, 본 발명자는, 처리 가스로서 O2 가스와 COS(황화카르보닐) 가스의 혼합 가스를 이용하고, 처리 공간 내의 압력을 7 mTorr(9.31×10-1 ㎩) 이하, 여기 전력을 450 W∼800 W로 하며, 상부 전극에 -150∼-600 v의 직류 전압을 인가하여 상기 마스크층을 에칭하는 제1 에칭 단계와, 처리 공간 내의 압력을 7 mTorr(9.31×10-1 ㎩) 이하, 여기 전력을 450 W∼800 W로 하고, 또한 상부 전극에 직류 전압을 인가하지 않고 마스크층을 에칭하는 제2 에칭 단계를 구비한 마스크층 에칭 단계를 실시함으로써, 보잉 형상의 발생을 방지하여 마스크층에 양호한 수직 가공 형상의 홀을 형성할 수 있으며, 더구나 마스크층으로서 충분한 잔막량을 확보할 수 있는 것을 발견하여, 본 발명에 도달하였다.
(3) 또한, 본 발명자는, 처리 가스로서 O2 가스와 COS(황화카르보닐) 가스의 혼합 가스를 이용하고, 처리 공간 내의 압력을 7 mTorr(9.31×10-1 ㎩) 이하로 하며, 제1 여기 전력을 인가하여 마스크층을 에칭하는 제3 에칭 단계와, 처리 공간 내의 압력을 7 mTorr(9.31×10-1 ㎩) 이하로 하고, 제1 여기 전력보다도 작은 제2 여기 전력을 인가하여 마스크층을 에칭하는 제4 에칭 단계를 포함한 마스크층 에칭 단계를 실시함으로써, 보잉 형상의 발생을 방지하여 마스크층에 양호한 수직 가공 형상의 홀을 형성할 수 있으며, 또한 마스크층으로서 충분한 잔막량을 확보할 수 있는 것을 발견하여, 본 발명에 도달하였다.
이하, 본 발명의 제1 실시형태에 따른 기판 처리 방법에 대해서 상세하게 설명한다. 본 처리는, 기판 처리 장치(10)의 챔버(11)에 있어서, 기판 처리용 프로그램인 기판 처리 레시피에 따라 기판 처리 장치(10)의 시스템 컨트롤러(도시 생략)가 실행한다.
이 기판 처리 방법은, 종래의 마스크층 에칭 단계에 비하여, 저압, 저온으로서, 플라즈마를 발생하기 위한 여기 전력도 낮은, 저여기 전력의 마스크층 에칭 단계를 갖는다.
도 3은 본 발명의 제1 실시형태에 따른 기판 처리 방법을 도시하는 공정도이다.
도 3에 있어서, 우선, 실리콘 기재(50) 위에 산화막(51), 마스크층으로서의 ACL막(52), 하드 마스크막으로서의 SiON막(53), 반사 방지막(BARC막)(54) 및 포토레지스트막(55)이 순서대로 적층되고, 포토레지스트막(55)이 반사 방지막(54)의 일부를 개구 폭, 예컨대 60 ㎚로 노출시키는 개구부(56)를 갖는 웨이퍼(W)를 준비한다(도 3의 (A)). 그리고, 이 웨이퍼(W)를 기판 처리 장치(10)(도 1 참조)의 챔버(11) 내에 반입하고, 서셉터(12) 위에 배치한다.
계속해서, 챔버(11) 내의 압력을 APC 밸브(도시 생략) 등에 의해 예컨대 75 mTorr(1.0×10 ㎩)로 설정한다. 또한, 웨이퍼(W)의 온도를, 예컨대 50℃로 설정한다. 그리고, 샤워 헤드(30)의 상부 전극판(31)의 가스 구멍(34)으로부터 디포지션(deposition)성의 가스인 CHF3 가스를 유량, 예컨대 300 sccm으로 챔버(11) 내에 공급한다. 그리고, 서셉터(12)에 여기용 전력으로서 750 W, 바이어스 전력으로서 300 W를 인가하며, 샤워 헤드(30)에 -300 V의 직류 전압을 인가한다. 이때, CHF3 가스가 처리 공간(S)에 인가된 고주파 전력에 의해 여기되어 플라즈마가 되며, 이온이나 라디칼이 발생한다(도 3의 (B)). 이들 이온이나 라디칼은 포토레지스트막(55)의 표면 또는 개구부 측벽면과 충돌, 반응하여, 상기 부분에 디포지션(57)을 퇴적시킨다(도 3의 (C)). 이때, 개구부(56)의 개구 폭은, 예컨대 40 ㎚까지 축소(쉬링크(shink))된다.
계속해서, 개구 폭이 축소된 개구부(56)를 갖는 포토레지스트막(55)을 구비한 웨이퍼(W)에 대하여, 포토레지스트막(55)에 형성된 개구부를 비정질 카본막(52)에 전사하는 에칭 처리가 실시된다.
즉, 개구부(56)의 개구 폭이 축소된 웨이퍼(W)가 수용된 챔버(11) 내의 압력을 APC 밸브(도시 생략) 등에 의해, 예컨대 75 mTorr(1×10 ㎩)로 설정하고, 웨이퍼(W)의 온도를, 예컨대 50℃로 설정한 후, 샤워 헤드(30)의 상부 전극판(31)의 가스 구멍(34)으로부터 CF4 가스를 유량 220 sccm으로 챔버(11) 내에 공급하며, CHF3 가스를 유량 250 sccm으로 챔버(11) 내에 공급한다. 그리고, 서셉터(12)에 여기용 전력으로서 750 W, 바이어스 전력으로서 0 W를 인가하며, 샤워 헤드(30)에 -300 V의 직류 전압을 인가한다. 이때, CF4 가스 및 CHF3 가스가 처리 공간(S)에 인가된 고주파 전력에 의해 플라즈마가 되며, 이온이나 라디칼이 발생한다(도 3의 (D)). 이들 이온이나 라디칼은 반사 방지막(54)에 있어서의 포토레지스트막(55)에 의해 덮여져 있지 않은 부분과 충돌, 반응하여, 반사 방지막(54) 및 그 하층의 SiON막(53)의 해당 부분을 에칭한다. 상기 부분의 반사 방지막(54) 및 SiON막(53)은 ACL막(52)이 노출될 때까지 에칭된다(도 4의 (E)).
이와 같이 하여, BARC막(54) 및 SiON막(53)을 에칭한 후, 본 기판 처리 방법에 있어서의 특징적인 에칭 단계인 마스크층 에칭 단계로 이행한다.
마스크층 에칭 단계에 있어서는, 우선, 챔버(11) 내의 압력을 APC 밸브 등에 의해, 예컨대 5 mTorr(6.65×10-1 ㎩)로 설정한다. 또한, 웨이퍼(W)의 하부 온도를, 예컨대 -10℃로 설정한다. 그리고, 샤워 헤드(30)의 상부 전극판(31)의 가스 구멍(34)으로부터 O2 가스를 200 sccm, COS 가스를 17 sccm(전체 처리 가스 유량에 대한 COS 가스 유량의 비율: 7.8 용량％)으로 혼합한 COS 가스 함유 가스를 챔버(11) 내에 공급한다. 그리고, 서셉터(12)에 플라즈마 생성용의 여기 전력으로서, 예컨대 40 ㎒의 고주파 전력을 500 W로 인가하고, 바이어스 전력(3 ㎒)을 0 W로 한다. 또한, 상부 전극으로서의 샤워 헤드(30)에 직류 전압은 인가하지 않는다. 이때, O2 가스 및 COS 가스가 처리 공간(S)에 인가된 고주파 전력에 의해 플라즈마가 되고, 이온이나 라디칼이 발생한다(도 4의 (F)).
이들 이온이나 라디칼은 ACL막(52)과 충돌, 반응하여, 해당 부분을 에칭한다(도 4의 (G)). 해당 부분의 ACL막(52)은 산화막(51)이 노출될 때까지 에칭되고, ACL막(52)에, 폭이, 예컨대 40 ㎚인 개구부(56)가 형성된다. 이때, 포토레지스트막(55) 및 상기 포토레지스트막(55)의 개구부(56)의 측벽면 및 상면에 퇴적한 디포지션(57) 및 반사 방지막(54)이 동시에 제거되며, ACL막(52)에 보잉이 없는, 양호한 수직 가공 형상의 홀이 형성되고, 또한 하층의 산화막(51)을 에칭할 때에 필요하게 되는 충분한 잔막량을 확보할 수 있다. 또한, ACL막(52)의 에칭 시간은, 예컨대 181 sec이다.
도 5는 마스크막 에칭 단계 종료 후의 ACL막(52)에 형성된 개구부 단면을 도시하는 모식도이다. 도 5에 있어서, ACL막(52)에는, 거의 균등한 홀 직경을 갖는 다수의 개구부(56)가 형성되어 있다. 홀 직경(a)은, 예컨대 40∼50 ㎚이며, 홀 간격(b)은, 예컨대 약 37 ㎚이다. 또한, 애스팩트비는, 예컨대 20 이상이다.
계속해서, ACL막(52)이 에칭된 웨이퍼(W)가 수용된 챔버(11) 내의 압력을 APC 밸브 등에 의해, 예컨대 20 mTorr(2.66 ㎩)로 설정한다. 또한, 웨이퍼(W)의 상부 온도를 예컨대 95℃, 하부 온도를 예컨대 20℃로 설정한다. 그리고, 샤워 헤드(30)의 상부 전극판(31)의 가스 구멍(34)으로부터 C6F6 가스를, 예컨대 12 sccm, C4F6 가스를 25 sccm, C4F8 가스를 20 sccm, Ar 가스를 200 sccm, O2 가스를 85 sccm으로 혼합한 C6F6 가스 함유 가스를 챔버(11) 내에 공급한다. 그리고, 서셉터(12)에 40 ㎒, 1700 W의 여기용 전력, 및 3 ㎒, 4500 W의 바이어스 전력을 인가한다. 이때, C6F6 가스, C4F6 가스, C4F8 가스, Ar가스, O2 가스가 처리 공간(S)에 인가된 고주파 전력에 의해 플라즈마가 되며, 이온이나 라디칼이 발생한다(도 4의 (H)). 이들 이온이나 라디칼은 산화막(51)과 충돌, 반응하여, 해당 부분을 에칭한다.
이때, ACL막(52) 및 SiON막(53) 위에, C6F6 가스에 기인하는 디포지션이 퇴적하며, 마스크층으로서 기능한다. 따라서, 이들 막의 막 두께 잔량을 확보하면서 에칭이 진행되고, 이에 따라, 산화막(51)에도 개구부(56)의 홀 측면을 부풀리는 일 없이, 보잉 형상을 회피하여 수직 가공 형상이 양호한 홀이 형성된다(도 4의 (I)).
계속해서, 산화막(51)에 보잉 형상이 없는 수직 가공 형상이 우수한 홀이 형성된 웨이퍼(W)를 별도 장치의 애셔(Asher)에 가하여 마스크층으로서의 ACL막(52)을 제거하고, 일련의 에칭 처리를 종료한다.
본 실시형태에 따르면, 마스크층 에칭 단계에서의 처리 공간 내의 압력(처리 압력)을 종래 기술에 비하여 저압인 5 mTorr(6.65×10-1 ㎩), 기판의 온도를 종래 기술에 비하여 저온인 -10℃∼-20℃로 하고, 또한 플라즈마 발생용의 여기 전력을 500 W로 하여 ACL막(52)을 에칭하기 때문에, 이들 후술하는 작용의 상승 효과에 따라, ACL막(52)에 있어서, 개구부(56)의 홀의 단면의 일부를 확대하는 보잉 형상의 발생을 방지하여 양호한 수직 가공 형상의 홀을 형성할 수 있고, 마스크층으로서 충분한 잔막량을 확보할 수 있다. 또한, 이에 따라, 그 후의 산화막(51)의 에칭 단계에 있어서, 예컨대 탑뷰가 양호하며, 하부에 왜곡이 없는 수직 형상이 우수한 홀을 형성할 수 있다.
본 실시형태에 있어서, 마스크막 에칭 단계에 있어서의 처리 공간(S)의 압력은, 종래 기술의 처리 압력, 예컨대 20 mTorr(2.66 ㎩)보다도 낮은, 7 mTorr(9.31×10-1 ㎩) 이하, 바람직하게는, 5 mTorr(6.65×10-1 ㎩) 이하이며, 통상, 5 mTorr(6.65×10-1 ㎩)∼7 mTorr(9.31×10-1 ㎩)로 설정된다. 이에 따라, 처리 공간(S) 내의 플라즈마 내의 분자 밀도가 낮아지고, 분자의 충돌에 따른 이온 산란이 적어지며, 이온의 ACL막(52)의 홀 측벽에 입사하는 입사 각도가 작아진다. 그리고, 이온은 홀 내를 주로 수직 방향 하방으로 입사되게 되며, 이온에 있어서의 측벽에의 어택력이 작아지고, 따라서 보잉이 저감되며, 수직 가공 형상이 양호한 홀이 형성된다. 한편, 처리 압력이 7 mTorr(9.31×10-1 ㎩)을 넘으면, 홀 측벽에 대한 이온의 입사 각도가 충분히 작아지지 않고, 홀 측벽에의 어택력이 증대하여, 보잉이 발생하기 쉬워진다. 따라서, 처리 압력이, 상기 범위 내에 있으면, 플라즈마 내의 이온의 홀 내에의 입사 각도가 작아져, 수직 가공 형상이 우수한 홀을 형성할 수 있다.
본 실시형태에 있어서, 마스크층 에칭 단계에서의 웨이퍼 온도는, 종래의 마스크층 에칭 단계에서의 웨이퍼 온도인, 예컨대 20℃보다도 저온의 0℃ 이하이며, 바람직하게는 -10℃∼-20℃이다. 웨이퍼 온도를 낮게 함으로써, 홀의 깊이 방향의 에칭률에 비하여, 가로 방향의 에칭률을 저감하여 보잉의 발생을 억제할 수 있다. 여기서, 홀의 깊이 방향의 에칭은, 주로 이온의 충돌에 의해 진행되지만, 측벽 방향의 에칭은, 주로 홀의 측벽에 부착된 이온의 열량에 지배되어 진행된다. 따라서, 처리 온도, 즉 처리 중의 웨이퍼 온도를 낮게 함으로써, 홀의 깊이 방향의 에칭량에 비하여 측벽 방향의 에칭량이 작아지며, 결과로서 수직 가공성이 우수한 개구부(56)를 형성할 수 있다. 한편, 웨이퍼 온도가 0℃를 넘으면, 이온이 홀의 측벽에 부착되었을 때의 측벽 방향에의 에칭률 저감 효과가 불충분해진다. 따라서, 웨이퍼 온도가 -10℃∼-20℃이면, 홀의 깊이 방향에 대한 에칭률에 비하여 측벽 방향에의 에칭률을 선택적으로 저감하여, 수직 가공성이 우수한 홀을 형성할 수 있다.
본 실시형태에 있어서, 마스크막 에칭 단계에서의 플라즈마를 발생시키기 위한 여기 전력은, 종래 기술에서의 여기 전력, 예컨대 2000 W보다도 낮으며, 450 W∼800 W이고, 바람직하게는 450 W∼550 W이다. 이에 따라, 홀의 측벽에 입사하는 에너지가 작아지며, 보잉을 저감시켜 수직 가공 형상이 우수한 개구부(56)를 형성할 수 있다. 여기 전력을 상기 범위 내로 함으로써, 홀의 깊이 방향에서의 에칭률도 작아지지만, 그만큼, 에칭 시간을 길게 하여 원하는 깊이의 개구부(56)를 형성한 경우에 있어서의 홀 측벽에 대한 에칭량은 여기 전력을 800 W보다도 크게 한 경우에 비하여 현격히 작아지고, 이에 따라, 보잉이 없는, 수직 가공성이 우수한 개구부(56)를 형성할 수 있다. 한편, 여기 전력이 800 W를 넘으면, 홀의 측벽 방향에의 에너지의 저하량이 불충분해져, 보잉이 발생할 우려가 있다. 본 실시형태에 있어서, 여기용 전력은, 통상, 450 W∼550 W로 조정된다. 이 범위이면, 홀의 깊이 방향에 대한 에칭률을 극단적으로 낮추는 일 없이, 홀의 측벽 방향의 에칭률을 저감하여 홀 단면을 확대하는 보잉을 억제할 수 있다.
본 실시형태에 있어서, 마스크막 에칭 단계에 있어서의 바이어스 전력은 0 W로 한다. 즉, 바이어스 전력은 인가시키지 않는다. 이에 따라, 플라즈마는 셀프 바이어스 전압에만 따라 웨이퍼(W)에 인입되게 된다. 따라서, ACL막(52)의 잔막량을 확보할 수 있다.
본 실시형태에 있어서, 산소(O2) 가스 및 COS 가스를 포함하는 혼합 가스에 있어서의 COS 가스의 비율은, 4.8∼9.1 체적％인 것이 바람직하다. 이에 의해, 예컨대, 스무딩 효과에 의해, 홀의 입구 부분의 직경이 확대하는 것을 방지할 수 있다.
본 실시형태에 있어서, 기판 처리 장치로서, 하부 2 주파의 기판 처리 장치를 이용하였지만, 이에 한정되는 것이 아니며, 상부 하부 2 주파의 기판 처리 장치를 이용하여 실행할 수도 있다.
계속해서, 본 발명에 있어서의 제2 실시형태에 따른 기판 처리 방법에 대해서 설명한다.
본 실시형태가, 제1 실시형태와 다른 점은, 마스크층 에칭 단계이며, 그 외의 단계, 즉, 쉬링크 단계, BARC막 및 SiON막 에칭 단계, 마스크층 에칭 단계 후의 산화막 에칭 단계는, 제1 실시형태와 동일하다.
이하, 제2 실시형태에 관하여, 주로 제1 실시형태와 다른 마스크층 에칭 단계에 대해서 설명한다.
제2 실시형태에서의 마스크막 에칭 단계는, 처리 압력을 7 mTorr(9.31×10-1 ㎩) 이하, 플라즈마 발생용의 여기 전력을 450 W∼800 W로 하고, 또한 상부 전극(샤워 헤드)(30)에 -150∼-600 v의 직류 전압을 인가하는 제1 에칭 단계와, 처리 압력을 7 mTorr(9.31×10-1 ㎩) 이하, 여기 전력을 450 W∼800 W로 하고, 샤워 헤드(30)에 인가하는 직류 전압을 0 V, 즉, 샤워 헤드(30)에 직류 전압을 인가하지 않는 제2 에칭 단계로 이루어진다.
우선, ACL막(52)의 일부가 노출될 때까지 반사 방지막(54) 및 SiON막(53)이 에칭된 웨이퍼(W)(도 4의 (E) 참조)가 수용된 챔버(11) 내의 압력을 5 mTorr(6.65×10-1 ㎩), 웨이퍼(W)의 하부 온도를 20℃로 하고, 샤워 헤드(30)에 -600 v의 직류 전압을 인가하며, 상부 전극판(31)의 가스 구멍(34)으로부터 O2 가스 200 sccm과, COS 가스 17 sccm의 혼합 가스를 챔버(11) 내에 공급하고, 이 상태에서, 서셉터(12)에 여기 전력으로서, 예컨대 40 ㎒의 고주파 전력 500 W를 인가하며, 바이어스 전력을 0 W로 하여 제1 에칭 단계를 실행한다. 이때, O2 가스 및 COS 가스가 처리 공간(S)에 인가된 고주파 전력에 의해 플라즈마가 되며, 이온이나 라디칼이 발생한다(도 4의 (F) 참조).
계속해서, 정해진 시간 경과 후, 제1 에칭 단계에서의 에칭 조건 중, 샤워 헤드(30)에 인가하는 직류 전압만을 0 V로 바꾸고, 그 외의 조건은 그대로 제2 에칭 단계를 실행한다.
발생한 이온이나 라디칼은 ACL막(52)과 충돌, 반응하여, 해당 부분을 에칭한다(도 4의 (G) 참조). 해당 부분의 ACL막(52)은 산화막(51)이 노출할 때까지 에칭되고, ACL막(52)에 보잉이 없는, 예컨대 개구 직경이 40 ㎚인 수직 가공 형상이 우수한 홀이 형성된다. 또한, 하층의 산화막(51)을 에칭할 때에 필요하게 되는 충분한 잔막량을 확보할 수 있다.
본 실시형태에 따르면, 마스크층 에칭 단계의 제1 에칭 단계에 있어서, 바이어스 전력을 0 W로 하면서 샤워 헤드(30)에 직류 전압을 인가하기 때문에, 플라즈마 밀도가 높아지고, SiON막(53) 위에 디포지션이 퇴적하기 쉬워지며, 상기 디포지션은 보호막으로서 기능한다. 따라서, SiON막(53)에서의 개구부(56)가 테이퍼 형상으로 되는 것이 방지되고, ACL막(52)의 측벽에 입사하는 이온이 적어지며, 이에 따라 보잉의 발생이 억제되고, 따라서, 양호한 수직 가공 형상의 홀을 형성할 수 있다. 또한, 마스크층으로서의 잔막량을 충분히 확보할 수도 있다.
본 실시형태에 있어서, SiON막(53)의 개구부(56)가 테이퍼 형상으로 되지 않는 메커니즘은 반드시 명확하지 않지만, 디포지션이 SiON막(53) 위에 퇴적하여, 보호막으로서 기능하는 것, 또한, 바이어스 전력을 0 W로 하였기 때문에, 이온이 셀프 바이어스 전압에만 따라 인입되기 때문에, 이온의 인입량이 저감하며, SiON막(53)의 표면의 스퍼터링이 약해지는 것에 따른 것으로 생각된다.
본 실시형태에 있어서, 마스크막 에칭 단계의 제1 에칭 단계에 이어서, 샤워 헤드(30)에 직류 전압을 인가하지 않는 제2 에칭 단계를 실행한다. 직류 전압을 인가한 에칭(제1 에칭 단계)을 그대로 계속하면, 디포지션의 퇴적량이 너무 많아져, 에칭 대상인 ACL막(52)의 홀 직경이 좁아져 하부 CD를 확보할 수 없게 된다. 따라서, 본 실시형태에서는, 샤워 헤드(30)에 직류 전압을 인가하는 제1 에칭 단계에 이어서, 직류 전압을 인가하지 않는 제2 에칭 단계를 실행한다. 이에 따라, 플라즈마 밀도를 저하시켜 디포지션을 억제시키기 때문에, SiON막(53)의 표면의 스퍼터링이 우세해진다. 이에 따라, 하부 직경을 확보할 수 있다.
본 실시형태에 있어서, 마스크막 에칭 단계에서의 제1 에칭 단계와 제2 에칭 단계의 처리 시간은, 예컨대 각각 120 sec 및 86 sec이다. 제1 단계와 제2 단계의 처리 시간은, 예컨대 ACL막(52)에 형성하는 홀 직경에도 의존하지만, 각 처리 시간 및 제1 단계로부터 제2 단계로의 전환의 타이밍은, 동일한 에칭 처리를 반복 실행한 경험 등에 기초하여 결정된다.
본 실시형태에 있어서, 마스크막 에칭 단계에서의 처리 압력을 종래 기술의 처리 압력인, 예컨대 20 mTorr(2.66 ㎩)보다도 저압으로 하는 것, 및 플라즈마 발생용의 여기 전력을 종래 기술의 여기 전력인, 예컨대 2000 W보다도 낮은 파워로 하는 것은, 제1 실시형태와 동일하고, 그 적정 범위도 제1 실시형태와 동일하다.
계속해서, 본 발명에서의 제3 실시형태에 따른 기판 처리 방법에 대해서 설명한다.
본 실시형태가 제1 실시형태와 다른 점은, 마스크층 에칭 단계이며, 그 외의 단계는 제1 실시형태와 동일하다.
이하, 제3 실시형태에 관하여, 주로 제1 실시형태와 다른 마스크층 에칭 단계에 대해서 설명한다.
제3 실시형태에서의 마스크층 에칭 단계는, 처리 압력을 7 mTorr(9.31×10-1 ㎩) 이하로 하고, 플라즈마 발생용의 제1 여기 전력을 인가하는 제3 에칭 단계와, 처리 압력을 7 mTorr(9.31×10-1 ㎩) 이하로 하며, 여기 전력으로서 제1 여기 전력보다도 작은 제2 여기 전력을 인가하는 제4 에칭 단계를 갖는다.
즉, 제3 실시형태에서의 마스크층 에칭 단계에서는, 우선, ACL막(52)의 일부가 노출될 때까지 반사 방지막(54) 및 SiON막(53)이 에칭된 웨이퍼(W)(도 4의 (E) 참조)가 수용된 챔버 내의 압력을 5 mTorr(6.65×10-1 ㎩), 웨이퍼(W)의 하부 온도를 20℃로 하고, 상부 전극판(31)의 가스 구멍(34)으로부터 O2 가스 200 sccm과 COS 가스 17 sccm의 혼합 가스를 챔버(11) 내에 공급하고, 이 상태에서, 서셉터(12)에 플라즈마 발생용 여기 전력으로서 40 ㎒의 고주파 전력 2000 W를 인가하며, 바이어스 전력을 0 W로 하여 제3 에칭 단계를 실행한다. 이때, O2 가스 및 COS 가스가 처리 공간(S)에 인가된 고주파 전력에 의해 플라즈마가 되며, 이온이나 라디칼이 발생한다(도 4의 (F) 참조).
계속해서, 미리 정해진 시간 경과 후, 제3 에칭 단계에서의 에칭 조건 중, 여기 전력만을 1500 W로 하고, 그 외의 조건은 그대로 제4 에칭 단계를 실행한다.
발생한 이온이나 라디칼은 ACL막(52)과 충돌, 반응하며, 상기 부분을 에칭한다(도 4의 (G) 참조). 상기 부분의 ACL막(52)은 산화막(51)이 노출될 때까지 에칭되고, ACL막(52)에, 예컨대 40 ㎚ 폭의 개구부(56)가 형성된다. 이때, 제3 에칭 단계와 제4 에칭 단계에서 여기 전력을 변화시킴으로써, 홀 벽면에 입사하는 이온의 입사 각도가 변화하고, 이에 따라 ACL막(52)의 홀 측면에서의 보잉 발생 위치가 변화한다. 이와 같이, 보잉이 발생하는 위치가 다른 에칭 단계를 조합시킴으로써, 에너지가 높은 이온이 홀에 입사하는 입사 각도가 변화하며, 보잉 위치가 분산된다. 따라서, 결과로서 보잉의 발생이 억제된다.
본 실시형태에 따르면, 마스크층 에칭 단계에서의 제3 에칭 단계 및 제4 에칭 단계에서, 플라즈마 발생용의 여기 전력을 변화시키고, 보잉의 발생 위치가 다른 에칭 단계를 조합시켰기 때문에, 홀의 단면의 일부를 확대하는 보잉의 발생을 억제하여 ACL막(52)에 양호한 수직 가공 형상의 홀을 형성할 수 있고, 또한 마스크층으로서 충분한 잔막량을 확보할 수 있다.
본 실시형태에 있어서, 마스크층 에칭 단계의 제3 에칭 단계 및 제4 에칭 단계에서의 여기 전력은, 큰 값에서 작은 값으로 변화된다. 이에 따라, 에너지가 높은 이온의 홀 입사 각도 및 플라즈마 밀도가 변화하고, 따라서 보잉 위치가 분산되며, 결과로서 보잉의 발생이 억제된다. 또한, SiON막(53)의 홀이 테이퍼 형상으로 되는 영향을 끝없이 저감하여 보잉의 발생을 효과적으로 억제할 수 있다. 즉, 여기 전력을 작은 값의 단계에서 큰 값의 단계로 변화시키면, 전(前)단의 낮은 여기 전력에 의한 에칭 단계에 의해 홀에 약간의 테이퍼 형상이 있었던 경우, 후단에 있어서, 테이퍼 형상 부분에 높은 여기 전력에 기인하는 에너지가 강한 이온이 작용하게 되며, 홀의 측벽에의 어택력이 상대적으로 커져, 보잉이 발생하기 쉬워지지만, 본 실시형태에서는, 이러한 사태를 회피할 수 있다.
본 실시형태에 있어서, 마스크층 에칭 단계에서의 제3 에칭 단계와 제4 에칭 단계의 처리 시간은, 예컨대 각각 60 sec 및 84 sec이다. 제3 에칭 단계와 제4 에칭 단계의 처리 시간 및 제3 에칭 단계에서 제4 에칭 단계로의 전환의 타이밍은, 동일한 처리를 반복 실행한 경험 등에 기초하여 결정된다.
본 실시형태에 있어서, 마스크층 에칭 단계에서의 제4 에칭 단계 후에, 제2 여기 전력보다도 작은 제3 여기 전력을 인가하는 제5 에칭 단계를 마련할 수도 있다. 이에 따라, 보잉 위치가 미세하게 이동하기 때문에, 보잉의 발생을 효과적으로 억제할 수 있다. 제1 여기 전력 및 제2 여기 전력은, 예컨대 각각 2100 W∼1900 W, 1600 W∼1400 W이다. 또한, 제3 여기 전력은, 예컨대 1100 W∼900 W이다. 또한, 마스크층 에칭 단계는 4 단계 이상으로 이루어지는 것이어도 좋다. 이 경우도, 여기 전력은 순차적으로 높은 값에서 낮은 값으로 변화시키는 것이 바람직하다. 이에 따라, 보잉의 발생을 효과적으로 억제할 수 있다.
본 실시형태에 있어서, 마스크층 에칭 단계에서의 처리 압력을 종래 기술의 처리 압력인, 예컨대 20 mTorr(2.66 ㎩)보다도 저압으로 하는 것은, 제1 실시형태와 동일하며, 그 적정 범위도 제1 실시형태와 동일하다.
이상, 본 발명에 대해서, 실시형태를 이용하여 설명하였지만, 본 발명은 상기 실시형태에 한정되지 않는다.
또한, 전술한 각 실시형태에 있어서, 플라즈마 처리가 실시되는 기판은 반도체 디바이스용 웨이퍼에 한정되지 않고, LCD(Liquid Crystal Display) 등을 포함하는 FPD(Flat Panel Display) 등에 이용하는 각종 기판이나, 포토마스크, CD 기판, 프린트 기판 등이어도 좋다.
또한, 본 발명의 목적은, 전술한 각 실시형태의 기능을 실현하는 소프트웨어의 프로그램 코드를 기억한 기억 매체를, 시스템 또는 장치에 공급하고, 그 시스템 또는 장치의 컴퓨터(또는 CPU나 MPU 등)가 기억 매체에 저장된 프로그램을 판독 실행함으로써도 달성된다.
이 경우, 기억 매체로부터 판독된 프로그램 코드 자체가 전술한 각 실시형태의 기능을 실현하게 되고, 그 프로그램 코드 및 상기 프로그램 코드를 기억한 기억 매체는 본 발명을 구성하게 된다.
또한, 프로그램 코드를 공급하기 위한 기억 매체로서는, 예컨대, 플로피(등록 상표) 디스크, 하드 디스크, 광자기 디스크, CD-ROM, CD-R, CD-RW, DVD-ROM, DVD-RAM, DVD-RW, DVD+RW 등의 광 디스크, 자기 테이프, 비휘발성의 메모리 카드, ROM 등을 이용할 수 있다. 또는, 프로그램 코드를 네트워크를 통해 다운 로드하여도 좋다.
또한, 컴퓨터가 판독한 프로그램 코드를 실행함으로써, 전술한 각 실시형태의 기능이 실현될 뿐만 아니라, 그 프로그램 코드의 지시에 기초하여, 컴퓨터 상에서 가동하고 있는 OS(오퍼레이팅 시스템) 등이 실제의 처리의 일부 또는 전부를 행하고, 그 처리에 따라 전술한 각 실시형태의 기능이 실현되는 경우도 포함된다.
또한, 기억 매체로부터 판독된 프로그램 코드가, 컴퓨터에 삽입된 기능 확장 보드나 컴퓨터에 접속된 기능 확장 유닛에 구비되는 메모리에 기록된 후, 그 프로그램 코드의 지시에 기초하여, 그 확장 기능을 확장 보드나 확장 유닛에 구비되는 CPU 등이 실제의 처리의 일부 또는 전부를 행하고, 그 처리에 의해 전술한 각 실시형태의 기능이 실현되는 경우도 포함된다.
10 : 기판 처리 장치 11 : 챔버
12 : 배치대(서셉터) 30 : 샤워 헤드
50 : 실리콘 기재 51 : 산화막(Si02막)
52 : ACL막(하층 레지스트막) 53 : SiON막
54 : BARC막 55 : 포토레지스트막
56 : 개구부 57 : 디포지션

Claims (23)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 처리 대상층 위에 마스크층 및 중간층이 적층된 기판을, 상부 전극과 하부 전극 사이에 형성된 처리 공간 내에 수용하고, 상기 처리 공간 내에서 처리 가스의 플라즈마를 발생시키며, 상기 플라즈마를 이용하여 상기 기판에 에칭 처리를 실시하고, 상기 중간층 및 상기 마스크층을 개재시켜 상기 처리 대상층에 패턴 형상을 형성하는 기판 처리 방법에 있어서,
    상기 처리 공간 내의 압력을 7 mTorr(9.31×10-1 ㎩) 이하, 상기 플라즈마를 발생시키기 위한 여기 전력을 450 W∼800 W로 하며, 또한 상기 상부 전극에 -150 v∼-600 v의 직류 전압을 인가하여 상기 마스크층을 에칭하는 제1 단계와,
    상기 처리 공간 내의 압력을 7 mTorr(9.31×10-1 ㎩) 이하, 상기 여기 전력을 450 W∼800 W로 하고, 또한 상기 상부 전극에 인가하는 직류 전압을 0 V로 하여 상기 마스크층을 에칭하는 제2 단계
    를 포함한 마스크층 에칭 단계를 갖는 것을 특징으로 하는 기판 처리 방법.
  8. 제7항에 있어서, 상기 제1 및 제2 단계에 있어서의 처리 공간 내의 압력은, 각각 5 mTorr(6.65×10-1 ㎩) 이하인 것을 특징으로 하는 기판 처리 방법.
  9. 제7항 또는 제8항에 있어서, 상기 제1 및 제2 단계에 있어서의 상기 여기 전력은, 각각 450 W∼550 W인 것을 특징으로 하는 기판 처리 방법.
  10. 처리 대상층 위에 마스크층 및 중간층이 적층된 기판을, 처리 공간 내에 수용하고, 상기 처리 공간 내에서 처리 가스의 플라즈마를 발생시키며, 상기 플라즈마를 이용하여 상기 기판에 에칭 처리를 실시하고, 상기 중간층 및 상기 마스크층을 개재시켜 상기 처리 대상층에 패턴 형상을 형성하는 기판 처리 방법에 있어서,
    상기 처리 공간 내의 압력을 7 mTorr(9.31×10-1 ㎩) 이하로 하며, 상기 플라즈마를 발생시키기 위한 제1 여기 전력을 인가하여 상기 마스크층을 에칭하는 제3 단계와,
    상기 처리 공간 내의 압력을 7 mTorr(9.31×10-1 ㎩) 이하로 하고, 상기 제1 여기 전력보다도 작은 제2 여기 전력을 인가하여 상기 마스크층을 에칭하는 제4 단계
    를 포함한 마스크층 에칭 단계를 갖는 것을 특징으로 하는 기판 처리 방법.
  11. 제10항에 있어서, 상기 제1 여기 전력 및 상기 제2 여기 전력은, 각각 2100 W∼1900 W, 1600 W∼1400 W인 것을 특징으로 하는 기판 처리 방법.
  12. 제10항 또는 제11항에 있어서, 상기 마스크층 에칭 단계는, 상기 처리 공간 내의 압력을 7 mTorr(9.31×10-1 ㎩) 이하로 하며, 상기 제2 여기 전력보다도 작은 제3 여기 전력을 인가하여 상기 마스크층을 에칭하는 제5 단계를 더 갖는 것을 특징으로 하는 기판 처리 방법.
  13. 제12항에 있어서, 상기 제3 여기 전력은 1100 W∼900 W인 것을 특징으로 하는 기판 처리 방법.
  14. 제10항에 있어서, 상기 처리 공간 내의 압력은, 각각 5 mTorr(6.65×10-1 ㎩) 이하인 것을 특징으로 하는 기판 처리 방법.
  15. 삭제
  16. 제7항에 있어서, 상기 마스크층은 비정질 카본막인 것을 특징으로 하는 기판 처리 방법.
  17. 제10항에 있어서, 상기 마스크층은 비정질 카본막인 것을 특징으로 하는 기판 처리 방법.
  18. 삭제
  19. 제7항에 있어서, 상기 처리 가스는 산소(O2) 가스 및 COS 가스를 포함하는 혼합 가스인 것을 특징으로 하는 기판 처리 방법.
  20. 제10항에 있어서, 상기 처리 가스는 산소(O2) 가스 및 COS 가스를 포함하는 혼합 가스인 것을 특징으로 하는 기판 처리 방법.
  21. 삭제
  22. 제19항에 있어서, 상기 혼합 가스에 대한 상기 COS 가스의 비율은 4.8 체적％∼9.1 체적％인 것을 특징으로 하는 기판 처리 방법.
  23. 제20항에 있어서, 상기 혼합 가스에 대한 상기 COS 가스의 비율은 4.8 체적％∼9.1 체적％인 것을 특징으로 하는 기판 처리 방법.
KR1020110026405A 2010-03-26 2011-03-24 기판 처리 방법 KR101718170B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2010-072664 2010-03-26
JP2010072664A JP5563860B2 (ja) 2010-03-26 2010-03-26 基板処理方法

Publications (2)

Publication Number Publication Date
KR20110108287A KR20110108287A (ko) 2011-10-05
KR101718170B1 true KR101718170B1 (ko) 2017-03-20

Family

ID=44656967

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110026405A KR101718170B1 (ko) 2010-03-26 2011-03-24 기판 처리 방법

Country Status (5)

Country Link
US (1) US8569176B2 (ko)
JP (1) JP5563860B2 (ko)
KR (1) KR101718170B1 (ko)
CN (2) CN102201331B (ko)
TW (1) TWI524376B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014225501A (ja) 2013-05-15 2014-12-04 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
CN104253035A (zh) * 2013-06-27 2014-12-31 北京北方微电子基地设备工艺研究中心有限责任公司 基片刻蚀方法
US9018103B2 (en) 2013-09-26 2015-04-28 Lam Research Corporation High aspect ratio etch with combination mask
JP6408903B2 (ja) * 2014-12-25 2018-10-17 東京エレクトロン株式会社 エッチング処理方法及びエッチング処理装置
US9941123B1 (en) * 2017-04-10 2018-04-10 Lam Research Corporation Post etch treatment to prevent pattern collapse
JP2018200925A (ja) * 2017-05-25 2018-12-20 東京エレクトロン株式会社 エッチング方法およびエッチング装置
JP6415636B2 (ja) * 2017-05-25 2018-10-31 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
US10242883B2 (en) 2017-06-23 2019-03-26 Lam Research Corporation High aspect ratio etch of oxide metal oxide metal stack

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003045777A (ja) * 2001-07-30 2003-02-14 Semiconductor Leading Edge Technologies Inc 微細レジストパターンの形成方法
JP2006505141A (ja) * 2002-10-31 2006-02-09 アプライド　マテリアルズ　インコーポレイテッド シリコン含有誘電物質をエッチングする方法
JP2010041028A (ja) * 2008-07-11 2010-02-18 Tokyo Electron Ltd 基板処理方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5770098A (en) * 1993-03-19 1998-06-23 Tokyo Electron Kabushiki Kaisha Etching process
JPH0774147A (ja) * 1993-07-05 1995-03-17 Sony Corp ドライエッチング方法およびドライエッチング装置
US6019906A (en) * 1998-05-29 2000-02-01 Taiwan Semiconductor Manufacturing Company Hard masking method for forming patterned oxygen containing plasma etchable layer
US20070066038A1 (en) * 2004-04-30 2007-03-22 Lam Research Corporation Fast gas switching plasma processing apparatus
JP4827081B2 (ja) 2005-12-28 2011-11-30 東京エレクトロン株式会社 プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
JP5116983B2 (ja) * 2006-03-30 2013-01-09 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US7498273B2 (en) * 2006-05-30 2009-03-03 Applied Materials, Inc. Formation of high quality dielectric films of silicon dioxide for STI: usage of different siloxane-based precursors for harp II—remote plasma enhanced deposition processes
US8129282B2 (en) * 2006-07-19 2012-03-06 Tokyo Electron Limited Plasma etching method and computer-readable storage medium
JP2008243937A (ja) * 2007-03-26 2008-10-09 Tokyo Electron Ltd 基板処理装置及び基板処理方法
JP5107842B2 (ja) * 2008-09-12 2012-12-26 東京エレクトロン株式会社 基板処理方法
US9330934B2 (en) * 2009-05-18 2016-05-03 Micron Technology, Inc. Methods of forming patterns on substrates

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003045777A (ja) * 2001-07-30 2003-02-14 Semiconductor Leading Edge Technologies Inc 微細レジストパターンの形成方法
JP2006505141A (ja) * 2002-10-31 2006-02-09 アプライド　マテリアルズ　インコーポレイテッド シリコン含有誘電物質をエッチングする方法
JP2010041028A (ja) * 2008-07-11 2010-02-18 Tokyo Electron Ltd 基板処理方法

Also Published As

Publication number Publication date
CN103594352A (zh) 2014-02-19
JP5563860B2 (ja) 2014-07-30
TWI524376B (zh) 2016-03-01
CN102201331A (zh) 2011-09-28
TW201214509A (en) 2012-04-01
JP2011204999A (ja) 2011-10-13
CN102201331B (zh) 2014-12-03
KR20110108287A (ko) 2011-10-05
US20110237083A1 (en) 2011-09-29
US8569176B2 (en) 2013-10-29
CN103594352B (zh) 2017-01-18

Similar Documents

Publication Publication Date Title
KR101718170B1 (ko) 기판 처리 방법
US8057603B2 (en) Method of cleaning substrate processing chamber, storage medium, and substrate processing chamber
US8383521B2 (en) Substrate processing method
US8809199B2 (en) Method of etching features in silicon nitride films
JP5357710B2 (ja) 基板処理方法，基板処理装置，プログラムを記録した記録媒体
US9362090B2 (en) Plasma processing apparatus, plasma processing method, and storage medium
US8404595B2 (en) Plasma processing method
US8449785B2 (en) Substrate processing method
WO2014185351A1 (ja) プラズマエッチング方法及びプラズマエッチング装置
US20120031875A1 (en) Plasma processing method and plasma processing apparatus
US8177990B2 (en) Etching method, plasma processing system and storage medium
US8642482B2 (en) Plasma etching method, control program and computer storage medium
US8986561B2 (en) Substrate processing method and storage medium
US7842190B2 (en) Plasma etching method
US7608544B2 (en) Etching method and storage medium
US10651077B2 (en) Etching method
JP6415636B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
JP2007317889A (ja) エッチング方法
JP2005026348A (ja) プラズマ処理方法
US11094551B2 (en) Plasma processing method and plasma processing apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20200302

Year of fee payment: 4