CN103594352B - 基板处理方法 - Google Patents

基板处理方法 Download PDF

Info

Publication number
CN103594352B
CN103594352B CN201310632816.1A CN201310632816A CN103594352B CN 103594352 B CN103594352 B CN 103594352B CN 201310632816 A CN201310632816 A CN 201310632816A CN 103594352 B CN103594352 B CN 103594352B
Authority
CN
China
Prior art keywords
mentioned
mask layer
film
processing method
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310632816.1A
Other languages
English (en)
Other versions
CN103594352A (zh
Inventor
中川显
冈崎雄介
早川欣延
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN103594352A publication Critical patent/CN103594352A/zh
Application granted granted Critical
Publication of CN103594352B publication Critical patent/CN103594352B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

提供一种基板处理方法，能够防止产生弓形形状而在掩模层上形成良好的垂直加工形状的孔并且确保作为掩模层的残膜量。该基板处理方法将在处理对象层上层叠掩模层(52)和中间层(54)而得到的晶片W收容到腔室(11)内，使腔室(11)内产生处理气体的等离子体，利用该等离子体对晶片W实施蚀刻处理，通过中间层(54)和掩模层(52)在处理对象层上形成图案形状，在该基板处理方法中，将处理压力设为5mTorr(9.31×10‑1Pa)以下，将晶片W的温度设为‑10℃～‑20℃，并且将用于产生等离子体的激发功率设为500W而对掩模层(52)进行蚀刻。

Description

基板处理方法
（本申请是申请日为2011年03月25日、申请号为201110080938.5、发明名称为“基板处理方法”的申请的分案申请。）
技术领域
本发明涉及一种在具备有非晶碳膜的基板上形成图案形状作为掩模层的基板处理方法。
背景技术
公知一种在硅基材上层叠了含有氧化膜、有机膜的下层抗蚀剂膜、防止反射膜(BARC膜)等而得到的半导体设备用的晶片。在此，下层抗蚀剂膜作为对氧化膜进行蚀刻时的掩模层而发挥功能。
近年来，在半导体设备的小型化中，为了更微细地形成晶片表面上的电路图案，应用孔与孔之间较窄的窄间距结构。为了形成这样的窄间距结构的电路图案，在半导体设备的制造过程中，缩小含有有机膜的下层抗蚀剂膜(以下称为“掩模层”)中的图案的最小尺寸，并且需要将较小尺寸的开口部(孔)正确地转印到作为处理对象膜的氧化膜。
在将具备了作为这样的掩模层而发挥功能的非晶碳膜(以下称为“ACL膜”)的晶片作为处理对象的基板处理方法中，近年来，提出了一种技术即以较高蚀刻率且较高选择比对ACL膜进行蚀刻(例如参照专利文献1)。
专利文献1：日本特开2007-180358号公报
发明内容
发明要解决的问题
然而，在上述以往技术中，没有对防止产生掩模层中的孔截面的一部分扩大而成的弓形采取任何应对措施，作为掩模层的ACL膜的孔形状形成弓形形状，由此ACL膜的残膜量变得不充分，相邻孔之间的ACL膜倒下而堵塞孔开口部，结果是存在以下问题：招致无法对作为处理对象膜的氧化膜进行蚀刻的情况。
本发明的目的在于提供一种基板处理方法，防止产生孔截面的一部分扩大而成的弓形形状从而能够在掩模层上形成良好的垂直加工形状的孔，并且能够确保作为掩模层的充分的残膜量。
用于解决问题的方案
为了达到上述目的，本发明的方面1所述的基板处理方法将在处理对象层上层叠有掩模层和中间层的基板收容到处理空间内，在该处理空间内产生处理气体的等离子体，利用该等离子体对上述基板实施蚀刻处理，通过上述中间层和上述掩模层在上述处理对象层上形成图案形状，该基板处理方法的特征在于，具有掩模层蚀刻步骤，在该掩模层蚀刻步骤中，在上述处理空间内的压力设为7mTorr(9.31×10-1Pa)以下，将上述基板的温度设为0℃以下，来对上述掩模层进行蚀刻。
本发明的方面2所述的基板处理方法的特征在于，在本发明的方面1所述的基板处理方法中，将用于产生上述等离子体的激发功率设为450W～800W。
本发明的方面3所述的基板处理方法的特征在于，在本发明的方面1或者2所述的基板处理方法中，上述处理空间内的压力为5mTorr(6.65×10-1Pa)以下。
本发明的方面4所述的基板处理方法的特征在于，在本发明的方面1～3中的任一项所述的基板处理方法中，上述基板的温度为-10℃～-20℃。
本发明的方面5所述的基板处理方法的特征在于，在本发明的方面2～4中的任一项所述的基板处理方法中，上述激发功率为450W～550W。
本发明的方面6所述的基板处理方法的特征在于，在本发明的方面2～5中的任一项所述的基板处理方法中，将上述等离子体引入到上述基板的偏压功率为0W。
为了达到上述目的，本发明的方面7的基板处理方法将在处理对象层上层叠有掩模层和中间层的基板收容到处理空间内，
该处理空间形成于上部电极与下部电极之间，在该处理空间内产生处理气体的等离子体，利用该等离子体对上述基板实施蚀刻处理，通过上述中间层和上述掩模层在上述处理对象层上形成图案形状，该基板处理方法的特征在于，具有以下步骤：第一蚀刻步骤，将上述处理空间内的压力设为7mTorr(9.31×10-1Pa)以下，将用于产生上述等离子体的激发功率设为450W～800W，并且对上述上部电极施加-150～-600v的直流电压，来对上述掩模层进行蚀刻；以及第二蚀刻步骤，将上述处理空间内的压力设为7mTorr(9.31×10-1Pa)以下，将上述激发功率设为450W～800W，并且将对上述上部电极施加的直流电压设为0V，来对上述掩模层进行蚀刻。
本发明的方面8所述的基板处理方法的特征在于，在本发明的方面7所述的基板处理方法中，上述第一和第二蚀刻步骤中的处理空间内的压力分别为5mTorr(6.65×10-1Pa)以下。
本发明的方面9所述的基板处理方法的特征在于，在本发明的方面7或者8所述的基板处理方法中，上述第一和第二蚀刻步骤中的上述激发功率分别为450W～550W。
为了达到上述目的，本发明的方面10所述的基板处理方法将在处理对象层上层叠有掩模层和中间层的基板收容到处理空间内，在该处理空间内产生处理气体的等离子体，利用该等离子体对上述基板实施蚀刻处理，通过上述中间层和上述掩模层在上述处理对象层上形成图案形状，该基板处理方法的特征在于，具有以下步骤：第三步骤，将上述处理空间内的压力设为7mTorr(9.31×10-1Pa)以下，施加用于产生上述等离子体的第一激发功率，来对上述掩模层进行蚀刻；以及第四步骤，将上述处理空间内的压力设为7mTorr(9.31×10-1Pa)以下，施加第二激发功率，来对上述掩模层进行蚀刻，其中，上述第二激发功率小于上述第一激发功率。
本发明的方面11所述的基板处理方法的特征在于，在本发明的方面10所述的基板处理方法中，上述第一激发功率和上述第二激发功率分别为2100W～1900W、1600W～1400W。
本发明的方面12所述的基板处理方法的特征在于，在本发明的方面10或者11所述的基板处理方法中，上述掩模层蚀刻步骤还具有第五步骤，在该第五步骤中，将上述处理空间内的压力设为7mTorr(9.31×10-1Pa)以下，施加第三激发功率对上述掩模层进行蚀刻，其中，上述第三激发功率小于上述第二激发功率。
本发明的方面13所述的基板处理方法的特征在于，在本发明的方面12所述的基板处理方法中，上述第三激发功率为1100W～900W。
本发明的方面14所述的基板处理方法的特征在于，在本发明的方面10～13中的任一项所述的基板处理方法中，上述处理空间内的压力分别为5mTorr(6.65×10-1Pa)以下。
本发明的方面15所述的基板处理方法的特征在于，在本发明的方面1～14中的任一项所述的基板处理方法中，上述掩模层为非晶碳膜。
本发明的方面16所述的基板处理方法的特征在于，在本发明的方面1～15中的任一项所述的基板处理方法中，上述处理气体为包含氧(O2)气和COS气体的混合气体。
本发明的方面17所述的基板处理方法的特征在于，在本发明的方面16所述的基板处理方法中，上述COS气体相对于上述混合气体的比例为4.8～9.1体积％。
发明的效果
根据本发明，防止产生截面的一部分扩大而成的弓形形状从而能够在掩模层上形成良好的垂直加工形状的孔，并且能够确保作为掩模层的充分的残膜量。
附图说明
图1是表示应用本实施方式所涉及的基板处理方法的基板处理装置的概要结构的截面图。
图2是概要地表示在图1的基板处理装置中实施等离子体处理的半导体晶片的结构的截面图。
图3是表示本发明的第一实施方式所涉及的基板处理方法的工序图。
图4是表示本发明的第一实施方式所涉及的基板处理方法的工序图。
图5是表示本发明的第一实施方式中的在ACL膜上形成的开口部截面的示意图。
附图标记说明
10：基板处理装置；11：腔室；12：载置台(基座)；30：喷头；50：硅衬底；51：氧化膜(SiO2膜)；52：ACL膜(下层抗蚀剂膜)；53：SiON膜；54：BARC膜；55：光致抗蚀剂膜；56：开口部；57：沉积物。
具体实施方式
下面，参照附图详细说明本发明的实施方式。
图1是表示应用本发明所涉及的基板处理方法的基板处理装置的概要结构的截面图。该基板处理装置对半导体晶片(以下简单称为“晶片”)实施规定的等离子体蚀刻处理。
在图1中，基板处理装置10具有腔室11，该腔室11收容晶片W，在腔室11内配置有载置晶片W的圆柱状的基座12。由腔室11内侧壁与基座12侧面形成侧方排气路13。在侧方排气路13两端之间配置有排气板14。
排气板14是具有多个贯通孔的板状部件，作为将腔室11内部分割为上部和下部的隔板而发挥功能。在由排气板14分割而成的腔室11内部的上部(以下称为“处理室”)15内，如后述那样产生等离子体。另外，在腔室11内部的下部(以下称为“排气室(集流块)”)16连接有排气管17，该排气管17排出腔室11内的气体。排气板14捕捉或反射处理室15内产生的等离子体来防止向集流块16泄漏。
在排气管17上连接有TMP(Turbo Molecular Pump：涡轮分子泵)和DP(Dry Pump：干式泵)(都未图示)，这些泵对腔室11内进行抽真空而减压到规定压力。此外，由APC阀(未图示)控制腔室11内的压力。
在腔室11内的基座12上通过第一匹配器19连接有第一高频电源18，并且通过第二匹配器21连接有第二高频电源20，第一高频电源18将较低的频率、例如3MHz的偏压用的高频电力施加给基座12，第二高频电源20将较高的频率、例如40MHz的等离子体生成用的高频电力施加给基座12。由此，基座12作为电极而发挥功能。另外，第一匹配器19和第二匹配器21降低来自基座12的高频电力的反射而将高频电力向基座12施加的施加效率增加到最大。
在基座12的上部配置有静电卡盘23，该静电卡盘23的内部具有静电电极板22。静电卡盘23由陶瓷构成，且具有台阶。
在静电电极板22上连接有直流电源24，当对静电电极板22施加正的直流电压时，在晶片W中的静电卡盘23侧的面(以下称为“背面”)产生负电位而在静电电极板22与晶片W背面之间产生电场，通过由该电场引起的库仑力或者迥斯热背力（Johnsen-Rahbek），将晶片W吸附保持于静电卡盘23。
另外，在静电卡盘23上以包围所吸附保持的晶片W的方式向静电卡盘23的台阶中的水平部载置有聚焦环25。聚焦环25例如由碳化硅(SiC)构成。
在基座12内部例如设置有在圆周方向上延伸的环状的制冷剂流路26。从冷却装置(未图示)通过制冷剂用配管27对制冷剂流路26循环提供低温制冷剂、例如冷却水、GALDEN(ガルデン)(注册商标)。被制冷剂冷却的基座12通过静电卡盘(ESC)23来冷却晶片W和聚焦环25。
在静电卡盘23中的吸附保持着晶片W的部分(以下称为“吸附面”)上打开多个导热气体供给孔28。导热气体供给孔28通过导热气体供给线29与导热气体供给部(未图示)相连接，导热气体供给部将作为导热气体的He(氦)气体通过导热气体供给孔28提供到吸附面与晶片W背面的间隙。提供到吸附面与晶片W背面的间隙的He气体将晶片W的热量有效地传递给静电卡盘23。
在腔室11顶部以隔着处理室15的处理空间S与基座12相对的方式配置有喷头30。喷头30具有：上部电极板31；冷却板32，其可拆卸地悬挂保持(釣支)该上部电极板31；以及盖体33，其覆盖冷却板32。上部电极板31由具有在厚度方向上贯通的多个气体孔的圆板状部件构成，含有作为半导电体的SiC。另外，在冷却板32内部设置有缓冲室35，在缓冲室35连接有气体导入管36。
另外，在喷头30的上部电极板31上连接有直流电源37，向上部电极板31施加负的直流电压。此时，上部电极板31放出二次电子来防止在处理室15内部中的晶片W上电子密度降低。所放出的二次电子从晶片W上方流向接地电极(基环)38，其中，该接地电极(基环)38由作为在侧方排气路13中设置成包围基座12侧面的半导电体构成，含有碳化硅(SiC)、硅(Si)。
在具有这种结构的基板处理装置10中，从处理气体导入管36提供给缓冲室35的处理气体通过上部电极板31的气体孔34被导入到处理室15内部，所导入的处理气体由从第二高频电源20通过基座12施加给处理室15内部的等离子体生成用的高频电力所激励而形成等离子体。通过第一高频电源18对基座12施加的偏压用的高频电源来将等离子体中的离子引向晶片W，从而对晶片W实施等离子体蚀刻处理。
图2是概要地表示在图1的基板处理装置中实施等离子体处理的半导体晶片的结构的截面图。
在图2中，晶片W具有：氧化膜51，其形成于硅基材50表面；ACL膜52(非晶碳膜)，其依次层叠在该氧化膜51上；SiON膜(硬掩模)53；防止反射膜(BARC膜)54；以及光致抗蚀剂膜55。
硅衬底50是含有硅的圆盘状的薄板，例如实施热氧化处理等而表面形成氧化(SiO2)膜51，在氧化膜51上形成ACL膜52。ACL膜52为掩模，作为下层抗蚀剂膜而发挥功能。在ACL膜52上实施CVD处理或者PVD处理等而在表面形成SiON膜53，在该SiON膜53上例如通过涂敷处理来形成防止反射膜54(BARC膜)。BARC膜54含有高分子树脂，该高分子树脂含有如下色素，该色素为吸收某个特定波长的光、例如向光致抗蚀剂膜55照射的ArF受激准分子激光，从而防止透过了光致抗蚀剂膜55的ArF受激准分子激光被由SiON膜53或者ACL膜52反射而再次到达光致抗蚀剂膜55。在BARC膜54上例如使用旋转涂胶机(未图示)来形成光致抗蚀剂膜55。光致抗蚀剂膜55含有正型感光性树脂，当被ArF受激准分子激光照射时变质为碱溶性。
针对具有这种结构的晶片W，与反转为规定图案的图案对应的ArF受激准分子激光通过逐次移动式曝光装置(未图示)被照射到光致抗蚀剂膜55，从而光致抗蚀剂膜55中被ArF受激准分子激光照射的部分变质为碱溶性。之后，在光致抗蚀剂膜55上滴下强碱性的显影液来去除变质为碱溶性的部分。由此，从光致抗蚀剂膜55去除与反转为规定图案的图案对应的部分，因此在晶片W上残留光致抗蚀剂膜55，该光致抗蚀剂膜55在形成呈规定图案的孔的位置具有开口部56。
之后，开口部56被依次转印在作为防止反射膜的BARC膜54、作为硬掩模的SiON膜53、作为掩模层的ACL膜52上，最终在氧化膜51上形成具有规定开口宽度的孔。
另外，近年来，为了满足半导体设备中的小型化的要求，需要在晶片W上形成抑制产生弓形形状的良好的垂直加工形状的孔，但是在应用较薄的掩模层的近几年的晶片W的蚀刻步骤中，不一定容易防止孔截面的一部分扩大而成的弓形形状而在掩模层上形成良好的垂直加工形状的孔。
本发明者为了针对具有作为中间层的BARC膜54、作为掩模层的SiON膜53以及ACL膜52的晶片W，特别是针对晶片W中的ACL膜52确定能够抑制产生弓形形状并形成良好的垂直加工形状的孔的基板处理方法而进行了各种实验时，发现了以下情况而完成了本发明。
(1)发现以下情况而完成了本发明：作为处理气体使用O2气体与COS(羰基硫化物)气体的混合气体，将处理空间内的压力设为7mTorr(9.31×10-1Pa)以下，将基板的温度设为0℃以下，而对掩模层进行蚀刻，由此能够防止产生弓形形状而在掩模层上形成良好的垂直加工形状的孔，并且能够确保作为掩模层的充分的残膜量。在本发明中，用于生成等离子体的激发功率优选为450W～800W。
(2)另外，本发明者发现了以下情况而完成了本发明：通过实施掩模层蚀刻步骤，能够防止产生弓形形状而在掩模层上形成良好的垂直加工形状的孔，并且能够确保作为掩模层的充分的残膜量，其中，上述掩模层蚀刻步骤具备以下步骤：第一蚀刻步骤，作为处理气体使用O2气体与COS(羰基硫化物)气体的混合气体，将处理空间内的压力设为7mTorr(9.31×10-1Pa)以下，将激发功率设为450W～800W，并且对上部电极施加-150～-600v的直流电压来对上述掩模层进行蚀刻；以及第二蚀刻步骤，将处理空间内的压力设为7mTorr(9.31×10-1Pa)以下，将激发功率设为450W～800W，并且不对上部电极施加直流电压来对掩模层进行蚀刻。
(3)并且，本发明者发现了以下情况而完成了本发明：通过实施掩模层蚀刻步骤，能够防止产生弓形形状而在掩模层上形成良好的垂直加工形状的孔，并且能够确保作为掩模层的充分的残膜量，其中，上述掩模层蚀刻步骤具备以下步骤：第三蚀刻步骤，作为处理气体使用O2气体与COS(羰基硫化物)气体的混合气体，将处理空间内的压力设为7mTorr(9.31×10-1Pa)以下，施加第一激发功率对掩模层进行蚀刻；以及第四蚀刻步骤，将处理空间内的压力设为小于7mTorr(9.31×10-1Pa)，施加第二激发功率对掩模层进行蚀刻，其中，上述第二激发功率小于第一激发功率。
下面，详细说明本发明的第一实施方式所涉及的基板处理方法。在本处理中，在基板处理装置10的腔室11中，根据作为基板处理用程序的基板处理制程执行基板处理装置10的系统控制(未图示)。
与以往的掩模层蚀刻步骤相比，该基板处理方法具有低压、低温且用于产生等离子体的激发功率也较低的低激发功率的掩模层蚀刻步骤。
图3是表示本发明的第一实施方式所涉及的基板处理方法的工序图。
在图3中，首先准备如下晶片W，该晶片W在硅衬底50上依次层叠氧化膜51、作为掩模层的ACL膜52、作为硬掩模的SiON膜53、防止反射膜(BARC膜)54以及光致抗蚀剂膜55，光致抗蚀剂膜55具有开口部56，该开口部56以开口宽度、例如60nm使防止反射膜54的一部分露出(图3的(A))。然后，将该晶片W搬入到基板处理装置10(参照图1)的腔室11内，并载置在基座12上。
接着，利用APC阀(未图示)等将腔室11内的压力例如设定为75mTorr(1.0×10Pa)。另外，将晶片W的温度例如设定为50℃。然后，从喷头30的上部电极板31的气体孔34将作为沉积性气体的CHF3气体以流量、例如300sccm提供给腔室11内。然后，作为激发用功率对基座12施加750W、作为偏压功率对基座12施加300W，并且对喷头30施加-300V的直流电压。此时，CHF3气体由被施加到处理空间S的高频电力激发而形成等离子体，产生离子、自由基(图3的(B))。这些离子、自由基与光致抗蚀剂膜55的表面或者开口部侧壁面碰撞并起反应，使沉积物57堆积在该部分(图3的(C))。此时，开口部56的开口宽度例如被缩小(收缩)到40nm。
接着，对具备光致抗蚀剂膜55的晶片W实施蚀刻处理将形成于光致抗蚀剂膜55的开口部转印在非晶碳膜52，其中，该光致抗蚀剂膜55具有开口宽度已被缩小的开口部56。
即，在利用APC阀(未图示)等来将收容有开口部56的开口宽度已被缩小的晶片W的腔室11内的压力例如设定为75mTorr(1.0×10Pa)、将晶片W的温度例如设定为50℃之后，从喷头30的上部电极板31的气体孔34将CF4气体以流量220sccm提供给腔室11内，并且将CHF3气体以流量250sccm提供给腔室11内。然后，作为激发用功率对基座12施加750W、作为偏压功率对基座12施加0W，并且对喷头30施加-300V的直流电压。此时，CF4气体和CHF3气体由被施加到处理空间S的高频电力激发而形成等离子体，产生离子、自由基(图3的(D))。这些离子、自由基与防止反射膜54中没有被光致抗蚀剂膜55覆盖的部分碰撞并起反应，对防止反射膜54以及其下层的SiON膜53的有关部分进行蚀刻。直到ACL膜52露出为止对有关部分的防止反射膜54以及SiON膜53进行蚀刻(图4的(E))。
这样，在对BARC膜54和SiON膜53进行蚀刻之后，转移到作为本基板处理方法中的特征性蚀刻步骤的掩模层蚀刻步骤。
在掩模层蚀刻步骤中，首先将腔室11内的压力利用APC阀等例如设定为5mTorr(6.65×10-1Pa)。另外，将晶片W的下部温度例如设定为-10℃。然后，从喷头30的上部电极板31的气体孔34将O2气体以220sccm、将COS气体以17sccm(COS气体流量相对于整个气体流量的比例：7.8容量％)混合而成的含有COS气体的气体提供给腔室11内。然后，作为等离子体生成用激发功率例如以500W对基座12施加40MHz的高频电力而将偏压功率(3MHz)设为0W。此外，不对作为上部电极的喷头30施加直流电压。此时，O2气体和COS气体由被施加到处理空间S的高频电力激发而形成等离子体，产生离子、自由基(图4的(F))。
这些离子、自由基与ACL膜52碰撞并起反应，对有关部分进行蚀刻(图4的(G))。直到氧化膜51露出为止对有关部分的ACL膜52进行蚀刻，在ACL膜52上形成宽度例如40nm的开口部56。此时，堆积在光致抗蚀剂膜55、该光致抗蚀剂膜55的开口部56的侧壁面和上表面上的沉积物57以及防止反射膜54同时被去除，并且在ACL膜52上形成没有弓形的、良好的垂直加工形状的孔，并且能够确保对下层氧化膜51进行蚀刻时所需的充分的残膜量。此外，ACL膜52的蚀刻时间例如为181sec。
图5是表示掩模层蚀刻步骤结束之后形成于ACL膜52上的开口部截面的示意图。在图5中，在ACL膜52上形成有多个开口部56，该多个开口部56具有大致均等的孔径。孔径a例如为40～50nm，孔间隔b例如大约37nm。此外，长宽比例如20以上。
接着，利用APC阀等将收容有已对ACL膜52进行了蚀刻的晶片W的腔室11内的压力例如设定为20mTorr(2.66Pa)。另外，将晶片W的上部温度例如设定为95℃、将下部温度例如设定为20℃。然后，从喷头30的上部电极板31的气体孔34将C6F6气体例如以12sccm、将C4F6气体以25sccm、将C4F8气体以20sccm、将Ar气体以200sccm、将O2气体以85sccm混合而成的含有C6F6气体的气体提供给腔室11内。然后，对基座12施加40MHz、1700W的激发功率以及3MHz、4500W的偏压功率。此时，C6F6气体、C4F6气体、C4F8气体、Ar气体、O2气体通过被施加到处理空间S的高频电力激发而形成等离子体，产生离子、自由基(图4的(H))。这些离子、自由基与氧化膜51碰撞并起反应，对有关部分进行蚀刻。
此时，在ACL膜52和SiON膜53上堆积由C6F6气体引起的沉积物，作为掩模层而发挥功能。因而，一边确保这些膜的膜厚残量一边进行蚀刻，由此，在氧化膜51中也不会使开口部56的孔侧面膨胀而避免弓形形状，从而形成垂直加工形状良好的孔(图4的(I))。
接着，将在氧化膜51上形成有没有弓形形状的垂直加工形状良好的孔的晶片W载置在其它装置的去胶机(Asher)上来去除作为掩模层的ACL膜52，从而结束一系列蚀刻处理。
根据本实施方式，与以往技术相比，将掩模层蚀刻步骤中的处理空间内的压力(处理压力)设为作为低压的5mTorr(6.65×10-1Pa)，与以往技术相比，将基板的温度设为作为低温的-10℃～-20℃，并且将等离子体产生用的激发功率设为500W而对ACL膜52进行蚀刻，因此根据这些后述的相乘效果，在ACL膜52中，能够防止产生开口部56的孔截面的一部分扩大而成的弓形形状并形成良好的垂直加工形状的孔，能够确保作为掩模层的充分的残膜量。另外，由此在之后的氧化膜51的蚀刻步骤中，例如能够形成顶部良好而底部没有变形的垂直形状良好的孔。
在本实施方式中，掩模层蚀刻步骤中的处理空间S的压力低于以往技术的处理压力、例如低于20mTorr(2.66Pa)，7mTorr(9.31×10-1Pa)以下，优选为5mTorr(6.65×10-1Pa)以下，通常设定为5mTorr(6.65×10-1Pa)～7mTorr(9.31×10-1Pa)。由此，处理空间S内的等离子体中的分子密度降低，由分子的碰撞引起的离子散射减少，离子入射到ACL膜52的孔侧壁的入射角度变小。并且，离子变得以孔内为主向铅直方向下方入射，离子中向侧壁的攻击力变小，从而减小弓形而形成垂直加工形状良好的孔。另一方面，当处理压力大于等于7mTorr(9.31×10-1Pa)时，离子对孔侧壁的入射角度不会变得足够小，向孔侧壁的攻击力增加，从而容易产生弓形。因而，如果处理压力在上述范围内，则等离子体中的离子向孔内的入射角度变小，由此能够形成垂直加工形状良好的孔。
在本实施方式中，与作为以往的掩模层蚀刻步骤中的晶片温度的例如20℃相比，掩模层蚀刻步骤中的晶片温度为0℃以下，优选为-10℃～-20℃。通过降低晶片温度，与孔的深度方向的蚀刻速率相比，降低横方向的蚀刻速率而能够抑制产生弓形。在此，孔的深度方向的蚀刻主要以离子的碰撞来进行，但是侧壁方向的蚀刻主要被附着于孔的侧壁的离子的热量控制来进行。因而，通过降低处理温度、即处理中的晶片温度，与孔的深度方向的蚀刻量相比侧壁方向的蚀刻量减小，结果是能够形成垂直加工性良好的开口部56。另一方面，当晶片温度大于等于0℃时，对离子附着于孔的侧壁时向侧壁方向的蚀刻速率降低效果变得不充分。因而，如果晶片温度为-10℃～-20℃，则与相对于孔的深度方向的蚀刻速率相比选择性地降低向侧壁方向的蚀刻速率，从而能够形成垂直加工性良好的孔。
在本实施方式中，掩模层蚀刻步骤中用于产生等离子体的激发功率为低于以往技术中的激发功率、例如低于2000W、为450W～800W，优选为450W～550W。由此，入射到孔的侧壁的能量减小，减少弓形而能够形成垂直加工形状良好的开口部56。通过将激发功率设为上述范围内，孔的深度方向上的蚀刻速率也变小，但是与将激发功率设为大于800W的情况相比，相应地延长蚀刻时间而形成期望深度的开口部56的情况下对于孔侧壁的蚀刻量明显变小，由此，能够形成没有弓形的垂直加工性良好的开口部56。另一方面，当激发功率超过800W时，能量向孔的侧壁方向的降低量变得不充分，有可能产生弓形。在本实施方式中，通常将激励用电力调整为450W～550W。如果在该范围，则不会极端地降低相对于孔的深度方向的蚀刻速率，但又能够降低孔的侧壁方向的蚀刻速率而抑制孔截面扩大而成的弓形。
在本实施方式中，将掩模层蚀刻步骤中的偏压功率设为0W。即，不施加偏压功率。由此，等离子体仅通过自偏压被引入到晶片W。因而，能够确保ACL膜52的残膜量。
在本实施方式中，含有氧(O2)气和COS气体的混合气体中的COS气体的比例优选为4.8～9.1体积％。由此，例如根据平滑效果能够防止孔的入口部分的直径扩大。
在本实施方式中，作为基板处理装置使用了下部两个频率的基板处理装置，但是并不限于此，还能够使用上部下部两个频率的基板处理装置来执行。
接着，说明本发明中的第二实施方式所涉及的基板处理方法。
本实施方式与第一实施方式不同的部分为掩模层蚀刻步骤，而其它步骤即收缩步骤、BARC膜和SiON膜蚀刻步骤、掩模层蚀刻步骤后的氧化膜蚀刻步骤与第一实施方式相同。
下面，主要说明第二实施方式与第一实施方式不同的掩模层蚀刻步骤。
第二实施方式中的掩模层蚀刻步骤包括以下步骤：第一蚀刻步骤，将处理压力设为7mTorr(9.31×10-1Pa)以下，将等离子体产生用的激发功率设为450W～800W，并且对上部电极(喷头)30施加-150～-600v的直流电压；以及第二蚀刻步骤，将处理压力设为7mTorr(9.31×10-1Pa)以下，将激发功率设为450W～800W，并且将对喷头30施加的直流电压设为0v、即不对喷头30施加直流电压。
首先，将腔室11内的压力设为5mTorr(6.65×10-1Pa)，该腔室11内收容有对防止反射膜54和SiON膜53进行了蚀刻直到ACL膜52的一部分露出为止的晶片W(参照图4的(E))，将晶片W的底部温度设为20℃，对喷头30施加-600v的直流电压，从上部电极板31的气体孔34将O2气体200sccm与COS气体17sccm的混合气体提供给腔室11内，在这种状态下，作为激发功率对基座12施加例如40MHz的高频电力500W，将偏压电力设为0W而执行第一蚀刻步骤。此时，O2气体和COS气体由被施加给处理空间S的高频电力激励而形成等离子体，产生离子、自由基(参照图4的(F))。
接着，经过规定时间之后，第一蚀刻步骤中的蚀刻条件中仅将施加给喷头30的直流电压代替为0V，原样保持其它条件而执行第二蚀刻步骤。
所产生的离子、自由基与ACL膜52碰撞并起反应，对有关部分进行蚀刻(图4的(G))。直到氧化膜51露出为止对有关部分的ACL膜52进行蚀刻，在ACL膜52上形成没有弓形的、例如形成开口径为40nm的垂直加工形状良好的孔。另外，能够确保对下层氧化膜51进行蚀刻时所需的充分的残膜量。
根据本实施方式，在掩模层蚀刻步骤的第一蚀刻步骤中，将偏压功率设为0W并且对喷头30施加直流电压，因此等离子体密度增加而在SiON膜53上容易堆积沉积物，该沉积物作为保护膜而发挥功能。因而，防止SiON膜53上的开口部56的倒肩(肩落)(形成锥形状)，入射到ACL膜52的侧壁的离子减少，由此抑制产生弓形，从而能够形成良好的垂直加工形状的孔。另外，还能够充分确保作为掩模层的残膜量。
在本实施方式中，SiON膜53的开口部56不会形成倒肩形状的机理不能确定，但是估计是因为沉积物堆积在SiON膜53上而作为保护膜而发挥功能，另外，因为将偏压功率设为0W，所以离子仅通过自偏压被引入，因此认为离子的引入量减少，SiON膜53表面的溅射变弱。
在本实施方式中，接着掩模层蚀刻步骤的第一蚀刻步骤，执行不对喷头30施加直流电压的第二蚀刻步骤。当照原样继续进行施加直流电压的蚀刻(第一蚀刻步骤)时，沉积物的堆积量变得过多，作为蚀刻对象的ACL膜52的孔径变窄而无法确保底部CD。因而，在本实施方式中，接着对喷头30施加直流电压的第一蚀刻步骤，执行不对喷头30施加直流电压的第二蚀刻步骤。由此，降低等离子体密度而抑制沉积物，因此SiON膜53表面的溅射变得优越。由此，能够确保底部直径。
在本实施方式中，掩模层蚀刻步骤中的第一蚀刻步骤与第二蚀刻步骤的处理时间例如分别为120sccm和86sccm。第一步骤与第二步骤的处理时间例如还依赖于形成于ACL膜52的孔径，但是各处理时间以及从第一步骤切换为第二步骤的定时根据反复执行相同蚀刻处理而得到的经验等来决定。
在本实施方式中，将掩模层蚀刻步骤中的处理压力设为低于以往技术的处理压力、例如设为低于20mTorr(2.66Pa)的压力的情况，以及等离子体产生用的激发功率设为低于以往技术的激发功率、例如设为低于2000W的功率的情况与第一实施方式相同，其适应范围也与第一实施方式相同。
接着，说明本发明中的第三实施方式所涉及的基板处理方法。
本实施方式与第一实施方式不同的部分为掩模层蚀刻步骤，而其它步骤与第一实施方式相同。
下面，主要说明第三实施方式与第一实施方式不同的掩模层蚀刻步骤。
第三实施方式中的掩模层蚀刻步骤包括以下步骤：第三蚀刻步骤，将处理压力设为7mTorr(9.31×10-1Pa)以下，并施加等离子体产生用的第一激发功率；以及第四蚀刻步骤，将处理压力设为7mTorr(9.31×10-1Pa)以下，作为激发功率施加小于第一激发功率的第二激发功率。
即，在第三实施方式中的掩模层蚀刻步骤中，首先，将腔室11内的压力设为5mTorr(6.65×10-1Pa)，该腔室11内收容有对防止反射膜54和SiON膜53进行了蚀刻直到ACL膜52的一部分露出为止的晶片W(参照图4的(E))，将晶片W的底部温度设为20℃，从上部电极板31的气体孔34将O2气体200sccm与COS气体17sccm的混合气体提供给腔室11内，在这种状态下，作为等离子体产生用的激发功率对基座12施加40MHz的高频电力2000W，将偏压功率设为0W而执行第三蚀刻步骤。此时，O2气体和COS气体由被施加给处理空间S的高频电力激发而形成等离子体，产生离子、自由基(参照图4的(F))。
接着，经过规定时间之后，第三蚀刻步骤中的蚀刻条件中仅将激发功率设为1500W，原样保持其它条件而执行第四蚀刻步骤。
所产生的离子、自由基与ACL膜52碰撞并起反应，对有关部分进行蚀刻(图4的(G))。对有关部分的ACL膜52进行蚀刻直到氧化膜51露出为止，在ACL膜52上例如形成宽度40nm的开口部56。此时，在第三蚀刻步骤与第四蚀刻步骤中使激发功率发生变化，由此入射到孔壁面的离子的入射角度发生变化，从而ACL膜52的孔侧面上的弓形产生位置发生变化。这样，通过组合弓形的产生位置不同的蚀刻步骤，来使能量较高的离子向孔入射的入射角度发生变化，弓形位置发生分散。因而，结果是抑制产生弓形。
根据本实施方式，在掩模层蚀刻步骤中的第三蚀刻步骤和第四蚀刻步骤中，使等离子体产生用的激发功率发生变化，组合了弓形的产生位置不同的蚀刻步骤，因此能够抑制孔截面的一部分扩大而成的弓形而在ACL膜52上形成良好的垂直加工形状的孔，并且能够确保作为掩模层的充分的残膜量。
在本实施方式中，掩模层蚀刻步骤中的第三蚀刻步骤和第四蚀刻步骤中的激发功率从较大的值变换为较小的值。由此，能量较高的离子的孔入射角度和等离子体密度发生变化，从而弓形位置分散，结果是抑制产生弓形。另外，尽可能降低SiON膜53的孔的倒肩的影响而能够有效地抑制产生弓形。即，当将激发功率从较小值的步骤变换为较大值的步骤时，在通过前段较低激发功率的蚀刻步骤在孔中存在一些倒肩的情况下，在后段中，由较高激发功率引起的能量较强的离子作用于倒肩部分，向孔侧壁的攻击力相对变大，从而容易产生弓形，但是在本实施方式中，能够避免上述情况。
在本实施方式中，掩模层蚀刻步骤中的第三蚀刻步骤和第四蚀刻步骤的处理时间例如分别为60sccm和84sccm。第三蚀刻步骤与第四蚀刻步骤的处理时间以及从第三蚀刻步骤切换为第四蚀刻步骤的定时根据反复执行相同处理而得到的经验等来决定。
在本实施方式中，在掩模层蚀刻步骤中的第四蚀刻步骤之后，还能够设置施加小于第二激发功率的第三激发功率的第五蚀刻步骤，其中，该第三激发功率。由此，弓形位置细微移动，因此能够有效地抑制产生弓形。第一激发功率和第二激发功率例如分别为2100W～1900W、1600W～1400W。另外，第三激发功率例如为1100W～900W。另外，掩模层蚀刻步骤还可以包括四个步骤以上的步骤。在这种情况下，激发功率也优选依次从较高值变换为较低值。由此，能够有效地抑制产生弓形。
在本实施方式中，将掩模层蚀刻步骤中的处理压力设为低于作为以往技术的处理压力、例如设为低于20mTorr(2.66Pa)的压力的情况与与第一实施方式相同，其适应范围也与第一实施方式相同。
以上，使用实施方式说明了本发明，但是本发明并不限于上述实施方式。
另外，在上述各实施方式中，实施等离子体处理的基板并不限于半导体设备用的晶片，也可以是使用于包括LCD(Liquid Crystal Display：液晶显示器)等的FPD(FlatPanel Display：平板显示器)等的各种基板、光掩模、CD掩模、印刷基板等。
另外，将存储有实现上述各实施方式的功能的软件的程序代码的存储介质提供给系统或者装置，该系统或者装置的计算机(或者CPU、MPU等)读出并执行保存在存储介质中的程序代码，由此也能够完成本发明的目的。
在这种情况下，从存储介质读出的程序代码本身实现上述各实施方式的功能，该程序代码以及存储有该程序代码的存储介质构成本发明。
另外，作为用于提供程序代码的存储介质，例如能够使用软盘(注册商标)、硬盘、光磁盘、CD-ROM、CD-R、CD-RW、DVD-ROM、DVD-RAM、DVD-RW、DVD+RW等光盘、磁带、非易失性存储卡、ROM等。或者，也可以利用网络下载程序代码。
另外，不仅包括通过执行计算机所读出的程序代码来实现上述各实施方式的功能，还包括以下情况：根据该程序代码的指示，在计算机上运转的OS(操作系统)等进行实际处理的一部分或者全部，通过该处理来实现上述各实施方式的功能。
并且，还包括以下情况：在从存储介质读出的程序代码被写入到插入到计算机的功能扩展板、与计算机相连接的功能扩展单元所具备的存储器之后，根据该程序代码的指示，扩展板、扩展单元所具备的CPU等进行该扩展功能的实际处理的一部分或者全部，通过该处理实现上述各实施方式的功能。

Claims (5)

1.一种基板处理方法，将在处理对象层上层叠有掩模层和中间层的基板收容到处理空间内，该处理空间形成于上部电极与下部电极之间，在该处理空间内产生处理气体的等离子体，利用该等离子体对上述基板实施蚀刻处理，通过上述中间层和上述掩模层在上述处理对象层上形成图案形状，该基板处理方法的特征在于，具有以下步骤：
第一步骤，将上述处理空间内的压力设为7mTorr以下、即9.31×10-1Pa以下，将用于产生上述等离子体的激发功率设为450W～800W，并且对上述上部电极施加-150～-600v的直流电压，来对上述掩模层进行蚀刻；以及
第二步骤，将上述处理空间内的压力设为7mTorr以下、即9.31×10-1Pa以下，将上述激发功率设为450W～800W，并且将对上述上部电极施加的直流电压设为0V，来对上述掩模层进行蚀刻，
其中，上述处理气体为包含氧气和COS气体的混合气体。
2.根据权利要求1所述的基板处理方法，其特征在于，
上述第一步骤和第二步骤中的处理空间内的压力分别为5mTorr以下、即6.65×10-1Pa以下。
3.根据权利要求1或者2所述的基板处理方法，其特征在于，
上述第一步骤和第二步骤中的上述激发功率分别为450W～550W。
4.根据权利要求1所述的基板处理方法，其特征在于，
上述掩模层为非晶碳膜。
5.根据权利要求1所述的基板处理方法，其特征在于，
上述COS气体相对于上述混合气体的比例为4.8～9.1体积百分比。
CN201310632816.1A 2010-03-26 2011-03-25 基板处理方法 Active CN103594352B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010072664A JP5563860B2 (ja) 2010-03-26 2010-03-26 基板処理方法
JP2010-072664 2010-03-26
CN201110080938.5A CN102201331B (zh) 2010-03-26 2011-03-25 基板处理方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201110080938.5A Division CN102201331B (zh) 2010-03-26 2011-03-25 基板处理方法

Publications (2)

Publication Number Publication Date
CN103594352A CN103594352A (zh) 2014-02-19
CN103594352B true CN103594352B (zh) 2017-01-18

Family

ID=44656967

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201110080938.5A Active CN102201331B (zh) 2010-03-26 2011-03-25 基板处理方法
CN201310632816.1A Active CN103594352B (zh) 2010-03-26 2011-03-25 基板处理方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201110080938.5A Active CN102201331B (zh) 2010-03-26 2011-03-25 基板处理方法

Country Status (5)

Country Link
US (1) US8569176B2 (zh)
JP (1) JP5563860B2 (zh)
KR (1) KR101718170B1 (zh)
CN (2) CN102201331B (zh)
TW (1) TWI524376B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014225501A (ja) 2013-05-15 2014-12-04 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
CN104253035A (zh) * 2013-06-27 2014-12-31 北京北方微电子基地设备工艺研究中心有限责任公司 基片刻蚀方法
US9018103B2 (en) * 2013-09-26 2015-04-28 Lam Research Corporation High aspect ratio etch with combination mask
JP6408903B2 (ja) * 2014-12-25 2018-10-17 東京エレクトロン株式会社 エッチング処理方法及びエッチング処理装置
US9941123B1 (en) * 2017-04-10 2018-04-10 Lam Research Corporation Post etch treatment to prevent pattern collapse
JP2018200925A (ja) * 2017-05-25 2018-12-20 東京エレクトロン株式会社 エッチング方法およびエッチング装置
JP6415636B2 (ja) * 2017-05-25 2018-10-31 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
US10242883B2 (en) 2017-06-23 2019-03-26 Lam Research Corporation High aspect ratio etch of oxide metal oxide metal stack

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007180358A (ja) * 2005-12-28 2007-07-12 Tokyo Electron Ltd プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
CN101667532A (zh) * 2006-03-30 2010-03-10 东京毅力科创株式会社 等离子体处理方法及等离子体处理装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5770098A (en) * 1993-03-19 1998-06-23 Tokyo Electron Kabushiki Kaisha Etching process
JPH0774147A (ja) * 1993-07-05 1995-03-17 Sony Corp ドライエッチング方法およびドライエッチング装置
US6019906A (en) * 1998-05-29 2000-02-01 Taiwan Semiconductor Manufacturing Company Hard masking method for forming patterned oxygen containing plasma etchable layer
JP3660280B2 (ja) * 2001-07-30 2005-06-15 株式会社半導体先端テクノロジーズ 微細レジストパターンの形成方法
US20040087153A1 (en) 2002-10-31 2004-05-06 Yan Du Method of etching a silicon-containing dielectric material
US20070066038A1 (en) * 2004-04-30 2007-03-22 Lam Research Corporation Fast gas switching plasma processing apparatus
US7498273B2 (en) * 2006-05-30 2009-03-03 Applied Materials, Inc. Formation of high quality dielectric films of silicon dioxide for STI: usage of different siloxane-based precursors for harp II—remote plasma enhanced deposition processes
US8129282B2 (en) * 2006-07-19 2012-03-06 Tokyo Electron Limited Plasma etching method and computer-readable storage medium
JP2008243937A (ja) * 2007-03-26 2008-10-09 Tokyo Electron Ltd 基板処理装置及び基板処理方法
JP2010041028A (ja) * 2008-07-11 2010-02-18 Tokyo Electron Ltd 基板処理方法
JP5107842B2 (ja) * 2008-09-12 2012-12-26 東京エレクトロン株式会社 基板処理方法
US9330934B2 (en) * 2009-05-18 2016-05-03 Micron Technology, Inc. Methods of forming patterns on substrates

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007180358A (ja) * 2005-12-28 2007-07-12 Tokyo Electron Ltd プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
CN101667532A (zh) * 2006-03-30 2010-03-10 东京毅力科创株式会社 等离子体处理方法及等离子体处理装置

Also Published As

Publication number Publication date
CN102201331B (zh) 2014-12-03
TWI524376B (zh) 2016-03-01
KR20110108287A (ko) 2011-10-05
KR101718170B1 (ko) 2017-03-20
JP5563860B2 (ja) 2014-07-30
CN103594352A (zh) 2014-02-19
TW201214509A (en) 2012-04-01
US20110237083A1 (en) 2011-09-29
US8569176B2 (en) 2013-10-29
JP2011204999A (ja) 2011-10-13
CN102201331A (zh) 2011-09-28

Similar Documents

Publication Publication Date Title
CN103594352B (zh) 基板处理方法
JP5248902B2 (ja) 基板処理方法
TWI478232B (zh) Substrate handling method
CN101661228B (zh) 基板处理方法
TWI467651B (zh) 活性硬遮罩電漿蝕刻時之現場光阻剝除
JP5180121B2 (ja) 基板処理方法
JP2010212415A (ja) 基板処理方法
TW201117292A (en) Substrate processing method
JP5524362B2 (ja) 基板処理方法
CN102522330B (zh) 基板处理方法
TWI392976B (zh) Substrate handling method
CN101800160B (zh) 基板处理方法
JP5484363B2 (ja) 基板処理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant