TWI392976B - Substrate handling method - Google Patents

Substrate handling method Download PDF

Info

Publication number
TWI392976B
TWI392976B TW098130754A TW98130754A TWI392976B TW I392976 B TWI392976 B TW I392976B TW 098130754 A TW098130754 A TW 098130754A TW 98130754 A TW98130754 A TW 98130754A TW I392976 B TWI392976 B TW I392976B
Authority
TW
Taiwan
Prior art keywords
layer
gas
thickness
processing method
mask layer
Prior art date
Application number
TW098130754A
Other languages
English (en)
Other versions
TW201027278A (en
Inventor
Masato Kushibiki
Eiichi Nishimura
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201027278A publication Critical patent/TW201027278A/zh
Application granted granted Critical
Publication of TWI392976B publication Critical patent/TWI392976B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Description

基板處理方法
本發明係關於基板處理方法，尤其關於處理依序疊層處理對象層、中間層、光罩層之基板的基板處理方法。
所知的有在矽基材上依序疊層藉由CVD處理等而被形成之含有雜質的氧化膜，例如TEOS(Tetra Ethyl Ortho Silicate)膜、導電膜例如TiN膜、反射防止膜(BARC膜)以及光罩層(光阻膜)之半導體裝置用之晶圓(例如，參照專利文獻1)。光阻膜係藉由光微影形成特定圖案，於反射防止膜及導電膜之蝕刻之時，當作光罩層發揮功能。
近年來，於半導體裝置之小型化發展中，產生必須更微細形成上述般之晶圓表面中之電路圖案。為了形成如此之微細電路圖案，在半導體裝置之製造過程中，必須縮小光阻膜中之圖案之最小尺寸，將小尺寸之開口部(通孔或溝渠)形成在蝕刻對象之膜。
〔專利文獻1〕日本特開2006-190939號公報
但是，光阻膜中之圖案之最小尺寸雖然藉由可在光微影顯像之最小尺寸被規定，但是由於焦點距離之參差不齊 等原因使得可在光微影中量產之最小尺寸則受到限制。例如，可在光微影量產之最小尺寸大約為80nm。另外，滿足半導體裝置之小型化要求之加工尺寸為30nm左右。
再者，近年來，為了縮小圖案之最小尺寸，縮短在光微影中所使用之光的波長，並且適用較以往更軟且薄之光阻膜的機會變多。因此，於反射防止膜(BARC膜)之蝕刻時，產生如光阻膜本身磨損之問題。在此，催促開發使光阻膜厚度增大或回復之技術。
本發明之目的在於提供一種形成滿足半導體裝置之小型化要求之尺寸之開口部的基板處理方法，為可以使磨損前之光罩層之厚度增大，或使磨損之光罩層回復之基板處理方法。
為了達成上述目的，申請專利範圍第1項所記載之基板處理方法，係屬於處理依序疊層處理對象層、中間層及光罩層，且上述光罩層具有使上述中間層之一部分露出之開口部的基板之基板處理方法，其特徵為具有：藉由以一般式Cx Hy Fz (x、y、z為正的整數)所表示之附著性氣體及SF6 氣體之混合氣體所生成之電漿，在具有上述開口部之光罩層之上部表面堆積附著物，而使厚度增大之光罩層厚度增大步驟；對上述中間層進行蝕刻的中間層蝕刻步驟；對藉由該中間層蝕刻步驟而露出之上述處理對象層之露出面進行蝕刻的處理對象層蝕刻步驟；及於上述光罩層厚度增大步驟後，上述處理對象層蝕刻步驟前，掃除藉由上 述中間層蝕刻步驟而露出之上述處理對象層之上述露出面的突破步驟(Breakthrough step)。在此，C為碳，H為氫，F為氟。
申請專利範圍第2項所記載之基板處理方法，係如申請專利範圍第1項所記載之基板處理方法中，上述光罩層厚度增大步驟為回復基於上述中間層蝕刻步驟而磨損掉之上述光罩層之厚度的步驟。
申請專利範圍第3項所記載之基板處理方法，係如申請專利範圍第1項所記載之基板處理方法中，上述光罩層厚度增大步驟係於上述中間層蝕刻步驟前被實施。
申請專利範圍第4項所記載之基板處理方法，係如申請專利範圍第1至3項中之任一項所記載之基板處理方法中，上述附著性氣體為CH3 F氣體。
申請專利範圍第5項所記載之基板處理方法，係如申請專利範圍第1至3項中之任一項所記載之基板處理方法中，上述SF6 氣體對上述附著性氣體之混合比為1.5以下。
申請專利範圍第6項所記載之基板處理方法，係如申請專利範圍第5項所記載之基板處理方法中，上述SF6 氣體對上述附著性氣體之混合比為1~1.5。
申請專利範圍第7項所記載之基板處理方法，係如申請專利範圍第1至3項中之任一項所記載之基板處理方法中，在上述光罩層厚度增大步驟中，使上述基板施加50W至200W之偏壓電力。
申請專利範圍第8項所記載之基板處理方法，係如申 請專利範圍第1至3項中之任一項所記載之基板處理方法中，在上述光罩層厚度增大步驟中，將圍繞上述基板之氛圍壓力調整成2.0Pa(15mTorr)至5.2Pa(40mTorr)。
申請專利範圍第9項所記載之基板處理方法，係如申請專利範圍第1至3項中之任一項所記載之基板處理方法中，在上述光罩層厚度增大步驟中之處理時間為20秒至40秒。
申請專利範圍第10項所記載之基板處理方法，係如申請專利範圍第1至3項中之任一項所記載之基板處理方法中，在上述光罩層厚度增大步驟中之上述光罩層為光阻膜。
再者，申請專利範圍第11項所記載之基板處理方法，係如申請專利範圍第1至3項中之任一項所記載之基板處理方法中，上述處理對象層為SiN膜。
再者，申請專利範圍第12項所記載之基板處理方法，係如申請專利範圍第1項所記載之基板處理方法中，上述中間層為反射防止膜(BARC)，上述光罩層厚度增大步驟係在藉由上述中間層蝕刻步驟而蝕刻上述反射防止膜之一部分而使上述處理對象層之一部分露出之後被實行。
再者，申請專利範圍第13項所記載之基板處理方法，用以處理依序疊層處理對象層、中間層及光罩層，且上述光罩層具有使上述中間層之一部分露出之開口部的基板，該基板處理方法之特徵為具有：藉由以一般式Cx Hy Fz (x、y、z為正的整數)所表示之附著性氣體及SF6 氣體之 混合氣體所生成之電漿，在具有上述開口部之光罩層之上部表面堆積附著物，而使厚度增大之光罩層厚度增大步驟；對上述中間層進行蝕刻的中間層蝕刻步驟；對藉由該中間層蝕刻步驟而露出之上述處理對象層之露出面進行蝕刻的處理對象層蝕刻步驟；及於上述光罩層厚度增大步驟後，上述處理對象層蝕刻步驟前，掃除藉由上述中間層蝕刻步驟而露出之上述處理對象層之上述露出面的突破步驟(Breakthrough step)，上述中間層蝕刻步驟係使用由CF4 氣體和O2 氣體之混合氣體所生成之電漿而實行。
若藉由申請專利範圍第1項所記載之基板處理方法時，由於具有在藉由以一般式Cx Hy Fz (x、y、z為正的整數)所表示之附著性氣體及SF6 氣體之混合氣體所生成之電漿，在具有上述開口部之光罩層之上部表面堆積附著物，而使厚度增大之光罩層厚度增大步驟後，處理對象層蝕刻前，掃除藉由中間層蝕刻步驟而露出之上述處理對象層之上述露出面的突破步驟(Breakthrough step)，故可以因應所需使光罩層之厚度增大，並且可以掃除附著於處理對象層上之附著物而排除處理對象層蝕刻步驟中與選擇性有關的阻礙。
若藉由申請專利範圍第2項所記載之基板處理方法時，因光罩層厚度增大步驟為使基於中間層之蝕刻而磨損掉之光罩層之厚度回復之步驟，故可以使基於中間層蝕刻步 驟而磨損掉之光罩層厚度回復。
若藉由申請專利範圍第3項所記載之基板處理方法時，因光罩層厚度增大步驟係在蝕刻中間層之前被實施，故可以增大磨損前之光罩層之厚度，使之後的處理安定。
若藉由申請專利範圍第4項所記載之基板處理方法時，因附著性氣體為CH3 F氣體，故可以使根據CH3 F氣體之附著物堆積於光罩層之上部表面，而增大其厚度。
若藉由申請專利範圍第5項所記載之基板處理方法時，因將SF6 氣體對附著性氣體之混合比設為1.5以下，故藉由附著性氣體之附著物堆積作用，和SF6 氣體之附著物控制作用以及光罩層表面之圓滑作用之增效作用，可以使附著物選擇性附著於光罩層表面而增大其厚度。
若藉由申請專利範圍第6項所記載之基板處理方法，因將SF6 氣體對附著性氣體之混合比設為1~1.5，故可以使附著物更選擇性附著於光罩層表面而有效果增大其厚度。
若藉由申請專利範圍第7項所記載之基板處理方法，因在光罩層厚度增大步驟中，對基板施加50W~200W之偏壓電力，故與氣體混合比、處理壓力等相輔，可以使附著物選擇性附著於光罩層表面，有效果增大其厚度。
若藉由申請專利範圍第8項所記載之基板處理方法時，因在光罩層增大步驟中，將圍繞基板之氛圍壓力調整成2.0Pa(15mTorr)至5.2Pa(40mTorr)，故與偏壓電力、處理氣體混合比等相輔，可以使附著物有效率附著於光罩 層表面而增大其厚度。
若藉由申請專利範圍第9項所記載之基板處理方法，因將光罩層厚度增大步驟中之處理時間設為20秒至40秒，故可以以所需最低限之處理時間使附著物附著於光罩層表面而增大其厚度。
若藉由申請專利範圍第10項所記載之基板處理方法，因將光罩層厚度增大步驟中之光罩層設為光阻膜，故可以使附著物附著於光罩層表面而增大其厚度。
以下，針對本發明之實施型態，一面參照圖面一面予以詳細說明。
首先，針對實行本發明之實施型態所涉及之基板處理方法之基板處理系統予以說明。該基板處理系統具備多數製程模組，該製程模組係被構成對當作基板之半導體晶圓W(以下，單稱為「晶圓W」施予使用電漿之蝕刻處理或灰化處理。
第1圖為概略性表示實行本發明之實施型態所涉及之基板處理方法之基板處理系統之構成的俯視圖。
在第1圖中，基板處理系統10具備俯視呈六角形之轉移模組11、連接於該轉移模組11之一側面的兩個製程模組12、13、以對向於該兩個製程模組12、13之方式連接於轉移模組11之另一側的兩個製程模組14、15、鄰接於製程模組13並且連接於轉移模組11之製程模組16、鄰 接製程模組15且連接於轉移模組11之製程模組17、當作矩形狀之搬運室之裝載模組18，和被配置在轉移模組11及裝載模組18之間而連結該些之2個裝載鎖定模組19、20。
轉移模組11具有被配置在其內部之伸縮及旋轉自如之搬運臂21，該搬運臂21係在製程模組12~17或裝載鎖定模組19、20之間搬運晶圓W。
製程模組12具有收容晶圓W之處理室容器(腔室)，對該腔室內部導入CF系氣體，例如CF4 氣體及O2 氣體之混合氣體以當作處理氣體，並自藉由使腔室內部產生電場而被導入之處理氣體產生電漿，且藉由該電漿對晶圓W施予蝕刻處理。
第2圖為沿著第1圖中之線II-II線之截面圖。
在第2圖中，製程模組12具有處理室(腔室)22、被配置在該腔室22內之晶圓W之載置台23、被配置成在腔室22之上方與載置台23相向之噴淋頭24、排出腔室22內之氣體等之TMP(Turbo Molecular Pump)25、被配置在腔室22及TMP25之間，當作控制腔室22內之壓力的可變式蝶閥的APC(Adaptive Pressure Control)閥26。
載置台23係經整合器(Matcher)28而連接有高頻電源27，該高頻電源27係將高頻電力供給至載置台23。依此，載置台23係當作下部電極而發揮功能。再者，整合器28係降低來自載置台23之高頻電力之反射，使供給至高頻電力之載置台23的供給效率成為最大。載置台23係 將自高頻電源27所供給之高頻電力施加至處理空間S。
噴淋頭24係由圓板狀之氣體供給部30所構成，氣體供給部30具有緩衝室32。緩衝室32係經氣體供氣孔34而與腔室22內連通。
緩衝室32係被連接於CF4 氣體供給系統及O2 氣體供給系統(兩者皆無圖示)。CF4 氣體供給系統係將CF4 氣體供給至緩衝室32。再者，O2 氣體供給系統係將O2 氣體供給至緩衝室32。被供給之CF4 氣體及O2 氣體經氣體供氣孔34而被供給至腔室22內。
噴淋頭24係經整合器36而連接有高頻電源35，該高頻電源35係將高頻電力供給至噴淋頭24。依此，噴淋頭24係當作上部電極而發揮功能。再者，整合器36具有與整合器28相同之功能。噴淋頭24係將自高頻電源35所供給之高頻電力施加至處理空間S。
在該製程模組12之腔室22內，如上述般，藉由載置台23及噴淋頭24對處理空間S施加高頻電力，使從噴淋頭24被供給至處理空間S之處理氣體成為高密度之電漿，而產生離子或自由基，實行後述之中間層膜蝕刻步驟。
返回第1圖，製程模組13具有收容在製程模組12被施予中間層蝕刻步驟之晶圓W的處理室(腔室)，對該腔室內部導入當作處理氣體之CH3 F氣體和SF6 之混合氣體，並自藉由使腔室內部產生電場而被導入之處理氣體產生電漿，且藉由該電漿對晶圓W施予後述光罩層厚度增大步驟。並且，製程模組13具有與製程模組12相同之構 成，具備CH3 F氣體供給系統及SF6 氣體供給系統(任一者皆無圖式)。
對於光罩層之厚度增大之晶圓W，雖然實行SiN膜蝕刻步驟，但是因為在相同腔室實行藉由附著物附著的光罩層厚度增大步驟，和SiN膜蝕刻步驟，具有光罩層厚度增大步驟中之附著物妨礙SiN膜蝕刻，故在本實施型態中，SiN膜蝕刻步驟係在製程模組15中執行。製程模組15也具有與製程模組12相同之構成。
製程模組14具有收容在製程模組15被施予蝕刻處理之晶圓W的處理室(腔室)，對該腔室內部導入當作處理氣體之O2 氣體，並自藉由使腔室內部產生電場而被導入之處理氣體產生電漿，且藉由該電漿對晶圓W施予灰化處理。並且，製程模組14也具有與製程模組12相同之構成，具備僅由O2 氣體供給系統被連接於緩衝室之圓板狀之氣體供給部所構成之噴淋頭(任一者皆無圖式)，取代被連接於各種氣體供給系統之氣體供給部30所構成之噴淋頭24。
轉移模組11、製程模組12~17之內部維持減壓狀態，轉移模組11和製程模組12~17之各個經真空閘閥12a~17a而被連接。
在基板處理系統10中，裝載模組18之內部壓力被維持大氣壓，另外，轉移模組11之內部壓力被維持真空。因此，各裝載鎖定模組19、20分別在與轉移模組11之連結部具備真空閘閥19a、20a，並且在與裝載模組18之連 結部具備大氣門閥19b、20b，依此構成可調整其內部壓力之真空預備搬運室。再者，各裝載鎖定模組19、20具有用以暫時性載置在裝載模組18及轉移模組11之間被交接之晶圓W之晶圓載置台19c、20c。
在裝載模組18除裝載鎖定模組19、20之外，連接有分別載置當作收容例如25片之晶圓W的容器之前開式晶圓盒(Front Opening Unified Pod)37的例如3個前開式晶圓盒載置台38，和預對準自前開式晶圓盒37搬出之晶圓W之位置的定位器39。
裝載鎖定模組19、20係連接於沿著裝載模組18之長邊方向之側壁，並且配置成夾著裝載模組18而與3個前開式晶圓盒載置台38對向，定位器39係被配置在與裝載模組18之長邊方向有關之一端。
裝載模組18具有被配置在內部，搬運晶圓W之純量型雙臂型之搬運臂40，和當作以對應於各前開式晶圓盒載置台38之方式配置在側壁之晶圓W之投入口的三個裝載埠41。搬運臂40係經由裝載埠41自被載置在前開式晶圓盒載置台38之前開式晶圓盒37取出晶圓W，將該取出之晶圓W搬出搬入至裝載鎖定模組19、20或定位器39。
再者，基板處理系統10具備被配置在與裝載模組18之長邊方向有關之一端的操作面板42。操作面板42具有由例如LCD(Liquid Crystal Display)所構成之顯示部，該顯示部顯示基板處理系統10之各構成要素之動作狀況。
第3圖為概略性表示第1圖之基板處理系統中施予電 漿處理之半導體晶圓之構成的截面圖。
在第3圖中，晶圓W具有當作被形成在矽基材50表面之當作處理對象層之氮化矽(SiN)膜51，和被形成在SiN膜51上之反射防止膜(BARC膜)52，和被形成在BARC膜52上之光阻膜(光罩層)53。
矽基材50為由矽所構成之圓板狀之薄板，藉由施予例如CVD處理，在表面形成SiN膜51。在SiN膜51上藉由例如塗佈處理形成BARC膜52。BARC膜52係由包含吸收某特定波長之光例如朝向光阻膜53照射之ArF準分子雷射光之色素的高分子樹脂所構成，防止透過光阻膜53之ArF準分子雷射光藉由SiN膜51反射而再次到達至光阻膜53。光阻膜53係使用例如旋轉塗佈機(省略圖式)而被形成在BARC膜52上。光阻膜53由正型之感光性樹脂所構成，當被照射ArF準分子雷射光之時，則變質成鹼可溶性。
對於如此之構成之晶圓W，藉由步進器(省略圖式)對光阻膜53照射對應於反轉成特定圖案之圖案之ArF準分子雷射光，光阻膜53中照射到ArF準分子雷射光之部分變質成鹼可溶性。之後，除去強鹼性之顯像液被滴下至光阻膜53而變質成鹼可溶性之部分。依此，因自光阻膜53除去對應於反轉成特定圖案之圖案之部分，故在晶圓W上殘留呈現特定圖案，例如在形成通孔之位置具有開口部54之光阻膜53。
然而，為了滿足半導體裝置之小型化要求，必須在蝕 刻對象膜形成小尺寸，具體而言寬度(CD(Critical Dimension)值)為30nm左右之開口部(通孔或溝渠)，因此，如上述般，縮短在光微影所使用之光之波長，並且適用較以往更軟且薄之光阻膜。但是，軟薄之光罩光阻膜，於BARC膜52之蝕刻時，容易磨損，難以在SiN膜51之蝕刻中充分發揮當作光罩層之功能。即是，以往，於蝕刻由處理對象層、中間層及光罩層所構成之三層構造之晶圓之中間層或處理對象層之時，使用例如CF4 /CHF3 /Ar/O2 系之氣體，以當作較光罩層更選擇性蝕刻中間層或處理對象層之側的處理氣體，但是在光罩層之厚度適用以往之例如1/5左右之厚度的現在，中間層蝕刻時之光罩層的磨損量相對性變大，期待事先增大光罩層之厚度，或回復磨損掉之光罩層之厚度的技術開發。
本發明者為了找出增大光罩層之厚度的方法，針對附著物對光罩層附著用之處理氣體的種類、處理條件和附著物附著量等之關係，精心研究結果，找出藉由在矽基材50上依序疊層當作處理對象層之例如SiN膜51、BARC膜52、光阻膜53之晶圓W中，使用CF系之附著性氣體(Cx Hy Fz ，在此x、y、z為正之整數)和SF6 氣體之混合氣體施予電漿處理，在光阻膜53之上部表面堆積附著物而增大其厚度，以達成本發明。
即是，本發明所涉及之基板處理方法，係屬於處理依序疊層處理對象層、中間層及光罩層，且光罩層具有使中間層之一部分露出之開口部的基板之基板處理方法，其特 徵為：具有藉由以一般式Cx Hy Fz (x、y、z為正的整數)所表示之附著性氣體及SF6 氣體之混合氣體所生成之電漿，在具有開口部之光罩層之上部表面堆積附著物，而使厚度增大之光罩層厚度增大步驟。
在此，附著性氣體係指具有藉由使用該氣體之電漿處理而使附著物堆積於當作光罩層之光阻膜53之上部表面或開口部之側壁面而增大光阻膜53之厚度或縮小開口寬度之功能的氣體。
以下，針對本發明之實施型態所涉及之基板處理方法，一面參照圖面一面予以詳細說明。
該基板處理方法係具有藉由使根據電漿處理之附著物堆積於晶圓W中之光阻膜53之上部表面，增大光阻膜53之厚度的光罩層增大步驟。
第4至6圖為表示本發明之實施型態中之基板處理方法的工程圖。
在第4圖中，首先準備在矽基材50上依序疊層當作處理對象層之SiN膜51、BARC膜52以及光阻膜53之晶圓W(第4圖(A))。SiN膜51之厚度例如為100nm，BARC膜52之厚度例如為80nm，光阻膜53之厚度例如為90nm。在光阻膜53設置有開口部54，開口部54之開口寬度例如為45nm(90nm間距)。將該晶圓W搬入至製程模組12(參照第2圖)之腔室22內，載置在載置台23上。
接著，藉由APC閥26等將腔室22內之壓力設定成例如2.6Pa(20mTorr)。再者，將晶圓W之溫度設定成 例如30℃。然後，以流量70sccm將CF4 氣體從噴淋頭24之氣體供給部30供給至腔室22內，並且以流量10sccm將O2 氣體供給至腔室22內。然後，對載置台23供給50W之高頻電力，並且對噴淋頭24供給600W之高頻電力。此時，藉由CF4 氣體及O2 氣體被施加至處理空間S之高頻電力激勵成為電漿，產生離子或自由基(第4圖(B))。該些離子或自由基與BARC膜52中不藉由光阻膜53被覆蓋之部分衝突、反應，並蝕刻該部分。此時，在光阻膜53之表面及開口部54之內壁面，也衝突CF4 氣體及O2 氣體被激勵的電漿，使得該部分磨損，光阻膜53之厚度例如從73nm減少至35nm。再者，開口部54之開口寬度增大至例如45nm至55nm(第4圖(C))。並且，如此之BARC膜蝕刻步驟之處理時間例如為40秒。
接著，如此地施予光罩層厚度增大步驟(以下，也稱為「光罩層厚度回復步驟(SM步驟)」)，使光阻膜53磨損之晶圓W的磨損光阻膜53之厚度回復。
即是，將光阻膜53磨損之晶圓W從製程模組12之腔室22內搬入，經由轉移模組11而搬入至製程模組13之腔室內而載置在載置台23上。之後，藉由APC閥26等將製程模組13之腔室22內之壓力設定成例如2.6Pa(20mTorr)，將晶圓W之溫度設定成例如30℃，將CH3 F氣體從噴淋頭24之氣體供給部30以流量200sccm供給至腔室22內，並且將SF6 氣體以流量300sccm供給至腔室22內。然後，對載置台23供給100W之高頻電力，並且 對噴淋頭24供給200W之高頻電力。此時，藉由CH3 F氣體及SF6 氣體之混合氣體被施加至處理空間S之高頻電力而成為電漿，產生離子或自由基(第4圖(D))。
該些離子或自由基與光阻膜53之上部表面衝突、反應，在光阻膜53之上部表面堆積附著物而回復光阻膜之厚度(第5圖(A))。
光阻膜53之上部表面之附著物厚度從處理開始時逐漸變厚，於處理開始30秒後，成為例如60nm。即是，藉由光罩層回復步驟(SM步驟)，光阻膜53之厚度從35nm回復至60nm。此時，開口部54之側壁面也堆積附著物，開口部54之開口寬度例如從55nm成為45nm。光阻膜53之厚度及開口部54之寬度隨著光罩層厚度回復步驟之處理時間變化，處理時間越長膜厚越厚，開口寬度越窄。因此，藉由調整處理時間，可以控制光阻膜53之厚度以及開口部54之寬度。
接著，對具有藉由光罩層厚度回復步驟而回復厚度之光阻膜53的晶圓W，施予用以取除附著於SiN膜51之表面主要以碳所構成之附著物的突破步驟(breakthrough step)。
施予突破步驟之理由可舉出以下之情形。
即是，有藉由使BARC膜52之蝕刻步驟後所實行之光阻膜53之厚度回復之光罩層厚度回復步驟，在SiN膜51之不被BARC膜52及光阻膜53以及堆積於其表面之附著物55覆蓋之面上，堆積附著物55之情形，當在SiN膜 51上附著附著物55之狀態下直接實行下一個工程之SiN膜蝕刻步驟時，SiN膜蝕刻步驟係因附著物55主成分之碳的選擇性高，故對SiN膜51之蝕刻造成障礙。因此，對於光罩層厚度回復步驟後之晶圓W，以輕輕掃除SiN膜51之表面為目的執行突破步驟，以作為SiN膜蝕刻步驟之前工程。並且，在現實上，在光罩層厚度回復步驟中，在SiN膜51上是否附著有附著物55並不明確，但是也考量安定實施之後的SiN膜蝕刻步驟，突破步驟不應該省略。
突破步驟係如下述般被實施。即是，藉由光罩層厚度回復步驟，將光阻膜53之厚度回復之晶圓W從製程模組13之腔室22內搬出，經由轉移模組11而再次搬入至製程模組12(參照第2圖)之腔室22內而載置在載置台23上。
接著，藉由APC閥26等將腔室22內之壓力設定成例如2.6Pa(20mTorr)。再者，將晶圓W之溫度設定成例如30℃。然後，以流量200sccm將Ar氣體從噴淋頭24之氣體供給部30供給至腔室22內，並且以流量50sccm將O2 氣體供給至腔室22內。然後，對載置台23供給50W之高頻電力，並且對噴淋頭24供給200W之高頻電力。此時，藉由Ar氣體及O2 氣體被施加至處理空間S之高頻電力激勵成為電漿，產生離子或自由基(第5圖(B))。該些離子或自由基與SiN膜51中之不被BARC膜52、光阻膜53及堆積於其表面之堆積物55覆蓋之部分衝 突、反應，一掃該部分之表面，當附著物存在時，取除此。並且，如此之突破步驟之處理時間例如為20秒。
接著，對於藉由突破步驟除去附著在SiN膜51表面之以碳為主成分之附著物的晶圓W，施予將光阻膜53之開口部轉印到SiN膜51之SiN蝕刻步驟。
即是，將施予突破步驟之晶圓W從製程模組12(參照第2圖)之腔室22內搬出，經由轉移模組11而搬入至製程模組15之腔室內而載置在載置台23上。之後，藉由APC閥26等將製程模組15之腔室22內之壓力設定成例如2.6Pa(20mTorr)，將晶圓W之溫度設定成例如30℃，將以流量比例如3：1混合Ar氣體和N2 氣體之混合氣體以流量例如800sccm(Ar氣體：600sccm、N2 氣體：200sccm)從噴淋頭24之氣體供給部30供給至腔室22內，並且將CH3 F氣體以例如流量50sccm供給至腔室22內。然後，對載置台23供給600W之高頻電力，並且對噴淋頭24供給200W之高頻電力。此時，藉由Ar氣體及N2 氣體之混合氣體以及CH3 F氣體被施加至處理空間S之高頻電力而成為電漿，產生離子或自由基(第5圖(C))。
該些離子或自由基與SiN膜51中不藉由BARC膜52、光阻膜53及堆積於表面之附著物55被覆蓋之部分衝突、反應，蝕刻SiN膜51之該部分(第5圖(D))。SiN膜51被蝕刻至矽基材50露出為止。此時，處理開始60秒後之SiN膜51中之開口部54之開口寬度為45nm。
接著，如此一來對在SiN膜51轉印光阻膜53之開口 部54的晶圓W，施予灰化處理。
即是，將SiN膜51蝕刻後之晶圓W從製程模組15之腔室22內搬出，經由轉移模組11而搬入至製程模組14(參照第2圖)之腔室22內而載置在載置台23上。
接著，藉由APC閥等將搬入晶圓W之製程模組14之腔室22內之壓力設定成例如1.3×10Pa(100mTorr)。然後，於將晶圓W之溫度調整成例如30℃之後，自噴淋頭之氣體供給部30以流量374sccm將O2 氣體供給至腔室內。然後，對載置台23供給0~30W之高頻電力，並且對噴淋頭24供給600W之高頻電力。此時，藉由O2 氣體被施加至處理空間S之高頻電力而成為電漿，產生離子或自由基(第6圖(A))。藉由所產生之離子及自由基灰化被積層在SiN膜51上之BARC膜52及光阻膜53以及堆積於該光阻膜53之上部表面及開口部54之側壁面的附著物55。依此，除去被積層在SiN膜51之BARC膜52、光阻膜53及其上部表面，以及堆積於開口部54之側壁面之附著物55(第6圖(B))。
灰化處理開始20~90秒後之晶圓W中之SiN膜51中之開口部54之上開口寬度為45nm。之後，自製程模組14之腔室搬出晶圓W，結束本處理。
若藉由本實施型態時，於BARC膜52之蝕刻後，藉由使用屬於附著性氣體之CH3 F氣體和SF6 氣體之混合氣體，施予電漿處理，可以使在BARC膜52之蝕刻步驟中磨損掉之光阻膜53之厚度回復。
即是，於蝕刻BARC膜52之時，較BARC膜52更柔軟之光阻膜53，係以比起開口部54之底部，上部之開口寬度變寬之方式，磨損成開口部側壁面朝向上方變尖的錐狀。放置如此磨損，在SiN膜51則無法蝕刻壁面直線延伸之開口部。
在此，在本實施型態中，藉由使用屬於附著性氣體之CH3 F氣體，和SF6 氣體之混合氣體施予電漿處理，在磨損之光阻膜53之表面，尤其在尖錐部分堆積、附著附著物使其厚度回復。此時，附著物因從光阻膜53之上方堆積至光阻膜53之上部表面，故在BARC膜52之蝕刻步驟，例如朝向上方變尖之部分的前端部，例如圓蓬狀地附著附著物而使其厚度及寬度回復。
若藉由本實施型態時，因可以使光阻膜53之厚度回復，故尤其光阻膜53為薄且軟之時，藉由適用於BARC膜為硬之晶圓W，則可大幅度改善晶圓W之加工性，例如能夠蝕刻較以往厚之SiN膜。
在本實施型態中之光罩層厚度增大步驟中，使用附著性氣體和SF6 氣體之混合氣體以當作處理氣體，適合使用CH3 F氣體以當作附著性氣體。CH3 F氣體因氫元素數多，故易與光阻膜53反應，有效果在光阻膜53之上部表面堆積附著物而增大其厚度。SF6 氣體係將光阻膜53之表面平滑化(Smoothing)。
在本實施型態中，SF6 氣體對CH3 F氣體之混合比為1.5以下為佳，尤其以1~1.5為佳。例如，將CH3 F氣體 之供給量設為200sccm之時，SF6 氣體之供給量設為300sccm或其以下。
當SF6 氣體對CH3 F氣體之流量比過小時，附著物則堆積至SiN膜51之表面，另外，當過大時，在光阻膜53之表面的附著量不足，不足以回復光阻膜53之厚度。若CH3 F氣體和SF6 氣體之流量比在上述範圍內時，藉由CH3 F氣體之附著物附著作用和SF6 氣體之附著物控制作用或平滑化作用之平衡，不使附著物附著於SiN膜，可以有效回復光阻膜53之厚度。
在此，SF6 氣體由於氟含有率大，雖然可想像為蝕刻效果顯現用之氣體，但由於含有硫(S)，故有依據S系反應生成物而產生之附著物附著作用，依此可想為發揮防止光阻膜53上面之粗糙及磨損而成為平滑的平滑化效果。
在本實施型態中，光罩層厚度回覆步驟中之偏壓電力以50W~200W為佳。當偏壓電力低於50W之時，朝光阻膜53表面的附著物附著則不充分。另外，當偏壓電力超過200W之時，由於濺鍍使得光阻膜53變得容易粗糙。基板處理溫度並未特別限定，通常以室溫，例如20℃~100℃在實用上為佳。再者，電漿產生電力(源極電力)並不特別限定，可以依存於例如所使用之裝置而變更。
在本實施型態中，光罩層厚度回覆步驟中之腔室內壓力以2Pa(15mTorr)~5.2Pa(40mTorr)為佳。當處理壓力過低時，基板表面容易粗糙。另外，當處理壓力過高時 ，基板表面容易磨損。
在本實型態中，光罩層厚度回覆步驟之處理時間例如為20~40秒。附著物附著於光阻膜53表面之速度係於處理開始時最快，之後逐漸變慢，於大約30秒之後，幾乎收斂。
在本實施型態中，光阻膜53之厚度回復之機構並不確定，但是藉由將光罩層厚度回復步驟中之SF6 氣體對CH3 F氣體之流量比、偏壓電力、處理壓力調整成上述特定範圍，依據CH3 F氣體所產生之附著物堆積作用、依據SF6 氣體所產生之附著物控制作用或平滑作用等平衡，依此，則可以使附著物選擇性地附著於光阻膜53之上部表面，使BARC膜52之蝕刻時所磨損之光阻膜53之厚度回復。
在本實施型態中，可以適用將氯(Cl)、溴(Br)、碘(I)等之鹵素元素和氟(F)當作構成元素之氣體，來取代SF6 氣體。再者，此時若為達到相同之作用效果之氣體時，即使含有S、Cl、Br、I等，適用不含有F之氣體亦可。
在本實施型態中，光罩層厚度回復步驟後所實施之SiN膜51之蝕刻步驟中之Ar氣體之流量為300~900sccm，N2 氣體之流量為100~300sccm，CH3 F氣體之流量為50~150sccm為佳。
在此，SiN膜51之蝕刻主要藉由Ar氣體執行。CH3 F氣體藉由堆積附著物，發揮控制Ar氣體所產生之蝕刻速 度之效果(選擇性)。N2 氣體控制因CH3 F氣體所產生之附著物之附著量。
在本實施型態中，雖然針對處理對象膜為SiN膜51之時予以說明，但是處理對象膜並不限定於此，即使為TiN膜、其他膜亦可。再者，雖然針對適用BARC膜52以當作中間層之情形予以說明，但是中間膜並不限定於BARC膜。
在本實施型態中，雖然針對在每個工程變更製程模組，依工程不同區分腔室予以實施之情形予以說明，但是亦可以在相同腔室內內連續實施各工程。藉由在相同腔室內實施各工程，即使在短縮晶圓W之移送時間或設備面，皆可以降低成本。
在本實施型態中，對晶圓W蝕刻BARC膜52之後，為了回復藉由該BARC膜52之蝕刻所磨損掉之光阻膜53之厚度，適用光罩層厚增大步驟，但是即使將光罩層厚度增大步驟於BARC膜52之蝕刻前，先增大光阻膜53之厚度，之後對具有厚度增加之光阻膜53之晶圓W，施予BARC膜52之蝕刻步驟亦可。依此，亦可以解除因光阻膜53之磨損所產生之影響，良好蝕刻SiN膜51。
在上述各實施型態中，施予電漿處理之基板並不限定於半導體裝置用之晶圓，此即使為使用於LCD(Liquid Crystal Display)或FPD(Flat Panel Display)等之各種基板，或光罩、CD基板、印刷基板等亦可。
再者，本發明之目的也藉由將記錄有用以實現上述各 實施型態之軟體之程式碼的記憶媒體供給至系統或裝置，其系統或裝置之電腦(例如CPU或MPU等)讀出並實行被儲存於記憶媒體之程式碼而達成。
此時，自記憶媒體被讀出之程式碼本身實現上述各實施型態之機能，其程式碼及記憶有其程式碼之記憶媒體構成本發明。
再者，作為用以供給程式碼之記憶媒體，可以使用例如軟碟(註冊商標)、硬碟、光磁碟、CD-ROM、CD-R、CD-RW、DVD-ROM、DVD-RAM、DVD-RW、DVD+RW等之光碟、磁帶、非揮發性之記憶卡、ROM等。或是即使經網際網路下載程式碼亦可。
再者，藉由實行電腦讀出之程式碼，不僅實現上述各實施型態之功能，也包含根據其程式碼之指示，電腦上運轉之OS(操作系統)等執行實際處理之一部分或全部，藉由其處理，實現上述各實施型態之功能的情形。
並且，也包含自記憶媒體被讀出之程式碼，被寫入至插入至電腦之功能擴充埠或連接於電腦之功能擴充單元所具備之記憶體後，根據其程式碼之指示，其功能擴充埠或擴充單元所具備之CPU等執行實際處理之一部份或全部，並藉由其處理實現上述各實施型態之功能的情形。
10‧‧‧基板處理系統
12、13、14‧‧‧製程模組
50‧‧‧矽基材
51‧‧‧SiN膜
52‧‧‧反射防止膜(BARC膜)
53‧‧‧光阻膜
54‧‧‧開口部
55‧‧‧附著物
第1圖為概略性表示實行本發明之實施型態所涉及之基板處理方法之基板處理系統之構成的俯視圖。
第2圖為沿著第1圖中之線II-II線之截面圖。
第3圖為概略性表示第1圖之基板處理系統中施予電漿處理之半導體晶圓之構成的截面圖。
第4圖為表示本發明之實施型態中之基板處理方法的工程圖。
第5圖為表示本發明之實施型態中之基板處理方法的工程圖。
第6圖為表示本發明之實施型態中之基板處理方法的工程圖。
50‧‧‧矽基材
51‧‧‧SiN膜
52‧‧‧反射防止膜(BARC膜)
53‧‧‧光阻膜
54‧‧‧開口部
55‧‧‧附著物

Claims (13)

  1. 一種基板處理方法，用以處理依序疊層處理對象層、中間層及光罩層，且上述光罩層具有使上述中間層之一部分露出之開口部的基板，該基板處理方法之特徵為具有：藉由以一般式Cx Hy Fz (x、y、z為正的整數)所表示之附著性氣體及SF6 氣體之混合氣體所生成之電漿，在具有上述開口部之光罩層之上部表面堆積附著物，而使厚度增大之光罩層厚度增大步驟；對上述中間層進行蝕刻的中間層蝕刻步驟；對藉由該中間層蝕刻步驟而露出之上述處理對象層之露出面進行蝕刻的處理對象層蝕刻步驟；及於上述光罩層厚度增大步驟後，上述處理對象層蝕刻步驟前，掃除藉由上述中間層蝕刻步驟而露出之上述處理對象層之上述露出面的突破步驟(Breakthrough step)。
  2. 如申請專利範圍第1項所記載之基板處理方法，其中，上述光罩層厚度增大步驟為回復基於上述中間層蝕刻步驟而磨損掉之上述光罩層之厚度的步驟。
  3. 如申請專利範圍第1項所記載之基板處理方法，其中，上述光罩層厚度增大步驟係於上述中間層蝕刻步驟前被實施。
  4. 如申請專利範圍第1至3項中之任一項所記載之基 板處理方法，其中，上述附著性氣體為CH3 F氣體。
  5. 如申請專利範圍第1至3項中之任一項所記載之基板處理方法，其中，上述SF6 氣體對附著性氣體之混合比為1.5以下。
  6. 如申請專利範圍第5項所記載之基板處理方法，其中，上述SF6 氣體對附著性氣體之混合比為1~1.5。
  7. 如申請專利範圍第1至3項中之任一項所記載之基板處理方法，其中，在上述光罩層厚度增大步驟中，使上述基板施加50W至200W之偏壓電力。
  8. 如申請專利範圍第1至3項中之任一項所記載之基板處理方法，其中，在上述光罩層厚度增大步驟中，將圍繞上述基板之氛圍壓力調整成2.0Pa(15mTorr)至5.2Pa(40mTorr)。
  9. 如申請專利範圍第1至3項中之任一項所記載之基板處理方法，其中，在上述光罩層厚度增大步驟中之處理時間為20秒至40秒。
  10. 如申請專利範圍第1至3項中之任一項所記載之基板處理方法，其中，在上述光罩層厚度增大步驟中，上述光罩層為光阻膜。
  11. 如申請專利範圍第1至3項中之任一項所記載之基板處理方法，其中，上述處理對象層為SiN膜。
  12. 如申請專利範圍第1項所記載之基板處理方法，其中，上述中間層為反射防止膜(BARC)，上述光罩層厚度增大步驟係在藉由上述中間層蝕刻步驟而蝕刻上述反射防止膜之一部分而使上述處理對象層之一部分露出之後被實行。
  13. 一種基板處理方法，用以處理依序疊層處理對象層、中間層及光罩層，且上述光罩層具有使上述中間層之一部分露出之開口部的基板，該基板處理方法之特徵為具有：藉由以一般式Cx Hy Fz (x、y、z為正的整數)所表示之附著性氣體及SF6 氣體之混合氣體所生成之電漿，在具有上述開口部之光罩層之上部表面堆積附著物，而使厚度增大之光罩層厚度增大步驟；對上述中間層進行蝕刻的中間層蝕刻步驟；對藉由該中間層蝕刻步驟而露出之上述處理對象層之露出面進行蝕刻的處理對象層蝕刻步驟；及於上述光罩層厚度增大步驟後，上述處理對象層蝕刻步驟前，掃除藉由上述中間層蝕刻步驟而露出之上述處理對象層之上述露出面的突破步驟(Breakthrough step)，上述中間層蝕刻步驟係使用由CF4 氣體和O2 氣體之混合氣體所生成之電漿而實行。
TW098130754A 2008-09-12 2009-09-11 Substrate handling method TWI392976B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008234809A JP5107842B2 (ja) 2008-09-12 2008-09-12 基板処理方法

Publications (2)

Publication Number Publication Date
TW201027278A TW201027278A (en) 2010-07-16
TWI392976B true TWI392976B (zh) 2013-04-11

Family

ID=42007607

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098130754A TWI392976B (zh) 2008-09-12 2009-09-11 Substrate handling method

Country Status (5)

Country Link
US (1) US8252698B2 (zh)
JP (1) JP5107842B2 (zh)
KR (1) KR101536363B1 (zh)
CN (1) CN101673683B (zh)
TW (1) TWI392976B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5180121B2 (ja) * 2009-02-20 2013-04-10 東京エレクトロン株式会社 基板処理方法
JP5563860B2 (ja) * 2010-03-26 2014-07-30 東京エレクトロン株式会社 基板処理方法
US20120305525A1 (en) * 2011-05-31 2012-12-06 Hsiu-Chun Lee Method of reducing striation on a sidewall of a recess
US9508719B2 (en) * 2014-11-26 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field effect transistor (FinFET) device with controlled end-to-end critical dimension and method for forming the same
US9978563B2 (en) * 2016-01-27 2018-05-22 Tokyo Electron Limited Plasma treatment method to meet line edge roughness and other integration objectives

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068462A (ja) * 1999-07-20 2001-03-16 Samsung Electronics Co Ltd 選択的ポリマー蒸着を用いたプラズマエッチング方法及びこれを用いたコンタクトホール形成方法
JP2006156591A (ja) * 2004-11-26 2006-06-15 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2006203035A (ja) * 2005-01-21 2006-08-03 Tokyo Electron Ltd プラズマエッチング方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4666555A (en) * 1985-08-23 1987-05-19 Intel Corporation Plasma etching of silicon using fluorinated gas mixtures
EP0478283B1 (en) * 1990-09-26 1996-12-27 Hitachi, Ltd. Microwave plasma processing method and apparatus
US7473377B2 (en) * 2002-06-27 2009-01-06 Tokyo Electron Limited Plasma processing method
CN101154569B (zh) * 2002-06-27 2014-05-14 东京毅力科创株式会社 等离子体处理方法
US20050274691A1 (en) * 2004-05-27 2005-12-15 Hyun-Mog Park Etch method to minimize hard mask undercut
US7053003B2 (en) * 2004-10-27 2006-05-30 Lam Research Corporation Photoresist conditioning with hydrogen ramping
US7432172B2 (en) * 2005-01-21 2008-10-07 Tokyo Electron Limited Plasma etching method
JP2007194284A (ja) * 2006-01-17 2007-08-02 Tokyo Electron Ltd プラズマ処理方法、プラズマ処理装置、及び記憶媒体
US20070163995A1 (en) * 2006-01-17 2007-07-19 Tokyo Electron Limited Plasma processing method, apparatus and storage medium
CN101148765B (zh) * 2006-09-19 2010-05-12 北京北方微电子基地设备工艺研究中心有限责任公司 硅片蚀刻方法
KR100944846B1 (ko) * 2006-10-30 2010-03-04 어플라이드 머티어리얼스, 인코포레이티드 마스크 에칭 프로세스
US7981812B2 (en) * 2007-07-08 2011-07-19 Applied Materials, Inc. Methods for forming ultra thin structures on a substrate
JP5102720B2 (ja) * 2008-08-25 2012-12-19 東京エレクトロン株式会社 基板処理方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068462A (ja) * 1999-07-20 2001-03-16 Samsung Electronics Co Ltd 選択的ポリマー蒸着を用いたプラズマエッチング方法及びこれを用いたコンタクトホール形成方法
JP2007189237A (ja) * 1999-07-20 2007-07-26 Samsung Electronics Co Ltd 選択的ポリマー蒸着を用いたプラズマエッチング方法及びこれを用いたコンタクトホール形成方法
JP2006156591A (ja) * 2004-11-26 2006-06-15 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2006203035A (ja) * 2005-01-21 2006-08-03 Tokyo Electron Ltd プラズマエッチング方法

Also Published As

Publication number Publication date
US20100068892A1 (en) 2010-03-18
JP2010067895A (ja) 2010-03-25
KR101536363B1 (ko) 2015-07-13
TW201027278A (en) 2010-07-16
KR20100031476A (ko) 2010-03-22
US8252698B2 (en) 2012-08-28
CN101673683B (zh) 2013-01-09
JP5107842B2 (ja) 2012-12-26
CN101673683A (zh) 2010-03-17

Similar Documents

Publication Publication Date Title
TWI478232B (zh) Substrate handling method
TWI482217B (zh) Substrate handling method
JP5248902B2 (ja) 基板処理方法
JP5180121B2 (ja) 基板処理方法
TWI392976B (zh) Substrate handling method
CN103594352B (zh) 基板处理方法
JP2010283213A (ja) 基板処理方法
JP5524362B2 (ja) 基板処理方法
JP5604063B2 (ja) 基板処理方法及び記憶媒体
JP5484363B2 (ja) 基板処理方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees