JP2007250873A - プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体 - Google Patents

プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体 Download PDF

Info

Publication number
JP2007250873A
JP2007250873A JP2006072825A JP2006072825A JP2007250873A JP 2007250873 A JP2007250873 A JP 2007250873A JP 2006072825 A JP2006072825 A JP 2006072825A JP 2006072825 A JP2006072825 A JP 2006072825A JP 2007250873 A JP2007250873 A JP 2007250873A
Authority
JP
Japan
Prior art keywords
etching
film
plasma
low
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006072825A
Other languages
English (en)
Other versions
JP4827567B2 (ja
Inventor
Ryoichi Yoshida
亮一 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2006072825A priority Critical patent/JP4827567B2/ja
Priority to KR1020070024760A priority patent/KR100886274B1/ko
Priority to US11/686,686 priority patent/US20070218699A1/en
Priority to CNB2007100883796A priority patent/CN100474524C/zh
Publication of JP2007250873A publication Critical patent/JP2007250873A/ja
Application granted granted Critical
Publication of JP4827567B2 publication Critical patent/JP4827567B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • H01L21/31138Etching organic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/7681Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers

Abstract

【課題】SiC系膜からなるエッチングストップ層をLow−k膜に対するエッチング選択性を確保した上でアンダーカットを防止しつつエッチングすることができるプラズマエッチング方法を提供すること。
【解決手段】基板上に、配線層、SiC系材料からなるエッチングストップ膜、低誘電率(Low−k)膜およびエッチングマスクを順次形成した構造体について、前記低誘電率(Low−k)膜をプラズマエッチングした後に、エッチングストップ膜をプラズマエッチングするにあたり、第1電極および第2電極が上下に対向して設けられた処理容器内に、前記低誘電率(Low−k)膜をプラズマエッチングした後の前記構造体が配置された状態を存在させ、処理容器内にNFを含む処理ガスを導入し、第1電極および第2電極のいずれかに高周波電力を印加してプラズマを生成し、いずれかの電極に直流電圧を印加する。
【選択図】図1

Description

本発明は、基板上に、配線層、SiC系材料からなるエッチングストップ膜、低誘電率(Low−k)膜およびエッチングマスクを順次形成した構造体について、低誘電率(Low−k)膜をプラズマエッチングした後に、引き続いてエッチングストップ膜をプラズマエッチングするプラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体に関する。
半導体デバイスにおいては、微細化による配線間隔の減少が、配線間に大きな容量を発生させ、信号の伝播速度を低下させることにより動作速度の遅延を招く。この問題を解決するため、比誘電率の低い絶縁材料(Low−k材料)からなる層間絶縁膜、いわゆるLow−k膜の開発ならびにそれを用いた多層配線の開発がなされている。一方、配線材料として、低抵抗かつ高いエレクトロマイグレーション耐性を有する銅が注目されており、銅の溝配線や接続孔の形成には、デュアルダマシン法が多用されている。
デュアルダマシン法により銅の多層配線を形成する場合には、下層の銅配線上にSiCN膜等のSiC系材料からなるエッチングストップ膜を成膜し、その上に層間絶縁膜としてLow−k膜を形成し、その上にメタルハードマスク層およびフォトレジスト膜等のエッチングマスク層を成膜した後、Low−k膜をエッチングしてビアを形成し、次いでトレンチエッチングを行った後、エッチングストップ膜をエッチングしてビアを貫通させ、その後埋め込み配線層を形成している。
エッチングストップ膜のエッチングにおいては、エッチングストップ膜がLow−k膜と類似した構成成分を有しているため、通常のCF系のエッチングガスでは、Low−k膜に対する十分な選択比をとることができないという問題点がある。
これに対して、特許文献1には、SiC系の材料をNFガスを用いて高エッチングレートでエッチングする技術が開示されており、この技術によりLow−k膜に対してSiC系膜からなるエッチングストップ層を高選択比でエッチングすることができる。
しかしながら、NFガスを用いてSiC系膜からなるエッチングストップ層をエッチングする場合には、エッチングが等方的となりLow−k膜の直下でエッチングが横方向に進行するアンダーカットが生じてしまうという。
特開2005−302795
本発明はかかる事情に鑑みてなされたものであって、Low−k膜と配線層との間のSiC系膜からなるエッチングストップ層をLow−k膜に対するエッチング選択性を確保した上でアンダーカットを防止しつつエッチングすることができるプラズマエッチング方法を提供することを目的とする。
また、このようなプラズマエッチング方法を実行させるプログラムを記憶したコンピュータ読み取り可能な記憶媒体を提供することを目的とする。
上記課題を解決するため、本発明は、基板上に、配線層、SiC系材料からなるエッチングストップ膜、低誘電率(Low−k)膜およびエッチングマスクを順次形成した構造体について、前記低誘電率(Low−k)膜をプラズマエッチングした後に、エッチングストップ膜をプラズマエッチングするプラズマエッチング方法であって、第1電極および第2電極が上下に対向して設けられた処理容器内に、前記低誘電率(Low−k)膜をプラズマエッチングした後の前記構造体が配置された状態を存在させる工程と、前記処理容器内にNFを含む処理ガスを導入する工程と、前記第1電極および第2電極のいずれかに高周波電力を印加してプラズマを生成する工程と、前記いずれかの電極に直流電圧を印加する工程とを有することを特徴とするプラズマエッチング方法を提供する。
この場合に、前記直流電圧の絶対値が400V以上であることが好ましい。また、前記低誘電率(Low−k)膜としては、SiOC系膜を適用することができる。さらに、テスト用の被処理体について、予め、所望のエッチング形状が得られるような直流電圧値を求めておき、その際の直流電圧値を前記いずれかの電極に印加して前記所定の直流電圧を印加するようにしてよい。さらにまた、前記第1電極は上部電極であり、前記第2電極は被処理体を載置する下部電極であり、前記プラズマを生成するための高周波電力および前記直流電圧は前記第1の電極に印加されるようにしてよい。この場合に、前記第2電極にはイオン引き込み用の高周波電力を印加するようにしてよい。
本発明はまた、コンピュータ上で動作する制御プログラムが記憶されたコンピュータ記憶媒体であって、前記制御プログラムは、実行時に、上記プラズマエッチング方法が行われるように、コンピュータにプラズマ処理装置を制御させることを特徴とするコンピュータ読み取り可能な記憶媒体を提供する。
本発明によれば、基板上に、配線層、SiC系材料からなるエッチングストップ膜、低誘電率(Low−k)膜およびエッチングマスクを順次形成した構造体について、前記低誘電率(Low−k)膜をプラズマエッチングした後に、エッチングストップ膜をプラズマエッチングする際に、処理容器内にNFを含む処理ガスを導入しつつ第1電極または第2電極にプラズマ形成用の高周波電力を供給してプラズマを形成し、さらにいずれかの電極に適切な直流電圧を印加することにより、エッチング側壁へデポが形成されて側壁が保護されるとともに、プラズマが形成される際に生成された電子が直流電圧により処理空間で鉛直方向に加速されてエッチングをより異方性にすることができるので、アンダーカットを防止することができる。また、エッチングガスとして本質的にLow−k膜に対する選択性の高いNFガスを用いるのでデポによりエッチングストップ膜のエッチングレートが低下しても十分なエッチング選択性を確保することができる。
以下、添付図面を参照して本発明の実施の形態について具体的に説明する。
図1は、本発明の実施に用いられるプラズマエッチング装置の一例を示す概略断面図である。
このプラズマエッチング装置は、容量結合型平行平板プラズマエッチング装置として構成されており、例えば表面が陽極酸化処理されたアルミニウムからなる略円筒状のチャンバ(処理容器)10を有している。このチャンバ10は保安接地されている。
チャンバ10の底部には、セラミックス等からなる絶縁板12を介して円柱状のサセプタ支持台14が配置され、このサセプタ支持台14の上に例えばアルミニウムからなるサセプタ16が設けられている。サセプタ16は下部電極を構成し、その上に被処理基板である半導体ウエハWが載置される。
サセプタ16の上面には、半導体ウエハWを静電力で吸着保持する静電チャック18が設けられている。この静電チャック18は、導電膜からなる電極20を一対の絶縁層または絶縁シートで挟んだ構造を有するものであり、電極20には直流電源22が電気的に接続されている。そして、直流電源22からの直流電圧により生じたクーロン力等の静電力により半導体ウエハWが静電チャック18に吸着保持される。
静電チャック18(半導体ウエハW)の周囲でサセプタ16の上面には、エッチングの均一性を向上させるための、例えばシリコンからなる導電性のフォーカスリング(補正リング)24が配置されている。サセプタ16およびサセプタ支持台14の側面には、例えば石英からなる円筒状の内壁部材26が設けられている。
サセプタ支持台14の内部には、例えば円周上に冷媒室28が設けられている。この冷媒室には、外部に設けられた図示しないチラーユニットより配管30a,30bを介して所定温度の冷媒、例えば冷却水が循環供給され、冷媒の温度によってサセプタ上の半導体ウエハWの処理温度を制御することができる。
さらに、図示しない伝熱ガス供給機構からの伝熱ガス、例えばHeガスがガス供給ライン32を介して静電チャック18の上面と半導体ウエハWの裏面との間に供給される。
下部電極であるサセプタ16の上方には、サセプタ16と対向するように平行に上部電極34が設けられている。そして、上部および下部電極34,16間の空間がプラズマ生成空間となる。上部電極34は、下部電極であるサセプタ16上の半導体ウエハWと対向してプラズマ生成空間と接する面、つまり対向面を形成する。
この上部電極34は、絶縁性遮蔽部材42を介して、チャンバ10の上部に支持されており、サセプタ16との対向面を構成しかつ多数の吐出孔37を有する電極板36と、この電極板36を着脱自在に支持し、導電性材料、例えば表面が陽極酸化処理されたアルミニウムからなる水冷構造の電極支持体38とによって構成されている。電極板36は、ジュール熱の少ない低抵抗の導電体または半導体が好ましく、また、後述するようにレジストを強化する観点からはシリコン含有物質が好ましい。このような観点から、電極板36はシリコンやSiCで構成されるのが好ましい。電極支持体38の内部には、ガス拡散室40が設けられ、このガス拡散室40からはガス吐出孔37に連通する多数のガス通流孔41が下方に延びている。
電極支持体38にはガス拡散室40へ処理ガスを導くガス導入口62が形成されており、このガス導入口62にはガス供給管64が接続され、ガス供給管64には処理ガス供給源66が接続されている。ガス供給管64には、上流側から順にマスフローコントローラ(MFC)68および開閉バルブ70が設けられている(MFCの代わりにFCNでもよい)。そして、処理ガス供給源66から、エッチングのための処理ガスとして、NFガスを含むエッチングガスがガス供給管64からガス拡散室40に至り、ガス通流孔41およびガス吐出孔37を介してシャワー状にプラズマ生成空間に吐出される。すなわち、上部電極34は処理ガスを供給するためのシャワーヘッドとして機能する。
上部電極34には、整合器46および給電棒44を介して、第1の高周波電源48が電気的に接続されている。第1の高周波電源48は、10MHz以上の周波数、例えば60MHzの高周波電力を出力する。整合器46は、第1の高周波電源48の内部(または出力)インピーダンスに負荷インピーダンスを整合させるもので、チャンバ10内にプラズマが生成されている時に第1の高周波電源48の出力インピーダンスと負荷インピーダンスが見かけ上一致するように機能する。整合器46の出力端子は給電棒44の上端に接続されている。
一方、上記上部電極34には、第1の高周波電源48の他、可変直流電源50が電気的に接続されている。可変直流電源50はバイポーラ電源であってもよい。具体的には、この可変直流電源50は、上記整合器46および給電棒44を介して上部電極34に接続されており、オン・オフスイッチ52により給電のオン・オフが可能となっている。可変直流電源50の極性および電流・電圧ならびにオン・オフスイッチ52のオン・オフはコントローラ51により制御されるようになっている。
整合器46は、図2に示すように、第1の高周波電源48の給電ライン49から分岐して設けられた第1の可変コンデンサ54と、給電ライン49のその分岐点の下流側に設けられた第2の可変コンデンサ56を有しており、これらにより上記機能を発揮する。また、整合器46には、直流電圧電流(以下、単に直流電圧という)が上部電極34に有効に供給可能なように、第1の高周波電源48からの高周波(例えば60MHz)および後述する第2の高周波電源からの高周波(例えば2MHz)をトラップするフィルタ58が設けられている。すなわち、可変直流電源50からの直流電流がフィルタ58を介して給電ライン49に接続される。このフィルタ58はコイル59とコンデンサ60とで構成されており、これらにより第1の高周波電源48からの高周波および後述する第2の高周波電源からの高周波がトラップされる。
チャンバ10の側壁から上部電極34の高さ位置よりも上方に延びるように円筒状の接地導体10aが設けられており、この円筒状接地導体10aの天壁部分は筒状の絶縁部材44aにより上部給電棒44から電気的に絶縁されている。
下部電極であるサセプタ16には、整合器88を介して第2の高周波電源90が電気的に接続されている。この第2の高周波電源90から下部電極サセプタ16に高周波電力が供給されることにより、半導体ウエハW側にイオンが引き込まれる。第2の高周波電源90は、300kHz〜13.56MHzの範囲内の周波数、例えば2MHzの高周波電力を出力する。整合器88は第2の高周波電源90の内部(または出力)インピーダンスに負荷インピーダンスを整合させるためのもので、チャンバ10内にプラズマが生成されている時に第2の高周波電源90の内部インピーダンスと負荷インピーダンスが見かけ上一致するように機能する。
上部電極34には、第1の高周波電源48からの高周波(例えば60MHz)は通さずに第2の高周波電源90からの高周波(例えば2MHz)をグランドへ通すためのローパスフィルタ(LPF)92が電気的に接続されている。このローパスフィルタ(LPF)92は、好適にはLRフィルタまたはLCフィルタで構成されるが、1本の導線だけでも第1の高周波電源48からの高周波(60MHz)に対しては十分大きなリアクタンスを与えることができるので、それで済ますこともできる。一方、下部電極であるサセプタ16には、第1の高周波電源48からの高周波(60MHz)をグランドに通すためのハイパスフィルタ(HPF)94が電気的に接続されている。
チャンバ10の底部には排気口80が設けられ、この排気口80に排気管82を介して排気装置84が接続されている。排気装置84は、ターボ分子ポンプなどの真空ポンプを有しており、チャンバ10内を所望の真空度まで減圧可能となっている。また、チャンバ10の側壁には半導体ウエハWの搬入出口85が設けられており、この搬入出口85はゲートバルブ86により開閉可能となっている。また、チャンバ10の内壁に沿ってチャンバ10にエッチング副生物(デポ)が付着することを防止するためのデポシールド11が着脱自在に設けられている。すなわち、デポシールド11がチャンバ壁を構成している。また、デポシールド11は、内壁部材26の外周にも設けられている。チャンバ10の底部のチャンバ壁側のデポシールド11と内壁部材26側のデポシールド11との間には排気プレート83が設けられている。デポシールド11および排気プレート83としては、アルミニウム材にY等のセラミックスを被覆したものを好適に用いることができる。
デポシールド11のチャンバ内壁を構成する部分のウエハWとほぼ同じ高さ部分には、グランドにDC的に接続された導電性部材(GNDブロック)91が設けられており、これにより異常放電防止効果を発揮する。
プラズマ処理装置の各構成部は、制御部(全体制御装置)95に接続されて制御される構成となっている。また、制御部95には、工程管理者がプラズマ処理装置を管理するためにコマンドの入力操作等を行うキーボードや、プラズマ処理装置の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース96が接続されている。
さらに、制御部95には、プラズマ処理装置で実行される各種処理を制御部95の制御にて実現するための制御プログラムや、処理条件に応じてプラズマ処理装置の各構成部に処理を実行させるためのプログラムすなわちレシピが格納された記憶部97が接続されている。レシピはハードディスクや半導体メモリーに記憶されていてもよいし、CDROM、DVD等の可搬性のコンピュータにより読み取り可能な記憶媒体に収容された状態で記憶部97の所定位置にセットするようになっていてもよい。
そして、必要に応じて、ユーザーインターフェース96からの指示等にて任意のレシピを記憶部97から呼び出して制御部95に実行させることで、制御部95の制御下で、プラズマ処理装置での所望の処理が行われる。
次に、このように構成されるプラズマエッチング装置により実施される、本発明の一実施形態に係るプラズマエッチング方法について説明する。
ここでは、被処理体である半導体ウエハWとして、図3に示すように、Si基板101の上に、銅配線層102、エッチングストップ膜103、層間絶縁膜として機能するLow−k膜104、メタルハードマスク層105からなり、図示しないフォトレジスト膜等のエッチングマスクを用いてLow−k膜104にビア106を形成し、エッチングマスクをアッシングにより除去した後、メタルハードマスク層105をエッチングマスクとして用いてレンチ107を形成したものを用いる。
本実施形態におけるエッチング対象膜であるエッチングストップ膜103はSiCN等のSiC系材料で構成され、その厚さは、20〜100nm程度である。また、Low−k膜104としては、SiCO系膜が例示される。SiCO系膜は、従来のSiO膜のSi−O結合にメチル基(−CH)を導入して、Si−CH結合を混合させたもので、Black Diamond(Applied Materials社)、Coral(Novellus社)、Aurora(ASM社)等がこれに該当し、緻密質のものおよびポーラス(多孔質)なものの両方存在する。これらはCVDにより形成されるが、SOD(Silicon On Dielectric)プロセスで形成されるポーラスMSQ(Porous methyl-hydrogen-SilsesQuioxane)を用いることもできる。Low−k膜104の厚さは、250〜370nm程度である。メタルハードマスク層105を構成する材料としてはTiNが例示され、その厚さは15〜45nm程度である。
まず、ゲートバルブ86を開状態とし、搬入出口85を介して上記構造を有する半導体ウエハWをチャンバ10内に搬入し、サセプタ16上に載置する。そして、処理ガス供給源66からエッチングストップ膜103をエッチングするための処理ガスを所定の流量でガス拡散室40へ供給し、ガス通流孔41およびガス吐出孔37を介してチャンバ10内へ供給しつつ、排気装置84によりチャンバ10内を排気し、その中の圧力を例えば2.7〜200Paの範囲内の設定値とする。また、サセプタ温度は20〜50℃程度、例えば40℃とし、ウエハ温度は20〜100℃程度、例えば60℃程度とする。
ここで、SiC系材料からなるエッチングストップ膜103をエッチングするための処理ガスとしては、NFを含むものを用いる。NFを含む処理ガスとしては、NFガスの単ガスであってもよいし、NFガスにArガスやHeガス等の希ガスを添加したものであってもよいし、NFガスにCFガスを添加したもの、これらにさらにArガス等の希ガスを添加したもの、NFガスにArガスおよびCOガスを添加したもの等を例示することができる。NFガスの流量は5〜50mL/min(標準状態に換算した流量(sccm))であることが好ましい。
このようにチャンバ10内にエッチングガスを導入した状態で、第1の高周波電源48からプラズマ生成用の高周波電力を所定のパワーで上部電極34に印加するとともに、第2の高周波電源90よりイオン引き込み用の高周波を所定のパワーで下部電極であるサセプタ16に印加する。そして、可変直流電源50から所定の直流電圧を上部電極34に印加する。さらに、静電チャック18のための直流電源22から直流電圧を静電チャック18の電極20に印加して、半導体ウエハWをサセプタ16に固定する。
上部電極34の電極板36に形成されたガス吐出孔37から吐出された処理ガスは、高周波電力により生じた上部電極34と下部電極であるサセプタ16間のグロー放電中でプラズマ化し、このプラズマで生成されるラジカルやイオンによって半導体ウエハWのエッチングストップ膜103がエッチングされる。
上部電極34には高い周波数領域(例えば、10MHz以上)の高周波電力を供給するので、プラズマを好ましい状態で高密度化することができ、より低圧の条件下でも高密度プラズマを形成することができる。
しかし、このように高周波電力のみを印加し、NFを含む処理ガスを用いてSiCNのようなSiC系材料で形成されたエッチングストップ膜をエッチングする場合には、Low−k膜に対して高選択比でエッチングすることが可能ではあるものの、エッチングが等方的となって、図4に示すようなアンダーカット110が生じる。このようなアンダーカットが生じると、配線埋め込み不良および配線抵抗のバラツキといった問題を引き起こす。
そこで、本実施形態では、このようにプラズマを形成する際に、上部電極34に可変直流電源50から所定の極性および大きさの直流電圧を印加する。この印加電圧を制御することによりエッチングストップ膜103を形状性良くエッチングすることができる。
このことをより具体的に説明する。
上部電極34には、従前のエッチングプロセス、特に上部電極34への高周波電力が小さいエッチングプロセスによってポリマーが付着している。そして、エッチング処理を行う際に上部電極34に適切な直流電圧を印加すると、図5に示すように、上部電極の自己バイアス電圧Vdcを深くすること、つまり上部電極34表面でのVdcの絶対値を大きくすることができる。このため、上部電極34に付着しているポリマーが印加された直流電圧によってスパッタされて半導体ウエハWに供給され、エッチング対象膜であるエッチングストップ膜103の側壁にも付着する。これによりエッチングストップ膜103の側壁が保護され、エッチングされ難くなる。
また、エッチングストップ膜103をエッチングする際に、このように上部電極34に直流電圧を印加すると、プラズマが形成される際に上部電極34近傍に生成された電子が処理空間の鉛直方向へ加速され、その際の直流電圧等を適切に制御することにより、電子をビアの内部に到達させることができ、シェーディング効果を抑制してボーイングのない良好な加工形状を得ることができる。
さらに、上記図5に示すように、Vdcが深くなることは、プラズマシース厚さが大きくなることを意味し、プラズマシースが厚くなると、その分だけプラズマが縮小化される。例えば、上部電極34に直流電圧を印加しない場合には上部電極側のVdcが例えば−300Vであり、図6の(a)に示すようにプラズマは薄いシース厚dを有する状態である。しかし、上部電極34に−900Vの直流電圧を印加すると上部電極側のVdcが例えば−900Vとなり、プラズマシースの厚さは、Vdcの絶対値の3/4に比例するから、図6の(b)に示すように、より厚いプラズマシースdが形成され、その分プラズマが縮小化する。このようにプラズマがシフトすることにより、バイアスパワーが変化し、エッチングの異方性がより高まる可能性がある。
以上の3つが複合的に作用して、SiC系材料からなるエッチングストップ膜103のエッチング形状を、図7に示すような、アンダーカットの存在しない良好な形状とすることができるものと考えられる。このとき、ポリマーの作用により、エッチングストップ膜103のエッチングレートが低下するため、Low−k膜104に対するエッチング選択比が多少低下するが、エッチングガスとして本質的にLow−k膜に対する選択性の高いNFガスを用いるので、2程度の十分な選択比を確保することができる。このような作用を有効に発揮させるためには、上部電極34に印加する直流電圧の絶対値が400V以上であることが好ましい。
本実施形態のプラズマエッチング方法を行う際には、最初にテスト用の半導体ウエハについて、図1のプラズマエッチング装置により所定の条件でエッチングストップ膜のエッチングを行った後、プラズマエッチング装置から半導体ウエハを取り出して検査装置により検査し、予め、エッチングストップ膜のエッチングの際に、エッチング選択性を確保した上でアンダーカットのない所望の形状が得られる直流電圧値を求めておき、その際に把握された直流電圧値を上部電極に印加しながらエッチングを行うようにすれば、迅速に適正な条件でエッチング処理を行うことができる。このようなテスト用のウエハとしては、ロットの最初の1枚または2枚以上のウエハを用いることもできる。
次に、実際に本発明の方法における効果を確認した結果について説明する。ここでは、図8に示すような、Si基板201に形成された銅配線層202の上に、厚さ35〜50nmのSiCNからなるエッチングストップ膜203を形成し、その上に厚さ250〜370nmのSiCO系材料からなるLow−k膜204を形成し、さらにその上に厚さ30nmのトレンチエッチング用にパターニングされたTiNからなるハードマスク層205、反射防止膜(BARC)206、フォトレジスト膜(PR)207を形成し、フォトレジスト膜(PR)207をエッチングマスクとして反射防止膜(BARC)206およびLow−k膜204の途中までエッチングしてパーシャルビア208を形成したサンプルを作成し、フォトレジスト膜(PR)207および反射防止膜(BARC)206をアッシング除去した後、図1に示す装置によりハードマスク層205をエッチングマスクとしてプラズマエッチングを行って図9に示すようなトレンチ209を形成した。また、このエッチングの際にパーシャルビア208がさらにエッチングされてエッチングストップ膜203に達するビア210となった。その際のエッチング条件は以下の通りとした。
圧力 :13.3Pa(100mTorr)
RFパワー(上部60MHz/下部2MHz)
:30/250W
直流電圧 :−400V
処理ガス
CFガス :112mL/min(sccm)
Arガス :150mL/min(sccm)
ガス : 6mL/min(sccm)
ガス:13mL/min(sccm)
時間 :110sec
温度 サセプタ:40℃
ウエハ :60℃
その後、以下の条件に加えて、上部電極に直流電圧をA:0V、B:−400V、C:−800Vと3条件変えて印加し、エッチングストップ膜203をエッチングした。
圧力 : 6.0Pa(45mTorr)
RFパワー(上部60MHz/下部2MHz)
:400/1000W
直流電圧 : 0V
処理ガス
NFガス: 12mL/min(sccm)
Arガス :200mL/min(sccm)
Heガス :240mL/min(sccm)
時間 :15sec
温度 サセプタ:40℃
ウエハ :60℃
その結果、条件Aの直流電圧を印加しない場合には、設計上のエッチング幅が65nmに対して実際のエッチング幅は82nmとなり、図10に示すように、アンダーカットが生じた。
これに対して、直流電圧を印加した条件B、Cについては図11および図12に示すように、アンダーカットが生じておらず、条件Bではエッチング幅が63nm、条件Cではエッチング幅が52nmであった。つまり、直流電圧の絶対値が高いほどアンダーカット防止効果が高いことがわかる。
また、エッチングレートに関しては、条件AではLow−k膜が40nm/min、SiCNエッチングストップ膜が160nm/minであり、条件BではLow−k膜が20nm/min、SiCNエッチングストップ膜が68nm/minであり、条件CではLow−k膜が20nm/min、SiCNエッチングストップ膜が48nm/minであり、直流電圧の絶対値が上昇するに従ってエッチングレートが遅くなる傾向にある。また、これらエッチングレートからエッチングストップ膜のLow−k膜に対する選択比を計算すると、条件Aでは4.0、条件Bでは3.4、条件Cでは2.4となり、直流電圧の絶対値が上昇するに従って選択比は低下するが、NFガスを使用していることに起因して2以上の選択比を確保することができた。
以上のことから、SiC系のエッチングストップ膜をNFを含むガスでプラズマエッチングする際に、上部電極34に直流電圧を印加することにより、比較的高い選択比を維持しつつアンダーカットを生じさせずにエッチングできることが確認された。
なお、本発明は上記実施形態に限定されることなく種々変形可能である。例えば、上記実施形態では、エッチングストップ膜を形成する材料としてSiCNを用いた例を示したが、SiCであってもよい。また、Low−k膜に予めビアを形成したものに対して、トレンチを形成した後にSiC系のエッチングストップ膜をエッチングする場合について示したが、必ずしもこのようなアプリケーションに限定されるものではない。
また、本発明が適用される装置についても図1のものに限定されるものではなく、以下に示す種々のものを用いることができる。例えば、図13に示すように、下部電極であるサセプタ16に第1の高周波電源48′からプラズマ生成用の例えば60MHzの高周波電力を印加するとともに、第2の高周波電源90′からイオン引き込み用の例えば2MHzの高周波電力を印加する下部2周波印加タイプのプラズマエッチング装置を適用することもできる。図示のように上部電極234に可変直流電源166を接続して所定の直流電圧を印加することにより、上記実施形態と同様の効果を得ることができる。
また、この場合に、図14に示すように、直流電源168を下部電極であるサセプタ16に接続して、サセプタ16に直流電圧を印加するようにしてもよい。
さらに、図15に示すように、上部電極234′をチャンバ10を介して接地するようにし、下部電極であるサセプタ16に高周波電源170を接続し、この高周波電源170からプラズマ形成用の例えば13.56MHzの高周波電力を印加するタイプのプラズマエッチング装置であっても適用することができ、この場合には、図示のように下部電極であるサセプタ16に可変直流電源172を接続して所定の直流電圧を印加することにより、上記実施形態と同様の効果を得ることができる。
さらにまた、図16に示すように、図15と同様の上部電極234′をチャンバ10を介して接地するようにし、下部電極であるサセプタ16に高周波電源170を接続し、この高周波電源170からプラズマ形成用の高周波電力を印加するタイプのエッチング装置において、可変直流電源174を上部電極234′に印加するようにしてもよい。
本発明の実施に用いられるプラズマエッチング装置の一例を示す概略断面図。 図1のプラズマエッチング装置において第1の高周波電源に接続された整合器の構造を示す図。 本発明の一実施形態の実施に用いられる半導体ウエハWの構造を示す断面図。 エッチングストップ膜をエッチングする際にアンダーカットが生じた状態を示す模式図。 図1のプラズマ処理装置において、上部電極に直流電圧を印加した際のVdcおよびプラズマシース厚の変化を示す図。 図1のプラズマ処理装置において、上部電極に直流電圧を印加した場合と印加しない場合とでプラズマ状態を比較して示す図。 本実施形態によりエッチングストップ膜をエッチングした際の状態を示す模式図。 本発明の方法における効果を実際に確認する際に用いたサンプルをの構造を示す図。 図8に示すサンプルについてトレンチエッチングを行った状態を示す図。 上部電極に直流電圧を印加せずにエッチングストップ膜をエッチングした場合の状態を示す模式図。 上部電極に−400Vの直流電圧を印加してエッチングストップ膜をエッチングした場合の状態を示す模式図。 上部電極に−800Vの直流電圧を印加してエッチングストップ膜をエッチングした場合の状態を示す模式図。 本発明の実施に適用が可能な他のタイプのプラズマエッチング装置の例を示す概略図。 本発明の実施に適用が可能なさらに他のタイプのプラズマエッチング装置の例を示す断面図。 本発明の実施に適用が可能なさらにまた他のタイプのプラズマエッチング装置の例を示す概略図。 本発明の実施に適用が可能なさらに別のタイプのプラズマエッチング装置の例を示す断面図。
符号の説明
10…チャンバ(処理容器)
16…サセプタ(下部電極)
34…上部電極
44…給電棒
46,88…整合器
48…第1の高周波電源
50…可変直流電源
51…コントローラ
52…オン・オフスイッチ
66…処理ガス供給源
84…排気装置
90…第2の高周波電源
91…GNDブロック
101…Si基板
102…銅配線層
103…エッチングストップ膜
104…Low−k膜
105…メタルハードマスク層
W…半導体ウエハ(被処理基板)

Claims (7)

  1. 基板上に、配線層、SiC系材料からなるエッチングストップ膜、低誘電率(Low−k)膜およびエッチングマスクを順次形成した構造体について、前記低誘電率(Low−k)膜をプラズマエッチングした後に、エッチングストップ膜をプラズマエッチングするプラズマエッチング方法であって、
    第1電極および第2電極が上下に対向して設けられた処理容器内に、前記低誘電率(Low−k)膜をプラズマエッチングした後の前記構造体が配置された状態を存在させる工程と、
    前記処理容器内にNFを含む処理ガスを導入する工程と、
    前記第1電極および第2電極のいずれかに高周波電力を印加してプラズマを生成する工程と、
    前記いずれかの電極に直流電圧を印加する工程と
    を有することを特徴とするプラズマエッチング方法。
  2. 前記直流電圧の絶対値が400V以上であることを特徴とする請求項1に記載のプラズマエッチング方法。
  3. 前記低誘電率(Low−k)膜は、SiOC系膜であることを特徴とする請求項1または請求項2に記載のプラズマエッチング方法。
  4. テスト用の被処理体について、予め、所望のエッチング形状が得られるような直流電圧値を求めておき、その際の直流電圧値を前記いずれかの電極に印加して前記所定の直流電圧を印加する工程を実施することを特徴とする請求項1から請求項3のいずれか1項に記載のプラズマエッチング方法。
  5. 前記第1電極は上部電極であり、前記第2電極は被処理体を載置する下部電極であり、前記プラズマを生成するための高周波電力および前記直流電圧は前記第1の電極に印加されることを特徴とする請求項1から請求項4のいずれか1項に記載のプラズマエッチング方法。
  6. 前記第2電極にはイオン引き込み用の高周波電力が印加されることを特徴とする請求項5に記載のプラズマエッチング方法。
  7. コンピュータ上で動作する制御プログラムが記憶されたコンピュータ記憶媒体であって、
    前記制御プログラムは、実行時に、請求項1から請求項6のいずれか1項に記載のプラズマエッチング方法が行われるように、コンピュータにプラズマ処理装置を制御させることを特徴とするコンピュータ読み取り可能な記憶媒体。
JP2006072825A 2006-03-16 2006-03-16 プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体 Active JP4827567B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006072825A JP4827567B2 (ja) 2006-03-16 2006-03-16 プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
KR1020070024760A KR100886274B1 (ko) 2006-03-16 2007-03-14 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체
US11/686,686 US20070218699A1 (en) 2006-03-16 2007-03-15 Plasma etching method and computer-readable storage medium
CNB2007100883796A CN100474524C (zh) 2006-03-16 2007-03-16 等离子体蚀刻方法及计算机可读取的存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006072825A JP4827567B2 (ja) 2006-03-16 2006-03-16 プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体

Publications (2)

Publication Number Publication Date
JP2007250873A true JP2007250873A (ja) 2007-09-27
JP4827567B2 JP4827567B2 (ja) 2011-11-30

Family

ID=38594839

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006072825A Active JP4827567B2 (ja) 2006-03-16 2006-03-16 プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体

Country Status (3)

Country Link
JP (1) JP4827567B2 (ja)
KR (1) KR100886274B1 (ja)
CN (1) CN100474524C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007250861A (ja) * 2006-03-16 2007-09-27 Tokyo Electron Ltd プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6400425B2 (ja) * 2014-10-15 2018-10-03 東京エレクトロン株式会社 多層膜をエッチングする方法
JP2017163070A (ja) * 2016-03-11 2017-09-14 パナソニックIpマネジメント株式会社 素子チップおよびその製造方法
CN108287982B (zh) * 2018-01-16 2021-04-13 温州大学 一种多孔硅碳氧陶瓷的建模方法
KR102024568B1 (ko) * 2018-02-13 2019-09-24 한국기초과학지원연구원 환형 면방전 플라즈마 장치를 이용한 점상 식각 모듈 및 점상 식각 모듈의 식각 프로파일을 제어하는 방법
JP7068140B2 (ja) * 2018-11-05 2022-05-16 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02109328A (ja) * 1988-10-18 1990-04-23 Nec Corp ドライエッチング方法およびそ装置
JP2000323460A (ja) * 1999-05-11 2000-11-24 Tokyo Electron Ltd プラズマエッチング装置
JP2003023072A (ja) * 2001-07-06 2003-01-24 Hitachi Ltd 半導体装置の製造方法および半導体装置の製造装置
JP2005079191A (ja) * 2003-08-28 2005-03-24 Ulvac Japan Ltd 層間絶縁膜のドライエッチング方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02109328A (ja) * 1988-10-18 1990-04-23 Nec Corp ドライエッチング方法およびそ装置
JP2000323460A (ja) * 1999-05-11 2000-11-24 Tokyo Electron Ltd プラズマエッチング装置
JP2003023072A (ja) * 2001-07-06 2003-01-24 Hitachi Ltd 半導体装置の製造方法および半導体装置の製造装置
JP2005079191A (ja) * 2003-08-28 2005-03-24 Ulvac Japan Ltd 層間絶縁膜のドライエッチング方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007250861A (ja) * 2006-03-16 2007-09-27 Tokyo Electron Ltd プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
JP4684924B2 (ja) * 2006-03-16 2011-05-18 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体

Also Published As

Publication number Publication date
KR20070094482A (ko) 2007-09-20
CN101038872A (zh) 2007-09-19
CN100474524C (zh) 2009-04-01
JP4827567B2 (ja) 2011-11-30
KR100886274B1 (ko) 2009-03-04

Similar Documents

Publication Publication Date Title
JP4754374B2 (ja) プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
JP5192209B2 (ja) プラズマエッチング装置、プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
KR101083211B1 (ko) 높은 선택도로 유전체 배리어층을 에칭하는 방법
TWI467650B (zh) Plasma etch methods and computer-readable memory media
TWI436419B (zh) A plasma etch method and a computer readable memory medium
US8609547B2 (en) Plasma etching method and computer-readable storage medium
JP4825911B2 (ja) 介在チャンバでの脱フッ素化及びウェハ脱フッ素化ステップによるプラズマエッチング及びフォトレジストストリッププロセス
JP5764186B2 (ja) プラズマエッチング装置およびプラズマエッチング方法
KR100894345B1 (ko) 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체
JP2007194284A (ja) プラズマ処理方法、プラズマ処理装置、及び記憶媒体
JP2008198659A (ja) プラズマエッチング方法
WO2014057799A1 (ja) プラズマエッチング方法
JP4827567B2 (ja) プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
US20070218681A1 (en) Plasma etching method and computer-readable storage medium
KR102435643B1 (ko) 마이크로전자 워크피스의 처리를 위한 금속 하드 마스크 층
JP5011782B2 (ja) 半導体装置の製造方法、プラズマ処理装置及び記憶媒体。
JP4577328B2 (ja) 半導体装置の製造方法
US20070218699A1 (en) Plasma etching method and computer-readable storage medium
JP4615290B2 (ja) プラズマエッチング方法
JP2023018631A (ja) エッチング方法、半導体装置の製造方法、プログラムおよびプラズマ処理装置
JP2007251034A (ja) プラズマ処理方法
JP2015201583A (ja) プラズマエッチング方法およびプラズマエッチング装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110913

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110913

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140922

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4827567

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250