JP2007250873A - プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体 - Google Patents
プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体 Download PDFInfo
- Publication number
- JP2007250873A JP2007250873A JP2006072825A JP2006072825A JP2007250873A JP 2007250873 A JP2007250873 A JP 2007250873A JP 2006072825 A JP2006072825 A JP 2006072825A JP 2006072825 A JP2006072825 A JP 2006072825A JP 2007250873 A JP2007250873 A JP 2007250873A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- film
- plasma
- low
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
Abstract
【解決手段】基板上に、配線層、SiC系材料からなるエッチングストップ膜、低誘電率(Low−k)膜およびエッチングマスクを順次形成した構造体について、前記低誘電率(Low−k)膜をプラズマエッチングした後に、エッチングストップ膜をプラズマエッチングするにあたり、第1電極および第2電極が上下に対向して設けられた処理容器内に、前記低誘電率(Low−k)膜をプラズマエッチングした後の前記構造体が配置された状態を存在させ、処理容器内にNF3を含む処理ガスを導入し、第1電極および第2電極のいずれかに高周波電力を印加してプラズマを生成し、いずれかの電極に直流電圧を印加する。
【選択図】図1
Description
また、このようなプラズマエッチング方法を実行させるプログラムを記憶したコンピュータ読み取り可能な記憶媒体を提供することを目的とする。
図1は、本発明の実施に用いられるプラズマエッチング装置の一例を示す概略断面図である。
ここでは、被処理体である半導体ウエハWとして、図3に示すように、Si基板101の上に、銅配線層102、エッチングストップ膜103、層間絶縁膜として機能するLow−k膜104、メタルハードマスク層105からなり、図示しないフォトレジスト膜等のエッチングマスクを用いてLow−k膜104にビア106を形成し、エッチングマスクをアッシングにより除去した後、メタルハードマスク層105をエッチングマスクとして用いてレンチ107を形成したものを用いる。
上部電極34には、従前のエッチングプロセス、特に上部電極34への高周波電力が小さいエッチングプロセスによってポリマーが付着している。そして、エッチング処理を行う際に上部電極34に適切な直流電圧を印加すると、図5に示すように、上部電極の自己バイアス電圧Vdcを深くすること、つまり上部電極34表面でのVdcの絶対値を大きくすることができる。このため、上部電極34に付着しているポリマーが印加された直流電圧によってスパッタされて半導体ウエハWに供給され、エッチング対象膜であるエッチングストップ膜103の側壁にも付着する。これによりエッチングストップ膜103の側壁が保護され、エッチングされ難くなる。
RFパワー(上部60MHz/下部2MHz)
:30/250W
直流電圧 :−400V
処理ガス
CF4ガス :112mL/min(sccm)
Arガス :150mL/min(sccm)
O2ガス : 6mL/min(sccm)
C4F8ガス:13mL/min(sccm)
時間 :110sec
温度 サセプタ:40℃
ウエハ :60℃
RFパワー(上部60MHz/下部2MHz)
:400/1000W
直流電圧 : 0V
処理ガス
NF3ガス: 12mL/min(sccm)
Arガス :200mL/min(sccm)
Heガス :240mL/min(sccm)
時間 :15sec
温度 サセプタ:40℃
ウエハ :60℃
16…サセプタ(下部電極)
34…上部電極
44…給電棒
46,88…整合器
48…第1の高周波電源
50…可変直流電源
51…コントローラ
52…オン・オフスイッチ
66…処理ガス供給源
84…排気装置
90…第2の高周波電源
91…GNDブロック
101…Si基板
102…銅配線層
103…エッチングストップ膜
104…Low−k膜
105…メタルハードマスク層
W…半導体ウエハ(被処理基板)
Claims (7)
- 基板上に、配線層、SiC系材料からなるエッチングストップ膜、低誘電率(Low−k)膜およびエッチングマスクを順次形成した構造体について、前記低誘電率(Low−k)膜をプラズマエッチングした後に、エッチングストップ膜をプラズマエッチングするプラズマエッチング方法であって、
第1電極および第2電極が上下に対向して設けられた処理容器内に、前記低誘電率(Low−k)膜をプラズマエッチングした後の前記構造体が配置された状態を存在させる工程と、
前記処理容器内にNF3を含む処理ガスを導入する工程と、
前記第1電極および第2電極のいずれかに高周波電力を印加してプラズマを生成する工程と、
前記いずれかの電極に直流電圧を印加する工程と
を有することを特徴とするプラズマエッチング方法。 - 前記直流電圧の絶対値が400V以上であることを特徴とする請求項1に記載のプラズマエッチング方法。
- 前記低誘電率(Low−k)膜は、SiOC系膜であることを特徴とする請求項1または請求項2に記載のプラズマエッチング方法。
- テスト用の被処理体について、予め、所望のエッチング形状が得られるような直流電圧値を求めておき、その際の直流電圧値を前記いずれかの電極に印加して前記所定の直流電圧を印加する工程を実施することを特徴とする請求項1から請求項3のいずれか1項に記載のプラズマエッチング方法。
- 前記第1電極は上部電極であり、前記第2電極は被処理体を載置する下部電極であり、前記プラズマを生成するための高周波電力および前記直流電圧は前記第1の電極に印加されることを特徴とする請求項1から請求項4のいずれか1項に記載のプラズマエッチング方法。
- 前記第2電極にはイオン引き込み用の高周波電力が印加されることを特徴とする請求項5に記載のプラズマエッチング方法。
- コンピュータ上で動作する制御プログラムが記憶されたコンピュータ記憶媒体であって、
前記制御プログラムは、実行時に、請求項1から請求項6のいずれか1項に記載のプラズマエッチング方法が行われるように、コンピュータにプラズマ処理装置を制御させることを特徴とするコンピュータ読み取り可能な記憶媒体。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006072825A JP4827567B2 (ja) | 2006-03-16 | 2006-03-16 | プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体 |
KR1020070024760A KR100886274B1 (ko) | 2006-03-16 | 2007-03-14 | 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체 |
US11/686,686 US20070218699A1 (en) | 2006-03-16 | 2007-03-15 | Plasma etching method and computer-readable storage medium |
CNB2007100883796A CN100474524C (zh) | 2006-03-16 | 2007-03-16 | 等离子体蚀刻方法及计算机可读取的存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006072825A JP4827567B2 (ja) | 2006-03-16 | 2006-03-16 | プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007250873A true JP2007250873A (ja) | 2007-09-27 |
JP4827567B2 JP4827567B2 (ja) | 2011-11-30 |
Family
ID=38594839
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006072825A Active JP4827567B2 (ja) | 2006-03-16 | 2006-03-16 | プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP4827567B2 (ja) |
KR (1) | KR100886274B1 (ja) |
CN (1) | CN100474524C (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007250861A (ja) * | 2006-03-16 | 2007-09-27 | Tokyo Electron Ltd | プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6400425B2 (ja) * | 2014-10-15 | 2018-10-03 | 東京エレクトロン株式会社 | 多層膜をエッチングする方法 |
JP2017163070A (ja) * | 2016-03-11 | 2017-09-14 | パナソニックIpマネジメント株式会社 | 素子チップおよびその製造方法 |
CN108287982B (zh) * | 2018-01-16 | 2021-04-13 | 温州大学 | 一种多孔硅碳氧陶瓷的建模方法 |
KR102024568B1 (ko) * | 2018-02-13 | 2019-09-24 | 한국기초과학지원연구원 | 환형 면방전 플라즈마 장치를 이용한 점상 식각 모듈 및 점상 식각 모듈의 식각 프로파일을 제어하는 방법 |
JP7068140B2 (ja) * | 2018-11-05 | 2022-05-16 | 東京エレクトロン株式会社 | プラズマ処理装置及びプラズマ処理方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02109328A (ja) * | 1988-10-18 | 1990-04-23 | Nec Corp | ドライエッチング方法およびそ装置 |
JP2000323460A (ja) * | 1999-05-11 | 2000-11-24 | Tokyo Electron Ltd | プラズマエッチング装置 |
JP2003023072A (ja) * | 2001-07-06 | 2003-01-24 | Hitachi Ltd | 半導体装置の製造方法および半導体装置の製造装置 |
JP2005079191A (ja) * | 2003-08-28 | 2005-03-24 | Ulvac Japan Ltd | 層間絶縁膜のドライエッチング方法 |
-
2006
- 2006-03-16 JP JP2006072825A patent/JP4827567B2/ja active Active
-
2007
- 2007-03-14 KR KR1020070024760A patent/KR100886274B1/ko active IP Right Grant
- 2007-03-16 CN CNB2007100883796A patent/CN100474524C/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02109328A (ja) * | 1988-10-18 | 1990-04-23 | Nec Corp | ドライエッチング方法およびそ装置 |
JP2000323460A (ja) * | 1999-05-11 | 2000-11-24 | Tokyo Electron Ltd | プラズマエッチング装置 |
JP2003023072A (ja) * | 2001-07-06 | 2003-01-24 | Hitachi Ltd | 半導体装置の製造方法および半導体装置の製造装置 |
JP2005079191A (ja) * | 2003-08-28 | 2005-03-24 | Ulvac Japan Ltd | 層間絶縁膜のドライエッチング方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007250861A (ja) * | 2006-03-16 | 2007-09-27 | Tokyo Electron Ltd | プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体 |
JP4684924B2 (ja) * | 2006-03-16 | 2011-05-18 | 東京エレクトロン株式会社 | プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体 |
Also Published As
Publication number | Publication date |
---|---|
KR20070094482A (ko) | 2007-09-20 |
CN101038872A (zh) | 2007-09-19 |
CN100474524C (zh) | 2009-04-01 |
JP4827567B2 (ja) | 2011-11-30 |
KR100886274B1 (ko) | 2009-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4754374B2 (ja) | プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体 | |
JP5192209B2 (ja) | プラズマエッチング装置、プラズマエッチング方法およびコンピュータ読取可能な記憶媒体 | |
KR101083211B1 (ko) | 높은 선택도로 유전체 배리어층을 에칭하는 방법 | |
TWI467650B (zh) | Plasma etch methods and computer-readable memory media | |
TWI436419B (zh) | A plasma etch method and a computer readable memory medium | |
US8609547B2 (en) | Plasma etching method and computer-readable storage medium | |
JP4825911B2 (ja) | 介在チャンバでの脱フッ素化及びウェハ脱フッ素化ステップによるプラズマエッチング及びフォトレジストストリッププロセス | |
JP5764186B2 (ja) | プラズマエッチング装置およびプラズマエッチング方法 | |
KR100894345B1 (ko) | 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체 | |
JP2007194284A (ja) | プラズマ処理方法、プラズマ処理装置、及び記憶媒体 | |
JP2008198659A (ja) | プラズマエッチング方法 | |
WO2014057799A1 (ja) | プラズマエッチング方法 | |
JP4827567B2 (ja) | プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体 | |
US20070218681A1 (en) | Plasma etching method and computer-readable storage medium | |
KR102435643B1 (ko) | 마이크로전자 워크피스의 처리를 위한 금속 하드 마스크 층 | |
JP5011782B2 (ja) | 半導体装置の製造方法、プラズマ処理装置及び記憶媒体。 | |
JP4577328B2 (ja) | 半導体装置の製造方法 | |
US20070218699A1 (en) | Plasma etching method and computer-readable storage medium | |
JP4615290B2 (ja) | プラズマエッチング方法 | |
JP2023018631A (ja) | エッチング方法、半導体装置の製造方法、プログラムおよびプラズマ処理装置 | |
JP2007251034A (ja) | プラズマ処理方法 | |
JP2015201583A (ja) | プラズマエッチング方法およびプラズマエッチング装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090123 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110303 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110517 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110719 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110913 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110913 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140922 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4827567 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |