JP2008085092A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2008085092A
JP2008085092A JP2006263735A JP2006263735A JP2008085092A JP 2008085092 A JP2008085092 A JP 2008085092A JP 2006263735 A JP2006263735 A JP 2006263735A JP 2006263735 A JP2006263735 A JP 2006263735A JP 2008085092 A JP2008085092 A JP 2008085092A
Authority
JP
Japan
Prior art keywords
etching
insulating film
semiconductor device
manufacturing
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006263735A
Other languages
English (en)
Inventor
Takenobu Ikeda
武信 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2006263735A priority Critical patent/JP2008085092A/ja
Priority to US11/905,073 priority patent/US20080081477A1/en
Publication of JP2008085092A publication Critical patent/JP2008085092A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/033Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】マスクパターンを用いた異方性エッチングで、絶縁膜に高いアスペクト比を有する開孔を形成する際に、マスクパターンの残膜を確保しつつ、エッチストップを抑制する。
【解決手段】マスクパターン及びエッチングガスを用い、絶縁膜の選択的エッチングと堆積物のデポジッションとを同時に行いつつ、絶縁膜に開孔を形成する異方性エッチング工程を有する半導体装置の製造方法において、異方性エッチング工程の中間段階のデポジッションでは、異方性エッチング工程の初期段階及び最終段階におけるデポジッションの堆積レートよりも小さな堆積レートが得られるようにエッチング条件を調節する。
【選択図】図2

Description

本発明は、半導体装置の製造方法に関し、更に詳細には、半導体基板の上部に堆積された絶縁膜に開孔を形成する技術に関する。
DRAM(Dynamic Random Access Memory)は、情報の記憶単位として、メモリセルを備える。メモリセルは、シリコン基板の表面部分に形成されたMOSFET(Metal Oxide Semiconductor Field Effect Transistor)と、このMOSFETに接続されたキャパシタとで構成され、MOSFETを介してキャパシタに電荷を蓄積することによって、情報の記憶を行う。
近年、DRAMの微細化に伴い、1つのメモリセルが半導体基板上で占有可能な面積が縮小されている。このため、小さな占有面積でキャパシタの静電容量を確保するために、半導体基板上に堆積された厚い絶縁膜(キャパシタ収容絶縁膜)を開孔してシリンダ状の深孔(キャパシタ収容孔)を形成し、このキャパシタ収容孔の底面及び側面上にキャパシタの下部電極を形成したシリンダ型のキャパシタが実用化されている。シリンダ型のキャパシタでは、より深いキャパシタ収容孔を形成することによって、キャパシタの静電容量の確保に必要な下部電極の表面積を大きくできる。
酸化シリコン系のキャパシタ収容絶縁膜では、キャパシタ収容孔は、アモルファスカーボンなどをハードマスクとするドライエッチングによって開孔される。ドライエッチングに際しては、エッチングガスとして、一般に、C、C、C等のフロロカーボンガスと、Oと、Ar、Xe等の希ガスとの混合ガスが用いられている。エッチングに際してフロロカーボンガスは解離して、炭素ラジカル、フッ素ラジカル、及び、CFラジカルなどとなり、フッ素ラジカル及びCFラジカルが、酸化シリコンと反応することによって、エッチングが進行する。
一方、炭素ラジカルは、炭素系の堆積物となり、主にウエハの表面に堆積することによって、ハードマスクを保護する。エッチングに際しては、ハードマスクも削られてその厚みが減少するので、その厚みを維持するためである。Oは、酸素ラジカルとなって炭素ラジカルと反応するため、堆積物の堆積レートを減少させる作用があり、エッチングガス中のOの比率を調節することによって、堆積物の堆積レートを制御できる。
ところで、メモリセルの占有面積の縮小に伴い、キャパシタの下部電極の表面積を確保するために、キャパシタ収容孔は、開口径が縮小される一方で深さが増大し、アスペクト比が極めて高くなっている。そのようなキャパシタ収容孔の開孔に際しては、エッチング時間が極めて長くなる。また一方で、キャパシタ収容孔の開口径の縮小に伴い、ハードマスクの厚みが制限されてきている。このため、エッチング終了までにハードマスクの残膜の厚みを確保することが困難になって来ている。
ところで、エッチングに際してハードマスクの残膜の厚みが不足すると、図4に示すように、キャパシタ収容孔18のサイドエッチが進み、ボーイング形状20が形成される。近年のDRAMでは、隣接するメモリセル同士の間隔が非常に狭くなり、極めて密集した状態でキャパシタ収容孔が配置されている。従って、エッチング終了までのハードマスク15の残膜を確保し、ボーイング形状20を充分に抑制することによって、隣接する下部電極同士のショートを抑制する必要がある。
ハードマスク15の残膜を確保するには、ドライエッチング時に堆積物19の堆積レートが高い条件でエッチングを行うことが考えられる。堆積レートが高い条件でエッチングを行うと、図5に示すように、ハードマスク15付近に堆積物19が厚く堆積するため、ハードマスク15の削れが抑えられる。しかし、この場合には、キャパシタ収容孔の底部18aに堆積物19が厚く堆積し、堆積物19の堆積レートがエッチング量を上回ることによって、エッチングの進行が停止するエッチストップが生じ易くなる。つまり、ハードマスク15の残膜の確保と、エッチストップの防止とがトレードオフの関係になっている。
上記に対して、特許文献1は、アスペクト比が高い孔を開孔するドライエッチングに際して、エッチングガス中のO流量を段階的に減らすことによって、炭素ラジカルによる堆積物の堆積レートを段階的に高める方法を提案している。
特開2002−110647号公報(図7)
アスペクト比が高い開孔の形成に際しては、絶縁膜の下部をエッチングするエッチング最終段階では、堆積物は孔底に堆積しにくく、従って、エッチストップが生じにくい。このため、特許文献1では、堆積レートを段階的に高めながらエッチングすることによって、ハードマスクの残膜を確保しつつ、エッチストップを抑制できるものとしている。
しかし、メモリセルの占有面積の縮小に伴い、より高いアスペクト比を有するキャパシタ収容孔が要請されている。そのようなキャパシタ収容孔の開孔に際しては、ハードマスクの残膜を確保しつつ、エッチストップをより効果的に抑制できる方法が望まれている。
本発明は、上記に鑑み、マスクパターンを用いた異方性エッチングによって、半導体基板の上部に形成された絶縁膜を貫通する開孔を形成する半導体装置の製造方法であって、高いアスペクト比を有する開孔の形成に際しても、マスクパターンの残膜を確保しつつ、エッチストップを抑制できる半導体装置の製造方法を提供することを目的とする。
上記目的を達成するために、本発明に係る半導体装置の製造方法は、マスクパターン及びエッチングガスを用い、絶縁膜の選択的エッチングと堆積物のデポジッションとを同時に行いつつ、前記絶縁膜に開孔を形成する異方性エッチング工程を有する半導体装置の製造方法において、
前記異方性エッチング工程の中間段階のデポジッションでは、前記異方性エッチング工程の初期段階及び最終段階におけるデポジッションの堆積レートよりも小さな堆積レートが得られるように、エッチング条件を調節することを特徴とする。
本発明によれば、エッチストップのおそれが少ない異方性エッチング工程の初期段階では、中間段階よりも堆積レートが大きなエッチング条件に調節することによって、マスクパターンの厚みの低下を抑制できる。初期段階でマスクパターンの厚みの低下が抑制されるので、中間段階では、堆積レートがより小さなエッチング条件で行い、エッチストップを効果的に抑制できる。従って、マスクパターンの残膜を確保しつつ、エッチストップを効果的に抑制できる。エッチング条件の調節には、例えばエッチングガスの流量、エッチングガスの圧力、又は、RFパワーの調節が挙げられる。
本発明では、前記絶縁膜が酸化シリコンを含み、前記エッチングガスが、フロロカーボン及び酸素を少なくとも含み、前記中間段階では、前記初期段階よりも酸素の流量比率を増加させ、前記最終段階では、前記中間段階よりも酸素の流量比率を低下させてもよい。この場合、好適には、前記エッチングガスが、更にアルゴンやキセノンなどの希ガスを含んでもよい。エッチング性を有するフロロカーボンや、デポジション性を有する酸素を、反応性を有しない希ガスで適度に希釈することで、安定したエッチングを行うことが出来る。
本発明では、前記異方性エッチング工程の進行に伴って、前記酸素の流量比率を連続的に変化させてもよく、又は、段階的に変化させてもよい。絶縁膜に形成する開孔のアスペクト比が15以上である場合には、マスクパターンの残膜を確保しつつ、エッチストップを抑制することが容易でない。従って、本発明はそのような高いアスペクト比を有する開孔の形成に際して、好適に適用できる。本発明では、前記開孔は、前記絶縁膜を貫通して形成されてもよい。
以下に、図面を参照し、本発明の実施形態を詳しく説明する。図1A〜図1Dは、本発明の一実施形態に係る半導体装置の製造方法について、製造されるDRAMの各製造段階を順次に示す断面図である。図示しないが、先ず、シリコン基板の表面部分にMOSFETを形成する。MOSFETは、シリコン基板上にゲート絶縁膜を介して形成されたゲート電極と、ゲート電極に隣接するシリコン基板の表面部分に形成されたソース拡散層及びドレイン拡散層とで構成される。
ゲート電極を覆ってシリコン基板上に、図示しない第1層間絶縁膜を堆積した後、第1層間絶縁膜を貫通してソース/ドレイン拡散層に接続するコンタクトプラグを形成する。引き続き、ソース拡散層に接続するコンタクトプラグに接続して、第1層間絶縁膜上にビット線を形成する。更に、第1層間絶縁膜上に、第2層間絶縁膜11を例えば700nmの厚みに堆積した後、第2層間絶縁膜11を貫通して、ドレイン拡散層に接続するコンタクトプラグの頂部を露出するスルーホール12を形成する。スルーホール12の径は例えば100nmとする。スルーホール12の内部に不純物ドープ・ポリシリコンを埋め込んで、プラグ13を形成する。
第2層間絶縁膜11及びプラグ13上にキャパシタ収容絶縁膜14を3μmの厚みに堆積した後、キャパシタ収容絶縁膜14上にアモルファスカーボン膜を形成する。引き続き、アモルファスカーボン膜上に、プラグ13に対応する位置に、略楕円形状の開口パターンを有する、厚みが80nmの絶縁膜パターン16を形成する。次いで、絶縁膜パターン16を用いてアモルファスカーボン膜をパターニングし、ハードマスク15を形成する(図1A)。ハードマスク15の厚みは800nmであり、ハードマスク15における開口パターン17の径は150nmである。
引き続き、ハードマスク15を用いたドライエッチングを行い、キャパシタ収容絶縁膜14を貫通しプラグ13の頂部を露出するシリンダ状のキャパシタ収容孔18を形成する。キャパシタ収容孔18の形成により、孔内には、対応するプラグ13の頂部が露出する。
エッチング装置には、例えば2周波励起・平行平板型のRIE(Reactive Ion Etching)装置を使用する。このRIE装置は、チャンバ内に配設され、互いに平行に延在する板状の駆動電極及びグランド電極とを備える。駆動電極は、ウエハを載置するサセプタとして構成され、この駆動電極に駆動周波数とバイアス周波数とを独立して印加する。駆動周波数の調節によって、プラズマの生成及び解離を、バイアス周波数の調節によって、半導体基板(ウエハ)に入射するイオンの加速エネルギーを、それぞれ独立に制御する。
エッチングガスは、C,C、O、Ar、及び、Xeの混合ガスとする。圧力は30mTorrとし、駆動周波数の電源から2000Wの電力を供給し、バイアス周波数の電源から3000Wの電力を供給する。各ガスの流量は、Cが5sccm、Cが20sccm、Arが110sccm、Xeが110sccmとする。
キャパシタ収容孔18を形成するドライエッチングに際しては、キャパシタ収容絶縁膜14の上部をエッチングするエッチング初期段階、及び、キャパシタ収容絶縁膜14の下部をエッチングするエッチング最終段階では、エッチストップが生じにくく、キャパシタ収容絶縁膜14の中間部をエッチングするエッチング中期段階では、エッチストップが生じ易い。従って、エッチング初期段階、中期段階、及び、最終段階の3つの段階に対応して、Oの流量を変化させ、炭素系の堆積物の堆積レートを調節する。図2は、キャパシタ収容孔18を開孔するドライエッチングにおける、O流量とエッチング時間との関係を示すグラフである。
図1Bに示すエッチング初期段階では、エッチ深さが浅いため、堆積物19はハードマスク15表面や孔底にほぼ一様に堆積する。しかし、この段階では、エッチング開始からの経過時間が短いため、孔底にはエッチングを阻害する量の堆積物19は堆積されず、エッチストップは生じにくい。従って、この段階では、Oの流量を15sccmと低めに設定する。このエッチング条件で1分経過させることによって、キャパシタ収容孔18を約700nmの深さまで形成する。ハードマスク15上には適量の堆積物19が堆積され、ハードマスク15の厚みの減少が抑えられる。
図1Cに示すエッチング中期段階では、孔底に堆積する堆積物の厚みが次第に大きくなりエッチングを阻害し始める。エッチストップを防ぐためには、エッチング量が堆積量を上回るようにする必要がある。従って、この段階では、Oの流量を2sccmだけ増加させ、17sccmと高めに設定することにより、堆積レートを低下させる。このエッチング条件で1分経過させることによって、キャパシタ収容孔18を約1400nmの深さまで形成する。
図1Dに示すエッチング最終段階では、孔底が深くなるため、堆積物は孔底へ侵入しにくくなり、孔底での堆積量は少なくなる。このため、堆積物の堆積レートを高くしても、エッチストップは生じにくい。従って、この段階では、Oの流量を2sccmだけ減少させ、エッチング初期段階と同じ15sccmと低めに設定することにより、堆積レートを大きくする。このエッチング条件で、層間絶縁膜11及びプラグ13が露出するまでエッチングを行う。ハードマスク15上には適量の堆積物19が堆積され、ハードマスク15の厚みの減少が抑えられる。
本実施形態では、図1B〜図1Dに示した各段階をOの流量を調節することによって連続して行うが、各段階が終了した後にエッチングを一旦中止して次の段階を行ってもよい。形成されるキャパシタ収容孔18は、深さが3μmで開口径が150nm程度であるので、そのアスペクト比は20程度となる。キャパシタ収容孔18を形成した後、キャパシタ収容孔18の底面及び側面上に下部電極、容量絶縁膜、及び、上部電極を順次に形成することによって、キャパシタを形成する。更に、上部電極に接続する配線を形成する等の工程を経ることによって、半導体装置を製造できる。
本実施形態の製造方法によれば、エッチストップのおそれが少ないエッチング初期段階では、Oの比率を少なくし、堆積物19の堆積レートを高めて、適量の堆積物19が堆積される条件で行う。このため、特許文献1の製造方法に比して、ハードマスク15の厚みの減少をより効果的に抑えることが出来る。ハードマスク15の厚みの減少をより効果的に抑えるため、エッチストップが生じ易いエッチング中期段階において、エッチング効率をより高めたエッチングを行うことが出来る。
上記によって、高いアスペクト比を有するキャパシタ収容孔18を開孔するドライエッチングに際して、ハードマスク15の残膜を確保しつつ、エッチストップをより効率的に抑制できる。
なお、上記実施形態では、Oの流量は、図2に示したように段階的に変化させたが、必ずしも段階的に変化させる必要はなく、図3のグラフ(i)に一例を示すように、エッチストップが生じ易いエッチング中期段階で、エッチストップが生じにくいエッチング初期段階又は最終段階よりも、多くなるように変化させればよい。
また、上記実施形態では、Oの流量の調節によって、堆積物の堆積レートを制御したが、堆積レートを制御可能なパラメータであればOの流量以外のパラメータを調節してもよい。例えばCやCなどの流量を増加させることによって、Oの比率を相対的に低下させてもよく、或いは、チャンバ内の圧力やRFパワーを調節してもよい。
以上、本発明をその好適な実施形態に基づいて説明したが、本発明に係る半導体装置の製造方法は、上記実施形態の構成にのみ限定されるものではなく、上記実施形態の構成から種々の修正及び変更を施したものも、本発明の範囲に含まれる。
本発明の一実施形態に係る半導体装置の製造方法について、一製造段階を示す断面図である。 図1Aに後続する一製造段階を示す断面図である。 図1Bに後続する一製造段階を示す断面図である。 図1Cに後続する一製造段階を示す断面図である。 キャパシタ収容孔を開孔するドライエッチングにおける、O流量とエッチング時間との関係を示すグラフである。 本発明における、O比率とエッチング深さとの関係の一例を模式的に示すグラフである。 従来の製造方法の問題点を示す断面図である。 従来の製造方法の別の問題点を示す断面図である。
符号の説明
11:第2層間絶縁膜
12:スルーホール
13:プラグ
14:キャパシタ収容絶縁膜
15:ハードマスク
16:絶縁膜パターン
17:開口パターン
18:キャパシタ収容孔
18a:キャパシタ収容孔の孔底
19:堆積物
20:ボーイング形状

Claims (7)

  1. マスクパターン及びエッチングガスを用い、絶縁膜の選択的エッチングと堆積物のデポジッションとを同時に行いつつ、前記絶縁膜に開孔を形成する異方性エッチング工程を有する半導体装置の製造方法において、
    前記異方性エッチング工程の中間段階のデポジッションでは、前記異方性エッチング工程の初期段階及び最終段階におけるデポジッションの堆積レートよりも小さな堆積レートが得られるように、エッチング条件を調節することを特徴とする半導体装置の製造方法。
  2. 前記エッチング条件の調節は、前記エッチングガスの流量、前記エッチングガスの圧力、及び、RFパワーのうちの少なくとも一つの調節を含む、請求項1に記載の半導体装置の製造方法。
  3. 前記絶縁膜が酸化シリコンを含み、前記エッチングガスが、フロロカーボン及び酸素を少なくとも含み、前記中間段階では、前記初期段階よりも酸素の流量比率を増加させ、前記最終段階では、前記中間段階よりも酸素の流量比率を低下させる、請求項2に記載の半導体装置の製造方法。
  4. 前記エッチングガスが、更にアルゴンを含む、請求項3に記載の半導体装置の製造方法。
  5. 前記異方性エッチング工程の進行に伴って、前記酸素の流量比率を連続的又は段階的に変化させる、請求項3又は4に記載の製造方法。
  6. 前記絶縁膜に形成する開孔のアスペクト比が15以上である、請求項1〜5の何れか一に記載の半導体装置の製造方法。
  7. 前記開孔は、前記絶縁膜を貫通して形成される、請求項6に記載の半導体装置の製造方法。
JP2006263735A 2006-09-28 2006-09-28 半導体装置の製造方法 Pending JP2008085092A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006263735A JP2008085092A (ja) 2006-09-28 2006-09-28 半導体装置の製造方法
US11/905,073 US20080081477A1 (en) 2006-09-28 2007-09-27 Method for forming a semiconductor device having a cylindrical hole in a dielectric film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006263735A JP2008085092A (ja) 2006-09-28 2006-09-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2008085092A true JP2008085092A (ja) 2008-04-10

Family

ID=39261639

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006263735A Pending JP2008085092A (ja) 2006-09-28 2006-09-28 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20080081477A1 (ja)
JP (1) JP2008085092A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091736A (ja) * 2006-10-04 2008-04-17 Hitachi High-Technologies Corp 絶縁膜ドライエッチング方法
JP2014017438A (ja) * 2012-07-11 2014-01-30 Tokyo Electron Ltd パターン形成方法及び基板処理システム
JP2021174902A (ja) * 2020-04-27 2021-11-01 東京エレクトロン株式会社 処理方法及び基板処理装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5107138B2 (ja) * 2008-05-29 2012-12-26 住友電工デバイス・イノベーション株式会社 半導体装置
US10037890B2 (en) * 2016-10-11 2018-07-31 Lam Research Corporation Method for selectively etching with reduced aspect ratio dependence

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100327346B1 (ko) * 1999-07-20 2002-03-06 윤종용 선택적 폴리머 증착을 이용한 플라즈마 식각방법 및 이를이용한 콘택홀 형성방법
JP2002110647A (ja) * 2000-09-29 2002-04-12 Hitachi Ltd 半導体集積回路装置の製造方法
US7351665B2 (en) * 2005-03-28 2008-04-01 Tokyo Electron Limited Plasma etching method, plasma etching apparatus, control program, computer recording medium and recording medium having processing recipe recorded thereon
US7550390B2 (en) * 2006-01-04 2009-06-23 Macronix International Co., Ltd Method and apparatus for dielectric etching during integrated circuit fabrication

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091736A (ja) * 2006-10-04 2008-04-17 Hitachi High-Technologies Corp 絶縁膜ドライエッチング方法
JP2014017438A (ja) * 2012-07-11 2014-01-30 Tokyo Electron Ltd パターン形成方法及び基板処理システム
JP2021174902A (ja) * 2020-04-27 2021-11-01 東京エレクトロン株式会社 処理方法及び基板処理装置

Also Published As

Publication number Publication date
US20080081477A1 (en) 2008-04-03

Similar Documents

Publication Publication Date Title
US6284666B1 (en) Method of reducing RIE lag for deep trench silicon etching
JP4632371B2 (ja) 選択的ポリマー蒸着を用いた自己整合コンタクトホール形成方法
JP4552835B2 (ja) キャパシタの製造方法
US20070072388A1 (en) Bottle-shaped trench and method of fabricating the same
KR20010062744A (ko) 고선택비의 에칭이 가능한 드라이 에칭 방법 및 반도체장치의 제조 방법
JP2008085092A (ja) 半導体装置の製造方法
JP2007324490A (ja) 半導体装置の製造方法
JP2005322914A (ja) トレンチキャパシタの製造方法、メモリセルの製造方法、トレンチキャパシタ、およびメモリセル
KR20020005850A (ko) 스토리지 노드 형성방법
JP2001250817A (ja) ドライエッチング方法及び半導体装置の製造方法
US8507380B2 (en) Methods of forming contact openings and methods of increasing contact area in only one of X and Y axes in the fabrication of integrated circuitry
US7052956B2 (en) Method for forming capacitor of semiconductor device
JP2001148375A (ja) 反応性イオンエッチングを用いた半導体素子のコンタクトホール形成方法
TWI278035B (en) Method for fabricating semiconductor device
KR101094960B1 (ko) 반도체 소자의 커패시터 형성방법
KR20090095391A (ko) 반도체 소자의 컨택 플러그 형성방법
JP2008098324A (ja) 半導体装置の製造方法
KR100448855B1 (ko) 반도체소자의 제조방법
KR100291410B1 (ko) 반도체 소자의 선택적 반구형 실리콘 그레인 전하저장전극 형성방법
KR100329853B1 (ko) 실리콘계 재료의 에칭방법
KR20070036495A (ko) 반도체 소자의 콘택홀 형성 방법
JPH09162162A (ja) 半導体装置の製造方法
KR20000006567A (ko) 실리콘계재료의에칭방법
JP2006013042A (ja) 半導体装置およびその製造方法
KR19980057062A (ko) 반도체 장치의 전하저장전극 형성방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081113

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090312