JP2007214588A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2007214588A JP2007214588A JP2007106656A JP2007106656A JP2007214588A JP 2007214588 A JP2007214588 A JP 2007214588A JP 2007106656 A JP2007106656 A JP 2007106656A JP 2007106656 A JP2007106656 A JP 2007106656A JP 2007214588 A JP2007214588 A JP 2007214588A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- plasma
- semiconductor device
- manufacturing
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【課題】コンタクトホール形成において、下地シリコン基板または配線層に形成されるダメージ層の抑制と高抵抗層の除去を効率的に行い、コンタクト抵抗の低減を実現する。
【解決手段】本発明は、イオンエネルギーおよびＯ２流量を、エッチング深さの進行と伴に低減するエッチング工程によりコンタクトホール形成し、下地に形成されるダメージ層を抑制する。そして、水素もしくは水素を含有するガスプラズマを用いた高抵抗層除去工程を導入することで低コンタクト抵抗が図れる。
【選択図】 図４
【解決手段】本発明は、イオンエネルギーおよびＯ２流量を、エッチング深さの進行と伴に低減するエッチング工程によりコンタクトホール形成し、下地に形成されるダメージ層を抑制する。そして、水素もしくは水素を含有するガスプラズマを用いた高抵抗層除去工程を導入することで低コンタクト抵抗が図れる。
【選択図】 図４
Description
本発明は半導体装置の製造技術に関し、特に半導体装置の製造過程における層間絶縁膜のドライエッチング技術に関する。
VLSI、ULSI等の半導体装置の製造方法においては、半導体ウエハ（以下、単にウエハと言う）の主面に形成されたトランジスタ間および金属配線間を電気的に接続するために、トランジスタ構造の上部および配線間に形成された層間絶縁膜（主に酸化ケイ素を主成分とする薄膜、以後、酸化膜と呼ぶ）に、プラズマを利用したドライエッチング技術を用いた微細なコンタクトホールが形成され、そのコンタクトホール内に半導体もしくは金属が充填される。そして、この半導体もしくは金属を介してトランジスタ間および金属配線間が電気的に接続される。
ドライエッチング技術は、真空容器内に導入されたエッチングガスを外部から印加された高周波電力によりプラズマ化し、プラズマ中で生成された反応性ラジカルやイオンをウエハ上で高精度に反応させることで、被エッチング膜（層間絶縁膜）を選択的にエッチングする技術である。
半導体装置の微細化、高速化に伴い、ドライエッチング技術により形成されたコンタクトホール内での下地半導体層あるいは下地配線と充填された金属とのコンタクト抵抗を低減することは重要な課題である。
ドライエッチング技術は、真空容器内に導入されたエッチングガスを外部から印加された高周波電力によりプラズマ化し、プラズマ中で生成された反応性ラジカルやイオンをウエハ上で高精度に反応させることで、被エッチング膜（層間絶縁膜）を選択的にエッチングする技術である。
半導体装置の微細化、高速化に伴い、ドライエッチング技術により形成されたコンタクトホール内での下地半導体層あるいは下地配線と充填された金属とのコンタクト抵抗を低減することは重要な課題である。
ドライエッチング加工されたコンタクトホール（スルーホール）内でのコンタクト抵抗を低減させる技術あるいはコンタクトホールの底面での配線腐食を防止する技術として以下の方法が知られている。
（１） 特開平4-286115 号公報（先行技術１）：
この先行技術１には、コンタクトホール内の異物除去及び低抵抗化のため、エッチング後に、加熱された水素を含む雰囲気若しくは水素プラズマを含む雰囲気、または水素プラズマと塩素プラズマを含む雰囲気に晒してコンタクトホール内に堆積した堆積物を除去する技術が開示されている。
（２）特開平11-251294号公報（先行技術２）：
この先行技術２には、下地に金属シリサイドがある場合を前提にした低抵抗コンタクトの形成技術が開示されている。この先行技術２によれば、コンタクトホール形成後のレジストマスクをアッシングにより除去する場合、金属シリサイドの酸化を防止するため、窒素系活性種を用いる。
（３）特開平11-145282号公報（先行技術３）：
この先行技術３には、スルーホール底面でのAl配線等の腐食を発生させず、スルーホール側壁に付着しているAl等の金属を含む堆積膜を除去する技術が開示されている。この先行技術３によれば、還元性ガスであるBCl3プラズマにてスルーホール内の堆積物を除去した後、HおよびOを含むプラズマにてレジストアッシングを行う。
また、VLSI、ULSI等の半導体装置の製造にはスループットの向上が要求されている。スループットの向上を図るための製造設備として、以下のマルチチャンバー方式の処理システムが知られている。
（４）米国特許第５２９２３９３号明細書（先行技術４）：
この先行技術４には、エッチ(etch)、成膜(deposition)、スパッタリング(sputtering)そしてRTA(rapid thermal annealing)室から成るマルチチャンバー方式の処理システムが開示されている。
特開平4-286115 号公報
特開平11-251294号公報
特開平11-145282号公報
米国特許第５２９２３９３号
（１） 特開平4-286115 号公報（先行技術１）：
この先行技術１には、コンタクトホール内の異物除去及び低抵抗化のため、エッチング後に、加熱された水素を含む雰囲気若しくは水素プラズマを含む雰囲気、または水素プラズマと塩素プラズマを含む雰囲気に晒してコンタクトホール内に堆積した堆積物を除去する技術が開示されている。
（２）特開平11-251294号公報（先行技術２）：
この先行技術２には、下地に金属シリサイドがある場合を前提にした低抵抗コンタクトの形成技術が開示されている。この先行技術２によれば、コンタクトホール形成後のレジストマスクをアッシングにより除去する場合、金属シリサイドの酸化を防止するため、窒素系活性種を用いる。
（３）特開平11-145282号公報（先行技術３）：
この先行技術３には、スルーホール底面でのAl配線等の腐食を発生させず、スルーホール側壁に付着しているAl等の金属を含む堆積膜を除去する技術が開示されている。この先行技術３によれば、還元性ガスであるBCl3プラズマにてスルーホール内の堆積物を除去した後、HおよびOを含むプラズマにてレジストアッシングを行う。
また、VLSI、ULSI等の半導体装置の製造にはスループットの向上が要求されている。スループットの向上を図るための製造設備として、以下のマルチチャンバー方式の処理システムが知られている。
（４）米国特許第５２９２３９３号明細書（先行技術４）：
この先行技術４には、エッチ(etch)、成膜(deposition)、スパッタリング(sputtering)そしてRTA(rapid thermal annealing)室から成るマルチチャンバー方式の処理システムが開示されている。
０． １μm以降の設計ルールでULSIデバイスを製造する場合、以下の点がより一層求められる。
（１） アスペクト比（コンタクトホールの深さ／コンタクトホールの直径）が１５以上である。
（２） ボーイングのない形状（bowing-free etched shape）の高選択コンタクトホールエッチングを成す。
（３） コンタクトホール内におけるコンタクト抵抗の低減を図る。
なお、ボーイングについては、2000 Dry Process Symposium、根岸等”High-Aspect-Ratio Contact hole etching in UHF-ECR plasma” pp31-36に開示されている。
このような要求を実現するために、発明者等によりコンタクトホール内におけるコンタクト抵抗の低減を図る技術が検討された。以下にその検討内容を説明する。
コンタクトホール加工はUHF-ECRプラズマエッチング装置の使用により行われた。例えば、真空容器内にＣＦ４、ＣＨＦ３、Ｃ２Ｆ６、Ｃ３Ｆ６Ｏ、Ｃ４Ｆ８、Ｃ５Ｆ８、Ｃ４Ｆ６等のフロロカーボンガス、Ａｒに代表される希ガスおよび酸素ガスを導入し、０．５Ｐａから１０Ｐａの圧力領域でプラズマを形成し、ウエハに入射するイオンエネルギーを０．５ｋＶから２．５ｋＶまで加速することにより層間絶縁膜の選択的なエッチングを行った。
アスペクト比の高いコンタクトホールを形成する場合、エッチング停止を抑制し、且つスループットに影響を及ぼすエッチング速度を高めることが必要とされる。このため、エッチング開始からエッチング終了までイオンエネルギーを比較的高く一定に保ちエッチングを行った。
また、ウエハ面内でエッチング速度の不均一性がある。これに起因したウエハ面内における一部のコンタクトホールの非開孔を防止することが必要とされる。このため、エッチング時間をコンタクトホール深さに対し１２０から１３０％程度とするオーバーエッチングを行った。なお、ウエハ面内でのエッチング速度の不均一性とは、ウエハの中心部と外周部とでエッチング速度に差ができることを言う。
オーバーエッチングは、一部のコンタクトホールにおいて、そのコンタクトホールの底面にある能動領域あるいは配線層の表面は、ちょうど露出したエッチング時間に対し、さらに２０％から３０％程度の時間、高いイオンエネルギーによるイオン衝撃に晒されることになる。すなわち、その衝撃により能動領域内あるいはその表面にダメージを与えてしまう。この能動領域とは、具体的には、MOS素子として機能する単結晶シリコン基板内に形成されたMOSトランジスタのソース・ドレイン領域を言う。
さらに、フロロカーボンガスの解離により、プラズマ中で生成されたＣラジカルやＯラジカルが入射イオンにより能動領域内に打ち込まれる。このため、能動領域内にはＳｉＣやＳｉＯｘを含有する高抵抗層が数ｎｍ深さに形成される。この高抵抗層がコンタクト抵抗を増大させる原因となっていた。コンタクト抵抗の増大は、ULSI等の半導体装置の高速化を阻害する。
この高抵抗層によるコンタクト抵抗の増大を抑えるため、コンタクトホール形成工程の後、フッ素含有量が多いガス、例えば、ＣＦ４にＡｒやＯ２ガスを混合したガス系でプラズマを形成し、５００Ｖ以下の比較的低いイオンエネルギーで高抵抗層を除去する工程を導入することが考えられた。
しかしながら、ガス中に、多量のＣ（カーボン元素）やＯ（酸素元素）を含んでいるため、コンタクトホール内の能動領域表面には高抵抗層が残ってしまう。このため、フッ酸水溶液を含有する溶液を用いたウエット処理工程により、高抵抗層を除去する必要があった。
ウエット処理工程では等方的なエッチングが進行するため、コンタクトホール側壁の絶縁膜も同時に削れてしまう。したがって、設計寸法に対して、仕上がり寸法が広がってしまう新たな問題が発生する。特に、１Gビット以上のDRAM（Dynamic Random Access Memory）の製造プロセスでは、微細化を阻害する要因の一つとなる。
（１） アスペクト比（コンタクトホールの深さ／コンタクトホールの直径）が１５以上である。
（２） ボーイングのない形状（bowing-free etched shape）の高選択コンタクトホールエッチングを成す。
（３） コンタクトホール内におけるコンタクト抵抗の低減を図る。
なお、ボーイングについては、2000 Dry Process Symposium、根岸等”High-Aspect-Ratio Contact hole etching in UHF-ECR plasma” pp31-36に開示されている。
このような要求を実現するために、発明者等によりコンタクトホール内におけるコンタクト抵抗の低減を図る技術が検討された。以下にその検討内容を説明する。
コンタクトホール加工はUHF-ECRプラズマエッチング装置の使用により行われた。例えば、真空容器内にＣＦ４、ＣＨＦ３、Ｃ２Ｆ６、Ｃ３Ｆ６Ｏ、Ｃ４Ｆ８、Ｃ５Ｆ８、Ｃ４Ｆ６等のフロロカーボンガス、Ａｒに代表される希ガスおよび酸素ガスを導入し、０．５Ｐａから１０Ｐａの圧力領域でプラズマを形成し、ウエハに入射するイオンエネルギーを０．５ｋＶから２．５ｋＶまで加速することにより層間絶縁膜の選択的なエッチングを行った。
アスペクト比の高いコンタクトホールを形成する場合、エッチング停止を抑制し、且つスループットに影響を及ぼすエッチング速度を高めることが必要とされる。このため、エッチング開始からエッチング終了までイオンエネルギーを比較的高く一定に保ちエッチングを行った。
また、ウエハ面内でエッチング速度の不均一性がある。これに起因したウエハ面内における一部のコンタクトホールの非開孔を防止することが必要とされる。このため、エッチング時間をコンタクトホール深さに対し１２０から１３０％程度とするオーバーエッチングを行った。なお、ウエハ面内でのエッチング速度の不均一性とは、ウエハの中心部と外周部とでエッチング速度に差ができることを言う。
オーバーエッチングは、一部のコンタクトホールにおいて、そのコンタクトホールの底面にある能動領域あるいは配線層の表面は、ちょうど露出したエッチング時間に対し、さらに２０％から３０％程度の時間、高いイオンエネルギーによるイオン衝撃に晒されることになる。すなわち、その衝撃により能動領域内あるいはその表面にダメージを与えてしまう。この能動領域とは、具体的には、MOS素子として機能する単結晶シリコン基板内に形成されたMOSトランジスタのソース・ドレイン領域を言う。
さらに、フロロカーボンガスの解離により、プラズマ中で生成されたＣラジカルやＯラジカルが入射イオンにより能動領域内に打ち込まれる。このため、能動領域内にはＳｉＣやＳｉＯｘを含有する高抵抗層が数ｎｍ深さに形成される。この高抵抗層がコンタクト抵抗を増大させる原因となっていた。コンタクト抵抗の増大は、ULSI等の半導体装置の高速化を阻害する。
この高抵抗層によるコンタクト抵抗の増大を抑えるため、コンタクトホール形成工程の後、フッ素含有量が多いガス、例えば、ＣＦ４にＡｒやＯ２ガスを混合したガス系でプラズマを形成し、５００Ｖ以下の比較的低いイオンエネルギーで高抵抗層を除去する工程を導入することが考えられた。
しかしながら、ガス中に、多量のＣ（カーボン元素）やＯ（酸素元素）を含んでいるため、コンタクトホール内の能動領域表面には高抵抗層が残ってしまう。このため、フッ酸水溶液を含有する溶液を用いたウエット処理工程により、高抵抗層を除去する必要があった。
ウエット処理工程では等方的なエッチングが進行するため、コンタクトホール側壁の絶縁膜も同時に削れてしまう。したがって、設計寸法に対して、仕上がり寸法が広がってしまう新たな問題が発生する。特に、１Gビット以上のDRAM（Dynamic Random Access Memory）の製造プロセスでは、微細化を阻害する要因の一つとなる。
本発明は上記問題点に鑑みてなされたものであって、その目的は高集積化および高速化を図るための半導体装置の製造方法を提供することにある。
本発明の他の目的は、半導体装置の製造におけるスループット向上を図ることにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
本発明の半導体装置の製造方法は以下の工程より成る。
主面に半導体層または導体層を有する基板に層間絶縁膜を形成する工程と、前記層間絶縁膜上に、前記半導体層または導体層上に位置して開口を有するマスクを形成する工程と、フロロカーボンガスおよび酸素ガスを含むガスをプラズマ状態に励起した雰囲気内において前記マスクの開口を通して前記絶縁膜を選択的にエッチングし、前記半導体層または導体層の表面が露出する絶縁膜の開口を形成する工程と、還元性ガスをプラズマ状態に励起した雰囲気内において、前記基板に該雰囲気内のイオンを加速させるバイアスを印加し、前記開口内の露出した半導体層または導体層の表面を処理する工程と、前記開口内に半導体または導体を埋め込む工程とから成る。
主面に半導体層または導体層を有する基板に層間絶縁膜を形成する工程と、前記層間絶縁膜上に、前記半導体層または導体層上に位置して開口を有するマスクを形成する工程と、フロロカーボンガスおよび酸素ガスを含むガスをプラズマ状態に励起した雰囲気内において前記マスクの開口を通して前記絶縁膜を選択的にエッチングし、前記半導体層または導体層の表面が露出する絶縁膜の開口を形成する工程と、還元性ガスをプラズマ状態に励起した雰囲気内において、前記基板に該雰囲気内のイオンを加速させるバイアスを印加し、前記開口内の露出した半導体層または導体層の表面を処理する工程と、前記開口内に半導体または導体を埋め込む工程とから成る。
上記手段によれば、プラズマエッチングにより露出した半導体層または導体層の表面を、還元性ガス（例えば、水素元素を含むガス）をプラズマ状態に励起した雰囲気内において処理することで、前記エッチング時に形成された前記半導体層または導体層の表面に存在する炭素化合物や酸素化合物（例えば、シリコン層の場合、ＳｉＣ、ＳｉＯｘを含有する高抵抗層）が除去される。すなわち、前記基板へのバイアス印加によりその表面はイオン衝撃により、強固に結合された化合物にエネルギーが与えられるため、炭素（C）や酸素（Ｏ）が容易に切り離され、そしてラジカルとの反応により表面の高抵抗層を除去することができる。したがって、層間絶縁膜の微細な開口（コンタクトホールまたはスルーホール）内でのコンタクト抵抗の増大を抑制できる。すなわち、半導体装置の高集積化および高速化が実現できる。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
本発明によれば、コンタクトホール内のダメージ層や高抵抗層の形成を、効率的に抑制および除去することが可能となり、半導体装置の製造歩留まりの向上に貢献できる。また、高抵抗層除去において、必ずしもウエット処理が必要でなくなるため、等方的なエッチングが抑制され、パターンピッチが狭いコンタクトホールエッチングが実現できる。このため、半導体デバイスの微細化が可能となる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための図面において、同一機能を有するものは同一符号を付し、その繰り返しの説明は省略する。
（実施例１）
本発明の実施に用いるUHF−ECR（Electron Cyclotron Resonance）プラズマエッチング装置の概略図を図１に示す。
まず、エッチング装置の全体構成を簡単に説明する。本実施例では真空容器1の周囲に空心コイル２が設置されている。真空容器１内にはガス流量計１３、ガス導入管３そしてガス導入口３a、３bを通して原料ガス（GAS）が導入される。同軸線路４、整合器５を介して電磁波放射アンテナにUHF電源（４５０ＭＨｚ）６にて発生した電磁波を供給する。そして、前記空心コイル２により発生した磁場と電磁波との相互作用により真空容器１内にプラズマを発生させる。また、前記電磁波放射アンテナにはRFバイアス電源（１３．５６ＭＨｚ）８が設置されており、プロセスにより印加バイアスが変更可能である。
真空容器１内には下部電極９があり、この上に被加工試料である半導体基板（半導体ウエハ）１０を設置する。この下部電極９には、高周波バイアス電源（８００ＫＨｚ）１１がブロッキングコンデンサ１２を介して接続されている。高周波バイアス電源１１で発生するピークツピーク(peak to peak)電圧Vppは、およそ０．５ｋＶ〜２ｋＶである。このＶppによりプラズマ中のイオンを半導体基板に引き込み、イオン衝撃により半導体基板表面に形成された層間絶縁膜（酸化膜）の異方性エッチングを促進させる。
本実施例では原料ガスとして、Ｃ５Ｆ８とＡｒ等の混合ガスを用いられる。真空容器1内は、真空排気系１４と真空容器１との間に設置されたコンダクタンスバルブ１５にて５〜４０ｍＴｏｒｒになるように調整される。
（実施例１）
本発明の実施に用いるUHF−ECR（Electron Cyclotron Resonance）プラズマエッチング装置の概略図を図１に示す。
まず、エッチング装置の全体構成を簡単に説明する。本実施例では真空容器1の周囲に空心コイル２が設置されている。真空容器１内にはガス流量計１３、ガス導入管３そしてガス導入口３a、３bを通して原料ガス（GAS）が導入される。同軸線路４、整合器５を介して電磁波放射アンテナにUHF電源（４５０ＭＨｚ）６にて発生した電磁波を供給する。そして、前記空心コイル２により発生した磁場と電磁波との相互作用により真空容器１内にプラズマを発生させる。また、前記電磁波放射アンテナにはRFバイアス電源（１３．５６ＭＨｚ）８が設置されており、プロセスにより印加バイアスが変更可能である。
真空容器１内には下部電極９があり、この上に被加工試料である半導体基板（半導体ウエハ）１０を設置する。この下部電極９には、高周波バイアス電源（８００ＫＨｚ）１１がブロッキングコンデンサ１２を介して接続されている。高周波バイアス電源１１で発生するピークツピーク(peak to peak)電圧Vppは、およそ０．５ｋＶ〜２ｋＶである。このＶppによりプラズマ中のイオンを半導体基板に引き込み、イオン衝撃により半導体基板表面に形成された層間絶縁膜（酸化膜）の異方性エッチングを促進させる。
本実施例では原料ガスとして、Ｃ５Ｆ８とＡｒ等の混合ガスを用いられる。真空容器1内は、真空排気系１４と真空容器１との間に設置されたコンダクタンスバルブ１５にて５〜４０ｍＴｏｒｒになるように調整される。
次に、電磁波供給系について詳しく説明する。ＵＨＦ電源により発生した４５０ＭＨｚの電磁波は、同軸線路によりアース電位導体板１６に誘電体１７を介して設置されたアルミニウム製の円板状導体板１８に供給される。円板状導体板の径を所定の長さにしておくことにより、励振モードが誘電体との界面に形成される。本実施例ではＴＭ０１モードの励振が可能な直径約３５ｃｍの導体板を用いている。このようなアース電位導体板、誘電体、導体板で構成されたマイクロストリップアンテナ構造においては、給電点位置により、給電点からのインピーダンスが変化する。その値は一般的に中心から導体板の端までで、０(zero)から約３００Ωである。したがって、インピーダンス整合をとり、高効率で電磁波を導体板裏面まで輸送し、そしてプラズマの発生を維持させるために、図１に示すように導体板の中心X0を避けた偏心点Xαより同心円状に給電を行い、高い軸対称性と放射効率を達成している。また、図示しないが、同軸線路からの電磁波を２系統に分割し、一方を他方よりも４分の１波長長い線路にし、円板状導体板上の２点に供給することも可能である。電磁波の伝送線路を４分の１波長分ずらしておくことにより位相を９０度ずらすことができる。円板状導体板上で回転電場を合成することで円偏波を励起できる。これにより、放射電界の軸対称性と、電子サイクロトロン共鳴による電磁波の電子の運動エネルギーへの吸収効率が向上する。
次に、原料ガスの導入について説明する。原料ガスは原料ガス供給パイプ３によりアース電位導体板１６の裏面から導入されている。 ＴＭ０１モードを励振する場合、中心X0からずれた位置に円周上に電界の節が存在する。したがって、図１に示すように電界強度の最小となる位置にガス導入口３a、３bが設けられる。このガス導入口３a、３bからガスを導入することで局所放電を防止できる。また、円板状導体板１８には空間が設けられており、表面に設けられた少なくとも１０個以上の微小孔によってガスの均一分散を行なう構造となっている。
円板状導体板１８表面には微小孔が少なくとも１０個以上設けられたシリコン円板１９が固定されている。シリコン円板１９は、プラズマ中で発生した、レジスト、多結晶シリコン等のマスク材料やシリコン窒化膜とシリコン酸化膜との選択比を低下させる原因となるフッ素ラジカルを、消費できる構造となっている。この円板状導体板１８には適当な温度に調整された冷媒を冷媒導入管（図示せず）を介して導入可能である。これにより、シリコン円板１９の表面を所望の温度に制御可能となる。
円板状導体板１８表面には微小孔が少なくとも１０個以上設けられたシリコン円板１９が固定されている。シリコン円板１９は、プラズマ中で発生した、レジスト、多結晶シリコン等のマスク材料やシリコン窒化膜とシリコン酸化膜との選択比を低下させる原因となるフッ素ラジカルを、消費できる構造となっている。この円板状導体板１８には適当な温度に調整された冷媒を冷媒導入管（図示せず）を介して導入可能である。これにより、シリコン円板１９の表面を所望の温度に制御可能となる。
被加工試料設置手段である下部電極９の中央部には、被加工試料であるウエハを保持するためのチャック部（ウエハ保持機構）２０を備えている。チャック部２０のチャック機構は、例えば静電チャックが用いられる。詳細を図示していないが、この静電チャックのウエハを保持する面側は、例えば窒化アルミニウムなどからなるセラミックス薄膜２枚の間に銅薄膜などの導体薄膜を挟みこんだ構造を成す。そして、電圧供給リード線はコイルなどから構成された低周波通過フィルタを介し直流電圧電源につながっている。
なお、このウエハ保持機構は、クランプ部材により機械的にクランプするメカニカルチャックでも良い。また、この静電チャックには図示しない伝熱ガス供給孔が設けられており、たとえばヘリウムガスを供給することによって、下部電極からウエハへの熱伝導効率を向上させることが可能である。
さらに、下部電極９の周辺部には円環状部材２１（以下、フォーカスリングと呼ぶ。）が配置されている。このフォーカスリングは、導体もしくは絶縁体でできており、高周波バイアス電力の印加、表面の温度調整機能を有して、プラズマ中のラジカル分布を均一にする作用を有している。すなわち、フォーカスリングはウエハ中心部と周辺部におけるラジカル分布を均一にする。
下部電極９の静電チャックに印加する高周波バイアス電力をコンデンサ２２にて分割し、フォーカスリング２１に供給している。この場合、電力の分割比は、ウエハ前面のシース容量と、前述のコンデンサ容量の比率で決定されるので、フォーカスリング２１へ印加する高周波バイアス電力を変更するには、コンデンサ２２を可変としておくのがよい。また、図示しないインピーダンス整合器を介して高周波バイアス電力を印加しても同様の効果がある。また、上記フォーカスリング２１は、下部電極９と同電位の電極外周部にアルミナ等からなる誘電体のリングを介して設置しても良い。この場合、誘電体が前記コンデンサ２２に相当し、厚さを変更することで容量を変更でき、フォーカスリング２１へ印加する高周波バイアス電力を変更できる。
次に、図１に示したプラズマエッチング装置を用いた半導体装置の製造過程を図２(a)(b)を参照し説明する。
被加工試料として単結晶シリコンより成る半導体基板（シリコンウエハ：直径８インチ）がエッチング装置の真空処理室内に搬送される。図２(a)は層間絶縁膜に開口部（コンタクトホール）を形成する段階におけるシリコンウエハ主面上の要部断面図を示す。
図２(a)において、半導体基板２３内には、深さが７０nmもしくはそれ以下のソース・ドレイン領域２３a、２３bが形成されている。半導体基板２３の主面上には、例えば厚さ２ｎｍのゲート酸化膜２４が形成されている。そのゲート酸化膜２４上に多結晶シリコンとタングステンとが積層形成された厚さ２００ｎｍ幅１００ｎｍのゲート電極２５が形成されている。そして、ゲート電極２５の上面にはキャップ層２６aが、ゲート電極２５の両側面には側壁層２６bがそれぞれ形成されている。このキャップ層２６a、側壁層２６bはそれぞれシリコン窒化膜より成る。これにより、露光時にマスク合せがずれた場合でも、シリコン窒化膜に対する酸化膜（層間絶縁膜）の選択比が高いエッチング条件を選択することにより、ゲート電極の露出を回避している。このため、そのゲート電極と酸化膜のスルーホール内に埋め込まれる導体層との間の電気的ショートを避けることができる。ゲート電極２４上には層間絶縁膜として厚さ２０００ｎｍの酸化膜(SiO2)２７が形成されている。さらに、酸化膜２７の上部には厚さ８０ｎｍの反射防止膜２８および厚さ５００ｎｍのレジストマスク２９が形成されている。レジストマスク２９には直径１２０ｎｍのホールパターンが露光現像されている。そして、反射防止膜２８は、図１に示したエッチング装置の真空容器１内でたとえばＮ２とＣＦ４混合ガスにより、すでにレジストマスク２９のホールパターンに対応して選択エッチングされている。
なお、このウエハ保持機構は、クランプ部材により機械的にクランプするメカニカルチャックでも良い。また、この静電チャックには図示しない伝熱ガス供給孔が設けられており、たとえばヘリウムガスを供給することによって、下部電極からウエハへの熱伝導効率を向上させることが可能である。
さらに、下部電極９の周辺部には円環状部材２１（以下、フォーカスリングと呼ぶ。）が配置されている。このフォーカスリングは、導体もしくは絶縁体でできており、高周波バイアス電力の印加、表面の温度調整機能を有して、プラズマ中のラジカル分布を均一にする作用を有している。すなわち、フォーカスリングはウエハ中心部と周辺部におけるラジカル分布を均一にする。
下部電極９の静電チャックに印加する高周波バイアス電力をコンデンサ２２にて分割し、フォーカスリング２１に供給している。この場合、電力の分割比は、ウエハ前面のシース容量と、前述のコンデンサ容量の比率で決定されるので、フォーカスリング２１へ印加する高周波バイアス電力を変更するには、コンデンサ２２を可変としておくのがよい。また、図示しないインピーダンス整合器を介して高周波バイアス電力を印加しても同様の効果がある。また、上記フォーカスリング２１は、下部電極９と同電位の電極外周部にアルミナ等からなる誘電体のリングを介して設置しても良い。この場合、誘電体が前記コンデンサ２２に相当し、厚さを変更することで容量を変更でき、フォーカスリング２１へ印加する高周波バイアス電力を変更できる。
次に、図１に示したプラズマエッチング装置を用いた半導体装置の製造過程を図２(a)(b)を参照し説明する。
被加工試料として単結晶シリコンより成る半導体基板（シリコンウエハ：直径８インチ）がエッチング装置の真空処理室内に搬送される。図２(a)は層間絶縁膜に開口部（コンタクトホール）を形成する段階におけるシリコンウエハ主面上の要部断面図を示す。
図２(a)において、半導体基板２３内には、深さが７０nmもしくはそれ以下のソース・ドレイン領域２３a、２３bが形成されている。半導体基板２３の主面上には、例えば厚さ２ｎｍのゲート酸化膜２４が形成されている。そのゲート酸化膜２４上に多結晶シリコンとタングステンとが積層形成された厚さ２００ｎｍ幅１００ｎｍのゲート電極２５が形成されている。そして、ゲート電極２５の上面にはキャップ層２６aが、ゲート電極２５の両側面には側壁層２６bがそれぞれ形成されている。このキャップ層２６a、側壁層２６bはそれぞれシリコン窒化膜より成る。これにより、露光時にマスク合せがずれた場合でも、シリコン窒化膜に対する酸化膜（層間絶縁膜）の選択比が高いエッチング条件を選択することにより、ゲート電極の露出を回避している。このため、そのゲート電極と酸化膜のスルーホール内に埋め込まれる導体層との間の電気的ショートを避けることができる。ゲート電極２４上には層間絶縁膜として厚さ２０００ｎｍの酸化膜(SiO2)２７が形成されている。さらに、酸化膜２７の上部には厚さ８０ｎｍの反射防止膜２８および厚さ５００ｎｍのレジストマスク２９が形成されている。レジストマスク２９には直径１２０ｎｍのホールパターンが露光現像されている。そして、反射防止膜２８は、図１に示したエッチング装置の真空容器１内でたとえばＮ２とＣＦ４混合ガスにより、すでにレジストマスク２９のホールパターンに対応して選択エッチングされている。
つづいて、図２(b)に示すように、レジストマスク２９をマスクとして、酸化膜２７がエッチングされる。
図１に示したエッチング装置の真空容器１内に、たとえば、Ａｒを５００ｍｌ／ｍｉｎ、Ｃ５Ｆ８を１５ｍｌ／ｍｉｎ、Ｏ２を１８ｍｌ／ｍｉｎ導入する。また、真空容器１内の圧力が１５ｍＴｏｒｒとなる様にコンダクタンスバルブで調整する。４５０ＭＨｚの高周波電力４００Ｗによりプラズマを生成し、そして下部電極９に８００ｋＨｚの高周波電力を２０００Ｗ（２．８３Ｗ／ｃｍ２）印加し、酸化膜２７をエッチングする。この場合、イオンエネルギーの目安であるＶｐｐは約１．８ｋＶである。また、ウエハ表面からウエハ対向面であるアンテナ表面までの距離が３０ｍｍとなるように下部電極９の高さを調整し、アンテナには１３．５６ＭＨｚの高周波電力を６００Ｗ印加する。
このような処理条件では、直径１２０ｎｍのホールエッチング速度が約７００ｎｍ／ｍｉｎであるため、約１７０秒（S1）でスルーホールがソース・ドレイン領域（能動領域）まで到達し、その能動領域表面を露出することになる。しかしながら、ウエハ面におけるエッチング速度の差を考慮し、ウエハ全面におけるすべてのスルーホールの開口を確実なものとするため、図５（ａ）に示すようにエッチング時間を１９０秒（S2）とした。この時の断面形状を図２（ｂ）に示す。そして、図３(a)〜図３(d)はその断面形状を詳しく図示した断面図である。なお、図3(a)〜図３(d)においては、図２に示したゲート酸化膜、ゲート電極および側壁層は省略した。
ウエハ面内の位置によっては、下地の能動領域まで到達してから、エッチングが終了するまでの時間である約２０秒（S２−S1）の間、約１．８ｋＶの高いイオンエネルギーで、能動領域（ソース・ドレイン領域）が衝撃されることになる。
このため、図３（ａ）に示すように、能動領域には結晶欠陥が生じているダメージ層３０が約５０ｎｍの厚さで形成される。また、能動領域の表面（ダメージ層３０の上部）にはＳｉＣ、ＳｉＯｘを含有する高抵抗層３１が数ｎｍ形成される。さらに、ホール内面にはフロロカーボン膜３２が堆積する。前記高抵抗層３１は、以下のメカニズムにより形成されると考えられる。
プラズマ中のＣラジカル、Ｏラジカルがエネルギーをもったイオンによって能動領域（単結晶シリコン）中に叩き込まれる、もしくは、炭素（Ｃ）や酸素（Ｏ）自体がＣ＋やＯ＋のようにイオンとなって、それらが能動領域中に叩き込まれる。そして、炭素（Ｃ）や酸素（Ｏ）とシリコンとが結合することにより高抵抗層３１が形成される。
図１に示したエッチング装置の真空容器１内に、たとえば、Ａｒを５００ｍｌ／ｍｉｎ、Ｃ５Ｆ８を１５ｍｌ／ｍｉｎ、Ｏ２を１８ｍｌ／ｍｉｎ導入する。また、真空容器１内の圧力が１５ｍＴｏｒｒとなる様にコンダクタンスバルブで調整する。４５０ＭＨｚの高周波電力４００Ｗによりプラズマを生成し、そして下部電極９に８００ｋＨｚの高周波電力を２０００Ｗ（２．８３Ｗ／ｃｍ２）印加し、酸化膜２７をエッチングする。この場合、イオンエネルギーの目安であるＶｐｐは約１．８ｋＶである。また、ウエハ表面からウエハ対向面であるアンテナ表面までの距離が３０ｍｍとなるように下部電極９の高さを調整し、アンテナには１３．５６ＭＨｚの高周波電力を６００Ｗ印加する。
このような処理条件では、直径１２０ｎｍのホールエッチング速度が約７００ｎｍ／ｍｉｎであるため、約１７０秒（S1）でスルーホールがソース・ドレイン領域（能動領域）まで到達し、その能動領域表面を露出することになる。しかしながら、ウエハ面におけるエッチング速度の差を考慮し、ウエハ全面におけるすべてのスルーホールの開口を確実なものとするため、図５（ａ）に示すようにエッチング時間を１９０秒（S2）とした。この時の断面形状を図２（ｂ）に示す。そして、図３(a)〜図３(d)はその断面形状を詳しく図示した断面図である。なお、図3(a)〜図３(d)においては、図２に示したゲート酸化膜、ゲート電極および側壁層は省略した。
ウエハ面内の位置によっては、下地の能動領域まで到達してから、エッチングが終了するまでの時間である約２０秒（S２−S1）の間、約１．８ｋＶの高いイオンエネルギーで、能動領域（ソース・ドレイン領域）が衝撃されることになる。
このため、図３（ａ）に示すように、能動領域には結晶欠陥が生じているダメージ層３０が約５０ｎｍの厚さで形成される。また、能動領域の表面（ダメージ層３０の上部）にはＳｉＣ、ＳｉＯｘを含有する高抵抗層３１が数ｎｍ形成される。さらに、ホール内面にはフロロカーボン膜３２が堆積する。前記高抵抗層３１は、以下のメカニズムにより形成されると考えられる。
プラズマ中のＣラジカル、Ｏラジカルがエネルギーをもったイオンによって能動領域（単結晶シリコン）中に叩き込まれる、もしくは、炭素（Ｃ）や酸素（Ｏ）自体がＣ＋やＯ＋のようにイオンとなって、それらが能動領域中に叩き込まれる。そして、炭素（Ｃ）や酸素（Ｏ）とシリコンとが結合することにより高抵抗層３１が形成される。
そこでまず、本実施例によれば、ダメージ層３１を低減するために、以下のエッチング方法によりコンタクトホールが形成される。
図５（ｂ）に示すように、コンタクトホールエッチング開始時（１st stage)では下部電極９に印加する８００ｋＨｚの高周波電力を２０００Ｗ（２．８３Ｗ／ｃｍ２）とした。そして、エッチングが１５０秒進行した後（２nd stage）に、８５０Ｗ（１．２０Ｗ／ｃｍ２）に切替える。この条件でエッチングを行うとエッチング開始時から１５０秒までは、イオンエネルギーの目安であるＶｐｐは約１．８ｋＶであるが、１５０秒後からは約１．０ｋＶまで低減する。高周波電力８５０Ｗによるスルーホールのエッチング速度は約４００ｎｍに低減する。オーバーエッチング量を一定にするため、トータルエッチング時間を２２０秒と設定する。これにより、下地シリコン表面が露出してから約３０秒間はＶｐｐ＝約１．０ｋＶである比較的低イオンエネルギーで能動領域のシリコン表面を衝撃することとなる。
したがって、図３（a）に比べて図４（ａ）に示すようにダメージ層３０（深さ
）が低減される。また、図４（a）に示すようにダメージ層３０の上部に形成されている高抵抗層３１も打ち込まれるＣやＯの量が減少するために低減できる。
なお、図４(a)〜図４(d)においても、図２に示したゲート酸化膜、ゲート電極および側壁層は省略した。
図５（ｂ）で示すエッチングの初期段階（１st stage）での下部電極に印加する８００ｋＨｚの高周波電力は、１０００Ｗ（１．４２Ｗ／ｃｍ２）から３０００Ｗ（４．２５Ｗ／ｃｍ２）の範囲とし、切替え時（２nd stage）に、それを１／２以下に低減しても同様の効果が得られる。
さらに、ダメージ層の低減のために、アスペクト比との関係でイオンエネルギー制御が考慮される。
図６はエッチングが進行している状態での正味の側壁堆積量とアスペクト比の関係を求めた概念図である。堆積性ラジカルであるＣ、ＣＦ２からＦやＯによる堆積膜のエッチング量を差し引いた値である。ホール上部ではＣに比べＦやＯのラジカル量が多いため堆積量は少ないが、アスペクト比３から４付近でピークを持つ。さらにアスペクト比が高くなると堆積量は減少し、再度アスペクト比７から８程度で再度増加する。
そこで、入射イオンエネルギーをステップ制御（図５(ｂ) ）、すなわち下部電極に印加する高周波電力をステップ状（デジタル）に印加する代わりに、エッチング開始はイオンエネルギーを低く抑え、エッチングの進行とともにイオンエネルギーを増加させる。そして、アスペクト比３から４付近で最大とした後、再度低下させる連続制御、すなわちＶｐｐをリニア制御することで、マスク選択比の向上とダメージ層の低減をより効果的に実現可能となる。
図５（ｂ）に示すように、コンタクトホールエッチング開始時（１st stage)では下部電極９に印加する８００ｋＨｚの高周波電力を２０００Ｗ（２．８３Ｗ／ｃｍ２）とした。そして、エッチングが１５０秒進行した後（２nd stage）に、８５０Ｗ（１．２０Ｗ／ｃｍ２）に切替える。この条件でエッチングを行うとエッチング開始時から１５０秒までは、イオンエネルギーの目安であるＶｐｐは約１．８ｋＶであるが、１５０秒後からは約１．０ｋＶまで低減する。高周波電力８５０Ｗによるスルーホールのエッチング速度は約４００ｎｍに低減する。オーバーエッチング量を一定にするため、トータルエッチング時間を２２０秒と設定する。これにより、下地シリコン表面が露出してから約３０秒間はＶｐｐ＝約１．０ｋＶである比較的低イオンエネルギーで能動領域のシリコン表面を衝撃することとなる。
したがって、図３（a）に比べて図４（ａ）に示すようにダメージ層３０（深さ
）が低減される。また、図４（a）に示すようにダメージ層３０の上部に形成されている高抵抗層３１も打ち込まれるＣやＯの量が減少するために低減できる。
なお、図４(a)〜図４(d)においても、図２に示したゲート酸化膜、ゲート電極および側壁層は省略した。
図５（ｂ）で示すエッチングの初期段階（１st stage）での下部電極に印加する８００ｋＨｚの高周波電力は、１０００Ｗ（１．４２Ｗ／ｃｍ２）から３０００Ｗ（４．２５Ｗ／ｃｍ２）の範囲とし、切替え時（２nd stage）に、それを１／２以下に低減しても同様の効果が得られる。
さらに、ダメージ層の低減のために、アスペクト比との関係でイオンエネルギー制御が考慮される。
図６はエッチングが進行している状態での正味の側壁堆積量とアスペクト比の関係を求めた概念図である。堆積性ラジカルであるＣ、ＣＦ２からＦやＯによる堆積膜のエッチング量を差し引いた値である。ホール上部ではＣに比べＦやＯのラジカル量が多いため堆積量は少ないが、アスペクト比３から４付近でピークを持つ。さらにアスペクト比が高くなると堆積量は減少し、再度アスペクト比７から８程度で再度増加する。
そこで、入射イオンエネルギーをステップ制御（図５(ｂ) ）、すなわち下部電極に印加する高周波電力をステップ状（デジタル）に印加する代わりに、エッチング開始はイオンエネルギーを低く抑え、エッチングの進行とともにイオンエネルギーを増加させる。そして、アスペクト比３から４付近で最大とした後、再度低下させる連続制御、すなわちＶｐｐをリニア制御することで、マスク選択比の向上とダメージ層の低減をより効果的に実現可能となる。
ところで、図５（a）において、切替え時間の１５０秒は、Ｖｐｐを約１．８ｋＶから約１．０ｋＶへ低減させても深さ２２００ｎｍ程度までエッチングが進行する限界の時間である。それより短い切替え時間でＶｐｐを低減するとエッチングが進行せず停止してしまう。エッチングが進行するか否かはホール底部に堆積するフロロカーボン系の堆積膜厚とイオンエネルギーの関係で決定される。アスペクト比がある値よりも小さい場合、付着係数の小さいラジカルがホール底部に入射し、堆積膜厚が厚くなり、エッチングが停止してしまう。
したがって、ホールエッチングの進行状況を、たとえば光学干渉計を用いてリアルタイムに観測し、ある最適なアスペクト比まで到達した後、イオンエネルギーを低減する。これにより、エッチング装置の状態が多少変化してもエッチング停止の問題なく、安定したエッチング結果が得られる。ここで、エッチング装置の状態とは、真空容器内の堆積膜の厚さ、長時間使用後の状態、装置間の微妙な差を言う。
また、酸化膜エッチングの場合、図７に示すように、エッチング停止に寄与するラジカル種の一つであるＣ２（５１６ｎｍ付近）と、堆積膜を除去するラジカル種の一つであるＯ（７７７ｎｍ付近）との比（Ｃ２／Ｏ）がエッチング停止するアスペクト比と良い相関にある。したがって、光学干渉計でエッチング深さを直接計測する代わりに、このＣ２／Ｏ比をモニターし、イオンエネルギー、すなわちＶｐｐを制御する。これにより、エッチング装置の状態が多少変化してもエッチング停止の問題なく、安定したエッチング結果が得られる。
したがって、ホールエッチングの進行状況を、たとえば光学干渉計を用いてリアルタイムに観測し、ある最適なアスペクト比まで到達した後、イオンエネルギーを低減する。これにより、エッチング装置の状態が多少変化してもエッチング停止の問題なく、安定したエッチング結果が得られる。ここで、エッチング装置の状態とは、真空容器内の堆積膜の厚さ、長時間使用後の状態、装置間の微妙な差を言う。
また、酸化膜エッチングの場合、図７に示すように、エッチング停止に寄与するラジカル種の一つであるＣ２（５１６ｎｍ付近）と、堆積膜を除去するラジカル種の一つであるＯ（７７７ｎｍ付近）との比（Ｃ２／Ｏ）がエッチング停止するアスペクト比と良い相関にある。したがって、光学干渉計でエッチング深さを直接計測する代わりに、このＣ２／Ｏ比をモニターし、イオンエネルギー、すなわちＶｐｐを制御する。これにより、エッチング装置の状態が多少変化してもエッチング停止の問題なく、安定したエッチング結果が得られる。
コンタクトホール深さがアスペクト比４以下と浅い場合について説明する。この場合、ホール内での堆積膜の厚い位置と、酸化膜と下地膜の境界位置とがほぼ一致する。したがって、通常のＯ２流量よりも若干Ｏ２流量を増加させることによりエッチングの進行を確保、すなわち酸化膜エッチングの途中でエッチングストップを回避させながら図５(a)に示すイオンエネルギー制御プロセスを採用することによりダメージ層を低減できる。
図３および図４を参照し、高抵抗層の除去方法を説明する。
まず、図３（b）に示したように、ホールエッチング後にＡｒ、ＣＦ４、Ｏ２混合ガスにてプラズマを形成し、Ｖｐｐが５００Ｖ以下の低バイアス条件で高抵抗層除去が行なわれた。この結果、数ｎｍあった高抵抗層は除去されたが、ガス中にＣやＯの元素を含有するため、若干ではあるが高抵抗層は残存してしまうことが明らかとなった。
そこで、本実施例では、図４（ｂ）に示すように、まずＯ２ガスを主体とするアッシング工程により、レジストマスク、反射防止膜、フロロカーボン膜を除去する。
その後、図４（ｃ）に示すようにＡｒ、Ｈ２の混合ガスプラズマに晒し、Ｖｐｐが５００Ｖ以下の低バイアス条件で処理を行う。例えば、Ａｒを１００ｍｌ／ｍｉｎ、Ｈ２を２００ｍｌ／ｍｉｎでガス圧力を４Ｐａとし、４５０ＭＨｚの高周波電力８００Ｗにてプラズマを発生させ、下部電極に８００ｋＨｚ高周波電力を１０〜３００Ｗ（０．０１４〜０．４２Ｗ／ｃｍ２）印加する。この場合、ウエハ表面からウエハ対向面であるアンテナ表面までの距離は９０ｍｍであり、アンテナには１３．５６ＭＨｚの高周波電力を１００Ｗ印加する。特に、８００ｋＨｚ高周波電力を２００Ｗ印加してＶｐｐが約３５０Ｖの場合、水素ラジカルの還元作用によるＣ、Ｏの引き抜き、もしくは高抵抗層自体のエッチングにより、高抵抗層は効率的に除去される。
ＡｒとＨ２の混合ガスの代わりに、例えばＮＨ３、Ｈ２、Ｎ２Ｈ４の少なくとも１種類か、もしくはＮＨ３、Ｈ２、Ｎ２Ｈ４の少なくとも１種類と、Ａｒ、Ｈｅ、Ｘｅ、Ｎｅ、Ｋｒの少なくとも１種類の混合ガスでも良く、特に、ＮＨ３の混合比が１０〜８０％とすることで、高抵抗層中に含有されるＣがＣＮやＣＨの揮発性ガスとして効率的に脱離、除去される。
また、本実施例ではガス圧力を４Ｐａとしたが、０．３〜３００Ｐａの圧力範囲でも同様の効果が得られる。これらのガス中には、ＣやＯが含まれていないため、再度コンタクトホール底にＳｉＣやＳｉＯｘを含有する高抵抗層を形成することなく、効率的な洗浄が可能である。
図３に戻って、図３（ｂ）に示す残存する高抵抗層３１を完全に除去するために、Ｏ２ガス主体のアッシング工程の後、たとえばＨＦ水溶液に代表されるウエット洗浄が考えられる。この場合、図３（ｃ）に示すように等方的なエッチングが進行しパターンが設計寸法よりも太る傾向にあった。また、プラズマガス中に多量のＦを含有しているため、下地シリコン（３０）を削ってしまう。そして、コンタクトホール形成後に多結晶シリコンのプラグ３３を埋め込んだ場合、パターン寸法の太りのために、図３（ｄ）に示すようにプラグに隙間３４が入り、埋め込み異常が生じる。
本実施例では、上述のエッチング方法により高抵抗層除去工程（図４（ｃ）参照）で完全に高抵抗層が除去できる。このため、アッシング工程後の前記ウエット洗浄への負担が軽減され、等方的なエッチングが抑制できる。このため、スルーホール径の広がりを抑制し、半導体装置の微細化に貢献できる。
また、本実施例では、プラズマガス中に多量のＦを含有していないために、図３（ｃ）に示すような下地シリコンを削ってしまうことが解消できる。
さらに、図３（ｄ）、図４（ｄ）にそれぞれ対比したように、多結晶シリコンのプラグ３３の形状に差が見られた。すなわち、ウエット洗浄を導入したコンタクトホールに多結晶シリコンのプラグ３３を埋め込んだ場合、パターン寸法の太りのために、図３（ｄ）に示すように、プラグに隙間３４が入り、埋め込み異常が生じる場合があった。一方、本実施例ではパターン寸法の太りが解消され、図４（ｄ）に示すように正常な埋め込みが行われた。但し、この場合、Ｈを含むガスを用いるため、Ｈがシリコン基板中へ深く進入するが、適温のアニール処理を施すことにより回復できる。従って、高抵抗層除去工程後にアニール処理工程を入れれば半導体装置の性能として問題はない。また、高抵抗層除去工程後にアニール処理工程が含まれていれば、あえて別途アニール工程を入れる必要が無く、工程数を増加させずに高抵抗層除去を行うことが可能である。
本実施例は図１のＵＨＦ−ＥＣＲエッチング装置に限らず、ＩＣＰ、μ波−ＥＣＲ、２周波励起平行平板型の各種エッチング装置でも同様な効果が期待できる。
（実施例２）
実施例１のコンタクトホールエッチング工程におけるイオンエネルギー制御代わりに、プラズマ中のラジカル量を制御する実施例を以下に説明する。
先に述べたように、エッチング停止はホール底面に堆積するフロロカーボン膜厚とイオンエネルギーの関係で決定される。ＡｒとＣ５Ｆ８ガスを用いた酸化膜エッチングの場合、プラズマ中での解離により、ＣＦ２、Ｆ、ＯおよびＣが主に生じる（これら原子や分子の名称にラジカルを付す場合もある）。これ以外にも、ＣＦ３、ＣＦ、Ｃ２Ｆ４、Ｃ３Ｆ７等が生じるがコンタクトホールエッチング工程で大きな影響を与えないため、ここでは省略する。
ＣＦ２、Ｆ、ＯおよびＣそれぞれのホール側面における側壁付着係数Sの関係は、次式で表される。
ＳＣ＞ＳＦ＝ＳＯ＞ＳＣＦ２ … 式
便宜上、ＦやＯについても付着係数で表したが、この付着係数は堆積膜のエッチング確率と対応する。上記付着係数の関係を用い、Ａｒ、Ｃ５Ｆ８、Ｏ２混合ガスプロセスにおける各ラジカルの側壁付着量のホールアスペクト比依存性を求めた概念図を図８に示す。
図８において、曲線３５はＣ（カーボン）の側壁堆積量を示す。Ｃは付着係数が高いため、ホール上部で堆積が多くマスクに対する保護膜となり得るが、アスペクト比が高くなるに従い急激に堆積量が低下する。一方、ＣＦ２は曲線３６に示すように、付着係数が小さいためにアスペクト比が高くなってもほとんど減少しない。これらに対し、Ｆ（フッ素）およびＯ（酸素）は付着係数がＣとＣＦ２の中間であるため、曲線３７に示すように、アスペクト比が高いホールの場合底面への到達量は減少する。
図６に示した側壁堆積量とアスペクト比の関係に基づき、アスペクト比３から４程度まで、エッチング停止が発生しない十分なＯ２流量を導入すれば、それ以降ではＯ２流量を低減してもエッチング停止は発生しない。図９は本実施例のＯ２流量の制御方法である。エッチング開始時にＯ２流量を１８ｍｌ／ｍｉｎとし、５０秒後、エッチング深さが６００ｎｍ（アスペクト比５）に到達した段階で１ｍｌ／ｍｉｎに変更する。この制御により、エッチング開始から終了まで一定のＯ２流量を導入するプロセスに比べ、下地シリコン層（領域）が露出した段階において、ホール底部の堆積膜厚を厚く保てる。従って、イオンエネルギーの衝撃を緩和することが可能であり、ダメージ層の厚さを低減できる。
ここでは図示しないが、本実施例ではステップで切替える代わりに、連続的にＯ２流量を制御することも含む。また、前記実施例１で説明したイオンエネルギー制御と前記Ｏ２流量制御を組合わせても効果が期待できる。
さらに、アンテナに印加する１３．５６ＭＨｚの電力をエッチングの進行と伴に調節し、アンテナ表面で消費されるＦラジカルの量を制御しても、同様の効果がある。
そしてさらに、前記実施例１と同様に、エッチング深さを計測手段により測定し、その結果を反映させてＯ２流量を制御してもよい。
（実施例３）
実施例１で説明した本発明の高抵抗除去層工程をセルフアラインコンタクトホール加工に適用した場合について図１０を参照し説明する。
まず、図１０（ａ）に示したように、半導体基板（シリコンウエハ）２３上には厚さ２ｎｍのゲート酸化膜２４、その上の一部に多結晶シリコンとタングステンで形成された厚さ２００ｎｍ幅１００ｎｍのゲート電極２５が形成されている。
ゲート電極外周部にはシリコン窒化膜から成るキャップ層２６が形成されている。その上部には厚さ５００ｎｍの酸化膜２７、厚さ８０ｎｍの反射防止膜２８、直径２００ｎｍのホールパターンが形成されている厚さ５００ｎｍのレジストマスク２９が形成されており、反射防止膜はＮ２とＣＦ４混合ガスによりすでにエッチングされている。なお、図示していないが、半導体基板２３内にはソース・ドレイン領域が形成されている。
続いて、図１０（ｂ）に示すように、酸化膜２７をエッチングする。シリコンウエハ２３は図１に示したエッチング装置のチャック部２０上に置かれる。そして、たとえば、Ａｒを１０００ｍｌ／ｍｉｎ、Ｃ５Ｆ８を１５ｍｌ／ｍｉｎ、Ｏ２を２１ｍｌ／ｍｉｎ導入し、圧力が１５ｍＴｏｒｒとなる様にコンダクタンスバルブで調整する。４５０ＭＨｚの高周波電力４００Ｗによりプラズマを生成し、下部電極に８００ｋＨｚの高周波電力を１３００Ｗ（１．８４Ｗ／ｃｍ２）印加することで、酸化膜２７はプラズマエッチングされる。この場合のイオンエネルギーの目安であるＶｐｐは約１．３ｋＶである。また、ウエハ表面からウエハ対向面であるアンテナ表面までの距離が５０ｍｍとなるように下部電極の高さを調整し、アンテナには１３．５６ＭＨｚの高周波電力を２００Ｗ印加する。この処理条件はシリコン窒化膜に対する酸化膜の選択比が肩部でも約３０程度と高く、図１０（ｂ）に示すように、下地のシリコン窒化膜を十分に残しエッチングが終了する。
次に、図１０（ｃ）に示すように、下地のシリコン窒化膜２６をエッチングする。エッチング条件は、たとえば、Ａｒを２００ｍｌ／ｍｉｎ、ＣＨＦ３を３０ｍｌ／ｍｉｎ、Ｏ２を２０ｍｌ／ｍｉｎ導入し、圧力を３０ｍＴｏｒｒとする。ウエハ表面からウエハ対向面であるアンテナ表面までの距離が９０ｍｍとなるように下部電極の高さを調整し、４５０ＭＨｚの高周波電力を４００Ｗ、アンテナには１３．５６ＭＨｚの高周波電力を２００Ｗ、下部電極に８００ｋＨｚの高周波電力を４００Ｗ（０．５７Ｗ／ｃｍ２）印加することで、プラズマを形成し、シリコン窒化膜をエッチングする。この場合、酸化膜に対するシリコン窒化膜２６ｂの選択比が高く、ゲート酸化膜２４が残るため、再度、図１０（ｂ）の時と同様な酸化膜エッチング条件に切替えてゲート酸化膜をエッチングする。この条件はシリコンとの選択比が高く、半導体基板２３内に形成されたソース・ドレイン領域（能動領域）をエッチングしてしまうことはない。なお、ゲート酸化膜２４が非常に薄い場合、もしくは既に存在しない場合は、前記ゲート酸化膜エッチング工程は導入する必要がない場合がある。
続いて、実施例１で説明した高抵抗層除去工程を導入する。実施例１の酸化膜エッチング条件に比べ、本実施例の窒化膜エッチング条件もしくはゲート酸化膜エッチング条件ではイオンエネルギーが小さいために、エッチングにより下地シリコン基板に導入されるダメージ層、高抵抗層である酸化抑制層は薄く、高抵抗層除去工程によりコンタクト抵抗は十分に低く抑えることが可能である。
（実施例４）
浅溝素子分離であるＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）付近にコンタクトホールを形成する場合について図１１および図１５を参照し説明する。
まず、図１５に示すように、リソグラフィーのマスクずれによりＳＴＩ４９上にコンタクトホールがかかってしまう場合、酸化膜２７およびゲート酸化膜２４のオーバーエッチング時にＳＴＩ４９を突き抜けてエッチングが進行する。従って、ソース・ドレイン領域（能動領域）５０を突き抜けて下地シリコン２３を露出させることがある。このため、コンタクトホール内に埋め込まれた導体層（金属もしくは多結晶シリコン）により、ソース・ドレイン領域５０と下地シリコン２３とのPN接合をショートさせてしまう。このため、電流リークが発生して、メモリー（DRAM）等の場合にはリフレッシュ不良につながる。
これを防ぐために、図１１に示すように、ゲート酸化膜２４上に酸化膜に対して選択比が確保できるストッパー膜としてシリコン窒化膜２６を形成する。そして、前記実施例３に記載のプロセスに従えば、ＳＴＩ４９を突き抜けるようなエッチングが回避できる。したがって、電流リークの問題は解消される。
（実施例５）
イオンエネルギー制御およびラジカル量制御によるコンタクトホールエッチング工程の適用例を図１２を参照し、以下に説明する。
図１２は半導体装置の製造過程の断面図、特にバイレベルサンプル（深さの異なるコンタクトホールを一括エッチングするサンプル）を示す。なお、図１２において、シリコンウエハ３８内のソース・ドレイン領域（能動領域）は省略されている。
図１２に示すように、シリコンウエハ３８上には厚さ２ｎｍのゲート酸化膜３９、その上の一部に多結晶シリコンとタングステンで形成された厚さ２００ｎｍ幅１００ｎｍのゲート電極４０が形成されている。ゲート電極外周部にはシリコン窒化膜より成るキャップ層４１aおよびサイドウオール４１bが形成されている。
ゲート電極４０とゲート酸化膜３９上には厚さ５００ｎｍの酸化膜４３が形成されている。そして、酸化膜４３にはセルフアラインコンタクト（SAC）技術によりコンタクトホールが形成されている。すなわち、シリコン窒化膜（４１b）に対する酸化膜４３の選択比が高い条件でエッチングすることによりコンタクトホールが形成される。そして、そのコンタクトホール内には多結晶シリコンから成るプラグ４２が形成されている。
プラグ４２が形成された酸化膜４３の上部には、厚さ２００ｎｍの酸化膜４４、厚さ８０ｎｍの反射防止膜４５、直径２００ｎｍのホールパターンが露光現像された厚さ５００ｎｍのレジストマスク４６が形成されている。反射防止膜はＮ２とＣＦ４混合ガスによりすでにエッチングされている。この場合、コンタクトホール（スルーホール）４７は多結晶シリコンから成るプラグ４２にコンタクトを取るためのものでエッチング深さは２００ｎｍであるのに対し、コンタクトホール４８は下地シリコン基板とコンタクトを取るためのものであり、エッチング深さは７００ｎｍである。
このようなエッチング深さが異なるホールを一括でエッチングを行う場合、いままでイオンエネルギー、Ｏ２流量を一定でエッチングしていた。このため、深いコンタクトホールがエッチング終了するまでに、浅いコンタクトホールの下地膜である多結晶シリコン等が削れてしまい、選択比が低減するという問題があった。
本実施例によれば、バイレベルサンプルのエッチングを実行するために、エッチング深さの進展と伴に、図5(a)に示したようにイオンエネルギーを低減する制御および図９に示したようにＯ２流量を低減する制御を行う。
したがって、本実施例によれば、深いコンタクトホール４８での下地膜選択比向上とダメージ低減だけでなく、浅いコンタクトホール４７でも下地膜選択比の向上およびダメージ低減が実現できる。
また、このサンプルに対しても、前記実施例１で説明した還元性ガスを用いた高抵抗層除去工程を導入することで、効率的な高抵抗層除去およびウエット洗浄処理工程が不要もしくはその負担が軽減できるプロセスを構築できる。
（実施例６）
コンタクトホールエッチング工程、アッシング工程、高抵抗層除去工程に要する半導体処理装置をモジュール化した実施例を以下に説明する。
図１３は本実施例のマルチチャンバー方式の半導体処理システムを示す。この半導体処理システムは、ロードロック室５１、ウエハ搬送ロボット（搬送室）５２、エッチング室５３、アッシング室５４、高抵抗層除去室５５およびアンロードロック室５６で構成されている。図から明らかなように、エッチング室５３、アッシング室５４および高抵抗層除去室５５は、ウエハ搬送ロボット５２を中心とし、その周囲に配置されている。
このような半導体処理システムを用いたコンタクトホールエッチングプロセスを以下に説明する。
図１３に示すように、ロードロック室５１から投入されたウエハWはウエハ搬送ロボット５２にてエッチング室５３に導入される。エッチング室５３内でウエハは前記実施例１もしくは前記実施例２で説明したコンタクトホールエッチングプロセスにより処理される。
続いて、ウエハはアッシング室５４に導入される。ここで、レジストマスク、ホール内に堆積しているフロロカーボン膜を除去する。
続いて、ウエハは高抵抗層除去室５５に導入される。そして、実施例１で説明した方法にてコンタクトホール底部の高抵抗層を除去する。
アンロードロック室５６からウエハを取り出す。本実施例では、エッチング、アッシング、高抵抗層除去という順番で処理を行うこととなっているが、アッシング室と高抵抗層除去室を入れ替えること、もしくは、ウエハの搬送順番を変更することにより、エッチング、高抵抗層除去、アッシングという順番で処理を行うことも可能である。
（実施例７）
本実施例は前記実施例５にドライ洗浄室をさらに備えたマルチチャンバー方式の半導体処理システムを提供する。
図１４に示すように、高抵抗層除去室５５の後段にドライ洗浄室５７を配置させている。このドライ洗浄室５７内でのウエハに対するドライ洗浄方法は、一例として本願出願人により出願された特願２００１−００７１５８号（２００１年1月16日出願）明細書に開示の技術が採用される。すなわち、ドライ洗浄室５７内を減圧状態に保ち、ウエハ主面に付着している異物をその主面に高速ガス流を与えて除去する。この時、Arガスのような不活性ガスが使用される。
本実施例によれば、ドライ一貫プロセスで、ホールエッチングから洗浄まで行うことが可能となり、スループットを向上することができる。
以上、本発明者によってなされた発明を上記実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
まず、図３（b）に示したように、ホールエッチング後にＡｒ、ＣＦ４、Ｏ２混合ガスにてプラズマを形成し、Ｖｐｐが５００Ｖ以下の低バイアス条件で高抵抗層除去が行なわれた。この結果、数ｎｍあった高抵抗層は除去されたが、ガス中にＣやＯの元素を含有するため、若干ではあるが高抵抗層は残存してしまうことが明らかとなった。
そこで、本実施例では、図４（ｂ）に示すように、まずＯ２ガスを主体とするアッシング工程により、レジストマスク、反射防止膜、フロロカーボン膜を除去する。
その後、図４（ｃ）に示すようにＡｒ、Ｈ２の混合ガスプラズマに晒し、Ｖｐｐが５００Ｖ以下の低バイアス条件で処理を行う。例えば、Ａｒを１００ｍｌ／ｍｉｎ、Ｈ２を２００ｍｌ／ｍｉｎでガス圧力を４Ｐａとし、４５０ＭＨｚの高周波電力８００Ｗにてプラズマを発生させ、下部電極に８００ｋＨｚ高周波電力を１０〜３００Ｗ（０．０１４〜０．４２Ｗ／ｃｍ２）印加する。この場合、ウエハ表面からウエハ対向面であるアンテナ表面までの距離は９０ｍｍであり、アンテナには１３．５６ＭＨｚの高周波電力を１００Ｗ印加する。特に、８００ｋＨｚ高周波電力を２００Ｗ印加してＶｐｐが約３５０Ｖの場合、水素ラジカルの還元作用によるＣ、Ｏの引き抜き、もしくは高抵抗層自体のエッチングにより、高抵抗層は効率的に除去される。
ＡｒとＨ２の混合ガスの代わりに、例えばＮＨ３、Ｈ２、Ｎ２Ｈ４の少なくとも１種類か、もしくはＮＨ３、Ｈ２、Ｎ２Ｈ４の少なくとも１種類と、Ａｒ、Ｈｅ、Ｘｅ、Ｎｅ、Ｋｒの少なくとも１種類の混合ガスでも良く、特に、ＮＨ３の混合比が１０〜８０％とすることで、高抵抗層中に含有されるＣがＣＮやＣＨの揮発性ガスとして効率的に脱離、除去される。
また、本実施例ではガス圧力を４Ｐａとしたが、０．３〜３００Ｐａの圧力範囲でも同様の効果が得られる。これらのガス中には、ＣやＯが含まれていないため、再度コンタクトホール底にＳｉＣやＳｉＯｘを含有する高抵抗層を形成することなく、効率的な洗浄が可能である。
図３に戻って、図３（ｂ）に示す残存する高抵抗層３１を完全に除去するために、Ｏ２ガス主体のアッシング工程の後、たとえばＨＦ水溶液に代表されるウエット洗浄が考えられる。この場合、図３（ｃ）に示すように等方的なエッチングが進行しパターンが設計寸法よりも太る傾向にあった。また、プラズマガス中に多量のＦを含有しているため、下地シリコン（３０）を削ってしまう。そして、コンタクトホール形成後に多結晶シリコンのプラグ３３を埋め込んだ場合、パターン寸法の太りのために、図３（ｄ）に示すようにプラグに隙間３４が入り、埋め込み異常が生じる。
本実施例では、上述のエッチング方法により高抵抗層除去工程（図４（ｃ）参照）で完全に高抵抗層が除去できる。このため、アッシング工程後の前記ウエット洗浄への負担が軽減され、等方的なエッチングが抑制できる。このため、スルーホール径の広がりを抑制し、半導体装置の微細化に貢献できる。
また、本実施例では、プラズマガス中に多量のＦを含有していないために、図３（ｃ）に示すような下地シリコンを削ってしまうことが解消できる。
さらに、図３（ｄ）、図４（ｄ）にそれぞれ対比したように、多結晶シリコンのプラグ３３の形状に差が見られた。すなわち、ウエット洗浄を導入したコンタクトホールに多結晶シリコンのプラグ３３を埋め込んだ場合、パターン寸法の太りのために、図３（ｄ）に示すように、プラグに隙間３４が入り、埋め込み異常が生じる場合があった。一方、本実施例ではパターン寸法の太りが解消され、図４（ｄ）に示すように正常な埋め込みが行われた。但し、この場合、Ｈを含むガスを用いるため、Ｈがシリコン基板中へ深く進入するが、適温のアニール処理を施すことにより回復できる。従って、高抵抗層除去工程後にアニール処理工程を入れれば半導体装置の性能として問題はない。また、高抵抗層除去工程後にアニール処理工程が含まれていれば、あえて別途アニール工程を入れる必要が無く、工程数を増加させずに高抵抗層除去を行うことが可能である。
本実施例は図１のＵＨＦ−ＥＣＲエッチング装置に限らず、ＩＣＰ、μ波−ＥＣＲ、２周波励起平行平板型の各種エッチング装置でも同様な効果が期待できる。
（実施例２）
実施例１のコンタクトホールエッチング工程におけるイオンエネルギー制御代わりに、プラズマ中のラジカル量を制御する実施例を以下に説明する。
先に述べたように、エッチング停止はホール底面に堆積するフロロカーボン膜厚とイオンエネルギーの関係で決定される。ＡｒとＣ５Ｆ８ガスを用いた酸化膜エッチングの場合、プラズマ中での解離により、ＣＦ２、Ｆ、ＯおよびＣが主に生じる（これら原子や分子の名称にラジカルを付す場合もある）。これ以外にも、ＣＦ３、ＣＦ、Ｃ２Ｆ４、Ｃ３Ｆ７等が生じるがコンタクトホールエッチング工程で大きな影響を与えないため、ここでは省略する。
ＣＦ２、Ｆ、ＯおよびＣそれぞれのホール側面における側壁付着係数Sの関係は、次式で表される。
ＳＣ＞ＳＦ＝ＳＯ＞ＳＣＦ２ … 式
便宜上、ＦやＯについても付着係数で表したが、この付着係数は堆積膜のエッチング確率と対応する。上記付着係数の関係を用い、Ａｒ、Ｃ５Ｆ８、Ｏ２混合ガスプロセスにおける各ラジカルの側壁付着量のホールアスペクト比依存性を求めた概念図を図８に示す。
図８において、曲線３５はＣ（カーボン）の側壁堆積量を示す。Ｃは付着係数が高いため、ホール上部で堆積が多くマスクに対する保護膜となり得るが、アスペクト比が高くなるに従い急激に堆積量が低下する。一方、ＣＦ２は曲線３６に示すように、付着係数が小さいためにアスペクト比が高くなってもほとんど減少しない。これらに対し、Ｆ（フッ素）およびＯ（酸素）は付着係数がＣとＣＦ２の中間であるため、曲線３７に示すように、アスペクト比が高いホールの場合底面への到達量は減少する。
図６に示した側壁堆積量とアスペクト比の関係に基づき、アスペクト比３から４程度まで、エッチング停止が発生しない十分なＯ２流量を導入すれば、それ以降ではＯ２流量を低減してもエッチング停止は発生しない。図９は本実施例のＯ２流量の制御方法である。エッチング開始時にＯ２流量を１８ｍｌ／ｍｉｎとし、５０秒後、エッチング深さが６００ｎｍ（アスペクト比５）に到達した段階で１ｍｌ／ｍｉｎに変更する。この制御により、エッチング開始から終了まで一定のＯ２流量を導入するプロセスに比べ、下地シリコン層（領域）が露出した段階において、ホール底部の堆積膜厚を厚く保てる。従って、イオンエネルギーの衝撃を緩和することが可能であり、ダメージ層の厚さを低減できる。
ここでは図示しないが、本実施例ではステップで切替える代わりに、連続的にＯ２流量を制御することも含む。また、前記実施例１で説明したイオンエネルギー制御と前記Ｏ２流量制御を組合わせても効果が期待できる。
さらに、アンテナに印加する１３．５６ＭＨｚの電力をエッチングの進行と伴に調節し、アンテナ表面で消費されるＦラジカルの量を制御しても、同様の効果がある。
そしてさらに、前記実施例１と同様に、エッチング深さを計測手段により測定し、その結果を反映させてＯ２流量を制御してもよい。
（実施例３）
実施例１で説明した本発明の高抵抗除去層工程をセルフアラインコンタクトホール加工に適用した場合について図１０を参照し説明する。
まず、図１０（ａ）に示したように、半導体基板（シリコンウエハ）２３上には厚さ２ｎｍのゲート酸化膜２４、その上の一部に多結晶シリコンとタングステンで形成された厚さ２００ｎｍ幅１００ｎｍのゲート電極２５が形成されている。
ゲート電極外周部にはシリコン窒化膜から成るキャップ層２６が形成されている。その上部には厚さ５００ｎｍの酸化膜２７、厚さ８０ｎｍの反射防止膜２８、直径２００ｎｍのホールパターンが形成されている厚さ５００ｎｍのレジストマスク２９が形成されており、反射防止膜はＮ２とＣＦ４混合ガスによりすでにエッチングされている。なお、図示していないが、半導体基板２３内にはソース・ドレイン領域が形成されている。
続いて、図１０（ｂ）に示すように、酸化膜２７をエッチングする。シリコンウエハ２３は図１に示したエッチング装置のチャック部２０上に置かれる。そして、たとえば、Ａｒを１０００ｍｌ／ｍｉｎ、Ｃ５Ｆ８を１５ｍｌ／ｍｉｎ、Ｏ２を２１ｍｌ／ｍｉｎ導入し、圧力が１５ｍＴｏｒｒとなる様にコンダクタンスバルブで調整する。４５０ＭＨｚの高周波電力４００Ｗによりプラズマを生成し、下部電極に８００ｋＨｚの高周波電力を１３００Ｗ（１．８４Ｗ／ｃｍ２）印加することで、酸化膜２７はプラズマエッチングされる。この場合のイオンエネルギーの目安であるＶｐｐは約１．３ｋＶである。また、ウエハ表面からウエハ対向面であるアンテナ表面までの距離が５０ｍｍとなるように下部電極の高さを調整し、アンテナには１３．５６ＭＨｚの高周波電力を２００Ｗ印加する。この処理条件はシリコン窒化膜に対する酸化膜の選択比が肩部でも約３０程度と高く、図１０（ｂ）に示すように、下地のシリコン窒化膜を十分に残しエッチングが終了する。
次に、図１０（ｃ）に示すように、下地のシリコン窒化膜２６をエッチングする。エッチング条件は、たとえば、Ａｒを２００ｍｌ／ｍｉｎ、ＣＨＦ３を３０ｍｌ／ｍｉｎ、Ｏ２を２０ｍｌ／ｍｉｎ導入し、圧力を３０ｍＴｏｒｒとする。ウエハ表面からウエハ対向面であるアンテナ表面までの距離が９０ｍｍとなるように下部電極の高さを調整し、４５０ＭＨｚの高周波電力を４００Ｗ、アンテナには１３．５６ＭＨｚの高周波電力を２００Ｗ、下部電極に８００ｋＨｚの高周波電力を４００Ｗ（０．５７Ｗ／ｃｍ２）印加することで、プラズマを形成し、シリコン窒化膜をエッチングする。この場合、酸化膜に対するシリコン窒化膜２６ｂの選択比が高く、ゲート酸化膜２４が残るため、再度、図１０（ｂ）の時と同様な酸化膜エッチング条件に切替えてゲート酸化膜をエッチングする。この条件はシリコンとの選択比が高く、半導体基板２３内に形成されたソース・ドレイン領域（能動領域）をエッチングしてしまうことはない。なお、ゲート酸化膜２４が非常に薄い場合、もしくは既に存在しない場合は、前記ゲート酸化膜エッチング工程は導入する必要がない場合がある。
続いて、実施例１で説明した高抵抗層除去工程を導入する。実施例１の酸化膜エッチング条件に比べ、本実施例の窒化膜エッチング条件もしくはゲート酸化膜エッチング条件ではイオンエネルギーが小さいために、エッチングにより下地シリコン基板に導入されるダメージ層、高抵抗層である酸化抑制層は薄く、高抵抗層除去工程によりコンタクト抵抗は十分に低く抑えることが可能である。
（実施例４）
浅溝素子分離であるＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）付近にコンタクトホールを形成する場合について図１１および図１５を参照し説明する。
まず、図１５に示すように、リソグラフィーのマスクずれによりＳＴＩ４９上にコンタクトホールがかかってしまう場合、酸化膜２７およびゲート酸化膜２４のオーバーエッチング時にＳＴＩ４９を突き抜けてエッチングが進行する。従って、ソース・ドレイン領域（能動領域）５０を突き抜けて下地シリコン２３を露出させることがある。このため、コンタクトホール内に埋め込まれた導体層（金属もしくは多結晶シリコン）により、ソース・ドレイン領域５０と下地シリコン２３とのPN接合をショートさせてしまう。このため、電流リークが発生して、メモリー（DRAM）等の場合にはリフレッシュ不良につながる。
これを防ぐために、図１１に示すように、ゲート酸化膜２４上に酸化膜に対して選択比が確保できるストッパー膜としてシリコン窒化膜２６を形成する。そして、前記実施例３に記載のプロセスに従えば、ＳＴＩ４９を突き抜けるようなエッチングが回避できる。したがって、電流リークの問題は解消される。
（実施例５）
イオンエネルギー制御およびラジカル量制御によるコンタクトホールエッチング工程の適用例を図１２を参照し、以下に説明する。
図１２は半導体装置の製造過程の断面図、特にバイレベルサンプル（深さの異なるコンタクトホールを一括エッチングするサンプル）を示す。なお、図１２において、シリコンウエハ３８内のソース・ドレイン領域（能動領域）は省略されている。
図１２に示すように、シリコンウエハ３８上には厚さ２ｎｍのゲート酸化膜３９、その上の一部に多結晶シリコンとタングステンで形成された厚さ２００ｎｍ幅１００ｎｍのゲート電極４０が形成されている。ゲート電極外周部にはシリコン窒化膜より成るキャップ層４１aおよびサイドウオール４１bが形成されている。
ゲート電極４０とゲート酸化膜３９上には厚さ５００ｎｍの酸化膜４３が形成されている。そして、酸化膜４３にはセルフアラインコンタクト（SAC）技術によりコンタクトホールが形成されている。すなわち、シリコン窒化膜（４１b）に対する酸化膜４３の選択比が高い条件でエッチングすることによりコンタクトホールが形成される。そして、そのコンタクトホール内には多結晶シリコンから成るプラグ４２が形成されている。
プラグ４２が形成された酸化膜４３の上部には、厚さ２００ｎｍの酸化膜４４、厚さ８０ｎｍの反射防止膜４５、直径２００ｎｍのホールパターンが露光現像された厚さ５００ｎｍのレジストマスク４６が形成されている。反射防止膜はＮ２とＣＦ４混合ガスによりすでにエッチングされている。この場合、コンタクトホール（スルーホール）４７は多結晶シリコンから成るプラグ４２にコンタクトを取るためのものでエッチング深さは２００ｎｍであるのに対し、コンタクトホール４８は下地シリコン基板とコンタクトを取るためのものであり、エッチング深さは７００ｎｍである。
このようなエッチング深さが異なるホールを一括でエッチングを行う場合、いままでイオンエネルギー、Ｏ２流量を一定でエッチングしていた。このため、深いコンタクトホールがエッチング終了するまでに、浅いコンタクトホールの下地膜である多結晶シリコン等が削れてしまい、選択比が低減するという問題があった。
本実施例によれば、バイレベルサンプルのエッチングを実行するために、エッチング深さの進展と伴に、図5(a)に示したようにイオンエネルギーを低減する制御および図９に示したようにＯ２流量を低減する制御を行う。
したがって、本実施例によれば、深いコンタクトホール４８での下地膜選択比向上とダメージ低減だけでなく、浅いコンタクトホール４７でも下地膜選択比の向上およびダメージ低減が実現できる。
また、このサンプルに対しても、前記実施例１で説明した還元性ガスを用いた高抵抗層除去工程を導入することで、効率的な高抵抗層除去およびウエット洗浄処理工程が不要もしくはその負担が軽減できるプロセスを構築できる。
（実施例６）
コンタクトホールエッチング工程、アッシング工程、高抵抗層除去工程に要する半導体処理装置をモジュール化した実施例を以下に説明する。
図１３は本実施例のマルチチャンバー方式の半導体処理システムを示す。この半導体処理システムは、ロードロック室５１、ウエハ搬送ロボット（搬送室）５２、エッチング室５３、アッシング室５４、高抵抗層除去室５５およびアンロードロック室５６で構成されている。図から明らかなように、エッチング室５３、アッシング室５４および高抵抗層除去室５５は、ウエハ搬送ロボット５２を中心とし、その周囲に配置されている。
このような半導体処理システムを用いたコンタクトホールエッチングプロセスを以下に説明する。
図１３に示すように、ロードロック室５１から投入されたウエハWはウエハ搬送ロボット５２にてエッチング室５３に導入される。エッチング室５３内でウエハは前記実施例１もしくは前記実施例２で説明したコンタクトホールエッチングプロセスにより処理される。
続いて、ウエハはアッシング室５４に導入される。ここで、レジストマスク、ホール内に堆積しているフロロカーボン膜を除去する。
続いて、ウエハは高抵抗層除去室５５に導入される。そして、実施例１で説明した方法にてコンタクトホール底部の高抵抗層を除去する。
アンロードロック室５６からウエハを取り出す。本実施例では、エッチング、アッシング、高抵抗層除去という順番で処理を行うこととなっているが、アッシング室と高抵抗層除去室を入れ替えること、もしくは、ウエハの搬送順番を変更することにより、エッチング、高抵抗層除去、アッシングという順番で処理を行うことも可能である。
（実施例７）
本実施例は前記実施例５にドライ洗浄室をさらに備えたマルチチャンバー方式の半導体処理システムを提供する。
図１４に示すように、高抵抗層除去室５５の後段にドライ洗浄室５７を配置させている。このドライ洗浄室５７内でのウエハに対するドライ洗浄方法は、一例として本願出願人により出願された特願２００１−００７１５８号（２００１年1月16日出願）明細書に開示の技術が採用される。すなわち、ドライ洗浄室５７内を減圧状態に保ち、ウエハ主面に付着している異物をその主面に高速ガス流を与えて除去する。この時、Arガスのような不活性ガスが使用される。
本実施例によれば、ドライ一貫プロセスで、ホールエッチングから洗浄まで行うことが可能となり、スループットを向上することができる。
以上、本発明者によってなされた発明を上記実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
本発明の実施の態様を列挙すると以下のとおりである。
（１）本発明の実施態様の一つは、真空排気手段により真空排気される真空容器と真空容器に原料ガスを導入するためのガス導入手段と被加工試料設置手段と高周波電力導入手段とを有する半導体処理装置を用いた半導体装置の製造方法であって、
前記被加工試料設置手段に主面に絶縁膜を有する半導体基板を配置する工程と、ガス導入手段により真空容器内に導入されたガスを高周波電力でプラズマ化し、プラズマにより前記絶縁膜を選択的にエッチングし、前記絶縁膜にコンタクトホールを形成する工程と、しかる後、
前記半導体基板に高周波バイアスを印加させ、前記コンタクトホールが形成された半導体基板を還元性ガスを用いて洗浄もしくは加工する工程を含む。
（１）本発明の実施態様の一つは、真空排気手段により真空排気される真空容器と真空容器に原料ガスを導入するためのガス導入手段と被加工試料設置手段と高周波電力導入手段とを有する半導体処理装置を用いた半導体装置の製造方法であって、
前記被加工試料設置手段に主面に絶縁膜を有する半導体基板を配置する工程と、ガス導入手段により真空容器内に導入されたガスを高周波電力でプラズマ化し、プラズマにより前記絶縁膜を選択的にエッチングし、前記絶縁膜にコンタクトホールを形成する工程と、しかる後、
前記半導体基板に高周波バイアスを印加させ、前記コンタクトホールが形成された半導体基板を還元性ガスを用いて洗浄もしくは加工する工程を含む。
上記実施態様によれば、還元性ガスを用いてコンタクトホールが形成された半導体基板を洗浄もしくは加工を行うことで、コンタクトホール形成時に下地層に形成される高抵抗層、例えばシリコン基板の場合ＳｉＣ、ＳｉＯｘを含有する高抵抗層からＣ、Ｏを引き抜きぬく、もしくは高抵抗層自体を除去することで、コンタクト抵抗の増大を抑制できる。また、同一装置を用いて処理を行うことで、スループットの向上および構成装置の低減を図ることが可能となる。
（２）本発明の実施態様の一つは、真空排気手段により真空排気される真空容器と真空容器に原料ガスを導入するためのガス導入手段と被加工試料設置手段と高周波電力導入手段とを有する半導体処理装置を用いた半導体装置の製造方法であって、
前記被加工試料設置手段に主面に絶縁膜を有する半導体基板を配置する工程と、ガス導入手段により真空容器内に導入されたガスを高周波電力でプラズマ化し、プラズマにより前記絶縁膜を選択的にエッチングし、そのエッチングの過程でイオンのエネルギーを低減させる前記絶縁膜にコンタクトホールを形成する工程とを含む。
イオンのエネルギーを低減は、エッチング時にコンタクトホール底部に存在している絶縁膜の膜厚がイオンのエネルギーのトータル進入距離（初期の絶縁膜厚さ）に対し１／３より薄くなったところで実行される。
上記実施態様によれば、コンタクトホール底部に存在している絶縁膜の膜厚がイオンのエネルギーの進入距離に対し１／３より薄くなったところでイオンのエネルギーを低減してもエッチング停止は発生せず、能動領域表面のダメージを低減できると同時にイオンのエネルギーに律速されるマスク肩部の選択比を向上することが可能となる。
（３）本発明の実施態様の一つは、上記（２）において、絶縁膜のエッチング深さが６００ｎｍ以上のところでイオンのエネルギーを低減させる。
上記実施態様によれば、エッチング深さが６００ｎｍよりも深くなったところでは、ホール底部に堆積する堆積膜厚がイオンのエネルギーが進入する深さに比べ十分薄くなるため、イオンのエネルギーを低減してもエッチング停止は発生せず、下地ダメージを低減できると同時にイオンのエネルギーに律速されるマスク肩部の選択比を向上することが可能となる。
（４）本発明の実施態様の一つは、上記（１）において、絶縁膜を選択的にエッチングする工程、続いて、酸素を主体とするガスによるアッシング工程、そして還元性ガスを用いて前記絶縁膜を洗浄もしくは加工する工程を含む。
（２）本発明の実施態様の一つは、真空排気手段により真空排気される真空容器と真空容器に原料ガスを導入するためのガス導入手段と被加工試料設置手段と高周波電力導入手段とを有する半導体処理装置を用いた半導体装置の製造方法であって、
前記被加工試料設置手段に主面に絶縁膜を有する半導体基板を配置する工程と、ガス導入手段により真空容器内に導入されたガスを高周波電力でプラズマ化し、プラズマにより前記絶縁膜を選択的にエッチングし、そのエッチングの過程でイオンのエネルギーを低減させる前記絶縁膜にコンタクトホールを形成する工程とを含む。
イオンのエネルギーを低減は、エッチング時にコンタクトホール底部に存在している絶縁膜の膜厚がイオンのエネルギーのトータル進入距離（初期の絶縁膜厚さ）に対し１／３より薄くなったところで実行される。
上記実施態様によれば、コンタクトホール底部に存在している絶縁膜の膜厚がイオンのエネルギーの進入距離に対し１／３より薄くなったところでイオンのエネルギーを低減してもエッチング停止は発生せず、能動領域表面のダメージを低減できると同時にイオンのエネルギーに律速されるマスク肩部の選択比を向上することが可能となる。
（３）本発明の実施態様の一つは、上記（２）において、絶縁膜のエッチング深さが６００ｎｍ以上のところでイオンのエネルギーを低減させる。
上記実施態様によれば、エッチング深さが６００ｎｍよりも深くなったところでは、ホール底部に堆積する堆積膜厚がイオンのエネルギーが進入する深さに比べ十分薄くなるため、イオンのエネルギーを低減してもエッチング停止は発生せず、下地ダメージを低減できると同時にイオンのエネルギーに律速されるマスク肩部の選択比を向上することが可能となる。
（４）本発明の実施態様の一つは、上記（１）において、絶縁膜を選択的にエッチングする工程、続いて、酸素を主体とするガスによるアッシング工程、そして還元性ガスを用いて前記絶縁膜を洗浄もしくは加工する工程を含む。
上記実施態様によれば、アッシングの後還元性ガスを用いた洗浄もしくは加工工程を入れることで、下地膜の酸化による酸化膜の形成を抑制でき、コンタクト抵抗を低減できる。
（５）本発明の実施態様の一つは、上記（１）において、選択的なエッチングにより前記絶縁膜にスルーホールを形成する期間に、前記基板に印加する高周波バイアス電力を処理時間の進行と伴に変化させることにより、前記絶縁膜に入射するイオンエネルギーを調節することを特徴としている。
（５）本発明の実施態様の一つは、上記（１）において、選択的なエッチングにより前記絶縁膜にスルーホールを形成する期間に、前記基板に印加する高周波バイアス電力を処理時間の進行と伴に変化させることにより、前記絶縁膜に入射するイオンエネルギーを調節することを特徴としている。
上記実施態様によれば、イオンエネルギーをエッチングの進行状況に合わせて制御することで、オーバーエッチング時にイオンにより衝撃されるコンタクトホールの下に存在するシリコン基板や配線層へのダメージを低減できる。
（６）本発明の実施態様の一つは、上記（１）において、選択的なエッチングにより絶縁膜をエッチングする際に処理時間の進行と伴にプラズマ中のラジカル量を調節する。
（６）本発明の実施態様の一つは、上記（１）において、選択的なエッチングにより絶縁膜をエッチングする際に処理時間の進行と伴にプラズマ中のラジカル量を調節する。
上記実施態様によれば、エッチングが進行してアスペクト比が高くなるに従い、ホール底部に堆積する堆積膜の膜厚が減少する。この時、ラジカル、例えばＯやＦの量を膜厚に同期させて低減することで、ホール底部の堆積膜厚を一定に保ち、コンタクトホールの下にあるシリコン基板や配線層を衝撃するイオンエネルギーを緩和できるため、ダメージ層の形成を抑制可能である。
（７）本発明の実施態様の一つは、上記（１）において、高周波電力導入手段として電極もしくはアンテナを有し、前記電極もしくはアンテナに第２の高周波を印加する手段を有し、選択的なエッチングにより被加工試料をエッチングする際に、第２の高周波バイアス電力を処理時間と伴に変化させることによりプラズマ中のラジカル量を調節する。
（７）本発明の実施態様の一つは、上記（１）において、高周波電力導入手段として電極もしくはアンテナを有し、前記電極もしくはアンテナに第２の高周波を印加する手段を有し、選択的なエッチングにより被加工試料をエッチングする際に、第２の高周波バイアス電力を処理時間と伴に変化させることによりプラズマ中のラジカル量を調節する。
上記実施態様によれば、電極もしくはアンテナに印加する第２の高周波バイアスにより、プラズマ中で解離生成されるＯやＦ等のラジカル量を高精度且つ短い応答時間で制御することでホール底部に堆積する堆積膜の膜厚を制御し、シリコン基板や配線層を衝撃するイオンエネルギーを緩和することでダメージ層の形成を抑制できる。さらに、ＯやＦはレジストや多結晶シリコン等マスク材料のエッチャントであるため、マスク材料に対する被加工試料の選択比を向上する効果も有する。
（８）本発明の実施態様の一つは、上記（１）において、プラズマを生成する高周波の周波数が１０ＭＨｚから９００ＭＨｚで、電極もしくはアンテナを用いて導入する。
上記実施態様によれば、プラズマを生成する高周波電力の周波数を１０ＭＨｚから９００ＭＨｚとすることで、プラズマ中の電子温度を低減しプラズマ中で解離生成されるラジカル量、例えばＯやＦの量を抑制することが可能となり、ラジカル量の制御範囲が拡大できる。
（８）本発明の実施態様の一つは、上記（１）において、プラズマを生成する高周波の周波数が１０ＭＨｚから９００ＭＨｚで、電極もしくはアンテナを用いて導入する。
上記実施態様によれば、プラズマを生成する高周波電力の周波数を１０ＭＨｚから９００ＭＨｚとすることで、プラズマ中の電子温度を低減しプラズマ中で解離生成されるラジカル量、例えばＯやＦの量を抑制することが可能となり、ラジカル量の制御範囲が拡大できる。
１…真空容器、２…空心コイル、３…ガス導入管、３a、３b…ガス導入口、４…
同軸線路、５…整合器、６…４５０ＭＨｚ電源、８…１３．５６ＭＨｚ電源、９
…下部電極、１０…被加工試料、１１…高周波バイアス電源、１２…ブロッキン
グコンデンサ、１３…ガス流量計、１４…真空排気系、１５…コンダクタンスバ
ルブ、１６…アース電位導体板、１７…誘電体、１８…円板状導体板、１９…シ
リコン円板、２０…チャック部、２１…フォーカスリング、２２…コンデンサ、
２３…シリコンウエハ、２４…ゲート酸化膜、２５…ゲート電極、２６…キャッ
プ層、２７…酸化膜、２８…反射防止膜、２９…レジストマスク、３０…ダメー
ジ層、３１…高抵抗層、３２…フロロカーボン膜、３３. 多結晶シリコン、３４
…隙間、３５…曲線、３６…曲線、３７…曲線、３８…シリコンウエハ、３９…
ゲート酸化膜、４０…ゲート電極、４１…キャップ層、４２…プラグ、４３…酸
化膜、４４…酸化膜、４５…反射防止膜、４６…レジストマスク、４７. コンタ
クトホール、４８. コンタクトホール、４９. ＳＴＩ（浅溝素子分離）、５０…
能動領域、５１…ロードロック室、５２…ウエハ搬送ロボット、５３…エッチン
グ室、５４…アッシング室、５５…高抵抗層除去室、５６…アンロードロック室
、５７…ドライ洗浄室。
同軸線路、５…整合器、６…４５０ＭＨｚ電源、８…１３．５６ＭＨｚ電源、９
…下部電極、１０…被加工試料、１１…高周波バイアス電源、１２…ブロッキン
グコンデンサ、１３…ガス流量計、１４…真空排気系、１５…コンダクタンスバ
ルブ、１６…アース電位導体板、１７…誘電体、１８…円板状導体板、１９…シ
リコン円板、２０…チャック部、２１…フォーカスリング、２２…コンデンサ、
２３…シリコンウエハ、２４…ゲート酸化膜、２５…ゲート電極、２６…キャッ
プ層、２７…酸化膜、２８…反射防止膜、２９…レジストマスク、３０…ダメー
ジ層、３１…高抵抗層、３２…フロロカーボン膜、３３. 多結晶シリコン、３４
…隙間、３５…曲線、３６…曲線、３７…曲線、３８…シリコンウエハ、３９…
ゲート酸化膜、４０…ゲート電極、４１…キャップ層、４２…プラグ、４３…酸
化膜、４４…酸化膜、４５…反射防止膜、４６…レジストマスク、４７. コンタ
クトホール、４８. コンタクトホール、４９. ＳＴＩ（浅溝素子分離）、５０…
能動領域、５１…ロードロック室、５２…ウエハ搬送ロボット、５３…エッチン
グ室、５４…アッシング室、５５…高抵抗層除去室、５６…アンロードロック室
、５７…ドライ洗浄室。
Claims (10)
- 半導体基板主面上設けられた絶縁膜に対して、所定のエッチングガスをプラズマ化し、当該プラズマによりコンタクトホールを形成する工程を含む半導体装置の製造方法において、
前記エッチングガスとしてＣ５Ｆ８を含むエッチングガスを用いて、前記プラズマのエネルギーを第１のエネルギーに設定し、該第１のエネルギーのプラズマを用いたドライエッチングにより前記絶縁膜にコンタクトホールを形成し、
前記ドライエッチングの進行と共に該コンタクトホールの底に形成される堆積膜の膜厚が所定の厚みになった時点で、前記堆積膜の堆積膜厚に対してもエッチングが進行しかつ前記第１のエネルギーよりも低い第２のエネルギーに前記プラズマのエネルギーを設定し、
該第２のエネルギーのプラズマでエッチングすることを特徴とする半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法において、
前記基板に印加するバイアス電力を変えることにより、前記プラズマのエネルギーを第１のエネルギーから第２のエネルギーに低減することを特徴とする半導体装置の製造方法。 - 半導体基板主面上設けられた絶縁膜に対して、Ｃ５Ｆ８と酸素を含む混合ガスをエッチングガスとして用い、当該混合ガスををプラズマ化し、該プラズマによりコンタクトホールを形成する工程を含む半導体装置の製造方法において、
前記混合ガス中の酸素流量を第１の流量に設定し、該第１の酸素流量の混合ガスを用いたドライエッチングにより前記絶縁膜にコンタクトホールを形成し、
前記ドライエッチングの進行と共に該コンタクトホールの底に形成される堆積膜の膜厚が所定の厚みになった時点で、前記混合ガス中の酸素流量のみを前記第１の流量よりも低い第２の流量に設定し、該第２の酸素流量の混合ガスを用いてプラズマエッチングを行うことを特徴とする半導体装置の製造方法。 - 請求項３に記載の半導体装置の製造方法において、
前記第１の酸素流量の混合ガスによるエッチングと、前記第２の酸素流量の混合ガスによるエッチングで、プラズマ中のラジカル量を変えることを特徴とする半導体装置の製造方法。 - 請求項１から４のいずれか１項に記載の半導体装置の製造方法において、
前記堆積膜の膜厚がイオンの進入距離に対し１／３より薄くなったところで、前記プラズマのエネルギーまたは前記酸素流量の切換を実行することを特徴とする半導体装置の製造方法。 - 請求項１から４のいずれか１項に記載の半導体装置の製造方法において、
前記コンタクトホールのアスペクト比が５に到達した段階で、前記プラズマのエネルギーまたは前記酸素流量の切換を実行することを特徴とする半導体装置の製造方法。 - 請求項１から６のいずれか１項に記載の半導体装置の製造方法において、
前記第２のエネルギーのプラズマによるエッチングないし前記第２の酸素流量の混合ガスを用いたプラズマエッチングの後に、還元性ガスを用いて前記コンタクトホール内を洗浄することを特徴とする半導体装置の製造方法。 - 請求項７に記載の半導体装置の製造方法において、
前記還元性ガスとして、ＮＨ３、Ｈ２、Ｎ２Ｈ４からなる群に含まれるいずれか１つのガス、もしくは、前記ＮＨ３、Ｈ２、Ｎ２Ｈ４からなる群に含まれる少なくとも１つのガスと、Ａｒ、Ｈｅ、Ｘｅ、Ｎｅ、Ｋｒからなる群に含まれる少なくとも１つのガスとの混合ガスを用いることを特徴とする半導体装置の製造方法。 - 請求項７に記載の半導体装置の製造方法において、
前記還元性ガスとして、ＮＨ３を含む混合ガスを用い、かつ当該のＮＨ３混合比を１０から８０％にすることを特徴とする半導体装置の製造方法。 - 請求項７から９のいずれか１項に記載の半導体装置の製造方法において、
前記コンタクトホールの形成工程と、前記還元性ガスによるコンタクトホールの洗浄工程との間に、前記コンタクトホールのパターン形成のためのレジストを除去するアッシング工程を備えることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007106656A JP4577328B2 (ja) | 2007-04-16 | 2007-04-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007106656A JP4577328B2 (ja) | 2007-04-16 | 2007-04-16 | 半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001210149A Division JP2003023000A (ja) | 2001-07-11 | 2001-07-11 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007214588A true JP2007214588A (ja) | 2007-08-23 |
| JP4577328B2 JP4577328B2 (ja) | 2010-11-10 |
Family
ID=38492684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007106656A Expired - Lifetime JP4577328B2 (ja) | 2007-04-16 | 2007-04-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4577328B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017108159A (ja) * | 2011-09-26 | 2017-06-15 | 東京エレクトロン株式会社 | プラズマ処理装置及びプラズマ処理方法 |
| CN110914954A (zh) * | 2017-05-08 | 2020-03-24 | 应用材料公司 | 斜面蚀刻轮廓控制 |
| US11948790B2 (en) | 2017-05-08 | 2024-04-02 | Applied Materials, Inc. | Heater support kit for bevel etch chamber |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09181172A (ja) * | 1995-12-22 | 1997-07-11 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH11251294A (ja) * | 1998-02-27 | 1999-09-17 | Sony Corp | 半導体装置の製造方法 |
| JP2001024058A (ja) * | 1999-07-13 | 2001-01-26 | Matsushita Electronics Industry Corp | コンタクトホールの形成方法 |
| JP2001156041A (ja) * | 1999-11-26 | 2001-06-08 | Nec Corp | 半導体装置の製造方法及びその製造装置 |
-
2007
- 2007-04-16 JP JP2007106656A patent/JP4577328B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09181172A (ja) * | 1995-12-22 | 1997-07-11 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH11251294A (ja) * | 1998-02-27 | 1999-09-17 | Sony Corp | 半導体装置の製造方法 |
| JP2001024058A (ja) * | 1999-07-13 | 2001-01-26 | Matsushita Electronics Industry Corp | コンタクトホールの形成方法 |
| JP2001156041A (ja) * | 1999-11-26 | 2001-06-08 | Nec Corp | 半導体装置の製造方法及びその製造装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017108159A (ja) * | 2011-09-26 | 2017-06-15 | 東京エレクトロン株式会社 | プラズマ処理装置及びプラズマ処理方法 |
| CN110914954A (zh) * | 2017-05-08 | 2020-03-24 | 应用材料公司 | 斜面蚀刻轮廓控制 |
| CN110914954B (zh) * | 2017-05-08 | 2023-09-08 | 应用材料公司 | 斜面蚀刻轮廓控制 |
| US11948790B2 (en) | 2017-05-08 | 2024-04-02 | Applied Materials, Inc. | Heater support kit for bevel etch chamber |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4577328B2 (ja) | 2010-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10204796B2 (en) | Methods for selective etching of a silicon material using HF gas without nitrogen etchants | |
| US8809199B2 (en) | Method of etching features in silicon nitride films | |
| US9324572B2 (en) | Plasma etching method, method for producing semiconductor device, and plasma etching device | |
| KR100762524B1 (ko) | 반도체장치의 제조방법 | |
| US20130344702A1 (en) | Method of etching silicon nitride films | |
| US20060043066A1 (en) | Processes for pre-tapering silicon or silicon-germanium prior to etching shallow trenches | |
| KR20160102356A (ko) | 10ｎｍ 이하의 패터닝을 달성하기 위한 물질 처리 | |
| US8129282B2 (en) | Plasma etching method and computer-readable storage medium | |
| JP2007158250A (ja) | プラズマエッチング方法 | |
| US5849641A (en) | Methods and apparatus for etching a conductive layer to improve yield | |
| JP4351806B2 (ja) | フォトレジストマスクを使用してエッチングするための改良技術 | |
| JP2005537668A (ja) | 高誘電率誘電体材料の除去を改良する方法及びシステム | |
| JP2002500442A (ja) | 半導体デバイスのためのセルフアライメントコンタクト | |
| JP4827567B2 (ja) | プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体 | |
| JP4577328B2 (ja) | 半導体装置の製造方法 | |
| JP3319083B2 (ja) | プラズマ処理方法 | |
| JP6424249B2 (ja) | シリコン及びゲルマニウムを含む基板におけるシリコンの優先的酸化のための方法 | |
| US7521362B2 (en) | Methods for the optimization of ion energy control in a plasma processing system | |
| JP3362093B2 (ja) | エッチングダメージの除去方法 | |
| JP3172340B2 (ja) | プラズマ処理装置 | |
| TW202322214A (zh) | 金屬蝕刻方法 | |
| US7615164B2 (en) | Plasma etching methods and contact opening forming methods | |
| JP2000173980A (ja) | ドライエッチング方法 | |
| JP2001060620A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070521 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070521 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100413 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100608 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100727 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100809 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4577328 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 3 |
|
| EXPY | Cancellation because of completion of term |