JPH11251294A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH11251294A JPH11251294A JP4745998A JP4745998A JPH11251294A JP H11251294 A JPH11251294 A JP H11251294A JP 4745998 A JP4745998 A JP 4745998A JP 4745998 A JP4745998 A JP 4745998A JP H11251294 A JPH11251294 A JP H11251294A
- Authority
- JP
- Japan
- Prior art keywords
- metal silicide
- layer
- silicide layer
- resist mask
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
金属シリサイド層に臨む接続孔開口工程後の、レジスト
アッシングにともなう金属シリサイド層の酸化を防止す
る。これにより、低抵抗コンタクトの形成を可能にす
る。 【解決手段】 レジストマスク10の除去工程に、窒素
系活性種を用いる。 【効果】 レジストは、窒素系活性種によりCHあるい
はCN等の反応生成物となり除去される。一方金属シリ
サイド層8は窒素系活性種により酸化層が形成されるこ
とがない。したがって、レジストアッシング後のソフト
エッチングが不要、あるいは極く軽度ですみ、薄膜化さ
れた金属シリサイド層8の損傷が防止される。
Description
法に関し、さらに詳しくは、薄膜化された金属シリサイ
ド層上の層間絶縁膜に接続孔を開口後の、レジストマス
クの除去方法に特徴を有する半導体装置の製造方法に関
する。
d Circuits) 等の半導体装置の高集積度化が進展するに
伴い、設計デザインルールの微細化が進展している。微
細化は配線幅や接続孔の開口径等、横方向の微細化に留
まらず、MIS(Metal Insulator Semiconductor) 型ト
ランジスタのゲート絶縁膜厚や拡散層深さ等、縦方向の
微細化も要求される。
しい製造プロセスや材料の導入が不可欠である。不純物
拡散層やゲート電極・配線の低抵抗化のためのサリサイ
ド(Salicide; Self Aligned Silicide) プロ
セスもその1つである。サリサイドプロセスは、MIS
トランジスタのソース/ドレイン領域とゲート電極と
を、同時にかつ自己整合的に金属シリサイド化する新規
プロセスとして、0.25μmルールの世代から1部の
高速ロジック系の半導体装置で実用化されてきた。金属
シリサイドは、不純物を含むシリコン材料よりも約1桁
シート抵抗値が小さい。金属シリサイドとしては、プロ
セスの容易性や電気特性等の観点から、TiSi2 やC
oSi2 等が主として採用される。
度半導体装置に採用してゆくためには、微細化にともな
うシャロージャンクション化に適応して、金属シリサイ
ド形成時のジャンクションリークの抑制が不可欠であ
る。ジャンクションリーク低減のためには、金属シリサ
イド層の薄膜化は避けられない。
次工程において層間絶縁膜を成膜し、接続孔の開口およ
び導電材料の埋め込み等の工程を経て、金属シリサイド
層と第1層配線とのコンタクトがとられる。この際、特
に接続孔開口後の後処理に問題を残すと、コンタクト抵
抗が設計値より上昇し、金属シリサイド層を設けたこと
による低抵抗化が無意味となるケースもあり得る。
終了後のレジストマスクの除去工程があげられる。また
接続孔底部に露出した金属シリサイド層表面等に堆積し
ているフルオロカーボン系ポリマの除去工程も、重要な
後工程の1つである。このポリマは、接続孔開口のため
のドライエッチングに用いるガス系に起因するものであ
る。
ジストマスクの除去には、従来より酸素プラズマによる
アッシングが採用される。しかしながら、このアッシン
グ工程においては、接続孔底部に露出する金属シリサイ
ド層表面も酸素活性種に触れて酸化され、金属シリサイ
ドの表面に酸化層が形成される。この酸化層は絶縁体で
あるので、今度はこの酸化層を除去しないことには低抵
抗のコンタクトをとることができない。
の除去のためには、アッシング後にさらにAr等の希ガ
スイオンによる軽度のスパッタエッチングが一般的にお
こなわれる。この工程はソフトエッチングと称される。
リサイドプロセスにおいては、金属シリサイド層表面に
形成された酸化層の除去のためのソフトエッチングが必
須である。ところが前述のように、デザインルールの微
細化にともなうシャロージャンクション化と金属シリサ
イド層の薄膜化は、このソフトエッチングのプロセスマ
ージンを狭いものにしつつある。すなわち、レジストマ
スク等をアッシング後に金属シリサイド層表面に形成さ
れた酸化層を充分に除去するために、ソフトエッチング
を充分なマージンをもって施すと、薄膜化した金属シリ
サイド層迄もエッチオフされる場合が生じる。これでは
サリサイドプロセスを採用した低抵抗化のメリットを充
分に享受することができない。逆にソフトエッチング量
を控え目にすると、アッシング後の酸化層を充分除去で
きず、高抵抗層が残存し、コンタクト抵抗の充分な低減
が図れない。
案するものである。すなわち、本発明の課題は、高集積
度半導体装置へのサリサイドプロセスの適用にあたり、
形成される金属シリサイド層の薄膜化にも良好に対応で
きる、低抵抗のコンタクト形成プロセスを含む半導体装
置の製造方法を提供することである。
造方法は、上述の課題を解決するために提案するもので
あり、表面に金属シリサイド層が形成された半導体基板
上に、層間絶縁膜を形成する工程、この層間絶縁膜上
に、レジストマスクを形成する工程、このレジストマス
クをエッチングマスクとして層間絶縁膜をエッチング
し、金属シリサイド層に臨む接続孔を開口する工程、レ
ジストマスクを除去する工程、この接続孔内に導電材料
層を埋め込む工程を具備する半導体装置の製造方法であ
って、このレジストマスクを除去する工程は、窒素系活
性種によるドライエッチング工程であることを特徴とす
る。
素ラジカル、窒素原子あるいはNHのごとき窒素を含む
化合物のイオン、ラジカルを含む。また加熱により回
転、振動、並進等の運動エネルギを高められた窒素分子
あるいは窒素を含む化合物をも意味する。ただし、窒素
を含む化合物からは、酸化性の化合物、すなわちNO2
やNO等のNOx 系ガスは除く。
N2 +H2 、NH3 またはN2 H4 のいずれか少なくと
も1種を含むガスの励起工程により得ることが望まし
い。N2 +H2 からなる混合ガスとしては、市販のフォ
ーミングガスを用いてもよい。またこれらのガスと、さ
らにAr、He、Xe、NeまたはKrのいずれか少な
くとも1種とを含むガスの励起工程により得ることも望
ましい。
起、光励起または熱励起により達成することができる。
による従来のレジストマスクの除去工程、すなわちアッ
シング方法は、通常被エッチング基板を載置する基板ス
テージを250℃程度に加熱しながら酸素プラズマ等の
酸素系活性種により処理するものである。すなわち、有
機物であるレジストの酸化燃焼反応を用いるものであっ
た。一方TiSi2 やCoSi2 をはじめとする金属シ
リサイドは、これら励起状態にある酸素活性種により表
面酸化が進行する。特に加熱状態にある場合には、金属
シリサイド層のバルク方向すなわち深さ方向にも酸化は
進行する。このため、後処理のソフトエッチング工程で
は、酸化された金属シリサイド層の表面からある程度の
厚さの酸化層を除去しないと、良好なコンタクトは得ら
れない。したがって、金属シリサイド層の膜厚が薄い高
集積度半導体装置においては、前述したようにソフトエ
ッチングのプロセスマージンは極めて狭いものになる。
臨む接続孔開口後の、不要となったレジストマスクやフ
ルオロカーボン系ポリマの除去工程から酸素系活性種を
排除し、窒素系活性種によった点にある。レジスト等の
炭化水素系樹脂は、窒素系活性種と反応してCNやCH
といった形の反応生成物を形成し、これらは気化性であ
るのでエッチングが進行し、レジストマスクの除去が可
能である。
よる窒化反応は、酸素活性種による酸化反応に比較すれ
ば極く僅かである。また窒素系活性種の原料ガスからは
酸化性のガスは排除されているので、金属シリサイド層
が酸化されることはない。このため、充分なプロセスマ
ージンをもってレジストマスクの除去工程を施すことが
できる。したがって、デザインルールの微細化にともな
う金属シリサイド層の薄膜化に充分対応できる、安定性
の高い低抵抗コンタクトを形成することが可能となる。
例につき図面を参照しながら説明する。図2〜図3は本
発明が適用されるサリサイドプロセスの工程を示す概略
断面図である。
酸化法やトレンチ埋め込み法等により素子分離領域2を
形成する。つぎに熱酸化法等により酸化シリコン膜、お
よび減圧CVD法等により不純物を含む多結晶シリコン
膜を成膜し、これらをパターニングしてゲート絶縁膜3
およびゲート電極4を形成する。この後、ゲート電極4
をマスクとして、不純物を浅くイオン注入する。つぎに
全面に酸化シリコン膜を形成後、これをエッチバック
し、ゲート電極4の側面にサイドウォールスペーサ5を
残す。この後、ゲート電極4およびサイドウォールスペ
ーサ5をマスクとし、再び不純物をイオン注入し、活性
化熱処理を施すことにより、図2(a)に示すようにL
DD (Lightly Doped Drain)構造の不純物拡散層6を形
成する。
i等の金属層7を形成する。この後600℃程度の第1
の熱処理を施して不純物拡散層6上およびゲート電極4
上の金属層7を固相拡散により選択的にTiSix (x
は2未満の数)に変換する。この第1の熱処理により形
成されるTiSix はC49型結晶構造であり、比較的
高抵抗である。
ペーサ5上の未反応の金属層7を、アンモニア過水溶液
(NH3 とH2 O2 との混合水溶液)でウェットエッチ
ング除去し、不純物拡散層6およびゲート電極4上にT
iSix を残す。
り、TiSix をTiSi2 に結晶変換する。この結
果、図2(c)に示すように金属シリサイド層8が自己
整合的に不純物拡散層6およびゲート電極4上に形成さ
れる。TiSi2 はC54型結晶構造をもち、TiSi
x に比較して低抵抗であり、抵抗率は15μΩ・cm程
度である。なお、ゲート電極4上に酸化シリコン等のス
ペーサを残しておけば、ゲート電極4上に金属シリサイ
ド層8は形成されない。以上がサリサイドプロセスの要
部である。金属層7にCoを採用すれば、金属シリサイ
ド層8としてCoSi2 が形成される。NiやPt等他
の金属でも同様である。
化シリコン等により層間絶縁膜9を形成し、さらに接続
孔の開口形状を有するレジストマスク10を形成する。
マスクとして層間絶縁膜9をドライエッチングし、金属
シリサイド層8に臨む接続孔11を開口する。図3
(e)に示す状態はエッチング終了時点の状態を示す。
接続孔11底部に露出する金属シリサイド層8表面等に
は、ドライエッチングに用いたエッチングガスに起因し
て、フルオロカーボン系ポリマ(不図示)が薄く付着し
ている。
ストマスク10やフルオロカーボン系ポリマを除去す
る。従来法であれば、酸素やオゾンをエッチングガスと
し、これらから生成する酸素活性種によりレジストマス
ク10を酸化燃焼して除去するが、本発明においては窒
素系活性種によりレジストマスク10を除去する。窒素
系活性種は、N2 、N2 +H2 、NH3 またはN2 H4
等を原料ガスとし、これらのガスを放電解離してN+ イ
オン、Nラジカル、NH+ イオンあるいはNHラジカル
等の形として得ることができる。またこれらのガスにさ
らにAr、He、Xe、NeあるいはKr等の希ガスを
混合すれば、放電による解離効率を向上することができ
る。
高エネルギの光、すなわち短波長の紫外光等を照射する
ことによってもよい。紫外光源としては、低圧および高
圧水銀ランプ、D2 (重水素)ランプ、Xeランプ、X
e−Hgランプ、ホローカソードランプ、エキシマレー
ザ、あるいはSR (Synchrotron Orbital Radiation)光
等が例示される。
ガスを熱励起しても得られる。すなわち原料ガスをヒー
タ加熱等により数百℃から千℃前後に加熱することによ
り、ガス分子の運動エネルギ、即ち回転、振動あるいは
並進等のエネルギを高めた窒素系活性種が得られる。
除去された状態を図3(f)に示す。この状態では、レ
ジストマスク10とともに、接続孔11底部に付着して
いたフルオロカーボン系ポリマも除去されている。また
接続孔11底部に露出する金属シリサイド層8表面に
は、殆ど、あるいは全く酸化層が形成されることがな
い。
のメタライゼーションプロセスにより第1層配線12を
形成する。メタライゼーションプロセスに移る前に、接
続孔11底部に露出する金属シリサイド層8表面に極く
僅かの酸化層、あるいは窒化層等の変質層が存在する場
合には、Ar+ イオン等によりソフトエッチングして除
去してもよい。このソフトエッチングは、従来の条件よ
り軽度でよく、金属シリサイド層8表面が1〜2nm程
度の厚さでスパッタリング除去される条件でよい。また
Ar+ イオン等によるソフトエッチングを全く用いず、
水素プラズマを照射するだけでもよい。ソフトエッチン
グと水素プラズマ照射を併用してもよい。
属等のスパッタリングあるいは化学的気相成長法等によ
り形成する。TiN等のバリア層との積層構造としても
よい。また接続孔11内に、タングステン等の高融点金
属によるコンタクトプラグを埋め込み、その表面を層間
絶縁膜9表面と同一レベルとなるように平坦化後、第1
層配線を形成してもよい。高融点金属によるコンタクト
プラグは、周知の選択CVD法、あるいはブランケット
CVD法とこれに引き続く化学的機械研磨法あるいはエ
ッチバック法により形成することができる。
サリサイドプロセスを適用した際の、薄膜化された金属
シリサイド層にも充分対応できる、低抵抗コンタクト形
成プロセスを含む半導体装置の製造が可能となる。
につき、さらに具体的な実施例により、図1を参照して
説明する。
形成された、CoSi2 からなる金属シリサイド層上に
形成された、酸化シリコンからなる層間絶縁膜にレジス
トマスクを用いて接続孔を開口し、この後のレジストマ
スク除去工程に本発明を適用した例である。
その要部を示すように、MIS型トランジスタ等の素子
(不図示)を形成したシリコン等の半導体基板1上に、
CoSi2 からなる金属シリサイド層8を例えば8nm
の厚さに形成後、層間絶縁膜9およびレジストマスク1
0を形成したものである。これらのうち、金属シリサイ
ド層8はCo金属膜のスパッタリングおよびその後の熱
処理による周知の方法により形成されたものである。ま
た層間絶縁膜9は酸化シリコンのプラズマCVDあるい
は減圧CVD等により、800nmの厚さに形成された
ものである。またレジストマスク10は、化学増幅レジ
ストの塗布およびエキシマレーザ露光等により、0.1
8μmの開口径にパターニングされたものである。
ズマエッチング装置の基板載置電極上にセッティング
し、レジストマスク10から露出する層間絶縁膜9を下
記条件でエッチングした。 C4 F8 12 sccm CO 50 sccm Ar 150 sccm O2 2 sccm 圧力 5 Pa RF電力 1500 W
試料の状態を図1(b)に示す。本エッチング工程で
は、エッチングガスの反応生成物およびレジストマスク
10の分解生成物等の混合物からなるフルオロカーボン
系ポリマ13が、レジストマスク10およびパターニン
グされつつある接続孔の側面に堆積し、側壁保護膜とな
って異方性エッチングが進行する。また、露出した金属
シリサイド層8表面にもフルオロカーボン系ポリマ13
が堆積している。
(Inductively Coupled Plasma)タイプのプラズマ発生源
を有するダウンフロー型アッシング装置に搬送して基板
ステージ上に載置し、下記条件によりレジストマスク1
0およびフルオロカーボン系ポリマ13をエッチング除
去し、接続孔11を完成した。 NH3 500 sccm Ar 1500 sccm 圧力 250 Pa RF電力 800 W 基板ステージ温度 250 ℃
0のエッチングレートは、約300nm/minであ
り、図1(c)に示すようにレジストマスク10が除去
された段階においてフルオロカーボン系ポリマ13も完
全に除去された。また本エッチング条件中には酸素活性
種は存在しないので、金属シリサイド層8表面に酸化層
が新たに形成されることがない。
てソフトエッチングを施し、金属シリサイド層8表面を
1〜2nm程度除去する。金属シリサイド層8表面に酸
化層あるいは変質層が存在しなければ、ソフトエッチン
グは省略することができる。
tron Cyclotron Resonance) プラズマCVD装置に搬送
し、下記条件で水素プラズマ処理を施し、接続孔11底
部に露出する金属シリサイド層8表面を清浄化する。 H2 100 sccm 圧力 0.5 Pa マイクロ波電力 2500 W 基板ステージ温度 400 ℃ 本水素プラズマ処理により、金属シリサイド層8表面に
僅かに残る酸化層や変質層も除去され、低抵抗のコンタ
クトを形成する準備は完了する。なお、先のソフトエッ
チングは省略し、水素プラズマ処理のみ施してもよい。
またArとH2の混合ガスによりソフトエッチングを施
し、水素プラズマ処理を兼用してもよい。
ライゼーション工程である。同じECRプラズマCVD
装置内で、図1(d)に示すように、まずTi層/Ti
N層各20nmの厚さからなるバリア層14を形成す
る。バリア層の厚さは、層間絶縁膜9表面の平坦部分で
の厚さであり、接続孔11の内部はカバレッジの関係で
20nmより薄く形成される。 Ti層のプラズマCVD条件 TiCl4 5 sccm H2 150 sccm Ar 200 sccm 圧力 1.0 Pa マイクロ波電力 2800 W 基板ステージ温度 400 ℃ TiN層のプラズマCVD条件 TiCl4 5 sccm H2 75 sccm N2 150 sccm Ar 150 sccm 圧力 1.0 Pa マイクロ波電力 2800 W 基板ステージ温度 400 ℃
てCuを採用し、原料ガスとしてCu(hfac)(tmvs)を用
いた減圧CVD法によりCu金属層15を形成した。C
u(hfac)(tmvs)は、Cu原子に hfac(Hexafluoroacetyl
acetonate)とtmvs(Trimethylvinylsilane)が結合した有
機金属化合物である。 Cu金属層の減圧CVD条件 Cu(hfac)(tmvs) 0.7 g/min H2 1000 sccm 圧力 1500 Pa 基板ステージ温度 200 ℃
ド等を発生させることなく、充分に埋め込まれる迄形成
する。このとき、層間絶縁膜9上のCu金属層15は例
えば500nmの厚さである。この後、層間絶縁膜9上
のCu金属層15およびバリア層14をパターニングし
て第1層金属配線を形成する。あるいは、化学的機械研
磨法により層間絶縁膜9上のCu金属層15およびバリ
ア層14を除去して接続孔11内にコンタクトプラグを
形成し、あらたに第1層金属配線を形成してもよい。
工程で薄いCoSi2 からなる金属シリサイド層に酸化
層は形成されることがなく、したがって酸化層除去のた
めのソフトエッチングが不要、あるいは極く軽度で済
む。このため低抵抗の金属シリサイド層が膜減りあるい
はエッチオフされる不都合は解消され、サリサイドプロ
セスを用いた高集積度半導体装置を安定に製造すること
ができる。
形成された、TiSi2 からなる金属シリサイド層上に
形成された、酸化シリコンからなる層間絶縁膜に、レジ
ストマスクを用いて接続孔を開口し、この後のレジスト
マスク除去工程に本発明を適用した例である。
(a)にその要部を示すようにMIS型トランジスタ等
の素子(不図示)を形成したシリコン等の半導体基板1
上に、TiSi2 からなる金属シリサイド層8を例えば
8nmの厚さに形成した点を除いては、前実施例1に準
じるものであるので、重複する説明は省略する。金属シ
リサイド層8はTi金属膜のスパッタリングおよびその
後の熱処理による周知の方法により形成されたものであ
る。
接続孔開口工程も前実施例1に準じるものであり、エッ
チング条件の詳細な記述は省略する。
ラズマ発生源を有するダウンフロー型アッシング装置に
搬送して基板ステージ上に載置し、本実施例ではN2 /
H2混合ガスによる下記条件により、レジストマスク1
0およびフルオロカーボン系ポリマ13をエッチング除
去し、接続孔11を完成した。この工程は、マイクロ波
プラズマアッシング装置や、アノードカップル型の平行
平板型プラズマアッシング装置を用いてもよい。 N2 1500 sccm H2 500 sccm 圧力 250 Pa RF電力 800 W 基板ステージ温度 250 ℃
0のエッチングレートは約200nm/minであり、
図1(c)に示すようにレジストマスク10が除去され
た段階においてフルオロカーボン系ポリマ13も完全に
除去された。また本エッチング条件中には酸素活性種は
存在しないので、金属シリサイド層8表面に酸化層が新
たに形成されることがない。
ッチング工程、水素プラズマ処理工程および第1層配線
のメタライゼーション工程等は、いずれも前実施例1と
同様でよい。第1層配線のメタライゼーション工程は、
Cu系金属層の減圧CVDの他に、Al系金属の高温ス
パッタリングや、タングステンの選択CVDやブランケ
ットCVD法によってもよい。
工程で、薄く、また酸化されやすいTiSi2 からなる
金属シリサイド層に酸化層は形成されることがなく、し
たがって酸化層除去のためのソフトエッチングが不要、
あるいは極く軽度で済む。このため低抵抗の金属シリサ
イド層が膜減りあるいはエッチオフされる不都合は解消
され、サリサイドプロセスを用いた高集積度半導体装置
を安定に製造することができる。
説明したが、本発明はこれら実施例に何ら限定されるも
のではない。
なわち不純物拡散層上に形成された金属シリサイド層に
臨む接続孔を開口する工程後の、レジストマスク除去工
程に本発明を適用した。サリサイドプロセスでは多結晶
シリコンによるゲート電極およびゲート電極から延在す
る配線も金属シリサイド化されるが、これらゲート電極
・配線に臨む接続孔開口後のレジストマスク除去に本発
明を適用してもよいことは当然である。
2 /H2 混合ガスの他に、N2 単独ガスや、N2 H
4 (ヒドラジン)を用いてもよい。これらの原料ガスの
活性化手段として、放電励起の他に、光あるいは熱励起
を用いることもできる。これら励起装置は、光励起エッ
チング装置、あるいはガスエッチング装置として周知で
ある。
の半導体装置の製造方法によれば、デザインルールの微
細化によりシャロージャンクション化した半導体装置へ
のサリサイドプロセスの適用にあたり、金属シリサイド
層の薄膜化にも充分対応できる、低抵抗のコンタクト形
成プロセスを含む半導体装置の製造方法を提供すること
が可能となる。
ある。
明する概略断面図である。
明する概略断面図であり、図2に続く工程を示す。
膜、4…ゲート電極、5…サイドウォールスペーサ、6
…不純物拡散層、7…金属層、8…金属シリサイド層、
9…層間絶縁膜、10…レジストマスク、11…接続
孔、12…第1層配線、13…フルオロカーボン系ポリ
マ、14…バリア層、15…Cu金属層
Claims (4)
- 【請求項1】 表面に金属シリサイド層が形成された半
導体基板上に、層間絶縁膜を形成する工程、 前記層間絶縁膜上に、レジストマスクを形成する工程、 前記レジストマスクをエッチングマスクとして前記層間
絶縁膜をエッチングし、前記金属シリサイド層に臨む接
続孔を開口する工程、 前記レジストマスクを除去する工程、 前記接続孔内に導電材料層を埋め込む工程以上の工程を
具備する半導体装置の製造方法であって、 前記レジストマスクを除去する工程は、 窒素系活性種によるドライエッチング工程であることを
特徴とする半導体装置の製造方法。 - 【請求項2】 前記窒素系活性種は、 N2 、N2 +H2 、NH3 およびN2 H4 から選ばれる
少なくとも1種を含むガスの励起工程により得ることを
特徴とする請求項1記載の半導体装置の製造方法。 - 【請求項3】 前記窒素系活性種は、 N2 、N2 +H2 、NH3 およびN2 H4 から選ばれる
少なくとも1種と、 Ar、He、Xe、NeおよびKrから選ばれる少なく
とも1種とを含むガスの励起工程により得ることを特徴
とする請求項1記載の半導体装置の製造方法。 - 【請求項4】 前記励起工程は、 放電解離励起、光励起および熱励起のうちのいずれか1
種の励起によることを特徴とする請求項2または3記載
の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4745998A JPH11251294A (ja) | 1998-02-27 | 1998-02-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4745998A JPH11251294A (ja) | 1998-02-27 | 1998-02-27 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11251294A true JPH11251294A (ja) | 1999-09-17 |
Family
ID=12775755
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4745998A Pending JPH11251294A (ja) | 1998-02-27 | 1998-02-27 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11251294A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001102447A (ja) * | 1999-09-30 | 2001-04-13 | Mitsubishi Electric Corp | コンタクト構造の製造方法 |
JP2002176010A (ja) * | 2000-09-22 | 2002-06-21 | Samsung Electronics Co Ltd | 半導体装置及びそのメタルシリサイド層形成方法 |
JP2002261097A (ja) * | 2000-12-28 | 2002-09-13 | Tadahiro Omi | 誘電体膜およびその形成方法、半導体装置、不揮発性半導体メモリ装置、および半導体装置の製造方法 |
US6645870B2 (en) | 2001-07-11 | 2003-11-11 | Hitachi, Ltd. | Process for fabricating semiconductor device |
JP2004502319A (ja) * | 2000-06-30 | 2004-01-22 | ラム リサーチ コーポレーション | エッチング工程後に水素を用いてフォトレジストを剥離させるためのプロセス |
JP2006156486A (ja) * | 2004-11-25 | 2006-06-15 | Tokyo Electron Ltd | 基板処理方法および半導体装置の製造方法 |
JP2007214588A (ja) * | 2007-04-16 | 2007-08-23 | Hitachi Ltd | 半導体装置の製造方法 |
JP2012509592A (ja) * | 2008-11-21 | 2012-04-19 | アクセリス テクノロジーズ, インコーポレイテッド | 灰化方法及び装置による基板工程プラズマ |
-
1998
- 1998-02-27 JP JP4745998A patent/JPH11251294A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001102447A (ja) * | 1999-09-30 | 2001-04-13 | Mitsubishi Electric Corp | コンタクト構造の製造方法 |
JP2004502319A (ja) * | 2000-06-30 | 2004-01-22 | ラム リサーチ コーポレーション | エッチング工程後に水素を用いてフォトレジストを剥離させるためのプロセス |
JP2002176010A (ja) * | 2000-09-22 | 2002-06-21 | Samsung Electronics Co Ltd | 半導体装置及びそのメタルシリサイド層形成方法 |
JP2002261097A (ja) * | 2000-12-28 | 2002-09-13 | Tadahiro Omi | 誘電体膜およびその形成方法、半導体装置、不揮発性半導体メモリ装置、および半導体装置の製造方法 |
US6645870B2 (en) | 2001-07-11 | 2003-11-11 | Hitachi, Ltd. | Process for fabricating semiconductor device |
KR100762524B1 (ko) * | 2001-07-11 | 2007-10-01 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체장치의 제조방법 |
JP2006156486A (ja) * | 2004-11-25 | 2006-06-15 | Tokyo Electron Ltd | 基板処理方法および半導体装置の製造方法 |
JP2007214588A (ja) * | 2007-04-16 | 2007-08-23 | Hitachi Ltd | 半導体装置の製造方法 |
JP2012509592A (ja) * | 2008-11-21 | 2012-04-19 | アクセリス テクノロジーズ, インコーポレイテッド | 灰化方法及び装置による基板工程プラズマ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100663828B1 (ko) | 반도체 장치의 제조 방법 | |
US6365516B1 (en) | Advanced cobalt silicidation with in-situ hydrogen plasma clean | |
JP4142753B2 (ja) | スパッタターゲット、スパッタ装置、半導体装置およびその製造方法 | |
JP2692554B2 (ja) | 半導体装置の製造方法 | |
EP0459770B1 (en) | Method for producing a semiconductor device with gate structure | |
JP4146859B2 (ja) | 半導体装置の製造方法 | |
JPH09148268A (ja) | 半導体装置の製造方法 | |
JPH03261139A (ja) | 選択的異方性を用いて局部相互接続を形成する改良方法 | |
US5953633A (en) | Method for manufacturing self-aligned titanium salicide using two two-step rapid thermal annealing steps | |
JPH08274043A (ja) | 半導体装置の製造方法 | |
JP3828511B2 (ja) | 半導体装置の製造方法 | |
JP2790362B2 (ja) | 半導体装置 | |
JPH11251294A (ja) | 半導体装置の製造方法 | |
US20070202695A1 (en) | Method for fabricating a semiconductor device | |
JP3393465B2 (ja) | 半導体装置の製造方法 | |
US20030186523A1 (en) | Method for forming an improved metal silicide portion in a silicon-containing conductive region in an integrated circuit | |
JPH10270381A (ja) | 半導体装置の製造方法 | |
US20040188240A1 (en) | Process for in-situ nitridation of salicides | |
JP2003051459A (ja) | 半導体素子のシリサイド膜の形成方法 | |
TWI792293B (zh) | 半導體裝置及其製造方法 | |
JP3480031B2 (ja) | 配線接続構造を有する半導体装置 | |
JP3360480B2 (ja) | 半導体装置の製造方法 | |
TW517290B (en) | Damascene NiSi metal gate high-k transistor | |
JPH09186113A (ja) | シリサイド膜の形成方法及びシリサイド膜を有する半導体素子の製造方法 | |
TW531795B (en) | Self-aligned metal silicide process using cobalt silicide |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20041222 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050107 |
|
A977 | Report on retrieval |
Effective date: 20060831 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060905 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061106 |
|
A02 | Decision of refusal |
Effective date: 20070515 Free format text: JAPANESE INTERMEDIATE CODE: A02 |