JP2005537668A - 高誘電率誘電体材料の除去を改良する方法及びシステム - Google Patents

高誘電率誘電体材料の除去を改良する方法及びシステム Download PDF

Info

Publication number
JP2005537668A
JP2005537668A JP2004532965A JP2004532965A JP2005537668A JP 2005537668 A JP2005537668 A JP 2005537668A JP 2004532965 A JP2004532965 A JP 2004532965A JP 2004532965 A JP2004532965 A JP 2004532965A JP 2005537668 A JP2005537668 A JP 2005537668A
Authority
JP
Japan
Prior art keywords
plasma
dielectric constant
high dielectric
layer
constant material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004532965A
Other languages
English (en)
Inventor
ビーズ、ゴードン
チェン、リー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2005537668A publication Critical patent/JP2005537668A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

【課題】高誘電率材料の除去を改良する方法及びシステム
【解決手段】プラズマ処理を用いた、高誘電率材料からなる層を改質させる方法及びシステムを開示する。該プラズマプロセスは、ウェットエッチングを用いて、改質した高誘電率誘電体材料の高められた除去速度をもたらす。該プラズマプロセスは、プラズマにさらすことによって、高誘電率材料からなる層を改質させ、この場合、該プラズマは、不活性ガスおよび/または反応性ガスを含むことができる。プラズマ処理は、ゲート電極エッチングプロセスの終了時に実行される工程として、あるいは、スペーサエッチングプロセスの終了時の工程として、実施することができる。

Description

本出願は、2002年8月27日に出願された米国仮出願第60/406,031号に基づいており、かつ該仮出願の利益を主張し、その内容全体が参照によりここに組み込まれる。
本発明は、基板からの材料の除去に関し、具体的には、半導体基板からの高誘電率(high−k)誘電体層の除去に関する。
半導体業界においては、微小電子デバイスの最少特徴寸法は、より高速で低電力のマイクロプロセッサ及びデジタル回路に対する要求を満たすために、ディープサブミクロン領域に近づいている。プロセス開発及び集積問題は、SiO及びシリコン酸化窒化物(SiN)の(本願明細書では「high−k」材料とも呼ぶ)高誘電率誘電体材料への切迫した置換、および0.1μm以下の相補型MOS(complementary metal−oxide semiconductor;CMOS)技術におけるドープしたポリシリコンに取って代わるための代替のゲート電極材料の使用に対して、新たなゲート積層材料及びシリサイド処理のための鍵となる問題である。
SiOの誘電定数(k〜3.9)よりも大きい誘電定数を擁する誘電体材料は、一般に、高誘電率材料と呼ばれている。また、高誘電率材料は、基板の表面に成長させる(例えば、SiO、SiN)のではなく、基板上に被着させる(例えば、HfO、ZrO)誘電体材料のことも指す。高誘電率材料は、金属珪酸塩または酸化物(例えば、Ta(k〜26)、TiO(k〜80)、ZrO(k〜25)、Al(k〜9)、HfSiO、HfO、(k〜25))を含んでもよい。半導体デバイスの製造中、高誘電率層は、ソース/ドレイン領域のためのシリサイド化を可能にするために、およびイオン注入中に該ソース/ドレイン領域に注入される金属不純物のリスクを低減するために、エッチングして、除去しなければならない。
本発明は、高誘電率層をプラズマにさらすことによって、高誘電率誘電体層を改質して、ウェットエッチングプロセスを用いて、効率的にエッチングする改質層を得るためのプラズマプロセスに関する。
該プラズマプロセスは、不活性ガスおよび/または反応性ガス混合物を含むことができ、また該プロセスは、ゲート電極エッチングプロセスの終了時に実行される追加的な工程として、あるいは、スペーサエッチングプロセスの終了時に追加される追加的な工程として、その場で実施することができる。
本発明のより完全な認識及び本発明の多くの付随する効果は、特に、添付図面と共に考究した場合に、以下の詳細な説明を参照して容易に理解できるであろう。
本発明の一実施形態においては、プラズマ処理システムは、不活性ガスを用い、プラズマ領域にさらすことによって、高誘電率誘電体層を改質する。プロセスガス中の不活性ガス活性種は、希ガスであるHe、Ne、Ar、Kr及びXe、またはプラズマ環境において高誘電率層に対して非反応性のその他のガスからなる群から選択することができる。ガス相プラズマイオンは、該高誘電率層に衝撃を与えて改質するが、該イオンは、該高誘電率層によって、下層のSi層へのアタックを及ぼすのを物理的に防止される。上記プラズマプロセスに続く独立したウェットエッチング工程においては、プラズマ改質高誘電率層は、プラズマ処理にさらされない高誘電率層よりも速くエッチングする。
代替の実施形態においては、上記開示したプラズマ処理は、上記高誘電率層と化学的に反応する反応性プラズマを用い、上記イオンは、ウェットエッチングプロセスが、崩壊した(改質された)高誘電率層を有効に除去することができるように、該高誘電率層を有効に崩壊させおよび/または薄くするのに充分なエネルギを有する。反応性プラズマを該高誘電率層を改質するのに用いる場合、上記プロセスガス及びプラズマ条件は、パターン化されたゲート導体形状構成及び他の材料をエッチングまたは損傷させなくてもよいように選択される。例えば、該プロセスガスは、HBrまたはHCl、およびHe等の不活性ガスを含むことができる。
微細な形状構成が、フォトレジストまたはハードマスクによって形成されるパターン化されたエッチングプロセスにおいては、上記さらされる高誘電率層の改質は、表面の垂線と平行なイオン衝撃により、実質的に異方性である。その結果として、改質された高誘電率層のウェットエッチング速度の増加は、非等方である。換言すれば、該高誘電率層のプラズマ改質及びそれに続くウェットエッチング工程の結果は、異方性のエッチング及びさらされた高誘電率層の除去である。
半導体デバイスの製造において、本発明による上記高誘電率層ガスのプラズマ処理は、パターニングプロセス中の異なる段階で実行することができる。例えば、該プラズマ処理は、通常のゲートエッチングプロセス法の終了時に、あるいは、一般的なスペーサエッチングプロセスに加えることができる。
例えば、ハードマスクによって画定されるゲート電極を形成する順序は、1)該ハードマスクを介してエッチングする「ブレークスルー」、2)該電極の形状構成を形成する「メインエッチング」、および3)シリコン基板に積層される(高誘電率)誘電体層をエッチングして除去する「オーバエッチング」とを含むことができる。該高誘電率層を除去するエッチング工程3)は、Siのエッチングに対して非常に低い選択性を有する前駆体を含有する強烈なハロゲンの使用をしばしば要する。それらの前駆体(例えば、Oがある場合のCFまたはHBr)は、エッチング副生成物の揮発性を増加させるために、基板の昇温の利用をしばしば必要とし、またそれらの前駆体の使用は、適切なエッチング選択性を実現するために、物理的に大きなエッチングコンポーネント及びポリマー生成をさらに要する可能性がある。温度の上昇も、次にフォトレジストマスキングからハードマスクへの移行を強いる。従って、上記高誘電率層が除去されたときに、エッチングプロセスが即座に終了しない場合には、下にあるシリコン層を損傷するリスクがある。
上記のプラズマエッチング工程3)は、プラズマ改質/シンニング工程と置き換えることができ、この場合、プラズマ中のイオンは、上記高誘電率層を完全に除去することなく、該高誘電率層に衝撃を与えて改質する。反応性プラズマプロセスにおいては、処理ガスは、HBrまたはHCl、および不活性ガスを含むことができる。上記ウェットエッチングプロセスは、高温の硫酸を含むことができ、その結果として、標準的なウェット洗浄プロセスによる高誘電率層の除去がもたらされる。該高誘電率層は、改質/シンニング工程中に移動しないため、下にあるシリコン層に対して生じる損傷の可能性は低減される。該シンニング工程があまりにも長引いて実行された場合、高誘電率層が移動して、結果として、該下にあるシリコン層への損傷が生じる。
高誘電率層に対するプラズマ処理のはっきりとした効果は、まだ分かっていない。しかし、プラズマ処理は、高誘電率層の無定型状態の部分を増加させる可能性があり、かつ該高誘電率層に原子の残留物を生成する化学的結合を破壊する可能性もある。不活性ガスを用いることに加えて、開示したプラズマ処理は、反応性ガスを用いることができ、この場合、イオンエネルギは、後のウェットエッチングプロセスが、改質した高誘電率層を除去することができるように、該高誘電率層の原子構造を崩壊させるのに適している。反応性プラズマを用いた場合、プロセス条件は、現存するゲート導体の形状構成がエッチングされないように選択することができる。
高誘電率層のプラズマ処理は、上記スペーサエッチングプロセスの終了時に該プラズマ処理を実行することにより、半導体デバイスの製造に組み込むことができる。サイドウォールスペーサは、ゲートとソース/ドレイン領域の絶縁を実現するため、およびセルフアラインのドレインエンジニアリングドーパント構造の形成を容易にするのに用いられる。場合によっては、高誘電率層をソース/ドレイン領域上に残し、スペーサエッチングプロセスを実行することが望ましい場合もあり、その結果、プラズマ環境が、シリコンの代わりに「犠牲的な」高誘電率材料に対してさらされる。スペーサが形成された後、本発明による高誘電率層のプラズマ処理は、その場で実行されて、該高誘電率層を改質させ、該高誘電率層の高速ウェットエッチングを容易にする。
追加的なプラズマ処理工程を、ゲート電極エッチングプロセスの終了時に加えることができ、または追加的なプラズマ処理工程を、スペーサエッチングプロセスの終了時に加えることができる。有利には、本発明は、別々のプロセスチャンバで、あるいは、別々のプラズマエッチングツール上で実行することができる。
プラズマエッチング工程の後、ウェハは、上記高誘電率層を除去するために、標準的なウェットエッチング法を用いてウェットエッチングすることができる。そして、イオン注入プロセス工程が、シリコン面上に高誘電率層がないソース/ドレイン領域を形成し、これは、該高誘電率層から該ソース/ドレイン領域への不純物のノックオン注入のリスクを軽減する。追加的な恩恵は、高誘電率層の除去は、ソース/ドレイン領域のシリサイド化を妨げないことであり、界面のシリコン表面層に対して極めて敏感なプロセス工程である。
燐イオン注入を用いた高誘電率材料の改質は、イオン注入した高誘電率材料のウェットエッチング速度を著しく増加させる。しかし、このことは、入射イオンの運動エネルギを通常の注入運動エネルギから著しく低減することを要する。これは、高運動エネルギイオンによる高められたウェハ表面温度と関係する低減された衝突断面によって説明することができる。換言すれば、一般的なイオン注入プロセスの範囲の運動エネルギを有するイオンは、高誘電率層を有する多くの低減された衝突断面を有し、その結果として、入射イオンは、かなりの結合破壊衝突を生じることなく、薄い(例えば、3nmから5nm)高誘電率層を単に通過する。また、高エネルギ注入は、ウェハを加熱し、上昇したウェハ温度は、破壊された結合を熱処理して修復することができ、それにより、該高誘電率の初期の特性を著しく回復させる。
図1は、本発明による高誘電率材料からなる層を改質させる方法を説明するフローチャートを示す。該方法は、プラズマプロセスを用いて、改質した高誘電率層を基板から除去する後のウェットエッチングプロセスのために、該高誘電率層を改質させる。工程100において、プロセスがスタートする。工程102において、高誘電率材料を有する層が基板上に設けられ、該基板は、プラズマ処理チャンバ内に配置されている。工程104において、不活性ガスおよび/または反応性ガスを含むプロセスガスが、該プラズマ処理チャンバ内に導入されて、プラズマがスタートする。工程106において、高誘電率材料からなる該層が該プラズマにさらされ、該層は、プラズマ中でのイオン衝撃により改質される。工程106におけるプロセスは、所望の期間実行されて、該高誘電率層が改質されて、該プロセスは、工程108で終了する。
図2aから図2cは、高誘電率誘電体材料からなる層を改質させ、除去する工程の概略断面図を示す。図2aは、半導体基板202の上にある高誘電率誘電体層204と、エッチングされたゲート電極形状構成206と、パターン構造を画定するハードマスクまたはフォトレジスト層208とを備える、一部が完了した構造200を示す。図2bは、プラズマエッチングプロセス後の、図2aの後の一部が完了した構造200を示す。改質した高誘電率層210は、プラズマにさらされている水平面上に形成される。図2bの構造200は、当該技術分野においては公知の、図2cの構造200を形成するための標準的なウェット洗浄法を用いてさらに処理され、この場合、改質した高誘電率層及びハードマスク(またはフォトレジスト層)は、すでに除去されており、また該構造は、半導体デバイスを形成するためのさらなる処理に対して準備が整っている。
高誘電率膜のSiOに対する低い選択性は、シリコン上の高誘電率層と、SiO領域とを同時に取り除こうとする場合に、問題となる可能性がある。高誘電率膜をオーバエッチングすることは、デバイスの絶縁領域からのSiOの過剰な除去につながる可能性がある。そのため、高誘電率膜のインテグレーションは、SiOに対する高い選択性を備える新たなエッチングプロセスの利用を必要とする可能性がある。プラズマにさらしている間の該高誘電率層の分子構造の崩壊は、高誘電率材料のSi及びSiOに対する高いエッチング選択性を有する、ウェットエッチング化学作用の十分な選択を可能にする。
図3は、本発明の好適な実施形態によるプラズマ処理システムを示す。図3から図6においては、同じ符号を、全図にわたって同じ構成要素を示すのに用いる。プラズマを維持することができるプラズマ処理システム1を図3に示し、該システムは、処理領域45内でのプラズマの生成を容易にするように構成されたプラズマプロセスチャンバ10を含む。プラズマ処理システム1は、さらに、その上に、処理すべき基板25が付着される基板ホルダ20と、プロセスガス42をプラズマプロセスチャンバ10に導入するガス注入システム40と、真空ポンピング装置50とを備える。ガス注入システム40は、外部のガスソースから該プロセスチャンバへのプロセスガスの供給に対して個別の制御を可能にする。
イオン化可能なガスまたはガスの混合物は、ガス注入システム40を介して導入され、プロセス圧力が調節される。例えば、コントローラ55は、真空ポンピング装置50及びガス注入システム40を制御するのに用いられる。望ましくは、プラズマは、所定の材料プロセスに対して固有の材料を生成するために、および材料の基板25への被着または基板25の露出面からの材料の除去を促進するために用いられる。
基板25は、スロットバルブ(図示せず)及びロボット式基板移送システムを介したチャンバフィードスルー(図示せず)によってチャンバ10に、および該チャンバから移送され、そこで該基板は、基板ホルダ20内に収容された基板リフトピン(図示せず)により受容され、そこに収容された装置によって機械的に改質される。基板25が、一旦、該基板移送システムによって収容されると、該基板は、基板ホルダ20の上面まで低下される。
代替の実施形態においては、基板25は、静電クランプ(図示せず)によって基板ホルダ20に付着される。さらに、基板ホルダ20は、基板ホルダ20から熱を受け取って、熱交換システム(図示せず)に熱を伝達する、あるいは、加熱時に、該熱交換システムから熱を伝達する再循環冷却剤フローを含む冷却システムをさらに含む。また、基板25と基板ホルダ20との間のガスギャップ熱伝導性を改善するために、該基板の裏面にガスを供給してもよい。このようなシステムは、該基板の温度制御が、高められた温度または低下した温度で必要な場合に用いられる。例えば、該基板の温度制御は、プラズマから基板25に与えられた熱流束と、基板ホルダ20への伝導による基板25から移動した熱流束とのバランスにより実現する定常状態の温度を超える温度で有用になる可能性がある。他の実施形態においては、抵抗性加熱体等の加熱要素、または熱電気式ヒータ/クーラが含まれる。
図3に示す実施形態においては、基板ホルダ20は、さらに、それを介して高周波(RF)電力が、処理領域45内のプラズマに結合される電極として機能することができる。例えば、基板ホルダ20は、高周波電源30からインピーダンス整合網32を通って基板ホルダ20への高周波電力の伝送によって、高周波電圧で電気的にバイアスをかけることができる。該高周波バイアスは、電子を加熱するように作用し、それによりプラズマを生成して維持する。この構成において、上記システムは、RIEリアクタとして動作し、上記チャンバ及び上方のガス注入電極は接地面として機能する。高周波バイアスのための典型的な周波数は、1MHzから100MHzの範囲であり、好ましくは、13.56MHzである。
代替の実施形態において、高周波電力は、多くの周波数で、基板ホルダ電極に印加することができる。さらに、インピーダンス整合網32は、反射電力を最少化することにより、処理チャンバ10内のプラズマへの高周波電力の伝達を最大化するように機能する。整合網の接続形態(例えば、L型、π型、T型)及び自動制御法は、公知である。
図3を参照して説明を続けると、プロセスガス42は、ガス注入システム40を介して処理領域45に導入される。ガス注入システム40は、シャワーヘッドを含むことができ、プロセスガス42は、ガス注入プレナム(図示せず)、一連のバッフルプレート(図示せず)及びマルチオリフィスシャワーヘッドガス注入プレート(図示せず)を介してガス供給システム(図示せず)から処理領域45に供給される。
真空ポンプ装置50は、毎秒5000リットル(以上)までのポンピング速度が可能なターボ分子真空ポンプ(turbo−molecular vacuum pump;TMP)と、チャンバ圧力を絞るゲートバルブとを含むことができる。ドライプラズマエッチングに用いられる従来のプラズマ処理装置においては、毎秒1000から3000リットルのTMPが用いられる。TMPは、一般的には、50mTorr以下の低圧処理に有用である。高圧処理(すなわち、100mTorr以上の)の場合、機械的なブースターポンプ及びドライ粗引きポンプが用いられる。
コントローラ55は、マイクロプロセッサと、メモリと、プラズマ処理システム1と通信し、該システムに対して入力を活性化すると共に、プラズマ処理システム1からの出力を監視するのに充分な制御電圧を生成することができるデジタルI/Oポートとを含む。また、コントローラ55は、高周波電源30、インピーダンス整合網32、ガス注入システム40、プラズマモニタ装置57及び真空ポンプ装置50に結合されており、かつそれらと情報を交換する。上記メモリに格納されたプログラムは、格納されたプロセスレシピに従って、プラズマ処理システム1の上記の構成要素を制御するのに用いられる。コントローラ55の一つの実施例は、デジタル信号プロセッサ(DSP)であり、例えば、テキサス州ダラス(Dallas,Texas)のテキサスインストゥルメンツ社(Texas Instruments)から入手可能なmodel number TMS320である。
プラズマモニタシステム57は、例えば、プラズマ環境中の励起粒子を測定する光放射分光(optical emission spectroscopy;OES)システムおよび/またはラングミュアプローブ等の、プラズマ密度を測定するプラズマ診断システムを備えることができる。プラズマモニタシステム57は、コントローラ55と共に用いて、エッチングプロセスの状態を判断すること、およびプロセスコンプライアンスを保障するためのフィードバックを与えることができる。あるいは、プラズマモニタシステム57は、マイクロ波および/または高周波診断システムを備えることができる。
図4は、本発明の代替の実施形態によるプラズマ処理システムを示す。図4のプラズマ処理システム1は、図3を参照して説明した構成要素に加えて、さらに、プラズマ密度を潜在的に高めるためおよび/またはプラズマ処理の均一性を改善するために、機械的または電気的に回転するDC磁界装置60を含む。また、コントローラ55は、回転速度及び磁界強度を調節するために、回転磁界装置60に結合されている。
図5は、本発明の代替の実施形態によるプラズマ処理システムを示す。図5のプラズマ処理システム1は、さらに、高周波電力が、高周波電源72からインピーダンス整合網74を介して結合される上方プレート電極70を含む。高周波電力の該上方電極への印加のための典型的な周波数は、10MHzから200MHz、好ましくは、60MHzである。また、電力の下方電極への印加のための典型的な周波数は、0.1MHzから30MHz、好ましくは、2MHzである。また、コントローラ55は高周波電力の上方電極70への印加を制御するために、高周波電源72及びインピーダンス整合網74に結合されている。
図5Aは、本発明の代替の実施形態によるプラズマ処理システムを示す。図5のプラズマ処理システム1は、接地された下方電極20を含むように変更されている。代替の実施形態においては、DCバイアスを下方電極20に印加することができる。
図5Bは、本発明の代替の実施形態によるプラズマ処理システムを示す。図5のプラズマ処理システム1は、プラズマ処理システム1と電気的に絶縁されている下方電極20を含むように変更されている。この構成においては、プラズマがある場合、下方電極20上及び基板25上に浮動電位を生成することができる。
図6は、本発明の代替の実施形態によるプラズマ処理システムを示す。図3のプラズマ処理システム1は、さらに、高周波電源82及びインピーダンス整合網84を介して高周波電力が結合される誘導コイル80を含むように変更されている。高周波電力は、誘導コイル80から誘電ウィンドウ(図示せず)を介してプラズマ処理領域45に誘導結合される。誘導コイル80への高周波電力の印加のための典型的な周波数は、10MHzから100MHz、好ましくは、13.56MHzである。また、電力のチャック電極への印加のための典型的な周波数は、0.1MHzから30MHz、好ましくは、13.56MHzである。また、スロット付きファラデーシールド(図示せず)を、誘導コイル80とプラズマの容量性結合を低減するのに用いることができる。また、コントローラ55は、誘導コイル80への電力の印加を制御するために、高周波電源82及びインピーダンス整合網84に結合されている。
代替の実施形態において、プラズマは、電子サイクロトロン共鳴(electron cyclotron resonance;ECR)を用いて生成される。また別の実施形態において、プラズマは、ヘリコン波の発射によって生成される。さらに別の実施形態において、プラズマは、伝播表面波によって生成される。
図6Aは、本発明の代替の実施形態によるプラズマ処理システムを示す。図6のプラズマ処理システムは、接地されたチャック電極20を含むように変更されている。代替の実施形態においては、DCバイアスをチャック電極20に印加することができる。
図6Bは、本発明の代替の実施形態によるプラズマ処理システムを示す。図6のプラズマ処理システム1は、プラズマ処理システム1と電気的に絶縁されているチャック電極20を含むように変更されている。この構成においては、プラズマがあるときに、チャック電極20に対して、および基板25に対して、浮動電位を生成することができる。
図7は、高誘電率材料からなる改質層のウェットエッチングを説明するフローチャートを示す。工程700において、プロセスがスタートする。工程702において、基板の上にある高誘電率材料からなる改質層をウェットエッチングシステムに供給する。工程704において、高誘電率材料からなる改質層は、ウェットエッチング流体にさらされる。該エッチング流体は、硫酸等の酸であってもよい。工程706においては、高誘電率材料からなる改質層がエッチングされる。工程706でのプロセスが、該高誘電率層をエッチングするための所望の期間実行されると、工程708において、基板が脱イオン水により洗浄されて、乾燥され、工程710において、該プロセスが終了する。
ウェットエッチングは、処理チャンバ10に操作可能に結合された、または該処理チャンバ内に操作可能に結合された、従来の洗浄またはウェットエッチングチャンバ内で実行することができる。
本発明の実施形態をさらに説明するために、次の実施例を記載するが、これは、本発明の範囲を制限しようとするものではない。
(実施例):HfO誘電体層の除去
パターン化されたシリコンゲート電極と、シリコン基板の上にあるHfO誘電体層(50Å厚)とを備えるテスト構造を用いた。プラズマ改質工程がない場合、熱硫酸中のHfO層のウェットエッチング速度は、約2から3A/hrである。長いウェットエッチング処理を要するHfO層の除去は、該HfO層と上記ゲート電極との界面のエロージョン等の問題が生じる可能性がある。
あるいは、プラズマ改質工程を、HBr及びHeガスを含むプロセスガスを用いて、容量性結合プラズマプロセスチャンバ内で上記のテスト構造に対して実行した。基板温度は、80℃に維持し、チャンバ圧力は、12mTorrとした。該テスト構造は、約12秒間、プラズマにさらし、それにより、約5Aの厚さを有する改質HfO層が生じた。該プラズマプロセスに続いて、該改質HfO層を約2から3A/minの速度で、熱硫酸中でウェットエッチングすると、該プラズマ改質工程にさらされなかったHfO層と比較して、大幅に向上した除去速度を示した。さらに、該ウェットエッチング工程は、上記ソース/ドレイン領域に対して、良好なHfO誘電体層の選択性を示した。
本発明の他の実施例においては、改質HfO層をウェットエッチングする前に、プラズマがHfO層を処理する異なるプラズマパラメータを用いた。その結果を表1に示す。設定時、プラズマは、上記上方電極に高周波電力を与え、かつ上記下方電極を上記処理システムと電気的に絶縁することにより、該下方電極を浮動電位に維持することにより、上記プロセスチャンバ内に生成された。この構成において、該下方電極に生成された浮動電位は、上記HfO層全域にわたって強力な電界(E)を引き起こすと考えられ、それにより、該HfO層を改質させる。発明者らは、該HfO層が、該HfO層からの負に帯電した活性種(例えば、O)の、下にあるシリコン基板への拡散によって改質したと推測する。別の構成においては、上記プラズマ処理システムをRIEモードで実行し、プラズマは、高周波電力を上記下方電極に印加すると共に、上記下方電極を浮動電位に維持することにより生成された。
Figure 2005537668
表1において、d1は、最初のHfO層の厚さであり、d2は、プラズマ処理したHfO層の厚さであり、d3は、該プラズマ処理したHfO層のウェットエッチング後の残りのHfO層の厚さである。TESCは、ウェハがその上に配置される静電チャックの温度であり、上方/下方電力は、それぞれ、上記上方及び下方電極に印加される高周波電力であり、Pは、チャンバ圧力であり、Ar流量は、プラズマ処理中の上記プロセスチャンバ内のArガスの流量である。該Arガスの流量は、プラズマ処理中の石英汚染から上記高誘電率面をクリーンに保つために、処理1及び処理2において、10sccmのCFをさらに含んだ。表1において、上記上方電極と下方電極との間の間隔は、Gで表わされ、時間は、該プラズマ処理の長さである。該上方電極に対する高周波バイアスの周波数は60MHz、該下方電極に対するそれは13.56MHzとした。ウェットエッチング工程は、希釈したHF中で実行した。
処理1及び処理2において、高周波電力が上記上方電極に印加されたが、上記下方電極は浮動電位とした。これらのプロセス条件は、プラズマ処理中の上記HfO層の除去不足から分かるように、プラズマ環境からの高誘電率層の小さなイオン衝撃を生じると考えられる。しかし、処理1及び処理2におけるプラズマ処理は、ウェットエッチング工程中のHfO層の約6A(5%)の除去から分かるように、該高誘電率層を改質させる電界損傷を生じると考えられる。同じウェットエッチング作用は、20秒及び60秒のプラズマ処理でも観察されたので、該HfO層に対する電界損傷は、飽和すると思われる。
処理3及び処理4においては、プラズマ処理プロセスはRIEモードで実行し、電力を上記下方電極に印加したが、上記上方電極は浮動電位とした。これらのプロセス条件は、該プラズマ処理中に、HfO層の著しい除去をもたらさなかったが、20秒及び60秒の処理は、それぞれ、後のウェットエッチング工程中に、19A及び26AのHfOの除去をもたらした。
処理5及び処理6において、プラズマ処理プロセスはRIEモードで実行したが、処理3及び処理4におけるArガス流量よりも高いArガス流量を用いた。このより高いArガス流量は、プラズマ処理中の約200A以上のスパッタリング速度でのHfO層のスパッタリングをもたらした。プラズマ処理されたHfO層の残留物は、ウェットエッチング工程中に有効に除去された。処理5におけるプラズマ処理後にウェハ上に残った該HfO層の残留物は、Hfリッチであると考えられるため、本来の残留層の厚さd3は、測定された7.5Aよりも小さいと予測される。
本発明の多くの変更例及び変形例が、上記の教示に照らして可能である。従って、添付クレームの範囲内で、本発明は、本願明細書に具体的に記載されたもの以外の方法で実施することができることを理解すべきである。
本発明に係る、高誘電率材料からなる層を改質する方法を説明するフローチャートである。 本発明に係る高誘電率材料からなる層を改質及び除去する工程の概略断面図である。 本発明に係る高誘電率材料からなる層を改質及び除去する工程の概略断面図である。 本発明に係る高誘電率材料からなる層を改質及び除去する工程の概略断面図である。 本発明の好適な実施形態に係るプラズマ処理システムを示す図である。 本発明の代替の実施形態に係るプラズマ処理システムを示す図である。 本発明の代替の実施形態に係るプラズマ処理システムを示す図である。 本発明の代替の実施形態に係るプラズマ処理システムを示す図である。 本発明の代替の実施形態に係るプラズマ処理システムを示す図である。 本発明の代替の実施形態に係るプラズマ処理システムを示す図である。 本発明の代替の実施形態に係るプラズマ処理システムを示す図である。 本発明の代替の実施形態に係るプラズマ処理システムを示す図である。 高誘電率材料からなる改質層のウェットエッチングを説明するフローチャートである。

Claims (36)

  1. 高誘電率材料を含む層を基板上に設けることと、
    前記高誘電率材料を含む層を、プラズマにさらすことによって、改質させることと、
    前記改質された高誘電率材料を含む層を除去するようにウェットエッチングすることとを具備する、プラズマ処理システムで高誘電率材料を含む層を処理する方法。
  2. 前記改質させることは、前記高誘電率材料を含む層を部分的に除去することである、請求項1に記載の方法。
  3. 前記改質させることは、前記高誘電率材料を含む層を部分的に分離することである、請求項1に記載の方法。
  4. 前記改質させることは、反応性ガスを含むプロセスガスをプラズマチャンバに導入することと、プラズマを生成することとを備える請求項1に記載の方法。
  5. 前記反応性ガスは、HBr及びHClの少なくとも一方を含む請求項4に記載の方法。
  6. 前記プロセスガスは、さらに不活性ガスを含む請求項4に記載の方法。
  7. 前記不活性ガスは、He、Ne、Ar、Kr、Xeまたはそれらの混合物から選択される請求項6に記載の方法。
  8. 前記改質させることは、不活性ガスを含むプロセスガスをプラズマチャンバに導入することと、プラズマを生成することとを備える請求項1に記載の方法。
  9. 前記不活性ガスは、He、Ne、Ar、Kr、Xeまたはこれらの混合物から選択される請求項8に記載の方法。
  10. 前記高誘電率材料は、Ta、TiO、ZrO、Al、HfSiO及びHfOのうちの少なくとも1つを含む請求項1に記載の方法。
  11. 前記改質させることは、さらに、前記高誘電率材料を含む基板をプラズマにさらす基板ホルダに、高周波電力を印加することを含む請求項1に記載の方法。
  12. 前記改質させることは、さらに、前記高誘電率材料を含む基板をプラズマにさらす基板ホルダを、接地することを含む請求項1に記載の方法。
  13. 前記改質させることは、さらに、前記高誘電率材料を含む基板をプラズマにさらす基板ホルダに、DCバイアスを印加することを含む請求項1に記載の方法。
  14. 前記改質させることは、さらに、前記高誘電率材料を含む基板をプラズマにさらす基板ホルダを、前記プラズマ処理システムから電気的に絶縁することを含む請求項1に記載の方法。
  15. 高誘電率材料を含む層を基板上に設けることと、
    プロセスガスをプラズマ処理チャンバに導入してプラズマを生成することと、
    前記高誘電率材料を含む層を、プラズマにさらすことによって、前記層を改質させることと、
    ウェットエッチングを利用して、前記高誘電率材料を含み改質された層を除去することとを具備する、プラズマ処理システムで高誘電率材料を含む層を処理する方法。
  16. 高誘電率材料を含む層を基板上に設けることと、
    プロセスガスをプラズマ処理チャンバに導入してプラズマを生成することと、
    前記高誘電率材料を含む層を、プラズマにさらすことによって、パターンに従って前記層を、異方性改質させることと、
    ウェットエッチングを利用して、前記高誘電率材料を含む層を除去することとを具備する、プラズマ処理システムで高誘電率材料を含む層を処理する方法。
  17. プラズマを維持することができるプロセスチャンバと、
    プロセスガスをプロセスチャンバに注入するように構成されたガス注入システムと、
    前記プロセスガスからプラズマを生成するように構成されたプラズマソースと、
    高誘電率材料の層を有する基板を、前記層を改質するように、プラズマにさらす基板ホルダと、
    プラズマ処理システムを制御するコントローラと、
    前記プロセスチャンバ内に配置された、または前記プロセスチャンバに対して操作可能に結合されたウェット洗浄チャンバとを具備するプラズマ処理システム。
  18. 前記プラズマソースは、誘導コイルを備える請求項17に記載のシステム。
  19. 前記プラズマソースは、プレート電極を備える請求項17に記載のシステム。
  20. 前記プラズマソースは、アンテナを備える請求項17に記載のシステム。
  21. 前記プラズマソースは、ECRソースを備える請求項17に記載のシステム。
  22. 前記プラズマソースは、ヘリコン波ソースを備える請求項17に記載のシステム。
  23. 前記プラズマソースは、表面波ソースを備える請求項17に記載のシステム。
  24. 前記プロセスガスは、反応性ガスを含む請求項17に記載のシステム。
  25. 前記反応性ガスは、HBr及びHClのうちの少なくとも一方を含む請求項24に記載のシステム。
  26. 前記プロセスガスは、さらに不活性ガスを含む請求項24に記載のシステム。
  27. 前記不活性ガスは、He、Ne、Ar、Kr、Xeまたはこれらの混合物から選択される請求項26に記載のシステム。
  28. 前記プロセスガスは、さらに不活性ガスを含む請求項17に記載のシステム。
  29. 前記不活性ガスは、He、Ne、Ar、Kr、Xeまたはこれらの混合物から選択される請求項28に記載のシステム。
  30. 前記高誘電率材料は、Ta、TiO、ZrO、Al2O3、HfSiO及びHfOのうちの少なくとも1つを含む請求項17に記載のシステム。
  31. 前記ウェット洗浄チャンバは、前記プロセスチャンバに操作可能に結合されている請求項17に記載のシステム。
  32. 前記ウェット洗浄チャンバは、前記プロセスチャンバ内に配置されている請求項17に記載のシステム。
  33. 前記基板ホルダは、高周波電力が印加される請求項17に記載のシステム。
  34. 前記基板ホルダは、接地される請求項17に記載のシステム。
  35. 前記基板ホルダは、DCバイアスが印加される請求項17に記載のシステム。
  36. 前記基板ホルダは、前記プラズマ処理システムと電気的に絶縁される請求項17に記載のシステム。
JP2004532965A 2002-08-27 2003-08-26 高誘電率誘電体材料の除去を改良する方法及びシステム Withdrawn JP2005537668A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US40603102P 2002-08-27 2002-08-27
PCT/US2003/026496 WO2004021409A2 (en) 2002-08-27 2003-08-26 A method and system to enhance the removal of high-k-dielectric materials

Publications (1)

Publication Number Publication Date
JP2005537668A true JP2005537668A (ja) 2005-12-08

Family

ID=31978257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004532965A Withdrawn JP2005537668A (ja) 2002-08-27 2003-08-26 高誘電率誘電体材料の除去を改良する方法及びシステム

Country Status (4)

Country Link
US (1) US20040129674A1 (ja)
JP (1) JP2005537668A (ja)
AU (1) AU2003269995A1 (ja)
WO (1) WO2004021409A2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6537844B1 (en) * 2001-05-31 2003-03-25 Kabushiki Kaisha Toshiba Manufacturing method for exposure mask, generating method for mask substrate information, mask substrate, exposure mask, manufacturing method for semiconductor device and server
DE10237696B3 (de) 2002-08-15 2004-04-15 Infineon Technologies Ag Verfahren und Einrichtung zum Melden eines Übertragungsfehlers auf einer Datenleitung
JP2006501651A (ja) * 2002-09-27 2006-01-12 東京エレクトロン株式会社 High−k誘電材料をエッチングするための方法及びシステム
US20050064716A1 (en) * 2003-04-14 2005-03-24 Hong Lin Plasma removal of high k metal oxide
US7413996B2 (en) * 2003-04-14 2008-08-19 Lsi Corporation High k gate insulator removal
JP2005039015A (ja) * 2003-07-18 2005-02-10 Hitachi High-Technologies Corp プラズマ処理方法および装置
US7037845B2 (en) * 2003-08-28 2006-05-02 Intel Corporation Selective etch process for making a semiconductor device having a high-k gate dielectric
US7115530B2 (en) * 2003-12-03 2006-10-03 Texas Instruments Incorporated Top surface roughness reduction of high-k dielectric materials using plasma based processes
US20060068603A1 (en) * 2004-09-30 2006-03-30 Tokyo Electron Limited A method for forming a thin complete high-permittivity dielectric layer
US7413992B2 (en) * 2005-06-01 2008-08-19 Lam Research Corporation Tungsten silicide etch process with reduced etch rate micro-loading
EP1969619A1 (en) * 2005-10-20 2008-09-17 INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM vzw (IMEC) A method for fabricating a high-k dielectric layer
KR100998417B1 (ko) * 2007-08-20 2010-12-03 주식회사 하이닉스반도체 반도체 메모리 소자의 유전체막 형성 방법
US20090253268A1 (en) * 2008-04-03 2009-10-08 Honeywell International, Inc. Post-contact opening etchants for post-contact etch cleans and methods for fabricating the same
US8598027B2 (en) 2010-01-20 2013-12-03 International Business Machines Corporation High-K transistors with low threshold voltage
CN102064103A (zh) * 2010-12-02 2011-05-18 上海集成电路研发中心有限公司 高k栅介质层的制备方法
JP6980406B2 (ja) * 2017-04-25 2021-12-15 株式会社日立ハイテク 半導体製造装置及び半導体装置の製造方法
JP6905149B2 (ja) 2019-02-14 2021-07-21 株式会社日立ハイテク 半導体製造装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US43340A (en) * 1864-06-28 Improved leather-paper for floor-cloths
US104706A (en) * 1870-06-28 Improved device for tendering or chopping meat
US4690728A (en) * 1986-10-23 1987-09-01 Intel Corporation Pattern delineation of vertical load resistor
US4940509A (en) * 1988-03-25 1990-07-10 Texas Instruments, Incorporated Isotropic etchant for capped silicide processes
US5868854A (en) * 1989-02-27 1999-02-09 Hitachi, Ltd. Method and apparatus for processing samples
US6379576B2 (en) * 1997-11-17 2002-04-30 Mattson Technology, Inc. Systems and methods for variable mode plasma enhanced processing of semiconductor wafers
KR100308190B1 (ko) * 1999-01-20 2001-09-26 윤종용 강유전 결정 물질 형성을 위한 공정 중 발생하는 파이로클로르를 제거하는 방법
KR20010062209A (ko) * 1999-12-10 2001-07-07 히가시 데쓰로 고내식성 막이 내부에 형성된 챔버를 구비하는 처리 장치
US6667246B2 (en) * 2001-12-04 2003-12-23 Matsushita Electric Industrial Co., Ltd. Wet-etching method and method for manufacturing semiconductor device
US6656852B2 (en) * 2001-12-06 2003-12-02 Texas Instruments Incorporated Method for the selective removal of high-k dielectrics
US6806095B2 (en) * 2002-03-06 2004-10-19 Padmapani C. Nallan Method of plasma etching of high-K dielectric materials with high selectivity to underlying layers
US6818553B1 (en) * 2002-05-15 2004-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Etching process for high-k gate dielectrics
US6764898B1 (en) * 2002-05-16 2004-07-20 Advanced Micro Devices, Inc. Implantation into high-K dielectric material after gate etch to facilitate removal
US6579809B1 (en) * 2002-05-16 2003-06-17 Advanced Micro Devices, Inc. In-situ gate etch process for fabrication of a narrow gate transistor structure with a high-k gate dielectric

Also Published As

Publication number Publication date
WO2004021409A3 (en) 2004-07-01
WO2004021409A2 (en) 2004-03-11
US20040129674A1 (en) 2004-07-08
AU2003269995A8 (en) 2004-03-19
AU2003269995A1 (en) 2004-03-19

Similar Documents

Publication Publication Date Title
US9159575B2 (en) Method for etching high-K dielectric using pulsed bias power
US7344993B2 (en) Low-pressure removal of photoresist and etch residue
TWI296132B (en) Method of etching high aspect ratio features
KR101411744B1 (ko) 하프늄 함유층의 에칭 방법 및 플라즈마 처리 시스템
JP6175570B2 (ja) ガスパルスを用いる深掘りシリコンエッチングのための方法
US20060043066A1 (en) Processes for pre-tapering silicon or silicon-germanium prior to etching shallow trenches
JP2005537668A (ja) 高誘電率誘電体材料の除去を改良する方法及びシステム
JP4723503B2 (ja) 高k誘電体材料をエッチングするための方法とシステム
JP2008244479A (ja) 金属窒化物を乾式エッチングする方法及びシステム
TWI423323B (zh) 光阻剝離室及蝕刻基材上光阻之方法
KR101772701B1 (ko) 플라즈마 에칭 방법, 플라즈마 에칭 장치 및 컴퓨터 기억 매체
WO2013046050A2 (en) Dry cleaning method for recovering etch process condition
TW511163B (en) Manufacturing method of semiconductor device
TWI687995B (zh) 使用氫電漿之矽提取方法
JP2005039015A (ja) プラズマ処理方法および装置
TWI488235B (zh) 全金屬閘極結構之圖案成形方法
JP2008515220A (ja) High−k層内に形態を形成する方法及びシステム
US20080217294A1 (en) Method and system for etching a hafnium containing material
US6746925B1 (en) High-k dielectric bird's beak optimizations using in-situ O2 plasma oxidation
JP4577328B2 (ja) 半導体装置の製造方法
JP3323190B2 (ja) ドライエッチング方法、半導体装置の製造方法及びドライエッチング装置
JPH0817804A (ja) プラズマエッチング方法
TW202322214A (zh) 金屬蝕刻方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060803

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20071011