JP2018142691A - 半導体製造方法及びプラズマ処理装置 - Google Patents

半導体製造方法及びプラズマ処理装置 Download PDF

Info

Publication number
JP2018142691A
JP2018142691A JP2017201978A JP2017201978A JP2018142691A JP 2018142691 A JP2018142691 A JP 2018142691A JP 2017201978 A JP2017201978 A JP 2017201978A JP 2017201978 A JP2017201978 A JP 2017201978A JP 2018142691 A JP2018142691 A JP 2018142691A
Authority
JP
Japan
Prior art keywords
film
gas
chamber
semiconductor manufacturing
vapor pressure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017201978A
Other languages
English (en)
Other versions
JP6742287B2 (ja
JP2018142691A5 (ja
Inventor
中谷　理子
Masako Nakatani
理子 中谷
昌伸 本田
Masanobu Honda
昌伸 本田
亨 久松
Toru Hisamatsu
亨 久松
雅弘 田端
Masahiro Tabata
雅弘 田端
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to TW107105617A priority Critical patent/TWI761455B/zh
Priority to US15/903,466 priority patent/US10504741B2/en
Priority to KR1020180021733A priority patent/KR102526306B1/ko
Priority to CN201810167763.3A priority patent/CN108511389B/zh
Publication of JP2018142691A publication Critical patent/JP2018142691A/ja
Publication of JP2018142691A5 publication Critical patent/JP2018142691A5/ja
Application granted granted Critical
Publication of JP6742287B2 publication Critical patent/JP6742287B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】半導体製造において被処理体上の導電層の腐食を防止することを目的とする。【解決手段】被処理体の導電層の上の絶縁膜をマスクのパターンにエッチングし、形成した前記絶縁膜の凹部に前記導電層を露出させる第１の工程と、前記導電層が露出した絶縁膜の凹部に有機膜を形成する第２の工程と、を含み、前記第２の工程は、チャンバの内部を所定の圧力に保持し、ステージを−２０℃以下の極低温に冷却し、該ステージの上に被処理体を設置する工程と、前記チャンバの内部に低蒸気圧材料のガスを含むガスを供給する工程と、供給した前記低蒸気圧材料のガスを含むガスからプラズマを生成し、該プラズマによって前記低蒸気圧材料から生成されるプリカーサを前記絶縁膜の凹部に堆積させ、前記有機膜を形成する工程と、を有する半導体製造方法が提供される。【選択図】図１

Description

本発明は、半導体製造方法及びプラズマ処理装置に関する。
半導体ウェハに対してドライエッチングを行うことで、半導体ウェハに形成されたＣｕ配線等の金属を含む導電層の一部を露出させることが知られている（例えば、特許文献１〜４を参照）。この状態で半導体ウェハを大気に曝露すると、露出した導電層が大気中の水分と反応して経時的に変化し、腐食する。このため、導電層の腐食を最小限に抑えるために、ドライエッチング工程の終了から次工程の開始までの時間（所謂、「Ｑ−ｔｉｍｅ」）の管理が行われている。
これに対して、導電層を保護膜でコーティングし、導電層の腐食を抑制することが提案されている。例えば、特許文献１では、リソグラフィ工程にて液浸露光に用いられる液体を金属の表面に塗布することで、Ｃｕ配線等の金属膜を保護膜によって覆うことが提案されている。
特開２０１５−０４６４４９号公報 特開２０１５−０６５３９６号公報 特開２０１５−１４９４１０号公報 特開２０１６−１０３５９５号公報
しかしながら、上記の技術では、エッチング後の半導体ウェハを露光装置に搬送する際に、保護膜でコーティングする前の半導体ウェハを大気に曝露してしまうため、露出した金属膜の腐食を防止するには十分でない。また、上記の技術では、エッチング装置とは異なる露光装置が必要になり、コストがかかる。
上記課題に対して、一側面では、本発明は、半導体製造において被処理体上の導電層の腐食を防止することを目的とする。
上記課題を解決するために、一の態様によれば、被処理体の導電層の上の絶縁膜をマスクのパターンにエッチングし、形成した前記絶縁膜の凹部に前記導電層を露出させる第１の工程と、前記導電層が露出した絶縁膜の凹部に有機膜を形成する第２の工程と、を含み、前記第２の工程は、チャンバの内部を所定の圧力に保持し、ステージを−２０℃以下の極低温に冷却し、該ステージの上に被処理体を設置する工程と、前記チャンバの内部に低蒸気圧材料のガスを含むガスを供給する工程と、供給した前記低蒸気圧材料のガスを含むガスからプラズマを生成し、該プラズマによって前記低蒸気圧材料から生成されるプリカーサを前記絶縁膜の凹部に堆積させ、前記有機膜を形成する工程と、を有する半導体製造方法が提供される。
一の側面によれば、半導体製造において被処理体上の導電層の腐食を防止することができる。
一実施形態に係るプロセスと比較例に係るプロセスの一例を示す図。 一実施形態に係る半導体製造方法の一例を示すフローチャート。 一実施形態に係る半導体製造における成膜方法の実験結果の一例を示す図。 一実施形態に係る半導体製造における成膜方法の実験結果の一例を示す図。 一実施形態に係る成膜方法による膜の時間変化の実験結果の一例を示すグラフ。 一実施形態に係る半導体製造における成膜方法の実験結果の一例を示す図。 一実施形態に係る半導体製造における成膜方法の実験結果の一例を示す図。 蒸気圧曲線を示す図。 一実施形態に係る成膜方法による膜厚と金属の腐食の結果の一例を示す図。 一実施形態に係る成膜方法による膜厚と金属の腐食の結果の一例を示す図。 一実施形態に係るアッシング方法によるアッシングの結果の一例を示す図。 一実施形態に係る処理システムの一例を示す図。 一実施形態に係るプラズマ処理装置の一例を示す図。
以下、本発明を実施するための形態について図面を参照して説明する。なお、本明細書及び図面において、実質的に同一の構成については、同一の符号を付することにより重複した説明を省く。
［半導体製造方法］
まず、本発明の一実施形態に係る半導体製造方法の一例について、比較例に係る半導体製造方法と比較しながら説明する。図１の（ａ−１）及び（ａ−２）は、比較例に係る半導体製造方法の一例を示し、図１の（ｂ−１）〜（ｂ−３）は、本実施形態に係る半導体製造方法の一例を示す。
本実施形態に係る半導体製造方法は、半導体ウェハ（以下、「ウェハＷ」と記載する。）をエッチングし、金属配線等の導電層の少なくとも一部を露出させた状態で、Ｑ−ｔｉｍｅの制約を受けることなく次工程の処理を行うことを可能とする。ここで、Ｑ−ｔｉｍｅとは、ドライエッチング工程等の前工程の終了から次工程の開始までの制限時間であり、例えばドライエッチングによって露出した金属配線等の導電層が酸化（腐食）することを防止するために管理される。Ｑ−ｔｉｍｅが設定されると、Ｑ−ｔｉｍｅを遵守するための時間管理が必要となる。なお、ウェハＷは、被処理体の一例である。
図１の（ａ−１）及び（ｂ−１）に示すように、ウェハＷは、たとえば配線層１０１と、ライナー膜１０３と、層間絶縁膜１０４とを有する。これらは、配線層１０１、ライナー膜１０３および層間絶縁膜１０４の順に積層される。配線層１０１には、Ｃｕ配線１０２が形成される。Ｃｕ配線１０２は、金属配線等の導電層の一例である。
ウェハＷには、ドライエッチングによってビアホールＨが形成される。ビアホールＨは、層間絶縁膜１０４に形成される凹部である。凹部は、層間絶縁膜１０４をＴｉＮ膜１０５のパターンにエッチングすることにより形成される。さらに、ライナー膜１０３をエッチングすることにより、凹部は配線層１０１まで達しており、Ｃｕ配線１０２の表面がビアホールＨの凹部の底部から露出した状態となっている。なお、層間絶縁膜１０４は、絶縁膜の一例であり、例えばＳｉＯ２膜やＳｉＮ膜であってもよい。ライナー膜１０３には、絶縁膜が用いられ、例えばＳｉＮ膜、ＳｉＣ膜、ＳｉＣＮ膜であってもよい。ＴｉＮ膜１０５は、絶縁膜の上のマスクの一例である。Ｃｕ配線１０２は、金属膜の一例である。
比較例では、ドライエッチングの後、ウェハＷは、Ｃｕ配線１０２が露出した状態でエッチング装置から搬出され、次工程の洗浄装置まで搬送される。搬送中、ウェハＷ上の積層膜のうちの金属部分であるＣｕ配線１０２とＴｉＮ膜１０５とは、大気空間に曝露され、大気中の水分と反応する。このため、図１の（ａ−２）に示すように、ウェハＷが洗浄装置に搬入されたときには、Ｃｕ配線１０２及びＴｉＮ膜１０５の表面は腐食されている。
これに対して、本実施形態に係る半導体製造方法では、図１の（ｂ−１）に示すドライエッチングの後、図１の（ｂ−２）に示すように、所定のアスペクト比（Ａ／Ｒ）のビアホールＨの凹部のトップの開口を塞がずに、その内部を流動性有機膜１０６で埋める。これにより、次工程の洗浄装置へ搬送中、Ｃｕ配線１０２とＴｉＮ膜１０５とは、大気空間に曝露されない。このため、図１の（ｂ−３）に示すように、ウェハＷが洗浄装置に搬入されたとき、Ｃｕ配線１０２及びＴｉＮ膜１０５は腐食されていない。よって、図１の（ｂ−３）では、Ｃｕ配線１０２及びＴｉＮ膜１０５の腐食を防止した状態で、洗浄装置によってビアホールＨの凹部に埋められた流動性有機膜１０６を除去することができる。
［エッチング工程／成膜工程／洗浄工程］
以上に説明した本実施形態に係る半導体製造におけるエッチング工程、成膜工程、洗浄工程について、図２の本実施形態に係る半導体製造方法の一例を示すフローチャートを参照しながら説明する。まず、エッチング装置は、ウェハＷを搬入し、層間絶縁膜１０４をライナー膜１０３が露出するまでエッチングする（ステップＳＴ１）。次に、エッチング装置は、ライナー膜１０３をＣｕ配線１０２が露出するまでエッチングする（ステップＳＴ２）。これにより、ビアホールＨが形成される。なお、ステップＳＴ１及びステップＳＴ２のエッチングでは、ＣＦ４ガスやＮＦ３ガスなどのハロゲンが含まれるガスを使用してもよい。また、ステップＳＴ２のエッチングの後、露出したＣｕ配線１０２の表面をトリートメントするため、Ｈ２及びＮ２を含むガスやＮＨ３ガスを含むガスから生成されたプラズマによる処理を施してもよい。
次に、Ｉｎ−ｓｙｓｔｅｍにてウェハＷがエッチング装置から成膜装置まで真空搬送されるか、又はＩｎ−ｓｉｔｕにてステップＳＴ１及びＳＴ２のエッチング工程が行われたチャンバと同一チャンバ内で流動性有機膜１０６が成膜される（ステップＳＴ３）。
Ｉｎ−ｓｙｓｔｅｍは、一のプラズマ処理装置から他のプラズマ処理装置へ真空搬送が可能な処理システムをいう。処理システムの構成の一例（図１２）については後述される。Ｉｎ−ｓｉｔｕは、一の基板処理と他の基板処理とを同じチャンバ内で行うことが可能なプラズマ処理装置をいう。プラズマ処理装置の構成の一例（図１３）については後述される。成膜の後、ウェハＷは大気環境下にて洗浄装置へ搬送される（ステップＳＴ４）。洗浄装置は、ウェハＷの洗浄を行う（ステップＳＴ５）。
［流動性有機膜／成膜条件１］
次に、ステップＳＴ３にて成膜する流動性有機膜について、図３〜図８を用いて説明する。図３〜図７は、本実施形態に係る半導体製造における流動性有機膜の成膜方法の実験結果の一例を示す。図８は、所定の材料の蒸気圧曲線を示す。図３に示す実験１における流動性有機膜の成膜条件１は以下である。
＜成膜条件１＞
チャンバ内圧力：１００ｍＴ（１３．３Ｐａ）
ガス種／流量：Ｃ４Ｆ６ ３００ｓｃｃｍ
ステージ温度：-５０℃
成膜時間：５ｓｅｃ
高周波ＨＦのパワー：３００Ｗ
高周波ＬＦのパワー：０Ｗ
実験１の結果のうち、図３の（ａ）「ＳｉＮ Ｌ＆Ｓ」、（ｂ）「Ｈｉｇｈ Ａ／Ｒ」、（ｃ）「Ｏｒｇａｎｉｃ Ｌ＆Ｓ」は、成膜方法を実行するために使用される被処理体のサンプル例と各サンプルに成膜された有機膜の状態を示す。（ａ）「ＳｉＮ Ｌ＆Ｓ」では、疎密のあるパターン化されたＳｉＮ膜１がウェハＷ上に形成されている。ＳｉＮ膜１にパターン化された凹部のアスペクト比は一律ではなく、アスペクト比が３〜５の凹部及び図４の下段に示す平面部を有する。
（ｂ）「Ｈｉｇｈ Ａ／Ｒ」のサンプルでは、アスペクト比が１８の凹部が形成されたＳｉＮ膜１がウェハＷ上に形成されている。（ｃ）「Ｏｒｇａｎｉｃ Ｌ＆Ｓ」のサンプルでは、アスペクト比が２のラインアンドスペースがウェハＷ上に形成されている。「Ｏｒｇａｎｉｃ Ｌ＆Ｓ」のサンプルでは、下地膜はＳｉＯ２膜２であり、その上に有機膜３及びＳｉ−ＡＲＣ（Anti Reflective Coating：反射防止膜）４が積層されている。「Ｏｒｇａｎｉｃ Ｌ＆Ｓ」のサンプルに形成された凹部のアスペクト比は２であり、本実施形態に係る半導体製造方法では、アスペクト比が２以上の各サンプルの凹部に対して成膜が行われる。
なお、図３〜図７の実験結果では、図１の層間絶縁膜１０４の一例として、ＳｉＮ膜１又は有機膜３を挙げて説明する。図３の結果によれば、（ａ）「ＳｉＮ Ｌ＆Ｓ」、（ｂ）「Ｈｉｇｈ Ａ／Ｒ」、（ｃ）「Ｏｒｇａｎｉｃ Ｌ＆Ｓ」のいずれのサンプルでも、サンプル上の凹部にＣ４Ｆ６ガスから生成されたプラズマ中のプリカーサが堆積することで流動性有機膜Ｒが形成される。流動性有機膜Ｒは、凹部の底部から積み上げられるように成膜されるため、ボイドは発生していない。ボイドとは、ビアホールＨの凹部の開口が塞がって、凹部の内部に形成される空洞である。図３〜図７の実験結果では、図１の流動性有機膜１０６の一例として、本実施形態で成膜される流動性有機膜Ｒの状態を示す。
［流動性有機膜／成膜条件２］
次に、「ＳｉＮ Ｌ＆Ｓ」のサンプルを用いて、流動性有機膜Ｒの成膜時間に応じた膜の変化の一例について、図４を参照して説明する。図４に示す実験２における流動性有機膜の成膜条件２は以下である。
＜成膜条件２＞
チャンバ内圧力：５０ｍＴ（６．６５Ｐａ）
ガス種／流量：Ｃ４Ｆ６ ３００ｓｃｃｍ
ステージ温度：−５０℃
高周波ＨＦのパワー：３００Ｗ
高周波ＬＦのパワー：０Ｗ
実験２の結果のうち、図４（ａ）は、成膜時間が２秒のときの流動性有機膜Ｒを示す。図４（ａ）の下図では、凹部Ａ，Ｃ，Ｅよりもアスペクト比が高い凹部Ｆは、凹部Ａ，Ｃ，Ｅよりも速く流動性有機膜Ｒで充填されていることがわかる。
図４（ｂ）は、成膜時間が４秒のときの流動性有機膜Ｒを示す。図４（ｂ）では、凹部Ｂ，Ｄには流動性有機膜Ｒが堆積しておらず、凹部Ｂ，Ｄよりも凹部Ａ，Ｃ，Ｅのホールに、さらに流動性有機膜Ｒがより多く堆積し、凹部Ｇにも流動性有機膜Ｒが堆積していることがわかる。なお、この時点で、平面部Ｈには、流動性有機膜Ｒはほとんど堆積していない。
図４（ｃ）は、成膜時間が７秒のときの流動性有機膜Ｒを示す。図４（ｃ）では、平面部Ｈにおいても、流動性有機膜Ｒの堆積が見られる。図４（ｄ）は、成膜時間が１０秒のときの流動性有機膜Ｒを示す。図４（ｄ）では、凹部Ａ〜Ｇは流動性有機膜Ｒにより概ね充填され、平面部Ｈにおいても更に多くの流動性有機膜Ｒが堆積している。図４（ｅ）は、成膜時間が３０秒のときの流動性有機膜Ｒの状態を示す。図４（ｅ）では、すべての凹部及び平面部Ｈが流動性有機膜Ｒにより充填されている。
以上から、本実施形態に係る半導体製造方法によれば、Ｃ４Ｆ６ガスから生成されたプラズマ中のプリカーサにより流動性有機膜Ｒが成膜される。このとき、流動性有機膜Ｒは、凹部の底部からボトムアップで成長し、成膜されることがわかる。
また、凹部のアスペクト比が高くなるほど成膜速度が速くなることがわかる。さらに、ウェハＷの凹部Ａ〜Ｇにおける成膜速度は、ウェハＷの平面部Ｈにおける成膜速度よりも速いことがわかる。
図５は、図４の実験結果をグラフに示したものである。グラフの横軸は成膜時間（秒）、縦軸は堆積物の厚さ（ｎｍ）である。曲線Ｊは、図５の左側に示すアスペクト比が１２の細穴の膜厚の時間変化を示す。曲線Ｋは、アスペクト比が４．３の中間穴の膜厚の時間変化を示す。曲線Ｌは、アスペクト比が３．６の太穴の膜厚の時間変化を示す。曲線Ｍは、マスクとして機能するＳｉＮ膜１のトップ（上部）に堆積する堆積物の膜厚の時間変化を示す。曲線Ｎは、平面部（Open Area）に堆積する堆積物の膜厚の時間変化を示す。
図５の左側の断面図に示すように、ＳｉＮ膜１の底部の高さを０ｎｍとしたとき、ＳｉＮ膜１のトップの高さは１１０ｎｍである。このため、曲線Ｍが１１０ｎｍの厚さを示す時間帯では、ＳｉＮ膜１のトップに堆積物は堆積していない状態である。グラフを見ると、曲線Ｊ→曲線Ｋ→曲線Ｌの順に曲線が立ち上がる。つまり、曲線Ｊが示す細穴→曲線Ｋが示す中間穴→曲線Ｌが示す太穴の順に流動性有機膜Ｒが内部に充填されることがわかる。
また、曲線Ｍが示すＳｉＮ膜１のトップ（マスク上）の堆積物の厚さから、細穴、中間穴、太穴が充填された後、流動性有機膜ＲがＳｉＮ膜１のトップに堆積することがわかる。また、曲線Ｎが示す平面部は、細穴、中間穴及び太穴のすべてが流動性有機膜Ｒにて充填される成膜時間が１０秒よりも前に流動性有機膜Ｒが堆積し始めるが、平面部の成膜速度は、ＳｉＮ膜１のトップの成膜速度と概ね等しい。
［流動性有機膜／成膜条件３］
次に、流動性有機膜Ｒの温度依存及び圧力依存について、図６を参照して説明する。図６に示す実験３における流動性有機膜の成膜条件３として、ウェハＷを載置するステージの温度を−２０℃の極低温以上にし、チャンバ内の圧力を５０ｍＴ以上にする。例えば、図６（ａ）は、チャンバ内を１００ｍＴの圧力に維持し、Ｃ４Ｆ６ガスを３００ｓｃｃｍ供給したときの各温度における膜の状態を示す。これによれば、−１０℃及び−２０℃の場合には等方向の成膜が行われ、ＳｉＮ膜１の間口が狭まり、ボイドＶが発生している。つまり、本実施形態に係る半導体製造方法により、ボトムアップで流動性有機膜Ｒが積み上げられる成膜は行われていない。一方、−３０℃及び−５０℃の場合には、ボトムアップで流動性有機膜Ｒが積み上げられる成膜が行われ、ボイドＶは発生していない。なお、−４０℃の場合の結果は得られていない。
図６（ｂ）は、チャンバ内を５０ｍＴの圧力に維持し、ＩＰＡ（イソプロピルアルコール：Ｃ３Ｈ８Ｏ）ガスを７５ｓｃｃｍ供給したときの各温度における膜の状態を示す。ＩＰＡは、第２級アルコールの１種である。これによれば、−１０℃及び−３０℃の場合にボイドＶが発生し、等方向の成膜が行われ、−４０℃及び−５０℃の場合には、本実施形態に係る半導体製造方法により、ボトムアップで流動性有機膜Ｒが形成されている。なお、−２０℃の場合の結果は得られていない。
図６（ｃ）は、チャンバ内を５０ｍＴの圧力に維持し、Ｃ４Ｆ６ガスを３００ｓｃｃｍ供給したときの各温度における膜の状態を示す。これによれば、−１０℃及の場合にボイドＶが発生し、等方向の成膜が行われ、−２０℃、−３０℃及び−５０℃の場合には、ボトムアップで流動性有機膜Ｒが形成されている。なお、−４０℃の場合の結果は得られていない。
図６（ｄ）は、チャンバ内を５０ｍＴの圧力に維持し、Ｃ４Ｆ６ガスを１２５ｓｃｃｍ供給したときの各温度における膜の状態を示す。これによれば、−１０℃及び−２０℃の場合にボイドＶが発生し、等方向の成膜が行われ、−３０℃の場合には、ボトムアップで流動性有機膜Ｒが形成されている。なお、−４０℃及び−５０℃の場合の結果は得られていない。
以上から、ガス種、圧力及びガス流量によって、凹部を流動性有機膜Ｒにより埋めることが可能な温度が異なることがわかる。少なくともチャンバ内を５０ｍの圧力に維持し、Ｃ４Ｆ６ガスを３００ｓｃｃｍ供給したときには、ステージを−２０℃以下の極低温に保持し、かつチャンバ内を５０ｍＴ以上の圧力にすることで、凹部を流動性有機膜Ｒにより埋めることができる。
［流動性有機膜／成膜条件４］
次に、流動性有機膜Ｒのガス種依存について、図７及び図８を参照して説明する。図７にガス種を変えて本実施形態に係る成膜処理を行った結果の一例を示す。本実験の結果によれば、Ｃ４Ｆ６ガス、ＩＰＡ（Ｃ３Ｈ８Ｏ）ガス、Ｃ４Ｆ８ガスでは、凹部が流動性有機膜Ｒにより埋められ、ボイドＶは発生していない。一方、ＣＨ４ガス、ＣＨ３Ｆガス、ＣＦ４ガスでは、ボイドＶが発生してしまい、凹部を流動性有機膜Ｒにより充填させることはできていない。
図８にＣ４Ｆ６ガス、ＩＰＡ（Ｃ３Ｈ８Ｏ）ガス、Ｃ４Ｆ８ガス、ＣＨ４ガス、ＣＨ３Ｆガス、ＣＦ４ガスの蒸気圧曲線を示す。膜中にボイドが発生したＣＨ４ガス、ＣＨ３Ｆガス、ＣＦ４ガスは、Ｃ４Ｆ８ガスの蒸気圧曲線よりも低い温度にて蒸気圧になるガスである。これに対して、膜中にボイドが発生せず、ボトムアップの流動性有機膜Ｒの成膜が行われたＣ４Ｆ８、Ｃ４Ｆ６、イソプロピルアルコール（ＩＰＡ）は、Ｃ４Ｆ８ガスの蒸気圧曲線が示す温度と同じ又はそれ以上の温度にて蒸気圧になる。Ｃ４Ｆ８ガスの蒸気圧曲線が示す温度以上の温度にて蒸気圧になるガスを、「低蒸気圧材料のガス」という。
以上の結果から、本実施形態に係る半導体製造方法は、チャンバ１０の内部を所定の圧力に保持した状態でウェハＷを−２０℃以下の極低温に冷却したステージ上に設置する工程と、チャンバ１０の内部に低蒸気圧材料のガスを含むガスを供給する工程とを含む。また、本実施形態に係る半導体製造方法は、供給した前記低蒸気圧材料のガスを含むガスからプラズマを生成し、該プラズマによって前記低蒸気圧材料から生成されるプリカーサによりウェハＷの上に成膜する工程を含む。これによれば、凹部の底部から堆積するボトムアップの流動性有機膜Ｒの成膜が可能となる。このとき、チャンバ１０の内部の圧力は、５０ｍＴ（６．６７Ｐａ）以上であり、かつ、低蒸気圧材料のガスの蒸気圧曲線にて示される蒸気圧以下であることが好ましい。
また、「低蒸気圧材料のガス」は、炭素含有ガスであってもよい。炭素含有ガスとは、具体的には、Ｃ４Ｆ８、Ｃ４Ｆ６、イソプロピルアルコール（ＩＰＡ）のいずれかであってもよい。これにより、本実施形態に係る半導体製造方法によれば、低蒸気圧材料から生成されるプリカーサをウェハＷに形成された凹部の底部から堆積させ、ウェハＷ上に流動性有機膜を成膜することができる。
［膜厚と金属の腐食］
図９及び図１０は、図２のステップＳＴ３の工程において成膜された流動性有機膜Ｒによる金属膜の腐食の防止の効果の一例を示す。図９の本実施形態（ｂ）は、以下の成膜条件で、ＴｉＮ膜のブラケット上に４ｎｍの厚さの流動性有機膜Ｒを成膜し、ＴｉＮ膜をコーティングしたものである。図９の比較例（ａ）は、ＴｉＮ膜のブラケットに流動性有機膜Ｒをコーティングしなかったもの（キャップなし）である。この２通りについて、大気環境下に２４時間置いた後のＴｉＮ膜の表面の経時変化の一例を示す。
＜流動性有機膜の成膜条件＞
チャンバ内の圧力：１００ｍＴ
ガス種／流量：Ｃ４Ｆ６ ３００ｓｃｃｍ
ステージ温度：−５０℃
高周波ＨＦのパワー：３００Ｗ
高周波ＬＦのパワー：０Ｗ
図９に示す結果によれば、比較例（ａ）の場合、フッ素と大気中の水分とが反応した結果、ＴｉＮ膜の表面が変質して凹凸が生じ、腐食されていることがわかる。一方、本実施形態（ｂ）の場合、流動性有機膜ＲによりＴｉＮ膜の表面は変質しておらず、凹凸が生じていない状態で腐食されていないことがわかる。
図１０は、上記成膜条件で、ＴｉＮ膜を４０ｎｍの厚さの流動性有機膜Ｒでコーティングしたもの（本実施形態（ｂ））と、ＴｉＮ膜をコーティングしなかったもの（比較例（ａ））について、大気環境下に２４時間置いた後のＴｉＮ膜表面の経時変化の一例を示す。
図１０に示す結果によれば、図９の結果と同様に、比較例（ａ）の場合、フッ素と大気中の水分とが反応した結果、ＴｉＮ膜の表面が変質して凹凸が生じ、腐食されていることがわかる。一方、本実施形態（ｂ）の場合、流動性有機膜ＲによりＴｉＮ膜の表面は変質しておらず、凹凸が生じていない状態で腐食されていないことがわかる。以上の実験結果から、流動性有機膜Ｒの厚さは、４ｎｍ以上であればよいことがわかる。
［アッシング］
次に、図２のステップＳＴ５において実行されるウェハＷの洗浄工程の一例を、図１１を参照しながら説明する。本実施形態は、洗浄の一例として酸素プラズマによるアッシングの結果の一例を示す。アッシング条件を以下に示す。
＜アッシング条件＞
チャンバ内の圧力：１００ｍＴ
ガス種／流量：Ｏ２ ９００ｓｃｃｍ
ステージ温度：８０℃
高周波ＨＦのパワー（６０ＭＨｚ）：５００Ｗ
高周波ＬＦのパワー（４００ｋＨｚ）：１００Ｗ
図１１の（ａ）はアッシング時間が０秒、（ｂ）はアッシング時間が１０秒、（ｃ）はアッシング時間が１５秒、（ｄ）はアッシング時間が２０秒の場合のＳｉＮ膜１上の流動性有機膜Ｒの状態を示す。これによれば、アッシング時間が２０秒を経過した時点で、Ｏ２プラズマにより流動性有機膜Ｒが完全に除去されていることがわかる。
以上から、流動性有機膜Ｒは、Ｏ２プラズマにより除去可能であることがわかる。ただし、流動性有機膜Ｒは、Ｏ２プラズマによるプラズマ洗浄に限らず、ウェット洗浄により除去してもよい。
［処理システム］
次に、図２のステップＳＴ１及びＳＴ２のエッチング工程及びステップＳＴ３の成膜工程が行われる処理システムの一例について、図１２を参照しながら説明する。図１２は、本実施形態に係るエッチング装置によるエッチング工程と成膜装置による成膜工程がＩｎ−ｓｙｓｔｅｍで実行可能な処理システム１００の一例を示す。
処理システム１００は、ステップＳＴ１及びＳＴ２のエッチング工程を行うエッチング装置ＰＭ１、ステップＳＴ３の成膜工程を行う成膜装置ＰＭ２を有する。処理装置ＰＭ３及び処理装置ＰＭ４において、エッチング工程又は成膜工程を行ってもよい。
エッチング装置ＰＭ１、成膜装置ＰＭ２、処理装置ＰＭ３及び処理装置ＰＭ４は、六角形をなす搬送室５の４つの辺に、それぞれ対応して設けられている。また、搬送室５の他の２つの辺には、各々、ロードロック室６、７が設けられている。これらロードロック室６、７の搬送室５と反対側には、搬入出室８が設けられている。搬入出室８のロードロック室６、７と反対側には、ウェハＷを収容可能な３つのフープ（Ｆｏｕｐ）Ｆを取り付けるポート９、１０、１１が設けられている。
エッチング装置ＰＭ１、成膜装置ＰＭ２、処理装置ＰＭ３、ＰＭ４及びロードロック室６、７は、搬送室５の六角形の各辺に、ゲートバルブＧを介して接続されている。各室は、各ゲートバルブＧを開放することにより、搬送室５と連通され、各ゲートバルブＧを閉じることにより、搬送室５から遮断される。また、ロードロック室６、７の搬入出室８に接続される部分にもゲートバルブＧが設けられている。ロードロック室６、７は、ゲートバルブＧを開放することにより搬入出室８に連通され、閉じることにより搬入出室８から遮断される。
搬送室５内には、エッチング装置ＰＭ１、成膜装置ＰＭ２、処理装置ＰＭ３、ＰＭ４及びロードロック室６、７に対して、ウェハＷの搬入出を行う搬送装置１１２が設けられている。搬送装置１１２は、搬送室５の略中央に配設されており、回転及び伸縮可能な回転・伸縮部１１３の先端にウェハＷを保持する２つのブレード１１４ａ、１１４ｂを有している。ブレード１１４ａ、１１４ｂは、互いに反対方向を向くように回転・伸縮部１１３に取り付けられている。なお、この搬送室５内は所定の真空度に保持されるようになっている。
なお、搬入出室８の天井部には、ＨＥＰＡフィルタ（不図示）が設けられている。ＨＥＰＡフィルタを通過して有機物やパーティクル等が除去された清浄な空気が、搬入出室８内にダウンフロー状態で供給される。そのため、大気圧の清浄空気雰囲気でウェハＷの搬入出が行われる。搬入出室８のフープＦ取り付け用の３つのポート９、１０、１１には、各々シャッター（不図示）が設けられている。これらポート９、１０、１１にウェハＷを収容した又は空のフープ（ＦＯＵＰ）Ｆが直接取り付けられ、取り付けられた際にシャッターが外れて外気の侵入を防止しつつ、搬入出室８と連通する構成になっている。また、搬入出室８の側面には、アライメントチャンバ１１５が設けられており、ウェハＷのアライメントが行われる。
搬入出室８内には、フープＦへのウェハＷの搬入出及びロードロック室６、７へのウェハＷの搬入出を行う搬送装置１１６が設けられている。搬送装置１１６は、２つの多関節アームを有しており、フープＦの配列方向に沿ってレール１１８上を走行可能な構造となっている。ウェハＷの搬送は、先端のハンド１１７上にウェハＷを載せて実施される。なお、図１２では、一方のハンド１１７が搬入出室８に存在し、他方のハンドはフープＦ内に挿入されている状態を示している。
処理システム１００の構成部（例えばエッチング装置ＰＭ１、成膜装置ＰＭ２、処理装置ＰＭ３、ＰＭ４、ロードロック室６、７、搬送装置１１２、１１６）は、コンピュータからなる制御部１２０に接続され、制御される構成となっている。また、制御部１２０には、オペレータがシステムを管理するためにコマンドの入力操作等を行うキーボードや、システムの稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース１２１が接続されている。
制御部１２０には、さらに、システムで実行される図２に示した各種処理を制御部１２０の制御にて実現するための制御プログラムや、処理条件に応じて各構成部に処理を実行させるためのプログラム（即ち処理レシピ）が格納された記憶部１２２が接続されている。処理レシピは記憶部１２２の中の記憶媒体に記憶されている。記憶媒体は、ハードディスクであっても良く、ＣＤＲＯＭ、ＤＶＤ、フラッシュメモリ等の可搬性のものであっても良い。また、他の装置から、例えば専用回線を介してレシピを適宜伝送させる構成であっても良い。
処理システム１００での処理は、例えば、ユーザーインターフェース１２１からの指示等にて任意の処理レシピを記憶部１２２から呼び出して制御部１２０に実行させることで実施される。なお、制御部１２０は、各構成部を直接制御するようにしても良いし、各構成部に個別のコントローラを設け、それらを介して制御するようにしても良い。
本発明の実施の形態に係る処理システム１００においては、まず、フープＦがローディングされる。次いで、フープＦからウェハＷを一枚取り出してアライメントチャンバ１１５に搬入し、ウェハＷの位置合わせを行う。引き続き、ウェハＷをロードロック室６、７のいずれかに搬入し、ロードロック室内を真空引きする。搬送室５内の搬送装置１１２により、ロードロック室内のウェハＷを取り出し、ウェハＷをエッチング装置ＰＭ１に搬入して、ステップＳＴ１及びＳＴ２のエッチング処理を行う。
処理後のウェハＷは搬送装置１１２によりエッチング装置ＰＭ１から搬出され、成膜装置ＰＭ２に搬入される。成膜装置ＰＭ２は、本実施形態に係る成膜方法によりウェハＷのＣｕ配線１０２及びＴｉＮ膜１０５上に４ｎｍ以上の流動性有機膜１０６を成膜する。その後、搬送装置１１２によりウェハＷを取り出し、ウェハＷを搬送装置１１２によりロードロック室６、７のいずれかに搬入し、その中を大気圧に戻す。搬入出室８内の搬送装置１１６によりロードロック室内のウェハＷを取り出し、フープＦのいずれかに収容される。フープＦは、次工程に搬送される。
以上に説明したように、Ｉｎ−ｓｙｓｔｅｍの場合、ウェハＷは次の経路を搬送される。（ａ）フープＦ→（ｂ）搬入出室（８）→（ｃ）ロードロック室（６，７）→（ｄ）搬送室（５）→（ｅ）エッチング装置（ＰＭ１）（エッチング）→（ｆ）搬送室（５）→（ｇ）成膜装置（ＰＭ２）（流動性有機膜）→（ｈ）搬送室（５）→（ｉ）ロードロック室（６，７）→（ｊ）搬入出室（８）→（ｋ）フープＦ→次工程
上記搬送時、ウェハＷは、（ａ）〜（ｃ）及び（ｉ）〜（ｋ）において、大気環境下で搬送され、大気に曝露される。しかしながら、本実施形態では、（ｅ）エッチング装置（ＰＭ１）が実行するエッチング工程で露出したＣｕ配線１０２及びマスクのＴｉＮ膜１０５は、（ｇ）成膜装置（ＰＭ２）が実行する成膜工程において流動性有機膜によりコーティングされる。また、ウェハＷは、（ｅ）エッチング装置（ＰＭ１）→（ｆ）搬送室（５）→（ｇ）成膜装置の間、真空搬送され、大気に曝露されない。
よって、ウェハＷが、（ｉ）〜（ｋ）において大気環境下で搬送され、大気に曝露されても、流動性有機膜が保護膜となり、Ｃｕ配線１０２及びＴｉＮ膜１０５が大気中の水分と反応することを防ぐことができる。この結果、ウェハＷに形成されたＣｕ配線１０２及びＴｉＮ膜１０５の腐食を防止することができる。
なお、本実施形態では、Ｉｎ−ｓｉｔｕにてステップＳＴ１及びＳＴ２のエッチング工程が行われたチャンバと同一チャンバ内で、ステップＳＴ３の流動性有機膜の成膜が行われてもよい。例えば、図１２の処理システム１００において、処理装置ＰＭ３にて、エッチング工程と成膜工程が連続して行われてもよい。
この場合、ウェハＷは次の経路を搬送される。
（ａ）フープＦ→（ｂ）搬入出室（８）→（ｃ）ロードロック室（６，７）→（ｄ）搬送室（５）→（ｅ）処理装置（ＰＭ３）エッチング＋成膜（流動性有機膜）→（ｈ）搬送室（５）→（ｉ）ロードロック室（６，７）→（ｊ）搬入出室（８）→（ｋ）フープＦ→次工程
この経路においてもウェハＷが、（ｉ）〜（ｋ）において大気環境下で搬送され、大気に曝露されても、流動性有機膜が保護膜となり、Ｃｕ配線１０２及びＴｉＮ膜１０５が大気中の水分と反応することを防ぐことができる。この結果、ウェハＷに形成されたＣｕ配線１０２及びＴｉＮ膜１０５の腐食を防止することができる。
以上、本実施形態に係る処理システム１００では、システム内にエッチング装置と流動性有機膜の成膜装置とを備えるか（Ｉｎ−ｓｙｓｔｅｍ）、又は、エッチングと流動性有機膜を両方実行可能なプラズマ処理装置を備える（Ｉｎ−ｓｉｔｕ）。これにより、エッチングによって露出した金属膜を大気に曝露することなく、炭素含有ガスの低蒸気圧材料のガスから生成されるプリカーサをウェハＷに形成された凹部の底部から堆積させることができる。これにより、ウェハＷ上に流動性有機膜を成膜し、金属膜をキャップすることで、Ｑ−ｔｉｍｅを管理することができる。
［プラズマ処理装置の構成例］
次に、本実施形態に係る処理システムに配置されているプラズマ処理装置の構成の一例を、図１３を参照しながら説明する。図１３は、本実施形態に係るプラズマ処理装置の構成の一例である。本実施形態に係るプラズマ処理装置は、図２のステップＳＴ１及びステップＳＴ２のエッチングを行うエッチング装置、及びステップＳＴ３の成膜を行う成膜装置として機能する。
本実施形態では、プラズマ処理装置の一例として誘導結合型プラズマ(ＩＣＰ:Inductively Coupled Plasma)処理装置２００を例に挙げて説明する。
誘導結合型プラズマ処理装置２００は、平面コイル形のＲＦアンテナを用いるプラズマ処理装置として構成されており、たとえばアルミニウムまたはステンレス鋼等の金属製の円筒型真空チャンバ１０を有している。チャンバ１０は、保安接地されている。
チャンバ１０内の下部中央には、被処理基板としてたとえば半導体ウェハ（以下、「ウェハＷ」という。）を載置する円板状のステージ１２が高周波電極を兼ねる基板保持台として水平に配置されている。このステージ１２は、たとえばアルミニウムからなり、チャンバ１０の底から垂直上方に延びる絶縁性筒状支持部１４に支持されている。
絶縁性筒状支持部１４の外周に沿ってチャンバ１０の底から垂直上方に延びる導電性筒状支持部１６とチャンバ１０の内壁との間に環状の排気路１８が形成されている。排気路１８の上部または入口に環状のバッフル板２０が取り付けられ、底部に排気ポート２２が設けられている。チャンバ１０内のガスの流れをステージ１２上のウェハＷに対して軸対象に均一にするためには、排気ポート２２を円周方向に等間隔で複数設ける構成が好ましい。
各排気ポート２２には排気管２４を介して排気装置２６が接続されている。排気装置２６は、ターボ分子ポンプなどの真空ポンプを有しており、チャンバ１０内のプラズマ処理空間を所望の真空度まで減圧することができる。チャンバ１０の側壁の外には、ウェハＷの搬入出口２７を開閉するゲートバルブ２８が取り付けられている。
ステージ１２には、第２の高周波電源３０が整合器３２および給電棒３４を介して電気的に接続されている。この第２の高周波電源３０は、ウェハＷに引き込むイオンのエネルギーを制御するために適した一定周波数（例えば４００ｋＨｚ）のバイアス引き込み用の高周波電力ＬＦを可変のパワーで出力できるようになっている。整合器３２は、第２の高周波電源３０側のインピーダンスと負荷（主にステージ、プラズマ、チャンバ）側のインピーダンスの間で整合をとるためのリアクタンス可変の整合回路を収容している。その整合回路の中に自己バイアス生成用のブロッキングコンデンサが含まれている。
ステージ１２の上面には、ウェハＷを静電吸着力で保持するための静電チャック３６が設けられ、静電チャック３６の外周側にはウェハＷの周囲を環状に囲むフォーカスリング３８が設けられている。静電チャック３６は導電膜からなる電極３６ａを一対の絶縁膜３６ｂ，３６ｃの間に挟み込んだものであり、電極３６ａには高圧の直流電源４０がスイッチ４２および被覆線４３を介して電気的に接続されている。直流電源４０から供給される直流電流により、静電力でウェハＷを静電チャック３６上に吸着保持することができる。
ステージ１２の内部には、たとえば円周方向に延びる環状の冷媒室または冷媒流路４４が設けられている。この冷媒流路４４には、チラーユニットより配管４６，４８を介して所定温度の冷媒たとえば冷却水ｃｗが循環供給される。冷媒の温度によって静電チャック３６上のウェハＷの処理中の温度を制御できる。これと関連して、伝熱ガス供給部からの伝熱ガスたとえばＨeガスが、ガス供給管５０を介して静電チャック３６の上面とウェハＷの裏面との間に供給される。また、ウェハＷのローディング／アンローディングのためにステージ１２を垂直方向に貫通して上下移動可能なリフトピンおよびその昇降機構等も設けられている。
次に、誘導結合型プラズマ処理装置２００においてプラズマ生成に関係する各部の構成を説明する。チャンバ１０の天井には、ステージ１２から比較的大きな距離間隔を隔てて、たとえば石英板からなる円形の誘電体窓５２が気密に取り付けられている。この誘電体窓５２の上には、チャンバ１０またはステージ１２と同軸に、コイル状のＲＦアンテナ５４が水平に配置されている。このＲＦアンテナ５４は、好ましくは、たとえばスパイラルコイルまたは各一周内で半径一定の同心円コイルの形態を有しており、絶縁体からなるアンテナ固定部材によって誘電体窓５２の上に固定されている。
ＲＦアンテナ５４の一端には、第１の高周波電源５６の出力端子が整合器５８および給電線６０を介して電気的に接続されている。ＲＦアンテナ５４の他端は、アース線を介して電気的にグランド電位に接続されている。
第１の高周波電源５６は、高周波放電によるプラズマの生成に適した周波数（例えば２７ＭＨｚ以上（６０ＭＨｚ等））のプラズマ生成用の高周波ＨＦを可変のパワーで出力できるようになっている。整合器５８は、第１の高周波電源５６側のインピーダンスと負荷（主にＲＦアンテナ、プラズマ、補正コイル）側のインピーダンスとの間で整合をとるためのリアクタンス可変の整合回路を収容している。
チャンバ１０内の処理空間に所定のガスを供給するためのガス供給部は、誘電体窓５２より幾らか低い位置でチャンバ１０の側壁の中（または外）に設けられる環状のマニホールドまたはバッファ部６２と、円周方向に等間隔でバッファ部６２からプラズマ生成空間Ｓに臨む多数の側壁ガス吐出孔６４と、ガス供給源６６からバッファ部６２まで延びるガス供給管６８とを有している。ガス供給源６６は、流量制御器および開閉弁を含んでいる。
制御部７４は、たとえばマイクロコンピュータを含み、誘導結合型プラズマ処理装置２００内の各部たとえば排気装置２６、第２の高周波電源３０，第１の高周波電源５６、整合器３２，整合器５８、静電チャック用のスイッチ４２、ガス供給源６６、チラーユニット、伝熱ガス供給部等の個々の動作および装置全体の動作を制御する。
誘導結合型プラズマ処理装置２００において、成膜を行うには、先ずゲートバルブ２８を開状態にして加工対象のウェハＷをチャンバ１０内に搬入して、静電チャック３６の上に載置する。そして、ゲートバルブ２８を閉めてから、ガス供給源６６よりガス供給管６８、バッファ部６２および側壁ガス吐出孔６４を介して所定のガスを所定の流量および流量比でチャンバ１０内に導入し、排気装置２６によりチャンバ１０内の圧力を設定値にする。さらに、第１の高周波電源５６をオンにしてプラズマ生成用の高周波ＨＦを所定のＲＦパワーで出力させ、整合器５８，給電線６０を介してＲＦアンテナ５４に高周波ＨＦの電力を供給する。
一方、イオン引き込み制御用の高周波ＬＦのパワーを印加する場合には、第２の高周波電源３０をオンにして高周波電力ＬＦを出力させ、この高周波ＬＦのパワーを整合器３２および給電棒３４を介してステージ１２に印加する。イオン引き込み制御用の高周波ＬＦのパワーを印加しない条件の場合には、高周波のパワーを０Ｗにする。また、伝熱ガス供給部より静電チャック３６とウェハＷとの間の接触界面に伝熱ガスを供給するとともに、スイッチ４２をオンにして静電チャック３６の静電吸着力により伝熱ガスを上記接触界面に閉じ込める。
側壁ガス吐出孔６４より吐出された所定のガスは、誘電体窓５２の下の処理空間に均一に拡散する。ＲＦアンテナ５４を流れる高周波ＨＦの電流によって、磁力線が誘電体窓５２を貫通してチャンバ内のプラズマ生成空間Ｓを通過するようなＲＦ磁界がＲＦアンテナ５４の周りに発生し、このＲＦ磁界の時間的な変化によって処理空間の方位角方向にＲＦ誘導電界が発生する。そして、この誘導電界によって方位角方向に加速された電子が、供給されたガスの分子や原子と電離衝突を起こし、ドーナツ状のプラズマが生成される。このドーナツ状プラズマのラジカルやイオンは広い処理空間で四方に拡散し、ラジカルは等方向に降り注ぐようにして、イオンは直流バイアスに引っぱられるようにして、ウェハＷの上面（被処理面）に供給される。こうしてウェハＷの被処理面にプラズマの活性種が化学反応と物理反応をもたらし、被加工膜が所望のパターンにエッチングされる。
誘導結合型プラズマ処理装置２００は、上記のようにＲＦアンテナ５４に近接する誘電体窓５２の下で誘導結合のプラズマをドーナツ状に生成し、このドーナツ状のプラズマを広い処理空間内で分散させて、ステージ１２近傍（つまりウェハＷ上）でプラズマの密度を平均化するようにしている。ここで、ドーナツ状プラズマの密度は、誘導電界の強度に依存し、ひいてはＲＦアンテナ５４に供給される高周波ＨＦのパワー（より正確にはＲＦアンテナ５４を流れる電流）の大きさに依存する。すなわち、高周波ＨＦのパワーを高くするほど、ドーナツ状プラズマの密度が高くなり、プラズマの拡散を通じてステージ１２近傍でのプラズマの密度は全体的に高くなる。一方で、ドーナツ状プラズマが四方（特に径方向）に拡散する形態は主にチャンバ１０内の圧力に依存し、圧力を低くするほど、チャンバ１０の中心部にプラズマが多く集まって、ステージ１２近傍のプラズマ密度分布が中心部で盛り上がる傾向がある。また、ＲＦアンテナ５４に供給される高周波ＨＦのパワーやチャンバ１０内に導入される処理ガスの流量等に応じてドーナツ状プラズマ内のプラズマ密度分布が変わることもある。
ここで「ドーナツ状のプラズマ」とは、チャンバ１０の径方向内側（中心部）にプラズマが立たず径方向外側にのみプラズマが立つような厳密にリング状のプラズマに限定されず、むしろチャンバ１０の径方向内側より径方向外側のプラズマの体積または密度が大きいことを意味する。また、処理ガスに用いるガスの種類やチャンバ１０内の圧力の値等の条件によっては、ここで云う「ドーナツ状のプラズマ」にならない場合もある。
制御部７４は、図示しないＣＰＵ，ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）を有し、ＲＡＭなどに記憶されたレシピに設定された手順に従い、本実施形態に係る誘導結合型プラズマ処理装置２００の各部を制御し、これにより、本実施形態に係る半導体製造方法を制御する。
かかる構成の誘導結合型プラズマ処理装置２００は、エッチング工程と成膜工程の少なくともいずれかを実行することができる。
なお、本実施形態に係る半導体製造方法を実行するプラズマ処理装置は、誘導結合型プラズマ処理装置（ＩＣＰ装置）及びプラズマ生成用の高周波電力を上部電極側に印加する容量結合型プラズマ処理装置（上下部２周波ＣＣＰ装置）に限らず、マイクロ波プラズマ処理装置及びリモートプラズマ装置のいずれかであってもよい。
以上に説明したように、本実施形態に係る半導体製造方法によれば、半導体製造において被処理体上の金属の腐食を防止することができる。
以上、半導体製造方法及びプラズマ処理装置を上記実施形態により説明したが、本発明にかかる半導体製造方法及びプラズマ処理装置は上記実施形態に限定されるものではなく、本発明の範囲内で種々の変形及び改良が可能である。上記複数の実施形態に記載された事項は、矛盾しない範囲で組み合わせることができる。
例えば本明細書では、被処理体の一例としてウェハＷを挙げて説明したが、被処理体はこれに限らず、ＬＣＤ（Liquid Crystal Display）、ＦＰＤ（Flat Panel Display）に用いられる各種基板や、フォトマスク、ＣＤ基板、プリント基板であっても良い。
また、本明細書の実施例としては、ウェハＷにＣｕなどの金属が導電層として用いられる場合を説明したが、これに限られるものではない。導電層としては、例えば、ルテニウム（Ｒｕ）などの金属、ニッケル（Ｎｉ）やコバルト（Ｃｏ）、炭素（Ｃ）が含まれるシリサイド、ボロン（Ｂ）やヒ素（Ａｓ）などが微小添加されたドープドシリコン、多結晶シリコン、非結晶シリコン、およびシリコンゲルマニウム（ＳｉＧｅ）などの導電性シリコン含有膜でもよい。
１：ＳｉＮ膜
２：ＳｉＯ２膜
３：有機膜
４：Ｓｉ−ＡＲＣ
５：搬送室
６、７：ロードロック室
１０：チャンバ
１２：ステージ
２０：バッフル板
２６：排気装置
３０：第２の高周波電源
３６：静電チャック
４０：直流電源
４４：冷媒流路
５２：誘電体窓
５４：ＲＦアンテナ
５６：第１の高周波電源
６４：側壁ガス吐出孔
６６：ガス供給源
７４：制御部
１００：処理システム
１０１：配線層
１０２：Ｃｕ配線
１０３：ライナー膜
１０４：層間絶縁膜
１０５：ＴｉＮ膜
１０６：流動性有機膜
２００：誘導結合型プラズマ処理装置
Ｈ：ビアホール
ＰＭ１：エッチング装置
ＰＭ２：成膜装置

Claims (11)

  1. 被処理体の導電層の上の絶縁膜をマスクのパターンにエッチングし、形成した前記絶縁膜の凹部に前記導電層を露出させる第１の工程と、
    前記導電層が露出した絶縁膜の凹部に有機膜を形成する第２の工程と、を含み、
    前記第２の工程は、
    チャンバの内部を所定の圧力に保持し、ステージを−２０℃以下の極低温に冷却し、該ステージの上に被処理体を設置する工程と、
    前記チャンバの内部に低蒸気圧材料のガスを含むガスを供給する工程と、
    供給した前記低蒸気圧材料のガスを含むガスからプラズマを生成し、該プラズマによって前記低蒸気圧材料から生成されるプリカーサを前記絶縁膜の凹部に堆積させ、前記有機膜を形成する工程と、
    を有する半導体製造方法。
  2. 前記第１の工程と前記第２の工程とは異なるチャンバで実行され、
    被処理体は、前記第１の工程を実行する一のチャンバと前記第２の工程を実行する他のチャンバの間を真空環境下で搬送される、
    請求項１に記載の半導体製造方法。
  3. 前記第１の工程と前記第２の工程とは同一チャンバで実行される、
    請求項１に記載の半導体製造方法。
  4. 前記第２の工程は、４ｎｍ以上の膜厚の流動性の前記有機膜を形成する、
    請求項１〜３のいずれか一項に記載の半導体製造方法。
  5. 前記マスクは、金属を含有し、
    前記第２の工程は、前記マスクを覆うように前記有機膜を形成する、
    請求項１〜４のいずれか一項に記載の半導体製造方法。
  6. 前記第２の工程を実行した後、被処理体は、大気環境下で洗浄装置に搬送され、
    前記洗浄装置は、前記有機膜を除去する、
    請求項４又は５に記載の半導体製造方法。
  7. 前記低蒸気圧材料のガスは、Ｃ４Ｆ８の蒸気圧曲線が示す温度以上の温度にて蒸気圧になるガスである、
    請求項１〜６のいずれか一項に記載の半導体製造方法。
  8. 前記低蒸気圧材料のガスは、炭素含有ガスである、
    請求項７に記載の半導体製造方法。
  9. 前記低蒸気圧材料のガスは、Ｃ４Ｆ８、Ｃ４Ｆ６、イソプロピルアルコール（ＩＰＡ）のいずれかである、
    請求項８に記載の半導体製造方法。
  10. 前記導電層は、金属膜もしくは導電性シリコン含有膜が含まれることを特徴とする、
    請求項１〜９のいずれか一項に記載の半導体製造方法。
  11. 被処理体を載置するステージと、ガスを供給するガス供給部と、制御部とを有するプラズマ処理装置であって、
    前記制御部は、
    被処理体の導電層の上の絶縁膜をマスクのパターンにエッチングし、形成した前記絶縁膜の凹部に前記導電層を露出させ、
    前記導電層が露出した絶縁膜の凹部に有機膜を形成し、
    前記有機膜の形成では、
    チャンバの内部を所定の圧力に保持し、ステージを−２０℃以下の極低温に冷却し、該ステージの上に被処理体を設置し、
    前記チャンバの内部に低蒸気圧材料のガスを含むガスを供給し、
    供給した前記低蒸気圧材料のガスを含むガスからプラズマを生成し、該プラズマによって前記低蒸気圧材料から生成されるプリカーサを前記絶縁膜の凹部に堆積させ、前記有機膜を形成することを制御する、
    プラズマ処理装置。
JP2017201978A 2017-02-28 2017-10-18 半導体製造方法及びプラズマ処理装置 Active JP6742287B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW107105617A TWI761455B (zh) 2017-02-28 2018-02-14 半導體製造方法及電漿處理裝置
US15/903,466 US10504741B2 (en) 2017-02-28 2018-02-23 Semiconductor manufacturing method and plasma processing apparatus
KR1020180021733A KR102526306B1 (ko) 2017-02-28 2018-02-23 반도체 제조 방법 및 플라즈마 처리 장치
CN201810167763.3A CN108511389B (zh) 2017-02-28 2018-02-28 半导体制造方法和等离子体处理装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017036891 2017-02-28
JP2017036891 2017-02-28

Publications (3)

Publication Number Publication Date
JP2018142691A true JP2018142691A (ja) 2018-09-13
JP2018142691A5 JP2018142691A5 (ja) 2020-07-16
JP6742287B2 JP6742287B2 (ja) 2020-08-19

Family

ID=63526829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017201978A Active JP6742287B2 (ja) 2017-02-28 2017-10-18 半導体製造方法及びプラズマ処理装置

Country Status (3)

Country Link
JP (1) JP6742287B2 (ja)
KR (1) KR102526306B1 (ja)
TW (1) TWI761455B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7462704B2 (ja) 2020-03-25 2024-04-05 株式会社Kokusai Electric 基板処理方法、基板処理装置、半導体装置の製造方法、およびプログラム

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7410065B2 (ja) 2020-03-19 2024-01-09 信越化学工業株式会社 生体電極、生体電極の製造方法及び生体信号の測定方法
JP2022075544A (ja) 2020-11-05 2022-05-18 信越化学工業株式会社 生体電極組成物、生体電極、及び生体電極の製造方法
JP2022164579A (ja) 2021-04-16 2022-10-27 信越化学工業株式会社 生体電極組成物、生体電極、及び生体電極の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270586A (ja) * 2001-03-08 2002-09-20 Tokyo Electron Ltd 有機系絶縁膜のエッチング方法およびデュアルダマシンプロセス
KR20050055074A (ko) * 2003-10-07 2005-06-13 삼성전자주식회사 기상 불산 식각 과정을 이용한 얕은 트렌치 소자 분리형성 방법
US7803719B2 (en) * 2006-02-24 2010-09-28 Freescale Semiconductor, Inc. Semiconductor device including a coupled dielectric layer and metal layer, method of fabrication thereof, and passivating coupling material comprising multiple organic components for use in a semiconductor device
JP4473343B2 (ja) * 2007-11-09 2010-06-02 キヤノンアネルバ株式会社 インライン型ウェハ搬送装置
JP2011151057A (ja) * 2010-01-19 2011-08-04 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP5490753B2 (ja) * 2010-07-29 2014-05-14 東京エレクトロン株式会社 トレンチの埋め込み方法および成膜システム
JP5937632B2 (ja) 2014-02-06 2016-06-22 東京エレクトロン株式会社 基板処理方法、前処理装置、後処理装置、基板処理システムおよび記憶媒体
JP6022490B2 (ja) 2013-08-27 2016-11-09 東京エレクトロン株式会社 基板処理方法、基板処理システムおよび記憶媒体
JP6140576B2 (ja) 2013-08-27 2017-05-31 東京エレクトロン株式会社 基板処理方法、基板処理システムおよび記憶媒体
TWI686499B (zh) * 2014-02-04 2020-03-01 荷蘭商Ａｓｍ Ｉｐ控股公司 金屬、金屬氧化物與介電質的選擇性沉積
US10049921B2 (en) * 2014-08-20 2018-08-14 Lam Research Corporation Method for selectively sealing ultra low-k porous dielectric layer using flowable dielectric film formed from vapor phase dielectric precursor
JP6425517B2 (ja) 2014-11-28 2018-11-21 東京エレクトロン株式会社 基板処理方法、基板処理装置および記憶媒体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7462704B2 (ja) 2020-03-25 2024-04-05 株式会社Kokusai Electric 基板処理方法、基板処理装置、半導体装置の製造方法、およびプログラム

Also Published As

Publication number Publication date
KR20180099504A (ko) 2018-09-05
TW201837982A (zh) 2018-10-16
JP6742287B2 (ja) 2020-08-19
TWI761455B (zh) 2022-04-21
KR102526306B1 (ko) 2023-04-26

Similar Documents

Publication Publication Date Title
US9882124B2 (en) Etching method and substrate processing apparatus
KR102363052B1 (ko) 피처리체를 처리하는 방법
TWI430397B (zh) A manufacturing method of a semiconductor device, a manufacturing apparatus for a semiconductor device, and a substrate processing device
TWI416622B (zh) Etching method and memory media
KR102526306B1 (ko) 반도체 제조 방법 및 플라즈마 처리 장치
TW202117931A (zh) 間隙填充沉積製程
TWI829630B (zh) 成膜方法及電漿處理裝置
TW201417170A (zh) 圖案形成方法及基板處理系統
KR20150101927A (ko) 플라즈마 처리 장치의 클리닝 방법
JP2010027788A (ja) 銅の異方性ドライエッチング方法および装置
JP2017157778A (ja) 基板処理装置
US9362166B2 (en) Method of forming copper wiring
WO2015016149A1 (ja) 基板処理装置、半導体装置の製造方法および記録媒体
JP2014183184A (ja) コバルト及びパラジウムを含む膜をエッチングする方法
JP2015079793A (ja) プラズマ処理方法
US20230335409A1 (en) Substrate processing method and substrate processing apparatus
CN108511389B (zh) 半导体制造方法和等离子体处理装置
US7569478B2 (en) Method and apparatus for manufacturing semiconductor device, control program and computer storage medium
TWI791106B (zh) 處理系統及處理方法
KR20150069537A (ko) 반도체 장치의 제조 방법
JP2023516588A (ja) Ｅｕｖパターニングにおける欠陥低減のための多層ハードマスク

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200528

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200528

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20200528

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20200612

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200630

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200728

R150 Certificate of patent or registration of utility model

Ref document number: 6742287

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250