KR20150101927A - 플라즈마 처리 장치의 클리닝 방법 - Google Patents

플라즈마 처리 장치의 클리닝 방법 Download PDF

Info

Publication number
KR20150101927A
KR20150101927A KR1020150021628A KR20150021628A KR20150101927A KR 20150101927 A KR20150101927 A KR 20150101927A KR 1020150021628 A KR1020150021628 A KR 1020150021628A KR 20150021628 A KR20150021628 A KR 20150021628A KR 20150101927 A KR20150101927 A KR 20150101927A
Authority
KR
South Korea
Prior art keywords
gas
cleaning
plasma
chamber
wafer
Prior art date
Application number
KR1020150021628A
Other languages
English (en)
Other versions
KR102283188B1 (ko
Inventor
히로시 우다
히로시 츠지모토
아키토시 하라다
히데아키 야쿠시지
마사하루 스기야마
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20150101927A publication Critical patent/KR20150101927A/ko
Application granted granted Critical
Publication of KR102283188B1 publication Critical patent/KR102283188B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32853—Hygiene
    • H01J37/32862—In situ cleaning of vessels and/or internal parts
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H01L2224/80013—Plasma cleaning

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Epidemiology (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

플라즈마 처리 장치의 처리 용기 내에 잔류하는 Ti 함유 반응물을 간편하고 또한 효율적으로 제거하는 것이다. Low-k막의 에칭 가공에서, 드라이 에칭 공정(S2)을 종료한 직후에, 반도체 웨이퍼를 정전 척(40) 상에 보지한 채로 웨이퍼가 있는 드라이 클리닝의 프로세스를 실행한다(단계(S3)). 이 웨이퍼가 있는 드라이 클리닝 공정(S3)은 주로 챔버(10) 내에 잔류하고 있는 Ti 함유 반응물을 제거하기 위하여, 처리 가스 공급부(70)로부터 H2 가스와 N2 가스를 소정의 유량비로 포함하는 클리닝 가스를 챔버(10) 내로 도입하고, 플라즈마 생성용의 제 1 고주파(HF)를 소정의 파워로 서셉터(12)에 인가하여, 챔버(10) 내에서 클리닝 가스의 고주파 방전에 의한 플라즈마를 생성한다.

Description

플라즈마 처리 장치의 클리닝 방법{CLEANING METHOD FOR PLASMA PROCESSING APPARATUS}
본 발명은 플라즈마 처리 장치의 처리 용기 내를 클리닝하는 방법에 관한 것으로, 특히 Ti 함유 반응물을 제거하기 위한 클리닝 방법에 관한 것이다.
최근의 반도체 디바이스는, 고속화·저소비 전력 등의 요구에 대응하기 위하여, 배선 재료에 알루미늄보다 저항이 낮은 구리를 사용하고, 층간 절연막으로 배선 간의 용량을 저감할 수 있는 Low-k막(저유전율막)을 사용하도록 되고 있다. 이런 종류의 Low-k막으로서는, SiOF막 등의 무기계 재료 또는 포러스막이 적극적으로 검토되고 있고, 2.5 이하의 비유전율이 얻어지는 불소 수지 또는 아몰퍼스 플루오르카본 등의 유기계 재료도 유망시되고 있다. 어느 Low-k막이 채용되어도, 반도체 디바이스 제조의 배선 형성 공정인 BEOL(Back End Of Line)에서 행해지는 Low-k막의 에칭 가공에는, TiN막으로 이루어지는 에칭 마스크가 견고하여 에칭 내성 또한 선택비에도 뛰어난 메탈 하드 마스크로서 다용되고 있다. 에칭 가스는, SiO2막의 에칭 가공과 마찬가지로, CF계의 가스 예를 들면 CF4 가스가 널리 사용되고 있다.
일본특허공개공보 2003-282539호
플라즈마 에칭 장치에 있어서, TiN막의 메탈 하드 마스크를 이용하여 Low-k막의 에칭을 행하면, CF계 가스의 플라즈마에 노출되는 메탈 하드 마스크로부터 Ti를 함유하는 반응물(주로 Ti-Fx 또는 Ti-OF 등)이 발생하여, 처리 용기 내에 부유한다. 이러한 Ti 함유 반응물의 상당수는 처리 용기로부터 다른 반응 생성물 또는 미반응 가스 등과 함께 배기되지만, 일부는 처리 용기 내에 잔류한다.
처리 용기 내에 잔류한 Ti 함유 반응물은, 처리 용기의 내벽 또는 용기 내의 각종 부재에 부착한다. 특히 번거로운 것은, Low-k막의 에칭 프로세스를 종료한 처리 완료된 피처리체 예를 들면 반도체 웨이퍼가 처리 용기로부터 반출되면, 그 때까지 피처리체를 재치(載置)하고 있던 재치대의 상면, 즉 웨이퍼 재치면이 빈 상태가 되고, 이 빈 상태의 웨이퍼 재치면에 Ti 함유 반응물이 부착 또는 퇴적하는 것이다.
일단 재치대의 웨이퍼 재치면에 Ti 함유 반응물이 부착하면, 재치대에 구비되어 있는 정전 척이 정전기력에 의해 처리 대상의 반도체 웨이퍼를 흡착해도, 당해 반도체 웨이퍼와 웨이퍼 재치면 사이에 견고한 Ti 함유 반응물이 개재됨으로써 극간이 발생하거나, 당해 반도체 웨이퍼가 위치 이탈을 일으키는 경우가 있다. 그렇게 되면, 웨이퍼 재치면의 가스 분사구로부터 반도체 웨이퍼의 이면으로 공급되는 전열용의 백 사이드 가스가 웨이퍼의 밖으로 새는 경우가 있다. 혹은, 에칭 프로세스의 종료 후에 반송 암이 처리 완료된 반도체 웨이퍼를 재치대의 웨이퍼 재치면으로부터 분리했을 시, 반송 암 상에 당해 반도체 웨이퍼의 위치 이탈이 반영되어, TNS(Transfer Navigation System) 에러를 일으키는 경우가 있다.
본 발명은, 상기와 같은 종래 기술의 문제점을 해결하는 것이며, 플라즈마 처리 장치의 처리 용기 내에 잔류하는 Ti 함유 반응물을 간편하고 또한 효율적으로 제거할 수 있도록 한 플라즈마 처리 장치의 클리닝 방법을 제공한다.
본 발명의 클리닝 방법은, 플라즈마 처리 장치의 처리 용기 내에 잔존하는 Ti 함유 반응물을 제거하기 위한 클리닝 방법으로서, 상기 처리 용기 내를 배기하면서, 감압 상태의 상기 처리 용기 내로 H2 가스와 N2 가스를 포함하는 제 1 클리닝 가스를 도입하고, 상기 제 1 클리닝 가스를 방전시켜 플라즈마를 생성하고, 상기 플라즈마의 어느 한 활성종을 상기 Ti 함유 반응물과 반응시켜, 그 반응 생성물을 상기 처리 용기로부터 배출하는 제 1 드라이 클리닝 공정을 가진다.
본 발명의 클리닝 방법에 있어서는, 제 1 드라이 클리닝 공정에서 플라즈마에 포함되는 수소계의 활성종이 처리 용기 내에 잔류하고 있는 Ti 함유 반응물과 반응하여, 휘발성의 반응 생성물을 생성한다. 한편, 플라즈마에 포함되는 질소계의 활성종은 Ti 함유 반응물과 직접 화학 반응을 일으키는 경우는 거의 없고, 오히려 수소계 활성종과 Ti 함유 반응물과의 화학 반응을 촉진하도록, 혹은 적당히 억제하도록 작용한다. 이렇게 하여 생성된 Ti 함유 반응 생성물은, 다른 반응 생성물 또는 미반응 가스 등과 함께 처리 용기로부터 배출된다.
본 발명에 있어서, 활성종이란, 다른 원자 또는 분자와 화학 반응 또는 물리 반응을 일으키는 임의의 종이며, 여기 원자, 라디칼, 이온을 포함한다.
본 발명의 클리닝 방법에 의하면, 상기와 같은 구성과 작용에 의해, 플라즈마 처리 장치의 처리 용기 내에 잔류하는 Ti 함유 반응물을 간편하고 또한 효율적으로 제거할 수 있다.
도 1은 본 발명의 클리닝 방법을 적용할 수 있는 플라즈마 처리 장치의 일구성예를 도시한 단면도이다.
도 2a ~ 도 2d는 반도체 디바이스 제조의 BEOL에서 행해지는 다층 레지스트법에 의한 에칭 가공의 주요한 공정을 모식적으로 도시한 도이다.
도 3은 실시예에서의 Low-k막 에칭 가공의 상세한 공정을 나타낸 순서도이다.
도 4는 챔버 내의 웨이퍼 재치면 상의 Ti 오염량 저감 효과에 대하여, 실험예에서의 웨이퍼가 있는 드라이 클리닝과 비교예에서의 웨이퍼가 있는 퍼징을 대비하여 나타낸 그래프도이다.
도 5는 실시예에서의 5 공정(S1 ~ S5)의 전부를 포함하는 Low-k막 에칭 가공을 반복하여 행한 경우(실험예)와, 웨이퍼가 있는 드라이 클리닝 공정(S3)을 빼고 다른 4 공정(S1 ~ S2, S4 ~ S5)을 포함하는 Low-k막 에칭 가공을 반복하여 행한 경우(비교예)에서, 측정용 웨이퍼의 직경 방향의 각 위치에서의 Ti 퇴적량을 대비하여 나타낸 그래프도이다.
도 6은 실시예에서의 시즈닝 처리의 순서를 나타낸 순서도이다.
도 7은 웨이퍼가 있는 드라이 클리닝 공정에 이용하는 클리닝 가스의 가스종 및 유량비를 파라미터로 하여, 챔버 내의 웨이퍼 재치면 상의 Ti 오염량 저감 효과를 대비하여 나타낸 그래프도이다.
이하, 첨부도를 참조하여 본 발명의 적합한 실시예를 설명한다.
[장치 전체의 구성]
도 1에, 본 발명의 클리닝 방법을 적용할 수 있는 플라즈마 처리 장치의 일구성예를 도시한다. 이 플라즈마 처리 장치는, 하부 2 주파 인가 방식을 취하는 캐소드 커플의 용량 결합형 플라즈마 에칭 장치로서 구성되어 있고, 예를 들면 알루미늄 또는 스테인리스 스틸 등의 금속제의 원통 형상 챔버(처리 용기)(10)를 가지고 있다. 챔버(10)는 보안 접지되어 있다.
챔버(10) 내에는, 피처리 기판으로서 예를 들면 반도체 웨이퍼(W)를 재치하는 대략 원판 형상 또는 대략 원기둥 형상의 서셉터(12)가 하부 전극으로서 수평하게 배치되어 있다. 이 서셉터(12)는 예를 들면 알루미늄으로 이루어지고, 챔버(10)의 바닥으로부터 수직 상방으로 연장되는 절연성의 통 형상 지지부(14)에 지지되어 있다. 이 통 형상 지지부(14)의 외주를 따라 챔버(10)의 바닥으로부터 수직 상방으로 연장되는 도전성의 통 형상 지지부(내벽부)(16)와 챔버(10)의 측벽과의 사이에 환상(環狀)의 배기로(18)가 형성되어 있고, 이 배기로(18)의 입구에 링 형상의 배플판(배기링)(20)이 장착되고, 배기로(18)의 바닥에 하나 또는 복수의 배기구(22)가 형성되어 있다. 배기구(22)에는 배기관(24) 및 압력 조정기 예를 들면 APC 밸브(25)를 개재하여 배기 장치(26)가 접속되어 있다. 배기 장치(26)는 터보 분자 펌프 등의 진공 펌프를 가지고 있다. 압력 조정기(25)는 배기 장치(26)의 배기량을 조정하여, 챔버(10) 내의 압력을 조정한다. 압력 조정기(25) 및 배기 장치(26)에 의해, 챔버(10) 내의 플라즈마 생성 공간(S)을 원하는 진공도까지 감압할 수 있다. 또한, 배기 장치(26)를 동작시킴으로써, 서셉터(12)의 주위로부터 배기로(18) 및 배기구(22)를 거쳐 가스를 배기 장치(26)측으로 배출할 수 있다. 챔버(10)의 측벽에는, 반도체 웨이퍼(W)의 반입출구를 개폐하는 게이트 밸브(28)가 장착되어 있다.
서셉터(12)에는 제 1 및 제 2 고주파 전원(30, 32)이 매칭 유닛(34) 및 급전봉(36)을 개재하여 전기적으로 접속되어 있다. 여기서, 제 1 고주파 전원(30)은, 주로 처리 가스의 고주파 방전 즉 플라즈마의 생성에 적합한 일정한 주파수(바람직하게는 27 MHz 이상) 예를 들면 40 MHz의 제 1 고주파(HF)를 출력한다. 제 2 고주파 전원(32)은, 주로 서셉터(12) 상의 반도체 웨이퍼(W)로 인입하는 이온의 에너지를 제어하는데 적합한 일정한 주파수(바람직하게는 13.56 MHz 이하) 예를 들면 2 MHz의 제 2 고주파(LF)를 출력한다. 매칭 유닛(34)에는, 제 1 고주파 전원(30)측의 임피던스와 부하(주로 전극, 플라즈마, 챔버)측의 임피던스 사이에서 정합을 취하기 위한 제 1 정합기와, 제 2 고주파 전원(32)측의 임피던스와 부하측의 임피던스 사이에서 정합을 취하기 위한 제 2 정합기가 수용되어 있다.
서셉터(12)는 반도체 웨이퍼(W)보다 한층 큰 직경 또는 구경을 가지고 있다. 서셉터(12)의 상면에는 처리 대상의 반도체 웨이퍼(W)가 재치되고, 그 반도체 웨이퍼(W)를 둘러싸도록 포커스링(보정링)(38)이 설치된다. 이 포커스링(38)은, 프로세스에의 영향이 적은 도전성의 재질 예를 들면 Si, SiC 등으로 이루어지고, 소모 부품으로서 서셉터(12)의 상면에 착탈 가능하게 장착된다.
서셉터(12)의 상면에는 웨이퍼 흡착용의 정전 척(40)이 설치되어 있다. 이 정전 척(40)은, 막 형상 또는 판 형상의 유전체 내에 시트 형상 또는 메시 형상의 도전체를 개재하고 있다. 이 도전체에는 챔버(10)의 외부에 배치되는 직류 전원(42)이 스위치(44), 저항기(45) 및 급전선(46)을 개재하여 전기적으로 접속되어 있다. 직류 전원(42)으로부터 인가되는 직류 전압에 의해, 정전기력으로 반도체 웨이퍼(W)를 정전 척(40) 상에 흡착 보지(保持)할 수 있다.
서셉터(12)의 내부에는, 예를 들면 원주 방향으로 연장되는 환상의 냉매실(48)이 설치되어 있다. 이 냉매실(48)에는, 칠러 유닛(도시하지 않음)으로부터 배관(50, 52)을 거쳐 소정 온도의 냉매 예를 들면 냉각수(cw)가 순환 공급된다. 서셉터(12)의 내부에는 히터(도시하지 않음)를 더 구비할 수도 있다. 냉매의 온도 및 유량에 의해, 또한 히터의 발열에 의해 정전 척(40) 상의 반도체 웨이퍼(W)의 온도를 제어할 수 있다. 또한 웨이퍼 온도의 정밀도를 한층 높이기 위하여, 전열 가스 공급부(도시하지 않음)로부터 전열용의 백 사이드 가스 예를 들면 He 가스가, 가스 공급관(54) 및 서셉터(12) 내부의 가스 통로(56)를 거쳐 정전 척(40)과 반도체 웨이퍼(W) 사이로 공급된다.
챔버(10)의 천장에는, 서셉터(12)와 평행하게 대향하여 상부 전극을 겸하는 샤워 헤드(60)가 설치되어 있다. 이 샤워 헤드(60)는 서셉터(12)와 대향하는 전극판(62)과, 이 전극판(62)을 그 배후(위)로부터 착탈 가능하게 지지하는 전극 지지체(64)를 가지고, 전극 지지체(64)의 내부에 가스 확산실(66)을 설치하고, 이 가스 확산실(66)로부터 서셉터(12)측으로 관통하는 다수의 가스 토출홀(68)을 전극 지지체(64) 및 전극판(62)에 형성하고 있다. 전극판(62)과 서셉터(12) 사이의 공간이 플라즈마 생성 공간 또는 처리 공간(S)이 된다. 가스 확산실(66)의 상부에 형성되는 가스 도입구(66a)에는 처리 가스 공급부(70)로부터의 가스 공급관(72)이 접속되어 있다. 또한, 전극판(62)은 예를 들면 Si 또는 SiC로 이루어지고, 전극 지지체(64)는 예를 들면 알루마이트 처리된 알루미늄으로 이루어진다.
샤워 헤드(상부 전극)(60)와 챔버(10)의 사이에는 링 형상의 절연체(65)가 삽입되고, 샤워 헤드(상부 전극)(60)는 전기적으로 플로팅 상태로 챔버(10)에 장착되어 있다. 그리고, 상부 전극(60)에 음극성의 바람직하게는 가변의 직류 전압(-EDC)을 인가하기 위한 직류 전원(74)이 구비된다. 이 직류 전원(74)의 출력 단자는 스위치(76), 필터 회로(78) 및 직류 급전 라인(80)을 개재하여 상부 전극(60)에 전기적으로 접속된다. 필터 회로(78)는, 직류 전원(74)으로부터의 직류 전압(-EDC)을 스루로 상부 전극(60)에 인가하는 한편, 서셉터(12)로부터 처리 공간(S) 및 상부 전극(60)을 통하여 직류 급전 라인(80)으로 들어온 고주파를 접지 라인으로 흘리고 직류 전원(74)측으로는 흘리지 않도록 구성되어 있다. 또한, 챔버(10) 내에서 처리 공간(S)에 면하는 적당한 개소에, 예를 들면 Si, SiC 등의 도전성 재료로 이루어지는 DC 그라운드 부재도시하지 않음)가 장착되어 있다. 이 DC 그라운드 부재는 접지 라인(도시하지 않음)을 개재하여 상시 접지되어 있다.
제어부(82)는, 마이크로 컴퓨터 및 각종 인터페이스를 포함하고, 외부 메모리 또는 내부 메모리에 저장되는 소프트웨어(프로그램) 및 레시피 정보에 따라, 이 플라즈마 에칭 장치 내의 각 부 예를 들면 배기 장치(24), 고주파 전원(30, 32), 매칭 유닛(34), 스위치(44), 처리 가스 공급부(70, 76), (가변) 직류 전원(74), 칠러 유닛(도시하지 않음) 및 전열 가스 공급부(도시하지 않음) 등의 개개의 동작 및 장치 전체의 동작(시퀀스)을 제어한다. 도시한 구성예에서는, 제어부(82)가 1 개의 제어 유닛으로서 도시되어 있지만, 복수의 제어 유닛이 제어부(82)의 기능을 병렬적 또는 계층적으로 분담하는 형태를 취해도 된다.
이 플라즈마 에칭 장치에서의 매엽식 드라이 에칭의 기본 동작은 다음과 같이 하여 행해진다. 먼저, 게이트 밸브(28)를 열어 가공 대상의 반도체 웨이퍼(W)를 챔버(10) 내로 반입하고, 정전 척(40) 상에 재치한다. 그리고, 챔버(10)를 밀폐 상태로 하여 처리 가스 공급부(70)로부터 에칭 가스(일반적으로 혼합 가스)를 소정의 유량 및 유량비로 챔버(10) 내로 도입하고, 배기 장치(26) 및 압력 조정기(25)에 의해 챔버(10) 내의 압력을 설정치로 한다. 또한 제 1 및 제 2 고주파 전원(30, 32)으로부터 각각 제 1 고주파(HF) 및 제 2 고주파(LF)를 소정의 파워로 출력시키고, 이들 고주파(HF, LF)를 매칭 유닛(34) 및 급전봉(36)을 개재하여 서셉터(12)에 인가한다. 또한 필요에 따라, 스위치(76)를 온으로 하여, 직류 전원(74)으로부터 음극성의 직류 전압(-EDC)을 샤워 헤드(상부 전극)(60)에 인가한다. 또한, 전열 가스 공급부로부터 정전 척(40)과 반도체 웨이퍼(W) 사이의 접촉 계면으로 백 사이드 가스(He)를 공급함과 동시에, 스위치(44)를 온으로 하여, 정전 척(40)의 정전 흡착력에 의해 백 사이드 가스(He)를 상기 접촉 계면에 가둔다. 샤워 헤드(60)로부터 플라즈마 생성 공간(S)으로 분사된 에칭 가스는, 고주파 전계 하에서 방전되어 플라즈마를 생성한다. 이 에칭 가스의 플라즈마에 포함되는 라디칼 또는 이온에 의해, 반도체 웨이퍼(W) 표면의 피가공막이 원하는 패턴으로 에칭된다.
이 플라즈마 에칭 장치는, 서셉터(12)에 플라즈마 생성에 적합한 비교적 높은 주파수(27 MHz 이상)의 제 1 고주파(HF)를 인가함으로써, 플라즈마를 바람직한 해리 상태로 고밀도화하여, 보다 저압의 조건 하에서도 고밀도 플라즈마를 형성할 수 있다. 그와 동시에, 서셉터(12)에의 이온의 인입에 적합한 비교적 낮은 주파수(13.56 MHz 이하)의 제 2 고주파(LF)를 인가함으로써, 서셉터(12) 상의 반도체 웨이퍼(W)에 대하여 선택성이 높은 이방성(異方性)의 에칭을 실시할 수 있다. 단, 플라즈마 생성용의 제 1 고주파(HF)는 챔버(10) 내의 어떠한 플라즈마 프로세스에서도 반드시 사용되지만, 이온 인입 제어용의 제 2 고주파(LF)는 프로세스의 종류에 따라서는 사용되지 않는 경우가 있다.
[실시예에서의 Low-k막 에칭 가공의 일례]
도 2a ~ 도 2d에, 반도체 디바이스 제조의 BEOL에서 행해지는 다층 레지스트법에 의한 에칭 가공의 주요한 공정을 모식적으로 도시한다. 그 중에서, TiN층을 에칭 마스크로 하여 Low-k막(층간 절연막)을 에칭하는 가공에, 상기 플라즈마 에칭 장치(도 1)를 적합하게 사용할 수 있다.
도 2a에 도시한 바와 같이, 처리 대상의 반도체 웨이퍼(W)에서는, 제 (n－1) 층 배선(100) 및 그 상층의 제 n 층 배선(102)까지가 이미 형성되어 있다. 그리고, 다음의 상층 배선인 제 (n＋1) 층 배선(도시하지 않음)을 형성하기 위하여, 제 n 층 배선(102) 상에 Low-k막(층간 절연막)(104), TiN층(106), 반사 방지막(BARC)(108) 및 포토레지스트(110)가 차례로 적층되어 있다. 여기서, Low-k막(104) 및 반사 방지막(108)은 회전 도포 혹은 CVD(화학적 진공 증착)에 의해 성막되어 있다. TiN층(106)은 스퍼터링에 의해 성막되어 있다. 포토레지스트(110)는 포토리소그래피에 의해 패터닝되어 있고, 개구(112)가 형성되어 있다. 이 개구(112)는 Low-k막(104)에 비아홀을 형성하는 위치의 직상(直上)에 있다.
이 다층 레지스트법에서는, 먼저, 포토레지스트(110)의 패턴을 TiN층(106)에 전사하기 위하여, 다른 플라즈마 에칭 장치에서, 포토레지스트(110)를 에칭 마스크로 이용하여 반사 방지막(108)을 에칭한다. 반사 방지막(108)이 고분자 수지로 이루어질 경우, 이 반사 방지막(108)의 에칭에는, 예를 들면 HF3 가스 및 HBr 가스를 포함하는 혼합 가스가 에칭 가스로 이용된다. 이어서, 동일 또는 또 다른 플라즈마 에칭 장치에서, 포토레지스트(110) 및 반사 방지막(108)을 에칭 마스크로 이용하여 TiN층(106)을 에칭한다. 이 TiN층(106)의 에칭에는, 예를 들면 Cl2 가스 및 N2 가스를 포함하는 혼합 가스가 에칭 가스로 이용된다.
이렇게 하여, 도 2b에 도시한 바와 같이, 포토레지스트(110)의 개구 패턴이 반사 방지막(108)을 개재하여 TiN층(106)에 전사되고, TiN층(106)에는 포토레지스트(110)의 개구(112)와 대응하는 위치에 개구(114)가 형성된다. 이 후, 플라즈마 애싱 장치에서, O2 가스의 플라즈마를 이용하는 애싱에 의해 포토레지스트(110) 및 반사 방지막(108)이 박리 또는 제거된다. 그 결과, 반도체 웨이퍼(W)의 표면에는, 도 2c에 도시한 바와 같이 개구(114)를 가지는 TiN층(106)이 노출된다.
이 실시예에서의 플라즈마 에칭 장치(도 1)는, 상기와 같이 다층 레지스트법에 의해 패터닝된 TiN층(106)이 표면에 노출되어 있는 반도체 웨이퍼(W)를 피처리체로서, TiN층(106)을 에칭 마스크로 이용하여 Low-k막(104)을 에칭한다. 이 Low-k막(104)의 에칭에는 CF계의 가스 예를 들면 CF4 가스와 Ar 가스를 포함하는 혼합 가스가 에칭 가스로 이용된다. 이 드라이 에칭에 의해, 도 2d에 도시한 바와 같이, Low-k막(104)에는, TiN층(106)의 개구(114)와 대응하는 위치에 관통홀 또는 비아홀(116)이 형성된다.
이 후, 반도체 웨이퍼(W)의 표면에 남은 TiN층(106) 즉 에칭 마스크의 잔막은, 예를 들면 불화 수소산을 이용하는 웨트 처리에 의해 제거된다. 그리고, 비아홀(116)에 도체 금속 예를 들면 구리가 매립되고, Low-k막(104)의 상면에 제 (n＋1) 층 배선이 형성된다.
[실시예에서의 Low-k막 에칭 가공의 상세 내용]
이 플라즈마 에칭 장치에서 행해지는 상기와 같은 Low-k막(104)의 에칭 가공은, 보다 상세하게는 도 3에 나타낸 바와 같이 복수의 공정(S1 ~ S5)으로 분할되어 있다.
먼저, 도 2c와 같이 TiN층(106)이 표면에 노출되어 있는 반도체 웨이퍼(W)를 피처리체로서 챔버(10)로 반입하고(단계(S1)), 정전 척(40) 상에 재치한다. 이어서, 처리 가스 공급부(70)로부터 CF4 가스 및 Ar 가스를 포함하는 에칭 가스의 공급을 개시하고, 배기부(25, 26)의 배기 동작에 의해 챔버(10) 내의 압력을 설정치로 조정하고, 또한 칠러 유닛, 히터, 전열 가스 공급부 등의 온도 조정 기구에 의해 챔버(10) 내의 각 부의 온도를 설정치로 조정한다.
그리고, 압력 조정 및 온도 조정을 완료한 후, 제 1 및 제 2 고주파 전원(30, 32)을 온으로 하고, 또한 필요에 따라 상부 DC 바이어스(-EDC) 인가용의 스위치(76)를 온으로 하여, Low-k막(104)에 비아홀(116)을 형성하기 위한 드라이 에칭의 프로세스를 개시한다(단계(S2)).
이 드라이 에칭 공정(S2)에서는, 챔버(10) 내의 처리 공간(S)에서 에칭 가스의 고주파 방전에 의한 플라즈마가 생성되고, 이 플라즈마의 활성종, 특히 불소 라디칼 또는 아르곤 이온이 Low-k막(104)의 재질과 화학적 또는 물리적으로 반응하고, 그에 따라 휘발성의 반응 생성물이 발생한다. 이들 반응 생성물의 상당수는 배기부(25, 26)에 의해 배출되지만, 일부는 챔버(10) 내에 잔류하여, 처리 공간(S)에 부유하거나, 챔버(10)의 내벽 또는 서셉터(12) 등의 부재에 부착한다.
한편, 플라즈마의 활성종, 특히 불소 라디칼 또는 아르곤 이온은, 에칭 마스크인 TiN층(106)과도 화학적 또는 물리적으로 반응하고, 그에 따라 휘발성의 반응 생성물이 발생한다. TiN층(106)으로부터 발생하는 이들 반응 생성물도, 그 상당수는 배기부(25, 26)에 의해 배기되지만, 일부는 챔버(10) 내에 잔류하여, 처리 공간(S)에 부유하거나, 챔버(10)의 내벽 또는 서셉터(12) 등의 각종 부재에 부착한다. 그 중에는 Ti-Fx 또는 Ti-OF 등의 Ti 함유 반응물이 포함된다.
이렇게 하여 Low-k막(104)에 형성되는 비아홀(116)이 하지층의 제 n 층 배선(102)에 도달하면, 소정의 에칭 종점 검출에 의해, 이 드라이 에칭 공정(S2)의 프로세스를 종료시킨다. 즉, 고주파 전원(30, 32)을 오프로 하고, 이 프로세스에서 직류 전원(74)으로부터 샤워 헤드(상부 전극)(60)로 직류 전압(-EDC)을 인가하고 있었을 경우에는 스위치(76)를 오프로 한다. 또한, 처리 가스 공급부(70)로부터의 가스 공급을 오프로 한다. 단, 배기부(25, 26)의 배기 동작은 계속시킨다.
이 실시예에서는, 상기 드라이 에칭 공정(S2)을 종료한 직후에, 반도체 웨이퍼(W)를 서셉터(12) 상에 보지한 채로의 드라이 클리닝 즉 웨이퍼가 있는 드라이 클리닝의 프로세스를 실행한다(단계(S3)).
이 웨이퍼가 있는 드라이 클리닝 공정(S3)은, 주로 챔버(10) 내에 잔류하고 있는 Ti 함유 반응물을 제거하기 위하여 행해진다. 이 때문에, 처리 가스 공급부(70)로부터 H2 가스와 N2 가스를 소정의 유량비(바람직하게는 1 : 0 ~ 1 : 3)로 포함하는 클리닝 가스를 챔버(10) 내로 도입하고, 압력 조정 후에 제 1 고주파 전원(30)을 온으로 하여, 플라즈마 생성용의 제 1 고주파(HF)를 소정의 파워로 서셉터(12)에 인가하고, 챔버(10) 내에서 클리닝 가스의 고주파 방전에 의한 플라즈마를 생성한다. 또한, 이 드라이 클리닝 공정(S3)은, 플라즈마의 활성종 중에서도 주로 라디칼의 화학적 반응이 지배적으로 작용하는 프로세스이기 때문에, 플라즈마로부터 이온을 서셉터(12) 상의 반도체 웨이퍼(W)로 인입할 필요성도 없을뿐더러, 이온을 샤워 헤드(60)의 전극판(62)에 접촉시켜 스퍼터할 필요성도 특별히 없다. 이 때문에, 통상은 제 2 고주파 전원(32) 및 직류 전원(74)을 오프 상태로 유지해 둔다.
이 웨이퍼가 있는 드라이 클리닝(S3)에서는, 클리닝 가스의 플라즈마에 포함되는 수소계의 활성종 즉 수소 여기 원자, 수소 라디칼 및 수소 이온 중 일방이, 챔버(10) 내의 임의의 장소에 부유 또는 부착하고 있는 Ti-Fx 또는 Ti-OF 등의 Ti 함유 반응물과 잘 반응하여, TiH 등의 Ti를 포함하는 휘발성의 반응 생성물을 생성한다. 한편, 플라즈마에 포함되는 질소계의 활성종 즉 질소 여기 원자, 질소 라디칼 및 질소 이온 등은, Ti 함유 반응물과 직접 화학 반응을 일으키는 경우는 거의 없고, 오히려 수소계 활성종과 Ti 함유 반응물과의 화학 반응을 촉진하도록, 혹은 적당히 억제하도록 작용한다. 이렇게 하여 생성된 Ti 함유 반응 생성물은, 다른 반응 생성물 또는 미반응 가스 등과 함께 챔버(10)로부터 배기부(25, 26)로 배출된다.
이 웨이퍼가 있는 드라이 클리닝(S3)은, 실용 상의 Ti 오염 저감 효과를 얻기 위하여, 일정한 처리 시간 바람직하게는 8 초 이상의 처리 시간을 요하여 행하는 것이 바람직하다. 상기 드라이 에칭 공정(S2)에 의해 챔버(10) 내에 발생한 Ti 함유 반응물의 대부분 또는 상당수를, 이 웨이퍼가 있는 드라이 클리닝(S3)에 의해 효과적으로 제거할 수 있다. 또한, 상기 드라이 에칭 공정(S2)에 의해 챔버(10) 내에 발생하는 다른 불소계 반응물, 특히 불소와 H2O 분자와의 반응에 의해 발생하는 불화 수소(HF)는 Low-k막에 데미지를 주기 쉽다. 이러한 바람직하지 않은 다른 불소계 반응물도, 이 웨이퍼가 있는 드라이 클리닝(S3)에 의해 Ti 함유 반응물과 함께 제거된다.
상기 웨이퍼가 있는 드라이 클리닝 공정(S3)은, 제 1 고주파 전원(30)을 오프로 함으로써 종료시킨다. 이 직후에, 처리 가스 공급부(70)의 가스 공급도 정지시킨다. 단, 배기부(25, 26)의 배기 동작은 그대로 계속시킨다.
통상, 이 플라즈마 에칭 장치(도 1)는, 게이트 밸브(28)를 개재하여 상시 감압 상태의 트랜스퍼 챔버(도시하지 않음)에 연결되어 있다. 이 옆의 트랜스퍼 챔버 내에 배치되어 있는 반송 암(도시하지 않음)이, 반도체 웨이퍼(W)의 반입 또는 반출을 위하여, 개방 상태의 게이트 밸브(28)를 통과하여, 챔버(10)로 출입하도록 되어 있다.
상기와 같은 웨이퍼가 있는 드라이 클리닝 공정(S3)이 종료되었을 때는, 챔버(10) 내의 감압 상태를 유지한 채로, 직후에 게이트 밸브(28)를 열어, 상기 반송 암에 의해 처리 완료된 반도체 웨이퍼(W)를 반출한다(단계(S4)).
이렇게 하여 처리 완료된 반도체 웨이퍼(W)가 챔버(10)로부터 반출되면, 정전 척(40)의 상면 즉 웨이퍼 재치면은 빈 상태가 된다. 이 실시예에서는, 이와 같이 정전 척(40) 상에 반도체 웨이퍼가 없는 채에서의 드라이 클리닝 즉 웨이퍼가 없는 드라이 클리닝 공정이 마지막 후처리로서 행해진다(단계(S5)).
이 웨이퍼가 없는 드라이 클리닝 공정(S5)은, 주로 챔버(10) 내에 잔류하고 있는 유기계의 부유물 또는 퇴적막을 제거하기 위하여 행해진다. 이 때문에, 처리 가스 공급부(70)로부터 O2 가스를 포함하는 클리닝 가스를 챔버(10) 내로 도입하고, 압력 조정 후에 제 1 고주파 전원(30)을 온으로 하여, 플라즈마 생성용의 제 1 고주파(HF)를 소정의 파워로 서셉터(12)에 인가하고, 챔버(10) 내에서 클리닝 가스의 고주파 방전에 의한 플라즈마를 생성한다. 이 웨이퍼가 없는 드라이 클리닝 공정(S5)에서도, 플라즈마로부터 이온을 웨이퍼가 없는 정전 척(40)으로 인입할 필요성도 없을뿐더러, 이온을 샤워 헤드(60)의 전극판(62)에 접촉시켜 스퍼터할 필요성도 특별히 없다. 이 때문에, 통상은, 제 2 고주파 전원(32) 및 직류 전원(74)을 오프 상태로 유지해 둔다.
이 웨이퍼가 없는 드라이 클리닝(S5)에서는, 플라즈마에 포함되는 산소 라디칼이 챔버(10) 내의 유기계의 부유물 또는 퇴적막과 반응하여, 휘발성의 반응 생성물을 생성한다. 그들 반응 생성물은, 다른 반응 생성물 또는 미반응 가스 등과 함께 챔버(10)로부터 배기부(25, 26)로 배출된다. 이 경우, 챔버(10) 내에는 Ti 함유 반응물이 대부분 또는 조금 밖에 잔류하고 있지 않으므로, 이 웨이퍼가 없는 드라이 클리닝(S5)의 프로세스 중에 챔버(10) 내에서 Ti 함유 반응물이 확산하거나 정전 척(40)의 웨이퍼 재치면에 부착하는 것과 같은 경우는 대부분 없거나, 있어도 매우 적다.
상기와 같은 웨이퍼가 없는 드라이 클리닝(S5)이 종료되면, 1 매의 반도체 웨이퍼(W)에 대한 Low-k막 에칭 가공의 모든 프로세스가 종료된다. 이 후, 도 2c와 같이 TiN층(106)이 표면에 노출되어 있는 신규의 반도체 웨이퍼(W)에 대하여, 동일한 공정(S1 ~ S5)이 상기와 마찬가지로 반복된다.
[실시예에서의 작용 효과(검증 실험 1)]
본 발명자는, 상기 플라즈마 에칭 장치(도 1)에서 행해지는 Low-k막 에칭 가공의 제 3 공정(S3)에서, 상기와 같이 H2 가스와 N2 가스를 포함하는 클리닝 가스의 플라즈마를 이용하여 챔버(10) 내의 클리닝을 행할 경우(실험예)와, 챔버(10) 내에 플라즈마를 발생시키지 않고 불활성 가스(Ar 가스, N2 가스)를 흘려 챔버(10) 내를 환기할 경우(비교예 1, 비교예 2)에서, 1 매의 반도체 웨이퍼(W)에 대한 Low-k막 에칭 가공의 모든 프로세스의 종료 후에 정전 척(40)의 웨이퍼 재치면 상에 부착하는 Ti 오염량(10 atms/cm2)을 각각 실험에 의해 측정하여 비교했다. 도 4에 이 검증 실험의 결과를 나타낸다. 이 검증 실험에서의 실험예 및 비교예 1, 2의 처리 조건은 하기와 같다.
[실험예의 처리 조건]
챔버 내의 압력 : 150 mTorr,
고주파의 파워 : HF = 400 W, LF = 0 W
클리닝 가스 : H2 / N2 = 100 / 300 sccm
처리 시간 : 30 초
[비교예 1의 처리 조건]
챔버 내의 압력 : 20 mTorr,
고주파의 파워 : HF = 0 W, LF = 0 W
퍼징 가스 : Ar = 1000 sccm
처리 시간 : 30 초
[비교예 2의 처리 조건]
챔버 내의 압력 : 20 mTorr,
고주파의 파워 : HF = 0 W, LF = 0 W
퍼징 가스 : N2 = 1000 sccm
처리 시간 : 30 초
또한, 제 5 공정 즉 웨이퍼가 없는 드라이 클리닝 공정(S5)의 처리 조건은, 실험예 및 비교예 1, 2의 모두에서 동일(공통)하며, 다음과 같았다.
[웨이퍼가 없는 클리닝 공정의 처리 조건]
챔버 내의 압력 : 400 mTorr,
고주파의 파워 : HF = 400 W, LF = 0 W
클리닝 가스 : O2 = 1500 sccm
처리 시간 : 36 초
도 4에 나타낸 바와 같이, 제 3 공정(S3)을 패스했을 경우, 즉 웨이퍼가 있는 클리닝 또는 웨이퍼가 있는 퍼징 모두 행하지 않은 경우(비교 기준)와 비교하여, 비교예 1, 2에 따르면 Ti 오염량을 약 1 / 2 정도까지 밖에 저감할 수 없는데 반해, 실험예에 따르면 Ti 오염량을 1 / 10 이하로 저감할 수 있는 것이 확인되었다.
[실시예에서의 작용 효과(검증 실험 2)]
본 발명자는, 상기 플라즈마 에칭 장치(도 1)에서 행해지는 Low-k막 에칭 가공의 제 3 공정 즉 웨이퍼가 있는 드라이 클리닝 공정(S3)의 효과를 다른 관점에서 확인하기 위하여, 700 매의 반도체 웨이퍼(W)에 대하여, 상기의 5 공정(S1 ~ S5) 전부를 포함하는 Low-k막 에칭 가공(매엽 처리)을 반복하여 행한 경우와 제 3 공정 즉 웨이퍼가 있는 드라이 클리닝 공정(S3)을 빼고 다른 4 공정(S1 ~ S2, S4 ~ S5)을 포함하는 Low-k막 에칭 가공(매엽 처리)을 반복하여 행한 경우(비교예)에서, 측정용 웨이퍼의 직경 방향에서의 각 위치에서의 Ti 퇴적량을 각각 실험에 의해 측정하여 비교했다. 도 5에 이 검증 실험의 결과를 나타낸다.
이 검증 실험에서는, 웨이퍼가 없는 드라이 클리닝(S5)에서, 반도체 웨이퍼(W)와 동일한 형상을 가지는 측정용의 웨이퍼를 정전 척(40)의 웨이퍼 재치면 상에 재치하고, 700 매의 반도체 웨이퍼(W)에 대한 Low-k막 에칭 가공의 결과로서 이 측정용 웨이퍼 상에 얻어진 직경 방향에서의 각 위치의 Ti 퇴적량을 정전 척(40)의 웨이퍼 재치면 상의 직경 방향에서의 각 위치의 Ti 퇴적량으로 간주했다. 웨이퍼가 있는 클리닝 공정(S3) 및 웨이퍼가 없는 클리닝 공정(S5)의 처리 조건은 상기 검증 실험 1과 각각 동일했다.
또한, 이 검증 실험 2에서는, 20 매의 반도체 웨이퍼(W)를 처리할 때마다, 실제 프로세스와 마찬가지로 시즈닝 처리를 행했다.
도 6에 시즈닝 처리의 순서를 나타낸다. 시즈닝 처리에서는, 피처리체인 반도체 웨이퍼(W) 대신에 동일 형상의 더미 웨이퍼가 사용되고, 제 2 공정(S12)에서 드라이 에칭 공정 대신에 소정의 클리닝 가스의 플라즈마를 이용하여 챔버(10) 내의 정기적 클리닝 또는 초기화 등이 행해진다. 그 외의 공정(S11, S13 ~ S15)에서는, 상기 Low-k막 에칭 가공과 대략 동일한 프로세스 내지 동작이 행해진다. 정기적 클리닝(S12)에서는, 예를 들면 O2 가스를 포함하는 클리닝 가스 혹은 O2 가스와 CF계 가스를 포함하는 클리닝 가스를 이용하여 챔버(10) 내의 유기계의 퇴적막을 제거하는 클리닝이 행해진다.
도 5에 나타낸 바와 같이, 웨이퍼가 있는 클리닝 공정(S3)을 가지지 않는 비교예에서는, Ti 퇴적량이 측정용 웨이퍼의 엣지 부근에서 가장 커 약 60 nm이며, 웨이퍼의 중심부를 향해 점차 감소하지만, 엣지로부터 20 mm 들어간 위치에서 아직 20 nm 이상도 있다. 이에 대하여, 실험예에서는, Ti 퇴적량이 측정용 웨이퍼의 엣지 부근에서 가장 크고, 웨이퍼의 중심부를 향해 점차 감소하는 것에 대해서는, 비교예와 동일하지만, 각 위치에서의 Ti 퇴적량의 절대량이 현저하게 감소한다. 즉, 측정용 웨이퍼의 엣지 부근에서 불과 12 nm 정도이며, 엣지로부터 10 mm 이상 내측으로 들어가면 실질적으로 0 nm이다.
따라서, 직경 방향에서의 웨이퍼 상의 각 위치에서의 비교예 및 실험예의 각각의 Ti 퇴적량을 A, B로 하면, 비교예에 대한 실험예의 감소율(C)은 다음의 식(1)으로 부여된다
C = 100 % × (B - A) / B ···· (1)
도 5로부터, 감소율(C)은 웨이퍼의 엣지 부근이 약 80 %이며, 엣지로부터 10 mm 이상 내측에서는 100 %이다. 이와 같이, C ≥ 80 %이며, 실험예에서 Ti 퇴적량을 큰 폭으로 저감할 수 있는 것이 확인되었다.
[실시예에서의 작용 효과(검증 실험 3)]
본 발명자는, 본 발명에서의 웨이퍼가 있는 드라이 클리닝 공정(S3)에 이용하는 클리닝 가스의 요건을 결정하기 위하여, 클리닝 가스의 가스종 및 유량비를 파라미터로 하여, 상기 검증 실험 1과 마찬가지로, 1 매의 반도체 웨이퍼(W)에 대한 Low-k막 에칭 가공의 모든 프로세스의 종료 후에 정전 척(40)의 웨이퍼 재치면 상에 부착하는 Ti 오염량(10 atms/cm2)을 각각 실험에 의해 측정하여 비교했다.
웨이퍼가 있는 드라이 클리닝 공정에서의 실험예 1, 2, 3 및 비교예 1, 2, 3에서의 고유의 가스 조건 및 전부에 공통되는 다른 처리 조건은 다음과 같다. 또한, 웨이퍼가 없는 클리닝 공정(S5)의 처리 조건은 상기 검증 실험 1과 동일하다.
[실험예 1]
클리닝 가스 : H2 = 400 sccm
[실험예 2]
클리닝 가스 : H2 / N2 = 100 / 300 sccm
[실험예 3]
클리닝 가스 : H2 / N2 = 200 / 200 sccm
[비교예 1]
클리닝 가스 : CHF3 / O2 = 23 / 1500 sccm
[비교예 2]
클리닝 가스 : N2 = 400 sccm
[비교예 3]
클리닝 가스 : Ar = 800 sccm
[공통의 처리 조건]
챔버 내의 압력 : 150 mTorr,
고주파의 파워 : HF = 400 W, LF = 0 W
처리 시간 : 30 초
도 7에 나타낸 바와 같이, 제 3 공정(S3)을 패스했을 경우, 즉 웨이퍼가 있는 클리닝 또는 웨이퍼가 있는 퍼징 모두 행하지 않은 경우(비교 기준)와 비교하여, 비교예 1, 2, 3에 따르면 Ti 오염량을 약 20 % 정도까지 밖에 저감할 수 없는데 반해, 실험예 1, 2, 3에 따르면 Ti 오염량을 1 / 10 정도로 저감할 수 있는 것이 확인되었다. 특히, H2 가스와 N2 가스의 유량비를 동일하게 한 실험예 3에서, Ti 오염 저감 효과가 가장 컸다. 또한, H2 가스의 단가스로도 충분한 Ti 오염 저감 효과를 얻을 수 있는 것을 알 수 있었다.
비교예 1, 2, 3 중에서 특히 주목해야 할 점은, 클리닝 가스로 N2 가스의 단가스를 이용하는 비교예 2에서 Ti 오염 저감 효과가 대부분 보여지지 않았던 점이다. 즉, 실시예의 웨이퍼가 있는 클리닝 공정(S3)에서는, H2 가스가 Ti 오염 저감 효과에 지배적으로 기여하는 것이 이 검증 실험에 의해 확인되었다.
[다른 실시예 또는 변형예]
상기 검증 실험 1의 결과에 따르면, Low-k막 에칭 가공에서 드라이 에칭 공정 직후에 챔버(10) 내에 플라즈마를 발생시키지 않고 불활성 가스(Ar 가스, N2 가스 등)를 흘려 챔버(10) 내를 환기하는 방법(웨이퍼가 있는 퍼징 공정)은, H2 가스와 N2 가스를 포함하는 클리닝 가스의 플라즈마를 이용하여 챔버(10) 내를 클리닝하는 방법(웨이퍼가 있는 드라이 클리닝 공정)에 비하면 비교가 되지 않을 정도로 낮지만, 일정한 Ti 오염 저감 효과가 나타나는 것을 알 수 있다. 따라서, 이러한 웨이퍼가 있는 퍼징 공정을 실시예에서의 웨이퍼가 있는 드라이 클리닝 공정 직전 또는 직후에 실행하는(병용하는) 것도 가능하다.
본 발명은, 상기 실시예와 같은 하부 2 주파 인가 방식에의 적용에 한정되지 않고, 예를 들면 샤워 헤드(상부 전극)(60)에 플라즈마 생성용의 제 1 고주파(HF)를 인가하는 방식의 플라즈마 에칭 장치에도 적용 가능하다.
또한, 본 발명은 용량 결합형의 플라즈마 에칭 장치에 한정되지 않고, 마이크로파 플라즈마 에칭 장치 또는 유도 결합 플라즈마 에칭 장치, 헬리콘파 플라즈마 에칭 장치 등에도 적용 가능하며, 또한 플라즈마 CVD, 플라즈마 산화, 플라즈마 질화, 스퍼터링 등의 다른 플라즈마 처리 장치에도 적용 가능하다. 또한, 본 발명에서의 피처리 기판은 반도체 웨이퍼에 한정되지 않고, 플랫 패널 디스플레이, 유기 EL, 태양 전지용의 각종 기판 또는 포토마스크, CD 기판, 프린트 기판 등도 가능하다.
10 : 챔버
12 : 서셉터(하부 전극)
26 : 배기 장치
30 : 제 1 고주파 전원
32 : 제 2 고주파 전원
40 : 정전 척
60 : 샤워 헤드(상부 전극)
70 : 처리 가스 공급부
82 : 제어부

Claims (9)

  1. 플라즈마 처리 장치의 처리 용기 내에 잔존하는 Ti 함유 반응물을 제거하기 위한 클리닝 방법으로서,
    상기 처리 용기 내를 배기하면서, 감압 상태의 상기 처리 용기 내로 H2 가스와 N2 가스를 포함하는 제 1 클리닝 가스를 도입하고, 상기 제 1 클리닝 가스를 방전시켜 플라즈마를 생성하고, 상기 플라즈마의 어느 한 활성종을 상기 Ti 함유 반응물과 반응시켜, 그 반응 생성물을 상기 처리 용기로부터 배출하는 제 1 드라이 클리닝 공정을 가지는 플라즈마 처리 장치의 클리닝 방법.
  2. 제 1 항에 있어서,
    상기 처리 용기 내에서 피에칭재인 절연층 및 Ti를 함유하는 에칭 마스크층이 적층된 피처리체에 대하여 CF계의 에칭 가스를 이용하여 행해지는 드라이 에칭 공정의 종료 후에, 상기 피처리체가 아직 상기 처리 용기 내에 들어가 있는 상태 하에서 상기 제 1 드라이 클리닝 공정이 행해지는 클리닝 방법.
  3. 제 2 항에 있어서,
    상기 절연층은 Low-k막인 클리닝 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 처리 용기 내를 정기적으로 청소하기 위하여, 상기 처리 용기 내에 피처리체 대신에 피처리체와 동일한 형상의 더미 부재를 배치하고, 상기 처리 용기 내를 배기하면서, 감압 상태의 상기 처리 용기 내로 제 2 클리닝 가스를 도입하고, 상기 제 2 클리닝 가스를 방전시켜 플라즈마를 생성하고, 상기 플라즈마의 어느 한 활성종을 상기 처리 용기 내의 퇴적물 또는 오염 물질과 반응시켜, 그 반응 생성물을 상기 처리 용기로부터 배출하는 제 2 드라이 클리닝 공정을 가지고,
    상기 제 2 드라이 클리닝 공정 종료 후에, 상기 제 1 드라이 클리닝 공정이 행해지는 클리닝 방법.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 1 드라이 클리닝 공정의 종료 후에, 상기 피처리체를 상기 처리 용기로부터 반출하고, 피처리체가 들어가 있지 않은 상기 처리 용기 내를 배기하면서, 감압 상태의 상기 처리 용기 내로 제 3 클리닝 가스를 도입하고, 상기 제 3 클리닝 가스를 방전시켜 플라즈마를 생성하고, 상기 플라즈마의 어느 한 활성종을 상기 처리 용기 내의 퇴적물 또는 오염 물질과 반응시켜, 그 반응 생성물을 상기 처리 용기로부터 배출하는 제 3 드라이 클리닝 공정을 가지는 클리닝 방법.
  6. 제 5 항에 있어서,
    상기 제 2 클리닝 가스는 O2 가스를 포함하는 클리닝 방법.
  7. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 1 드라이 클리닝 공정에 앞서, 상기 처리 용기 내에 플라즈마를 발생시키지 않고 불활성 가스를 흘려 상기 처리 용기 내를 환기하는 제 1 퍼징 공정을 가지는 클리닝 방법.
  8. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 1 드라이 클리닝 공정의 종료 직후에, 상기 처리 용기 내에 플라즈마를 생성시키지 않고 불활성 가스를 흘려 상기 처리 용기 내를 환기하는 제 2 퍼징 공정을 가지는 클리닝 방법.
  9. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 1 클리닝 가스에서 H2 가스와 N2 가스의 유량비는 1 : 0 ~ 1 : 3인 클리닝 방법.
KR1020150021628A 2014-02-27 2015-02-12 플라즈마 처리 장치의 클리닝 방법 KR102283188B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2014-036382 2014-02-27
JP2014036382A JP6284786B2 (ja) 2014-02-27 2014-02-27 プラズマ処理装置のクリーニング方法

Publications (2)

Publication Number Publication Date
KR20150101927A true KR20150101927A (ko) 2015-09-04
KR102283188B1 KR102283188B1 (ko) 2021-07-29

Family

ID=52577681

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150021628A KR102283188B1 (ko) 2014-02-27 2015-02-12 플라즈마 처리 장치의 클리닝 방법

Country Status (6)

Country Link
US (1) US20150243489A1 (ko)
EP (1) EP2913845A1 (ko)
JP (1) JP6284786B2 (ko)
KR (1) KR102283188B1 (ko)
CN (1) CN104882360B (ko)
TW (1) TWI685033B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190071844A (ko) * 2016-11-18 2019-06-24 어플라이드 머티어리얼스, 인코포레이티드 고종횡비 피처들의 건조

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6460947B2 (ja) * 2015-09-16 2019-01-30 東京エレクトロン株式会社 基板処理方法、基板処理装置および記憶媒体
JP6442622B2 (ja) * 2015-11-30 2018-12-19 東京エレクトロン株式会社 基板処理装置のチャンバークリーニング方法
CN105590849B (zh) * 2016-02-29 2018-08-28 上海华力微电子有限公司 一种解决hdp psg制程厚度均一性持续跳高的方法
KR101792828B1 (ko) 2016-06-29 2017-11-01 삼성중공업 주식회사 세정장치를 구비한 오염물질 저감장치 및 그의 세정방법
JP6635888B2 (ja) * 2016-07-14 2020-01-29 東京エレクトロン株式会社 プラズマ処理システム
JP6688763B2 (ja) * 2017-05-30 2020-04-28 東京エレクトロン株式会社 プラズマ処理方法
JP6902941B2 (ja) * 2017-06-29 2021-07-14 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
JP7018801B2 (ja) * 2018-03-29 2022-02-14 東京エレクトロン株式会社 プラズマ処理装置、及び被処理体の搬送方法
JP2020017676A (ja) * 2018-07-26 2020-01-30 株式会社ディスコ ウェーハの加工方法
JP6960390B2 (ja) * 2018-12-14 2021-11-05 東京エレクトロン株式会社 給電構造及びプラズマ処理装置
JP7061140B2 (ja) * 2019-02-27 2022-04-27 株式会社日立ハイテク プラズマ処理方法及びプラズマ処理装置
CN111424260B (zh) * 2020-06-09 2020-09-11 上海陛通半导体能源科技股份有限公司 具有高效清洁能力的化学气相沉积设备及半导体工艺方法
CN114798591B (zh) * 2021-01-27 2023-08-18 中国科学院微电子研究所 基于晶片清理仓的气压调控装置及方法
US20230120710A1 (en) * 2021-10-15 2023-04-20 Applied Materials, Inc. Downstream residue management hardware
WO2023148861A1 (ja) * 2022-02-02 2023-08-10 東京エレクトロン株式会社 プラズマ処理装置のクリーニング方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010042889A (ko) * 1998-04-20 2001-05-25 도쿄 일렉트론 아리조나 인코포레이티드 화학적 기상 성장 챔버를 패시베이팅하는 방법
JP2001525613A (ja) * 1997-12-02 2001-12-11 アプライド マテリアルズ インコーポレイテッド インサイチュプレクリーニングステップを含むウェーハ上のチタン化学気相堆積法
JP2003282539A (ja) 2002-03-25 2003-10-03 Tokyo Electron Ltd プラズマエッチング方法
KR20040006481A (ko) * 2002-07-12 2004-01-24 주식회사 하이닉스반도체 식각 및 증착장비의 항상성 개선방법
KR20040008873A (ko) * 2002-07-19 2004-01-31 삼성전자주식회사 화학기상증착 챔버의 세정 방법
US20070184996A1 (en) * 2006-02-06 2007-08-09 Cheng-Ming Weng Cleaning agent and method of removing residue left after plasma process
KR20120036245A (ko) * 2010-10-07 2012-04-17 가부시키가이샤 히다치 하이테크놀로지즈 플라즈마의 처리방법 및 플라즈마 처리장치
US20120237693A1 (en) * 2011-03-17 2012-09-20 Applied Materials, Inc. In-situ clean process for metal deposition chambers
JP2012243958A (ja) * 2011-05-19 2012-12-10 Hitachi High-Technologies Corp プラズマ処理方法
US8399360B1 (en) * 2005-11-17 2013-03-19 Cypress Semiconductor Corporation Process for post contact-etch clean

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6566270B1 (en) * 2000-09-15 2003-05-20 Applied Materials Inc. Integration of silicon etch and chamber cleaning processes
JP4401656B2 (ja) * 2003-01-10 2010-01-20 パナソニック株式会社 半導体装置の製造方法
US20040200498A1 (en) * 2003-04-08 2004-10-14 Applied Materials, Inc. Method and apparatus for cleaning a substrate processing chamber
JP4764028B2 (ja) * 2005-02-28 2011-08-31 株式会社日立ハイテクノロジーズ プラズマ処理方法
US7575007B2 (en) * 2006-08-23 2009-08-18 Applied Materials, Inc. Chamber recovery after opening barrier over copper
JP5364514B2 (ja) * 2009-09-03 2013-12-11 東京エレクトロン株式会社 チャンバ内クリーニング方法
US9533332B2 (en) * 2011-10-06 2017-01-03 Applied Materials, Inc. Methods for in-situ chamber clean utilized in an etching processing chamber
US20140179106A1 (en) * 2012-12-21 2014-06-26 Lam Research Corporation In-situ metal residue clean

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001525613A (ja) * 1997-12-02 2001-12-11 アプライド マテリアルズ インコーポレイテッド インサイチュプレクリーニングステップを含むウェーハ上のチタン化学気相堆積法
KR20010042889A (ko) * 1998-04-20 2001-05-25 도쿄 일렉트론 아리조나 인코포레이티드 화학적 기상 성장 챔버를 패시베이팅하는 방법
JP2003282539A (ja) 2002-03-25 2003-10-03 Tokyo Electron Ltd プラズマエッチング方法
KR20040006481A (ko) * 2002-07-12 2004-01-24 주식회사 하이닉스반도체 식각 및 증착장비의 항상성 개선방법
KR20040008873A (ko) * 2002-07-19 2004-01-31 삼성전자주식회사 화학기상증착 챔버의 세정 방법
US8399360B1 (en) * 2005-11-17 2013-03-19 Cypress Semiconductor Corporation Process for post contact-etch clean
US20070184996A1 (en) * 2006-02-06 2007-08-09 Cheng-Ming Weng Cleaning agent and method of removing residue left after plasma process
KR20120036245A (ko) * 2010-10-07 2012-04-17 가부시키가이샤 히다치 하이테크놀로지즈 플라즈마의 처리방법 및 플라즈마 처리장치
US20120237693A1 (en) * 2011-03-17 2012-09-20 Applied Materials, Inc. In-situ clean process for metal deposition chambers
JP2012243958A (ja) * 2011-05-19 2012-12-10 Hitachi High-Technologies Corp プラズマ処理方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190071844A (ko) * 2016-11-18 2019-06-24 어플라이드 머티어리얼스, 인코포레이티드 고종횡비 피처들의 건조

Also Published As

Publication number Publication date
EP2913845A1 (en) 2015-09-02
JP2015162544A (ja) 2015-09-07
US20150243489A1 (en) 2015-08-27
CN104882360B (zh) 2020-11-06
TW201546899A (zh) 2015-12-16
KR102283188B1 (ko) 2021-07-29
TWI685033B (zh) 2020-02-11
CN104882360A (zh) 2015-09-02
JP6284786B2 (ja) 2018-02-28

Similar Documents

Publication Publication Date Title
KR102283188B1 (ko) 플라즈마 처리 장치의 클리닝 방법
JP6646978B2 (ja) 高アスペクト比構造におけるコンタクト洗浄
US7662723B2 (en) Methods and apparatus for in-situ substrate processing
US20210134604A1 (en) Etching method
US7790047B2 (en) Method for removing masking materials with reduced low-k dielectric material damage
KR20140051090A (ko) 구리층을 에칭하는 방법 및 마스크
TWI518217B (zh) Etching method and etching device
TWI766907B (zh) 電漿處理裝置及電漿處理方法
CN107017162B (zh) 具有高产量的超高选择比的多晶硅蚀刻
US9818582B2 (en) Plasma processing method
US20230298896A1 (en) Metal-based liner protection for high aspect ratio plasma etch
US10553409B2 (en) Method of cleaning plasma processing apparatus
KR20200062031A (ko) 에칭 방법 및 기판 처리 장치
TW201721713A (zh) 被處理體之處理方法
US10811274B2 (en) Etching method and plasma processing apparatus
TW201604319A (zh) 乾式洗淨方法及電漿處理裝置
JP2016086046A (ja) プラズマ処理方法
TW201618156A (zh) 電漿處理裝置及電漿處理方法
KR20230124008A (ko) 기판 처리 방법 및 기판 처리 장치
JP2023516588A (ja) Ｅｕｖパターニングにおける欠陥低減のための多層ハードマスク
CN108511389B (zh) 半导体制造方法和等离子体处理装置
WO2020028119A1 (en) Non-selective and selective etching through alternating layers of materials
US11328934B2 (en) Etching method and substrate processing apparatus
KR20220029478A (ko) 기판 처리 방법 및 플라즈마 처리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right