JP4401656B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4401656B2 JP4401656B2 JP2003004669A JP2003004669A JP4401656B2 JP 4401656 B2 JP4401656 B2 JP 4401656B2 JP 2003004669 A JP2003004669 A JP 2003004669A JP 2003004669 A JP2003004669 A JP 2003004669A JP 4401656 B2 JP4401656 B2 JP 4401656B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- metal
- component
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の属する技術分野】
本発明は、化学的気相成長法によるコンタクト部バリヤ膜等の形成を行う半導体装置の製造方法に関するものである。
【0002】
【従来の技術】
近年、半導体デバイスの微細化に伴い、デバイスに用いられる半導体素子間などの電気的接続を行うコンタクトホール、バイアホール径がますます小さくなり、ホール径に対するホールの深さの比(アスペクト比)が大きくなってきた。その結果、従来のスパッタリング法によるコンタクトバリヤとしての窒化チタン膜(以下TiNと記載する)形成ではホール内に十分な膜厚をもってTiN膜を成膜することができなくなり、最近ではスパッタリング法に代えて段差被覆効果に優れた化学的気相成長(CVD)法を用いた窒化チタン膜(以下、TiN−CVDと記載する)形成が多くなってきた。また、デバイスの多層配線化によりTiN−CVD成膜装置の成膜回数が増加して、TiN−CVD成膜装置内に付着した膜からのパーティクルが半導体デバイスの製造歩留まりへ影響を与えるようになってきた。
【0003】
以下、図面を参照しながら、従来のTiN−CVD成膜装置を用いた成膜方法について説明する。
【0004】
図8は、従来のTiN−CVDの成膜プロセスを示す工程フロー図の一例である。TiN−CVD成膜用材料であるソースガスは炭素を含む有機金属材料、TDMAT(Tetrakis−Di−Methyl−Amino−Titanium)がよく用いられる。成膜のステップは大まかに、6つのステップに分類されている。
【0005】
まずステップS1は、CVD成膜装置の減圧可能なTiN−CVD成膜チャンバー内の、ヒータで450℃に設定された下部電極上にウエハを搬送する。次にステップS2はチャンバー圧力を5×133.322Pa(5Torr)に制御し、ヘリウム(以下、Heと記載する)を500sccm、窒素(以下、N2と記載する)を300sccmを15秒間流し、ウエハ温度を安定化させる。ステップS3はチャンバー圧力を1.5×133.322Pa(1.5Torr)に制御し、Heを275sccm、N2を300sccm、キャリアHeを225sccmを12秒間流し、TiN−CVDのソースガスである炭素を含む有機金属材料ガス(TDMAT)から窒化チタン膜をウエハ上に成膜するが、この膜はチタンのソースガスの成分が原因で炭素Cを含有している(以下、この膜をTiCN膜と記載する)。次いでステップS4はソースガスの供給を停止しチャンバー圧力を1.3×133.322Pa(1.3Torr)に制御し、水素(以下、H2と記載する)を300sccm、N2を200sccm、高周波電力(以下、RFパワーと記載する)750Wにして35秒間プラズマ処理を行う。ステップS3で形成されたTiCN膜は成膜温度が低温のため非晶質であり抵抗も非常に高い。そこでこの処理はTiCN膜中のCを主として水素で還元しできるだけ膜中からCを除去し、抵抗値を下げるために行うものである。
【0006】
N2、H2混合ガスでこのようなことができる理由は以下のように考えられる。すなわち混合ガスのプラズマが励起されるとTiCN膜表面を衝撃するが、化学反応により堆積直後のTiCN膜のNとCがプラズマを構成するNと置き換わる。一方、プラズマ中のH種がCと反応し揮発性の炭化水素となって膜表面からCが離脱する。このようにして安定に膜からCが除去され抵抗の低いTiN膜が得られる。また、この処理ではTiCN膜のグレインを成長させ膜の密度を緻密にする効果も有する。以上説明したようにTDMATのような有機Tiソースを用いる成膜ではN2+H2プラズマ処理は必要なものである。
【0007】
次にステップS5はN2を1000sccm流し、3秒間チャンバー内および供給ガス配管内部をパージする。その後、N2を遮断してチャンバー内部を真空引きする。そしてステップS6は下部電極上からウエハを除去し、チャンバー内からウエハを外部に搬送する。以上従来のTiN−CVD成膜装置の成膜のプロセスフローである。
【0008】
図9に代表的な従来のTiN−CVD成膜装置の構造断面図を示す。図9において、1はウエハ、2はウエハ1を一定温度に保持するためのヒータを埋め込んだ下部電極、3は下部電極2の外周部の温度を下げて、その外周部にTiCN膜がほとんど成長させないようにするためのエッジリング、4はN2とH2を含んだプラズマ、5はチャンバー内へ均一にガスを導入するために多数の細孔が設けられたシャワーヘッド、6はチャンバーボディー、7は下部電極2の側壁に付着成長したTiCN膜を示す。
【0009】
ここで、下部電極2は、例えば図8で説明したように450℃に加熱されており、ステップS3で下部電極2上のウエハ1にTiCN膜を堆積する。このとき、シャワーヘッド5は炭素を含む有機金属材料ガス(TDMAT)を流しているだけであり、シャワーヘッド5が上部電極として機能するのはプラズマ処理を行うステップS4のみである。ステップS4で、下部電極2とシャワーヘッド5(上部電極)とをそれぞれ電極として機能させ、高周波電力を印加しプラズマ処理を行う。
【0010】
以上述べた図8の成膜プロセス技術に関しては特許文献1に記載されている。
【0011】
【特許文献1】
特開平9−312297号公報
【0012】
【発明が解決しようとする課題】
しかしながら、上記のようなCVD成膜装置を用いた成膜方法では、下部電極2上にウエハ1が設置された状態でウエハ表面のTiCN膜のN2とH2を含んだプラズマ処理を行った時に、下部電極2の側壁部分に成膜したTiCN膜7がウエハ1の影になり、N2とH2を含んだプラズマ処理が十分施されることができず、下部電極2側壁部分に密着力の弱い膜が付着したままになる。同一チャンバー内でTiCN膜堆積処理の回数を重ねることにより次第に厚く成膜されるTiCN膜7は、TiN膜よりも下部電極2側壁との密着性が悪く、膜剥がれが発生していた。
【0013】
したがって、ステップS4でN2とH2を含んだプラスマ処理が施されることができないTiCN膜7が一部剥離などしてパーティクルとしてウエハ1の表面上に拡散し、半導体デバイスの製造歩留まり低下を起こすという問題を有していた。
【0014】
上記のTiN−CVDの成膜のように、炭素を含む金属材料ガスからCVD法を用いてウエハに金属を一成分とする膜を成膜する場合、TiCNのように炭素を含む膜が堆積され、水素を含むガスプラズマ処理を施しても、下部電極2のようにウエハ1が設置される基板支持部に付着した炭素を含む膜にプラズマ処理が十分施されることができず、それの膜剥がれによりパーティクルが発生し、製造歩留まり低下を起こすという問題がある。
【0015】
本発明は、CVD法で炭素を含む金属材料ガスを用いて成膜する場合に、基板支持部に付着した炭素を含む膜の膜剥がれによるパーティクルの発生を抑制し、製造歩留まり低下を防止できる半導体装置の製造方法を提供することを目的とする。
【0016】
【課題を解決するための手段】
上記目的を達成するために、本発明の第1の半導体装置の製造方法は、減圧可能なチャンバー内に設けられた基板支持部に基板を設置する工程と、炭素を含む金属材料ガスから化学的気相成長法を用いて基板に金属を一成分とすると共に炭素を含む膜を堆積する工程と、水素を含むガスプラズマで金属を一成分とすると共に炭素を含む膜を処理して膜中の炭素を除去する工程と、基板を基板支持部からチャンバーの外部へ取り出した後、水素を含むガスプラズマで基板支持部の基板の影になる部分を含むチャンバー内部に付着した金属を一成分とすると共に炭素を含む膜を処理して膜中の炭素を除去する工程とを含むものである。
【0017】
この方法によれば、基板を基板支持部から除去後、水素を含むガスプラズマでチャンバー内部を処理するので、ウエハなどの基板によって基板支持部に陰ができず、基板支持部の側壁等に付着した堆積膜をプラズマ処理できるため、その膜剥がれによるパーティクルの発生を抑制し、製造歩留まり低下を防止できる。
上記本発明の第1の半導体装置の製造方法においては、金属を一成分とすると共に炭素を含む膜は炭素を含む窒化チタンであることが好ましい。
【0020】
第2の半導体装置の製造方法は、減圧可能なチャンバー内に設けられ、表面が平面状の内側領域に基板が設置される基板設置部と、基板設置部の表面の周辺部から外方に向かって延びる延在部とを有した基板支持部の基板設置部に基板を設置する工程と、炭素を含む金属材料ガスから化学的気相成長法を用いて基板に金属を一成分とする膜を堆積する工程と、水素を含むガスプラズマで金属を一成分とする膜を処理する工程とを含む半導体装置の製造方法であって、延在部はセラミック材料からなり、基板設置部は延在部が基板設置部より低温になるように基板を加熱し、金属を一成分とする膜は炭素を含む金属材料ガスの基板の加熱に基づく熱反応により堆積される。
この方法によれば、基板支持部に延在部があることによって基板支持部の陰ができず、延在部に堆積した膜に対しても水素を含むガスプラズマ処理ができるため、その膜剥がれによるパーティクルの発生を抑制し、製造歩留まり低下を防止できる。
【0022】
第3の半導体装置の製造方法は、減圧可能なチャンバー内に設けられ、実質的に点接触で基板が支持される基板支持部に基板を支持する工程と、熱輻射手段により基板を所定温度に加熱しながら炭素を含む金属材料ガスから化学的気相成長法を用いて基板に金属を一成分とする膜を堆積する工程と、水素を含むガスプラズマで金属を一成分とする膜を処理する工程とを含み、基板に金属を一成分とする膜を堆積する工程において、基板支持部が強制的に冷却されることにより、基板支持部の温度が所定温度よりも低く保たれているものである。
【0023】
この方法によれば、基板支持部の温度を低くするので膜が堆積しにくく、従ってパーティクル発生を抑制でき、製造歩留まり低下を防止できる。
【0024】
以上の製造方法において、例えば、金属を一成分とする膜は炭素を含むものであり、また具体的には炭素を含む窒素化チタンである。また炭素を含む金属材料ガスは有機金属材料ガスである。
【0031】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら具体的に説明する。
【0032】
(第1の実施の形態)
図1は、本発明の第1の実施の形態によるTiN−CVDの成膜プロセスを示すフロー図である。この成膜方法では図9に示した従来のCVD成膜装置を使用することができる。成膜のステップは大まかに、7つのステップに分類される。
【0033】
ステップS1は、減圧可能なTiN−CVD成膜チャンバー内の450℃に設定された下部電極2上にウエハ1を搬送する。ステップS2ではチャンバー圧力を5×133.322Pa(5Torr)に制御し、Heを500sccm、N2を300sccmを15秒間流し、下部電極2で加熱されるウエハ温度を安定化させる。ステップS3はチャンバー圧力を1.5×133.322Pa(1.5Torr)に制御し、Heを275sccm、N2を300sccm、キャリアHeを225sccmを12秒間流し、TiN−CVDのソースガスとして炭素を含む有機金属材料ガス(TDMAT)からTiCN膜をウエハ1上に成膜する。
【0034】
次にステップS4はチャンバー圧力を1.3×133.322Pa(1.3Torr)に制御し、H2を300sccm、N2を200sccm、RFパワー750Wにして35秒間、堆積されたTiCN膜に対してN2/H2プラズマ処理を行う。この処理はすでに述べたように堆積直後の膜からCを除去するととともに低抵抗化することを目的としておりこの処理の終了後ほぼTiN膜となっている。ここでステップS3とステップS4の組み合わせ工程はウエハへの成膜膜厚が厚い場合には適度に複数回処理を実施することができる。TiCN膜が厚くなるとN2/H2プラズマ処理において水素が膜を透過しにくくなりC除去効果が低下するのでこれを避けるために少しづつ膜を堆積しながらN2/H2プラズマ処理し、全体としてCの少ない膜を形成するのである。
【0035】
ステップS5はN2を1000sccm流し、3秒間チャンバー内とTDMATなどのガス配管内をパージする。その後、N2を遮断し図9には示されないがチャンバーに接続されたターボ分子ポンプで真空引きを行う。そしてステップS6は下部電極2上からTiN膜が形成されたウエハ除去し、チャンバー内からウエハ1を外部に搬送する。
【0036】
次にステップS7はチャンバー圧力を1.3×133.322Pa(1.3Torr)に制御し、H2を300sccm、N2を200sccm、RFパワー750Wにして35秒間、ウエハのない状態でチャンバー内部のプラズマ処理を行う。以上が本発明の第1の実施の形態におけるTiN−CVD成膜装置のパーティクル改善のプロセスフローである。なお、ステップS4とS7で、下部電極2とシャワーヘッド5(上部電極)とをそれぞれ電極として機能させ、高周波電力を印加しプラズマ処理を行う。
【0037】
上記プロセスフローの作用効果を次に説明する。本発明者らはCVD法によるTiN膜形成工程におけるパーティクルの発生原因について調査を重ねた結果、図9に示すCVD成膜装置の下部電極2の側壁部分に成膜したTiCN膜7が剥がれてパーティクルの発生原因になっていることが分かった。TiCN膜の成膜においてはTDMATは約300℃前後の熱反応によりTiCN膜を成膜する。従って、ウエハ1上やエッジリング3などだけでなく下部電極2の側壁部のような周囲より温度の高い部分にTiCN膜が優先的に成膜する。しかし、下部電極2はウエハ1より小さいために、その側壁部分がウエハ1の影に隠れて、N2/H2プラズマ4が回り込まず、有効にプラズマ処理することができない。
【0038】
そこで本実施の形態のTiN成膜工程においては、ステップS6で下部電極2からウエハ1を外部搬送した後、ステップS7でN2/H2プラズマ処理をすることで、下部電極2上にウエハが無く、側壁部分に付着堆積したTiCN膜にプラズマ処理を行うことができ、TiCN膜をTiN膜へ変えることができる。この結果、下部電極2側壁からの膜剥がれを防止でき、パーティクルの低減を行うことができ、半導体デバイスの製造歩留まり低下を防止できる。
【0039】
(第1の参考例)
本発明の第1の参考例におけるTiN膜成膜方法は、図2に示す下部電極2をチャンバー内に有するCVD成膜装置を用いるものである。図2において、1はウエハ、2は下部電極、3はエッジリングである。本参考例における下部電極2はその周辺部8が従来用いられてきた側壁のように垂直面ではなく、ウエハ1の設置部分(平面部)の外周部表面が水平面に対して斜め形状になっていることが特徴である。ここで、下部電極2のウエハ1の設置部分であるウエハ設置平面部は、用いるウエハ1よりも広くしてあり、ウエハ1がウエハ設置平面部の領域内に設置される。本実施の形態では、例えば図9に示したCVD成膜装置において、図2に示す形状の下部電極2を用い、図8に示す従来どおりの成膜プロセスフローを用いてTiN膜を成膜する。
【0040】
図2の構成による下部電極2を用いると、図8のステップS4のN2/H2プラズマ処理の時に、プラズマから見て周辺部8が従来のようにウエハ1の影に隠れることがなくなるのでN2/H2プラズマに十分さらされ、周辺部8に密着性のよくないTiCN膜が付着したとしても、膜剥がれしにくいTiN膜へ変えることができる。この結果、下部電極2からの膜剥がれを防止でき、パーティクルの低減を行うことができ、半導体デバイスの製造歩留まり低下を防止できる。
【0041】
なお、図2に示した下部電極2の周辺部8はウエハ設置平面部から外側へ向かって下方へ傾斜するような面を設けたものであるが、図3に示す下部電極2のようにウエハ設置平面部から外側に向かって上方へ傾斜させた面をもつ周辺部9にしてもよい。さらに傾斜させず下部電極のウエハ設置平面部を水平に外側に向かって延長しただけのものにしてもよい。
【0042】
(第2の実施の形態)
本発明の第2の実施の形態におけるTiN膜成膜方法は、図4に示す下部電極2をチャンバー内に有するCVD成膜装置を用いるものである。図4において、1はウエハ、2は下部電極であってそのウエハ設置平面部はウエハ1の寸法よりも小さく、ウエハ1を設置したとき平面部は隠れる。3はエッジリング、10はセラミックであり、下部電極2のウエハ設置平面部の周辺を囲むように取り付けられており、代表的にはアルミナ(Al2 O3 :熱伝導率は0.26W/cm・deg)からなる。本実施の形態では、例えば図9に示したCVD成膜装置において、図4に示す形状の下部電極2を用い、図8に示す従来どおりの成膜プロセスフローを用いてTiN膜を成膜する。
【0043】
図4の下部電極2はその周辺部を囲むように、電極側壁部とエッジリング3の間の隙間にセラミック10を挟み、下部電極2側壁部分とエッジリング3の間の隙間を無くす構造である。この構造を用いると、TDMATがセラミック10により下部電極2側壁に到達することができず、TiCN膜が側壁部分へ成膜されず、セラミック10上に堆積することになるが、セラミック10上は、セラミック自体の熱伝導率が小さく下部電極2側壁部分の温度よりも低いためにTiCN膜を成長しにくくすることができる。図8のステップS3でセラミック10上にTiCN膜が成膜しても、図8のステップS4のN2/H2プラズマ処理の時に、プラズマから見て表面が露出しているので十分プラズマ処理をすることが可能で、TiCN膜からTiN膜へ変えることができる。この結果、下部電極2側壁へのTiCN膜の成膜を防止でき、パーティクルの低減を行うことができ、半導体デバイスの製造歩留まり低下を防止できる。
【0044】
(第2の参考例)
本発明の第2の参考例におけるTiN膜成膜方法は、図5に示す下部電極2をチャンバー内に有するCVD成膜装置を用いるものである。図5において、1はウエハ、2は下部電極であってそのウエハ設置平面部はウエハ1の寸法よりも小さく、ウエハ1を設置したとき平面部は隠れる。3はエッジリング、11は電極側壁であり、凹凸処理が施されて粗面化されていることが特徴である。この粗面の凹凸は例えばブラスト仕上げにより2.5から10μmに設定されている。より望ましくは約3.0〜10μmにするのがよい。この参考例では図5の構造の電極を有するCVD成膜装置を用い、図8に示す従来どおりのプロセスフローを用いてTiN膜を堆積する。
【0045】
図5の下部電極2の構成によれば、電極側壁11の表面粗さが従来の側壁部分の表面粗さよりも大きくなることによってTiCN膜の剥がれを抑えることができる。逆にこれによって剥がれを引き起こさないTiCN膜のメンテナンスまでの累積膜厚を増やすことができる。また、ブラスト処理により表面粗さを大きくする以外に、溶射法を用いて表面粗さを大きくしたほうが、より大きな効果が得られる。なお、ブラスト処理は、ブラストビーズ(例えば100μmくらいのアルミナ)を下部電極2の表面に高圧で噴射して下部電極2の表面を削り、表面粗さを大きくする方法である。溶射法は、アルミの粉を下部電極2に高温高圧で吹き付けて表面粗さを大きくする方法であり、ブラスト処理よりも表面粗さをより大きくすることが可能である。
【0046】
図6に従来の下部電極側壁の表面粗さ(凹凸)が約2.0μmのCVD成膜装置による場合と本実施の形態の下部電極側壁11の表面粗さが約3.0μmのCVD成膜装置と4.5μmのCVD成膜装置による場合のパーティクル測定の結果を示す。この図6に示すように、下部電極側壁の表面粗さが約2.0μmでは平均38個、表面粗さが約3.0μmでは平均19個、表面粗さが約4.5μmでは平均18個のパーティクル数であった。従って、従来の場合と比較して、表面粗さが約3.0μm以上で、パーティクル数が平均約20個減少し、半減していることが分かる。
【0047】
すなわち、本参考例のように下部電極2の側壁11表面を凹凸が大きい粗面化することでTiCN膜の剥がれを抑え、パーティクルの低減を行うことができ、半導体デバイスの製造歩留まり低下を防止できる。
【0048】
なお、図6のように、下部電極側壁11の表面粗さ(凹凸)が約2.0μmではパーティクル数が多く、表面粗さが約3.0μm以上で少なくなっているので、下部電極側壁11の表面粗さ(凹凸)は2.5μm以上とした。表面粗さが小さいと下部電極側壁11に成膜される表面積が小さく、成膜されたTiCN膜厚が厚くなり、膜が剥がれやすくなると考えられる。また、下部電極側壁11の表面粗さ(凹凸)が10μmを超えた場合、表面粗さの凸部分自体が折れたりしてパーティクルの原因となるおそれがあるので、表面粗さ(凹凸)は10μm以下が好ましい。
【0049】
(第3の実施の形態)
本発明の第3の実施の形態におけるTiN膜成膜方法は、図8に示す成膜プロセスフローを用い、図7に示す構造をチャンバー内に有するCVD成膜装置を用いるものである。図7において、1はウエハ、2は下部電極、12はリフトピン、13はウエハ1を加熱するランプである。下部電極2の内部にはその表面がTiCNの成膜中室温以下に冷却する手段および室温以上に加熱する手段が設けられている。また、図示していないが、当然のことながらチャンバー内にTDMATガス、N2、H2を導入するための配管がチャンバーに接続されている。
【0050】
以下、本実施の形態において従来のプロセスとは異なる点を説明する。図8のステップS1において、ウエハ1が下部電極2上に設置され、リフトピン12によりウエハ1を持ち上げ、下部電極2から離間させる。そしてステップS2において、ランプ13からの赤外光による熱輻射をウエハ1の表面に照射しウエハ1を所定の温度約400℃程度に昇温する。この時、ウエハ1の温度のみが所定の設定値になればよく、下部電極2は室温あるいはそれ以下に冷却する。こうしておいてステップS3において従来同様ウエハ1上にTiCN膜を成膜するが、本実施の形態の場合は下部電極2表面上には温度が低いためにほとんどTiCN膜が成長しないようにすることができる。しかし場合に応じて下部電極2の温度を室温より高く、ウエハ1の設定温度より低い温度に加熱してもよい。
【0051】
本実施の形態によれば、下部電極2を室温以下に冷却するので側壁部分にTiCN膜が成膜せず、当然膜剥がれが発生しないことにより、パーティクルの低減を行うことができ、半導体デバイスの製造歩留まり低下を防止できる。なお、前述のように、下部電極2の温度をウエハ1の設定温度より低い温度に保つことで、従来に比べて下部電極2側壁部分のTiCN膜の成膜を抑制し、パーティクルを低減することができる。
【0052】
なお、上記の第1〜第3の実施の形態では、ウエハ1を設置する基板支持部が電極(下部電極2)になっているCVD成膜装置を用いて説明したが、基板支持部(下部電極2に相当部分)が電極になっていないCVD成膜装置であっても本発明を適用できる。
【0053】
【発明の効果】
以上のように本発明によれば、例えば、炭素を含む金属材料ガスからCVD法でTiN膜を得る膜堆積工程において、CVD成膜装置のウエハ設置電極の側壁付着膜の膜剥がれを防ぐことができ、パーティクルの少ないTiN膜堆積が可能になる。これによって半導体デバイスの歩留まり向上をすることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態におけるTiN膜形成工程を示すプロセスフロー図。
【図2】本発明の第1の参考例におけるTiN−CVD成膜装置の下部電極断面図。
【図3】本発明の第1の参考例におけるTiN−CVD成膜装置の別の下部電極断面図。
【図4】本発明の第2の実施の形態におけるTiN−CVD成膜装置の下部電極断面図。
【図5】本発明の第2の参考例におけるTiN−CVD成膜装置の下部電極断面図。
【図6】本発明の第2の参考例におけるTiN堆積後におけるパーティクル測定結果を示す図。
【図7】本発明の第3の実施の形態におけるTiN−CVD成膜装置の下部電極断面図。
【図8】従来のTiN膜形成工程を示すプロセスフロー図。
【図9】従来のTiN−CVD成膜装置の断面図。
【符号の説明】
1 ウエハ
2 下部電極
3 エッジリング
4 N2/H2プラズマ
5 シャワーヘッド
6 チャンバーボディー
7 TiCN膜
8 斜面状の下部電極周辺部
9 斜面状の下部電極周辺部
10 セラミック
11 粗面化された下部電極側壁
12 リフトピン
13 ウエハ加熱用ランプ
Claims (7)
- 減圧可能なチャンバー内に設けられた基板支持部に基板を設置する工程と、炭素を含む金属材料ガスから化学的気相成長法を用いて前記基板に金属を一成分とすると共に炭素を含む膜を堆積する工程と、水素を含むガスプラズマで前記金属を一成分とすると共に炭素を含む膜を処理して前記膜中の炭素を除去する工程と、前記基板を前記基板支持部から前記チャンバーの外部へ取り出した後、水素を含むガスプラズマで前記基板支持部の前記基板の影になる部分を含む前記チャンバー内部に付着した前記金属を一成分とすると共に炭素を含む膜を処理して前記膜中の炭素を除去する工程とを含むことを特徴とする半導体装置の製造方法。
- 前記金属を一成分とすると共に炭素を含む膜は炭素を含む窒化チタンであることを特徴とする請求項1に記載の半導体装置の製造方法。
- 減圧可能なチャンバー内に設けられ、表面が平面状の内側領域に基板が設置される基板設置部と、前記基板設置部の前記表面の周辺部から外方に向かって延びる延在部とを有した基板支持部の前記基板設置部に前記基板を設置する工程と、炭素を含む金属材料ガスから化学的気相成長法を用いて前記基板に金属を一成分とする膜を堆積する工程と、水素を含むガスプラズマで前記金属を一成分とする膜を処理する工程とを含む半導体装置の製造方法であって、
前記延在部はセラミック材料からなり、前記基板設置部は前記延在部が前記基板設置部より低温になるように前記基板を加熱し、前記金属を一成分とする膜は前記炭素を含む金属材料ガスの前記基板の加熱に基づく熱反応により堆積されることを特徴とする半導体装置の製造方法。 - 減圧可能なチャンバー内に設けられ、実質的に点接触で基板が支持される基板支持部に前記基板を支持する工程と、熱輻射手段により前記基板を所定温度に加熱しながら炭素を含む金属材料ガスから化学的気相成長法を用いて前記基板に金属を一成分とする膜を堆積する工程と、水素を含むガスプラズマで前記金属を一成分とする膜を処理する工程とを含み、
前記基板に前記金属を一成分とする膜を堆積する工程において、前記基板支持部が強制的に冷却されることにより、前記基板支持部の温度が前記所定温度よりも低く保たれていることを特徴とする半導体装置の製造方法。 - 前記金属を一成分とする膜は炭素を含むことを特徴とする、請求項3または4に記載の半導体装置の製造方法。
- 前記金属を一成分とする膜は炭素を含む窒化チタンであることを特徴とする、請求項3または4に記載の半導体装置の製造方法。
- 前記炭素を含む金属材料ガスは有機金属材料ガスであることを特徴とする、請求項1〜6のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003004669A JP4401656B2 (ja) | 2003-01-10 | 2003-01-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003004669A JP4401656B2 (ja) | 2003-01-10 | 2003-01-10 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004221190A JP2004221190A (ja) | 2004-08-05 |
JP4401656B2 true JP4401656B2 (ja) | 2010-01-20 |
Family
ID=32895586
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003004669A Expired - Fee Related JP4401656B2 (ja) | 2003-01-10 | 2003-01-10 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4401656B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9051641B2 (en) * | 2001-07-25 | 2015-06-09 | Applied Materials, Inc. | Cobalt deposition on barrier surfaces |
KR100815938B1 (ko) | 2006-10-20 | 2008-03-21 | 동부일렉트로닉스 주식회사 | 반도체 소자의 금속 배선 형성 방법 |
US20090269507A1 (en) * | 2008-04-29 | 2009-10-29 | Sang-Ho Yu | Selective cobalt deposition on copper surfaces |
JP6284786B2 (ja) * | 2014-02-27 | 2018-02-28 | 東京エレクトロン株式会社 | プラズマ処理装置のクリーニング方法 |
-
2003
- 2003-01-10 JP JP2003004669A patent/JP4401656B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004221190A (ja) | 2004-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3574651B2 (ja) | 成膜方法および成膜装置 | |
US6841203B2 (en) | Method of forming titanium film by CVD | |
JP3590416B2 (ja) | 薄膜形成方法および薄膜形成装置 | |
JP3624628B2 (ja) | 成膜方法及び成膜装置 | |
TWI822764B (zh) | 半導體處理用設備及方法 | |
JP5439771B2 (ja) | 成膜装置 | |
US20050139578A1 (en) | Thin-film forming apparatus having an automatic cleaning function for cleaning the inside | |
US9748093B2 (en) | Pulsed nitride encapsulation | |
JP2005533181A (ja) | タングステン層のパルス核生成堆積 | |
JP2002505804A (ja) | 高アスペクト比を持つ珪素半導体デバイス接点を金属化する方法及び装置 | |
US20090071404A1 (en) | Method of forming titanium film by CVD | |
JP2004006794A (ja) | 枚葉式cvd装置及び方法 | |
KR20010053027A (ko) | IC 제조에서의 PECVD-Ti 및 CVD-TiN필름의 단일 챔버 처리 방법 | |
KR100934511B1 (ko) | Ti계 막의 성막 방법 및 기억 매체 | |
JP3085364B2 (ja) | Cvd装置のクリーニング方法 | |
US20220162757A1 (en) | Plasma treatment device and method for manufacturing semiconductor device | |
JP4401656B2 (ja) | 半導体装置の製造方法 | |
JPH1140518A (ja) | CVD−Ti膜の成膜方法 | |
EP1154036A1 (en) | Gas reactions to eliminate contaminates in a CVD chamber | |
KR100497607B1 (ko) | 박막 형성 방법 및 박막 증착 장치 | |
TW201212125A (en) | Process for production of barrier film, and process for production of metal wiring film | |
JP4741769B2 (ja) | 半導体装置の製造方法 | |
JPH1041251A (ja) | Cvd装置およびcvd方法 | |
JP2004158828A (ja) | 成膜方法 | |
JP2004228181A (ja) | プラズマ処理装置およびプラズマ処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050727 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060330 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061004 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081216 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090210 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090324 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090422 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090527 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090707 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090827 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091006 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091028 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |