KR20140051090A - 구리층을 에칭하는 방법 및 마스크 - Google Patents

구리층을 에칭하는 방법 및 마스크 Download PDF

Info

Publication number
KR20140051090A
KR20140051090A KR1020130125252A KR20130125252A KR20140051090A KR 20140051090 A KR20140051090 A KR 20140051090A KR 1020130125252 A KR1020130125252 A KR 1020130125252A KR 20130125252 A KR20130125252 A KR 20130125252A KR 20140051090 A KR20140051090 A KR 20140051090A
Authority
KR
South Korea
Prior art keywords
gas
layer
etching
mask
plasma
Prior art date
Application number
KR1020130125252A
Other languages
English (en)
Other versions
KR102127175B1 (ko
Inventor
에이치 니시무라
마사토 쿠시비키
타카시 소네
아키타카 시미즈
후미코 야마시타
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20140051090A publication Critical patent/KR20140051090A/ko
Application granted granted Critical
Publication of KR102127175B1 publication Critical patent/KR102127175B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

피처리체의 구리층을 에칭하는 방법이 제공된다. 구리층 상에는 상기 구리층에 전사되는 패턴을 가지는 마스크가 형성되어 있다. 일실시예의 방법은, 수소 가스를 함유하는 제 1 가스의 플라즈마를 이용하여 구리층을 에칭하는 공정(a)과, 수소 가스 및 피처리체에 대한 퇴적성을 가지는 가스를 함유하는 제 2 가스의 플라즈마를 이용하여 피처리체를 처리하는 공정(b)을 포함하고, 제 1 가스의 플라즈마를 이용하여 구리층을 에칭하는 공정(a)과 제 2 가스의 플라즈마를 이용하여 피처리체를 처리하는 공정(b)이 교호로 반복된다.

Description

구리층을 에칭하는 방법 및 마스크{METHOD OF ETCHING COPPER LAYER AND MASK}
본 발명의 다양한 측면 및 실시예는 구리층을 에칭하는 방법 및 구리층의 에칭에 채용될 수 있는 마스크에 관한 것이다.
반도체 디바이스의 제조에서는, 상호 접속 라인 또는 콘택트와 같은 배선을 형성하는 프로세스가 행해진다. 이 프로세스로서는, 종래부터 다마신 프로세스라 불리는 프로세스가 이용되고 있다. 다마신 프로세스에서는, 에칭에 의해 층간 절연막에 홈 또는 홀과 같은 형상을 형성하고, 형성한 홈 또는 홀에 금속 재료를 매립하는 처리가 행해진다. 그러나 최근의 배선의 미세화에 수반하여, 다마신 프로세스에서는, 미세한 홀 또는 홈에 대한 금속 재료의 매립이 곤란해지고 있는 것과 같은 각종 문제가 발생하고 있다.
상술한 다마신 프로세스의 문제에 대처하기 위하여, 구리층을 성막한 후에 당해 구리층을 에칭함으로써, 미세한 구리 배선을 형성하는 프로세스가 제안되고 있다. 이러한 프로세스에 대해서는, 하기의 비특허문헌 1에 기재되어 있다. 비특허문헌 1에 기재된 프로세스에서는, 수소 가스와 아르곤 가스를 함유하는 처리 가스의 플라즈마에 구리층이 노출됨으로써, 구리층이 에칭되고 있다.
Fangyu Wu 외, "Low-Temperature Etching of Cu by Hydorgen-Based Plasmas", ACS APPLIED MATERIALS ＆ INTERFACES, 2010, Vol. 2, No. 8, p. 2175 - 2179.
그러나, 수소 가스와 아르곤 가스를 함유하는 처리 가스의 플라즈마에 의한 에칭에서는, 구리 배선의 측면의 수직성을 확보할 수 없다고 하는 문제가 있다.
따라서 본 기술 분야에서, 구리층을 에칭함으로써 형성되는 구리 배선의 측면의 수직성을 향상시키는 것이 필요해지고 있다.
일측면에 있어서는, 피처리체의 구리층을 에칭하는 방법이 제공된다. 구리층 상에는 상기 구리층에 전사되는 패턴을 가지는 마스크가 형성되어 있다. 이 방법은, 수소 가스를 함유하는 제 1 가스의 플라즈마를 이용하여 구리층을 에칭하는 공정(a)과, 수소 가스 및 피처리체에 대한 퇴적성을 가지는 가스(이하, ‘퇴적성 가스’라고 함)를 함유하는 제 2 가스의 플라즈마를 이용하여 피처리체를 처리하는 공정(b)을 포함하고, 제 1 가스의 플라즈마를 이용하여 구리층을 에칭하는 공정(a)과 제 2 가스의 플라즈마를 이용하여 피처리체를 처리하는 공정(b)이 교호로 반복되는 것을 특징으로 한다. 일형태에 있어서는, 퇴적성 가스는 탄소를 함유하는 가스이며, 예를 들면 메탄 가스이다.
상기 방법에서는, 제 1 가스의 플라즈마에 의해 구리층을 에칭하는 처리와, 제 2 가스의 플라즈마에 의해 피처리체의 표면에, 퇴적성 가스에 유래하는 보호막을 형성하는 공정이 교호로 반복된다. 본 방법에 의하면, 보호막이 마스크에 퇴적됨으로써, 마스크의 각부(角部)가 과잉으로 깎이는 것을 억제할 수 있다. 그 결과, 구리 배선의 측면의 수직성이 향상될 수 있다. 또한, 보호막에 의해 구리층의 하지(下地)를 보호하는 것도 가능하다. 또한, 제 2 가스에는 퇴적성 가스와 함께 수소 가스가 포함되어 있으므로, 보호막의 과잉 퇴적을 억제하는 것도 가능하다.
상기 방법의 일형태는, 구리층 상에 형성된 질화 실리콘 또는 산화 실리콘제의 제 1 층 및 상기 제 1 층 상에 형성된 TiN제의 제 2 층으로 구성된 적층체를 에칭하여 상기 마스크의 패턴을 형성하는 공정(c)을 더 포함하고, 공정(c)은, 염소 함유 가스의 플라즈마를 이용하여 제 2 층을 에칭하는 공정(d)과, 플루오르 카본계 가스의 플라즈마를 이용하여 제 1 층을 에칭하는 공정(e)을 포함하는 것을 특징으로 할 수 있다.
수소 가스를 함유하는 제 1 가스의 플라즈마는, TiN제의 제 2 층보다 구리층을 선택적으로 에칭한다. 즉, 제 1 가스의 플라즈마에 의해 구리층은 에칭되지만, TiN제의 제 2 층은 실질적으로 에칭되지 않는다. 한편, TiN제의 제 2 층은 염소 함유 가스의 플라즈마에 의해 에칭되는데, 상기 염소 함유 가스의 플라즈마는 구리층을 부식시킨다. 상기 형태의 방법은, TiN제의 제 2 층 아래에 염소 가스의 플라즈마에 의한 부식을 실질적으로 받지 않는 질화 실리콘 또는 산화 실리콘제의 제 1 층을 형성하고, 상기 제 1 층 및 제 2 층으로 구성되는 마스크를 이용하여, 수소 가스의 플라즈마에 의해 구리층을 에칭한다. 따라서, 마스크 형성 시의 구리층의 부식을 방지할 수 있고, 또한 구리층의 에칭 시에서의 상기 구리층의 마스크에 대한 에칭의 선택성을 향상시키는 것이 가능하다.
상기 방법의 일형태에서는, 마스크의 제 2 층 상에는 탄소를 함유하는 다른 마스크가 형성되어 있고, 공정(c)은, 염소 함유 가스의 플라즈마를 이용하여 제 2 층을 에칭하는 공정(d)과 플루오르 카본계 가스의 플라즈마를 이용하여 제 1 층을 에칭하는 공정(e)과의 사이에, 산소를 함유하는 가스의 플라즈마에 상기 다른 마스크를 노출시켜 상기 다른 마스크를 제거하는 공정(f)을 더 포함하는 것을 특징으로 할 수 있다. 이 형태에 의하면, 제 1 층을 에칭한 후에 상기 다른 마스크를 제거하고 있으므로, 구리층의 에칭용의 마스크의 형성 후에 탄소에 기초하는 퇴적물이 남겨지는 것을 방지할 수 있다.
또한 다른 일측면에서는, 구리층의 에칭에 이용되는 마스크가 제공된다. 이 마스크는, 구리층 상에 형성되는 질화 실리콘 또는 산화 실리콘제의 제 1 층으로 형성되는 제 1 마스크부와, 제 1 층 상에 형성된 TiN제의 제 2 층으로 형성되는 제 2 마스크부를 포함한다. 이 마스크에 의하면, 상술한 바와 같이 구리 배선의 측면의 수직성을 향상시키는 것이 가능하며, 또한 구리층을 선택적으로 에칭하는 것이 가능한 마스크가 제공된다.
이상에 설명한 바와 같이, 본 발명의 다양한 측면 및 형태에 의하면, 구리층을 에칭함으로써 형성되는 구리 배선의 측면의 수직성이 향상된다.
도 1은 일실시예에 따른 구리층을 에칭하는 방법(M1)을 나타낸 순서도이다.
도 2는 일실시예의 플라즈마 처리 장치를 개략적으로 도시한 도이다.
도 3은 밸브군, 유량 제어기군 및 가스 소스군의 일례를 상세히 도시한 도이다.
도 4a ~ 도 4e는 방법(M1)의 각 공정을 설명하기 위한 도이다.
도 5a ~ 도 5c는 방법(M1)의 각 공정을 설명하기 위한 도이다.
도 6a 및 도 6b는 방법(M1)의 각 공정을 설명하기 위한 도이다.
도 7은 다른 실시예에 따른 구리층을 에칭하는 방법(M2)을 나타낸 순서도이다.
도 8a ~ 도 8f는 방법(M2)의 각 공정을 설명하기 위한 도이다.
도 9는 실험예 1의 조건을 나타낸 표이다.
도 10a 및 도 10b는 실험예 1 및 비교 실험예 1의 처리 후의 웨이퍼(W)의 단면 상태를 도시한 도이다.
도 11은 실험예 2의 조건을 나타낸 표이다.
도 12는 실험예 2의 처리 후의 웨이퍼(W)의 단면 상태를 도시한 도이다.
이하에, 도면을 참조하여 다양한 실시예에 대하여 상세히 설명한다. 또한 각 도면에서, 동일 또는 상당의 부분에 대해서는 동일한 부호를 부여하는 것으로 한다.
도 1은, 일실시예에 따른 구리층을 에칭하는 방법을 나타낸 순서도이다. 도 1에 나타낸 방법(M1)에서는, 수소 가스를 함유하는 제 1 가스의 플라즈마를 이용하여 구리층을 에칭하는 공정(S3)과, 수소 가스 및 구리층을 포함하는 피처리체에 대한 퇴적성을 가지는 가스(이하, ‘퇴적성 가스’라고 함)를 함유하는 제 2 가스의 플라즈마를 이용하여 피처리체를 처리하는 공정(S4)이 교호로 반복된다.
이하에, 도 1에 나타낸 방법(M1)의 실시에 이용할 수 있는 플라즈마 처리 장치에 대하여 설명한다. 도 2는, 일실시예의 플라즈마 처리 장치를 개략적으로 도시한 도이다. 도 2에는, 플라즈마 처리 장치(10)의 단면 구조가 개략적으로 도시되어 있다. 플라즈마 처리 장치(10)는 용량 결합형 평행 평판 플라즈마 에칭 장치이며, 대략 원통 형상의 처리 용기(12)를 구비하고 있다. 처리 용기(12)는, 예를 들면 그 표면은 양극 산화 처리된 알루미늄으로 구성되어 있다. 이 처리 용기(12)는 보안 접지되어 있다.
처리 용기(12)의 저부(底部) 상에는 절연 재료로 구성된 원통 형상의 지지부(14)가 배치되어 있다. 이 지지부(14)는 그 내벽면에서 하부 전극(16)을 지지하고 있다. 하부 전극(16)은 예를 들면 알루미늄과 같은 금속으로 구성되어 있고, 대략 원반 형상을 가지고 있다.
하부 전극(16)에는 정합기(MU1)를 개재하여 제 1 고주파 전원(HFS)이 접속되어 있다. 제 1 고주파 전원(HFS)은 플라즈마 생성용의 고주파 전력을 발생시키는 전원이며, 27 ~ 100 MHz의 주파수, 일례에서는 40 MHz의 고주파 전력을 발생시킨다. 정합기(MU1)는, 제 1 고주파 전원(HFS)의 출력 임피던스와 부하측(하부 전극(16)측)의 입력 임피던스를 정합시키기 위한 회로를 가지고 있다. 또한 하부 전극(16)에는, 정합기(MU2)를 개재하여 제 2 고주파 전원(LFS)이 접속되어 있다. 제 2 고주파 전원(LFS)은, 웨이퍼(W)에 이온을 인입하기 위한 고주파 전력(고주파 바이어스 전력)을 발생시켜, 당해 고주파 바이어스 전력을 하부 전극(16)으로 공급한다. 고주파 바이어스 전력의 주파수는 400 kHz ~ 13.56 MHz의 범위 내의 주파수이며, 일례에서는 3 MHz이다. 정합기(MU2)는, 제 2 고주파 전원(LFS)의 출력 임피던스와 부하측(하부 전극(16)측)의 입력 임피던스를 정합시키기 위한 회로를 가지고 있다.
하부 전극(16) 상에는 정전 척(18)이 설치되어 있다. 정전 척(18)은, 하부 전극(16)과 함께 피처리체(workpiece)(W)(이하, ‘웨이퍼(W)’라고 함)를 지지하기 위한 재치대(載置臺)를 구성하고 있다. 정전 척(18)은, 도전막인 전극(20)을 한 쌍의 절연층 또는 절연 시트 간에 배치한 구조를 가지고 있다. 전극(20)에는 직류 전원(22)이 전기적으로 접속되어 있다. 이 정전 척(18)은, 직류 전원(22)으로부터의 직류 전압에 의해 생긴 쿨롱력 등의 정전력에 의해 웨이퍼(W)를 흡착 보지(保持)할 수 있다.
하부 전극(16)의 상면으로서, 정전 척(18)의 주위에는 포커스 링(FR)이 배치되어 있다. 포커스 링(FR)은, 에칭의 균일성을 향상시키기 위하여 설치되어 있다. 포커스 링(FR)은, 피에칭층의 재료에 의해 적절히 선택되는 재료로 구성되어 있고, 예를 들면 실리콘 또는 석영으로 구성될 수 있다.
하부 전극(16)의 내부에는 냉매실(24)이 설치되어 있다. 냉매실(24)에는, 외부에 설치된 칠러 유닛으로부터 배관(26a, 26b)을 거쳐 소정 온도의 냉매, 예를 들면 냉각수가 순환 공급된다. 이와 같이 순환되는 냉매의 온도를 제어함으로써, 정전 척(18) 상에 재치된 웨이퍼(W)의 온도가 제어된다.
또한, 플라즈마 처리 장치(10)에는 가스 공급 라인(28)이 설치되어 있다. 가스 공급 라인(28)은 전열 가스 공급 기구로부터의 전열 가스, 예를 들면 He 가스를 정전 척(18)의 상면과 웨이퍼(W)의 이면과의 사이로 공급한다.
또한, 처리 용기(12) 내에는 상부 전극(30)이 설치되어 있다. 이 상부 전극(30)은, 하부 전극(16)의 상방에서 당해 하부 전극(16)과 대향 배치되어 있고, 하부 전극(16)과 상부 전극(30)은 서로 대략 평행하게 설치되어 있다. 이들 상부 전극(30)과 하부 전극(16)의 사이에는 웨이퍼(W)에 플라즈마 에칭을 행하기 위한 처리 공간(S)이 구획 형성되어 있다.
상부 전극(30)은, 절연성 차폐 부재(32)를 개재하여 처리 용기(12)의 상부에 지지되어 있다. 상부 전극(30)은 전극판(34) 및 전극 지지체(36)를 포함할 수 있다. 전극판(34)은 처리 공간(S)에 면하고 있고, 복수의 가스 토출홀(34a)을 구획 형성하고 있다. 이 전극판(34)은 줄열이 적은 저저항의 도전체 또는 반도체로 구성될 수 있다.
전극 지지체(36)는 전극판(34)을 착탈 가능하게 지지하는 것이며, 예를 들면 알루미늄과 같은 도전성 재료로 구성될 수 있다. 이 전극 지지체(36)는 수냉 구조를 가질 수 있다. 전극 지지체(36)의 내부에는 가스 확산실(36a)이 설치되어 있다. 이 가스 확산실(36a)로부터는, 가스 토출홀(34a)에 연통하는 복수의 가스 통류홀(36b)이 하방으로 연장되어 있다. 또한, 전극 지지체(36)에는 가스 확산실(36a)로 처리 가스를 유도하는 가스 도입구(36c)가 형성되어 있고, 이 가스 도입구(36c)에는 가스 공급관(38)이 접속되어 있다.
가스 공급관(38)에는 밸브군(42) 및 유량 제어기군(44)을 개재하여 가스 소스군(40)이 접속되어 있다. 도 3은 밸브군, 유량 제어기군 및 가스 소스군의 일례를 상세히 도시한 도이다. 도 3에 도시한 바와 같이, 가스 소스군(40)은 복수의 가스 소스(401 ~ 408)를 포함하고 있다. 가스 소스(401 ~ 408)는 각각 H2 가스, Ar 가스, CH4 가스, O2 가스, CF4 가스, Cl2 가스, C4F8 가스, SiCl4 가스의 소스이다. 유량 제어기군(44)은 복수의 유량 제어기(441 ~ 448)를 포함하고 있다. 유량 제어기(441 ~ 448)는 각각 가스 소스(401 ~ 408)에 접속되어 있다. 이들 유량 제어기(441 ~ 448)의 각각은 매스 플로우 컨트롤러일 수 있다. 밸브군(42)은 복수의 밸브(421 ~ 428)를 포함하고 있다. 밸브(421 ~ 428)는 각각 유량 제어기(441 ~ 448)에 접속되어 있다.
플라즈마 처리 장치(10)에서는 가스 소스(401 ~ 408) 중 선택된 가스 소스로부터의 가스가 대응의 유량 제어기 및 밸브를 거쳐, 유량 제어된 상태로 가스 공급관(38)으로 공급된다. 가스 공급관(38)으로 공급된 가스는 가스 확산실(36a)에 도달하여, 가스 통류홀(36b) 및 가스 토출홀(34a)을 거쳐 처리 공간(S)에 토출된다.
또한, 플라즈마 처리 장치(10)는 접지 도체(12a)를 더 구비할 수 있다. 접지 도체(12a)는 대략 원통 형상의 접지 도체이며, 처리 용기(12)의 측벽으로부터 상부 전극(30)의 높이 위치보다 상방으로 연장되도록 설치되어 있다.
또한, 플라즈마 처리 장치(10)에서는 처리 용기(12)의 내벽을 따라 퇴적물 실드(46)가 착탈 가능하게 설치되어 있다. 또한, 퇴적물 실드(46)는 지지부(14)의 외주에도 설치되어 있다. 퇴적물 실드(46)는 처리 용기(12)에 에칭 부생물(퇴적물)이 부착되는 것을 방지하는 것이며, 알루미늄재에 Y2O3 등의 세라믹스를 피복함으로써 구성될 수 있다.
처리 용기(12)의 저부측에서는, 지지부(14)와 처리 용기(12)의 내벽과의 사이에 배기 플레이트(48)가 설치되어 있다. 배기 플레이트(48) 예를 들면 알루미늄재에 Y2O3 등의 세라믹스를 피복함으로써 구성될 수 있다. 이 배기 플레이트(48)의 하방에서 처리 용기(12)에는 배기구(12e)가 형성되어 있다. 배기구(12e)에는 배기관(52)을 개재하여 배기 장치(50)가 접속되어 있다. 배기 장치(50)는 터보 분자 펌프 등의 진공 펌프를 가지고 있고, 처리 용기(12) 내를 원하는 진공도까지 감압할 수 있다. 또한, 처리 용기(12)의 측벽에는 웨이퍼(W)의 반입출구(12g)가 형성되어 있고, 이 반입출구(12g)는 게이트 밸브(54)에 의해 개폐 가능하게 되어 있다.
또한, 처리 용기(12)의 내벽에는 도전성 부재(GND 블록)(56)가 설치되어 있다. 도전성 부재(56)는, 높이 방향에서 웨이퍼(W)와 대략 동일한 높이에 위치하도록, 처리 용기(12)의 내벽에 장착되어 있다. 이 도전성 부재(56)는 그라운드에 DC적으로 접속되어 있고, 이상 방전 방지 효과를 발휘한다.
또한, 플라즈마 처리 장치(10)는 제어부(Cnt)를 더 구비할 수 있다. 이 제어부(Cnt)는 프로세서, 기억부, 입력 장치, 표시 장치 등을 구비하는 컴퓨터이며, 플라즈마 처리 장치(10)의 각 부를 제어한다. 이 제어부(Cnt)에서는, 입력 장치를 이용하여 오퍼레이터가 플라즈마 처리 장치(10)를 관리하기 위하여 커멘드의 입력 조작 등을 행할 수 있고, 또한 표시 장치에 의해 플라즈마 처리 장치(10)의 가동 상황을 가시화하여 표시할 수 있다. 또한 제어부(Cnt)의 기억부에는, 플라즈마 처리 장치(10)에서 실행되는 각종 처리를 프로세서에 의해 제어하기 위한 제어 프로그램 또는 처리 조건에 따라 플라즈마 처리 장치(10)의 각 구성부에 처리를 실행시키기 위한 프로그램, 즉 처리 레시피가 저장된다.
이 플라즈마 처리 장치(10)에서는, 웨이퍼(W)를 처리하기 위하여 가스 소스(401 ~ 408) 중 선택된 1 이상의 가스 소스로부터 처리 용기(12) 내로 가스가 공급된다. 그리고, 하부 전극(16)에 플라즈마 생성용의 고주파 전력이 부여됨으로써, 하부 전극(16)과 상부 전극(30)과의 사이에 고주파 전계가 발생한다. 이 고주파 전계에 의해, 처리 공간(S) 내로 공급된 가스의 플라즈마가 생성된다. 그리고, 이와 같이 발생되는 가스의 플라즈마에 의해, 웨이퍼(W)의 피에칭층에 대한 에칭과 같은 처리가 행해진다. 또한, 하부 전극(16)에 고주파 바이어스 전력이 부여됨으로써 이온이 웨이퍼(W)로 인입된다. 이에 의해, 웨이퍼(W)의 피에칭층의 에칭이 촉진된다.
다시 도 1을 참조한다. 이하에, 상술한 플라즈마 처리 장치(10)를 이용하여 실시할 수 있는 방법(M1)에 대하여, 도 1과 함께 도 4a ~ 도 4e, 도 5a ~ 도 5c 및 도 6a 및 도 6b를 참조하여 보다 상세히 설명한다. 또한 도 4a ~ 도 6b에서는, 웨이퍼(W)의 일부분의 단면이 도시되어 있다. 도 1에 나타낸 바와 같이, 방법(M1)에서는 마스크(MK2)를 작성하는 공정(S1)이 행해진다. 이 마스크(MK2)는, 웨이퍼(W)의 구리층을 에칭하기 위한 마스크(MK1)를 작성하는 처리에 이용된다.
공정(S1)은 공정(S1a), 공정(S1b) 및 공정(S1c)을 포함하고 있다. 공정(S1a)에서는 레지스트 마스크의 작성이 행해진다. 여기서 도 4a에 도시한 바와 같이, 웨이퍼(W)는 제 1 절연막(IF1), 제 2 절연막(IF2), 구리층(MTL), 마스크층(ML1), 저층(BL) 및 중간층(IML)을 가지고 있다. 제 1 절연막(IF1)은 층간 절연막이며, 예를 들면 SiC, SiON, SiCN와 같은 절연 재료로 구성될 수 있다. 제 2 절연막(IF2)은 제 1 절연막(IF1) 상에 형성되어 있고, 예를 들면 SiC로 구성된다. 제 2 절연막(IF2) 상에는 구리층(MTL)이 형성되어 있다. 구리층(MTL) 상에는 마스크층(ML1)이 형성되어 있다. 마스크층(ML1)은 구리층(MTL)의 에칭용의 마스크(MK1)가 되는 층이며, 예를 들면 질화 실리콘 또는 산화 실리콘으로 구성된다. 마스크층(ML1) 상에는 저층(BL)이 형성되어 있다. 저층(BL)은, 후에 마스크층(ML1)의 에칭용의 마스크(MK2)가 되는 층이며, 예를 들면 아몰퍼스 카본으로 구성된다. 저층(BL) 상에는 중간층(IML)이 형성되어 있다. 중간층(IML)은 SOG(Spin On Glass) 또는 반사 방지막일 수 있다. 중간층(IML) 상에는 공정(S1a)에서 작성되는 레지스트 마스크(RM)가 형성된다. 레지스트 마스크(RM)는 ArF 레지스트와 같은 레지스트 재료에 대한 포토리소그래피 기술에 의해 작성된다.
이어서 방법(M1)에서는, 도 4a에 도시한 웨이퍼(W)가 플라즈마 처리 장치(10)의 정전 척(18) 상에 재치되고, 도 1에 나타낸 바와 같이 공정(S1b)이 행해진다. 이 공정(S1b)에서는 중간층(IML)의 에칭이 행해진다. 중간층(IML)의 에칭에서는 플루오르 카본계 가스, 예를 들면 가스 소스(405)로부터 공급되는 CF4 가스의 플라즈마가 생성되고, 당해 플라즈마에 웨이퍼(W)가 노출된다. 이 공정(S1b)에서는 처리 용기(12) 내의 압력, 고주파 전원(HFS)으로부터의 고주파 전력 및 그 주파수, 고주파 전원(LFS)의 고주파 바이어스 전력 및 그 주파수, 및 가스의 유량은 중간층(IML)의 에칭이 가능한 한, 임의의 값일 수 있다. 또한 공정(S1b)에서는, 플루오르 카본계 가스와 함께 불활성 가스와 같은 다른 가스가 공급되어도 된다. 이 공정(S1b)에 의해, 도 4b에 도시한 바와 같이 레지스트 마스크(RM)의 패턴이 중간층(IML)에 전사된다.
이어서 방법(M1)에서는, 도 1에 나타낸 바와 같이 공정(S1c)이 행해진다. 이 공정(S1c)에서는 저층(BL)의 에칭이 행해진다. 저층(BL)의 에칭에서는, 가스 소스(404)로부터 공급되는 O2 가스의 플라즈마가 생성되고, 당해 플라즈마에 도 4b에 도시된 웨이퍼(W)가 노출된다. 또한 공정(S1c)에서는, 가스 소스(408)로부터 SiCl4 가스가 처리 용기(12) 내로 공급되어도 된다. 이 공정(S1c)에서는 처리 용기(12) 내의 압력, 고주파 전원(HFS)으로부터의 고주파 전력 및 그 주파수, 고주파 전원(LFS)의 고주파 바이어스 전력 및 그 주파수, 및 가스의 유량은 저층(BL)의 에칭이 가능한 한, 임의의 값일 수 있다. 이 공정(S1c)에 의해, 도 4c에 도시한 바와 같이 중간층(IML)의 패턴이 저층(BL)에 전사되고, 이에 의해 저층(BL)으로 형성된 마스크(MK2)가 작성된다. 또한 이 공정에서는, 산소 가스의 플라즈마가 이용되고 있으므로, 레지스트 마스크(RM)는 소실된다.
이어서 방법(M1)에서는, 도 1에 나타낸 바와 같이 마스크(MK1)를 작성하는 공정(S2)이 행해진다. 공정(S2)은 공정(S2a) 및 공정(S2b)을 포함하고 있다. 공정(S2a)에서는 마스크층(ML1)의 에칭이 행해진다. 마스크층(ML1)의 에칭에서는 플루오르 카본계 가스, 예를 들면 가스 소스(407)로부터 공급되는 C4F8 가스의 플라즈마가 생성되고, 당해 플라즈마에 도 4c에 도시한 웨이퍼(W)가 노출된다. 또한 공정(S2a)에서는, 가스 소스(404) 및 가스 소스(402)로부터 각각 O2 가스 및 Ar 가스가 처리 용기(12) 내로 공급되어도 된다. 이 공정(S2a)에서는 처리 용기(12) 내의 압력, 고주파 전원(HFS)으로부터의 고주파 전력 및 그 주파수, 고주파 전원(LFS)의 고주파 바이어스 전력 및 그 주파수, 및 가스의 유량은 마스크층(ML1)의 에칭이 가능한 한, 임의의 값일 수 있다. 이 공정(S2a)에 의해, 도 4d에 도시한 바와 같이 마스크(MK2)의 패턴이 마스크층(ML1)에 전사되고, 이에 의해 마스크층(ML1)으로 형성된 마스크(MK1)가 작성된다.
이어서 방법(M1)에서는, 도 1에 나타낸 바와 같이 공정(S2b)이 행해진다. 공정(S2b)에서는 애싱 처리가 행해지고, 마스크(MK2)가 제거된다. 애싱 처리에서는, 가스 소스(404)로부터 공급되는 O2 가스의 플라즈마가 생성되고, 당해 플라즈마에 도 4d에 도시한 웨이퍼(W)가 노출된다. 이 공정(S2b)에서는 처리 용기(12) 내의 압력, 고주파 전원(HFS)으로부터의 고주파 전력 및 그 주파수, 고주파 전원(LFS)의 고주파 바이어스 전력 및 그 주파수, 및 가스의 유량은 마스크(MK2)를 제거 가능한 한, 임의의 값일 수 있다. 이 공정(S2b)에 의해, 웨이퍼(W)는 도 4e에 도시한 상태가 된다.
이어서 방법(M1)에서는, 도 1에 나타낸 바와 같이 제 1 가스의 플라즈마를 이용하여 구리층을 에칭하는 공정(S3)과 제 2 가스의 플라즈마를 이용하여 웨이퍼(W)를 처리하는 공정(S4)이 교호로 반복된다. 공정(S3)에서는, 가스 소스(401)로부터 공급되는 H2 가스가 제 1 가스에 포함되어 처리 용기(12) 내로 공급된다. 그리고, 제 1 가스의 플라즈마가 생성된다. 또한 제 1 가스에는, 가스 소스(401)의 Ar 가스가 포함되어도 된다. 이 공정(S3)에서는, 도 5a에 도시한 바와 같이 수소 이온에 의해 구리층(MTL)이 에칭된다. 또한, 제 1 가스에 Ar 가스가 포함되어 있을 경우에는, Ar 이온에 의해서도 구리층(MTL)이 에칭된다. 특히, 하부 전극(16)에 고주파 바이어스 전력이 부여되면, 수소 이온 및 Ar 이온이 구리층(MTL)으로 인입되어 당해 구리층(MTL)의 표면에 충돌한다. 이러한 소위 스퍼터 효과에 의해 구리층(MTL)의 에칭이 촉진된다. 또한 도 5a ~ 도 5c 및 도 6a ~ 도 6b에서, 원으로 둘러싸인 ‘H’가 수소 이온을 나타내고 있고, 원으로 둘러싸인 ‘Ar’이 Ar 이온을 나타내고 있다.
이어지는 공정(S4)에서는, H2 가스 및 퇴적성 가스를 함유하는 제 2 가스가 처리 용기 내로 공급된다. 퇴적성 가스는, 일실시예에서는 탄소를 함유하는 가스이며, 예를 들면 메탄(CH4) 가스이다. 퇴적성 가스로서는, 그 외에 C4F6 가스, C4F8 가스와 같은 가스도 이용 가능하다. 퇴적성 가스로서 메탄 가스를 이용할 경우에는, 가스 소스(401) 및 가스 소스(403)로부터 각각 공급되는 H2 가스 및 CH4 가스를 함유하는 제 2 가스가 처리 용기(12) 내로 공급된다. 그리고, 제 2 가스의 플라즈마가 생성된다. 이 공정(S4)에서는, 도 5b에 도시한 바와 같이 웨이퍼(W)의 표면 상에 퇴적성 가스에 의한 막(PF)이 퇴적된다. 퇴적성 가스가 메탄 가스일 경우에는, 메탄에 의한 막이 웨이퍼(W)의 표면 상에 퇴적된다. 이 막(PF)은 탄소를 함유하는 막이며, 예를 들면 폴리에틸렌으로 구성된다.
그리고 방법(M1)에서는, 공정(S3)이 더 행해짐으로써, 도 5c에 도시한 바와 같이 구리층(MTL)이 더 에칭되고, 그 후에 공정(S4)이 더 행해진다. 방법(M1)에서는, 도 1에 나타낸 바와 같이 소정 사이클 수의 공정(S3) 및 공정(S4)의 반복이 행해졌는지 여부가 판정된다(도 1의 참조 부호(S5)). 공정(S3) 및 공정(S4)의 반복의 횟수가 소정 사이클 수에 미치지 못할 때에는, 공정(S3) 및 공정(S4)이 더 행해진다. 한편, 공정(S3) 및 공정(S4)의 반복의 횟수가 소정 사이클 수 행해지고 있을 경우에는, 공정(S6)이 행해진다. 공정(S6)의 처리는 공정(S3)과 동일하다. 이 공정(S6)에 의해, 도 6a에 도시한 바와 같이 구리층(MTL)이 더 에칭된다.
이어서 방법(M1)에서는, 공정(S7)에서 막(PF)을 제거하기 위한 애싱 처리가 행해진다. 애싱 처리에서는, 가스 소스(404)로부터 공급되는 O2 가스의 플라즈마가 생성되고, 당해 플라즈마에 웨이퍼(W)가 노출된다. 이 공정(S7)에 의해, 웨이퍼(W)는 도 6b에 도시한 상태가 된다. 이에 의해, 구리층(MTL)으로부터 구리 배선이 작성된다.
또한 공정(S3, S4, S6)에서는, 처리 용기(12) 내의 압력을 저압, 예를 들면 5 ~ 20 mTorr(0.666 ~ 2.666 Pa)의 범위의 압력으로 설정할 수 있다. 또한 공정(S3, S4, S6)에서는, 고주파 전원(HFS)으로부터의 고주파 전력 및 고주파 전원(LFS)의 고주파 바이어스 전력을 예를 들면 200 ~ 1000 W의 전력으로 설정할 수 있다. 또한, 공정(S3, S4, S6) 각각의 처리 시간은 막(PF)의 두께, 즉 퇴적량에 따라 임의로 설정될 수 있는 것이며, 예를 들면 5 ~ 15 초의 범위로 설정될 수 있다. 또한, 공정(S7)의 처리 시간도 막(PF)의 두께, 즉 퇴적량에 따라 임의로 설정될 수 있는 것이며, 예를 들면 10 ~ 60 초의 범위로 설정될 수 있다. 또한, 공정(S3) 및 공정(S4)의 사이클 수는 구리층(MTL)의 두께 또는 이들 공정의 처리 시간에 따라 설정되는 것이며, 구리층(MTL)의 하지의 층이 노출될 때까지 당해 구리층(MTL)을 에칭하도록 조정될 수 있다. 또한, 공정(S3)에서의 수소 가스의 유량 및 아르곤 가스의 유량, 및 공정(S4)에서의 수소 가스의 유량 및 퇴적성 가스의 유량, 예를 들면 메탄 가스의 유량은 각각 원하는 결과에 따라 임의로 조정될 수 있는 것이며, 예를 들면 100 ~ 600 sccm의 범위로 조정될 수 있다.
이상 설명한 방법(M1)에서는, 막(PF)이 마스크(MK1)의 표면에 퇴적됨으로써, 공정(S3)의 에칭 중에 마스크(MK1)를 보호한다. 따라서, 마스크(MK1)의 깎임, 특히 각부가 과잉으로 깎이는 것을 억제할 수 있다. 그 결과, 본 방법(M1)으로 형성되는 구리 배선의 측면의 수직성이 향상된다. 또한, 막(PF)에 의해 구리층(MTL)의 하지가 보호되므로, 공정(S3)에 의해 제 2 절연막(IF2)의 손상이 억제된다. 또한, 제 2 가스에는 퇴적성 가스와 함께 H2 가스가 포함되어 있으므로, 퇴적성 가스의 유량과 H2 가스의 유량을 상대적으로 조정함으로써, 막(PF)의 과잉 퇴적을 억제하는 것도 가능하다.
이어서, 다른 실시예에 따른 구리층을 에칭하는 방법에 대하여 설명한다. 도 7은, 다른 실시예에 따른 구리층을 에칭하는 방법을 나타낸 순서도이다. 도 7에 나타낸 방법(M2)도 플라즈마 처리 장치(10)를 이용하여 실시할 수 있다. 이 방법(M2)은, 방법(M1)의 공정(S2)을 대신하는 공정(S20)을 포함하는 점에 있어서, 방법(M1)과는 상이하다. 이하에, 도 7과 함께 도 8a ~ 도 8f를 참조하여, 방법(M2)의 복수의 공정 중 공정(S20)에 대하여 설명한다. 또한 방법(M2)의 공정 중, 방법(M1)의 대응의 공정과 동일한 공정에 대한 설명에 대해서는 생략한다.
우선, 도 8a ~ 도 8f를 참조하여, 방법(M2)의 처리가 적용되는 웨이퍼(W)에 대하여 설명한다. 도 8a에 도시한 웨이퍼(W)에서는, 마스크층(제 1 층)(ML1) 상에 제 2 층(ML2)이 형성되어 있다. 즉, 제 1 층(ML1)과 저층(BL)의 사이에 제 2 층(ML2)이 형성되어 있다. 제 1 층(ML1)은 상술한 바와 같이, 예를 들면 질화 실리콘 또는 산화 실리콘층이다. 제 2 층(ML2)은 TiN층이다. 또한 도 8a에 도시한 웨이퍼(W)에서는, 절연막(IF1)의 직상(直上)에 구리층(MTL)이 형성되어 있다. 그러나, 구리층(MTL)의 하층의 절연막의 구성은, 도 4a에 도시한 구성과 동일해도 된다.
방법(M2)에서는, 제 1 층(ML1) 및 제 2 층(ML2)의 적층체(ML)로부터 구리층의 에칭에 이용되는 마스크가 작성된다. 이 마스크의 작성 공정(S20) 전에 행해지는 공정(S1)은, 도 8a ~ 도 8c에 도시한 바와 같이 방법(M1)의 대응의 공정과 동일하다.
방법(M2)의 공정(S20)은 공정(S20a), 공정(S20b) 및 공정(S20c)을 포함한다. 공정(S20a)에서는 제 2 층(ML2)의 에칭이 행해진다. 제 2 층(ML2)의 에칭에서는 염소 함유 가스, 예를 들면 가스 소스(406)로부터 공급되는 Cl2 가스의 플라즈마가 생성되고, 도 8c에 도시한 웨이퍼(W)가 당해 플라즈마에 노출된다. 또한 공정(S20a)에서는, 가스 소스(402)로부터 Ar 가스가 처리 용기(12) 내로 공급되어도 된다. 이 공정(S20a)에서는 처리 용기(12) 내의 압력, 고주파 전원(HFS)으로부터의 고주파 전력 및 그 주파수, 고주파 전원(LFS)의 고주파 바이어스 전력 및 그 주파수, 및 가스의 유량은 제 2 층(ML2)의 에칭이 가능한 한, 임의의 값일 수 있다. 이 공정(S20a)에서는, 도 8d에 도시한 바와 같이 염소 이온과 같은 염소의 활성종에 의해 TiN제의 제 2 층(ML2)이 에칭되고, 제 2 층(ML2)에 마스크(MK2)의 패턴이 전사된다. 이에 의해, 제 2 층(ML2)으로부터 제 2 마스크부(MKP2)가 작성된다. 또한 도 8d에서는, 원으로 둘러싸인 ‘Cl’가 염소의 활성종을 나타내고 있다.
이어서, 방법(M2)에서는 공정(S20b)이 행해진다. 이 공정(S20b)에서는, 애싱 처리에 의해 마스크(MK2)가 제거된다. 공정(S20b)의 애싱 처리에서는, 가스 소스(404)로부터 공급되는 O2 가스의 플라즈마가 생성되고, 당해 플라즈마에 도 8d에 도시한 웨이퍼(W)가 노출된다. 이 공정(S20b)에 의해, 웨이퍼(W)는 도 8e에 도시한 상태가 된다. 또한 공정(S20b)에서의 처리 용기(12) 내의 압력, 고주파 전원(HFS)으로부터의 고주파 전력 및 그 주파수, 고주파 전원(LFS)의 고주파 바이어스 전력 및 그 주파수, 및 가스의 유량은 마스크(MK2)의 제거가 가능한 한, 임의의 값일 수 있다.
이어서, 방법(M2)에서는 공정(S20c)이 행해진다. 공정(S20c)에서는 제 1 층(ML1)의 에칭이 행해진다. 공정(S20c)의 제 1 층의 에칭에서는 플루오르 카본계 가스, 예를 들면 가스 소스(407)로부터 공급되는 C4F8 가스의 플라즈마가 생성되고, 당해 플라즈마에 도 8e에 도시한 웨이퍼(W)가 노출된다. 여기서, ‘플루오르 카본계’라는 것은, 플루오르 카본 및 플루오르 하이드로 카본을 나타낸다. 이 공정(S20c)에서는, 도 8f에 도시한 바와 같이 불소 이온과 같은 불소의 활성종(도면 중 원으로 둘러싸인 ‘F’가 불소의 활성종을 나타내고 있음)에 의해 제 1 층(ML1)이 에칭된다. 또한 공정(S20c)에서는, 가스 소스(404) 및 가스 소스(402)로부터 각각 O2 가스 및 Ar 가스가 처리 용기(12) 내로 공급되어도 된다. 이 공정(S20c)에서는 처리 용기(12) 내의 압력, 고주파 전원(HFS)으로부터의 고주파 전력 및 그 주파수, 고주파 전원(LFS)의 고주파 바이어스 전력 및 그 주파수, 및 가스의 유량은 제 1 층(ML1)의 에칭이 가능한 한, 임의의 값일 수 있다. 이 공정(S20c)에 의해, 제 2 마스크부(MKP2)의 패턴이 제 1 층(ML1)에 전사된다. 이에 의해, 제 1 층(ML1)으로 형성된 제 1 마스크부(MKP1)가 작성되고, 제 1 마스크부(MKP1) 및 제 2 마스크부(MKP2)를 포함하는 마스크(MK1)가 작성된다.
제 2 층(ML2)을 구성하는 TiN는 염소에 의해 에칭되는데, 염소는 구리층(MTL)을 부식시킨다. 방법(M2)에서는, 제 2 층(ML2)과 구리층(MTL)의 사이에 염소에 의한 부식을 실질적으로 받지 않는 질화 실리콘 또는 산화 실리콘제의 제 1 층(ML1)을 개재시키고 있으므로, 제 2 층(ML2)의 염소를 이용한 에칭에 의해 구리층(MTL)이 부식되는 것을 방지할 수 있다. 또한, 제 2 층(ML2)을 구성하는 TiN는, 수소 이온에 대하여 실질적으로 에칭되지 않는다. 따라서, 제 2 층(ML2)으로 형성되는 마스크부(MKP2)를 가지는 마스크(MK1)는, 구리층(MTL)의 에칭에 대한 내성이 뛰어나, 구리층(MTL)의 에칭의 종점까지 유지될 수 있다. 즉, 제 1 가스를 이용한 구리층(MTL)의 에칭에서는, 마스크(MK1)에 대하여 구리층(MTL)을 선택적으로 에칭하는 것이 가능하게 된다. 따라서, 마스크(MK1)를 이용한 구리층(MTL)의 에칭에 의하면, 구리층(MTL)으로 형성되는 구리 배선의 측면의 수직성이 높아진다.
또한 방법(M2)에서는, 제 2 층(ML2)의 에칭 후 또한 제 1 층(ML1)의 에칭 전에 마스크(MK2)를 제거하고 있다. 구리층(MTL)의 에칭용의 마스크(MK1)의 형성 후에 탄소에 기초하는 퇴적물이 남겨지는 것을 방지할 수 있다.
이하에, 상술한 다양한 실시예의 방법을 이용한 실험예에 대하여 설명한다.
(실험예 1 및 비교 실험예 1)
실험예 1에서는, 플라즈마 처리 장치(10)를 이용하여 방법(M1)을 실시했다. 실험예 1에서는, 웨이퍼(W)로서 도 4a에 도시한 웨이퍼(W)를 이용했다. 이 웨이퍼(W)에서는, 제 2 절연막(IF2)은 5 nm 두께의 SiC층이며, 구리층(MTL)은 35 nm의 두께를 가지고, 마스크층(ML1)은 10 nm 두께의 SiN층이며, 저층(BL)은 80 nm의 아몰퍼스 카본층이며, 중간층(IML)은 13.5 nm 두께의 SOG막이며, 레지스트 마스크(RM)는 ArF 레지스트로 작성된 레지스트 마스크였다.
도 9에 실험예 1의 조건을 나타낸 표 1을 나타낸다. 실험예 1에서는, 표 1에 나타낸 바와 같이 공정(S3) 및 공정(S4)의 교호의 반복을 10 사이클 행했다. 한편 비교 실험예 1에서는, 실험예 1과 동일한 웨이퍼(W)에 대하여 플라즈마 처리 장치(10)를 이용한 처리를 행했다. 구체적으로, 비교 실험예 1의 조건은 공정(S4)을 행하지 않고 공정(S3)을 100 초간 연속하여 행했다는 점에서 실험예 1의 조건과 상이하게 했다. 또한 표 1에서 ‘HF’는, 고주파 전원(HFS)이 발생시키는 주파수 40 MHz의 고주파 전력의 파워이며, ‘LF’는, 고주파 전원(LFS)이 발생시키는 주파수 3 MHz의 고주파 바이어스 전력의 파워이다.
실험예 1 및 비교 실험예 1의 처리 후의 웨이퍼(W)의 단면의 SEM 사진을 취득하고, 구리층(MTL)으로 형성된 구리 배선의 단면 상태를 관찰했다. 도 10a에, 실험예 1의 처리 후에 SEM 사진으로 관찰된 웨이퍼(W)의 단면 상태를 선도(線圖)로 도시하고, 도 10b에, 비교 실험예 1의 처리 후에 SEM 사진으로 관찰된 웨이퍼(W)의 단면 상태를 선도로 도시한다. 도 10b에 도시한 바와 같이, 비교 실험예 1의 처리, 즉 공정(S4)을 행하지 않고 구리층(MTL)을 에칭하는 처리를 적용한 웨이퍼(W)에서는, 마스크(MK1)의 두께가 크게 감소되어 있고, 마스크(MK1)의 각부가 깎여 있었다. 또한 비교 실험예 1의 처리를 적용한 웨이퍼(W)에서는, 구리층(MTL)으로 형성된 구리 배선의 측면이 크게 경사져 있었다. 또한 비교 실험예 1의 처리를 적용한 웨이퍼(W)에서는, 절연막(IF2)도 에칭되어 있었다. 한편 도 10a에 도시한 바와 같이, 실험예 1의 처리를 적용한 웨이퍼(W)에서는 마스크(MK1)의 두께가 유지되어 있고, 또한 마스크(MK1)의 각부의 깎임은 작았다. 또한 실험예 1의 처리를 적용한 웨이퍼(W)에서는, 구리층(MTL)으로 형성된 구리 배선의 측면은 대략 수직인 면이었다. 또한 실험예 1의 처리를 행한 웨이퍼(W)에서는, 절연막(IF2)의 손상은 대략 억제되어 있었다.
(실험예 2)
실험예 2에서는, 플라즈마 처리 장치(10)를 이용하여 방법(M2)을 실시했다. 실험예 2에서는, 웨이퍼(W)로서 도 8a에 도시한 웨이퍼(W)를 이용했다. 이 웨이퍼(W)에서는, 절연막(IF1)은 40 nm의 두께를 가지고, 구리층(MTL)은 35 nm의 두께를 가지고, 제 1 층(ML1)은 10 nm 두께의 SiN층이며, 제 2 층(ML2)은 두께 20 nm의 TiN층이며, 저층(BL)은 80 nm의 아몰퍼스 카본층이며, 중간층(IML)은 13.5 nm 두께의 SOG막이며, 레지스트 마스크(RM)는 ArF 레지스트로 작성된 레지스트 마스크였다. 도 11에 실험예 2의 조건을 나타낸 표 2를 나타낸다. 실험예 2에서는, 표 1에 나타낸 바와 같이 공정(S3) 및 공정(S4)의 교호의 반복을 6 사이클 행했다. 또한, 표 2의 표기 방법은 표 1의 표기 방법과 동일하다.
실험예 2의 처리 후의 웨이퍼(W)의 단면의 SEM 사진을 취득하고, 구리층(MTL)으로 형성된 구리 배선의 단면 상태를 관찰했다. 도 12에, 실험예 2의 처리 후에 SEM 사진으로 관찰된 웨이퍼(W)의 단면 상태를 선도로 도시한다. 도 12에 도시한 바와 같이, 실험예 2의 처리를 적용한 웨이퍼(W)에서는 마스크(MK1)의 두께가 유지되어 있었다. 또한, 수평면에 대하여 구리 배선의 측면이 이루는 각도(θ)의 측정치는 89.76도이며, 방법(M2)에 의하면, 구리층(MTL)으로 형성된 구리 배선의 측면은 대략 수직인 면이 되는 것이 확인되었다. 또한 실험예 2의 처리를 행한 웨이퍼(W)에서는, 절연막(IF1)의 손상은 대략 억제되어 있었다.
이상, 다양한 실시예에 대하여 설명했지만, 상술한 실시예에 한정되지 않고 다양한 변형 태양을 구성 가능하다. 예를 들면, 방법(M1) 및 방법(M2)의 실시에 이용하는 플라즈마 처리 장치는, 상술한 플라즈마 처리 장치(10)에 한정되지 않는다. 방법(M1) 및 방법(M2)의 실시에는, 상부 전극으로 플라즈마 생성용의 고주파 전력을 공급하고, 하부 전극으로 고주파 바이어스 전력을 공급하는 타입의 플라즈마 처리 장치를 이용하는 것도 가능하다. 또한, 평행 평판형의 플라즈마 처리 장치 외에, 유도 결합형의 플라즈마 처리 장치 또는 플라즈마원으로서 마이크로파를 이용하는 플라즈마 처리 장치를 방법(M1) 및 방법(M2)의 실시에 이용하는 것도 가능하다.
10 : 플라즈마 처리 장치
12 : 처리 용기
16 : 하부 전극
HFS : 고주파 전원(플라즈마 생성용)
LFS : 고주파 전원(고주파 바이어스용)
18 : 정전 척
FR : 포커스 링
30 : 상부 전극
34a : 가스 토출홀
38 : 가스 공급관
40 : 가스 소스군
42 : 밸브군
44 : 유량 제어기군
401 ~ 408 : 가스 소스
421 ~ 428 : 밸브
441 ~ 448 : 유량 제어기
50 : 배기 장치
Cnt : 제어부
W : 피처리체(웨이퍼)
IF1 : 제 1 절연막
IF2 : 제 2 절연막
MTL : 구리층
ML1 : 마스크층(제 1 층)
ML2 : 제 2 층
ML : 적층체
BL : 저층
IML : 중간층
RM : 레지스트 마스크
MK1, MK2 : 마스크
MKP1 : 제 1 마스크부
MKP2 : 제 2 마스크부
PF : 막
M1, M2 : 방법

Claims (5)

  1. 피처리체의 구리층을 에칭하는 방법으로서, 상기 구리층 상에는 상기 구리층에 전사되는 패턴을 가지는 마스크가 형성되어 있고, 상기 방법은,
    수소 가스를 함유하는 제 1 가스의 플라즈마를 이용하여 상기 구리층을 에칭하는 공정과,
    수소 가스 및 상기 피처리체에 대한 퇴적성을 가지는 가스를 함유하는 제 2 가스의 플라즈마를 이용하여 상기 피처리체를 처리하는 공정을 포함하고,
    상기 제 1 가스의 플라즈마를 이용하여 상기 구리층을 에칭하는 상기 공정과 상기 제 2 가스의 플라즈마를 이용하여 상기 피처리체를 처리하는 상기 공정이 교호로 반복되는 구리층을 에칭하는 방법.
  2. 제 1 항에 있어서,
    상기 구리층 상에 형성된 질화 실리콘 또는 산화 실리콘제의 제 1 층 및 상기 제 1 층 상에 형성된 TiN제의 제 2 층으로 구성된 적층체를 에칭하여 상기 마스크의 패턴을 형성하는 공정을 더 포함하고,
    상기 마스크의 패턴을 형성하는 공정은,
    염소 함유 가스의 플라즈마를 이용하여 상기 제 2 층을 에칭하는 공정과,
    플루오르 카본계 가스의 플라즈마를 이용하여 상기 제 1 층을 에칭하는 공정을 포함하는 구리층을 에칭하는 방법.
  3. 제 2 항에 있어서,
    상기 마스크의 상기 제 2 층 상에는 탄소를 함유하는 다른 마스크가 형성되어 있고,
    상기 마스크의 패턴을 형성하는 공정은, 상기 염소 함유 가스의 플라즈마를 이용하여 상기 제 2 층을 에칭하는 상기 공정과 상기 플루오르 카본계 가스의 플라즈마를 이용하여 상기 제 1 층을 에칭하는 상기 공정과의 사이에, 산소를 함유하는 가스의 플라즈마에 상기 다른 마스크를 노출하여 상기 다른 마스크를 제거하는 공정을 더 포함하는 구리층을 에칭하는 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    퇴적성을 가지는 상기 가스는 메탄 가스인 구리층을 에칭하는 방법.
  5. 구리층의 에칭에 이용되는 마스크로서,
    상기 구리층 상에 형성되는 질화 실리콘 또는 산화 실리콘제의 제 1 층으로 형성되는 제 1 마스크부와,
    상기 제 1 층 상에 형성된 TiN제의 제 2 층으로 형성되는 제 2 마스크부를 포함하는 마스크.
KR1020130125252A 2012-10-22 2013-10-21 구리층을 에칭하는 방법 및 마스크 KR102127175B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2012-232968 2012-10-22
JP2012232968A JP2014086500A (ja) 2012-10-22 2012-10-22 銅層をエッチングする方法、及びマスク

Publications (2)

Publication Number Publication Date
KR20140051090A true KR20140051090A (ko) 2014-04-30
KR102127175B1 KR102127175B1 (ko) 2020-06-26

Family

ID=50484395

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130125252A KR102127175B1 (ko) 2012-10-22 2013-10-21 구리층을 에칭하는 방법 및 마스크

Country Status (4)

Country Link
US (1) US9208997B2 (ko)
JP (1) JP2014086500A (ko)
KR (1) KR102127175B1 (ko)
TW (1) TWI603395B (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160088819A (ko) * 2015-01-16 2016-07-26 도쿄엘렉트론가부시키가이샤 에칭 방법
KR20190017889A (ko) * 2016-06-10 2019-02-20 도쿄엘렉트론가부시키가이샤 구리층을 에칭하는 방법
KR20190026589A (ko) * 2017-09-04 2019-03-13 도쿄엘렉트론가부시키가이샤 에칭 방법
US10910232B2 (en) 2017-09-29 2021-02-02 Samsung Display Co., Ltd. Copper plasma etching method and manufacturing method of display panel
KR20210018548A (ko) * 2018-07-09 2021-02-17 어플라이드 머티어리얼스, 인코포레이티드 Euv 레지스트 및 하드 마스크 선택도를 개선하기 위한 패터닝 방식

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015079797A (ja) * 2013-10-15 2015-04-23 東京エレクトロン株式会社 銅層をエッチングする方法
JP2015115402A (ja) * 2013-12-10 2015-06-22 キヤノン株式会社 導電体パターンの形成方法および半導体装置の製造方法
CN105097439B (zh) * 2014-05-23 2017-10-27 中国科学院上海微系统与信息技术研究所 一种微米铜图形控制硅纳米线精确定位生长的方法
US9570320B2 (en) * 2014-10-09 2017-02-14 Lam Research Corporation Method to etch copper barrier film
US9978639B2 (en) 2015-10-27 2018-05-22 Applied Materials, Inc. Methods for reducing copper overhang in a feature of a substrate
US9978563B2 (en) * 2016-01-27 2018-05-22 Tokyo Electron Limited Plasma treatment method to meet line edge roughness and other integration objectives
US9824893B1 (en) 2016-06-28 2017-11-21 Lam Research Corporation Tin oxide thin film spacers in semiconductor device manufacturing
CN111886689A (zh) 2018-03-19 2020-11-03 朗姆研究公司 无倒角通孔集成方案
JP2020009840A (ja) * 2018-07-04 2020-01-16 東京エレクトロン株式会社 エッチング方法及び基板処理装置
JP7210266B2 (ja) * 2018-12-21 2023-01-23 株式会社アルバック ドライエッチング方法、ドライエッチング装置
JP7220603B2 (ja) * 2019-03-20 2023-02-10 東京エレクトロン株式会社 膜をエッチングする方法及びプラズマ処理装置
KR20220024406A (ko) * 2019-06-04 2022-03-03 램 리써치 코포레이션 패터닝시 반응성 이온 에칭을 위한 중합 보호 라이너
KR20240031441A (ko) 2019-06-27 2024-03-07 램 리써치 코포레이션 교번하는 에칭 및 패시베이션 프로세스
US11550222B2 (en) 2019-08-01 2023-01-10 Applied Materials, Inc. Dose reduction of patterned metal oxide photoresists
TW202212012A (zh) * 2020-06-15 2022-04-01 美商蘭姆研究公司 在腔室清潔中的錫氧化物的移除
US11557487B2 (en) * 2021-06-04 2023-01-17 Tokyo Electron Limited Etching metal during processing of a semiconductor structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030002137A (ko) * 2001-06-30 2003-01-08 주식회사 하이닉스반도체 구리를 사용한 대머신 금속배선 형성 방법
US6534416B1 (en) * 1997-08-13 2003-03-18 Applied Materials Inc. Control of patterned etching in semiconductor features
US20060014394A1 (en) * 2001-10-31 2006-01-19 Kulkarni Nagraj S Process for low temperature, dry etching, and dry planarization of copper
KR20060071593A (ko) * 2004-12-22 2006-06-27 동부일렉트로닉스 주식회사 반도체 소자의 구리 배선 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999009587A2 (en) * 1997-08-13 1999-02-25 Applied Materials, Inc. Method of etching copper for semiconductor devices
TWI315890B (en) * 2006-02-10 2009-10-11 United Microelectronics Corp Cleaning agent and method of removing residue left after plasma process
KR101564473B1 (ko) * 2007-11-21 2015-10-29 램 리써치 코포레이션 텅스턴 함유층에 대한 에칭 마이크로로딩을 제어하는 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6534416B1 (en) * 1997-08-13 2003-03-18 Applied Materials Inc. Control of patterned etching in semiconductor features
KR20030002137A (ko) * 2001-06-30 2003-01-08 주식회사 하이닉스반도체 구리를 사용한 대머신 금속배선 형성 방법
US20060014394A1 (en) * 2001-10-31 2006-01-19 Kulkarni Nagraj S Process for low temperature, dry etching, and dry planarization of copper
KR20060071593A (ko) * 2004-12-22 2006-06-27 동부일렉트로닉스 주식회사 반도체 소자의 구리 배선 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Fangyu Wu 외, "Low-Temperature Etching of Cu by Hydorgen-Based Plasmas", ACS APPLIED MATERIALS ＆ INTERFACES, 2010, Vol. 2, No. 8, p. 2175 - 2179.

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160088819A (ko) * 2015-01-16 2016-07-26 도쿄엘렉트론가부시키가이샤 에칭 방법
KR20190017889A (ko) * 2016-06-10 2019-02-20 도쿄엘렉트론가부시키가이샤 구리층을 에칭하는 방법
KR20190026589A (ko) * 2017-09-04 2019-03-13 도쿄엘렉트론가부시키가이샤 에칭 방법
US10910232B2 (en) 2017-09-29 2021-02-02 Samsung Display Co., Ltd. Copper plasma etching method and manufacturing method of display panel
KR20210018548A (ko) * 2018-07-09 2021-02-17 어플라이드 머티어리얼스, 인코포레이티드 Euv 레지스트 및 하드 마스크 선택도를 개선하기 위한 패터닝 방식

Also Published As

Publication number Publication date
KR102127175B1 (ko) 2020-06-26
TW201436025A (zh) 2014-09-16
JP2014086500A (ja) 2014-05-12
US9208997B2 (en) 2015-12-08
TWI603395B (zh) 2017-10-21
US20140110373A1 (en) 2014-04-24

Similar Documents

Publication Publication Date Title
KR102127175B1 (ko) 구리층을 에칭하는 방법 및 마스크
KR102426264B1 (ko) 에칭 방법
KR101223819B1 (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치
US10916442B2 (en) Etching method
JP4754374B2 (ja) プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
KR102340222B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
US20150243489A1 (en) Cleaning method for plasma processing apparatus
KR101858324B1 (ko) 플라즈마 에칭 방법
TW201611080A (zh) 電漿處理方法及電漿處理裝置
KR20180083264A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
US9418863B2 (en) Method for etching etching target layer
US9653321B2 (en) Plasma processing method
KR20190008227A (ko) 에칭 방법
EP2863416B1 (en) Method for etching copper layer
KR20160134537A (ko) 에칭 방법
JP6226668B2 (ja) プラズマ処理方法
CN115552574A (zh) 含钌材料的选择性移除

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant