CN1276479C - Si蚀刻方法及蚀刻装置 - Google Patents
Si蚀刻方法及蚀刻装置 Download PDFInfo
- Publication number
- CN1276479C CN1276479C CNB03156626XA CN03156626A CN1276479C CN 1276479 C CN1276479 C CN 1276479C CN B03156626X A CNB03156626X A CN B03156626XA CN 03156626 A CN03156626 A CN 03156626A CN 1276479 C CN1276479 C CN 1276479C
- Authority
- CN
- China
- Prior art keywords
- etching
- gas
- container handling
- etching gas
- flow
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000005530 etching Methods 0.000 title claims abstract description 82
- 238000000034 method Methods 0.000 title claims abstract description 27
- 239000003595 mist Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 11
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000007599 discharging Methods 0.000 claims 1
- 150000002500 ions Chemical class 0.000 abstract description 3
- 239000000203 mixture Substances 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 62
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 15
- 238000001020 plasma etching Methods 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 8
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000003507 refrigerant Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000003085 diluting agent Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000280 densification Methods 0.000 description 2
- 235000013399 edible fruits Nutrition 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 125000001246 bromo group Chemical group Br* 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000008246 gaseous mixture Substances 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 150000003254 radicals Chemical class 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明涉及在Si蚀刻中可达到较高的长宽比和提高蚀刻速度的Si蚀刻方法及蚀刻装置。它是通过由处理气体供给部(42)将Cl2/O2/NF3混合气体作为蚀刻气体导入腔室(10)内，在以滞留时间为约180msec以上的条件下进行蚀刻处理。由第1高频电源(58)将60MHz附近的高频以规定的功率施加到上部电极(30)，同时，由第2高频电源(64)将2MHz附近的高频以规定的功率施加到下部电极16上。使由上部电极(30)的带有很多孔的电极板或喷头(36)喷出的蚀刻气体通过电极间的辉光放电而等离子体化，利用该等离子体生成的自由基、离子等对Si晶片W进行蚀刻。
Description
技术领域
本发明涉及对Si(硅)进行蚀刻的技术，特别涉及适用于Si基板或Si层上的小开口径深沟槽的形成加工的蚀刻方法及装置。
背景技术
用于分离LSI(大规模集成电路Large Scale Integrated circuit)中的元件的槽分离法一般是STI(浅槽隔离Shallow Trench Isolation)法。在STI中，将抗蚀层或绝缘膜作为掩膜对Si基板进行干式蚀刻，形成深度1μm以下的比较浅的沟(槽)。对于该槽蚀刻，需要有对沟的深度及形状，特别是侧壁角度(锥角)进行控制的技术。
现在，STI用蚀刻气体，多使用以Br(溴元素)为基本原料的混合气体，典型的为HBr/O2混合气体。由于HBr对通过O2的作用而形成于槽侧壁的氧化膜(SiO2)攻击性比较弱，因此容易做成锥状，与F或Cl这样的其它卤族气体相比，容易实现对侧壁保护膜的厚度和锥角的控制。由于STI中的槽比较浅，与其说锥状没有什么缺陷，不如说是因为在用绝缘膜填充沟的时候可防止产生空隙，因此与严格的垂直形状相比，优选为锥状。
另外，随着LSI的高密度化及细微化，DTI(Deep Trench Isolation)作为元件分离能力高的槽分离法而受到关注。DTI中，为了在Si基板上形成深度为3～5μm左右的比较深的沟(槽)，需要能够与远高于STI的长宽比相应的槽蚀刻技术。
由于HBr/O2混合气体不能对高长宽比的槽进行蚀刻，所以不适用于DTI。另外，还有蚀刻速度慢、处理效率低、生产性低的问题。
发明内容
本发明是为了解决上述现有技术的问题而作出的发明，其目的在于，提供一种可适用于较高的长宽比的、同时可提高蚀刻速度的Si蚀刻方法及蚀刻装置。
为达成上述目的，本发明的Si蚀刻方法，是在处理容器内对Si基板或Si层进行干式蚀刻处理时，将含有Cl2、O2和NF3的混合气体作为蚀刻气体，在以下式(1)中所表示的滞留时间τ为约180msec以上的条件下进行蚀刻处理。
τ＝pV/Q (1)
其中，p为处理容器内的压力(Torr)，V为设定在被处理体上的有效蚀刻空间的体积(1：升)，Q为蚀刻气体的总流量(Torr·l/s)。
另外，本发明的蚀刻装置为对Si基板或Si层进行干式蚀刻的蚀刻装置，具有：具有气体导入口和排气口的、收容有可存取含有上述Si基板或Si层的被处理体的处理容器；以所希望的流量比混合Cl2气、O2气和NF3气，将混合气体作为蚀刻气体，通过上述气体导入口供给到上述处理容器内的蚀刻气体供给机构；将上述蚀刻气体等离子体化的等离子体发生机构；和通过上述排气口由上述处理容器内将气体排出，以达到所希望的蚀刻压力的排气机构，在以上式(1)中所示的时间τ为约180msec以上的条件下，进行蚀刻处理。
本发明中，将含有Cl2、O2和NF3的混合气体用于蚀刻气体。在该蚀刻气体中，Cl2被用作对Si进行蚀刻的主要的蚀刻剂，以高于HBr的反应可能性与Si发生反应，生成挥发性高的反应生成物，从而可高速蚀刻。O2与Si反应以形成阻止对侧壁的侧向腐蚀的氧化膜或保护膜(SiOX)。NF3用于抑制侧壁保护膜的过度生成，以使蚀刻剂顺利地进入槽内以至深处，促进各向异性的蚀刻。
为了垂直地深深地蚀刻开口径细微的槽，重要之处在于，在槽底部附近取得沉积率和蚀刻率的平衡。本发明中，在以滞留时间τ为约180msec以上的条件下进行蚀刻处理。
作为其中一例，在平行平板型等离子体蚀刻装置中，在被处理体例如Si晶片的直径为200mm、压力为60mTorr、电极间距(间隙)为15mm的条件下，将滞留时间τ设为180msec以上的时候，可将蚀刻气体的流量Q设为约95sccm以下。
在本发明中，优选为，将蚀刻气体(Cl2/O2/NF3)总流量中的Cl2和O2的合计流量设为约80％以下。因此，在上例中，优选为将Cl2+O2的流量设为约75sccm以下。
另外，Cl2+O2与O2的流量比也是重要的参数，优选为将O2/Cl2+O2比设定在0.1～0.3的范围内，更优选为在0.15～0.25的范围内。O2/Cl2+O2比如果过大，则侧壁堆积膜的生长较缓，锥角变小，蚀刻速度下降。相反，O2/Cl2+O2比如果过小，则侧壁的保护变弱，容易产生逆锥或弯曲。
另外，在本发明中，可将Ar等惰性气体作为稀释气体混合到蚀刻气体中，优选为将蚀刻气体的总流量设在100sccm以下。另外，优选为将蚀刻压力设定在20mTorr～200mTorr的范围内，并将平行平板型中的电极间距设定在30mm～300mm的范围内。
在本发明的蚀刻装置中，优选为，等离子体发生机构为包含用于在处理容器内载置被处理体的第1电极和与该第1电极设有规定的间隔的对置的第2电极的结构。在此情况下，可将高频功率施加到第1电极，以进行离子辅助蚀刻。
附图说明
图1为本发明的一个实施方式的蚀刻装置的结构示意图。
图2为图1所示蚀刻装置中的处理气体供给部的结构示意图。
图3为实施例中的主要蚀刻条件和蚀刻特性的示意图。
图4为实施例中的锥角与(Cl2+O2)流量及O2分率(O2/Cl2+O2)的关系示意图。
图5为比较例中的主要蚀刻条件和蚀刻特性的示意图。
图6为实施方式中的滞留时间定义的示意图。
符号说明
10腔室(处理容器)；16基座(下部电极)；18静电卡盘；22直电流源；30上部电极；36电极板；40气体导入口；42处理气体供给部；46排气口；58第1高频电源；64第2高频电源；66 Cl2气源；68 O2气源；70 NF3气源；66a、68a、70a质量流控制器
具体实施方式
以下，参照附图说明本发明的优选实施方式。
图1表示本发明的一个实施方式中的蚀刻装置的结构。该蚀刻装置由平行平板型等离子体蚀刻装置构成，具有由例如表面经铝阳极化处理(阳极氧化处理)的铝制成的圆筒腔室(处理容器)10，且腔室10接地。
由氧化铝制成的圆筒状的沉积件(deposit shield)12涂敷在腔室10的内侧壁面上。在腔室10的底部，隔着陶瓷等绝缘板13配置有圆柱状基座支持台14，在该基座支持台14的上面设有由例如铝制成的基座16。基座16构成下部电极，在其上面载置有作为被处理体的例如单晶Si基板或Si晶片W。
用于以静电吸着力保持Si晶片W的静电卡盘18设置在支持体16的上面。该静电卡盘18用于将由导电膜制成的电极20夹在一对绝缘片之间，电极20与直流电源22形成电连接。利用源自直流电源20的直流电压，使Si晶片W因库仑力的作用而被吸着保持在静电卡盘18商。在静电卡盘18的周围、基座16的上面，配置有用于提高蚀刻均匀性的例如石英制聚焦环24。
在基座支持台14的内部，设有沿圆周方向延伸的冷媒室26。由外接的冷却机构(图中未标示)通过配管26a、26b向该冷媒室26中循环供给规定温度的冷媒，例如冷水。并可根据冷媒的温度控制基座16上的Si晶片W的处理温度。
另外，源自冷却气体供给机构(图中未标示)的冷却气体，例如He气，通过气体供给管28而被供给到静电卡盘18的上面与Si晶片W的背面之间。为提高蚀刻加工的晶片的面内均匀性，冷却气体供给机构可对晶片中心部和晶片周边部的气压，即背压，进行独立控制。
在基座16的上方，设有和该支持台平行对置的上部电极30。该上部电极30被支持在腔室10内，二者之间隔着绝缘部件32，具有：有多个喷出孔34的、由例如氧化铝等陶瓷制成的下面的电极板36；和支持该电极板36的、由导电材料——例如背面经铝阳极氧化处理的铝——制成的电极支持体38。在电极板36和电极支持体38的内侧形成缓冲室，在该缓冲室的上面中心部设有气体导入口40。气体导入口40连接着源自气体供给部42的气体供给配管44。
在腔室10的底部设有排气口46，该排气口46通过排气管48连接排气机构50。排气机构50具有涡轮分子泵等真空泵，可将腔室10内的蚀刻处理空间减压至所希望的真空度。另外，腔室10的侧壁上安装有用于对Si晶片W的搬进搬出口进行开关控制的闸阀52。
上部电极30通过低通滤波器(LPF)54与接地电位连接，同时，通过整合器56与第1高频电源58连接。该第1高频电源58向上部电极30施加频率在50～150MHz范围内的、典型的为60MHz附近的高频功率。
作为下部电极的基座16，通过旁路滤波器(HPF)60与接地电位连接，同时，通过整合器62与第2高频电源64连接。该第2高频电源64向基座16施加频率为1～4MHz范围内的、典型的为2MHz附近的高频功率。
在本实施方式中，上部电极30和下部电极(基座)16之间的距离，即电极间距，优选为设定在30mm～300mm的范围内。
在该等离子体蚀刻装置中，当进行Si蚀刻的时候，先以闸阀52打开的状态将加工对象Si晶片W搬入腔室10内，载置在基座16上。然后，由处理气体供给部42将蚀刻气体以规定的流量导入腔室10内，由排气机构50使腔室10内的压力，即蚀刻压力，达到设定值(优选是20mTorr～200mTorr范围内的值)。另外，由第1高频电源58将60MHz附近的高频以规定的功率施加到上部电极30上，同时，由第2高频电源64将2MHZ附近的高频以规定的功率施加到基座16上。另外，由直流电源22将直流电压施加到静电卡盘18的电极20上，将Si晶片W固定在基座16上。利用将由上部电极30的带有很多孔的电极板或喷头36喷出的蚀刻气体在电极间的辉光放电完成等离子体化，由该等离子体生成的自由基、离子等对Si晶片W进行蚀刻。
在该等离子体蚀刻装置中，可通过将与现有技术(一般为27MHz)相比高得多的频率区域(50～150MHz)的高频施加到上部电极30上，使等离子体在优选的离解状态下高密度化，从而可在较低压的条件下形成适宜的等离子体。另外，将与现有技术(一般为800KHz)相比高得多的频率区域(1～4MHz)的高频施加到下部电极的基座16上，从而可在较低压的条件下对被处理体施行适度的RIE(Reactive IonEtching)处理。
在本实施方式的Si蚀刻处理中，将含有Cl2、O2和NF3的混合气体用作蚀刻气体。因此，如图2所示，处理气体供给系统42具有例如Cl2气源66、O2气源68及NF3气源70，分别由质量流控制器66a、68a、70a分别对各气体流量进行任意控制。另外，也可将Ar气等惰性气体作为稀释气体混合到蚀刻气体中，在这种情况下，还设有稀释气体供给部(图中未标示)。
然后，说明本发明的Si蚀刻方法的具体实施例。
实施例1～8
在Si晶片上形成开口宽0.3μm，深3～6μm的槽的DTI用槽的蚀刻中，使用图1的等离子体蚀刻装置，以蚀刻气体(Cl2/O2/NF3)的流量及流量比为参数，评价蚀刻气体的特性。其它主要的蚀刻条件如下所述。图3及图4表示实验结果的数据。
Si晶片孔径：200mm
掩膜材料：SiO2(上层)/SiN(下层)的双层膜结构
掩膜厚度：(SiO2/SiN)＝3000A/1500A
压力：60mTorr
RF功率(上部电极/下部电极)：500W/600W
电极间距：115mm
温度(上部电极/下部电极/腔室侧壁)：80/60/60℃
比较例1、2
在Si晶片上形成开口宽0.3μm，深3～6μm的槽的DTI用槽的蚀刻中，使用图1的等离子体蚀刻装置，将HBr/O2/NF3混合气体(比较例1)和HBr/O2混合气体(比较例2)用作蚀刻气体，进行蚀刻特性的评价。其它蚀刻条件，除电极间隙为120mm以外，与实施例相同。图5表示实验的数据。
从图3及图5的数据，就Si的蚀刻速度(Si E/R)来看，相对于以HBr为基础原料的比较例1、2的0.25μm/min附近，实施例1～8为约其3倍以上的0.78μm/min以上。
另外，就锥角来看，比较例1(92.3°)为锥角超过90°的倒锥状或波音(ボ一イング)状，比较例2(87.5°)为锥角不足89°的锥状，而不能得到垂直形状。
另一方面，实施例1(89.3°)、实施例2(89.0°)以及实施例3(89.2°)中的任一个的锥角都在89～90°的范围内，达成垂直形状。但是，实施例4(87.6°)、实施例5(87.5°)、实施例6(87.7°)、实施例7(87.8°)为锥状，实施例8(91.8°)为波音状。
研究实施例1～8后发现，实施例1～3的特点为：气体的流量减小，特别是Cl2和O2的合计流量(Cl2+O2)减小。具体来说，在实施例4～8中，蚀刻气体的总流量为100sccm以上，滞留时间比小于约180msec小，与此相对，在实施例1～3中，蚀刻气体的总流量为小于100sccm的45sccm以下，滞留时间为大于180msec的380msec以上。另外，(Cl2+O2)流量为25sccm以下。滞留时间τ参照图6，如下式这样定义：
τ＝V(＝A×H)/S＝PV/Q (1)
在此，V为蚀刻处理空间的体积(l)，S为蚀刻气体的排气速度(l/s)，P为压力(Torr)，Q为总流量(Torr×l/s)，A为晶片面积，H为下部电极和上部电极之间的间距。
以细微的0.3μm左右的开口宽度垂直形成3～6μm的深槽时，蚀刻气体滞留时间，即，控制蚀刻气体(Cl2/O2/NF3)流量的、特别是控制(Cl2+O2)流量的这一参数是很重要的。由图3可知，滞留时间优选为约180msec以上。另外，当滞留时间设为180msec以上时，优选为将蚀刻气体的流量Q设为约95sccm以下。另外，本发明中，在蚀刻气体的总流量中，(Cl2+O2)的合计流量优选设为约80％以下，或约75sccm以下。如果(Cl2+O2)的流量大，则槽底部附近的沉积率高于蚀刻率，易于形成锥状。而如果(Cl2+O2)的流量过小，也会影响蚀刻速度，所以，优选为设定在15sccm以上。
另外，O2与Cl2+O2的流量比(O2分率)也很重要，如实施例8(0.09)所使，如果O2分率过低，沉积率将低于蚀刻率，有可能形成波音状。相反，如果O2分率过高，沉积率将高于蚀刻率，有可能形成锥状。因此，O2分率优选为设定在0.1～0.3的范围内，更优选为设定在0.15～0.25的范围内。
尽管实施例1～8中将NF3的流量设在20sccm(一定)，但可以认为，在10～30sccm的范围内，各实施例的蚀刻特性没什么改变。在实际应用中，优选为将NF3的流量设在蚀刻气体的总流量的约20％以上。
另外，在实施例1～8中将压力设在60mTorr(一定)。由上式(1)可知，压力为左右滞留时间的参数，同时，也影响蚀刻速度，所以优选为根据其它蚀刻条件和槽型选择最适压力。另外，如果将实施例1～8的RF功率(上部电极＝500W，下部电极＝600W)换算成功率密度，则上部电极＝1.6/cm2，下部电极＝1.9/cm2。RF功率或功率密度也优选为根据其它蚀刻条件和槽型进行最适选择。
另外，如图3所示，实施例2的掩膜选择比(Si的蚀刻速度/SiO2的蚀刻速度)为28.70.其它实施例及比较例1、2可得到同程度的掩膜比。在将Cl2/O2/NF3混合气体用作蚀刻气体的本发明的Si蚀刻方法中，优选为至少表层为由SiO2制成的掩膜材料。
上述实施方式的等离子体蚀刻装置为电容结合型平行平板装置，但也可采用其它等离子体蚀刻方式，例如由有磁场RIE和ECR(ElectronCyclotron Resonance)方式的装置构成。上述实施方式中揭示了Si晶片的蚀刻，本发明的Si蚀刻方法及蚀刻装置也适用于含有Si基板或Si层的任意一种被处理体。
发明效果
如上所述，根据本发明，通过在Si蚀刻时将Cl2/O2/NF3混合气体用于蚀刻气体，并将其气体流量设定在最适范围内，可适用于较高的长宽比，同时，还能提高蚀刻速度。
Claims (10)
1.一种Si蚀刻方法，其特征在于，当在处理容器内对Si基板或Si层进行干式蚀刻时，使用含有Cl2、O2和NF3的混合气体作为蚀刻气体，在以式(1)
τ＝pV/Q (1)
所表示的滞留时间τ为180msec以上的条件下进行蚀刻处理，式中，p为处理容器内的压力，V为设定在被处理体上的有效蚀刻空间的体积，Q为蚀刻气体的流量。
2.如权利要求1所述的Si蚀刻方法，其特征在于，Cl2和O2的合计流量为所述蚀刻气体总流量的80％以下。
3.如权利要求1所述的Si蚀刻方法，其特征在于，O2的流量与所述蚀刻气体中的Cl2和O2的合计流量之比在O.1～0.3的范围内。
4.如权利要求1所述的Si蚀刻方法，其特征在于，所述蚀刻气体的总流量为100sccm以下。
5.如权利要求1所述的Si蚀刻方法，其特征在于，所述处理容器内的压力设定在20mTorr～200mTorr的范围内。
6.如权利要求1所述的Si蚀刻方法，其特征在于，所述处理容器内的电极间距设定在30mm～300mm的范围内。
7.一种对Si基板或Si层进行干式蚀刻的蚀刻装置，其特征在于，具有：
具有气体导入口和排气口的、收容有可存取含有所述Si基板或Si层的被处理体的处理容器；
以所希望的流量比混合Cl2气、O2气和NF3气，将混合气体作为蚀刻气体通过所述气体导入口供给到所述处理容器内的蚀刻气体供给机构；
将所述蚀刻气体等离子体化的等离子体发生机构；和
通过所述排气口由所述处理容器内排出气体，以达到所希望的蚀刻压力的排气机构，
以下述式
τ＝pV/Q
表示的滞留时间τ为180msec以上的条件下进行蚀刻处理，
在此，p为处理容器内的压力，V为设定在被处理体上的有效蚀刻空间的体积，Q为蚀刻气体的总流量。
8.如权利要求7所述的蚀刻装置，其特征在于，所述蚀刻气体的供给机构以100sccm以下的流量将所述蚀刻气体供给到所述处理容器。
9.如权利要求7所述的蚀刻装置，其特征在于，所述排气机构将所述处理容器内压力减至20mTorr～200mTorr的范围内。
10.如权利要求7所述的蚀刻装置，其特征在于，在所述处理容器内，具有电极间距设定在30mm～300mm的范围内的上部电极和下部电极。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002260936 | 2002-09-06 | ||
| JP2002260936 | 2002-09-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1490849A CN1490849A (zh) | 2004-04-21 |
| CN1276479C true CN1276479C (zh) | 2006-09-20 |
Family
ID=31986367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB03156626XA Expired - Fee Related CN1276479C (zh) | 2002-09-06 | 2003-09-05 | Si蚀刻方法及蚀刻装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6972264B2 (zh) |
| KR (1) | KR100564169B1 (zh) |
| CN (1) | CN1276479C (zh) |
| TW (1) | TW200414344A (zh) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006086295A (ja) * | 2004-09-15 | 2006-03-30 | Toshiba Corp | 半導体装置の製造方法 |
| US20060292876A1 (en) * | 2005-06-21 | 2006-12-28 | Tokyo Electron Limited | Plasma etching method and apparatus, control program and computer-readable storage medium |
| US7682978B2 (en) * | 2005-06-24 | 2010-03-23 | Tokyo Electron Limited | Plasma processing method and high-rate plasma etching apparatus |
| US20090032880A1 (en) * | 2007-08-03 | 2009-02-05 | Applied Materials, Inc. | Method and apparatus for tunable isotropic recess etching of silicon materials |
| CN101428256B (zh) * | 2007-11-07 | 2011-09-14 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 一种喷嘴装置及应用该喷嘴装置的半导体处理设备 |
| US9013004B2 (en) | 2009-02-27 | 2015-04-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Quasi-vertical structure having a sidewall implantation for high voltage MOS device |
| CN102122635B (zh) * | 2010-01-08 | 2013-12-04 | 中芯国际集成电路制造(上海)有限公司 | 沟槽阵列的形成方法 |
| CN102214567B (zh) * | 2010-04-02 | 2013-05-29 | 中芯国际集成电路制造(上海)有限公司 | 沟槽的形成方法 |
| KR101170761B1 (ko) * | 2010-11-01 | 2012-08-03 | 세메스 주식회사 | 기판 처리 장치 및 방법 |
| CN103663357B (zh) * | 2012-09-18 | 2017-07-07 | 无锡华润上华半导体有限公司 | 硅的刻蚀方法 |
| JP6017936B2 (ja) * | 2012-11-27 | 2016-11-02 | 東京エレクトロン株式会社 | プラズマ処理装置およびプラズマ処理方法 |
| CN104752197B (zh) * | 2013-12-29 | 2017-10-13 | 北京北方华创微电子装备有限公司 | 基片刻蚀方法 |
| CN103745904B (zh) * | 2013-12-31 | 2016-08-17 | 深圳市华星光电技术有限公司 | 一种干法刻蚀机及其刻蚀方法 |
| JP6516542B2 (ja) * | 2015-04-20 | 2019-05-22 | 東京エレクトロン株式会社 | 被エッチング層をエッチングする方法 |
| CN114334582B (zh) * | 2021-12-23 | 2024-03-26 | 北京北方华创微电子装备有限公司 | 场发射器件结构的制造方法及场发射器件结构 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5242536A (en) * | 1990-12-20 | 1993-09-07 | Lsi Logic Corporation | Anisotropic polysilicon etching process |
| US6008133A (en) * | 1991-04-04 | 1999-12-28 | Hitachi, Ltd. | Method and apparatus for dry etching |
| JP3778299B2 (ja) * | 1995-02-07 | 2006-05-24 | 東京エレクトロン株式会社 | プラズマエッチング方法 |
| US6322714B1 (en) * | 1997-11-12 | 2001-11-27 | Applied Materials Inc. | Process for etching silicon-containing material on substrates |
| KR100881472B1 (ko) * | 1999-02-04 | 2009-02-05 | 어플라이드 머티어리얼스, 인코포레이티드 | 소정 기판 상에 놓여져 있는 패턴화된 마스크 표면 위로 적층 구조물을 증착하기 위한 방법 |
| US6749763B1 (en) * | 1999-08-02 | 2004-06-15 | Matsushita Electric Industrial Co., Ltd. | Plasma processing method |
| JP2002319569A (ja) * | 2001-04-19 | 2002-10-31 | Tokyo Electron Ltd | ドライエッチング方法 |
| CN1310293C (zh) * | 2001-04-19 | 2007-04-11 | 东京毅力科创株式会社 | 干蚀刻方法 |
-
2003
- 2003-09-03 TW TW092124358A patent/TW200414344A/zh unknown
- 2003-09-04 KR KR1020030061664A patent/KR100564169B1/ko not_active IP Right Cessation
- 2003-09-05 US US10/654,889 patent/US6972264B2/en not_active Expired - Fee Related
- 2003-09-05 CN CNB03156626XA patent/CN1276479C/zh not_active Expired - Fee Related
-
2005
- 2005-09-20 US US11/229,533 patent/US20060021704A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| TW200414344A (en) | 2004-08-01 |
| US20060021704A1 (en) | 2006-02-02 |
| CN1490849A (zh) | 2004-04-21 |
| US20040048487A1 (en) | 2004-03-11 |
| KR20040022168A (ko) | 2004-03-11 |
| US6972264B2 (en) | 2005-12-06 |
| KR100564169B1 (ko) | 2006-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6787868B2 (ja) | 低ｋ及びその他の誘電体膜をエッチングするための処理チャンバ | |
| CN1276479C (zh) | Si蚀刻方法及蚀刻装置 | |
| EP3086359B1 (en) | Etching method | |
| TWI450328B (zh) | Plasma etch methods and computer-readable memory media | |
| US11380551B2 (en) | Method of processing target object | |
| KR20140120309A (ko) | 반도체 제조 장치의 제조 방법 및 반도체 제조 장치 | |
| CN1781185A (zh) | 在双掺杂栅应用中改进轮廓控制和提高n/p负载的方法 | |
| CN1459125A (zh) | 硅高速腐蚀方法 | |
| CN101047113A (zh) | 等离子体处理装置和等离子体处理方法 | |
| CN1529905A (zh) | 有机绝缘膜的蚀刻方法和双波纹处理方法 | |
| CN1776889A (zh) | 聚焦环、等离子体蚀刻装置及等离子体蚀刻方法 | |
| CN101047112A (zh) | 等离子体处理方法及等离子体处理装置 | |
| CN100352014C (zh) | 蚀刻方法 | |
| JP3253215B2 (ja) | エッチング方法及びエッチング装置 | |
| KR20140082685A (ko) | 반도체 장치의 제조 방법 | |
| CN101042991A (zh) | 等离子体处理装置 | |
| CN1790628A (zh) | 等离子体蚀刻方法及等离子体蚀刻装置 | |
| TW202236508A (zh) | 用於半導體裝置形成之底層膜 | |
| JP4128365B2 (ja) | エッチング方法及びエッチング装置 | |
| US20230343598A1 (en) | Method For Improving Etch Rate And Critical Dimension Uniformity When Etching High Aspect Ratio Features Within A Hard Mask Layer | |
| US20240006181A1 (en) | Control of Trench Profile Angle in SiC Semiconductors | |
| KR20020031997A (ko) | 고밀도 플라즈마 산화막 식각 장치 | |
| US20230215700A1 (en) | Substrate processing method and substrate processing apparatus | |
| TW202412104A (zh) | SiC半導體之溝槽輪廓角控制 | |
| JP2001044173A (ja) | エッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060920 Termination date: 20130905 |