CN100352014C - 蚀刻方法 - Google Patents
蚀刻方法 Download PDFInfo
- Publication number
- CN100352014C CN100352014C CNB2005100752220A CN200510075222A CN100352014C CN 100352014 C CN100352014 C CN 100352014C CN B2005100752220 A CNB2005100752220 A CN B2005100752220A CN 200510075222 A CN200510075222 A CN 200510075222A CN 100352014 C CN100352014 C CN 100352014C
- Authority
- CN
- China
- Prior art keywords
- gas
- etch processes
- etching
- film
- engraving method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
本发明提供一种蚀刻方法,其在保持通用型蚀刻优点的同时,能够避免由记忆效应造成的蚀刻特性的变动。其特征在于,进行第1蚀刻处理后,在腔室2的内壁面成为附着堆积物70的状态,以除去该堆积物70为目的进行清洗后,再进行第2蚀刻处理;清洗在晶片W上不施加偏压电源的零偏压条件下,用O2气体与N2气体的混合气体作为清洗气体,在腔室内的压力为50~200mTorr、O2流量5~15ml/min、以及N2流量100~400ml/min的条件下进行。
Description
技术领域
本发明涉及在半导体基板等基板上实施等离子体处理进行蚀刻的蚀刻方法。
背景技术
在对半导体基板等基板上形成的SiN膜、SiO2膜、SiLK膜等层叠膜进行蚀刻处理时,不同种类的膜相应的蚀刻的条件不同,因此以往都是将各层分别放入不同的处理容器(腔室(chamber))中进行蚀刻处理。但是,这种方式中,因为每次进行蚀刻处理时都需要向各个处理容器移动更换基板的操作,所以不得不配备多个处理容器,使装置大型化的同时,也成为妨碍提高生产能力的重要原因。因此,提出了不采用专用的处理容器而是在同一处理容器内进行连续蚀刻的通用型蚀刻(a1l in one etching)处理(例如,专利文献1)。
[专利文献1]特开2003-309107号公报(权利要求2等)
上述通用型蚀刻处理可以使装置小型化,并且有提高生产能力的优点。但是,在同一处理装置中反复进行不同条件的蚀刻的结果,造成前段蚀刻工序的条件被延续(记忆效应),与在专用腔室进行处理的情况相比,存在蚀刻特性变化的问题。
发明内容
本发明是鉴于上述问题进行的发明,其目的是提供一种蚀刻方法,其能够保持通用型蚀刻的优点,同时能够避免因记忆效应造成的蚀刻特性的变动。
为解决上述问题,根据本发明的第1种观点提供的蚀刻方法是,对被处理基板上的由多个层形成的层叠膜,在同一处理容器中,不用搬出上述被处理基板而依次进行蚀刻处理的蚀刻方法,其特征在于:在各个蚀刻处理之间,进行由清洗气体的等离子体除去处理容器中的堆积物的清洗处理。
另外,根据本发明的第2种观点提供的蚀刻方法是,在被处理基板上,对作为蚀刻对象的从上面以第1膜、第2膜的顺序由多个层形成的层叠膜,在同一处理容器中,不用搬出被处理基板而依次进行蚀刻的蚀刻方法,其特征在于包括:由蚀刻气体的等离子体蚀刻上述第1膜的第1蚀刻处理;由蚀刻气体的等离子体蚀刻上述第2膜的第2蚀刻处理;以及在上述第1蚀刻处理和上述第2蚀刻处理之间,进行由清洗气体的等离子体除去处理容器内的堆积物的清洗处理。
上述蚀刻方法的优选方式中,上述第1蚀刻处理可通过含有CF类气体的蚀刻气体的等离子体蚀刻作为上述第1膜的硅氧化膜;上述第2蚀刻处理可通过含有CHF类气体的蚀刻气体的等离子体蚀刻作为上述第2膜的硅氮化膜。
另外,上述蚀刻方法的其他优选方式中,上述第1蚀刻处理可通过含有CF类气体的蚀刻气体的等离子体蚀刻作为上述第1膜的硅氧化膜;上述第2蚀刻处理可通过含有N2气体或NH3气体的蚀刻气体的等离子体蚀刻作为上述第2膜的有机膜。
此外,上述第2蚀刻处理中,上述第1膜可以作为掩膜使用。
进一步,上述清洗处理优选在被处理基板上不施加偏压电源的情况下进行。
进一步,作为上述清洗气体,优选使用含有O2的气体。作为含有O2的气体,优选使用O2气体和N2气体的混合气体。这时,清洗处理优选在处理容器内压力50~200mTorr,O2流量5~15mL/min,以及N2流量100~400mL/min的条件下进行,。
根据本发明的第3观点提供的蚀刻方法是,在被处理基板上,对作为蚀刻对象的从上面以第1绝缘膜、第2绝缘膜的顺序由多个层形成的层叠膜,用已形成图案的掩膜屏蔽,在同一处理容器内,不用搬出被处理基板而依次进行蚀刻的蚀刻方法,其特征在于,包括:通过蚀刻气体的等离子体蚀刻上述第1绝缘膜的第1蚀刻处理;通过蚀刻气体的等离子体蚀刻上述第2绝缘膜的第2蚀刻处理;以及在上述第1蚀刻处理和上述第2蚀刻处理之间,通过清洗气体的等离子体除去处理容器内的堆积物的清洗处理;并且,上述第1蚀刻处理和上述第2蚀刻处理中,在被处理基板上施加偏压电源的同时,在上述清洗处理中,不对被处理基板施加偏压电源。
上述蚀刻方法的优选方式中,在上述第1蚀刻处理中可通过含有CF类气体的蚀刻气体的等离子体蚀刻作为上述第1绝缘膜的硅氧化膜;在上述第2蚀刻处理中可通过含有CHF类气体的蚀刻气体的等离子体蚀刻作为上述第2绝缘膜的硅氮化膜。
另外,上述蚀刻方法的其他优选方式中,在上述第1蚀刻处理中可通过含有CF类气体的蚀刻气体的等离子体蚀刻作为上述第1绝缘膜的硅氧化膜;在上述第2蚀刻处理中可通过含有N2气体或NH3气体的蚀刻气体的等离子体蚀刻作为上述第2绝缘膜的有机膜。
另外,作为上述清洗气体,优选使用含有O2的气体。作为含有O2的气体,优选使用O2气体和N2气体的混合气体。这时,清洗处理优选在处理容器内压力50~200mTorr、O2流量5~15mL/min,以及N2流量为100~400mL/min的条件下进行。
根据本发明的蚀刻方法,不仅可以保持通用型蚀刻的优点,并且可以避免由记忆效应造成的蚀刻特性的变动。
附图说明
图1是本发明实施方式中使用的等离子体处理装置的简要截面图。
图2表示本发明的一实施方式的蚀刻处理中腔室和半导体晶片的状态的示意图,(a)表示第1蚀刻处理前的状态,(b)表示第1蚀刻处理后的状态,(c)表示第2蚀刻处理后的状态。
图3表示另一实施方式的蚀刻处理中腔室和半导体晶片的状态的示意图,(a)表示第1蚀刻处理前的状态,(b)表示第1蚀刻处理后的状态,(c)表示第2蚀刻处理后的状态。
图4表示实施例1中半导体晶片的蚀刻量的曲线图。
图5表示参考例中半导体晶片的蚀刻量的曲线图。
图6表示比较例中半导体晶片的蚀刻量的曲线图。
图7表示使压力变化时,保护膜蚀刻量与清洗时间的关系曲线图。
图8表示使N2流量变化时,保护膜蚀刻量与清洗时间的关系曲线图。
图9表示使O2流量变化时,保护膜蚀刻量与清洗时间的关系曲线图。
符号说明
1:等离子体处理装置、2:腔室、5:感受器、21:上部电极、40:第1高频电源、50:第2高频电源、61:基板、62:硅氮化膜、63:硅氧化膜、64:感光性保护膜、65:有机膜、66:硅氧化膜、67:感光性保护膜、70:堆积物、W:半导体晶片。
具体实施方式
以下,参照附图说明本发明的实施方式。
图1是示意性地表示适用于本发明的实施的等离子体处理装置的截面图。该等离子体处理装置1中,电极板上下平行地相对设置,一方接在等离子体形成用电源上,构成为电容耦合型平行平板等离子体处理装置。
该等离子体处理装置1,例如具有由表面经过氧化铝膜处理(阳极氧化处理)的铝组成的成形为圆筒形状的腔室2,该腔室2接地。在上述腔室2内的底部夹着陶瓷等绝缘板3,设置有装载被处理体,例如装载半导体晶片(以下称为“晶片”)W的圆柱状的感受器支持台4,并且,在其感受器支持台4上,设置有构成下部电极的感受器5。该感受器5上接有高通滤波器(HPF)6。
上述感受器支持台4的内部设有制冷室7,该制冷室7中,由制冷剂导入管8导入例如液体氮等的制冷剂并循环,通过上述感受器5向上述晶片W传递其冷热,从而将晶片W的处理面控制在期望的温度。
上述感受器5的上中央部成形为凸状的圆板状,其上设置有与晶片W大致同样形状的静电夹盘(chuck)11。静电夹盘11使电极12介于绝缘材料之间,通过由电极12上连接的直流电源13施加例如1.5kV的直流电压,通过例如库仑力静电吸附晶片W。
接着,为向被处理体晶片W的里面供给传热媒介,例如He气等,在上述绝缘板3、感受器支持台4、感受器5、以及上述静电夹盘11中形成有气体通路14,由该传热媒介将感受器5的冷热传递到晶片W,从而将晶片W保持在规定温度。
在上述感受器5的上端周围边缘部,以包围静电夹盘11上装载的晶片W的形式,配置有环状的聚焦环(focus ring)15。该聚焦环15由硅等导电性材料形成,由此提高蚀刻的均匀性。
上述感受器5的上方、与该感受器5平行相对,设置有上部电极21。该上部电极21夹着绝缘材料22、被支撑在腔室2的上部,构成与感受器5的对峙面,具有多个喷出孔23,例如通过由硅、SiC或无定形碳构成的电极板24,和支撑该电极板24的导电性材料(例如由表面经氧化铝膜处理的铝构成的电极支撑体25)构成。再者,感受器5与上部电极21以例如10~60mm程度的距离相离。另外,作为电极板24,在上述材料中也优选使用可以净化(scavenging)的硅。
在上述上部电极21中的电极支撑体25的中央设置有气体导入口26;并且,该气体导入口26与气体供给管27连接;并且,该气体供给管27通过阀28与处理气体供给系统相连。在本实施方式中,处理气体供给系统由例如,作为第1蚀刻气体供给机构的C5F8/Ar/O2供给源52、作为第2蚀刻气体供给机构的CH2F2/Ar/O2供给源53、以及作为清洗气体供给机构的N2/O2供给源54构成,分别与阀30、质量流量控制器(MFC)29连接。
作为蚀刻气体,可以采用以往采用的各种气体,例如可以适于使用类似CF类气体(碳氟化合物;CxFy)的含有卤元素的气体。晶片W含有SiN膜以及其上的SiO2膜,在该SiO2膜进行蚀刻时,作为处理气体适于使用含有C4F8或C5F8的气体。使用C5F8时优选添加O2,此时,优选C5F8的分压在0.5~2mTorr的范围内、其比率在5/8≤O2/C5F8≤7/8的范围内。作为处理气体使用含有C4F8的气体,或着使用含有C5F8和O2的气体时,也可以添加其他的Ar、He等稀有气体或N2气体,另外,也可以添加其他的CF类气体(CxFy)或CHF类气体(hydrofluorocarbon;CpHqFr)。
另外,在蚀刻SiN膜时,例如,优选使用含有CH2F2的气体等的CHF类气体,此时也优选添加O2,也可以添加其他Ar、He等稀有气体或N2。作为CHF类气体的优选例子,可以使用CH2F2、Ar和O2的混合气体。
上述腔室2的底部连接有排气管31,该排气管31上连接有排气装置35。排气装置35上备有涡轮分子泵等真空泵,由此,腔室2内可形成减压的气体环境,如可以真空减压到1Pa以下的规定压力。另外,腔室2的侧壁上设置有闸门阀32,在该闸门阀32开启的状态下,晶片W可以在邻接的样品出入室(load-lock室,未图示)之间搬运。
上部电极21与第1高频电源40相连接,其供电线中设有适配器41。另外,上部电极21上连接着低通滤波器(LPF)42。该第1高频电源40的频率在50~150MHz的范围内,通过施加这样范围内的高频,可以在腔室2内形成最佳解离状态下的高密度等离子体,可以在低压条件下进行等离子体处理。该第1高频电源40的频率优选为50~80MHz,典型地采用图中所示的60MHz或其附近的条件。
作为下部电极的感受器5与第2高频电源50相连接,其供电线中设有适配器51。该第2高频电源50的频率在1~4MHz的范围内,通过施加这样范围内的频率,在不损害被处理体晶片W的情况下,能够对被处理体晶片W给予适当的离子作用。该第2高频电源50的频率优选在1~3MHz的范围内,典型地采用图中所示的2MHz或其附近的条件。
下面,说明在这种结构的等离子体处理装置1中,例如对晶片W上形成的氧化膜进行蚀刻的情况。首先,被处理体晶片W在闸门阀32开启后,从未图示的样品出入室搬运到腔室2内,装载在静电夹盘11上。接着,由直流电源13施加直流电压,晶片W被静电吸附在静电夹盘11上。接着,闸门阀32被关闭,通过排气装置35进行真空排气,腔室2内达到规定的真空度。
之后,开启阀28,通过质量流量控制器29调节处理气体流量,将处理气体,例如C5F8气体和稀释用的Ar气体和O2气体的混合气体从处理气体供给系统,通过处理气体供给管27、气体导入口26导入到上部电极21的中空部。接着通过电极板24的喷出孔23,如图1箭头所示,对晶片W均匀喷出。
接着,腔室2内的压力保持在规定压力。这时的压力优选为1.06~13.3Pa。之后,由第1高频电源40向上部电极21施加50~150MHz,例如60MHz的高频。由此,在上部电极21和作为下部电极的感受器5之间产生高频电场,处理气体离解,从而等离子化。
其他方面,由第2高频电源50向作为下部电极的感受器5施加1~4MHz,例如2MHz的高频。由此,将等离子体中的离子导入到感受器5一侧,通过离子加速器(ion assist),蚀刻的各向异性得到提高。
清洗处理时,在等离子体处理装置1中,将蚀刻气体换为清洗气体进行等离子体化即可。例如,开启N2/O2供给源54上连接的阀30,用质量流量控制器29调整流量的同时,通过处理气体供给管27、气体导入口26将作为清洗气体的N2/O2导入到上部电极21的中空部,并且通过电极板24上的喷出孔23,如图1的箭头方向所示,对晶片W均匀喷出,进行等离子体处理即可。
这里,针对清洗处理的条件进行说明。
清洗处理,不需要由第2高频电源50供给下部电极的感受器5高频,不向晶片W施加偏压电源,而在零偏压的条件下进行。通过在零偏压的条件下进行清洗,对掩膜或下层膜的影响抑制在最小限度,在对晶片W没有实质影响的状态下实施清洗。
另外,在进行清洗处理时,为了避免对晶片W的影响,感受器5与上部电极21的间隔(缝隙),优选比蚀刻时设置得更宽(例如60mm程度)。
作为清洗气体,优选至少含有O2气体的气体(O2含有气体),例如优选使用O2气体与N2气体的混合气体、O2气体与稀有气体(Ar或He等)的混合气体、O2气体与CO气体的混合气体等。这些O2含有气体中,最优选使用O2气体与N2气体的混合气体。作为蚀刻对象的第1膜是SiO2等的硅氧化膜时,用含有C4F8或C5F8等的含有卤素的气体进行蚀刻的情况较多,因此,在腔室内会有卤素化合物的堆积。该堆积物,可用含有N2和O2的混合气体作为清洗气体很容易地除去。
用N2和O2的混合气体进行处理时,如后续实施例所示,优选处理容器的压力为50~200mTorr程度、O2流量为5~15mL/min(=sccm)程度、N2流量为100~400mL/min程度。
清洗的终点,例如,可通过等离子体发光检测器(未图示)检测。因为氟元素有703.8的峰强度,检测此波长,进行清洗直到不能检测出氟元素为止即可。
下面,参照图2和图3说明本发明蚀刻方法的优选实施方式。
图2(a)~(c)是示意性地表示蚀刻处理过程中的腔室2和被处理基板的截面结构的模式图。图2是被蚀刻膜为由无机材料构成的绝缘膜时的例子,在构成晶片W的基板61上,从表层开始层叠形成有,作为掩膜的感光性保护膜64、作为蚀刻对象“第1膜”的硅氧化膜63、作为“第2膜”的硅氮化膜62。如此,作为被蚀刻层的绝缘膜,可以把例如SiO2等的硅氧化膜和SiN等的硅氮化膜作为对象。另外,本实施方式中的掩膜是由有机材料构成的感光性保护膜64,但也可以是由无机材料构成的硬掩膜(hard mask)。
如图2(a)所示,作为最表层的感光性保护薄64,被曝光成规定的图案、并显影。第1蚀刻处理中,把该感光性保护膜64作为掩膜蚀刻硅氧化膜63。
第1蚀刻处理后,在腔室2的内壁面,如图2(b)所示,形成堆积物70附着的状态。在这样的堆积物70附着的状态下进行第2蚀刻处理,会因为记忆效应改变第2蚀刻处理的条件,难以进行好的蚀刻。因此,要进行以除去堆积物70为目的的清洗。通过清洗除去腔室内的堆积物70,可以降低记忆效应。
清洗处理后,实施第2蚀刻处理。如图2(c)所示,第2蚀刻处理中,把感光性保护膜64以及硅氧化膜63作为掩膜,蚀刻硅氮化膜62。这样,在第2蚀刻处理中,可以将作为第1膜的硅氧化膜63和感光性保护膜64同时作为掩膜发挥作用。
该硅氮化膜62的蚀刻,由于通过清洗除去了在腔室内因蚀刻硅氧化膜63生成的堆积物70,不受其影响,可在稳定的条件下进行蚀刻。
图3(a)~(c)是表示有关本发明的其他实施方式的蚀刻处理过程中的被处理基板的截面结构的图。这里,作为例子举出的是,被蚀刻膜是由无机材料构成的硅氧化膜和有机膜的情况。
即,构成晶片W的基板61上,从表层开始层叠有,感光性保护膜67、作为蚀刻对象“第1膜”的硅氧化膜66、作为“第2膜”的有机膜65。作为被蚀刻层的硅氧化膜,可以与上述相同以SiO2等的绝缘膜为对象。作为有机膜,可以以例如SiLK(商品名;dow·chemical社制造)、SOD-SiOCH的MSQ(methyl silsesqui siloxane)、CVD-SiOCH的CORAL(商品名;Novellus Systems社制造)或Black Diamond(商品名;Applied Materials社制造)等的低介电率膜(Low-k膜)等为对象。
如图3(a)所示,作为最表层的感光性保护薄67,被曝光成规定图案、并显影。第1蚀刻处理中,把该感光性保护膜67作为掩膜蚀刻硅氧化膜66。
第1蚀刻处理后,如图3(b)所示,腔室2的内壁面成为堆积物70附着的状态。进行以除去该堆积物70为目的的清洗。
清洗处理后,实施第2蚀刻处理。如图3(c)所示,第2蚀刻处理中,把感光性保护膜67和被蚀刻的硅氧化膜66作为掩膜,蚀刻有机膜65。这样,在第2蚀刻处理中,可以同时使用第1膜硅氧化膜66和感光性保护膜64作为掩膜。
在第2膜为有机膜时,作为蚀刻气体,优选使用例如N2与H2的混合气体,NH3气体、N2与O2的混合气体等。该有机膜65的蚀刻,由于通过清洗除去了在腔室内的因硅氧化膜66的蚀刻生成的堆积物70,因此能够不受其影响,在稳定条件下实施蚀刻。
以上,图2和图3中举例说明了蚀刻对象的被蚀刻层为2层的情形,有3层以上结构的情况下也同样,在蚀刻处理后实施清洗处理,之后进行再蚀刻处理,可以得到同样的效果。
以下,列举实施例,更详细地说明本发明,但本发明并不仅限于此。
(实施例1)
本发明的蚀刻处理:
在硅基板上,对从表层开始形成有掩膜(感光性保护膜)、作为蚀刻对象的第1膜的SiO2膜(热氧化膜:300nm)、作为第2膜的SiN膜(等离子体Si3N4膜:50nm)的晶片(wafer)W,实施本发明的蚀刻处理。
第1蚀刻处理中,在上部电极21和感受器(suscepter)5上分别施加1500W、1700W的高频电力,将腔室内的压力调整为30mTorr,感受器5与上部电极21之间的缝隙(gap)调整为30mm,作为蚀刻气体使用C5F8、Ar和O2的混合气体,设定流量(mL/min)设定为C5F8∶Ar∶O2=15∶800∶17,进行蚀刻。另外,使用的腔室(chamber)容积为80升。
第1蚀刻处理后,实施零偏压清洗(zero bias cleaning)。即,在上部电极21上施加500W的高频电力,相对地在感受器5上不施加电力,将腔室内的压力调整为100mTorr,将感受器5和上部电极21之间的缝隙调整为60mm,使用N2和O2的混合气体作为清洗气体,设定流量(mL/min)为N2∶O2=100∶10进行清洗。加宽设定感受器5与上部电极21之间的缝隙是为了减少对晶片W的影响。通过等离子体发光检测器检测清洗的终点。
清洗结束后,在同一腔室内进行第2蚀刻处理。在第2蚀刻处理中,向上部电极21和感受器5分别施加2000W、100W的高频电力,将腔室内的压力调整为50mTorr,将感受器5与上部电极21之间的缝隙调整为55mm,使用CH2F2、Ar和O2的混合气体作为蚀刻气体,设定流量(mL/min)为CH2F2∶Ar∶O2=20∶100∶15进行蚀刻。
蚀刻处理后的晶片W的状态如图4所示。图4中纵轴表示蚀刻量,横轴表示从晶片W的中心(0刻度)分别到X、Y方向的端部的距离。
另外,作为参考例,图5表示在与第1蚀刻处理不同的腔室内实施了第2蚀刻处理时的晶片W的状态。
(比较例1)
除不进行清洗外,与实施例1同样进行蚀刻处理。蚀刻处理后的晶片W状态如图6所示。
从图4~图6的对比中可以看出,实施清洗的实施例1的晶片W的状态,与更换腔室进行蚀刻处理的参考例同样,晶片W被均匀地蚀刻,状态良好。另一方面,在通用型蚀刻(all in one etching)中,在不进行清洗的比较例1中,晶片W的中央部的蚀刻量降低,没有被均匀地蚀刻。作为其原因认为是,由于SiO2膜的蚀刻带来的记忆效应(memory effect)使得SiN膜的蚀刻条件发生了变化。
(实施例2)
清洗条件(压力)的研究:
在清洗处理中,除压力条件在10~200mTorr的范围内变动以外,在与实施例1相同条件下进行清洗处理。其结果如图7所示。在50~200mTorr的范围内,因腔室清洗所需的时间短,保护膜蚀刻率(resistetching rate)也小,所以清洗中被蚀刻的保护膜量(膜减少)小且良好。这种倾向在100~200mTorr的范围内可以特别稳定地得到实现,可知该范围特别优选。
(实施例3)
清洗条件(N2流量)的研究:
除清洗处理中将O2流量固定在10mL/min的同时使N2的流量在50~400mL/min的范围内变动之外,其他与实施例1相同的条件下进行清洗处理。其结果如图8所示。
从图8可以看出,当N2的流量小于100mL/min时,因O2的比率相对地增加(例如,当N2的流量为50mL/min时,O2/(N2+O2)=17%),腔室清洗时间减少,保护膜蚀刻率显著增加,结果使得保护模蚀刻量也增加。与此相对,当N2的流量为200mL/min以上时,腔室清洗时间和保护模蚀刻率几乎同样地下降。其结果,当N2的流量大约限定在100~400mL/min时,保护膜蚀刻量良好。另外,当N2的流量为200mL/min时O2/(N2+O2)为4.8%,当N2的流量为400mL/min时O2/(N2+O2)为2.4%。
(实施例4)
清洗条件(O2流量)的研究:
除清洗处理中将N2流量固定在100mL/min的同时使O2的流量在5~15mL/min的范围内变动之外,其他在与实施例1相同的条件下进行清洗处理,其结果如图9所示。
从图9可以看出,例如O2流量是5mL/min、O2比率下降到[O2/(N2+O2)=4.8%]时,保护膜蚀刻率不会显著下降,但由于腔室清洗时间延长,其结果使保护膜蚀刻量增加是可以理解的。
相反,当O2的流量增加时(例如10mL/min时,O2/(N2+O2)=9%;15mL/min时,O2/(N2+O2)=13%),由于腔室的清洗时间大幅度缩短,虽然保护膜蚀刻率增加,但最终可以判断出其间被蚀刻的保护膜的量是减少的。
另外,实施例3(图8)中O2比率为4.8%、2.4%的条件,与图9中O2的比率为4.8%的条件相比较,不论前者的O2比率相同或更低,腔室清洗时间短、保护膜蚀刻量小且良好的情况,由于合计气体供给量多,因此推测认为是:由于有效地进行了向附着堆积物的腔室内壁全体的蚀刻气体的扩散,和有效地进行了壁面的反应生成物的排气和排出。
以上,从图8和图9可知,在清洗处理中,优选的O2的比率为约5~约15%(更优选约9~约15%),合计气体流量为约200~400mL/min。
产业上的可利用性
本发明的蚀刻方法,可利用于半导体器件的制造等中。
Claims (8)
1.一种蚀刻方法,是对被处理基板上的作为蚀刻对象的自上至下以第1膜、第2膜的顺序由多层形成的层叠膜,在同一处理容器中,无需搬出所述被处理基板而依次进行蚀刻处理的蚀刻方法,其特征在于,包括:
由第1蚀刻气体的等离子体蚀刻所述第1膜的第1蚀刻处理;
由第2蚀刻气体的等离子体蚀刻所述第2膜的第2蚀刻处理;
在所述第1蚀刻处理与所述第2蚀刻处理之间,由清洗气体的等离子体除去处理容器中堆积物的清洗处理,
所述清洗气体是O2含有气体,
所述O2含有气体是O2气体与N2气体的混合气体,
所述清洗处理在处理容器内压力为50~200mTorr、N2和O2的合计气体流量为200~400mL/min、O2的比率为5~15%条件下进行。
2.如权利要求1所述的蚀刻方法,其特征在于:
所述第1蚀刻处理中,由含有CF类气体的所述第1蚀刻气体的等离子体蚀刻作为所述第1膜的硅氧化膜;
所述第2蚀刻处理中,由含有CHF类气体的所述第2蚀刻气体的等离子体蚀刻作为所述第2膜的硅氮化膜。
3.如权利要求1所述的蚀刻方法,其特征在于:
所述第1蚀刻处理中,由含有CF类气体的所述第1蚀刻气体的等离子体蚀刻作为所述第1膜的硅氧化膜;
所述第2蚀刻处理中,由含有N2气体或NH3气体的所述第2蚀刻气体的等离子体蚀刻作为所述第2膜的有机膜。
4.如权利要求1~3中任一项所述的蚀刻方法,其特征在于:
所述第2蚀刻处理中,所述第1膜作为掩膜使用。
5.如权利要求1~3中任一项所述的蚀刻方法,其特征在于:
进行所述清洗处理时,不向被处理基板施加偏压电源。
6.一种蚀刻方法,是对被处理基板上的作为蚀刻对象的自上至下以第1绝缘膜、第2绝缘膜的顺序由多层形成的层叠膜,用已形成图案的掩膜掩蔽,在同一处理容器中,无需搬出所述被处理基板而依次进行蚀刻处理的蚀刻方法,其特征在于:
包括:
由所述第1蚀刻气体的等离子体蚀刻所述第1绝缘膜的第1蚀刻处理;
由所述第2蚀刻气体的等离子体蚀刻所述第2绝缘膜的第2蚀刻处理;
在所述第1蚀刻处理与所述第2蚀刻处理之间,由清洗气体的等离子体除去处理容器内的堆积物的清洗处理,
在所述第1蚀刻处理以及所述第2蚀刻处理中,向被处理基板施加偏压电源,在所述清洗处理中,不向被处理基板施加偏压电源,
所述清洗气体是O2含有气体,
所述O2含有气体是O2气体与N2气体的混合气体,
所述清洗处理在处理容器内压力为50~200mTorr、N2和O2的合计气体流量为200~400mL/min、O2的比率为5~15%条件下进行。
7.如权利要求6所述的蚀刻方法,其特征在于:
所述第1蚀刻处理中,由含有CF类气体的所述第1蚀刻气体的等离子体蚀刻作为所述第1绝缘膜的硅氧化膜;
所述第2蚀刻处理中,由含有CHF类气体的所述第2蚀刻气体的等离子体蚀刻作为所述第2绝缘膜的硅氮化膜。
8.如权利要求6所述的蚀刻方法,其特征在于:
所述第1蚀刻处理中,由含有CF类气体的所述第1蚀刻气体的等离子体蚀刻作为所述第1绝缘膜的硅氧化膜;
所述第2蚀刻处理中,由含有N2气体或NH3气体的所述第2蚀刻气体的等离子体蚀刻作为所述第2绝缘膜的有机膜。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004170361A JP4749683B2 (ja) | 2004-06-08 | 2004-06-08 | エッチング方法 |
JP2004170361 | 2004-06-08 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1707761A CN1707761A (zh) | 2005-12-14 |
CN100352014C true CN100352014C (zh) | 2007-11-28 |
Family
ID=35581536
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005100752220A Expired - Fee Related CN100352014C (zh) | 2004-06-08 | 2005-06-07 | 蚀刻方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4749683B2 (zh) |
CN (1) | CN100352014C (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5103006B2 (ja) | 2006-11-16 | 2012-12-19 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
CN101620981B (zh) * | 2008-06-30 | 2011-07-06 | 中芯国际集成电路制造(北京)有限公司 | 半导体制程中无机膜层刻蚀方法及浅沟槽隔离区形成方法 |
JP2010199475A (ja) * | 2009-02-27 | 2010-09-09 | Tokyo Electron Ltd | プラズマ処理装置のクリーニング方法及び記憶媒体 |
JP5442403B2 (ja) * | 2009-11-18 | 2014-03-12 | 東京エレクトロン株式会社 | 基板処理装置及びそのクリーニング方法並びにプログラムを記録した記録媒体 |
US9218983B2 (en) | 2011-07-13 | 2015-12-22 | Tokyo Electron Limited | Etching method and device |
JP6320248B2 (ja) * | 2014-03-04 | 2018-05-09 | 東京エレクトロン株式会社 | プラズマエッチング方法 |
US10504720B2 (en) * | 2016-11-29 | 2019-12-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Etching using chamber with top plate formed of non-oxygen containing material |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6103632A (en) * | 1997-10-22 | 2000-08-15 | Applied Material Inc. | In situ Etching of inorganic dielectric anti-reflective coating from a substrate |
US6242350B1 (en) * | 1999-03-18 | 2001-06-05 | Taiwan Semiconductor Manufacturing Company | Post gate etch cleaning process for self-aligned gate mosfets |
US6527968B1 (en) * | 2000-03-27 | 2003-03-04 | Applied Materials Inc. | Two-stage self-cleaning silicon etch process |
US6533953B2 (en) * | 1998-05-18 | 2003-03-18 | Micron Technology, Inc. | Etching methods, methods of removing portions of material, and methods of forming silicon nitride spacers |
WO2003058700A1 (fr) * | 2002-01-07 | 2003-07-17 | Tokyo Electron Limited | Procede de traitement au plasma |
US20030194876A1 (en) * | 2002-04-16 | 2003-10-16 | Tokyo Electron Limited | Method for removing photoresist and etch residues |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3123219B2 (ja) * | 1992-06-05 | 2001-01-09 | 松下電器産業株式会社 | ドライエッチング装置のクリーニング方法 |
JP3408409B2 (ja) * | 1997-10-29 | 2003-05-19 | 松下電器産業株式会社 | 半導体装置の製造方法およびドライエッチング装置の反応室環境制御方法 |
JP2000353688A (ja) * | 1999-06-10 | 2000-12-19 | Sony Corp | 半導体装置の製造方法 |
JP2001308175A (ja) * | 2000-04-21 | 2001-11-02 | Nec Corp | 半導体装置及びその製造方法 |
-
2004
- 2004-06-08 JP JP2004170361A patent/JP4749683B2/ja not_active Expired - Fee Related
-
2005
- 2005-06-07 CN CNB2005100752220A patent/CN100352014C/zh not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6103632A (en) * | 1997-10-22 | 2000-08-15 | Applied Material Inc. | In situ Etching of inorganic dielectric anti-reflective coating from a substrate |
US6533953B2 (en) * | 1998-05-18 | 2003-03-18 | Micron Technology, Inc. | Etching methods, methods of removing portions of material, and methods of forming silicon nitride spacers |
US6242350B1 (en) * | 1999-03-18 | 2001-06-05 | Taiwan Semiconductor Manufacturing Company | Post gate etch cleaning process for self-aligned gate mosfets |
US6527968B1 (en) * | 2000-03-27 | 2003-03-04 | Applied Materials Inc. | Two-stage self-cleaning silicon etch process |
WO2003058700A1 (fr) * | 2002-01-07 | 2003-07-17 | Tokyo Electron Limited | Procede de traitement au plasma |
US20030194876A1 (en) * | 2002-04-16 | 2003-10-16 | Tokyo Electron Limited | Method for removing photoresist and etch residues |
Also Published As
Publication number | Publication date |
---|---|
JP4749683B2 (ja) | 2011-08-17 |
JP2005353698A (ja) | 2005-12-22 |
CN1707761A (zh) | 2005-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100352014C (zh) | 蚀刻方法 | |
CN1815697A (zh) | 等离子体蚀刻方法 | |
CN1664995A (zh) | 等离子体处理方法和等离子体处理装置 | |
CN1277293C (zh) | 干蚀刻方法 | |
CN1885492A (zh) | 等离子体蚀刻方法、控制程序、计算机存储介质和装置 | |
CN1284213C (zh) | 硅高速腐蚀方法 | |
CN1992164A (zh) | 等离子体蚀刻方法和计算机可读取的存储介质 | |
CN1518073A (zh) | 等离子体处理装置及聚焦环 | |
CN1505831A (zh) | 蚀刻有机抗反射涂层(arc)的方法 | |
CN101076456A (zh) | 用于调整一组等离子体处理步骤的方法和装置 | |
CN1445820A (zh) | 成膜方法及使用该方法制造的器件、和器件的制造方法 | |
CN1835205A (zh) | 基板载放台、基板处理装置以及基板处理方法 | |
CN101038861A (zh) | 等离子体蚀刻方法及计算机可读取的存储介质 | |
CN1732558A (zh) | 用于对有机类材料膜进行等离子体蚀刻的方法和装置 | |
CN101047112A (zh) | 等离子体处理方法及等离子体处理装置 | |
CN1649105A (zh) | 干蚀刻装置及干蚀刻方法 | |
CN101030527A (zh) | 等离子体蚀刻方法和计算机可读取的存储介质 | |
CN1249788C (zh) | 绝缘膜的蚀刻方法 | |
CN1276479C (zh) | Si蚀刻方法及蚀刻装置 | |
CN1228820C (zh) | 等离子体处理装置以及等离子体处理方法 | |
CN1679148A (zh) | 等离子体处理方法及等离子体处理装置 | |
CN1787183A (zh) | 等离子体蚀刻方法 | |
CN110010466B (zh) | 蚀刻方法 | |
CN1832105A (zh) | 微细图案形成方法 | |
CN1828274A (zh) | F密度测量方法、等离子体处理方法和等离子体处理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20071128 Termination date: 20170607 |
|
CF01 | Termination of patent right due to non-payment of annual fee |