CN1992164A - 等离子体蚀刻方法和计算机可读取的存储介质 - Google Patents

等离子体蚀刻方法和计算机可读取的存储介质 Download PDF

Info

Publication number
CN1992164A
CN1992164A CNA2006101565781A CN200610156578A CN1992164A CN 1992164 A CN1992164 A CN 1992164A CN A2006101565781 A CNA2006101565781 A CN A2006101565781A CN 200610156578 A CN200610156578 A CN 200610156578A CN 1992164 A CN1992164 A CN 1992164A
Authority
CN
China
Prior art keywords
plasma
etching
electrode
upper electrode
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101565781A
Other languages
English (en)
Other versions
CN1992164B (zh
Inventor
佐藤学
五十岚义树
昆泰光
本田昌伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN1992164A publication Critical patent/CN1992164A/zh
Application granted granted Critical
Publication of CN1992164B publication Critical patent/CN1992164B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

本发明提供一种等离子体蚀刻方法，在使用含硅的掩膜对被处理基板上的有机膜或非晶态碳膜进行蚀刻时，能够以高蚀刻速率和高蚀刻选择比进行蚀刻。在腔室(10)内支承晶片用的下部电极16上从第一高频电源(88)施加相对高频率的第一高频电，从第二高频电源(90)施加相对低频率的第二高频电，在与下部电极(16)相对配置的上部电极(34)上，从可变直流电源(50)施加直流电压，向腔室(10)内提供不含CF类气体的处理气体，进行等离子体化，使用含有硅的掩膜，对被处理基板上的有机膜或非结晶碳膜进行等离子体蚀刻。

Description

等离子体蚀刻方法和计算机可读取的存储介质
技术领域
本发明涉及对半导体基板等的被处理基板实施等离子体蚀刻处理的等离子体蚀刻方法，以及计算机可读取的存储介质。
背景技术
例如在半导体器件的制造工序中，为了在形成在作为被处理基板的半导体晶片上的规定的层上，形成规定的图案，大多采用把抗蚀剂膜作为掩膜，用等离子体进行蚀刻的等离子体蚀刻处理。
作为进行这样的等离子体蚀刻用的等离子体蚀刻装置，使用各种各样的装置，但其中以电容耦合型平行平板等离子体处理装置为主。
电容耦合型平行平板等离子体处理装置在腔室内配置一对平行平板电极(上部和下部电极)，把处理气体导入腔室内，并且向电极的一方上施加高频电，在电极之间形成高频电场，利用此高频电场形成处理气体的等离子体，对半导体晶片的规定的层实施等离子体蚀刻。
具体地说，有一种等离子体蚀刻装置，其在上部电极上施加形成等离子体用的高频电，形成等离子体，在下部电极上施加引入离子用的高频电，由此形成适当的等离子体状态，这样，就可以以高选择比进行再现性高的蚀刻处理(例如专利文献1)。
使用这样的电容耦合型平行平板等离子体处理装置，在以无机类材料膜作为掩膜，对有机类材料膜进行蚀刻时，作为用于以高蚀刻速率而且对无机类材料膜进行高蚀刻选择比的蚀刻的方法，具有将施加在下部电极上的高频电的频率设为50～150MHz的方法(例如专利文献2)。
可是，即使是专利文献2公开的技术，为了实现有机类材料膜的进一步的高蚀刻速率，如果在下部电极上施加高的高频电，则会产生无机类材料膜的塌肩(shoulder loss)，有可能不能实现高蚀刻选择比。
【专利文献1】日本特开2000-173993号公报
【专利文献2】日本特开2003-234331号公报
发明内容
本发明就是鉴于这种情况而提案的，其目的在于提供一种等离子体蚀刻方法，在使用含有硅的掩膜对被处理基板上的有机膜或非结晶碳膜进行蚀刻时，能够以高蚀刻速率和高蚀刻选择比进行蚀刻。
为了解决上述课题，本发明的第一方面，提供一种等离子体蚀刻方法，其特征在于：是使用等离子体蚀刻装置的、被处理基板的等离子体蚀刻方法，所述等离子体蚀刻装置包括，收容被处理基板并可以进行真空排气的处理容器；在处理容器内相对配置的第一电极和支承被处理基板的第二电极；对所述第二电极施加相对高频率的第一高频电力的第一高频电施加单元；对所述第二电极施加相对低频率的第二高频电力的第二施加高频电单元；对所述第一电极施加直流电压的直流电源；和向所述处理容器内供给处理气体的处理气体供给单元，其中，在使用含有硅的掩膜蚀刻被处理基板上的有机膜或非结晶碳膜时，把所述第一高频电和第二高频电施加在所述第二电极上，使从所述处理气体供给单元吐出的、不含CF类气体的处理气体等离子体化，并且把直流电压施加在所述第一电极上，由此，进行所述被处理基板的等离子体蚀刻。
在这种情况下，作为不含所述CF类气体的处理气体，能够使用O2、(O2、N2)的组合、(O2、N2、CO)的组合、(O2、CO)的组合、(O2、CO2)的组合、(O2、CH4)的组合、和(O2、NH3)的组合中的任意一种。另外，优选来自所述直流电源的直流电压值为在-100V～-1500V的范围内，更优选在-100V～-1000V的范围内，进一步优选在-100V～-600V的范围内。另外，所述第一电极相对接地电位是直流方式的浮动状态。
本发明的第二方面提供一种计算机可读取的存储介质，存储有在计算机上运行的控制程序的计算机存储介质，其特征在于：所述控制程序在执行时，控制等离子体处理装置，使之进行上述第一方面的等离子体蚀刻方法。
根据本发明，在使用含硅的掩膜对被处理基板上的有机膜或非晶态碳膜进行蚀刻时，能够以高蚀刻速率和高蚀刻选择比进行蚀刻。
附图说明
图1是表示本发明的一个实施方式的等离子体蚀刻装置的简要截面图。
图2是表示本发明的一个实施方式的等离子体蚀刻装置的简要截面图。
图3是表示在图2的等离子体蚀刻装置中，在上部电极上施加直流电压时的Vdc和等离子壳层厚的变化的图。
图4是表示在图2的等离子体蚀刻装置中，在使用HARC蚀刻条件，使施加的直流电压改变的情况下的电子密度的变化的图。
图5是表示在图2的等离子体蚀刻装置中，在使用Via蚀刻条件，使施加的直流电压改变的情况下的电子密度的变化的图。
图6是表示在上述HARC蚀刻中，使第一高频电力为3000W，使第二高频电力为4000W的情况下，晶片径向的电子密度分布的图。
图7是表示使用槽沟(trench)蚀刻的条件，在施加和不施加直流电压的情况下，测定晶片径向的电子密度分布的结果的图。
图8是表示在图2的等离子体蚀刻装置中的上部电极的电的状态的图。
图9是表示在图2的等离子体蚀刻装置中的上部电极的电的状态的图。
图10是表示在图2的等离子体蚀刻装置中的上部电极的电的状态的图。
图11是表示在图2的等离子体蚀刻装置中设置有检测等离子体的检测器的状态的截面图。
图12是表示在图1的等离子体蚀刻装置中，在向上部电极施加直流电压时，用于抑制异常放电的波形的图。
图13是表示除了GND块(block)以外的配置的例子的简图。
图14是表示GND块的其他配置的例子的简图。
图15是用于说明GND块的防止附着物的例子的图。
图16是表示进行本发明的蚀刻方法的工序的过程的晶片的结构的截面结构图。
图17是表示对于图16(b)的结构的晶片在上部电极上不施加直流电压，而进行蚀刻时的晶片状态的截面结构图。
图18是表示在上部电极上不施加直流电压的情况和在上部电极上施加-250V的直流电压的情况下，对光致抗蚀剂膜进行蚀刻时的蚀刻速率的图。
图19是表示在上部电极上不施加直流电压的情况和在上部电极上施加-250V的直流电压的情况下，对氧化硅膜进行喷镀(sputter)时的喷镀速率的图。
标号说明
10  腔室(处理容器)
16  基座(下部电极)
34  上部电极
48  低通滤波器
50  可变直流电源
51  控制器
52  导通-断开开关
66  处理气体供给源
84  排气装置
88  第一高频电源
90  第二高频电源
91  GND块
W   半导体晶片(被处理基板)
具体实施方式
下面，参照附图对本发明的实施方式进行具体的说明。
图1是表示本发明的一个实施方式的等离子体蚀刻装置的简要截面图。
也就是，在从第一高频电源88向作为下部电极的基座16上施加等离子体生成用的、例如40MHz的高频(RF)电的同时，从第二高频电源90施加引入离子用的、例如2MHz的高频(RF)电，就是这样的下部RF二频率施加型的等离子体蚀刻装置，如图所示，是把可变直流电源50连接在上部电极34上，施加规定的直流(DC)电压的等离子体蚀刻装置。就该等离子体蚀刻装置来说，再使用图2进行详细叙述。
该等离子体蚀刻装置构成为电容偶合型平行平板等离子体蚀刻装置，包括例如表面由阳极氧化处理过的铝构成的接近圆筒状的腔室(处理容器)10。此腔室10被保护接地。
在腔室10的底部，通过陶瓷等构成的绝缘板12配置有圆柱状的基座支承台14，在此基座支承台14上设置有例如由铝构成的基座16。基座16构成下部电极，在其上载置作为被处理基板的半导体晶片W。
在基座16的上面设置有用静电力吸附保持半导体晶片W的静电卡盘18。此静电卡盘18具有用一对绝缘层或绝缘片把由导电膜构成的电极20夹在中间的结构，直流电源22与电极20进行电连接。于是，通过由来自直流电源22的直流电压产生的库仑力等的静电力，把半导体晶片W吸附保持在静电卡盘18上。
在静电卡盘18(半导体晶片W)的周围，在基座16的上面配置有用于提高蚀刻的均匀性、由例如硅构成的导电性的聚焦环(修正环)24。在基座16和基座支承台14的侧面，设置有由例如石英构成的圆筒状的内壁部件26。
在基座支承台14的内部，例如在圆周上设置有制冷剂室28。利用设置在外部的图中没有表示的冷却单元，经由配管30a、30b，向此制冷剂室循环供给规定温度的制冷剂，例如循环提供冷却水，利用制冷剂的温度能够控制基座上的半导体晶片W的处理温度。
此外，把来自图中没有表示的传热气体供给机构的传热气体，例如He气，通过气体供给管线32，供给到静电卡盘18的上面和半导体晶片W的背面之间。
在作为下部电极的基座16的上方平行设置有上部电极34，使其与基座16相对。从而，上部和下部电极34、16之间的空间成为等离子体生成空间。上部电极34与作为下部电极的基座16上的半导体晶片W相对，形成与等离子体生成空间相连的面，也就是形成相对的面。
该上部电极34经由绝缘性遮蔽部件42，被支承在腔室10的上部，其由电极板36和电极支承体38构成，其中，电极板36构成与基座16相对的面而且具有多个吐出孔37；电极支承体38以自由装拆的方式支承该电极板36，其是由导电性材料、例如表面被阳极氧化处理过的铝构成的水冷结构。电极板36优选的是焦耳热少的、低电阻的导电体或半导体，此外，象后面叙述的那样，从强化抗蚀剂膜的观点出发，优选含有硅的物质。从这样的观点出发，优选由硅或SiC构成电极板36。在电极支承体38的内部设置气体扩散室40，连通气体吐出孔37的多个气体流通孔41从该气体扩散室40向下方延伸。
在电极支承体38上形成有把处理气体导向气体扩散室40的气体导入口62，在该气体导入口62上连接气体供给管64，在气体供给管64上连接有处理气体供气源66。在气体供给管64上，从上游侧依次设置有质量流量控制器(MFC)68和开关阀70。从而，从处理气体供给源66，通过气体供给管64向气体扩散室40供给例如C4F8气体这样的碳氟化合物气体(CxFy)作为蚀刻用的处理气体，经由气体流通孔41和气体吐出孔37，以喷淋状向等离子体生成空间喷出。即，上部电极34起到用于提供处理气体的喷淋头的作用。
可变直流电源50通过低通滤波器(LPF)48，与上述上部电极34进行电连接。可变直流电源50也可以是双极电源。该可变直流电源50可以通过导通-断开开关52进行供电地导通或断开。用控制器(控制装置)51控制可变直流电源50的极性和电流、电压以及导通-断开开关52的导通或断开。
低通滤波器(LPF)48用于对来自后面叙述的第一和第二高频电源的高频电进行陷波(trap)，适合用LR滤波器或LC滤波器构成。
设置有圆筒状的接地导体10a，使其从腔室10的侧壁向上部电极34的高度位置上方延伸。该圆筒状的接地导体10a在其上部具有顶板。
第一高频电源88通过匹配器87与作为下部电极的基座16进行电连接，并且，第二高频电源90通过匹配器89与之连接。第一高频电源88输出27MHz以上的频率、例如40MHz的高频电。第二高频电源90输出13.56MHz以下的频率、例如2MHz的高频电。
匹配器87、89是用于使负荷阻抗与第一和第二高频电源88、90的内部(或输出)阻抗匹配的装置，其功能在于，在腔室10内生成等离子体时，使负荷阻抗与第一和第二高频电源88、90的内部阻抗在表观上一致。
在腔室10的底部设置排气口80，排气装置84通过排气管82连接在此排气口80上。排气装置84具有蜗轮分子泵等的真空泵，可以把腔室10内减压到所希望的真空度为止。此外，在腔室10的侧壁上设置有半导体晶片W的搬入搬出口85，该搬入搬出口85可以利用闸阀86进行打开或关闭。此外，沿腔室10的内壁设置有可以自由装拆的沉积防护件11，用于防止蚀刻副产物(沉积)附着在腔室10上。即，沉积防护件11构成腔室壁。此外，在内壁部件26的外周上也设置有沉积防护件11。在腔室10的底部的腔室壁侧的沉积防护件11与内壁部件26侧的沉积防护件11之间，设置有排气板83。作为沉积防护件11和排气板83，能够适合使用在铝材上覆盖Y2O3等的陶瓷的材料。
在构成沉积防护件11的腔室内壁的部分的大体上与晶片W相同高度的部分上，设置有DC接地的导电性部件(GND块)91，以此发挥后面叙述的异常放电防止效果。
等离子体蚀刻装置的各构成部分为连接在控制部(整体控制装置)95上并被其所控制的结构。此外，在控制部95上连接有用户界面96，用户界面由为了工序管理者管理等离子体蚀刻装置而进行命令的输入操作等的键盘、以及可视化地显示等离子体处理装置的工作状况的显示器等构成。
此外，在控制部95上连接有存储部97，存储部用于存储为了利用控制部95的控制而实现在等离子体蚀刻装置中实施的各种处理的控制程序、以及根据处理条件在等离子体蚀刻装置的各构成部中实施处理用的程序、即方法(recipe)。该方法也可以存储在硬盘或半导体存储器中，也可以以收容在CDROM、DVD等的可移动性的、用计算机可读取的存储介质中的状态，设置在存储部97的规定位置。
然后，根据需要，用来自用户界面96的指示等，从存储部97调出任意的制作方法，由控制部95使之运行，由此，在控制部95的控制下，在等离子体蚀刻装置中进行所希望的处理。此外，在本发明的实施方式中叙述的等离子体处理装置(等离子体蚀刻装置)包括该控制部95。
在这样构成的等离子体蚀刻装置中，在进行蚀刻处理时，首先使闸阀86为打开状态，经由搬入搬出口85把作为蚀刻对象的半导体晶片W送入到腔室10内，载置在基座16上。然后从处理气体供给源66以规定的流量向气体扩散室40提供用于蚀刻的处理气体，通过气体流通孔41和气体吐出孔37，向腔室10内供给，同时用排气装置84为腔室10内排气，把其中的压力变为例如0.1～150Pa的范围内的设定值。这里，作为处理气体，能够采用以往使用的各种气体，例如能够适合使用以C4F8气体这样的碳氟化合物气体(CxFy)为代表的、含有卤素的气体。再者，也可以含有Ar气或O2气等的其他的气体。
在这样将蚀刻气体导入腔室10内的状态下，从第一高频电源88以规定的功率，向作为下部电极的基座16施加等离子体生成用的高频电，并且从第二高频电源90以规定的功率，施加引入离子用的高频电。然后，从可变直流电源50把规定的直流电压施加在上部电极34上。再从用于静电卡盘18的直流电源22，向静电卡盘18的电极20施加直流电压，把半导体晶片W固定在基座16上。
从形成在上部电极34的电极板36上的气体吐出孔37吐出的处理气体，在由高频电产生的、上部电极34和作为下部电极的基座16之间的辉光放电中，等离子体化，用由此等离子体生成的原子团(radical)或离子，对半导体晶片W的被处理面进行蚀刻。
在该等离子体蚀刻装置中，由于从第一高频电源向作为下部电极的基座16提供高的频率区域(例如10MHz以上)的高频电，所以能够以理想的状态高密度化等离子体，即使在更低压的条件下也能够形成高密度的等离子体。
在本实施方式中，在这样形成等离子体时，从可变直流电源50把规定的极性和大小的直流电压施加在上部电极34上。此时优选的是，用控制器51控制来自可变直流电源50的施加电压，以使电极板36的表面的自身偏压Vdc变深，也就是使在上部电极34表面上的Vdc的绝对值变大，以至于达到相对于作为施加电极的上部电极34的表面、即电极板36的表面能够得到规定的(适当的)喷镀效果的程度。在从第一高频电源88施加高频电，生成等离子体的情况下，虽然聚合物有时附着在上部电极34上，但是通过从可变直流电源50施加适当的直流电压，溅射(sputter)附着在上部电极34上的聚合物，能够清洁上部电极34的表面。与此同时，把最优量的聚合物供给到半导体晶片W上，能够消除光致抗蚀剂膜的表面粗糙。此外，调整来自可变直流电源50的电压，喷镀上部电极34本身，向半导体晶片W表面供给电极材料本身，由此，在光致抗蚀剂膜表面形成碳化物，光致抗蚀剂膜被强化，而且被喷镀的电极材料与碳氟化合物类的处理气体中的F反应，通过排气减少等离子体中的F的比例，使光致抗蚀剂膜变得难以被蚀刻。在电极板36为硅或SiC等的含硅物质的情况下，在电极板36表面喷镀的硅与聚合物反应，在光致抗蚀剂膜表面形成SiC，光致抗蚀剂膜变得非常坚固，而且由于Si容易与F反应，上述效果特别大。因此，作为电极板36的材料优选含硅物质。此外，在这种情况下，也可以控制施加电流或施加电，来替代控制来自可变直流电源50的施加电压。
在这样将直流电压施加在上部电极34上、本身偏压Vdc变大的情况下，如图3所示，在上部电极34侧形成的等离子壳层的厚度变厚。然而，如果等离子体壳层变厚，就使等离子体在这部分缩小。例如在不将直流电压施加在上部电极34上的情况下，上部电极侧的Vdc为例如-100V，如图3的(a)所示，等离子体为具有薄的壳层厚度do的状态。可是如果在上部电极34上施加-900V的直流电压，则上部电极侧的Vdc变为-900V，因为等离子体壳层的厚度与Vdc的绝对值的3/4成比例，如图3的(b)所示，形成更厚的等离子体壳层d1，该部分等离子体缩小。通过这样形成厚的等离子体壳层，使等离子体适当缩小，半导体晶片W上的实效滞留时间减少，而且等离子体集中在晶片W上抑制了扩散，分解空间减少。这样，可以抑制碳氟化合物类的处理气体的分解，光致抗蚀剂膜难以被蚀刻。因此，优选用控制器51进行控制来自可变直流电源50的施加电压，使上部电极34涉及的等离子体壳层的厚度变厚，直至形成所希望的被缩小化的等离子体的程度。这种情况下，也可以控制施加电流或施加电，替代控制来自可变直流电源50的施加电压。
此外，在形成等离子体时，在上部电极34附近生成电子。如果在上部电极34上施加来自可变直流电源50的直流电压，则电子利用施加的直流电压值和等离子体电位的电位差，向处理空间的垂直方向加速。通过使可变直流电源50的极性、电压值、电流值变为所希望的值，电子被照射到半导体晶片W上。照射的电子使作为掩膜的光致抗蚀剂膜的组成改变性质，光致抗蚀剂膜被强化。因此，利用可变直流电源50的施加电压值和施加电流值，控制在上部电极34附近产生的电子的量和该电子向晶片W的加速电压，由此，能够实现对于光致抗蚀剂膜的规定的强化。
特别是，在半导体晶片W上的光致抗蚀剂膜是ArF准分子激光器(Excimer laser)(波长193nm)用的光致抗蚀剂膜(下面写成ArF抗蚀剂膜)的情况下，ArF抗蚀剂膜的聚合物结构经过用以下的化学式(1)、(2)所示的反应，照射电子，成为化学式(3)所示的右边的结构。即，如果照射电子，则如化学式(3)的d部所示，引起ArF抗蚀剂膜的组成的性质改变(抗蚀剂的交联反应)。此d部由于具有使耐蚀刻性能(耐等离子体性能)变得很强的作用，大幅度提高了ArF抗蚀剂膜的耐蚀刻性能。因此，能够抑制ArF抗蚀剂膜的表面粗糙，能够提高对于ArF抗蚀剂膜的蚀刻对象层的蚀刻选择比。
Figure A20061015657800141
因此，优选用控制器51控制来自可变直流电源50的施加电压值、电流值，使得通过电子照射强化光致抗蚀剂膜(特别是ArF抗蚀剂膜)的耐蚀刻性能。
此外，如上上述，如果在上部电极34上施加直流电压，在形成等离子体时，在上部电极34附近生成的电子向处理空间的垂直方向加速，通过使可变直流电源50的极性、电压值、电流值为所希望的值，能够使电子到达半导体晶片W的空穴内，抑制阴影(shading)效应，能够得到没有弯曲的良好的加工形状，能够使加工形状的均匀性良好。
作为控制了加速电压的电子入射到晶片W上的电子量，在使用直流电压的电子电流量IDC的情况下，如果以从等离子体入射到晶片上的离子电流量为Iion，优选满足IDC＞(1/2)Iion。Iion＝ZρVion e(其中，Z：电荷数、ρ：流速密度、Vion：离子速度、e：电子的电荷量1.6×10-19C)，由于ρ与电子密度Ne成比例，所以Iion与Ne成比例。
这样，控制施加在上部电极34上的直流电压，通过发挥上述上部电极34的喷镀功能、等离子体的缩小化功能、以及把在上述上部电极34生成的大量的电子向半导体晶片W供给的功能，能够实现光致抗蚀剂膜的强化和最佳聚合物的供给、抑制处理气体的分解等，能够抑制光致抗蚀剂膜的表面粗糙等，能够提高对于光致抗蚀剂膜的蚀刻对象层的蚀刻选择比。并且能够抑制光致抗蚀剂的开口部上的CD的扩展，能够实现形成更高精度的图案。特别是，通过控制直流电压，使喷镀功能、等离子体的缩小化功能和供给电子功能的这三个功能适当发挥，能够进一步提高这样的效果。
此外，上述各功能中的某一个是否产生优势因处理条件等不同而不同，优选用控制器51控制来自可变直流电源50的施加电压，发挥一个以上的这些功能，有效地起到上述的效果。
此外，通过调整施加在上部电极34上的直流电压，能够控制等离子体电位。由此，可以起到抑制向构成上部电极34和腔室壁的沉积防护件11、内壁部件26、绝缘性遮蔽部件42上附着蚀刻副产物的作用。
如果蚀刻副产物附着在构成上部电极34和腔室壁的沉积防护件11等上，就有可能产生工艺特性的变化和微粒。特别是在连续蚀刻多层膜的情况下、在连续蚀刻在半导体晶片W上依次层积Si类有机膜(SiOC)、SiN膜、SiO2膜、和光致抗蚀剂的多层膜的情况下，由于各膜的蚀刻条件不同，前面的处理的影响残留下来，会产生对下面的处理造成不良影响的记忆效果。
这样的蚀刻副产物的附着根据等离子体电位与上部电极34和腔室面等之间的电位差而产生影响，所以，如果能够控制等离子体电位，就能够抑制这样的蚀刻生成物的附着。
以上，通过控制从可变直流电源50施加在上部电极34上的电压，能够使等离子体电位降低，能够抑制蚀刻副产物附着在构成上部电极34和腔室壁的沉积防护件11以及腔室10内的绝缘件(部件26、42)上。作为等离子体电位Vp的值，优选在80V≤Vp≤200V的范围内。
此外，作为把直流电压施加在上部电极34上的其他效果，可以例举的有通过用所施加的直流电压形成等离子体，提高等离子体密度，提高蚀刻速率。
这是因为，如果在上部电极上施加了负的直流电压，电子难以进入上部电极，能够抑制电子的消失，如果离子被加速进入上部电极，电子就能从电极出来，该电子因等离子体电位与施加电压值的差被加速到高速，电离(等离子体化)中性气体，由此电子密度(等离子体密度)增加。
根据实验结果对此进行说明。
图4是表示在使施加在作为下部电极的基座16上的第一高频电力的频率为40MHz，使第二高频电的频率为3.2MHz，压力为4Pa的HARC蚀刻条件下，在使在上部电极上施加的负的直流电压的绝对值变化为0V、300V、600V、900V时，各高频电的输出和电子密度分布的关系的图。此外，图5是表示在施加同样频率的两个高频电，使压力为6.7Pa的Via蚀刻条件下，同样使在上部电极上施加的直流电压的绝对值变化为0V、300V、600V、900V时，各高频电的输出和电子密度分布的关系的图。如这些图所示，可以看出，随施加的直流电压的绝对值变大，电子密度(等离子体密度)增加。图6是表示在上述HARC蚀刻中，使第一高频电力为3000W、第二高频电力为4000W的情况下的晶片径向的电子密度分布的图。如该图所示，可以看出，施加的直流电压的绝对值越大，电子密度越高。
此外，在形成了等离子体的情况下，通过从可变直流电源50把直流电压施加在上部电极34上，在沟槽蚀刻时尤其能够使中心部的等离子体密度升高。在类似沟槽蚀刻时的条件、腔室10内的压力提高且使用的蚀刻气体是负性气体的情况下，有腔室10内的中心部的等离子体密度降低的倾向，通过这样在上部电极34上施加直流电压、使中心部的等离子体密度提高，能够控制等离子体密度使等离子体密度均匀。
用实验结果对此进行说明。
在图2的装置中，把半导体晶片装入腔室内，放置在基座上，把CF4气体、CHF3气体、Ar气体、N2气体作为处理气体导入腔室内，使腔室内的压力为26.6Pa，使第一高频电力为40MHz、300W，第二高频电力为3.2MHz、1000W，并将其施加在作为下部电极的基座上，在这样的沟槽蚀刻条件下，在不向上部电极施加直流电压的情况和施加-600W的情况下，测定了晶片径向的电子密度(等离子体密度)分布。其结果示于图7中。如图所示，可以确认，在不施加直流电压的情况下，晶片中心部的电子密度比其他部分还低，与此相对应，通过施加直流电压，使晶片中心部的电子密度上升，使电子密度均匀化。此外，通过施加直流电压，电子密度整体提高。
如上所述，通过控制施加在上部电极34上的直流电压，至少可以有效地发挥下述功能中的一个：上述的上部电极34的喷镀功能、等离子体的缩小化功能、电子的供给功能、控制等离子体电位的功能、提高电子密度(等离子体密度)的功能和控制等离子体密度的功能。
以上，对在上部电极34上施加了直流(DC)电压的情况下的广义的作用效果进行了说明。
在本实施方式中，作为在上部电极上施加直流电压的等离子体蚀刻装置，使用了在下部电极上施加形成等离子体用的第一高频(RF)电和引入离子用的第二高频(RF)电的下部RF二频率施加型的等离子体蚀刻装置，而作为下部RF二频率施加型的等离子体蚀刻装置相对于其他的电容耦合型等离子体蚀刻装置的优点，可以例举以下所示方面。
首先，像本实施方式这样，通过在下部电极上施加形成等离子体用的高频电，由于能够在更靠近晶片的范围形成等离子体，还由于等离子体不向更宽的区域扩散、能够抑制处理气体的分解，所以即使在处理容器内的压力高、等离子体密度低的条件下，也能够使对晶片的蚀刻速率提高。此外，即使在形成等离子体用的高频电的频率高的情况下，由于能够确保比较大的离子能量，所以是高效率的。相对于此，在向上部电极上施加形成等离子体用的高频电的类型的装置中，由于在上部电极附近生成等离子体，在处理容器内的压力高、等离子体密度低的条件下，难以提高对晶片的蚀刻速率。
此外，象本实施方式这样，通过在下部电极上分别施加形成等离子体用的高频电和引入离子用的高频电，可以独立控制等离子体蚀刻所需要的形成等离子体的功能和引入离子功能。相对于此，在下部电极上施加一个频率的高频电的类型的装置中，不能独立控制形成等离子体的功能和引入离子的功能，难以满足高的微细加工性能所要求的蚀刻条件。
如上所述，下部RF二频率施加型的等离子体蚀刻装置可以在晶片附近的范围内形成等离子体，等离子体不扩散到更宽的区域，而且可以独立控制形成等离子体的功能和引入离子的功能，在这样的装置中，通过向上部电极施加直流电压，由于还可以同时具有上部电极的喷镀功能、等离子体的缩小化功能、向晶片提供电子的功能、控制等离子体电位的功能、提高等离子体密度的功能和控制等离子体密度的功能中的至少一个，所以能够提供适合近年来蚀刻微细加工的、具有更高的性能的等离子体蚀刻装置。
此外，向上部电极34的直流电压的施加也可以是有选择的。就在向上部电极34施加直流电压的需要的蚀刻条件来说，使可变直流电源50和图2所示的继电器开关52导通，就在向上部电极34施加直流电压的不是特别需要的条件来说，也可以使可变直流电源50和继电器开关52断开。
此外，在向上部电极34施加直流电压时，如果上部电极34接地，施加直流电压的功能就消失，所以上部电极34需要以DC的方式浮动。图8中表示了模式图。在图8中，以电的方式形成电容器501、502、503的部位实际上放入了电介质，上部电极34通过电介质，成为相对于处理容器10和接地导体10a的DC的浮动。此外，从高频电源88、89施加在下部电极16上的高频电通过处理空间，到达上部电极34，经由电容器501、502、503，到达接地的处理容器10和接地导体10a。
然后，在可变直流电源50和继电器开关52断开、不向上部电极34施加直流电压的情况下，可以使上部电极34变成接地状态或DC方式的浮动状态。在图9的例子中，在不向上部电极34施加直流电压的情况下，用开关(可变装置)504使接地导体10a和上部电极34短路，使上部电极34成为接地状态，也可以把开关(可变装置)504断开，使上部电极34成为DC的浮动状态。
此外，如图10所示，在以电的方式形成电容器501的部位也可以构成为能够电地改变电容。由此，能够改变上部电极的电位。
此外，如图11所示，设置有例如从等离子体检测窗口10a检测等离子体状态的检测器55，根据其检测信号，控制器51控制可变直流电源50，由此，可以把有效发挥上述功能的直流电压自动施加在上部电极34上。此外，也可以设置检测壳层厚度的检测器或检测电子密度的检测器，根据其检测信号，控制器51控制可变直流电源50。
可是，如果在上部电极34上施加直流电压，电子就积存在上部电极34上，可能在与腔室10的内壁之间等产生异常发电。为了抑制这样的异常放电，在本实施方式中，把作为以DC的方式接地的零件的GND块(导电性部件)91设置在腔室壁侧的沉积防护件11上。该GND块91露出等离子体面，与沉积防护件11的内部的导电部进行电连接，从可变直流电源50施加在上部电极34上的直流电压电流经过处理空间，到达GND块91，通过沉积防护件11接地。GND块91是导电体，优选是Si、SiC等的含硅物质。C也能够适合使用。用此GND块91可以使积存在上述上部电极34上的电子逃逸，能够防止异常放电。优选GND块91的突出长度是10mm以上。
此外为了防止异常放电，以下的方法也是有效的，在把直流电压施加在上部电极34上的情况下，用适当的手段周期性地施加图12所示的极短的反极性的脉冲，重叠在直流电压上，中和电子。
上述的GND块91如果设置在形成等离子体的区域，其位置不限于图1的位置，例如，如图13所示，设置在基座16的周围等，也可以设置在基座16的一侧，此外如图14所示，在上部电极34的外侧设置成环状等，也可以设置在上部电极34附近。但是，在形成等离子体时，在沉积防护件11等上覆盖的Y2O3或聚合物飞扬，如果其附着在GND块91上，则变成不是DC的接地，难以发挥异常放电防止效果，所以使它们难以附着是重要的。因此，优选GND块91位于远离用Y2O3等覆盖的部件的位置，作为相邻的零件优选的是Si或石英(SiO2)等等的含Si物质。例如图15(a)所示，优选的是在GND块91的周围设置含Si部件93。这种情况下，含Si部件93的在GND块91的下方的部分的长度L优选的是在GND块91的突出长度M以上。此外，为了抑制因Y2O3或聚合物的附着造成的功能降低，如图15(b)所示，作为GND块91，设置飞扬物难以附着的凹陷处91a是有效的。此外，增加GND块91的表面积，使Y2O3或聚合物难以覆盖也是有效的。再者，为了抑制附着物，温度高是有效的，但是由于把形成等离子体用的高频电提供给上部电极34，其附近的温度升高，所以从使温度升高、使附着物不附着的观点来看，如上述图14所示，优选将其设置在上部电极34附近。这种情况下，特别是如上述图14所示，更优选的是在上部电极34的外侧呈环状设置。
下面，作为在上部电极施加直流电压的等离子体蚀刻装置，使用在下部电极上施加形成等离子体用的第一高频(RF)电和引入离子用的第二高频(RF)电的上述下部RF二频率施加型的等离子体蚀刻装置，用含硅的掩膜，对晶片W上的有机膜或非结晶碳膜进行蚀刻，对该种方法进行具体的说明。
图16是适用本发明的等离子体蚀刻的晶片W的截面结构图。如图16(a)所示，此晶片W形成为从下面顺序层叠硅基板401、作为有机类材料膜的有机膜402、作为无机类材料膜的氮氧化硅膜(SiON膜)403、作为防止反射膜的BARC404，此外，在其上层形成作为喷镀成规定形状的蚀刻掩膜的ArF抗蚀剂膜405。
此外有机膜402也可以置换成非结晶碳膜。此外，也可以使用含硅的膜、例如氧化硅膜(SiO2膜)或氮化硅膜(Si3N4膜)这样的作为一般的硬掩膜使用的材料，来替代氮氧化硅膜403。再者，在硅基板401和有机膜402之间也可以夹有氧化硅膜或氮化硅膜。
对此晶片W，从处理气体供给源66把CF4提供到腔室10内，同时在作为下部电极的基座16上，从第一高频电源88以规定的功率施加生成等离子体用的第一高频电，并且由第二高频电源90以规定的功率施加引入离子用的第二高频电，对BARC404和氮氧化硅膜403进行蚀刻。由此，如图16(b)所示，形成与ArF抗蚀剂膜405对应的凹陷部(槽或洞)。
此时典型的蚀刻条件如下。
腔室内压力＝10Pa
高频电(第一/第二)＝400W/400W
处理气体流量CF4＝180sccm(mL/min)
处理时间＝30sec
反压(氦气：中心部/边缘部)＝2000Pa/4000Pa
上部电极34的温度＝120℃
腔室10的侧壁温度＝120℃
基座16的温度＝20℃
然而，对于图16(b)所示的晶片构造，从处理气体供给源66向腔室10内提供不含CF类气体的处理气体、例如O2气，同时在下部电极16上分别以规定的功率施加第一高频电和第二高频电，而且在上部电极34上施加来自直流电源50的直流电压。这种情况下，作为向上部电极34施加的直流电压值，优选其在-100V～-1500V的范围内，再优选的是在-100V～-1000V的范围内，进一步优选的是在-100V～-600V的范围内。通过这样进行蚀刻处理，上述的凹陷部内的有机膜402被蚀刻，并且ArF抗蚀剂膜405和BARC404也同时被蚀刻，氮氧化硅膜403起到蚀刻停止层的作用，结果，成为如图16(c)所示的晶片结构。
作为在使用含有硅的掩膜蚀刻有机膜或非结晶碳膜时的不含F类气体的处理气体，可以例举的除了上述O2单质气体以外，还有例如(O2、N2)、(O2、N2、CO)、(O2、CO)、(O2、CO2)、(O2、CH4)、(O2、NH3)等的O2与其他气体的组合，这种情况下，也能够发挥与O2气体相同的效果。
在使用含有硅的掩膜蚀刻有机膜或非结晶碳膜时，其典型的条件如下。
腔室内压力＝1Pa
高频电(第一/第二)＝400W/400W
处理气体流量O2＝150sccm
处理时间＝100sec
反压(氦气：中心部/边缘部)＝2000Pa/4000Pa
上部电极34的温度＝120℃
腔室10侧壁的温度＝120℃
基座16的温度＝20℃
向上部电极34的直流电压值＝-250V
对于图16(b)所示的晶片构造，对有机膜402进行蚀刻，同时在把氮氧化硅膜403作为掩膜使用的情况下，把O2气这样的不含CF类气体的处理气体提供到腔室10内，如果在下部电极16上分别以规定的功率施加第一高频电和第二高频电，而且在上部电极34上施加来自直流电源50的直流电压，则能够提高有机膜402的蚀刻速率，同时能够防止氮氧化硅膜403的塌肩(shoulder loss)，能够提高对氮氧化硅膜403的有机膜402的蚀刻选择比。
这里，对于图16(b)所示的晶片结构，考虑不向上部电极34施加来自直流电源50的直流电压的情况。为了提高有机膜402的蚀刻速率，需要提高第一高频电功率的值。可是，如果提高第一高频电功率的值，虽然由于等离子体密度上升，能够提高有机膜402的蚀刻速率，但同时下部电极16上的自身偏压(Vdc)也增加。所谓的自身偏压增加，换句话说是晶片W和等离子体空间之间的电位差变大，所以等离子体中的离子向氮氧化硅膜403的入射能量提高，氮氧化硅膜403的损伤变大。于是如图17所示，在靠近氮氧化硅膜403的凹部的部分尤其被切削，氮氧化硅膜403的形状变成山形，产生所谓的塌肩(shoulder loss)现象。即，如果提高第一高频电功率的值，则有机膜402的蚀刻速率增加，但有机膜402相对于氮氧化硅膜403的蚀刻选择比降低。
相对于此，在从直流电源50把直流电压施加在上部电极34上的情况下，因为能够以与上述(本说明书第12页第30行起至第13页第6行)的原理相同的原理，使等离子体密度增加，所以即使不提高第一高频电功率的值，也能够使等离子体密度增加。此外，由于不提高第一高频电功率的值，所以可以防止自身的偏压(Vdc)增加后，等离子体中的离子向氮氧化硅膜403的入射能量提高，而造成的氮氧化硅膜403的塌肩现象。
下面，以实验例表示上述的提高蚀刻速率的效果和提高蚀刻选择比(防止塌肩)的效果。
图18是表示横轴为晶片位置(mm)、纵轴为蚀刻速率(nm/min)，蚀刻光致抗蚀剂膜时的蚀刻速率的图。此外，图19是表示横轴为晶片位置(mm)、纵轴为喷镀速率(nm/min)，对氧化硅膜进行喷镀时的喷镀速率的图。在这些图中，(a)表示在上部电极上不施加直流电压的情况，(b)表示在上部电极上施加-250V直流电压的情况。此外，在图19(b)中的负值的喷镀速率，表示氧化硅膜不被喷镀，相反堆积物堆积在硅氧化膜上的情况。
图18和图19的蚀刻条件除了处理时间以外是相同的。下面，表示此时的蚀刻条件。
<蚀刻条件>
腔室内压力＝1Pa
高频电(第一/第二)＝400W/400W
处理气体流量O2＝150sccm(mL/min)
处理时间(图18)＝60sec
处理时间(图19)＝120sec
反压(氦气：中心部/边缘部)＝2000Pa/4000Pa
上部电极34的温度＝120℃
腔室10侧壁的温度＝120℃
基座16的温度＝20℃
从图18可以看出，通过在上部电极34上施加直流电压，光致抗蚀剂膜的蚀刻速率提高。此外，从图19可以看出，即使在上部电极34上施加直流电压，氧化硅膜的喷镀速率也不上升(不喷镀，相反堆积)。
这里，由于图18和图19的蚀刻条件除了处理时间以外是相同的，可以考虑把图18中的光致抗蚀剂膜置换成在上述图16中说明的有机膜402，把图19中的氧化硅膜置换成上述图16中说明的氮氧化硅膜403，因此，在上述图16中所示的具体的情况中，通过在上部电极34上施加直流电压，能够使有机膜402的蚀刻速率提高，同时能够提高对于氮氧化硅膜403的有机膜402的蚀刻选择比，并通过实验得到了证实。
此外，如要例举上述第一高频电和第二高频电可以采用的频率，则作为第一高频电，能够例举的有13.56MHz、27MHz、40MHz、60MHz、80MHz、100MHz、160MHz，作为第二高频电，能够例举的有380kHz、800kHz、1MHz、2MHz、3.2MHz、13.56MHz，能够根据加工的不同适当组合使用。

Claims (7)

1.一种等离子体蚀刻方法，其特征在于：
是使用等离子体蚀刻装置的、被处理基板的等离子体蚀刻方法，
所述等离子体蚀刻装置包括，收容被处理基板并可以进行真空排气的处理容器；
在处理容器内相对配置的第一电极和支承被处理基板的第二电极；
对所述第二电极施加相对高频率的第一高频电力的第一高频电施加单元；
对所述第二电极施加相对低频率的第二高频电力的第二施加高频电单元；
对所述第一电极施加直流电压的直流电源；和
向所述处理容器内供给处理气体的处理气体供给单元，
在使用含有硅的掩膜蚀刻被处理基板上的有机膜或非结晶碳膜时，把所述第一高频电力和第二高频电力施加在所述第二电极上，使从所述处理气体供给单元吐出的、不含CF类气体的处理气体等离子体化，并且把直流电压施加在所述第一电极上，由此，进行所述被处理基板的等离子体蚀刻。
2.如权利要求1所述的等离子体蚀刻方法，其特征在于：
作为不含所述CF类气体的处理气体，使用O2、(O2、N2)的组合、(O2、N2、CO)的组合、(O2、CO)的组合、(O2、CO2)的组合、(O2、CH4)的组合、和(O2、NH3)的组合中的任意一种。
3.如权利要求1或2所述的等离子体蚀刻方法，其特征在于：
来自所述直流电源的直流电压值为-100V～-1500V的范围内。
4.如权利要求3所述的等离子体蚀刻方法，其特征在于：
来自所述直流电源的直流电压值为-100V～-1000V的范围内。
5.如权利要求4所述的等离子体蚀刻方法，其特征在于：
来自所述直流电源的直流电压值为-100V～-600V的范围内。
6.如权利要求1～5中任一项所述的等离子体蚀刻方法，其特征在于：
所述第一电极相对接地电位是直流方式的浮动状态。
7.一种计算机可读取的存储介质，存储有在计算机上运行的控制程序，其特征在于：
所述控制程序在执行时，控制等离子体处理装置，使之进行权利要求1～6中任一项所述的等离子体蚀刻方法。
CN2006101565781A 2005-12-28 2006-12-28 等离子体蚀刻方法 Expired - Fee Related CN1992164B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005378608 2005-12-28
JP2005-378608 2005-12-28
JP2005378608A JP4827081B2 (ja) 2005-12-28 2005-12-28 プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体

Publications (2)

Publication Number Publication Date
CN1992164A true CN1992164A (zh) 2007-07-04
CN1992164B CN1992164B (zh) 2012-02-08

Family

ID=38214319

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101565781A Expired - Fee Related CN1992164B (zh) 2005-12-28 2006-12-28 等离子体蚀刻方法

Country Status (5)

Country Link
US (1) US8128831B2 (zh)
JP (1) JP4827081B2 (zh)
KR (1) KR100810773B1 (zh)
CN (1) CN1992164B (zh)
TW (1) TWI450328B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102254813A (zh) * 2008-02-12 2011-11-23 东京毅力科创株式会社 等离子体蚀刻方法
US8263499B2 (en) 2008-03-31 2012-09-11 Tokyo Electron Limited Plasma processing method and computer readable storage medium
CN101552189B (zh) * 2008-03-31 2013-03-06 东京毅力科创株式会社 等离子体处理方法
US8394720B2 (en) 2008-09-04 2013-03-12 Tokyo Electron Limited Plasma processing method and resist pattern modifying method
CN101546685B (zh) * 2008-03-27 2013-05-22 东京毅力科创株式会社 等离子体处理装置和等离子体蚀刻方法
TWI460786B (zh) * 2007-08-17 2014-11-11 Tokyo Electron Ltd A plasma processing apparatus, a plasma processing method, and a memory medium
TWI488545B (zh) * 2007-09-10 2015-06-11 Tokyo Electron Ltd Plasma processing device and plasma processing method and memory medium
CN111819667A (zh) * 2018-08-08 2020-10-23 东京毅力科创株式会社 等离子体处理方法和等离子体处理装置

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7840448B2 (en) 2003-05-07 2010-11-23 Cbs Interactive Inc. System and method for automatically generating a narrative product summary
US7951262B2 (en) 2004-06-21 2011-05-31 Tokyo Electron Limited Plasma processing apparatus and method
JP5271267B2 (ja) * 2006-08-07 2013-08-21 東京エレクトロン株式会社 エッチング処理を実行する前のマスク層処理方法
CN101153396B (zh) * 2006-09-30 2010-06-09 中芯国际集成电路制造(上海)有限公司 等离子刻蚀方法
JP5047644B2 (ja) * 2007-01-31 2012-10-10 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
JP2009032947A (ja) * 2007-07-27 2009-02-12 Hitachi High-Technologies Corp 記録媒体
JP4983575B2 (ja) * 2007-11-30 2012-07-25 パナソニック株式会社 プラズマ処理装置およびプラズマ処理方法
US8133819B2 (en) * 2008-02-21 2012-03-13 Applied Materials, Inc. Plasma etching carbonaceous layers with sulfur-based etchants
JP5213496B2 (ja) 2008-03-31 2013-06-19 東京エレクトロン株式会社 プラズマエッチング方法及びコンピュータ読み取り可能な記憶媒体
JP5064319B2 (ja) * 2008-07-04 2012-10-31 東京エレクトロン株式会社 プラズマエッチング方法、制御プログラム及びコンピュータ記憶媒体
JP5171683B2 (ja) * 2009-02-18 2013-03-27 東京エレクトロン株式会社 プラズマ処理方法
JP2011049360A (ja) * 2009-08-27 2011-03-10 Tokyo Electron Ltd プラズマエッチング方法
US9117769B2 (en) 2009-08-27 2015-08-25 Tokyo Electron Limited Plasma etching method
JP5486883B2 (ja) * 2009-09-08 2014-05-07 東京エレクトロン株式会社 被処理体の処理方法
JP5563860B2 (ja) 2010-03-26 2014-07-30 東京エレクトロン株式会社 基板処理方法
US8846451B2 (en) * 2010-07-30 2014-09-30 Applied Materials, Inc. Methods for depositing metal in high aspect ratio features
JP5674375B2 (ja) 2010-08-03 2015-02-25 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
CN103081074B (zh) * 2010-08-27 2015-08-26 东京毅力科创株式会社 基板处理方法、图案形成方法、半导体元件的制造方法及半导体元件
CN102403219B (zh) * 2010-09-14 2015-10-07 中微半导体设备(上海)有限公司 一种铜制程等离子刻蚀方法
JP2012204644A (ja) * 2011-03-25 2012-10-22 Tokyo Electron Ltd プラズマ処理装置及びプラズマ処理方法
KR101330516B1 (ko) * 2012-04-24 2013-11-18 주식회사 테스 비정질 탄소막의 형성방법
JP6035117B2 (ja) * 2012-11-09 2016-11-30 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
JP6017928B2 (ja) 2012-11-09 2016-11-02 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
JP6029522B2 (ja) * 2013-04-16 2016-11-24 東京エレクトロン株式会社 パターンを形成する方法
US8980758B1 (en) * 2013-09-17 2015-03-17 Applied Materials, Inc. Methods for etching an etching stop layer utilizing a cyclical etching process
JP6423706B2 (ja) * 2014-12-16 2018-11-14 東京エレクトロン株式会社 プラズマ処理装置
JP6545053B2 (ja) * 2015-03-30 2019-07-17 東京エレクトロン株式会社 処理装置および処理方法、ならびにガスクラスター発生装置および発生方法
JP6542053B2 (ja) * 2015-07-15 2019-07-10 株式会社東芝 プラズマ電極構造、およびプラズマ誘起流発生装置
JP2017212361A (ja) * 2016-05-26 2017-11-30 東京エレクトロン株式会社 プラズマ処理装置及びパーティクル付着抑制方法
US10555412B2 (en) 2018-05-10 2020-02-04 Applied Materials, Inc. Method of controlling ion energy distribution using a pulse generator with a current-return output stage
US11476145B2 (en) 2018-11-20 2022-10-18 Applied Materials, Inc. Automatic ESC bias compensation when using pulsed DC bias
KR20210107716A (ko) 2019-01-22 2021-09-01 어플라이드 머티어리얼스, 인코포레이티드 펄스 전압 파형을 제어하기 위한 피드백 루프
US11508554B2 (en) 2019-01-24 2022-11-22 Applied Materials, Inc. High voltage filter assembly
US20210210355A1 (en) * 2020-01-08 2021-07-08 Tokyo Electron Limited Methods of Plasma Processing Using a Pulsed Electron Beam
US11462388B2 (en) 2020-07-31 2022-10-04 Applied Materials, Inc. Plasma processing assembly using pulsed-voltage and radio-frequency power
US11901157B2 (en) 2020-11-16 2024-02-13 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11798790B2 (en) 2020-11-16 2023-10-24 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11495470B1 (en) 2021-04-16 2022-11-08 Applied Materials, Inc. Method of enhancing etching selectivity using a pulsed plasma
US11948780B2 (en) 2021-05-12 2024-04-02 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11791138B2 (en) 2021-05-12 2023-10-17 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11967483B2 (en) 2021-06-02 2024-04-23 Applied Materials, Inc. Plasma excitation with ion energy control
US11984306B2 (en) 2021-06-09 2024-05-14 Applied Materials, Inc. Plasma chamber and chamber component cleaning methods
US11810760B2 (en) 2021-06-16 2023-11-07 Applied Materials, Inc. Apparatus and method of ion current compensation
US11569066B2 (en) 2021-06-23 2023-01-31 Applied Materials, Inc. Pulsed voltage source for plasma processing applications
US11776788B2 (en) 2021-06-28 2023-10-03 Applied Materials, Inc. Pulsed voltage boost for substrate processing
US11476090B1 (en) 2021-08-24 2022-10-18 Applied Materials, Inc. Voltage pulse time-domain multiplexing
US11694876B2 (en) 2021-12-08 2023-07-04 Applied Materials, Inc. Apparatus and method for delivering a plurality of waveform signals during plasma processing
US11972924B2 (en) 2022-06-08 2024-04-30 Applied Materials, Inc. Pulsed voltage source for plasma processing applications

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104898B2 (ja) * 1988-01-13 1994-12-21 忠弘 大見 減圧表面処理装置
JPH09111460A (ja) * 1995-10-11 1997-04-28 Anelva Corp チタン系導電性薄膜の作製方法
JP3319285B2 (ja) 1996-06-05 2002-08-26 株式会社日立製作所 プラズマ処理装置及びプラズマ処理方法
US20020076935A1 (en) * 1997-10-22 2002-06-20 Karen Maex Anisotropic etching of organic-containing insulating layers
US6074569A (en) * 1997-12-09 2000-06-13 Hughes Electronics Corporation Stripping method for photoresist used as mask in Ch4 /H2 based reactive ion etching (RIE) of compound semiconductors
US6284149B1 (en) * 1998-09-18 2001-09-04 Applied Materials, Inc. High-density plasma etching of carbon-based low-k materials in a integrated circuit
KR100880767B1 (ko) 1999-05-06 2009-02-02 도쿄엘렉트론가부시키가이샤 플라즈마 처리 장치
JP4382926B2 (ja) * 1999-09-29 2009-12-16 東京エレクトロン株式会社 プラズマ処理方法
EP1134303B1 (en) * 2000-03-13 2010-06-09 Canon Kabushiki Kaisha Thin film production process
JP2001308175A (ja) * 2000-04-21 2001-11-02 Nec Corp 半導体装置及びその製造方法
US6779481B2 (en) * 2000-04-27 2004-08-24 Tokyo Electron Limited Electrical coupling between chamber parts in electronic device processing equipment
US6962879B2 (en) * 2001-03-30 2005-11-08 Lam Research Corporation Method of plasma etching silicon nitride
US6630407B2 (en) * 2001-03-30 2003-10-07 Lam Research Corporation Plasma etching of organic antireflective coating
US6770166B1 (en) * 2001-06-29 2004-08-03 Lam Research Corp. Apparatus and method for radio frequency de-coupling and bias voltage control in a plasma reactor
JP2003234331A (ja) * 2001-12-05 2003-08-22 Tokyo Electron Ltd プラズマエッチング方法およびプラズマエッチング装置
US6828241B2 (en) * 2002-01-07 2004-12-07 Applied Materials, Inc. Efficient cleaning by secondary in-situ activation of etch precursor from remote plasma source
US6744212B2 (en) * 2002-02-14 2004-06-01 Lam Research Corporation Plasma processing apparatus and method for confining an RF plasma under very high gas flow and RF power density conditions
AU2003244166A1 (en) * 2002-06-27 2004-01-19 Tokyo Electron Limited Plasma processing method
JP4775834B2 (ja) * 2002-08-05 2011-09-21 東京エレクトロン株式会社 エッチング方法
KR100772740B1 (ko) 2002-11-28 2007-11-01 동경 엘렉트론 주식회사 플라즈마 처리 용기 내부재
CN100418187C (zh) * 2003-02-07 2008-09-10 东京毅力科创株式会社 等离子体处理装置、环形部件和等离子体处理方法
US7951262B2 (en) * 2004-06-21 2011-05-31 Tokyo Electron Limited Plasma processing apparatus and method
US7740737B2 (en) * 2004-06-21 2010-06-22 Tokyo Electron Limited Plasma processing apparatus and method
US7988816B2 (en) * 2004-06-21 2011-08-02 Tokyo Electron Limited Plasma processing apparatus and method
US20060037704A1 (en) * 2004-07-30 2006-02-23 Tokyo Electron Limited Plasma Processing apparatus and method
JP4515950B2 (ja) * 2005-03-31 2010-08-04 東京エレクトロン株式会社 プラズマ処理装置、プラズマ処理方法およびコンピュータ記憶媒体
US7993489B2 (en) * 2005-03-31 2011-08-09 Tokyo Electron Limited Capacitive coupling plasma processing apparatus and method for using the same
US8129282B2 (en) * 2006-07-19 2012-03-06 Tokyo Electron Limited Plasma etching method and computer-readable storage medium
JP2009239012A (ja) * 2008-03-27 2009-10-15 Tokyo Electron Ltd プラズマ処理装置及びプラズマエッチング方法
US8263499B2 (en) * 2008-03-31 2012-09-11 Tokyo Electron Limited Plasma processing method and computer readable storage medium
JP5213496B2 (ja) * 2008-03-31 2013-06-19 東京エレクトロン株式会社 プラズマエッチング方法及びコンピュータ読み取り可能な記憶媒体
JP5128421B2 (ja) * 2008-09-04 2013-01-23 東京エレクトロン株式会社 プラズマ処理方法およびレジストパターンの改質方法
JP5221403B2 (ja) * 2009-01-26 2013-06-26 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置および記憶媒体
US8383001B2 (en) * 2009-02-20 2013-02-26 Tokyo Electron Limited Plasma etching method, plasma etching apparatus and storage medium
JP2010205967A (ja) * 2009-03-04 2010-09-16 Tokyo Electron Ltd プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI460786B (zh) * 2007-08-17 2014-11-11 Tokyo Electron Ltd A plasma processing apparatus, a plasma processing method, and a memory medium
TWI488545B (zh) * 2007-09-10 2015-06-11 Tokyo Electron Ltd Plasma processing device and plasma processing method and memory medium
CN102254813A (zh) * 2008-02-12 2011-11-23 东京毅力科创株式会社 等离子体蚀刻方法
CN101546685B (zh) * 2008-03-27 2013-05-22 东京毅力科创株式会社 等离子体处理装置和等离子体蚀刻方法
US8263499B2 (en) 2008-03-31 2012-09-11 Tokyo Electron Limited Plasma processing method and computer readable storage medium
CN101552189B (zh) * 2008-03-31 2013-03-06 东京毅力科创株式会社 等离子体处理方法
US8394720B2 (en) 2008-09-04 2013-03-12 Tokyo Electron Limited Plasma processing method and resist pattern modifying method
CN111819667A (zh) * 2018-08-08 2020-10-23 东京毅力科创株式会社 等离子体处理方法和等离子体处理装置

Also Published As

Publication number Publication date
CN1992164B (zh) 2012-02-08
KR100810773B1 (ko) 2008-03-06
KR20070070098A (ko) 2007-07-03
JP2007180358A (ja) 2007-07-12
US8128831B2 (en) 2012-03-06
TW200739719A (en) 2007-10-16
US20070165355A1 (en) 2007-07-19
TWI450328B (zh) 2014-08-21
JP4827081B2 (ja) 2011-11-30

Similar Documents

Publication Publication Date Title
CN1992164A (zh) 等离子体蚀刻方法和计算机可读取的存储介质
JP5731587B2 (ja) プラズマ処理チャンバ
US10529539B2 (en) Plasma processing apparatus and method
JP5215875B2 (ja) プラズマエッチングチャンバのための統合型の容量および誘導電源
CN1842242A (zh) 等离子体处理装置和等离子体处理方法
US9659756B2 (en) Plasma etching apparatus and plasma cleaning method
JP5470421B2 (ja) プラズマ処理チャンバ
CN101800161B (zh) 等离子体蚀刻方法和等离子体蚀刻装置
CN1842243A (zh) 等离子体处理装置和等离子体处理方法
US8569178B2 (en) Plasma processing method and plasma processing apparatus
CN1842244A (zh) 等离子体处理装置
CN101038861A (zh) 等离子体蚀刻方法及计算机可读取的存储介质
CN101047114A (zh) 等离子体处理装置和等离子体处理方法
CN1664995A (zh) 等离子体处理方法和等离子体处理装置
KR20150002525A (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치
CN1783430A (zh) 电容耦合型等离子体处理装置
CN1287430C (zh) 干蚀刻方法
CN101030527A (zh) 等离子体蚀刻方法和计算机可读取的存储介质
CN101047112A (zh) 等离子体处理方法及等离子体处理装置
CN1705079A (zh) 等离子体处理装置和阻抗调整方法
CN1745463A (zh) 等离子体处理装置和等离子体处理装置用的电极板和电极板制造方法
CN1276479C (zh) Si蚀刻方法及蚀刻装置
CN1787183A (zh) 等离子体蚀刻方法
CN1828274A (zh) F密度测量方法、等离子体处理方法和等离子体处理装置
CN101038872A (zh) 等离子体蚀刻方法及计算机可读取的存储介质

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120208