CN111819667A - 等离子体处理方法和等离子体处理装置 - Google Patents

等离子体处理方法和等离子体处理装置 Download PDF

Info

Publication number
CN111819667A
CN111819667A CN201980017866.4A CN201980017866A CN111819667A CN 111819667 A CN111819667 A CN 111819667A CN 201980017866 A CN201980017866 A CN 201980017866A CN 111819667 A CN111819667 A CN 111819667A
Authority
CN
China
Prior art keywords
plasma processing
substrate
silicon
upper electrode
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980017866.4A
Other languages
English (en)
Inventor
小笠原幸辅
山口贤太郎
伴瀬贵德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN111819667A publication Critical patent/CN111819667A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32422—Arrangement for selecting ions or species in the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一个例示的实施方式的等离子体处理方法在电容耦合型的等离子体处理装置的基片支承台上载置有基片的状态下实施。等离子体处理方法包括：对腔室内供给非活性气体的步骤；和使含硅材料沉积在基片上的步骤。在进行沉积的步骤中，选择性地实施两个处理中的一者以从腔室内的非活性气体生成等离子体，该两个处理是：将第一高频电功率供给到等离子体处理装置的上部电极的处理；和将第二高频电功率供给到基片支承台的下部电极的处理。此外，在进行沉积的步骤中，对上部电极施加负极性的偏置电压。

Description

等离子体处理方法和等离子体处理装置
技术领域
本发明的例示的实施方式涉及等离子体处理方法和等离子体处理装置。
背景技术
在电子器件的制造中进行等离子体蚀刻。在等离子体蚀刻中，掩模的图案被转印到基底膜。在掩模形成有开口。掩模的开口的尺寸有时在实施等离子体蚀刻之前被缩小。
在专利文献1和专利文献2中，记载了使掩模的开口的尺寸缩小的技术。在专利文献1和专利文献2记载的技术中，使用了电容耦合型的等离子体处理装置。在等离子体处理装置的腔室内，生成等离子体。为了使来自等离子体的离子撞击到等离子体处理装置的上部电极，将负极性的直流电压施加到等离子体处理装置的上部电极。通过离子的撞击，从上部电极释放硅颗粒。释放出的颗粒沉积在基片上。其结果是，掩模的开口的尺寸被缩小。
现有技术文献
专利文献
专利文献1：日本特开2014-82228号公报
专利文献2：日本特开2018-93189号公报
发明内容
发明要解决的技术问题
寻求使掩模的开口的长度方向上的尺寸以及该开口的与长度方向正交的方向上的尺寸中的一者选择性地缩小的技术。
用于解决技术问题的技术方案
在一个例示的实施方式中，提供一种对基片实施的等离子体处理方法。基片具有含硅膜和掩模。掩模形成于含硅膜上。在掩模形成有开口。开口具有长度方向。等离子体处理方法在电容耦合型的等离子体处理装置的基片支承台上载置有基片的状态下实施。基片支承台设置于等离子体处理装置的腔室内。等离子体处理方法包括对腔室内供给非活性气体的步骤。等离子体处理方法还包括使含硅材料沉积在基片上的步骤。在进行沉积的步骤中，选择性地实施两个处理中的一者以从非活性气体生成等离子体，两个处理是：将第一高频电功率从第一高频电源供给到等离子体处理装置的上部电极的处理；和将第二高频电功率从第二高频电源供给到基片支承台的下部电极的处理。第二高频电功率具有比第一高频电功率的频率低的频率。并且，在进行沉积的步骤中，对上部电极施加负极性的偏置电压，以从等离子体使正离子撞击到上部电极而从上部电极释放含硅材料。
发明效果
依照一个例示的实施方式，能够使掩模的开口的长度方向上的尺寸以及该开口的与长度方向正交的方向上的尺寸中的一者选择性地缩小。
附图说明
图1是表示一个例示的实施方式的等离子体处理方法的流程图。
图2的(a)是表示一个例子的基片的一部分的平面图，图2的(b)是表示沿图2的(a)的B-B线得到的截面图，图2的(c)是表示沿图2的(a)的C-C线得到的截面图。
图3是概要地表示一个例示的实施方式的等离子体处理装置的图。
图4的(a)是表示实施了步骤ST2后的状态的一个例子的基片的一部分的平面图，图4的(b)是表示沿图4的(a)的B-B线得到的截面图，图4的(c)是表示沿图4的(a)的C-C线得到的截面图。
图5的(a)是表示实施了步骤ST2后的状态的一个例子的基片的一部分的平面图，图5的(b)是表示沿图5的(a)的B-B线得到的截面图，图5的(c)是表示沿图5的(a)的C-C线得到的截面图。
图6的(a)是表示实施了步骤ST3后的状态的一个例子的基片的截面图，图6的(b)是表示实施了步骤ST3后的状态的一个例子的基片的另一截面图。
图7的(a)是表示实施了步骤ST3后的状态的一个例子的基片的截面图，图7的(b)是表示实施了步骤ST3后的状态的一个例子的基片的另一截面图。
图8的(a)是表示实施了步骤ST4后的状态的一个例子的基片的截面图，图8的(b)是表示实施了步骤ST4后的状态的一个例子的基片的另一截面图。
图9的(a)是表示实施了步骤ST4后的状态的一个例子的基片的截面图，图9的(b)是表示实施了步骤ST4后的状态的一个例子的基片的另一截面图。
图10的(a)是表示实施了步骤ST5后的状态的一个例子的基片的截面图，图10的(b)是表示实施了步骤ST5后的状态的一个例子的基片的另一截面图。
图11的(a)是表示实施了步骤ST5后的状态的一个例子的基片的截面图，图11的(b)是表示实施了步骤ST5后的状态的一个例子的基片的另一截面图。
图12是表示在实验中得到的测量值的图。
具体实施方式
下面，对各种例示的实施方式进行说明。
在一个例示的实施方式中，提供一种对基片实施的等离子体处理方法。基片具有含硅膜和掩模。掩模形成于含硅膜上。在掩模形成有开口。开口具有长度方向。等离子体处理方法在电容耦合型的等离子体处理装置的基片支承台上载置有基片的状态下实施。基片支承台设置于等离子体处理装置的腔室内。等离子体处理方法包括对腔室内供给非活性气体的步骤。等离子体处理方法还包括使含硅材料沉积在基片上的步骤。在进行沉积的步骤中，选择性地实施两个处理中的一者以从非活性气体生成等离子体，两个处理是：将第一高频电功率从第一高频电源供给到等离子体处理装置的上部电极的处理；和将第二高频电功率从第二高频电源供给到基片支承台的下部电极的处理。第二高频电功率具有比第一高频电功率的频率低的频率。并且，在进行沉积的步骤中，对上部电极施加负极性的偏置电压，以从等离子体使正离子撞击到上部电极而从上部电极释放含硅材料。
在进行沉积的步骤中，在将第一高频电功率供给到上部电极的状态下，当对上部电极施加负极性的偏置电压时，利用含硅材料，将掩模的开口的长度方向的尺寸选择性地被缩小。另一方面，在进行沉积的步骤中，在将第二高频电功率供给到下部电极的状态下，当对上部电极施加负极性的偏置电压时，利用含硅材料，将掩模的开口的与长度方向正交的方向的尺寸选择性地缩小。
在另一例示的实施方式中，提供一种对基片实施的等离子体处理方法。基片具有含硅膜和掩模。掩模形成于含硅膜上。在掩模形成有开口。开口具有长度方向。等离子体处理方法在电容耦合型的等离子体处理装置的基片支承台上载置有基片的状态下实施。等离子体处理方法包括对腔室内供给非活性气体的步骤。等离子体处理方法还包括使含硅材料沉积在基片上的步骤。在进行沉积的步骤中，将第二高频电功率从第二高频电源供给到基片支承台的下部电极，以从非活性气体生成等离子体。第二高频电功率具有比第一高频电功率的频率低的频率，该第一高频电功率由与等离子体处理装置的上部电极电连接的第一高频电源产生。并且，在进行沉积的步骤中，对上部电极施加负极性的偏置电压，以从等离子体使正离子撞击到上部电极而从上部电极释放含硅材料。
另一例示的实施方式的等离子体处理方法中，如上所述，在将第二高频电功率供给到下部电极的状态下，对上部电极施加负极性的偏置电压。其结果是，利用含硅材料，将掩模的开口的与长度方向正交的方向的尺寸选择性地缩小。
在一个例示的实施方式中，也可以为，负极性的偏置电压是直流电压。
在一个例示的实施方式中，也可以为，构成上部电极的含硅材料由硅构成。
在一个例示的实施方式中，也可以为，掩模是抗蚀剂掩模。也可以为，含硅膜是含有硅的防反射膜。也可以为，基片还具有在其上形成有防反射膜的有机膜。
在一个例示的实施方式中，也可以为，等离子体处理方法还包括在进行沉积的步骤之后，实施对掩模的基底膜的等离子体蚀刻的步骤。
在一个例示的实施方式中，也可以为，至少在从进行沉积的步骤的开始时刻起至实施等离子体蚀刻的步骤的结束时刻为止的期间，将基片连续地收纳在已减压的腔室的内部空间中。
又一例示的实施方式中，提供一种电容耦合型的等离子体处理装置。等离子体处理装置包括腔室、气体供给部、基片支承台、上部电极、第一高频电源、第二高频电源、偏置电源和控制部。气体供给部构成为能够对腔室内供给非活性气体。基片支承台具有下部电极，并设置于腔室内。上部电极设置于基片支承台的上方。第一高频电源构成为能够产生第一高频电功率，并与上部电极电连接。第二高频电源构成为能够产生第二高频电功率，并与下部电极电连接。第二高频电功率具有比第一高频电功率的频率低的频率。偏置电源构成为能够对上部电极施加负极性的偏置电压。控制部构成为能够控制气体供给部、第一高频电源、第二高频电源和偏置电源。控制部控制气体供给部，以对腔室内供给非活性气体。控制部选择性地实施两个处理中的一者以从非活性气体生成等离子体，该两个处理是：将第一高频电功率从第一高频电源供给到上部电极的处理；和将第二高频电功率从第二高频电源供给到下部电极的处理。控制部控制偏置电源以对上部电极施加负极性的偏置电压，由此从等离子体使正离子撞击到上部电极而从上部电极释放含硅材料。
在一个例示的实施方式中，也可以为，偏置电源是直流电源。
在一个例示的实施方式中，也可以为，构成上部电极的含硅材料由硅构成。
下面，参照附图，对各种例示的实施方式详细地进行说明。此外，在各附图中对相同或相应的部分标注相同的附图标记。
图1是表示一个例示的实施方式的等离子体处理方法的流程。图1所示的等离子体处理方法(以下称为“方法MT”)是为了使基片的掩模的开口的尺寸缩小而实施的。
图2的(a)是表示一个例子的基片的一部分的平面图，图2的(b)是表示沿图2的(a)的B-B线得到的截面图，图2的(c)是表示沿图2的(a)的C-C线得到的截面图。方法MT能够应用于图2的(a)、图2的(b)和图2的(c)所示的基片W。基片W具有含硅膜SF和掩模MK。含硅膜SF由含硅的材料形成。含硅膜SF例如为含有硅的防反射膜。掩模MK形成于含硅膜SF上。掩模MK例如是抗蚀剂掩模。掩模MK只要是能够相对于掩模MK选择性地蚀刻含硅膜SF的方式的材料即可，可以由任意材料形成。在掩模MK形成有开口OP。开口OP具有长度方向。开口OP例如是长孔。以下，以开口OP的长度方向为Y方向，以与开口OP的长度方向正交的方向为X方向进行参照。掩模MK例如通过光刻技术进行了图案化。
基片W还可以具有有机膜OF。含硅膜SF形成在有机膜OF上。基片W还可以具有基底区域BR和其他的膜AF。膜AF形成于基底区域BR上。膜AF可以为含有硅的膜。膜AF例如是硅氧化膜。在膜AF上形成有机膜OF。
方法MT的实施能够使用等离子体处理装置。图3是概要地表示一个例示的实施方式的等离子体处理装置的图。图3所示的等离子体处理装置1是电容耦合型等离子体处理装置。等离子体处理装置1具有腔室10。腔室10在其中提供了内部空间10s。
腔室10包括腔室主体12。腔室主体12具有大致圆筒形状。内部空间10s被提供在腔室主体12的内侧。腔室主体12例如由铝形成。在腔室主体12的内壁面形成有具有耐腐蚀性的膜。具有耐腐蚀性的膜可以为由氧化铝膜、氧化钇之类的陶瓷形成的膜。
在腔室主体12的侧壁形成有通路12p。在内部空间10s与腔室10的外部之间输送基片W时，基片W通过通路12p。通路12p能够由闸阀12g开闭。闸阀12g沿腔室主体12的侧壁设置。
在腔室主体12的底部上设置有支承部13。支承部13由绝缘材料形成。支承部13具有大致圆筒形状。支承部13在内部空间10s中从腔室主体12的底部向上方延伸。支承部13支承基片支承台，即支承台14。支承台14设置于腔室10内，即内部空间10s中。支承台14构成为能够在内部空间10s中支承基片W。
支承台14具有下部电极18和静电吸盘20。支承台14还可以具有电极板16。电极板16由例如铝之类的导体形成，具有大致圆盘形状。下部电极18设置于电极板16上。下部电极18由例如铝之类的导体形成，具有大致圆盘形状。下部电极18与电极板16电连接。
静电吸盘20设置于下部电极18上。基片W载置在静电吸盘20的上表面上。静电吸盘20具有主体和电极。静电吸盘20的主体由电介质形成。静电吸盘20的电极是膜状的电极，设置于静电吸盘20的主体内。静电吸盘20的电极经由开关20s与直流电源20p连接。当对静电吸盘20的电极施加来自直流电源20p的电压时，在静电吸盘20与基片W之间产生静电引力。利用产生的静电引力，基片W被吸附到静电吸盘20并由静电吸盘20保持。
在支承台14上以包围基片W的边缘的方式配置聚焦环FR。聚焦环FR是为了提高对基片W的等离子体处理的面内均匀性而设置的。聚焦环FR没有限定，可以由硅、碳化硅或者石英形成。
在下部电极18的内部设置有流路18f。从冷却单元22经由配管22a将热交换介质(例如致冷剂)供给到流路18f。冷却单元22设置于腔室10的外部。被供给到流路18f的热交换介质经由配管22b返回到冷却单元22。在等离子体处理装置1中，通过热交换介质与下部电极18的热交换，来调节载置于静电吸盘20上的基片W的温度。
在等离子体处理装置1设置有气体供给通路24。气体供给通路24将导热气体(例如He气体)供给到静电吸盘20的上表面与基片W的背面之间。导热气体从导热气体供给机构被供给到气体供给通路24。
等离子体处理装置1还具有上部电极30。上部电极30设置于支承台14的上方。上部电极30隔着部件32支承于腔室主体12的上部。部件32由具有绝缘性的材料形成。上部电极30和部件32封闭腔室主体12的上部开口。
上部电极30可以包括顶板34和支承体36。顶板34的下表面是内部空间10s侧的下表面，规定了内部空间10s。顶板34由含硅材料形成。顶板34例如由硅或者碳化硅形成。在顶板34形成有多个气体释放孔34a。多个气体释放孔34a在顶板34的板厚方向贯通该顶板34。
支承体36以可拆装顶板34的方式支承顶板34。支承体36由铝之类的导电性材料形成。在支承体36的内部设置有气体扩散室36a。在支承体36形成有多个气体孔36b。多个气体孔36b从气体扩散室36a向下方延伸。多个气体孔36b分别与多个气体释放孔34a连通。在支承体36形成有气体导入口36c。气体导入口36c连接到气体扩散室36a连接。在气体导入口36c连接有气体供给管38。
气体供给管38经由阀组41、流量控制器组42和阀组43与气体源组40连接。气体源组40、阀组41、流量控制器组42和阀组43构成气体供给部GS。气体源组40包括多个气体源。气体源组40的多个气体源包括在方法MT使用的多个气体的源。阀组41和阀组43各自包括多个开闭阀。流量控制器组42包括多个流量控制器。流量控制器组42的多个流量控制器各自为质量流量控制器或者压力控制式的流量控制器。气体源组40的多个气体源各自经由阀组41的对应的开闭阀、流量控制器组42的对应的流量控制器和阀组43的对应的开闭阀，与气体供给管38连接。
在等离子体处理装置1中，沿腔室主体12的内壁面可拆装地设有防护件46。防护件46也设置于支承部13的外周。防护件46防止蚀刻副生物附着到腔室主体12。防护件46例如通过在由铝形成的材料的表面形成具有耐腐蚀性的膜而构成。具有耐腐蚀性的膜可以为由氧化钇之类的陶瓷形成的膜。
在支承部13与腔室主体12的侧壁之间设置有挡板48。挡板48例如通过在由铝形成的材料的表面形成具有耐腐蚀性的膜而构成。具有耐腐蚀性的膜可以为由氧化钇之类的陶瓷形成的膜。在挡板48形成有多个贯通孔。在挡板48的下方且腔室主体12的底部，设置有排气口12e。排气口12e经由排气管52与排气装置50连接。排气装置50具有压力调节阀和涡轮分子泵之类的真空泵。
等离子体处理装置1还包括第一高频电源62和第二高频电源64。第一高频电源62是产生第一高频电功率的电源。第一高频电功率，作为一个例子具有适合于生成等离子体的频率。第一高频电功率的频率例如是27MHz～100MHz的范围内的频率。第一高频电源62经由匹配器66与上部电极30连接。匹配器66具有用于使第一高频电源62的输出阻抗与负载侧(上部电极30侧)的阻抗相匹配的电路。此外，也可以为第一高频电源62经由匹配器66与下部电极18连接。
第二高频电源64是产生第二高频电功率的电源。第二高频电功率具有比第一高频电功率的频率低的频率。第二高频电功率能够被用作用于将离子吸引到基片W的偏置用的高频电功率。第二高频电功率的频率例如是400kHz～40MHz的范围内的频率。第二高频电源64经由匹配器68和电极板16与下部电极18连接。匹配器68具有用于使第二高频电源64的输出阻抗与负载侧(下部电极18侧)的阻抗相匹配的电路。
等离子体处理装置1还包括偏置电源70。偏置电源70构成为能够对上部电极30施加负极性的偏置电压。在一个例子中，偏置电源70构成为能够将负极性的直流偏置电压施加到上部电极30。在另一个例子中，偏置电源70构成为能够将负极性的交流偏置电压施加到上部电极30。由偏置电源70产生的交流偏置电压的频率在2MHz以下。也可以为，由偏置电源70产生的交流偏置电压的频率在100kHz以下。
等离子体处理装置1还包括控制部80。控制部80可以为具有处理器、内存之类的存储部、输入装置、显示装置、信号的输入输出接口等的计算机。控制部80控制等离子体处理装置1的各部。通过控制部80，操作者能够使用输入装置进行指令的输入操作等，以管理等离子体处理装置1。此外，通过控制部80，能够利用显示装置来可视化显示等离子体处理装置1的工作状况。此外，在控制部80的存储部保存有控制程序和方案数据。由控制部80的处理器执行控制程序，以在等离子体处理装置1中实施各种处理。控制部80的处理器执行控制程序，按照方案数据控制等离子体处理装置1的各部，由此在等离子体处理装置1中实施方法MT。
再次参照图1，对方法MT详细地进行说明。在以下的说明中，以使用等离子体处理装置1对基片W应用方法MT的情况为例，对方法MT进行说明。此外，在以下的说明中，详细地说明由控制部80进行的等离子体处理装置1的各部的控制。
在方法MT中，将基片W载置在等离子体处理装置1的支承台14上，即静电吸盘20上。基片W由静电吸盘20保持。在基片W载置于支承台14上的状态下实施方法MT的步骤ST1和步骤ST2。在一实施方式中，至少在从步骤ST2的开始时刻起至步骤ST3的结束时刻为止的期间，将基片W连续地收纳在已减压的腔室10的内部空间10s中。在另一实施方式中，至少在从步骤ST1的开始时刻起至步骤ST5的结束时刻为止的期间，将基片W连续地收纳在已减压的腔室10的内部空间10s中。
在步骤ST1中，对腔室10内即内部空间10s供给非活性气体。非活性气体例如包括稀有气体。稀有气体可以包含He、Ne、Ar、Kr、Xe中的任意者。非活性气体还包括氢气(H2气体)。在步骤ST1中，用控制部80控制气体供给部GS，以对腔室10内供给非活性气体。此外，在步骤ST1中，用控制部80控制排气装置50，以将腔室10内的压力设定为指定的压力。在步骤ST1中开始的非活性气体的供给和压力的设定，能够维持至步骤ST2的结束时刻。
在步骤ST2中，实施用于使含硅材料沉积在基片W上的处理。在步骤ST2中，选择性地实施两个处理中的一者，该两个处理是：将第一高频电功率从第一高频电源62供给到上部电极30的处理；和将第二高频电功率从第二高频电源64供给到下部电极18的处理。在第一选择下，在步骤ST2中，将第一高频电功率从第一高频电源62供给到上部电极30，停止对下部电极18供给第二高频电功率。此外，在第一选择下，在步骤ST2中，可以将第一高频电功率从第一高频电源62供给到下部电极18，也可以停止对下部电极18供给第二高频电功率。在第二选择下，在步骤ST2中，停止对上部电极30供给第一高频电功率，将第二高频电功率从第二高频电源64供给到下部电极18。此外，在步骤ST2中，从偏置电源70对上部电极30施加负极性的偏置电压。
在步骤ST2中，用控制部80控制第一高频电源62和第二高频电源64，以选择性地实施将第一高频电功率供给到上部电极30的处理和将第二高频电功率供给到下部电极18的处理中的一者。此外，在步骤ST2中，用控制部80控制偏置电源70，以将负极性的偏置电压施加到上部电极30。
在第一选择和第二选择的任意情况下，在步骤ST2中，通过基于高频电功率的高频电场在腔室10内激励非活性气体。其结果是，在腔室10内从非活性气体生成等离子体。此外，通过将负极性的偏置电压施加到上部电极30，来自等离子体的正离子撞击到上部电极30。由于正离子撞击到上部电极30，从上部电极30(顶板34)释放含硅材料。释放出的含硅材料沉积在基片W上，如图4的(a)、图4的(b)和图4的(c)、或者图5的(a)、图5的(b)和图5的(c)所示，形成沉积膜DP。
在在第一选择下实施步骤ST2中的情况下，如图4的(a)、图4的(b)和图4的(c)所示，含硅材料沉积在掩模MK的上表面和含硅膜SF的上表面，形成沉积膜DP。此外，在第一选择下实施步骤ST2的情况下，含硅材料选择性地沉积在规定开口OP的侧壁面中长度方向(Y方向)上的两边缘部，形成沉积膜DP。其结果是，开口OP的尺寸在长度方向上被缩小，生成缩小了的开口ROP。
在第二选择下实施步骤ST2的情况下，如图5的(a)、图5的(b)和图5的(c)所示，含硅材料沉积在掩模MK的上表面和含硅膜SF的上表面，形成沉积膜DP。此外，在第二选择下实施步骤ST2的情况下，含硅材料选择性地沉积在规定开口OP的侧壁面中X方向上的两边缘部，形成沉积膜DP。其结果是，开口OP的尺寸在X方向上被缩小，生成缩小了的开口ROP。
在接下来的步骤ST3中，对含硅膜SF实施等离子体蚀刻。在步骤ST3中，在腔室10内从处理气体生成等离子体。处理气体例如包含碳氟化合物气体。在步骤ST3中，利用来自等离子体的化学种对含硅膜SF进行蚀刻。在步骤ST3中，用控制部80控制气体供给部GS，以对腔室10内供给处理气体。此外，在步骤ST3中，用控制部80控制排气装置50，以将腔室10内的压力设定为指定的压力。此外，在步骤ST3中，用控制部80控制第一高频电源62和/或第二高频电源64，以供给第一高频电功率和/或第二高频电功率。
此外，在步骤ST3中，也可以交替地反复进行：使来自等离子体的碳氟化合物的化学种沉积在基片W上的步骤，其中等离子体是从处理气体形成的；和对基片W照射来自稀有气体的等离子体的离子的步骤。在该情况下，通过将来自稀有气体的等离子体的离子照射到基片W，基片W上的碳氟化合物的化学种与含硅膜SF反应。其结果是，含硅膜SF被蚀刻。
在第一选择下实施了步骤ST2的情况下，在步骤ST3中，如图6的(a)和图6的(b)所示，在从长度方向(Y方向)上缩小了的开口ROP露出的部分，含硅膜SF被蚀刻。在第二选择下实施了步骤ST2的情况下，在步骤ST3中，如图7的(a)和图7的(b)所示，在从X方向缩小了的开口ROP露出的部分，含硅膜SF被蚀刻。
在接下来的步骤ST4中，对有机膜OF实施等离子体蚀刻。在步骤ST4中，在腔室10内从处理气体生成等离子体。处理气体例如包含含氧气体。含氧气体可以为O2气体。或者，处理气体可以为氮气和氢气的混合气体。在步骤ST4中，用控制部80控制气体供给部GS，以对腔室10内供给处理气体。此外，在步骤ST4中，用控制部80控制排气装置50，以将腔室10内的压力设定为指定的压力。此外，在步骤ST4中，用控制部80控制第一高频电源62和/或第二高频电源64，以供给第一高频电功率和/或第二高频电功率。
在步骤ST4中，利用来自从处理气体形成的等离子体的化学种蚀刻有机膜OF。在步骤ST4中，掩模MK也被蚀刻。在对图6的(a)和图6的(b)所示的基片W实施步骤ST4的情况下，该基片W的含硅膜SF的图案如图8的(a)和图8的(b)所示被转印到有机膜OF。在对图7的(a)和图7的(b)所示的基片W实施步骤ST4的情况下，该基片W的含硅膜SF的图案如图9的(a)和图9的(b)所示被转印到有机膜OF。
在接下来的步骤ST5中，对膜AF实施等离子体蚀刻。在步骤ST5中，在腔室10内从处理气体生成等离子体。在膜AF为含硅膜的情况下，处理气体可以为含卤族元素的气体。在步骤ST5中，用控制部80控制气体供给部GS，以对腔室10内供给处理气体。此外，在步骤ST5中，用控制部80控制排气装置50，以将腔室10内的压力设定为指定的压力。此外，在步骤ST5中，用控制部80控制第一高频电源62和/或第二高频电源64，以供给第一高频电功率和/或第二高频电功率。
在步骤ST5中，利用来自从处理气体形成的等离子体的化学种蚀刻膜AF。步骤ST5中，含硅膜SF也被蚀刻。在对图8的(a)和图8的(b)所示的基片W实施步骤ST5的情况下，该基片W的有机膜OF的图案如图10的(a)和图10的(b)所示被转印到膜AF。在对图9的(a)和图9的(b)所示的基片W实施步骤ST5的情况下，该基片W的有机膜OF的图案如图11的(a)和图11的(b)所示被转印到膜AF。
如上所述，在步骤ST2中，在将第一高频电功率供给到上部电极30的状态下，当对上部电极30施加负极性的偏置电压时，利用含硅材料将掩模MK的开口OP的长度方向(Y方向)的尺寸选择性地缩小。另一方面，在步骤ST2中，在将第二高频电功率供给到下部电极18的状态下，当对上部电极30施加负极性的偏置电压时，利用含硅材料将掩模MK的开口OP的X方向的尺寸选择性地缩小。
以上，对各种例示的实施方式进行了说明，但是，并不限于上述的例示的实施方式，也可以进行各种省略、替换和改变。此外，能够将不同的实施方式中的要素组合来形成其他实施方式。
以下，说明为了方法MT的评价而进行的实验。此外，以下说明的实验并不限定本发明。
在实验中，准备了在含硅膜上具有掩模的两个样品基片。在两个样品基片各自中，掩模为抗蚀剂掩模。在掩模形成有开口OP。开口OP的长度方向(Y方向)上的尺寸WY1、X方向上的尺寸WX1(参照图12的(a)和图12的(b))分别为369.1nm、53.9nm。对两个样品基片中的第一样品基片，使用等离子体处理装置1，在第一选择下实施了步骤ST2。对两个样品基片之中的第二样品基片，使用等离子体处理装置1，在第二选择下实施了步骤ST2。以下，给出实验中的步骤ST2的条件。
<对第一样品基片的步骤ST2的条件>
腔室10内的压力：50mT(6.666Pa)
H2气体的流量：100sccm
Ar气体的流量：760sccm
第一高频电功率：60MHz、300W
第二高频电功率：40MHz、0W
<对第二样品基片的步骤ST2的条件>
腔室10内的压力：50mT(6.666Pa)
H2气体的流量：100sccm
Ar气体的流量：760sccm
第一高频电功率：60MHz、0W
第二高频电功率：40MHz、300W
在实验中，对第一样品基片和第二样品基片，分别测量了实施步骤ST2后的缩小了的开口ROP的长度方向(Y方向)的尺寸WY2和X方向的尺寸WX2。然后，对第一样品基片和第二样品基片，分别求取了ΔWY＝WY1-WY2、ΔWX＝WX1-WX2。其结果，关于第一样品基片的ΔWY、ΔWX分别为4.5nm、0.7nm。此外，关于第二样品基片的ΔWY、ΔWX分别为0.5nm、9.4nm。该实验的结果为，确认了：在步骤ST2中，在将第一高频电功率供给到上部电极30，停止对下部电极18供给第二高频电功率的情况下，能够使开口OP的尺寸在其长度方向上选择性地缩小。此外，确认了：在步骤ST2中，在停止对上部电极30供给第一高频电功率，将第二高频电功率供给到下部电极18的情况下，能够使开口OP的尺寸在与其长度方向正交的方向上选择性地缩小。
根据以上的说明，以说明为目的在本说明书中对本发明的各种实施方式进行了说明，应当理解，只要不脱离本发明的范围和主旨就能够进行各种改变。因此，本说明书所公开的各种实施方式并不用于限定，真正的范围和主旨由所附的权利要求的范围给出。
附图标记说明
1……等离子体处理装置，10……腔室、14……支承台，18……下部电极，30……上部电极，62……第一高频电源，64……第二高频电源，70……偏置电源，W……基片，MK……掩模，OP……开口，SF……含硅膜。

Claims (10)

1.一种对基片实施的等离子体处理方法，其特征在于：
所述基片具有含硅膜和形成于该含硅膜上的掩模，在该掩模形成有具有长度方向的开口，
该等离子体处理方法在设置于电容耦合型的等离子体处理装置的腔室内的基片支承台上载置有所述基片的状态下实施，
所述等离子体处理方法包括：
对所述腔室内供给非活性气体的步骤；以及
使含硅材料沉积在所述基片上的步骤，该步骤选择性地实施两个处理中的一者以从所述非活性气体生成等离子体，所述两个处理是：将第一高频电功率从第一高频电源供给到所述等离子体处理装置的上部电极的处理；和将具有比所述第一高频电功率的频率低的频率的第二高频电功率从第二高频电源供给到所述基片支承台的下部电极的处理，并且该步骤从偏置电源对所述上部电极施加负极性的偏置电压，以从所述等离子体使正离子撞击到所述上部电极而从所述上部电极释放所述含硅材料。
2.一种对基片实施的等离子体处理方法，其特征在于：
所述基片具有含硅膜和形成于该含硅膜上的掩模，在该掩模形成有具有长度方向的开口，
该等离子体处理方法在设置于电容耦合型的等离子体处理装置的腔室内的基片支承台上载置有所述基片的状态下实施，
所述等离子体处理方法包括：
对所述腔室内供给非活性气体的步骤；以及
使含硅材料沉积在所述基片上的步骤，该步骤将具有比第一高频电功率的频率低的频率的第二高频电功率从第二高频电源供给到所述基片支承台的下部电极，以从所述非活性气体生成等离子体，其中所述第一高频电功率由与所述等离子体处理装置的上部电极电连接的第一高频电源产生，并且该步骤从偏置电源对所述上部电极施加负极性的偏置电压，以从所述等离子体使正离子撞击到所述上部电极而从所述上部电极释放所述含硅材料。
3.如权利要求1或2所述的等离子体处理方法，其特征在于：
所述负极性的偏置电压是直流电压。
4.如权利要求1～3中任一项所述的等离子体处理方法，其特征在于：
构成所述上部电极的所述含硅材料由硅构成。
5.如权利要求1～4中任一项所述的等离子体处理方法，其特征在于：
所述掩模是抗蚀剂掩模，
所述含硅膜是含有硅的防反射膜，
所述基片还具有在其上形成有所述防反射膜的有机膜。
6.如权利要求1～5中任一项所述的等离子体处理方法，其特征在于：
还包括在所述进行沉积的步骤之后，实施对所述掩模的基底膜的等离子体蚀刻的步骤。
7.如权利要求1～6中任一项所述的等离子体处理方法，其特征在于：
至少在从所述进行沉积的步骤的开始时刻起至所述实施等离子体蚀刻的步骤的结束时刻为止的期间，将所述基片连续地收纳在已减压的所述腔室的内部空间中。
8.一种电容耦合型的等离子体处理装置，其特征在于，包括：
腔室；
构成为能够对所述腔室内供给非活性气体的气体供给部；
具有下部电极的设置于所述腔室内的基片支承台；
设置于所述基片支承台的上方的上部电极；
与所述上部电极电连接的第一高频电源，其构成为能够产生第一高频电功率；
与所述下部电极电连接的第二高频电源，其构成为能够产生具有比第一高频电功率的频率低的频率的第二高频电功率；
偏置电源，其构成为能够对所述上部电极施加负极性的偏置电压；以及
构成为能够控制所述气体供给部、所述第一高频电源、所述第二高频电源和所述偏置电源的控制部，
所述控制部控制所述气体供给部以对所述腔室内供给非活性气体，
所述控制部选择性地实施两个处理中的一者以从所述非活性气体生成等离子体，所述两个处理是：将所述第一高频电功率从所述第一高频电源供给到所述上部电极的处理；和将所述第二高频电功率从所述第二高频电源供给到所述下部电极的处理，
所述控制部控制所述偏置电源以对所述上部电极施加负极性的偏置电压，由此从所述等离子体使正离子撞击到所述上部电极而从所述上部电极释放含硅材料。
9.如权利要求8所述的等离子体处理装置，其特征在于：
所述偏置电源是直流电源。
10.如权利要求8或9所述的等离子体处理装置，其特征在于：
构成所述上部电极的所述含硅材料由硅构成。
CN201980017866.4A 2018-08-08 2019-07-25 等离子体处理方法和等离子体处理装置 Pending CN111819667A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018149256A JP7203531B2 (ja) 2018-08-08 2018-08-08 プラズマ処理方法及びプラズマ処理装置
JP2018-149256 2018-08-08
PCT/JP2019/029298 WO2020031731A1 (ja) 2018-08-08 2019-07-25 プラズマ処理方法及びプラズマ処理装置

Publications (1)

Publication Number Publication Date
CN111819667A true CN111819667A (zh) 2020-10-23

Family

ID=69414147

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980017866.4A Pending CN111819667A (zh) 2018-08-08 2019-07-25 等离子体处理方法和等离子体处理装置

Country Status (5)

Country Link
US (2) US11367590B2 (zh)
JP (1) JP7203531B2 (zh)
KR (1) KR20210035073A (zh)
CN (1) CN111819667A (zh)
WO (1) WO2020031731A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116803213A (zh) * 2021-02-04 2023-09-22 东京毅力科创株式会社 等离子体处理装置和等离子体处理方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1842242A (zh) * 2005-03-31 2006-10-04 东京毅力科创株式会社 等离子体处理装置和等离子体处理方法
CN1992164A (zh) * 2005-12-28 2007-07-04 东京毅力科创株式会社 等离子体蚀刻方法和计算机可读取的存储介质
CN101005028A (zh) * 2006-01-17 2007-07-25 东京毅力科创株式会社 等离子体处理方法、等离子体处理装置和存储介质
JP2008028022A (ja) * 2006-07-19 2008-02-07 Tokyo Electron Ltd プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
CN101667543A (zh) * 2008-09-04 2010-03-10 东京毅力科创株式会社 等离子体处理方法及抗蚀剂图案的改性方法
WO2013018776A1 (ja) * 2011-08-02 2013-02-07 東京エレクトロン株式会社 プラズマエッチング方法
WO2014057799A1 (ja) * 2012-10-12 2014-04-17 東京エレクトロン株式会社 プラズマエッチング方法
CN103959447A (zh) * 2011-12-05 2014-07-30 东京毅力科创株式会社 等离子体处理装置和等离子体处理方法
CN105097497A (zh) * 2014-05-09 2015-11-25 东京毅力科创株式会社 蚀刻方法
CN106098523A (zh) * 2015-04-27 2016-11-09 东京毅力科创株式会社 处理被处理体的方法
JP2017183688A (ja) * 2016-03-29 2017-10-05 東京エレクトロン株式会社 被処理体を処理する方法
US20170345666A1 (en) * 2016-05-26 2017-11-30 Tokyo Electron Limited Plasma processing method

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6107192A (en) * 1997-12-30 2000-08-22 Applied Materials, Inc. Reactive preclean prior to metallization for sub-quarter micron application
US20090321247A1 (en) * 2004-03-05 2009-12-31 Tokyo Electron Limited IONIZED PHYSICAL VAPOR DEPOSITION (iPVD) PROCESS
CN102256431B (zh) * 2004-06-21 2014-09-17 东京毅力科创株式会社 等离子体处理装置和方法
US20060037704A1 (en) * 2004-07-30 2006-02-23 Tokyo Electron Limited Plasma Processing apparatus and method
US8893702B2 (en) * 2013-02-20 2014-11-25 Lam Research Corporation Ductile mode machining methods for hard and brittle components of plasma processing apparatuses
US9706634B2 (en) * 2015-08-07 2017-07-11 Varian Semiconductor Equipment Associates, Inc Apparatus and techniques to treat substrates using directional plasma and reactive gas
JP7008474B2 (ja) 2016-11-30 2022-01-25 東京エレクトロン株式会社 プラズマエッチング方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1842242A (zh) * 2005-03-31 2006-10-04 东京毅力科创株式会社 等离子体处理装置和等离子体处理方法
CN1992164A (zh) * 2005-12-28 2007-07-04 东京毅力科创株式会社 等离子体蚀刻方法和计算机可读取的存储介质
JP2007180358A (ja) * 2005-12-28 2007-07-12 Tokyo Electron Ltd プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
CN101005028A (zh) * 2006-01-17 2007-07-25 东京毅力科创株式会社 等离子体处理方法、等离子体处理装置和存储介质
JP2008028022A (ja) * 2006-07-19 2008-02-07 Tokyo Electron Ltd プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
CN101667543A (zh) * 2008-09-04 2010-03-10 东京毅力科创株式会社 等离子体处理方法及抗蚀剂图案的改性方法
WO2013018776A1 (ja) * 2011-08-02 2013-02-07 東京エレクトロン株式会社 プラズマエッチング方法
CN103959447A (zh) * 2011-12-05 2014-07-30 东京毅力科创株式会社 等离子体处理装置和等离子体处理方法
WO2014057799A1 (ja) * 2012-10-12 2014-04-17 東京エレクトロン株式会社 プラズマエッチング方法
CN105097497A (zh) * 2014-05-09 2015-11-25 东京毅力科创株式会社 蚀刻方法
CN106098523A (zh) * 2015-04-27 2016-11-09 东京毅力科创株式会社 处理被处理体的方法
JP2017183688A (ja) * 2016-03-29 2017-10-05 東京エレクトロン株式会社 被処理体を処理する方法
CN108885990A (zh) * 2016-03-29 2018-11-23 东京毅力科创株式会社 对被处理物进行处理的方法
US20170345666A1 (en) * 2016-05-26 2017-11-30 Tokyo Electron Limited Plasma processing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116803213A (zh) * 2021-02-04 2023-09-22 东京毅力科创株式会社 等离子体处理装置和等离子体处理方法

Also Published As

Publication number Publication date
WO2020031731A1 (ja) 2020-02-13
TW202008464A (zh) 2020-02-16
JP7203531B2 (ja) 2023-01-13
US11367590B2 (en) 2022-06-21
US20210020409A1 (en) 2021-01-21
JP2020025035A (ja) 2020-02-13
US11721522B2 (en) 2023-08-08
US20220301824A1 (en) 2022-09-22
KR20210035073A (ko) 2021-03-31

Similar Documents

Publication Publication Date Title
CN109427576B (zh) 蚀刻方法
EP2911187A1 (en) Etching method
CN112133630B (zh) 处理具有掩模的被处理体的方法
US20220051904A1 (en) Etching method
EP3007208B1 (en) Method of processing target object
US9735027B2 (en) Method for etching organic film
US20200111679A1 (en) Etching method
CN109219866B (zh) 蚀刻方法
TW201717276A (zh) 蝕刻方法
US11264246B2 (en) Plasma etching method for selectively etching silicon oxide with respect to silicon nitride
CN111048389B (zh) 等离子体处理方法和等离子体处理装置
TWI809086B (zh) 蝕刻方法及電漿處理裝置
CN110021524B (zh) 蚀刻方法
US11721522B2 (en) Plasma processing method and plasma processing apparatus
JP2006165246A (ja) プラズマエッチング方法
CN112420507A (zh) 处理基板的方法、器件制造方法及等离子体处理装置
CN112530799A (zh) 蚀刻氧化硅膜的方法及等离子体处理装置
EP3046139A1 (en) Etching method
TWI850243B (zh) 電漿處理方法及電漿處理裝置
EP3046137A1 (en) Etching method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination