JP2020025035A - プラズマ処理方法及びプラズマ処理装置 - Google Patents

プラズマ処理方法及びプラズマ処理装置 Download PDF

Info

Publication number
JP2020025035A
JP2020025035A JP2018149256A JP2018149256A JP2020025035A JP 2020025035 A JP2020025035 A JP 2020025035A JP 2018149256 A JP2018149256 A JP 2018149256A JP 2018149256 A JP2018149256 A JP 2018149256A JP 2020025035 A JP2020025035 A JP 2020025035A
Authority
JP
Japan
Prior art keywords
frequency power
plasma processing
substrate
silicon
upper electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018149256A
Other languages
English (en)
Other versions
JP7203531B2 (ja
Inventor
幸輔 小笠原
Kosuke Ogasawara
幸輔 小笠原
山口　賢太郎
Kentaro Yamaguchi
賢太郎 山口
貴徳 伴瀬
Takanori Tomose
貴徳 伴瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2018149256A priority Critical patent/JP7203531B2/ja
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to KR1020207025388A priority patent/KR20210035073A/ko
Priority to US16/975,462 priority patent/US11367590B2/en
Priority to CN201980017866.4A priority patent/CN111819667A/zh
Priority to PCT/JP2019/029298 priority patent/WO2020031731A1/ja
Priority to TW108127149A priority patent/TW202008464A/zh
Publication of JP2020025035A publication Critical patent/JP2020025035A/ja
Priority to US17/835,521 priority patent/US11721522B2/en
Application granted granted Critical
Publication of JP7203531B2 publication Critical patent/JP7203531B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32422—Arrangement for selecting ions or species in the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】マスクの開口の長手方向における幅及び当該開口の長手方向に直交する方向における幅のうち一方を選択的に縮小させることが可能なプラズマ処理方法を提供する。【解決手段】一つの例示的実施形態に係るプラズマ処理方法は、容量結合型のプラズマ処理装置の基板支持台上に基板が載置された状態で実行される。プラズマ処理方法は、チャンバ内に不活性ガスを供給する工程と、シリコン含有材料を基板上に堆積させる工程と、を含む。堆積させる工程では、チャンバ内の不活性ガスからプラズマを生成するために、第１の高周波電力をプラズマ処理装置の上部電極に供給すること、及び、第２の高周波電力を基板支持台の下部電極に供給することのうち一方が選択的に実行される。また、堆積させる工程では、上部電極に負極性のバイアス電圧が与えられる。【選択図】図１

Description

本開示の例示的実施形態は、プラズマ処理方法及びプラズマ処理装置に関するものである。
電子デバイスの製造においてはプラズマエッチングが行われる。プラズマエッチングでは、マスクのパターンが下地膜に転写される。マスクには、開口が形成されている。マスクの開口の幅は、プラズマエッチングを実行する前に縮小されることがある。
特許文献１及び特許文献２には、マスクの開口の幅を縮小させる技術が記載されている。特許文献１及び特許文献２に記載された技術では、容量結合型のプラズマ処理装置が用いられている。プラズマ処理装置のチャンバ内では、プラズマが生成される。プラズマからのイオンをプラズマ処理装置の上部電極に衝突させるために、負極性の直流電圧がプラズマ処理装置の上部電極に印加される。イオンの衝突により、上部電極からはシリコンの粒子が放出される。放出された粒子は基板上に堆積する。その結果、マスクの開口の幅が縮小される。
特開２０１４−８２２２８号公報 特開２０１８−９３１８９号公報
マスクの開口の長手方向における幅及び当該開口の長手方向に直交する方向における幅のうち一方を選択的に縮小させることが求められている。
一つの例示的実施形態において、基板に対して実行されるプラズマ処理方法が提供される。基板は、シリコン含有膜及びマスクを有する。マスクは、シリコン含有膜上に設けられている。マスクには開口が形成されている。開口は、長手方向を有する。プラズマ処理方法は、容量結合型のプラズマ処理装置の基板支持台上に基板が載置された状態で実行される。基板支持台は、プラズマ処理装置のチャンバ内に設けられている。プラズマ処理方法は、チャンバ内に不活性ガスを供給する工程を含む。プラズマ処理方法は、シリコン含有材料を基板上に堆積させる工程を更に含む。堆積させる工程では、不活性ガスからプラズマを生成するために、第１の高周波電力を第１の高周波電源からプラズマ処理装置の上部電極に供給すること、及び、第２の高周波電力を第２の高周波電源から基板支持台の下部電極に供給することのうち一方が選択的に実行される。第２の高周波電力は、第１の高周波電力の周波数よりも低い周波数を有する。また、堆積させる工程では、プラズマから正イオンを上部電極に衝突させて上部電極からシリコン含有材料を放出させるために、上部電極に負極性のバイアス電圧が与えられる。
一つの例示的実施形態によれば、マスクの開口の長手方向における幅及び当該開口の長手方向に直交する方向における幅のうち一方を選択的に縮小させることが可能となる。
一つの例示的実施形態に係るプラズマ処理方法を示す流れ図である。 図２の（ａ）は一例の基板の一部を示す平面図であり、図２の（ｂ）は図２の（ａ）のＢ−Ｂ線に沿ってとった断面図であり、図２の（ｃ）は図２の（ａ）のＣ−Ｃ線に沿ってとった断面図である。 一つの例示的実施形態に係るプラズマ処理装置を概略的に示す図である。 図４の（ａ）は工程ＳＴ２の実行後の状態の一例の基板の一部を示す平面図であり、図４の（ｂ）は図４の（ａ）のＢ−Ｂ線に沿ってとった断面図であり、図４の（ｃ）は図４の（ａ）のＣ−Ｃ線に沿ってとった断面図である。 図５の（ａ）は工程ＳＴ２の実行後の状態の一例の基板の一部を示す平面図であり、図５の（ｂ）は図５の（ａ）のＢ−Ｂ線に沿ってとった断面図であり、図５の（ｃ）は図５の（ａ）のＣ−Ｃ線に沿ってとった断面図である。 図６の（ａ）は工程ＳＴ３の実行後の状態の一例の基板を示す断面図であり、図６の（ｂ）は工程ＳＴ３の実行後の状態の一例の基板を示す別の断面図である。 図７の（ａ）は工程ＳＴ３の実行後の状態の一例の基板を示す断面図であり、図７の（ｂ）は工程ＳＴ３の実行後の状態の一例の基板を示す別の断面図である。 図８の（ａ）は工程ＳＴ４の実行後の状態の一例の基板を示す断面図であり、図８の（ｂ）は工程ＳＴ４の実行後の状態の一例の基板を示す別の断面図である。 図９の（ａ）は工程ＳＴ４の実行後の状態の一例の基板を示す断面図であり、図９の（ｂ）は工程ＳＴ４の実行後の状態の一例の基板を示す別の断面図である。 図１０の（ａ）は工程ＳＴ５の実行後の状態の一例の基板を示す断面図であり、図１０の（ｂ）は工程ＳＴ４の実行後の状態の一例の基板を示す別の断面図である。 図１１の（ａ）は工程ＳＴ５の実行後の状態の一例の基板を示す断面図であり、図１１の（ｂ）は工程ＳＴ４の実行後の状態の一例の基板を示す別の断面図である。 実験において取得した測定値を示す図である。
以下、種々の例示的実施形態について説明する。
一つの例示的実施形態において、基板に対して実行されるプラズマ処理方法が提供される。基板は、シリコン含有膜及びマスクを有する。マスクは、シリコン含有膜上に設けられている。マスクには開口が形成されている。開口は、長手方向を有する。プラズマ処理方法は、容量結合型のプラズマ処理装置の基板支持台上に基板が載置された状態で実行される。基板支持台は、プラズマ処理装置のチャンバ内に設けられている。プラズマ処理方法は、チャンバ内に不活性ガスを供給する工程を含む。プラズマ処理方法は、シリコン含有材料を基板上に堆積させる工程を更に含む。堆積させる工程では、不活性ガスからプラズマを生成するために、第１の高周波電力を第１の高周波電源からプラズマ処理装置の上部電極に供給すること、及び、第２の高周波電力を第２の高周波電源から基板支持台の下部電極に供給することのうち一方が選択的に実行される。第２の高周波電力は、第１の高周波電力の周波数よりも低い周波数を有する。また、堆積させる工程では、プラズマから正イオンを上部電極に衝突させて上部電極からシリコン含有材料を放出させるために、上部電極に負極性のバイアス電圧が与えられる。
堆積させる工程において、第１の高周波電力を上部電極に供給している状態で、上部電極に負極性のバイアス電圧を与えると、シリコン含有材料により、マスクの開口の長手方向の幅が選択的に縮小される。一方、堆積させる工程において、第２の高周波電力を下部電極に供給している状態で、上部電極に負極性のバイアス電圧を与えると、シリコン含有材料により、マスクの開口の長手方向に直交する方向の幅が選択的に縮小される。
別の例示的実施形態において、基板に対して実行されるプラズマ処理方法が提供される。基板は、シリコン含有膜及びマスクを有する。マスクは、シリコン含有膜上に設けられている。マスクには開口が形成されている。開口は、長手方向を有する。プラズマ処理方法は、容量結合型のプラズマ処理装置の基板支持台上に基板が載置された状態で実行される。プラズマ処理方法は、チャンバ内に不活性ガスを供給する工程を含む。プラズマ処理方法は、シリコン含有材料を基板上に堆積させる工程を更に含む。堆積させる工程では、不活性ガスからプラズマを生成するために、第２の高周波電力が第２の高周波電源から基板支持台の下部電極に供給される。第２の高周波電力は、プラズマ処理装置の上部電極に電気的に接続された第１の高周波電源によって発生される第１の高周波電力の周波数よりも低い周波数を有する。また堆積させる工程では、プラズマから正イオンを上部電極に衝突させて上部電極からシリコン含有材料を放出させるために、上部電極に負極性のバイアス電圧が与えられる。
別の例示的実施形態に係るプラズマ処理方法では、上述したように、第２の高周波電力が下部電極に供給されている状態で、上部電極に負極性のバイアス電圧が与えられる。その結果、シリコン含有材料により、マスクの開口の長手方向に直交する方向の幅が選択的に縮小される。
一つの例示的実施形態において、負極性のバイアス電圧は、直流電圧であってもよい。
一つの例示的実施形態において、上部電極を構成するシリコン含有材料は、シリコンから構成されていてもよい。
一つの例示的実施形態において、マスクは、レジストマスクであってもよい。シリコン含有膜は、シリコンを含有する反射防止膜であってもよい。基板は、その上に反射防止膜が設けられた有機膜を更に有していてもよい。
一つの例示的実施形態において、プラズマ処理方法は、堆積させる工程の後に、マスクの下地膜に対するプラズマエッチングを実行する工程を更に含んでいてもよい。
一つの例示的実施形態において、少なくとも堆積させる工程の開始時点からプラズマエッチングを実行する工程の終了時点までの間、基板は、減圧されたチャンバの内部空間の中に連続的に収容されてもよい。
更に別の例示的実施形態において、容量結合型のプラズマ処理装置が提供される。プラズマ処理装置は、チャンバ、ガス供給部、基板支持台、上部電極、第１の高周波電源、第２の高周波電源、バイアス電源、及び制御部を備える。ガス供給部は、チャンバ内に不活性ガスを供給するように構成されている。基板支持台は、下部電極を有し、チャンバ内に設けられている。上部電極は、基板支持台の上方に設けられている。第１の高周波電源は、第１の高周波電力を発生するように構成されており、上部電極に電気的に接続されている。第２の高周波電源は、第２の高周波電力を発生するように構成されており、下部電極に電気的に接続されている。第２の高周波電力は、第１の高周波電力の周波数よりも低い周波数を有する。バイアス電源は、上部電極に負極性のバイアス電圧を与えるように構成されている。制御部は、ガス供給部、第１の高周波電源、第２の高周波電源、及びバイアス電源を制御するように構成されている。制御部は、チャンバ内に不活性ガスを供給するよう、ガス供給部を制御する。制御部は、不活性ガスからプラズマを生成するために、第１の高周波電力を第１の高周波電源から上部電極に供給すること、及び、第２の高周波電力を第２の高周波電源から下部電極に供給することのうち一方を選択的に実行する。制御部は、プラズマから正イオンを上部電極に衝突させて上部電極からシリコン含有材料を放出させるために、上部電極に負極性のバイアス電圧を与えるようバイアス電源を制御する。
一つの例示的実施形態において、バイアス電源は、直流電源であってもよい。
一つの例示的実施形態において、上部電極を構成するシリコン含有材料は、シリコンから形成されていてもよい。
以下、図面を参照して種々の例示的実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
図１は、一つの例示的実施形態に係るプラズマ処理方法を示す流れ図である。図１に示すプラズマ処理方法（以下、「方法ＭＴ」という）は、基板のマスクの開口の幅を縮小させるために実行される。
図２の（ａ）は一例の基板の一部を示す平面図であり、図２の（ｂ）は図２の（ａ）のＢ−Ｂ線に沿ってとった断面図であり、図２の（ｃ）は図２の（ａ）のＣ−Ｃ線に沿ってとった断面図である。方法ＭＴは、図２の（ａ）、図２の（ｂ）、及び図２の（ｃ）に示す基板Ｗに適用され得る。基板Ｗは、シリコン含有膜ＳＦ及びマスクＭＫを有する。シリコン含有膜ＳＦは、シリコンを含む材料から形成されている。シリコン含有膜ＳＦは、例えばシリコンを含有する反射防止膜であり得る。マスクＭＫは、シリコン含有膜ＳＦ上に設けられている。マスクＭＫは、例えばレジストマスクである。マスクＭＫは、シリコン含有膜ＳＦがマスクＭＫに対して選択的にエッチングされるように選ばれた材料であれば、任意の材料から形成され得る。マスクＭＫには、開口ＯＰが形成されている。開口ＯＰは、長手方向を有する。開口ＯＰは、例えば長穴である。以下、開口ＯＰの長手方向をＹ方向、開口ＯＰの長手方向に直交する方向をＸ方向として参照する。マスクＭＫは、例えばフォトリソグラフィ技術によってパターニングされている。
基板Ｗは、有機膜ＯＦを更に有していてもよい。シリコン含有膜ＳＦは、有機膜ＯＦ上に設けられる。基板Ｗは、下地領域ＢＲ及び別の膜ＡＦを更に有していてもよい。膜ＡＦは、下地領域ＢＲ上に設けられている。膜ＡＦは、シリコンを含有する膜であり得る。膜ＡＦは、例えばシリコン酸化膜である。膜ＡＦ上には、有機膜ＯＦが設けられる。
方法ＭＴの実行には、プラズマ処理装置が用いられる。図３は、一つの例示的実施形態に係るプラズマ処理装置を概略的に示す図である。図３に示すプラズマ処理装置１は、容量結合型プラズマ処理装置である。プラズマ処理装置１は、チャンバ１０を備えている。チャンバ１０は、その中に内部空間１０ｓを提供している。
チャンバ１０は、チャンバ本体１２を含んでいる。チャンバ本体１２は、略円筒形状を有している。内部空間１０ｓは、チャンバ本体１２の内側に提供されている。チャンバ本体１２は、例えばアルミニウムから形成されている。チャンバ本体１２の内壁面には、耐腐食性を有する膜が施されている。耐腐食性を有する膜は、酸化アルミニウム、酸化イットリウムといったセラミックから形成された膜であり得る。
チャンバ本体１２の側壁には、通路１２ｐが形成されている。基板Ｗは、内部空間１０ｓとチャンバ１０の外部との間で搬送されるときに、通路１２ｐを通過する。通路１２ｐは、ゲートバルブ１２ｇにより開閉可能となっている。ゲートバルブ１２ｇは、チャンバ本体１２の側壁に沿って設けられている。
チャンバ本体１２の底部上には、支持部１３が設けられている。支持部１３は、絶縁材料から形成されている。支持部１３は、略円筒形状を有している。支持部１３は、内部空間１０ｓの中で、チャンバ本体１２の底部から上方に延在している。支持部１３は、基板支持台、即ち支持台１４を支持している。支持台１４は、チャンバ１０内、即ち内部空間１０ｓの中に設けられている。支持台１４は、内部空間１０ｓの中で、基板Ｗを支持するように構成されている。
支持台１４は、下部電極１８及び静電チャック２０を有している。支持台１４は、電極プレート１６を更に有し得る。電極プレート１６は、例えばアルミニウムといった導体から形成されており、略円盤形状を有している。下部電極１８は、電極プレート１６上に設けられている。下部電極１８は、例えばアルミニウムといった導体から形成されており、略円盤形状を有している。下部電極１８は、電極プレート１６に電気的に接続されている。
静電チャック２０は、下部電極１８上に設けられている。静電チャック２０の上面の上には、基板Ｗが載置される。静電チャック２０は、本体及び電極を有する。静電チャック２０の本体は、誘電体から形成されている。静電チャック２０の電極は、膜状の電極であり、静電チャック２０の本体内に設けられている。静電チャック２０の電極は、スイッチ２０ｓを介して直流電源２０ｐに接続されている。静電チャック２０の電極に直流電源２０ｐからの電圧が印加されると、静電チャック２０と基板Ｗとの間で静電引力が発生する。発生した静電引力により、基板Ｗは、静電チャック２０に引き付けられ、静電チャック２０によって保持される。
支持台１４上には、基板Ｗのエッジを囲むように、フォーカスリングＦＲが配置される。フォーカスリングＦＲは、基板Ｗに対するプラズマ処理の面内均一性を向上させるために設けられている。フォーカスリングＦＲは、限定されるものではないが、シリコン、炭化シリコン、又は石英から形成され得る。
下部電極１８の内部には、流路１８ｆが設けられている。流路１８ｆには、チラーユニット２２から配管２２ａを介して熱交換媒体（例えば冷媒）が供給される。チラーユニット２２は、チャンバ１０の外部に設けられている。流路１８ｆに供給された熱交換媒体は、配管２２ｂを介してチラーユニット２２に戻される。プラズマ処理装置１では、静電チャック２０上に載置された基板Ｗの温度が、熱交換媒体と下部電極１８との熱交換により、調整される。
プラズマ処理装置１には、ガス供給ライン２４が設けられている。ガス供給ライン２４は、伝熱ガス（例えばＨｅガス）を、静電チャック２０の上面と基板Ｗの裏面との間に供給する。伝熱ガスは、伝熱ガス供給機構からガス供給ライン２４に供給される。
プラズマ処理装置１は、上部電極３０を更に備えている。上部電極３０は、支持台１４の上方に設けられている。上部電極３０は、部材３２を介して、チャンバ本体１２の上部に支持されている。部材３２は、絶縁性を有する材料から形成されている。上部電極３０と部材３２は、チャンバ本体１２の上部開口を閉じている。
上部電極３０は、天板３４及び支持体３６を含み得る。天板３４の下面は、内部空間１０ｓの側の下面であり、内部空間１０ｓを画成している。天板３４は、シリコン含有材料から形成されている。天板３４は、例えばシリコン又は炭化シリコンから形成されている。天板３４には、複数のガス吐出孔３４ａが形成されている。複数のガス吐出孔３４ａは、天板３４をその板厚方向に貫通している。
支持体３６は、天板３４を着脱自在に支持する。支持体３６は、アルミニウムといった導電性材料から形成される。支持体３６の内部には、ガス拡散室３６ａが設けられている。支持体３６には、複数のガス孔３６ｂが形成されている。複数のガス孔３６ｂは、ガス拡散室３６ａから下方に延びている。複数のガス孔３６ｂは、複数のガス吐出孔３４ａにそれぞれ連通している。支持体３６には、ガス導入口３６ｃが形成されている。ガス導入口３６ｃは、ガス拡散室３６ａに接続している。ガス導入口３６ｃには、ガス供給管３８が接続されている。
ガス供給管３８には、バルブ群４１、流量制御器群４２、及びバルブ群４３を介して、ガスソース群４０が接続されている。ガスソース群４０、バルブ群４１、流量制御器群４２、及びバルブ群４３は、ガス供給部ＧＳを構成している。ガスソース群４０は、複数のガスソースを含んでいる。ガスソース群４０の複数のガスソースは、方法ＭＴで利用される複数のガスのソースを含んでいる。バルブ群４１及びバルブ群４３の各々は、複数の開閉バルブを含んでいる。流量制御器群４２は、複数の流量制御器を含んでいる。流量制御器群４２の複数の流量制御器の各々は、マスフローコントローラ又は圧力制御式の流量制御器である。ガスソース群４０の複数のガスソースの各々は、バルブ群４１の対応の開閉バルブ、流量制御器群４２の対応の流量制御器、及びバルブ群４３の対応の開閉バルブを介して、ガス供給管３８に接続されている。
プラズマ処理装置１では、チャンバ本体１２の内壁面に沿って、シールド４６が着脱自在に設けられている。シールド４６は、支持部１３の外周にも設けられている。シールド４６は、チャンバ本体１２にプラズマ処理の副生物が付着することを防止する。シールド４６は、例えば、アルミニウムから形成された部材の表面に耐腐食性を有する膜を形成することにより構成される。耐腐食性を有する膜は、酸化イットリウムといったセラミックから形成された膜であり得る。
支持部１３とチャンバ本体１２の側壁との間には、バッフルプレート４８が設けられている。バッフルプレート４８は、例えば、アルミニウムから形成された部材の表面に耐腐食性を有する膜を形成することにより構成される。耐腐食性を有する膜は、酸化イットリウムといったセラミックから形成された膜であり得る。バッフルプレート４８には、複数の貫通孔が形成されている。バッフルプレート４８の下方、且つ、チャンバ本体１２の底部には、排気口１２ｅが設けられている。排気口１２ｅには、排気管５２を介して排気装置５０が接続されている。排気装置５０は、圧力調整弁及びターボ分子ポンプといった真空ポンプを有している。
プラズマ処理装置１は、第１の高周波電源６２及び第２の高周波電源６４を更に備えている。第１の高周波電源６２は、第１の高周波電力を発生する電源である。第１の高周波電力は、一例では、プラズマの生成に適した周波数を有する。第１の高周波電力の周波数は、例えば２７ＭＨｚ〜１００ＭＨｚの範囲内の周波数である。第１の高周波電源６２は、整合器６６及び電極プレート１６を介して上部電極３０に接続されている。整合器６６は、第１の高周波電源６２の出力インピーダンスと負荷側（上部電極３０側）のインピーダンスを整合させるための回路を有している。なお、第１の高周波電源６２は、整合器６６を介して、下部電極１８に接続されていてもよい。
第２の高周波電源６４は、第２の高周波電力を発生する電源である。第２の高周波電力は、第１の高周波電力の周波数よりも低い周波数を有する。第２の高周波電力は、基板Ｗにイオンを引き込むためのバイアス用の高周波電力として用いられ得る。第２の高周波電力の周波数は、例えば４００ｋＨｚ〜４０ＭＨｚの範囲内の周波数である。第２の高周波電源６４は、整合器６８及び電極プレート１６を介して下部電極１８に接続されている。整合器６８は、第２の高周波電源６４の出力インピーダンスと負荷側（下部電極１８側）のインピーダンスを整合させるための回路を有している。
プラズマ処理装置１は、バイアス電源７０を更に備えている。バイアス電源７０は、上部電極３０に負極性のバイアス電圧を与えるように構成されている。一例では、バイアス電源７０は、負極性の直流バイアス電圧を上部電極３０に印加するように構成されている。別の一例では、バイアス電源７０は、負極性の交流バイアス電圧を上部電極３０に印加するように構成されている。バイアス電源７０によって発生される交流バイアス電圧の周波数は、２ＭＨｚ以下である。バイアス電源７０によって発生される交流バイアス電圧の周波数は、１００ｋＨｚ以下であってもよい。
プラズマ処理装置１は、制御部８０を更に備えている。制御部８０は、プロセッサ、メモリといった記憶部、入力装置、表示装置、信号の入出力インターフェイス等を備えるコンピュータであり得る。制御部８０は、プラズマ処理装置１の各部を制御する。制御部８０では、オペレータが、プラズマ処理装置１を管理するためにコマンドの入力操作等を入力装置を用いて行うことができる。また、制御部８０では、表示装置により、プラズマ処理装置１の稼働状況を可視化して表示することができる。さらに、制御部８０の記憶部には、制御プログラム及びレシピデータが格納されている。制御プログラムは、プラズマ処理装置１で各種処理を実行するために、制御部８０のプロセッサによって実行される。制御部８０のプロセッサが、制御プログラムを実行し、レシピデータに従ってプラズマ処理装置１の各部を制御することにより、方法ＭＴがプラズマ処理装置１で実行される。
再び図１を参照して、方法ＭＴについて詳細に説明する。以下の説明では、プラズマ処理装置１を用いて基板Ｗに方法ＭＴが適用される場合を例として、方法ＭＴについて説明する。また、以下の説明では、制御部８０によるプラズマ処理装置１の各部の制御についても詳細に説明する。
方法ＭＴでは、基板Ｗがプラズマ処理装置１の支持台１４上、即ち静電チャック２０上に載置される。基板Ｗは、静電チャック２０によって保持される。方法ＭＴの工程ＳＴ１及び工程ＳＴ２は、基板Ｗが支持台１４上に載置された状態で実行される。一実施形態では、基板Ｗは、少なくとも工程ＳＴ２の開始時点から工程ＳＴ３の終了時点までの間、減圧されたチャンバ１０の内部空間１０ｓの中に連続的に収容される。別の実施形態では、基板Ｗは、少なくとも工程ＳＴ１の開始時点から工程ＳＴ５の終了時点までの間、減圧されたチャンバ１０の内部空間１０ｓの中に連続的に収容される。
工程ＳＴ１では、チャンバ１０内、即ち内部空間１０ｓに不活性ガスが供給される。不活性ガスは、例えば希ガスを含む。希ガスは、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅのうち何れかを含み得る。不活性ガスは、水素ガス（Ｈ２ガス）を更に含んでいてもよい。工程ＳＴ１では、チャンバ１０内に不活性ガスを供給するよう、ガス供給部ＧＳが制御部８０によって制御される。また、工程ＳＴ１では、チャンバ１０内の圧力を指定された圧力に設定するよう、排気装置５０が制御部８０によって制御される。工程ＳＴ１において開始された不活性ガスの供給及び圧力の設定は、工程ＳＴ２の終了時点まで維持され得る。
工程ＳＴ２では、シリコン含有材料を基板Ｗ上に堆積させるための処理が実行される。工程ＳＴ２では、第１の高周波電力を第１の高周波電源６２から上部電極３０に供給すること、及び、第２の高周波電力を第２の高周波電源６４から下部電極１８に供給することのうち一方が選択的に実行される。第１の選択の下で、工程ＳＴ２では、第１の高周波電力が第１の高周波電源６２から上部電極３０に供給され、第２の高周波電力の下部電極１８への供給は停止される。なお、第１の選択の下で、工程ＳＴ２では、第１の高周波電力は第１の高周波電源６２から下部電極１８に供給されてもよく、第２の高周波電力の下部電極１８への供給は停止されてもよい。第２の選択の下で、工程ＳＴ２では、第１の高周波電力の上部電極３０への供給が停止され、第２の高周波電力が第２の高周波電源６４から下部電極１８に供給される。また、工程ＳＴ２では、上部電極３０にバイアス電源７０から負極性のバイアス電圧が与えられる。
工程ＳＴ２では、第１の高周波電力を上部電極３０に供給すること、及び、第２の高周波電力を下部電極１８に供給することのうち一方を選択的に実行するよう、第１の高周波電源６２及び第２の高周波電源６４が制御部８０によって制御される。また、工程ＳＴ２では、負極性のバイアス電圧を上部電極３０に与えるよう、バイアス電源７０が制御部８０によって制御される。
第１の選択及び第２の選択の何れの場合であっても、工程ＳＴ２では、高周波電力に基づく高周波電界によりチャンバ１０内で不活性ガスが励起される。その結果、チャンバ１０内で不活性ガスからプラズマが生成される。また、負極性のバイアス電圧が上部電極３０に与えられることによって、プラズマからの正イオンが上部電極３０に衝突する。正イオンが上部電極３０に衝突することにより、シリコン含有材料が上部電極３０（天板３４）から放出される。放出されたシリコン含有材料は、基板Ｗ上に堆積し、図４の（ａ）、図４の（ｂ）、及び図４の（ｃ）、或いは、図５の（ａ）、図５の（ｂ）、及び図５の（ｃ）に示すように、堆積膜ＤＰを形成する。
工程ＳＴ２が第１の選択の下で実行される場合には、図４の（ａ）、図４の（ｂ）、及び図４の（ｃ）に示すように、シリコン含有材料は、マスクＭＫの上面及びシリコン含有膜ＳＦの上面に堆積して、堆積膜ＤＰを形成する。また、工程ＳＴ２が第１の選択の下で実行される場合には、シリコン含有材料は、開口ＯＰを画成する側壁面のうち長手方向（Ｙ方向）における両縁部上に選択的に堆積して、堆積膜ＤＰを形成する。その結果、開口ＯＰの幅が長手方向において縮小されて、縮小された開口ＲＯＰが生成される。
工程ＳＴ２が第２の選択の下で実行される場合には、図５の（ａ）、図５の（ｂ）、及び図５の（ｃ）に示すように、シリコン含有材料は、マスクＭＫの上面及びシリコン含有膜ＳＦの上面に堆積して、堆積膜ＤＰを形成する。また、工程ＳＴ２が第２の選択の下で実行される場合には、シリコン含有材料は、開口ＯＰを画成する側壁面のうちＸ方向における両縁部に選択的に堆積して、堆積膜ＤＰを形成する。その結果、開口ＯＰの幅がＸ方向において縮小されて、縮小された開口ＲＯＰが生成される。
続く工程ＳＴ３では、シリコン含有膜ＳＦに対してプラズマエッチングが実行される。工程ＳＴ３では、チャンバ１０内で処理ガスからプラズマが生成される。処理ガスは、例えばフルオロカーボンガスを含む。工程ＳＴ３では、プラズマからの化学種によりシリコン含有膜ＳＦがエッチングされる。工程ＳＴ３では、チャンバ１０内に処理ガスを供給するよう、ガス供給部ＧＳが制御部８０によって制御される。また、工程ＳＴ３では、チャンバ１０内の圧力を指定された圧力に設定するよう、排気装置５０が制御部８０によって制御される。また、工程ＳＴ３では、第１の高周波電力及び／又は第２の高周波電力を供給するよう、第１の高周波電源６２及び／又は第２の高周波電源６４が制御部８０によって制御される。
なお、工程ＳＴ３では、処理ガスから形成されたプラズマからのフルオロカーボンの化学種を基板Ｗ上に堆積させる工程と、基板Ｗに希ガスのプラズマからのイオンを照射する工程とが交互に繰り返されてもよい。この場合には、希ガスのプラズマからのイオンが基板Ｗに照射されることにより、基板Ｗ上のフルオロカーボンの化学種とシリコン含有膜ＳＦとが反応する。その結果、シリコン含有膜ＳＦがエッチングされる。
第１の選択の下で工程ＳＴ２が実行されていた場合には、工程ＳＴ３では、図６の（ａ）及び図６の（ｂ）に示すように、長手方向（Ｙ方向）に縮小された開口ＲＯＰから露出されている部分において、シリコン含有膜ＳＦがエッチングされる。第２の選択の下で工程ＳＴ２が実行されていた場合には、工程ＳＴ３では、図７の（ａ）及び図７の（ｂ）に示すように、Ｘ方向に縮小された開口ＲＯＰから露出されている部分において、シリコン含有膜ＳＦがエッチングされる。
続く工程ＳＴ４では、有機膜ＯＦに対してプラズマエッチングが実行される。工程ＳＴ４では、チャンバ１０内で処理ガスからプラズマが生成される。処理ガスは、例えば酸素含有ガスを含む。酸素含有ガスは、Ｏ２ガスであってもよい。或いは、処理ガスは、窒素ガスと水素ガスとの混合ガスであってもよい。工程ＳＴ４では、チャンバ１０内に処理ガスを供給するよう、ガス供給部ＧＳが制御部８０によって制御される。また、工程ＳＴ４では、チャンバ１０内の圧力を指定された圧力に設定するよう、排気装置５０が制御部８０によって制御される。また、工程ＳＴ４では、第１の高周波電力及び／又は第２の高周波電力を供給するよう、第１の高周波電源６２及び／又は第２の高周波電源６４が制御部８０によって制御される。
工程ＳＴ４では、処理ガスから形成されたプラズマからの化学種により有機膜ＯＦがエッチングされる。工程ＳＴ４では、マスクＭＫもエッチングされる。工程ＳＴ４が図６の（ａ）及び図６の（ｂ）に示す基板Ｗに対して実行される場合には、当該基板Ｗのシリコン含有膜ＳＦのパターンが、図８の（ａ）及び図８の（ｂ）に示すように、有機膜ＯＦに転写される。工程ＳＴ４が図７の（ａ）及び図７の（ｂ）に示す基板Ｗに対して実行される場合には、当該基板Ｗのシリコン含有膜ＳＦのパターンが、図９の（ａ）及び図９の（ｂ）に示すように、有機膜ＯＦに転写される。
続く工程ＳＴ５では、膜ＡＦに対してプラズマエッチングが実行される。工程ＳＴ５では、チャンバ１０内で処理ガスからプラズマが生成される。処理ガスは、膜ＡＦがシリコン含有膜である場合には、ハロゲン元素を含むガスであり得る。工程ＳＴ５では、チャンバ１０内に処理ガスを供給するよう、ガス供給部ＧＳが制御部８０によって制御される。また、工程ＳＴ５では、チャンバ１０内の圧力を指定された圧力に設定するよう、排気装置５０が制御部８０によって制御される。また、工程ＳＴ５では、第１の高周波電力及び／又は第２の高周波電力を供給するよう、第１の高周波電源６２及び／又は第２の高周波電源６４が制御部８０によって制御される。
工程ＳＴ５では、処理ガスから形成されたプラズマからの化学種により膜ＡＦがエッチングされる。工程ＳＴ５では、シリコン含有膜ＳＦもエッチングされる。工程ＳＴ５が図８の（ａ）及び図８の（ｂ）に示す基板Ｗに対して実行される場合には、当該基板Ｗの有機膜ＯＦのパターンが、図１０の（ａ）及び図１０の（ｂ）に示すように、膜ＡＦに転写される。工程ＳＴ５が、図９の（ａ）及び図９の（ｂ）に示す基板Ｗに対して実行される場合には、当該基板Ｗの有機膜ＯＦのパターンが、図１１の（ａ）及び図１１の（ｂ）に示すように、膜ＡＦに転写される。
上述したように、工程ＳＴ２において、第１の高周波電力を上部電極３０に供給している状態で、上部電極３０に負極性のバイアス電圧を与えると、シリコン含有材料により、マスクＭＫの開口ＯＰの長手方向（Ｙ方向）の幅が選択的に縮小される。一方、工程ＳＴ２において、第２の高周波電力を下部電極１８に供給している状態で、上部電極３０に負極性のバイアス電圧を与えると、シリコン含有材料により、マスクＭＫの開口ＯＰのＸ方向の幅が選択的に縮小される。
以上、種々の例示的実施形態について説明してきたが、上述した例示的実施形態に限定されることなく、様々な省略、置換、及び変更がなされてもよい。また、異なる実施形態における要素を組み合わせて他の実施形態を形成することが可能である。
以下、方法ＭＴの評価のために行った実験について説明する。なお、以下に説明する実験は、本開示を限定するものではない。
実験では、シリコン含有膜上にマスクを有する二つのサンプル基板を準備した。二つのサンプル基板の各々において、マスクは、レジストマスクであった。マスクには、開口ＯＰが形成されていた。開口ＯＰの長手方向（Ｙ方向）における幅ＷＹ１、Ｘ方向における幅ＷＸ１（図１２の（ａ）及び図１２の（ｂ）参照）はそれぞれ、３６９．１ｎｍ、５３．９ｎｍであった。二つのサンプル基板のうち、第１のサンプル基板に対しては、プラズマ処理装置１を用いて、第１の選択の下で工程ＳＴ２を実行した。二つのサンプル基板のうち、第２のサンプル基板に対しては、プラズマ処理装置１を用いて、第２の選択の下で工程ＳＴ２を実行した。以下、実験における工程ＳＴ２の条件を示す。
＜第１のサンプル基板に対する工程ＳＴ２の条件＞
チャンバ１０内の圧力：５０ｍＴ（６．６６６Ｐａ）
Ｈ２ガスの流量：１００ｓｃｃｍ
Ａｒガスの流量：７６０ｓｃｃｍ
第１の高周波電力：６０ＭＨｚ、３００Ｗ
第２の高周波電力：４０ＭＨｚ、０Ｗ
＜第２のサンプル基板に対する工程ＳＴ２の条件＞
チャンバ１０内の圧力：５０ｍＴ（６．６６６Ｐａ）
Ｈ２ガスの流量：１００ｓｃｃｍ
Ａｒガスの流量：７６０ｓｃｃｍ
第１の高周波電力：６０ＭＨｚ、０Ｗ
第２の高周波電力：４０ＭＨｚ、３００Ｗ
実験では、第１のサンプル基板及び第２のサンプル基板の各々について、工程ＳＴ２の実行後の縮小された開口ＲＯＰの長手方向（Ｙ方向）の幅ＷＹ２及びＸ方向の幅ＷＸ２を測定した。そして、第１のサンプル基板及び第２のサンプル基板の各々について、ΔＷＹ＝ＷＹ１−ＷＹ２、ΔＷＸ＝ＷＸ１−ＷＸ２を求めた。その結果、第１のサンプル基板に関するΔＷＹ、ΔＷＸはそれぞれ、４．５ｎｍ、０．７ｎｍであった。また、第２のサンプル基板に関するΔＷＹ、ΔＷＸはそれぞれ、０．５ｎｍ、９．４ｎｍであった。この実験の結果、工程ＳＴ２において、第１の高周波電力が上部電極３０に供給され、第２の高周波電力の下部電極１８への供給が停止される場合には、開口ＯＰの幅をその長手方向において選択的に縮小することが可能であることが確認された。また、工程ＳＴ２において、第１の高周波電力の上部電極３０への供給が停止され、第２の高周波電力が下部電極１８に供給される場合には、開口ＯＰの幅をその長手方向に直交する方向において選択的に縮小することが可能であることが確認された。
以上の説明から、本開示の種々の実施形態は、説明の目的で本明細書で説明されており、本開示の範囲及び主旨から逸脱することなく種々の変更をなし得ることが、理解されるであろう。したがって、本明細書に開示した種々の実施形態は限定することを意図しておらず、真の範囲と主旨は、添付の特許請求の範囲によって示される。
１…プラズマ処理装置、１０…チャンバ、１４…支持台、１８…下部電極、３０…上部電極、６２…第１の高周波電源、６４…第２の高周波電源、７０…バイアス電源、Ｗ…基板、ＭＫ…マスク、ＯＰ…開口、ＳＦ…シリコン含有膜。

Claims (10)

  1. 基板に対して実行されるプラズマ処理方法であって、前記基板は、シリコン含有膜及び該シリコン含有膜上に設けられたマスクを有し、該マスクには長手方向を有する開口が形成されており、
    該プラズマ処理方法は、容量結合型のプラズマ処理装置のチャンバ内に設けられた基板支持台上に前記基板が載置された状態で実行され、
    前記チャンバ内に不活性ガスを供給する工程と、
    シリコン含有材料を前記基板上に堆積させる工程であり、前記不活性ガスからプラズマを生成するために、第１の高周波電力を第１の高周波電源から前記プラズマ処理装置の上部電極に供給すること、及び、前記第１の高周波電力の周波数よりも低い周波数を有する第２の高周波電力を第２の高周波電源から前記基板支持台の下部電極に供給することのうち一方を選択的に実行し、且つ、前記プラズマから正イオンを前記上部電極に衝突させて前記上部電極から前記シリコン含有材料を放出させるために、バイアス電源から前記上部電極に負極性のバイアス電圧を与える、該工程と、
    を含むプラズマ処理方法。
  2. 基板に対して実行されるプラズマ処理方法であって、前記基板は、シリコン含有膜及び該シリコン含有膜上に設けられたマスクを有し、該マスクには長手方向を有する開口が形成されており、
    該プラズマ処理方法は、容量結合型のプラズマ処理装置のチャンバ内に設けられた基板支持台上に前記基板が載置された状態で実行され、
    前記チャンバ内に不活性ガスを供給する工程と、
    シリコン含有材料を前記基板上に堆積させる工程であり、前記不活性ガスからプラズマを生成するために、前記プラズマ処理装置の上部電極に電気的に接続された第１の高周波電源によって発生される第１の高周波電力の周波数よりも低い周波数を有する第２の高周波電力を第２の高周波電源から前記基板支持台の下部電極に供給し、且つ、前記プラズマから正イオンを前記上部電極に衝突させて前記上部電極から前記シリコン含有材料を放出させるために、バイアス電源から前記上部電極に負極性のバイアス電圧を与える、該工程と、
    を含むプラズマ処理方法。
  3. 前記負極性のバイアス電圧は、直流電圧である、請求項１又は２に記載のプラズマ処理方法。
  4. 前記上部電極を構成する前記シリコン含有材料は、シリコンから構成されている、請求項１〜３の何れか一項に記載のプラズマ処理方法。
  5. 前記マスクは、レジストマスクであり、
    前記シリコン含有膜は、シリコンを含有する反射防止膜であり、
    前記基板は、その上に前記反射防止膜が設けられた有機膜を更に有する、
    請求項１〜４の何れか一項に記載のプラズマ処理方法。
  6. 堆積させる前記工程の後に、前記マスクの下地膜に対するプラズマエッチングを実行する工程を更に含む、請求項１〜５の何れか一項に記載のプラズマ処理方法。
  7. 少なくとも堆積させる前記工程の開始時点からプラズマエッチングを実行する前記工程の終了時点までの間、前記基板は、減圧された前記チャンバの内部空間の中に連続的に収容される、請求項１〜６の何れか一項に記載のプラズマ処理方法。
  8. 容量結合型のプラズマ処理装置であって、
    チャンバと、
    前記チャンバ内に不活性ガスを供給するように構成されたガス供給部と、
    下部電極を有し、前記チャンバ内に設けられた基板支持台と、
    前記基板支持台の上方に設けられた上部電極と、
    第１の高周波電力を発生するように構成されており、前記上部電極に電気的に接続された第１の高周波電源と、
    第１の高周波電力の周波数よりも低い周波数を有する第２の高周波電力を発生するように構成されており、前記下部電極に電気的に接続された第２の高周波電源と、
    前記上部電極に負極性のバイアス電圧を与えるように構成されたバイアス電源と、
    前記ガス供給部、前記第１の高周波電源、前記第２の高周波電源、及び前記バイアス電源を制御するように構成された制御部と、
    を備え、
    前記制御部は、
    前記チャンバ内に不活性ガスを供給するよう前記ガス供給部を制御し、
    前記不活性ガスからプラズマを生成するために、前記第１の高周波電力を前記第１の高周波電源から前記上部電極に供給すること、及び、前記第２の高周波電力を前記第２の高周波電源から前記下部電極に供給することのうち一方を選択的に実行し、
    前記プラズマから正イオンを前記上部電極に衝突させて前記上部電極からシリコン含有材料を放出させるために、前記上部電極に負極性のバイアス電圧を与えるよう前記バイアス電源を制御する、
    プラズマ処理装置。
  9. 前記バイアス電源は、直流電源である、請求項８に記載のプラズマ処理装置。
  10. 前記上部電極を構成する前記シリコン含有材料は、シリコンから構成されている、請求項８又は９に記載のプラズマ処理装置。
JP2018149256A 2018-08-08 2018-08-08 プラズマ処理方法及びプラズマ処理装置 Active JP7203531B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2018149256A JP7203531B2 (ja) 2018-08-08 2018-08-08 プラズマ処理方法及びプラズマ処理装置
US16/975,462 US11367590B2 (en) 2018-08-08 2019-07-25 Plasma processing method and plasma processing apparatus
CN201980017866.4A CN111819667A (zh) 2018-08-08 2019-07-25 等离子体处理方法和等离子体处理装置
PCT/JP2019/029298 WO2020031731A1 (ja) 2018-08-08 2019-07-25 プラズマ処理方法及びプラズマ処理装置
KR1020207025388A KR20210035073A (ko) 2018-08-08 2019-07-25 플라즈마 처리 방법 및 플라즈마 처리 장치
TW108127149A TW202008464A (zh) 2018-08-08 2019-07-31 電漿處理方法及電漿處理裝置
US17/835,521 US11721522B2 (en) 2018-08-08 2022-06-08 Plasma processing method and plasma processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018149256A JP7203531B2 (ja) 2018-08-08 2018-08-08 プラズマ処理方法及びプラズマ処理装置

Publications (2)

Publication Number Publication Date
JP2020025035A true JP2020025035A (ja) 2020-02-13
JP7203531B2 JP7203531B2 (ja) 2023-01-13

Family

ID=69414147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018149256A Active JP7203531B2 (ja) 2018-08-08 2018-08-08 プラズマ処理方法及びプラズマ処理装置

Country Status (6)

Country Link
US (2) US11367590B2 (ja)
JP (1) JP7203531B2 (ja)
KR (1) KR20210035073A (ja)
CN (1) CN111819667A (ja)
TW (1) TW202008464A (ja)
WO (1) WO2020031731A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116803213A (zh) * 2021-02-04 2023-09-22 东京毅力科创株式会社 等离子体处理装置和等离子体处理方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013191857A (ja) * 2004-06-21 2013-09-26 Tokyo Electron Ltd プラズマ処理装置およびプラズマ処理方法、ならびにコンピュータ読み取り可能な記憶媒体
JP2017183688A (ja) * 2016-03-29 2017-10-05 東京エレクトロン株式会社 被処理体を処理する方法
JP2017212357A (ja) * 2016-05-26 2017-11-30 東京エレクトロン株式会社 プラズマ処理方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6107192A (en) * 1997-12-30 2000-08-22 Applied Materials, Inc. Reactive preclean prior to metallization for sub-quarter micron application
US20090321247A1 (en) * 2004-03-05 2009-12-31 Tokyo Electron Limited IONIZED PHYSICAL VAPOR DEPOSITION (iPVD) PROCESS
US20060037704A1 (en) * 2004-07-30 2006-02-23 Tokyo Electron Limited Plasma Processing apparatus and method
JP4704087B2 (ja) * 2005-03-31 2011-06-15 東京エレクトロン株式会社 プラズマ処理装置およびプラズマ処理方法
JP4827081B2 (ja) * 2005-12-28 2011-11-30 東京エレクトロン株式会社 プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
JP2007194284A (ja) * 2006-01-17 2007-08-02 Tokyo Electron Ltd プラズマ処理方法、プラズマ処理装置、及び記憶媒体
JP2008028022A (ja) * 2006-07-19 2008-02-07 Tokyo Electron Ltd プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
JP5128421B2 (ja) * 2008-09-04 2013-01-23 東京エレクトロン株式会社 プラズマ処理方法およびレジストパターンの改質方法
JP6034156B2 (ja) * 2011-12-05 2016-11-30 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
JP2014082228A (ja) 2012-10-12 2014-05-08 Tokyo Electron Ltd プラズマエッチング方法
US8893702B2 (en) * 2013-02-20 2014-11-25 Lam Research Corporation Ductile mode machining methods for hard and brittle components of plasma processing apparatuses
JP6230954B2 (ja) * 2014-05-09 2017-11-15 東京エレクトロン株式会社 エッチング方法
JP6462477B2 (ja) * 2015-04-27 2019-01-30 東京エレクトロン株式会社 被処理体を処理する方法
US9706634B2 (en) * 2015-08-07 2017-07-11 Varian Semiconductor Equipment Associates, Inc Apparatus and techniques to treat substrates using directional plasma and reactive gas
JP7008474B2 (ja) * 2016-11-30 2022-01-25 東京エレクトロン株式会社 プラズマエッチング方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013191857A (ja) * 2004-06-21 2013-09-26 Tokyo Electron Ltd プラズマ処理装置およびプラズマ処理方法、ならびにコンピュータ読み取り可能な記憶媒体
JP2017183688A (ja) * 2016-03-29 2017-10-05 東京エレクトロン株式会社 被処理体を処理する方法
JP2017212357A (ja) * 2016-05-26 2017-11-30 東京エレクトロン株式会社 プラズマ処理方法

Also Published As

Publication number Publication date
US20220301824A1 (en) 2022-09-22
CN111819667A (zh) 2020-10-23
US11367590B2 (en) 2022-06-21
US11721522B2 (en) 2023-08-08
US20210020409A1 (en) 2021-01-21
WO2020031731A1 (ja) 2020-02-13
KR20210035073A (ko) 2021-03-31
JP7203531B2 (ja) 2023-01-13
TW202008464A (zh) 2020-02-16

Similar Documents

Publication Publication Date Title
TWI760555B (zh) 蝕刻方法
KR102356211B1 (ko) 에칭 방법
JP6382055B2 (ja) 被処理体を処理する方法
US20220051904A1 (en) Etching method
JP2016207915A (ja) 被処理体を処理する方法
JP6438831B2 (ja) 有機膜をエッチングする方法
US20200111679A1 (en) Etching method
JP2016076620A (ja) 被処理体を処理する方法
US11264246B2 (en) Plasma etching method for selectively etching silicon oxide with respect to silicon nitride
JP2020119918A (ja) 膜をエッチングする方法
CN111048389A (zh) 等离子体处理方法和等离子体处理装置
JP6811202B2 (ja) エッチングする方法及びプラズマ処理装置
US11721522B2 (en) Plasma processing method and plasma processing apparatus
JP7220626B2 (ja) プラズマ処理方法及びプラズマ処理装置
CN109923648B (zh) 处理被处理体的方法
US11081351B2 (en) Method of processing substrate, device manufacturing method, and plasma processing apparatus
JP7308110B2 (ja) シリコン酸化膜をエッチングする方法及びプラズマ処理装置
JP2019117876A (ja) エッチング方法
JP2021114551A (ja) エッチング方法及びプラズマ処理装置
JP2021034503A (ja) エッチングする方法、デバイス製造方法、及びプラズマ処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210506

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221227

R150 Certificate of patent or registration of utility model

Ref document number: 7203531

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150