CN1787183A - 等离子体蚀刻方法 - Google Patents

等离子体蚀刻方法 Download PDF

Info

Publication number
CN1787183A
CN1787183A CNA2005101310877A CN200510131087A CN1787183A CN 1787183 A CN1787183 A CN 1787183A CN A2005101310877 A CNA2005101310877 A CN A2005101310877A CN 200510131087 A CN200510131087 A CN 200510131087A CN 1787183 A CN1787183 A CN 1787183A
Authority
CN
China
Prior art keywords
plasma
etching
gas
layer
etching method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101310877A
Other languages
English (en)
Other versions
CN100413035C (zh
Inventor
森北信也
杉山正治
川端淳史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN1787183A publication Critical patent/CN1787183A/zh
Application granted granted Critical
Publication of CN100413035C publication Critical patent/CN100413035C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种在避免产生栅栏的同时、以高蚀刻速度可对Ti进行蚀刻,而且在蚀刻过程中抑制腔室内堆积物的产生,以可防粉粒污染于未然的等离子体蚀刻方法。该方法包括:第一等离子体处理工序,在腔室内压力4Pa以下,使含有氟化合物的蚀刻气体的等离子体作用于在可保持真空的处理容器内形成的、并至少具有形成为规定形状的图案的掩模层和作为在上述掩模层下面形成的被蚀刻层的Ti层的被处理体,对上述Ti层进行蚀刻;第二等离子体处理工序,在第一等离子体处理工序结束后,将洗净气体的等离子体导入到上述处理腔室内而进行干洗净,在上述第二等离子体处理工序中,除去由上述第一等离子体处理工序生成的含有Ti化合物的堆积物。

Description

等离子体蚀刻方法
技术领域
本发明涉及一种等离子体蚀刻方法,详细地说涉及一种利用反应性气体的等离子体在Ti等金属膜上进行蚀刻的等离子体蚀刻方法。
背景技术
在半导体装置中,钛(Ti)等金属例如除了可用作配线材料之外,还可以用于形成以降低MOS晶体管等的寄生电阻为目的硅化物。例如在MOS晶体管的制造过程中,可以实施在栅极电极或扩散层的表面上形成Ti膜后,实施热处理并形成硅化物,除去未反应的Ti膜的工序。就通过蚀刻除去在基板上形成的Ti膜的技术而言,已提案有利用CF4类的蚀刻气体的等离子体进行干蚀刻的方法(例如专利文献1、专利文献2)。
专利文献1:特开昭53-118372号公报(图1~图5等)
专利文献2:特开昭56-66040号公报(权利要求等)
发明内容
从提高生产能力的观点出发,通常优选高的蚀刻速度,即使对Ti膜进行蚀刻时,也要求以高蚀刻速度实现处理。可是,对提高蚀刻速度而言,上述现有技术的方法均作有任何考虑。例如,在专利文献2的方法中,即使在为了加快开始而进行了预蚀刻后的蚀刻中,也只能得到30~40nm/min左右的蚀刻速度(同文献、参照图1),而无法满足目前的高速蚀刻的要求。
另一方面,当对Ti膜通过上述专利文献1、2记载的CF类气体的等离子体进行高速蚀刻时,有时会发生被称为栅栏(フエンス)的蚀刻残渣的再附着现象。该现象是Ti等蚀刻残渣因高速蚀刻时的强烈溅射作用而产生飞散并再次附着在光致蚀刻剂或其它金属材料的侧面上的现象。该栅栏成为引起基于Ti的污染原因,所以要求尽可能避免产生这种栅栏。
并且,当对Ti膜用等离子体进行蚀刻时,会形成大量的腔室内堆积物。因为该堆积物是发生粉粒污染的原因,所以是制造高信赖度半导体装置的阻碍。因此,在Ti膜的等离子体蚀刻中,需要对腔室内堆积物采取对策。
因此,本发明的目的是提供一种首先能够避免栅栏的产生,同时又能够对Ti用高蚀刻速度进行蚀刻的等离子体蚀刻方法,而且提供一种能够在蚀刻过程中抑制腔室内堆积物的产生,将粉粒污染防范于未然的等离子体蚀刻方法。
为了解决上述课题,本发明的第一方面是提供一种等离子体蚀刻方法,将蚀刻气体的等离子体作用于在可保持真空的处理容器内形成的、并至少具有形成为规定形状的图案的掩模层和作为在上述掩模层下面形成的被蚀刻层的Ti层被处理体,对上述Ti层进行蚀刻,其特征在于,使用含有氟化合物的蚀刻气体,在腔室内压力4Pa以下进行蚀刻。
在第一方面的等离子体蚀刻方法中,含氟化合物优选为CF4。并且,蚀刻速度优选为90~140nm/min。
本发明的第二方面是提供一种等离子体蚀刻方法,其特征在于,包括:第一等离子体处理工序,在腔室内压力4Pa以下,使含有氟化合物的蚀刻气体的等离子体作用于在可保持真空的处理容室内形成的、并至少具有形成为规定形状的图案的掩模层和作为在上述掩模层下面形成的被蚀刻层的Ti层,对上述Ti层进行蚀刻;和第二等离子体处理工序,在第一等离子体处理工序结束后,将洗净气体的等离子体导入到上述处理腔室内而进行干洗净,在上述第二等离子体处理工序中,除去由上述第一等离子体处理工序生成的含有Ti化合物的堆积物。
在第二方面的等离子体蚀刻方法中,优选为交替反复实施上述第一等离子体处理工序和上述第二等离子体处理工序。再者,在上述第二等离子体处理工序中所使用的洗净气体优选为含有氟化合物或氧的气体。这里,就上述氟化合物而言,优选为NF3或CF4
再者,上述第二等离子体处理工序中的腔室内压力优选为6.7Pa以下。
本发明的第三方面提供一种控制程序,其特征在于,在计算机上操作运行时,控制等离子体处理装置,使之进行上述第一方面或第二方面的等离子体蚀刻方法。
本发明的第四方面提供一种计算机存储介质,存储有在计算机上运行的控制程序,其特征在于,上述控制程序在运行时,控制上述第一方面或第二方面的等离子体蚀刻方法中所使用的等离子体处理装置。
本发明的第五方面提供一种等离子体蚀刻装置,其特征在于,包括:产生等离子体的等离子体供给源;划分用于通过上述等离子体对被处理体进行蚀刻处理的处理室的处理容器;在上述处理容器内载置上述被处理体的支撑体;用于使上述处理容器内降压的排气单元;用于将气体供给到上述处理容器内的气体供给单元;和通过控制,使得上述第一方面或第二方面的等离子体蚀刻方法得以进行的控制部。
本发明的等离子体蚀刻方法,通过使用含有氟化合物的气体作为蚀刻气体且在规定的低压条件下进行等离子体蚀刻,在边维持高蚀刻速度边可蚀刻Ti膜的同时,可有效地防止栅栏的产生。
并且,通过组合实施等离子体蚀刻处理和基于规定条件的等离子体洗净处理,可抑制腔室内堆积物的蓄积,所以既可防止粉粒污染又提高半导体装置的信赖度。
附图说明
图1是表示用于实施本发明的方法的磁控管RIE等离子体蚀刻装置的概略构成的截面图。
图2是示意性表示配置在图1的装置的腔室周围的状态下的偶极环型磁铁的水平截面图。
图3是用于说明在腔室内形成的电场和磁场的示意图。
图4表示本发明的第一实施方式的等离子体蚀刻方法的顺序,(a)是表示蚀刻时的状态的图,(b)是表示蚀刻工序结束后的状态的图。
图5是表示基于等离子体蚀刻处理后的腔室内堆积物的XPS分析的波形分离结果的曲线图。
图6是表示本发明的第二实施方式的等离子体蚀刻方法的处理顺序的流程图。
图7是表示改变处理气体并进行洗净处理后的上部顶板上的堆积物的厚度的测定结果的曲线图。
图8是表示改变压力并进行洗净处理后的上部顶板上的堆积物的厚度的测定结果的曲线图。
图9是表示等离子体蚀刻的晶片处理块数与粉粒的关系的曲线图。
符号说明
1:腔室(处理容器)、2:支撑台(电极)、12:排气系统、15:第一高频电源、17:温度调节介质室、18:气体导入机构、20:喷头(电极)、23:处理气体供给系统、24a、24b:偶极环型磁铁、100:等离子体蚀刻装置、101:Si基板、102:SiO2层、103:Ti层、104:掩模层、W:晶片
具体实施方式
以下,参照附图对本发明的实施方式进行说明。图1是表示以实施本发明方法为目的,可优选使用的磁控管RIE方式的等离子体蚀刻装置100的概略的截面图。该蚀刻装置100被构成为密封状态,具有由小径的上部1a和大径的下部1b构成的分段圆筒状,其壁部具有例如铝制的腔室(处理容器)1。
该腔室1内设置有水平支撑半导体晶片(以下简单记为“晶片”)W的支撑台2,该半导体晶片是作为被处理体的形成有Ti膜的硅基板。支撑台2例如用铝构成,隔着绝缘板3被支撑在导体的支撑台4上。另外,在支撑台2上方的外周上设置有例如用Si或石英等形成的聚焦环5。上述支撑台2和支撑台4可通过具有滚珠螺杆7的滚珠螺杆机构进行升降,支撑台4下方的驱动部分覆盖有用不锈钢(SUS)制的波纹管8。波纹管8的外侧设置有波纹管套9。并且,上述聚焦环5的外侧设置有挡板10。另外,腔室1接地。
在腔室1的下部1b的侧壁上形成有排气通道11,排气系统12连接在该排气通道11上。而且,通过使排气系统12的真空泵工作,可使腔室1内减压到规定的真空度。另一方面,在腔室1的下部1b的侧壁上侧设置有开关晶片W的输入输出口的闸阀13。
通过匹配器14将用于形成等离子体的第一高频电源15连接在支撑台2上,将规定频率的高频电力从该第一高频电源15供给到支撑台2。另一方而,与支撑台2相对且在其上方相互平行设置有后面将作详细说明的喷头20,该喷头20接地。因此,支撑台2和喷头20作为一对电极发挥功能。
在支撑台2的表面上设置有用于静电吸附并保持晶片W的静电卡盘6。该静电卡盘6通过将电极6a介于绝缘体6b之间而构成,将直流电源16连接在电极6a上。而且,通过由电源16将电压施加在电极6a上,通过静电力例如库仑力吸附晶片W。
在支撑台2的内部设置有温度调节介质室17,在该温度调节介质室17中,温度调节介质由导入管17a导入、由排出管17b排出并进行循环,通过支撑台2将该热(温热、冷热)传热给晶片W,由此,控制晶片W的处理面至期望的温度。
并且,即使腔室1能够通过排气系统12排气并保持真空,为了使循环于温度调节介质室17内的温度调节介质能够有效地调节晶片W的温度,作为传热介质的气体,可以利用气体导入机构18并通过该气体供给管路19,以规定压力(反压力)导入到静电卡盘6表面和晶片W背面之间。这样,通过导入作为传热介质的气体,温度调节介质的热量能够有效地传达到晶片W上,可提高晶片W的温度调节效率。
上述喷头20以与支撑台2相对的方式设置在腔室1的顶部部分。在该喷头20下面设置有多个气体吐出孔22,并且在其上部具有气体导入部20a。而且,在其内部形成有空间21。气体导入部20a连接气体供给配管23a,该气体供给配管23a的另一端连接有供给蚀刻气体或洗净气体等处理气体的处理气体供给系统23。
这类处理气体,通过气体供给配管23a、气体导入部20a,从处理气体供给系统23到达喷头20的空间21,由气体吐出孔22喷出。
另一方面,在腔室1上部1a的周围配置有同心状且上下一对的偶极环型磁铁24a、24b。如图2的水平截面图所示,偶极环型磁铁24a、24b分别由多个各向异性片段(segment)柱状磁铁31构成,安装在环状的磁性体的壳体32。在该例中,形成圆柱状的16个各向异性片段柱状磁铁31以环状配置。图2中,各向异性扇形柱状磁铁31中所示的箭头表示磁化的方向,如该图所示,使多个各向异性片段柱状磁铁31的磁化方向一点点偏离,整体形成向着一个方向的同样的水平磁场B。
因此,如图3所示,在支撑台2和喷头20之间的空间,通过第一高频电源15形成垂直方向的电场EL,而且通过偶极环型磁铁24a、24b形成水平磁场B,通过这样形成的垂直电磁场,生成磁控管放电。由此,形成高能量状态的蚀刻气体的等离子体,对晶片W进行蚀刻。
再者,等离子体蚀刻装置100的各构成部分是连接在具有CPU的过程控制器50上并由之控制的构成。过程控制器50上连接有由工程管理者为了管理等离子体蚀刻装置100而进行指令的输入操作等的键盘或使等离子体蚀刻装置100的运转状况可视化并显示出来的显示装置等构成的用户界面51。
再者,过程控制器50上连接有容纳存储有控制程序或处理条件数据等的处方(レシピ)的存储部52,该控制程序用于通过该过程控制器50的控制来实现在等离子体蚀刻装置100上运行的各种处理。
而且,根据需要,按照来自用户界面51的指示等,从存储部52调出任意的处方并由过程控制器50运行,在过程控制器50的控制下,在等离子体蚀刻装置100进行所期望的处理。再者,上述处方也能够以存储在例如CD-ROM、硬盘、软盘、非易失性存储器等可读出的存储介质的状态加以利用,或者从其它装置例如通过专用电线使之随时传送并加以利用。
以下,参照图4对使用这样构成的等离子体蚀刻装置100的本发明方法的第一实施方式的等离子体蚀刻方法进行说明。
首先,打开图1的闸阀13,将晶片W输入到腔室1内,载置于支撑台2上后,使支撑台2上升到图示位置,利用排气系统12的真空泵,通过排气通道11,排气到腔室1内。如图4(a)所示,该状态的晶片W具有在Si基板101上层积有绝缘氧化膜的SiO2层102、作为被蚀刻层的Ti层103和掩模层104的构造。就掩模层104而言,只要具有与Ti层103的蚀刻选择性,就没有特别地限定,例如可使用光致蚀刻剂、基于金属等的坚固掩模或利用其它工序形成的上层等。并且,在掩模层104上形成有规定形状的图案。
而且,以规定的流量,将含有蚀刻气体以及稀释气体的处理气体从处理气体供给系统23导入到腔室1内,使腔室1内的压力为4Pa(30mTorr)以下,使晶片W(支撑台2)的温度为50~80℃,在该状态下,将规定的高频电力从第一高频电源15供给到支撑台2上。就用于生成等离子体的高频电力而言,从提高蚀刻速度的观点出发,例如优选为2000W以上,更优选为3000~5000W左右。这时,通过将规定的电压从直流电源16施加在静电卡盘6的电极6a上,例如通过库仑力将晶片W吸附保持在静电卡盘6上的同时,在作为上部电极的喷头20和作为下部电极的支撑台2之间形成高频电场。通过偶极环型磁铁24a、24b在喷头20和支撑台2之间形成水平磁场B,所以在晶片W所存在的电极间的处理空间形成垂直电磁场,由此,通过生成的电子的漂移,产成磁控管放电。而且,通过因磁控管放电而形成的蚀刻气体的等离子体,对晶片W进行蚀刻。这时,在通常的蚀刻中,将腔室1内的气体压力设定得较高,不仅可以生成离子以及电子的带电粒子,而且也可生成充分量的自由基,通过该自由基有效的作用,可提高蚀刻速度。再者,当压力低时,溅射作用变强,容易产生栅栏。考虑到这一点,在通常的蚀刻中,采用6.7Pa(50mTorr)以上的较高压的条件。但是,在本实施方式中,在Ti层103的等离子体蚀刻中,如后述那样,通过特意使用4Pa以下(即0~4Pa范围)的低压力条件,可以在防止栅栏的产生的同时,实现例如90~140nm/min的高速蚀刻。
在本实施方式中,使用RIE型的等离子体生成机构,将高频电力施加在作为载置晶片W的下部电极的支撑台2上,可以在被处理体的正上方形成等离子体。再者,通过一边在电极之间形成与电场垂直的磁场一边进行蚀刻,可以使电子描绘螺旋轨道并增加与气体分子冲撞的机会,故可以在被处理体的正上方实现高密度的等离子体。由此,可以以更高速度进行蚀刻。
就在第一蚀刻工序中所使用的处理气体而言,从高速蚀刻晶片W的观点出发,优选使用反应性高的含有氟化合物的气体。这里,就氟化合物而言,例如可举出CF4、C3F8、SF6、S2F10、CHF3、CH2F2、C4F8等。再者,在使用这些氟化合物的同时,也可使用例如Ar、Xe、Kr等稀有气体或N2等惰性气体。
再者,用于利用气体导入机构18通过气体供给管路19将热(温热或冷热)有效地供给到晶片W的传热介质的气体以规定压力(反压力)被导入在静电卡盘6表面和晶片W里面之间。就该气体而言,例如可使用He等。
为了形成所期望的等离子体,可以适当设定生成等离子体用的第一高频电源15的频率以及输出。从提高晶片W正上方的等离子体密度的观点出发,频率优选为10MHz以上。
为了提高晶片W正上方的等离子体密度,将磁场施加在作为对置电极的支撑台2以及喷头20之间的处理空间,但为了有效地发挥其效果,偶极环型磁铁24a、24b优选为在处理空间形成10000μT(100G)以上的磁场的这样强度的磁铁。通常认为磁场越强其提高等离子体密度的效果增加,但从安全性的观点出发,优选为100000μT(1kG)以下。
在蚀刻工序中,如图4(a)所示,例如利用CF4气体等离子体蚀刻Ti层103。这时,在本发明方法中,可实现例如90~140nm/min所谓高蚀刻速度的高速蚀刻。当在4Pa以下的低压下进行等离子体蚀刻处理时,构成Ti层103的Ti成为TiF4,将因该低蒸气压而被蒸发。通过该低压蚀刻机构,可以防止栅栏的发生。而且,因蚀刻而形成Ti层103的Ti,除了被掩模层104掩盖的区域之外,将从SiO2层102除去。如图4(b)所示,剩余的Ti层103被形成与掩模层104的图案同样图案。
这里,叙述确认本发明的效果的试验结果。
通过与图1同样构成的等离子体蚀刻装置100,对具有与图4同样构成的Ti层103的晶片W,使用CF4和Ar作为蚀刻气体,在以下所示的条件下,实施Ti层103的等离子体蚀刻。
<条件1>
磁场的强度=12000μT(120G)梯度磁铁;
磁场的倾斜度=8.53deg.;
腔室1内的压力=4Pa(30mTorr);
高频电力=4000W;
CF4/Ar流量=300/600ml/min(sccm);
上下部电极间距离(喷头20的下面到支撑台2的上面的距离,以下同样)=40mm;
He反压力(中心部/边缘部)=1333/3332.5Pa(10/25Torr)
喷头20的温度=60℃;
腔室1侧壁的温度=60℃;
支撑台2的温度=50℃;
处理时间=53.7秒
<条件2>
除使腔室内压力为6.7Pa、处理时间为94.8秒以外,其它与实施例1一样,实施等离子体蚀刻。
等离子体蚀刻处理后,通过扫描型电子显微镜(SEM)观察条件1以及条件2各自的晶片W,条件2的情况与条件1相比,虽然是溅射力弱的高压处理,但在掩模层104的侧壁上观察到竖条纹样的栅栏。相对于此,条件1的情况是没有观察到栅栏的产生(结果均省略图示)。
再者,条件1的蚀刻后,XPS分析腔室1内的堆积物,检测出Ti的峰值。波形分离该Ti峰值的结果如图5所示。根据该图5,可证明堆积物中所含有的Ti大多以TiF4存在。
在6.7Pa的高压处理的条件2中,尽管蚀刻速度高达140nm/min,但因为如上述那样产生了栅栏,故作为利用含氟气体的等离子体对Ti层103进行蚀刻时特有现象,使蚀刻速度的提高和栅栏的抑制具有折衷选择(trade off)的关系得到了确认。而在条件1中,在防止产生栅栏的同时,其蚀刻速度为90nm/min,可以用实用上充分的蚀刻速度实现高速蚀刻。
根据以上情况,通过利用含有氟的气体的等离子体并在4Pa以下的低压条件下进行蚀刻处理,可以将构成Ti层103的Ti变成TiF4并使之蒸发而除去。在基于该方法的蚀刻中,可以防止Ti因溅射而附着在光致蚀刻剂或其它金属膜上的栅栏发生的现象得到了确认。
接着,叙述使上述第一实施方式的等离子体蚀刻方法和腔室1的洗净处理组合的本发明的第二实施方式的等离子体蚀刻方法。当实施第一实施方式的等离子体蚀刻时,在腔室1内生成大量的堆积物。XPS分析该堆积物后,判明混合有TiF4和CF类化合物。该堆积物为粉末状,所以附着并堆积在晶片W周围的部件特别是上部顶板(配置于图1的喷头20下部的部件,省略图示)上,成为粉粒的原因。因此,通过组合实施等离子体蚀刻处理和干洗净处理,可以使稳定的等离子体蚀刻处理成为可能。
图6是表示本发明的第二实施方式的等离子体蚀刻方法的处理顺序的流程图。首先,在工序S101中,将形成Ti层103的Ti覆盖层晶片输入到腔室1内,在工序S102中,实施等离子体蚀刻处理。该工序S101、工序S102中的等离子体蚀刻处理与上述第一实施方式一样,进行同样的处理。
等离子体蚀刻处理结束后,在工序S103中,在蚀刻后进行压力调整等所需要的处理后,打开图1的闸阀13,从腔室1中输出晶片W。接着,在工序S104中,将裸Si晶片输入到腔室1内。裸Si晶片是没有成膜等的净化晶片。
在工序S105中,对裸Si晶片实施等离子体洗净处理。就等离子体洗净中的处理气体而言,例如适当使用含有NF3、CF4等氟化合物和O2等的气体。再者,在处理气体中,例如可含有Ar、Xe、Kr、He等稀有气体和N2等惰性气体。就工序S105中的洗净处理的压力而言,从提高洗净效率的观点出发,优选为6.7Pa以下(即0~6.7Pa的范围),更优选为4Pa以下,最优选为2Pa以下。再者,就洗净处理的温度而言,优选为50℃以上,更优选为80℃以上。
这里,说明关于处理气体的种类对洗净效果造成的影响进行研究的结果。作为处理气体,有CF4/Ar的混合气体、NF3/Ar的混合气体、O2气体(单独)三种,在以下所示的条件下实施洗净,测定在上部顶板上的堆积物的厚度。
CF4/Ar气体:
磁场的强度=12000μT(120G)梯度磁铁;
磁场的倾斜度=8.53deg.;
腔室1内的压力=4Pa(30mTorr);
高频电力=4000W;
CF4/Ar流量=300/600ml/min(sccm);
上下部电极间距离=40mm;
He反压力(中心部/边缘部)=1333/3332.5Pa(10/25Torr)
喷头20的温度=80℃;
腔室1侧壁的温度=60℃;
支撑台2的温度=50℃;
处理时间=90秒
NF3/Ar气体:
除使用NF3/Ar气体以外,在与CF4/Ar气体的情况同样的条件下实施。
O2气体:
除O2流量=900ml/min(sccm)、磁场的倾斜度=12.88deg.以外,在与CF4/Ar气体的情况同样的条件下实施。
堆积物的测定点是上部顶板的中央部(C)以及最边缘部(E3)、和在它们之间从中央部(C)侧以约相等间隔依次为中间部(M)、第一边缘部(E1)、第二边缘部(E2)(以下相同)。其结果如图7所示。
根据图7判明:效果最高的气体是NF3/Ar,O2具有大致上全部洗净上部顶板的作用,CF4/Ar与其它两种气体系统相比,第一边缘部(E1)的洗净效果弱。根据该结果,通过例如用NF3/Ar气体单独处理、或在CF4/Ar气体处理中与O2气体处理组合例如在CF4/Ar气体处理后实施O2气体处理,可得到所期望的充分的洗净效果。
接着,就处理压力对洗净效果造成的影响进行研究的结果如图8所示。使用O2气体(单独),在以下所示的条件下,改变压力(气体流量)实施洗净,测定上部顶板上的堆积物的厚度。
洗净条件:
磁场的强度=12000μT(120G)梯度磁铁;
磁场的倾斜度=12.88deg.;
腔室1内的压力=4Pa(30mTorr)或2Pa(15mTorr);
高频电力=4000W;
O2流量=900ml/min(sccm)或450ml/min(sccm);
上下部电极间距离=40mm;
He反压力(中心部/边缘部)=1333/3332.5Pa(10/25Torr)
喷头20的温度=80℃;
腔室1侧壁的温度=60℃;
支撑台2的温度=50℃;
处理时间=90秒
根据图8表示出:通过使腔室内压力从4Pa(30mTorr)降低到2Pa(15mTorr),在上部顶板的约全部区域内,堆积物的膜厚变薄,洗净效果得以提高。
在图6的处理顺序中,洗净结束后,进行压力调整等所需要的处理后,在工序S106中,打开图1的闸阀13,将晶片W从腔室1中输出。接着,再次回到工序S101,进行新的Ti覆盖层晶片的处理。洗净也可以在蚀刻处理一定块数(例如1组)的晶片W后进行,但如图6所示,优选为每等离子体蚀刻处理一块Ti覆盖层晶片,实施腔室1的等离子体洗净。由此,除去腔室1内的堆积物,也可防止粉粒污染并实现稳定的等离子体蚀刻处理。
图9表示用粉粒计数器测定根据图6的流程图,在以下的条件下等离子体蚀刻处理Ti覆盖层晶片时的0.5μm以上的粉粒数的结果。另外,因为比较,将没有实施洗净时的结果也一同标记在图9中。
蚀刻条件:
磁场的强度=12000μT(120G)梯度磁铁;
磁场的倾斜度=8.53deg.;
腔室1内的压力=4Pa(30mTorr);
高频电力=4000W;
CF4/Ar流量=300/600ml/min(sccm);
上下部电极间距离=40mm;
He反压力(中心部/边缘部)=1333/3332.5Pa(10/25Torr)
喷头20的温度=60℃;
腔室1侧壁的温度=60℃;
支撑台2的温度=50℃;
处理时间=90秒
洗净条件:
磁场的强度=12000μT(120G)梯度磁铁;
磁场的倾斜度=8.53deg.;
腔室1内的压力=4Pa(30mTorr);
高频电力=4000W;
NF3/Ar流量=300/600ml/min(sccm);
上下部电极间距离=40mm;
He反压力(中心部/边缘部)=1333/3332.5Pa(10/25Torr)
喷头20的温度=80℃;
腔室1侧壁的温度=60℃;
支撑台2的温度=50℃;
处理时间=90秒
根据图9表示出:当不实施等离子体洗净时,随着Ti覆盖层晶片的处理块数的增加,粉粒数也增加。相对于此,通过对每块实施等离子体洗净,几乎不产生粉粒,可制造信赖性高的半导体装置。
以上叙述了本发明的实施方式,但本发明并不限定于上述实施方式,可有各种变形。
例如,在上述实施方式中,使用偶极环型磁铁作为磁控管RIE等离子体蚀刻装置100的磁场形成单元,但并不限定于此,如果在本发明的范围的压力下可形成等离子体,可以利用不使用磁场的电容耦合型或电感耦合型等各种等离子体蚀刻装置100。
再者,在上述实施方式中,列举了基于掩模104的图案蚀刻Ti层103的例子,但并不限定于此,可以全部适用于Ti层的蚀刻。

Claims (11)

1.一种等离子体蚀刻方法,将蚀刻气体的等离子体作用于在可保持真空的处理容器内形成的、并至少具有形成为规定形状的图案的掩模层和作为在所述掩模层下面形成的被蚀刻层的Ti层的被处理体,对所述Ti层进行蚀刻,其特征在于,
使用含有氟化合物的蚀刻气体,在腔室内压力4Pa以下进行蚀刻。
2.如权利要求1所述的等离子体蚀刻方法,其特征在于,
含氟化合物为CF4
3.如权利要求1所述的等离子体蚀刻方法,其特征在于,
蚀刻速度为90~140nm/min。
4.一种等离子体蚀刻方法,其特征在于,包括:
第一等离子体处理工序,在腔室内压力4Pa以下,将含氟化合物的蚀刻气体的等离子体作用于在可保持真空的处理容器内形成的、并至少具有形成为规定形状的图案的掩模层和作为在所述掩模层下面形成的被蚀刻层的Ti层,对所述Ti层进行蚀刻;和
第二等离子体处理工序,在第一等离子体处理工序结束后,将洗净气体的等离子体导入到所述处理腔室内而进行干洗净,
在所述第二等离子体处理工序中,除去由所述第一等离子体处理工序生成的含有Ti化合物的堆积物。
5.如权利要求4所述的等离子体蚀刻方法,其特征在于,
交替反复实施所述第一等离子体处理工序和所述第二等离子体处理工序。
6.如权利要求4或5所述的等离子体蚀刻方法,其特征在于,
在所述第二等离子体处理工序中所使用的洗净气体为含有氟化合物或氧的气体。
7.如权利要求6所述的等离子体蚀刻方法,其特征在于,
所述氟化合物为NF3或CF4
8.如权利要求6或7所述的等离子体蚀刻方法,其特征在于,
所述第二等离子体处理工序中的腔室内压力为6.7Pa以下。
9.一种控制程序,其特征在于,
在计算机上操作运行时,控制等离子体处理装置,使之进行权利要求1~8中任一项所述的等离子体蚀刻方法。
10.一种计算机存储介质,存储有在计算机上运行的控制程序,其特征在于,
所述控制程序在运行时,控制权利要求1~8中任一项所述的等离子体蚀刻方法中所使用的等离子体处理装置。
11.一种等离子体蚀刻装置,其特征在于,包括.
产生等离子体的等离子体供给源;
划分用于通过所述等离子体对被处理体进行蚀刻处理的处理室的处理容器;
在所述处理容器内载置所述被处理体的支撑体;
用于使所述处理容器内降压的排气单元;
用于将气体供给到所述处理容器内的气体供给单元;和
通过控制,使得权利要求1~8中任一项所述的等离子体蚀刻方法得以进行的控制部。
CNB2005101310877A 2004-12-07 2005-12-07 等离子体蚀刻方法 Active CN100413035C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004353976A JP2006165246A (ja) 2004-12-07 2004-12-07 プラズマエッチング方法
JP2004353976 2004-12-07

Publications (2)

Publication Number Publication Date
CN1787183A true CN1787183A (zh) 2006-06-14
CN100413035C CN100413035C (zh) 2008-08-20

Family

ID=36666919

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101310877A Active CN100413035C (zh) 2004-12-07 2005-12-07 等离子体蚀刻方法

Country Status (4)

Country Link
JP (1) JP2006165246A (zh)
KR (1) KR100798160B1 (zh)
CN (1) CN100413035C (zh)
TW (1) TWI420588B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101211753B (zh) * 2006-12-29 2011-03-16 联华电子股份有限公司 半导体工艺
CN102376537A (zh) * 2010-08-10 2012-03-14 海力士半导体有限公司 制造半导体器件的方法
CN102820224A (zh) * 2011-06-09 2012-12-12 上海中科高等研究院 用于tft干刻工艺中的界面层处理方法
CN104508803A (zh) * 2012-08-27 2015-04-08 东京毅力科创株式会社 等离子体处理方法和等离子体处理装置
CN105810582A (zh) * 2015-01-16 2016-07-27 东京毅力科创株式会社 蚀刻方法
CN105914144A (zh) * 2015-02-24 2016-08-31 东京毅力科创株式会社 蚀刻方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101139189B1 (ko) * 2007-03-29 2012-04-26 도쿄엘렉트론가부시키가이샤 플라즈마 에칭 방법, 플라즈마 처리 장치 및 컴퓨터 판독 가능한 기억 매체
JP6422262B2 (ja) * 2013-10-24 2018-11-14 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100293830B1 (ko) * 1992-06-22 2001-09-17 리차드 에이치. 로브그렌 플라즈마 처리 쳄버내의 잔류물 제거를 위한 플라즈마 정결방법
JPH08319586A (ja) * 1995-05-24 1996-12-03 Nec Yamagata Ltd 真空処理装置のクリーニング方法
JP3476638B2 (ja) * 1996-12-20 2003-12-10 東京エレクトロン株式会社 Cvd成膜方法
KR100372317B1 (ko) * 1997-03-17 2003-05-16 마쯔시다덴기산교 가부시키가이샤 플라즈마처리방법및장치
JP3626833B2 (ja) * 1997-05-22 2005-03-09 東京エレクトロン株式会社 成膜装置および成膜方法
JPH11140675A (ja) * 1997-11-14 1999-05-25 Sony Corp 真空チャンバーのクリーニング方法
US6635185B2 (en) * 1997-12-31 2003-10-21 Alliedsignal Inc. Method of etching and cleaning using fluorinated carbonyl compounds
KR100281129B1 (ko) * 1998-12-17 2001-03-02 김영환 배선 형성 방법
US6703265B2 (en) * 2000-08-02 2004-03-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4815724B2 (ja) * 2000-09-08 2011-11-16 東京エレクトロン株式会社 シャワーヘッド構造及び成膜装置
JP4717295B2 (ja) * 2000-10-04 2011-07-06 株式会社半導体エネルギー研究所 ドライエッチング装置及びエッチング方法
KR100378064B1 (ko) * 2000-12-27 2003-03-29 동부전자 주식회사 반도체 소자의 금속 배선 형성 방법
JP2004200378A (ja) * 2002-12-18 2004-07-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101211753B (zh) * 2006-12-29 2011-03-16 联华电子股份有限公司 半导体工艺
CN102376537A (zh) * 2010-08-10 2012-03-14 海力士半导体有限公司 制造半导体器件的方法
CN102820224A (zh) * 2011-06-09 2012-12-12 上海中科高等研究院 用于tft干刻工艺中的界面层处理方法
CN104508803A (zh) * 2012-08-27 2015-04-08 东京毅力科创株式会社 等离子体处理方法和等离子体处理装置
CN104508803B (zh) * 2012-08-27 2016-12-07 东京毅力科创株式会社 等离子体处理方法
CN105810582A (zh) * 2015-01-16 2016-07-27 东京毅力科创株式会社 蚀刻方法
CN105914144A (zh) * 2015-02-24 2016-08-31 东京毅力科创株式会社 蚀刻方法

Also Published As

Publication number Publication date
TWI420588B (zh) 2013-12-21
KR20060063736A (ko) 2006-06-12
TW200627543A (en) 2006-08-01
CN100413035C (zh) 2008-08-20
KR100798160B1 (ko) 2008-01-28
JP2006165246A (ja) 2006-06-22

Similar Documents

Publication Publication Date Title
CN1787183A (zh) 等离子体蚀刻方法
CN105390388B (zh) 蚀刻方法
CN1296977C (zh) 绝缘膜刻蚀装置
KR101895437B1 (ko) 플라즈마 에칭 방법
CN1992164A (zh) 等离子体蚀刻方法和计算机可读取的存储介质
CN1842242A (zh) 等离子体处理装置和等离子体处理方法
CN1783431A (zh) 等离子体处理装置
CN101038861A (zh) 等离子体蚀刻方法及计算机可读取的存储介质
CN1842244A (zh) 等离子体处理装置
CN1868034A (zh) 在衬底上沉积材料的方法
TW201130390A (en) Method for reusing consumable part used for plasma processing apparatus
KR20140105456A (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
CN106298446B (zh) 用于清洁等离子体处理室和衬底的方法
CN101043004A (zh) 等离子体蚀刻方法
CN1664995A (zh) 等离子体处理方法和等离子体处理装置
CN1914714A (zh) 基板处理装置及半导体装置的制造方法
CN101030527A (zh) 等离子体蚀刻方法和计算机可读取的存储介质
CN101030538A (zh) 等离子体蚀刻装置和等离子体蚀刻方法
CN1287430C (zh) 干蚀刻方法
CN1561540A (zh) 处理方法
CN107731677B (zh) 处理被处理体的方法
CN1783430A (zh) 电容耦合型等离子体处理装置
CN101047112A (zh) 等离子体处理方法及等离子体处理装置
CN1867695A (zh) 改善沉积的介电膜上的显影后光刻胶外形的方法
CN1574203A (zh) 从一基底移除残余物的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant