KR100798160B1 - 플라즈마 에칭방법 - Google Patents

플라즈마 에칭방법 Download PDF

Info

Publication number
KR100798160B1
KR100798160B1 KR1020050117968A KR20050117968A KR100798160B1 KR 100798160 B1 KR100798160 B1 KR 100798160B1 KR 1020050117968 A KR1020050117968 A KR 1020050117968A KR 20050117968 A KR20050117968 A KR 20050117968A KR 100798160 B1 KR100798160 B1 KR 100798160B1
Authority
KR
South Korea
Prior art keywords
plasma
etching
gas
processing
chamber
Prior art date
Application number
KR1020050117968A
Other languages
English (en)
Other versions
KR20060063736A (ko
Inventor
신야 모리키타
마사하루 수기야마
아츠시 가와바타
Original Assignee
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동경 엘렉트론 주식회사 filed Critical 동경 엘렉트론 주식회사
Publication of KR20060063736A publication Critical patent/KR20060063736A/ko
Application granted granted Critical
Publication of KR100798160B1 publication Critical patent/KR100798160B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

펜스의 발생을 회피함과 동시에, 고 에칭 레이트로 Ti를 에칭가능하고, 또한, 에칭의 과정에서 챔버내 퇴적물의 발생을 억제하여, 파티클 오염을 미연에 방지할 수 있는 플라즈마 에칭방법을 제공한다.
진공으로 유지 가능한 처리용기 내에서, 적어도 소정 형상의 패턴이 형성된 마스크층과, 상기 마스크층의 밑에 형성된 피 에칭층으로서의 Ti층이 형성된 피 처리체에 대하여, 챔버내 압력 4Pa이하에서 불소 화합물을 포함하는 에칭가스의 플라즈마를 작용시켜, 상기 Ti층을 에칭하는 제 1 플라즈마 처리공정과, 제 1 플라즈마 처리공정의 종료 후, 클리닝 가스의 플라즈마에 의해 상기 처리 챔버내에 도입하여 드라이 클리닝을 실행하는 제 2 플라즈마 처리공정을 포함하고, 상기 제 2 플라즈마 처리공정에서는 상기 제 1 플라즈마 처리공정에 의해서 생성한 Ti 화합물을 포함하는 퇴적물을 제거한다.

Description

플라즈마 에칭방법{PLASMA ETCHING METHOD}
도 1은 본 발명에 관한 방법을 실시하기 위한 마그네트론 RIE 플라즈마 에칭장치의 개략구성을 나타내는 단면도이다.
도 2는 도 1의 장치의 챔버의 주위에 배치된 상태의 다이폴 링 자석을 모식적으로 나타내는 수평단면도이다.
도 3은 챔버내에 형성되는 전계 및 자계를 설명하기 위한 모식도이다.
도 4a는 에칭시 본 발명의 제 1 실시 형태에 관한 플라즈마 에칭방법의 순서를 나타내고, 도 4b는 에칭공정 종료후의 상태를 도시한 도면이다.
도 5는 플라즈마 에칭처리 후의 챔버내 퇴적물의 XPS 분석에 의한 파형분리 결과를 나타내는 그래프이다.
도 6은 본 발명의 제 2 실시 형태에 관한 플라즈마 에칭방법의 처리순서를 나타내는 플로우도이다.
도 7은 처리 가스를 바꾸어 클리닝 처리를 한 후의 상부 천판에 있어서의 퇴적물의 두께의 측정 결과를 나타내는 그래프이다.
도 8은 압력을 바꾸어 클리닝 처리를 한 후의 상부 천판에 있어서의 퇴적물의 두께의 측정 결과를 나타내는 그래프이다.
도 9는 플라즈마 에칭에 있어서의 웨이퍼 처리매수와 파티클의 관계를 나타내는 그래프 도면이다.
도면의 주요 부분에 대한 부호의 설명
1 ; 챔버(처리 용기)
2 ; 지지테이블(전극)
12 ; 배기계
15 ; 제 1 고주파 전원
17 ; 온도조절 매체실
18 ; 가스도입기구
20 ; 샤워 헤드(전극)
23 ; 처리 가스 공급계
24a, 24b ; 다이폴 링 자석
100 ; 플라즈마 에칭장치
101 ; Si기판
102 ; SiO2층
103 ; Ti층
104 ; 마스크층
W ; 웨이퍼
(참조문헌 1) 일본 특허공개 소화 제53-118372호 공보(도 l∼도 5 등)
(참조문헌 2) 일본 특허공개 소화 제56-66040호 공보(특허청구의 범위 등)
본 발명은, 플라즈마 에칭방법에 관한 것이고, 상세하게는 반응성 가스의 플라즈마를 이용하여 Ti 등의 금속막에 에칭을 실행하는 플라즈마 에칭방법에 관한 것이다.
반도체 장치에 있어서, 티탄(Ti) 등의 금속은, 예컨대 배선재료로서 이용되는 것 외에, MOS트랜지스터 등의 기생 저항을 저감할 목적으로 실리사이드화 하여 이용되고 있다. 예컨대 MOS트랜지스터의 제조과정에서는, 게이트 전극이나 확산층의 표면에 Ti를 성막한 뒤, 열처리를 실시하여 실리사이드화 하여, 미반응의 Ti막을 제거하는 공정이 실시된다. 기판상에 성막된 Ti막을 에칭에 의해 제거하는 기술로서, CF4계의 에칭가스의 플라즈마에 의한 드라이 에칭을 실행하는 방법이 제안되어 있다(예컨대, 참조문헌 1, 참조문헌 2).
일반적으로, 쓰로우풋향상의 관점에서, 에칭 레이트는 높은 편이 바람직하고, Ti막에 대하여 에칭을 실행하는 경우에도, 고 에칭 레이트에서의 처리를 실현 하는 것이 요구된다. 그런데 상기 종래 기술의 방법은, 모두 에칭 레이트를 빠르게 하는 것에 관해서는 전혀 고려되어 있지 않다. 예컨대, 참조문헌 2의 방법에서는 시작을 빠르게 하기 위해서 프리에칭을 실시한 후의 에칭에 있어서 조차도 30∼40nm/min정도의 에칭 레이트 밖에 얻을 수 없으며(동 문헌, 도 1 참조), 도저히 현재의 고속 에칭의 요청에 응할 수 있는 것이 아니다.
한편, Ti막을 상기 참조문헌1, 2에 기재된 CF계 가스의 플라즈마에 의해 고속 에칭하면, 펜스라고 불리는 에칭 잔사의 재부착현상이 발생하는 경우가 있다. 이 현상은, 고속 에칭할 때의 강한 스퍼터작용에 의해 Ti 등의 에칭 잔사가 비산하여, 포토레지스트나 다른 금속 재료의 측면에 다시 부착하는 것이다. 이 펜스는, Ti에 의한 컨태미네이션을 발생시키는 원인이 되기 때문에, 될 수 있는 한 회피하는 것이 요구된다.
또한, Ti막을 플라즈마 에칭할 때에는, 다량의 챔버내 퇴적물이 형성된다. 이 퇴적물은, 파티클오염의 원인이 되므로, 신뢰성이 높은 반도체 장치를 제조함에 있어서 장애가 된다. 따라서, Ti막의 플라즈마 에칭에 있어서는, 챔버내 퇴적물에의 대책을 강구할 필요가 있다.
따라서, 본 발명의 목적은, 우선 펜스의 발생을 회피함과 동시에 고 에칭 레이트로 Ti를 에칭 가능한 플라즈마 에칭방법을 제공하는 것이며, 더구나 에칭의 과정에서 챔버내 퇴적물의 발생을 억제하여, 파티클 오염을 미연에 방지하는 것이 가 능한 플라즈마 에칭방법을 제공하는 것에 있다.
상기 과제를 해결하기 위해서, 본 발명의 제 1 관점에 의하면, 진공으로 유지 가능한 처리 용기내에서, 적어도 소정 형상의 패턴이 형성된 마스크층과, 상기 마스크층의 밑에 형성된 피에칭층으로서의 Ti층과, 이 형성된 피 처리체에 대하여 에칭가스의 플라즈마를 작용시키는 것에 의해 상기 Ti층을 에칭하는 플라즈마 에칭방법에 있어서,
불소 화합물을 포함하는 에칭가스를 이용하여, 챔버내 압력 4Pa이하에서 에칭을 실행하는 것을 특징으로 하는 플라즈마 에칭방법이 제공된다.
제 1 관점의 플라즈마 에칭방법에 있어서, 불소 함유 화합물은 CF4인 것이 바람직하다. 또한, 에칭 레이트는, 90∼140nm/min인 것이 바람직하다.
본 발명의 제 2 관점에 의하면, 진공으로 유지 가능한 처리 용기내에서, 적어도 소정 형상의 패턴이 형성된 마스크층과, 상기 마스크층의 밑에 형성된 피에칭층으로서의 Ti층이 형성된 피처리체에 대하여,
챔버내 압력 4Pa이하에서 불소 화합물을 포함하는 에칭가스의 플라즈마를 작용시켜, 상기 Ti층을 에칭하는 제 1 플라즈마 처리공정과,
제 1 플라즈마 처리공정의 종료 후, 클리닝가스의 플라즈마에 의해 상기 처리 챔버내에 도입하여 드라이 클리닝을 실행하는 제 2 플라즈마 처리공정을 포함하고,
상기 제 2 플라즈마 처리공정에서는 상기 제 1 플라즈마 처리공정에 의해서 생성한 Ti 화합물을 포함하는 퇴적물을 제거하는 것을 특징으로 하는 플라즈마 에칭방법이 제공된다.
제 2 관점의 플라즈마 에칭방법에 있어서, 상기 제 1 플라즈마 처리공정과 상기 제 2 플라즈마 처리공정을 교대로 되풀이하여 실시하는 것이 바람직하다. 또한, 상기 제 2 플라즈마 처리공정에서 이용하는 클리닝 가스가, 불소 화합물 또는 산소를 함유하는 가스인 것이 바람직하다. 여기서, 상기 불소 화합물로서는, NF3 또는 CF4가 바람직하다.
또한, 상기 제 2 플라즈마 처리공정에 있어서의 챔버내 압력은 6.7 Pa 이하인 것이 바람직하다.
본 발명의 제 3 관점에 의하면, 컴퓨터상에서 동작하여, 실행시에, 상기 제 1 관점 또는 제 2 관점의 플라즈마 에칭방법이 실행되도록 플라즈마 처리장치를 제어하는 것을 특징으로 하는 제어 프로그램이 제공된다.
본 발명의 제 4 관점에 의하면, 컴퓨터상에서 동작하는 제어 프로그램이 기억된 컴퓨터 기억 매체에 있어서,
상기 제어 프로그램은, 실행 시에, 상기 제 1 관점 또는 제 2 관점의 플라즈마 에칭방법에 이용되는 플라즈마 처리장치를 제어하는 것을 특징으로 하는 컴퓨터 기억 매체가 제공된다.
본 발명의 제 5 관점에 의하면, 플라즈마를 발생시키는 플라즈마 공급원과,
상기 플라즈마에 의해, 피처리체에 대하여 에칭처리를 실행하기 위한 처리실 을 구획하는 처리 용기와,
상기 처리 용기내에서 상기 피처리체를 탑재하는 지지체와,
상기 처리 용기내를 감압하기 위한 배기 수단과,
상기 처리 용기내에 가스를 공급하기 위한 가스 공급 수단과,
상기 제 1 관점 또는 제 2 관점의 플라즈마 에칭방법이 실행되도록 제어하는 제어부를 구비한 것을 특징으로 하는 플라즈마 에칭장치가 제공된다.
이하, 도면을 참조하면서 본 발명의 실시의 형태에 대하여 설명한다. 도 1은, 본 발명의 방법을 실시할 목적으로 적합하게 사용 가능한 마그네트론 RIE 방식의 플라즈마 에칭장치(100)의 개요를 나타내는 단면도이다. 이 에칭장치(100)는, 기밀하게 구성되어 소직경의 상부(1a）와 대직경의 하부(1b)로 이루어지는 단이 있는 원통 형상을 이루어, 벽부가 예컨대 알루미늄제의 챔버(처리 용기)(1)를 가지고 있다.
이 챔버(1)내에는, 피처리체로서 Ti 막이 성막된 실리콘 기판인 반도체 웨이퍼(이하,「웨이퍼」라고 함)(W)를 수평으로 지지하는 지지테이블(2)이 마련되어 있다. 지지테이블(2)은 예컨대 알루미늄으로 구성되어 있고, 절연판(3)을 거쳐서 도체의 지지대(4)로 지지되어 있다. 또한, 지지테이블(2)의 상방의 외주에는, 예컨대 Si 또는 석영 등으로 형성된 포커스 링(5)이 마련되어 있다. 상기 지지테이블(2)과 지지대(4)는, 볼 나사(7)를 포함하는 볼 나사 기구에 의해 승강이 가능하게 되어 있고, 지지대(4)의 하방의 구동 부분은, 스테인리스강(SUS)제의 벨로우즈(8)로 덮여있다. 벨로우즈(8)의 외측에는 벨로우즈커버(9)가 마련되어 있다. 또한, 상기 포커스 링(5)의 외측에는 배플판(10)이 마련되어 있다. 또, 챔버(l)는 접지되어 있다.
챔버(1)의 하부(1b)의 측벽에는, 배기 포트(11)가 형성되어 있고, 이 배기 포트(11)에는 배기계(12)가 접속되어 있다. 그리고 배기계(12)의 진공 펌프를 작동시키는 것에 의해 챔버(1)내를 소정의 진공도까지 감압할 수 있게 되어 있다. 한편, 챔버(1)의 하부(1b)의 측벽 상측에는, 웨이퍼(W)의 반입출구를 개폐하는 게이트 밸브(13)가 마련되어 있다.
지지테이블(2)에는, 정합기(14)를 거쳐서 플라즈마 형성용의 제 1 고주파 전원(15)이 접속되어 있고, 이 제 1 고주파 전원(15)으로부터 소정의 주파수의 고주파 전력이 지지테이블(2)에 공급되도록 되어 있다. 한편, 지지테이블(2)에 대향하여 그 상방에는 나중에 상세하게 설명하는 샤워 헤드(20)가 서로 평행하게 마련되어 있고, 이 샤워 헤드(20)는 접지되어 있다. 따라서, 지지테이블(2) 및 샤워 헤드(20)는 한 쌍의 전극으로서 기능한다.
지지테이블(2)의 표면상에는 웨이퍼(W)를 정전 흡착하여 유지하기 위한 정전척(6)이 마련되어 있다. 이 정전척(6)은 절연체(6b)의 사이에 전극(6a)이 개재되어 구성되어 있으며, 전극(6a)에는 직류 전원(16)이 접속되어 있다. 그리고 전극(6a)에 전원(16)으로부터 전압이 인가되는 것에 의해, 정전력, 예컨대 쿨롱력에 의해서 웨이퍼(W)가 흡착된다.
지지테이블(2)의 내부에는 온도 조절 매체실(17)이 마련되어 있고, 이 온도 조절 매체실(17)에는 온도 조절 매체가 도입관(17a)을 거쳐서 도입되어 배출관(17b)으로부터 배출되어 순환하여, 그 열(온열, 냉열)이 지지테이블(2)을 거쳐서 웨이퍼(W)로 열전도 되어, 이에 따라 웨이퍼(W)의 처리 면이 소망하는 온도로 제어된다.
또한, 챔버(1)가 배기계(12)에 의해 배기되어 진공으로 유지되어 있더라도, 온도 조절 매체실(17)로 순환되는 온도 조절 매체에 의해 웨이퍼(W)를 유효하게 온도 조절이 가능하도록, 전열매체로서의 가스가, 가스 도입 기구(18)에 의해 그 가스 공급 라인(19)을 거쳐서 정전척(6)의 표면과 웨이퍼(W)의 이면과의 사이에 소정 압력(백 프레셔)으로 도입된다. 이와 같이 전열매체로서의 가스를 도입하는 것에 의해, 온도 조절 매체의 열이 웨이퍼(W)로 유효하게 전달되어, 웨이퍼(W)의 온도 조절 효율을 높게 할 수 있다.
상기 샤워 헤드(20)는 챔버(1)의 천벽부분에 지지테이블(2)에 대향하도록 마련되어 있다. 이 샤워 헤드(20)는 그 하면에 다수의 가스 토출구멍(22)이 마련되어 있고, 또한 그 상부에 가스 도입부(20a)를 가지고 있다. 그리고, 그 내부에는 공간(21)이 형성되어 있다. 가스 도입부(20a)에는 가스 공급 배관(23a)이 접속되어 있고, 이 가스 공급 배관(23a)의 다른 쪽 단부에는, 에칭가스나 클리닝 가스 등의 처리 가스를 공급하는 처리 가스 공급계(23)가 접속되어 있다.
이러한 처리 가스가, 처리 가스 공급계(23)로부터 가스 공급 배관(23a), 가스 도입부(20a)를 거쳐서 샤워 헤드(20)의 공간(21)에 달하여, 가스 토출구멍(22) 으로부터 토출된다.
한편, 챔버(1)의 상부(1a)의 주위에는, 동심상으로，상하 한 쌍의 다이폴 링 자석(24a, 24b)이 배치되어 있다. 다이폴 링 자석(24a, 24b)은, 각각 도 2의 수평 단면도에 도시하는 바와 같이, 복수의 이방성 세그먼트 기둥 형상 자석(31)이 링 형상의 자성체의 케이싱(32)에 부착되어 구성되어 있다. 그 예로서는, 원주 형상을 이루는 16개의 이방성 세그먼트 기둥 형상 자석(31)이 링 형상으로 배치되어 있다. 도 2 중, 이방성 세그먼트 기둥 형상 자석(31)중에 나타내는 화살표는 자화의 방향을 나타내는 것으로써, 이 도면에 도시하는 바와 같이, 복수의 이방성 세그먼트 기둥 형상 자석(31)의 자화의 방향을 조금씩 옮겨 전체적으로 한 방향으로 향하는 균일한 수평 자계(B)가 형성되도록 되어 있다.
따라서, 지지테이블(2)과 샤워 헤드(20)와의 사이의 공간에는, 도 3에 모식적으로 도시하는 바와 같이, 제 1 고주파 전원(15)에 의해 연직 방향의 전계(EL)가 형성되고, 또한 다이폴링 자석(24a, 24b)에 의해 수평 자계(B)가 형성되어, 이와 같이 형성된 직교 전자계에 의해 마그네트론 방전이 생성된다. 이것에 의해서 고에너지 상태의 에칭가스의 플라즈마가 형성되어, 웨이퍼(W)가 에칭된다.
또한, 플라즈마 에칭장치(100)의 각 구성부는, CPU를 구비한 프로세스 컨트롤러(50)에 접속되어 제어되는 구성으로 되어있다. 프로세스 컨트롤러(50)에는, 공정 관리자가 플라즈마 에칭장치(100)를 관리하기 위해서 커맨드의 입력 조작 등을 하는 키보드나, 플라즈마 에칭장치(100)의 가동 상황을 가시화하여 표시하는 디스플레이 등으로 이루어지는 유저 인터페이스(51)가 접속되어 있다.
또한, 프로세스 컨트롤러(50)에는, 플라즈마 에칭장치(100)에서 실행되는 각종 처리를 프로세스 컨트롤러(50)의 제어로 실현하기 위한 제어 프로그램이나 처리 조건 데이터 등이 기록된 레시피가 저장된 기억부(52)가 접속되어 있다.
그리고, 필요에 따라, 유저 인터페이스(51)로부터의 지시 등으로 임의의 레시피를 기억부(52)로부터 불러내어 프로세스 컨트롤러(50)로 실행시킴으로써 프로세스 컨트롤러(50)의 제어하에서, 플라즈마 에칭장치(100)에서의 소망하는 처리가 행하여진다. 또한, 상기 레시피는, 예컨대, CD-ROM, 하드디스크, 플렉서블디스크, 비휘발성 메모리 등의 판독이 가능한 기억 매체에 저장된 상태의 것을 이용하거나 또는, 다른 장치로부터, 예컨대 전용 회선을 거쳐서 수시로 전송시켜 이용하는 것도 가능하다.
다음으로, 이와 같이 구성되는 플라즈마 에칭장치(100)를 이용한 본 발명 방법의 제 1 실시 형태에 관한 플라즈마 에칭방법에 대하여, 적절히 도 4a 및 도 4b를 참조하면서 설명한다.
우선, 도 1의 게이트 밸브(13)를 열림으로 하여 웨이퍼(W)를 챔버(1)내에 반입하여, 지지테이블(2)에 탑재한 뒤, 지지테이블(2)을 도시하는 위치까지 상승시켜, 배기계(12)의 진공 펌프에 의해 배기 포트(11)를 거쳐서 챔버(1)내를 배기한다. 이 상태의 웨이퍼(W)는, 도 4a에 도시하는 바와 같이, Si 기판(101)상에, 절연 산화막의 SiO2층(102), 피에칭층으로서의 Ti층(103) 및 마스크층(104)이 적층된 구조를 하고 있다. 마스크층(104)으로는, Ti층(103)과의 에칭 선택성을 가지는 것 이라면, 특별히 제한은 없고, 예컨대 포토 레지스트나, 메탈 등에 의한 하드마스크, 또는 다른 공정에 의해 형성된 상층 등을 이용할 수 있다. 또한, 마스크층(104)에는 소정 형상의 패턴이 형성되어 있다.
그리고 처리 가스 공급계(23)로부터 에칭가스 및 희석 가스를 포함하는 처리 가스가 소정의 유량으로 챔버(1)내에 도입되어, 챔버(1)내의 압력을 4Pa(30mTorr)이하, 웨이퍼(W)(지지테이블(2))의 온도를 50∼80℃로 하여, 그 상태에서 제 1 고주파 전원(15)으로부터 지지테이블(2)로 소정의 고주파 전력을 공급한다. 플라즈마를 생성시키기 위한 고주파 전력으로서는, 에칭 레이트를 높게 하는 관점에서, 예컨대 2000W이상으로 하는 것이 바람직하고, 3000∼5000W정도가 보다 바람직하다. 이 때, 웨이퍼(W)는 직류 전원(16)으로부터 정전척(6)의 전극(6a)에 소정의 전압이 인가되는 것에 의해, 예컨대 쿨롬력에 의해 정전척(6)에 흡착 유지됨과 동시에, 상부 전극인 샤워 헤드(20)와 하부 전극인 지지테이블(2)과의 사이에 고주파 전계가 형성된다. 샤워 헤드(20)와 지지테이블(2)과의 사이에는 다이폴링 자석(24a, 24b)에 의해 수평 자계(B)가 형성되어 있기 때문에, 웨이퍼(W)가 존재하는 전극간의 처리공간에는 직교 전자계가 형성되어, 이것에 의해서 발생한 전자의 드리프트에 의해 마그네트론 방전이 생성된다. 그리고 이 마그네트론 방전에 의해 형성된 에칭가스의 플라즈마에 의해 웨이퍼(W)가 에칭된다. 이 경우에, 통상의 에칭에서는, 챔버(1)내의 가스 압력을 높게 설정하는 것에 의해, 이온 및 전자의 하전 입자 뿐 만아니라, 충분한 양의 래디컬을 생성시킬 수 있어, 이 래디컬이 유효하게 작용하여 에칭 레이트를 향상시킬 수 있다. 또한, 압력이 낮으면 스퍼터 작용이 강해져 펜스가 발생하기 쉽게 되기 때문에, 이 관점에서도 통상의 에칭으로는 6.7 Pa(50mTorr) 이상의 비교적 고압의 조건이 채용된다. 그러나, 본 실시 형태에서는, Ti층(103)의 플라즈마 에칭에 있어서, 후술하는 바와 같이 특히 4Pa이하(즉, 0∼4 Pa의 범위)의 낮은 압력 조건을 이용하는 것에 의해, 펜스의 발생을 방지하면서, 예컨대 90∼140nm/min이라는 고속 에칭을 실현할 수 있다.
본 실시 형태에서는 RIE 타입의 플라즈마 생성 기구를 이용하여, 웨이퍼(W)를 탑재하는 하부 전극인 지지테이블(2)에 고주파 전력을 인가하기 때문에, 플라즈마를 피처리체의 바로 위에서 형성할 수 있다. 또한, 전극간에 전계와 직교하는 자기장을 형성하면서 에칭을 하는 것에 의해, 전자에 나선궤도를 그리게 하여 가스 분자와의 충돌의 기회를 늘릴 수 있기 때문에, 피처리체의 바로 위에서 고 플라즈마밀도가 실현된다. 이것에 의해, 한층 더 고속으로 에칭할 수 있다.
제 1 에칭공정에서 사용하는 처리 가스로는, 웨이퍼(W)를 고속으로 에칭하는 관점에서 반응성이 높은 불소 화합물함유 가스를 이용하는 것이 바람직하다. 여기서, 불소 화합물로는, 예컨대, CF4, C3F8, SF6, S2F10, CHF3, CH2F2, C4F8 등을 들 수 있다. 또한, 이들의 불소 화합물과 함께, 예컨대 Ar, Xe, Kr 등의 희가스나 N2 등의 불활성가스를 이용할 수도 있다.
또한, 가스도입기구(18)에 의해 가스 공급라인(19)을 거쳐서 웨이퍼 (W)에 열(온열 또는 냉열)을 유효하게 공급하기 위한 전열매체의 가스가 정전척(6)의 표면과 웨이퍼(W)의 이면과의 사이에 소정 압력(백 프레셔)으로 도입된다. 이 가스 로서는, 예컨대 He 등을 이용할 수 있다.
플라즈마 생성용의 제 1 고주파 전원(15)은, 소망하는 플라즈마를 형성하기 위해서 그 주파수 및 출력이 적절하게 설정된다. 웨이퍼(W)의 바로 위의 플라즈마밀도를 높게 하는 관점에서는, 주파수가 10MHz 이상인 것이 바람직하다.
다이폴 링 자석(24a, 24b)은, 웨이퍼(W)의 바로 위의 플라즈마밀도를 높게 하기 위해서, 대향 전극인 지지테이블(2) 및 샤워 헤드(20)의 사이의 처리 공간에 자기장을 인가하지만, 그 효과를 유효하게 발휘시키기 위해서는 처리 공간에 10000μT(100G)이상의 자기장을 형성하는 것과 같은 강도의 자석인 것이 바람직하다. 자기장은 강하면 강할수록 플라즈마밀도를 높게 하는 효과가 증가한다고 생각되지만, 안전성의 관점에서 100000μT(l kG)이하인 것이 바람직하다.
에칭공정에서는, 도 4a에 도시하는 바와 같이, 예컨대 CF4가스플라즈마에 의해서, Ti층(103)의 에칭을 실행한다. 이때, 본 발명의 방법에 있어서는, 예컨대 90∼140nm/min이라는 높은 에칭 레이트에서의 고속 에칭이 가능하다. 4Pa이하의 저압에서의 플라즈마 에칭처리의 경우, Ti층(103)을 구성하고 있었던 Ti는, TiF4로 되어, 그 낮은 증기압에 의해서 증발한다. 이 저압 에칭기구에 의해 펜스의 발생이 방지된다. 그리고, 에칭에 의해서 Ti층(103)을 형성하고 있었던 Ti는, 마스크층(104)에서 마스크된 영역을 제외하고, SiO2층(102)으로부터 제거된다. 남은 Ti층(103)은, 마스크층(104)과 동일한 패턴으로 도 4b에 도시하는 바와 같이 패터닝된다.
여기서, 본 발명의 효과를 확인한 시험 결과에 대하여 기술한다.
도 1과 동일한 구성의 플라즈마 에칭장치(100)에 의해, 도 4a와 같이 구성된 Ti층(103)을 가지는 웨이퍼(W)에 대하여, 에칭가스로서 CF4와 Ar를 이용하여, 이하에 나타낸 조건으로 Ti층(103)의 플라즈마 에칭을 실시했다.
<조건 1>
자기장의 강도 = 12000μT(120G) 구배자석 ;
자기장의 경사 = 8.53deg. ;
챔버(1)내의 압력 = 4Pa(30mTorr) ;
고주파 전력 = 4000W ;
CF4/Ar 유량 = 300/600ml/min(sccm) ;
상하부 전극간 거리(샤워 헤드(20)의 하면과 지지테이블(2)의 상면까지의 거리, 이하 동일) = 40mm ;
He 백 프레셔(센터부/에지부) = 1333/3332.5 Pa(10/25 Torr) ;
샤워 헤드(20)의 온도 = 60℃ ;
챔버(1)측벽의 온도 = 60℃ ;
지지테이블(2)의 온도 = 50℃ ;
처리 시간 = 53.7초
<조건 2>
챔버내 압력을 6.7Pa로 하고, 처리 시간 94.8초로 한 것 이외에는 실시예(1)와 동일하게 하여 플라즈마 에칭을 실시했다.
플라즈마 에칭처리 후, 조건 1 및 조건 2 각각의 웨이퍼(W)를 주사형 전자현미경(SEM)에 의해 관찰한 결과, 조건 2의 경우는, 조건 1에 비해 스퍼터력이 약한 고압 처리임에도 불구하고, 마스크층(104)의 측벽에 세로줄무늬모양의 펜스가 관찰되었다. 이것에 대하여, 조건 1의 경우는 펜스의 발생은 관찰되지 않았다(모든 결과의 도시는 생략한다).
또한, 조건 1의 에칭 후에 챔버(1)내의 퇴적물을 XPS분석한 결과, Ti의 피크가 검출되었다. 이 Ti 피크를 파형 분리한 결과를 도 5에서 나타내었다. 이 도 5보다, 퇴적물 중에 포함되는 Ti는, 대부분이 TiF4로서 존재하는 것이 뒷받침되었다.
6.7Pa의 고압 처리인 조건 2에서는, 에칭 레이트가 140nm/min으로 높았으나, 상기한 바와 같이 펜스가 발생한 것으로부터, 불소 함유 가스 플라즈마로 Ti층(l03)을 에칭할 경우에 특유의 현상으로서, 에칭 레이트 향상과 펜스의 억제가 트레이드오프의 관계에 있는 것이 확인되었다. 이것에 대하여 조건 1에서는, 펜스의 발생을 방지하면서, 그 에칭 레이트는 90nm/min이며, 실용상 충분한 에칭 레이트로 고속 에칭을 실현할 수 있었다.
이상으로부터, 불소함유 가스의 플라즈마에 의해서, 4Pa이하의 저압 조건으로 에칭처리를 실행하는 것에 의해, Ti층(103)을 구성하는 Ti를 TiF4로 바꿔, 증발 시켜서 제거할 수 있다. 이 방법에 의한 에칭으로서는, Ti가 스퍼터에 의해서 포토 레지스트나 다른 금속막에 부착하는 펜스의 발생을 방지할 수 있는 것이 확인되었다.
다음으로, 상기 제 1 실시 형태의 플라즈마 에칭방법으로, 챔버(1)의 클리닝 처리를 조합시킨 본 발명의 제 2 실시 형태에 관한 플라즈마 에칭방법에 대하여 기술한다. 제 1 실시 형태의 플라즈마 에칭처리를 실시하면, 챔버(1)내에는 다량의 퇴적물이 생성한다. 이 퇴적물을 XPS분석한 결과, TiF4와 CF계 화합물이 혼재하고 있는 것이 판명되었다. 이 퇴적물은 파우더 형상이기 때문에, 웨이퍼(W)의 주위의 파츠, 특히 상부 천판(도 1의 샤워 헤드(20)의 하부에 배치되는 부재 ; 도시 생략)에 부착하여 퇴적해 가면 파티클의 원인이 된다. 이 때문에, 플라즈마 에칭처리에 드라이 클리닝처리를 조합시켜 실시하는 것에 의해, 안정적인 플라즈마 에칭처리가 가능하게 된다.
도 6은, 제 2 실시 형태에 관한 플라즈마 에칭방법의 처리순서를 나타내는 플로차트이다. 우선, 단계(S101)에서는, Ti층(103)이 형성된 Ti 블랭킷웨이퍼를 챔버(1)내에 반입하여, 단계(S102)에서는 플라즈마 에칭처리를 실시한다. 이 단계(S101), 단계(S102)에 있어서의 플라즈마 에칭처리는 상기 제 1 실시 형태와 같이 실행된다.
플라즈마 에칭처리의 종료 후, 단계(S103)에서는, 에칭 후에 압력 조정 등의 소요의 처리를 실행한 뒤, 도 1의 게이트 밸브(13)를 열림으로 하여 웨이퍼(W)를 챔버(1)로부터 반출한다. 다음으로, 단계(S104)에서는, 베어(Si) 웨이퍼를 챔버(1)내에 반입한다. 베어(Si) 웨이퍼는, 성막 등이 이루어져 있지 않은 청정한 웨이퍼이다.
단계(S105)에서는, 베어(Si) 웨이퍼에 대하여 플라즈마 클리닝 처리를 실시한다. 플라즈마 클리닝에 있어서의 처리 가스로서는, 예컨대 NF3, CF4 등의 불소 화합물이나, O2 등을 포함하는 가스가 적합하게 사용된다. 또한, 처리 가스 중에는, 예컨대 Ar, Xe, Kr, He 등의 희가스나 N2 등의 불활성 가스를 포함할 수 있다. 단계(S105)에 있어서의 클리닝 처리의 압력으로서는, 클리닝 효율을 높이는 관점에서 6.7Pa이하(즉, 0∼6.7Pa의 범위)가 바람직하고, 4Pa이하가 보다 바람직하고, 2Pa이하가 바람직하다. 또한, 클리닝 처리의 온도로서는, 50℃이상이 바람직하고, 80℃이상이 보다 바람직하다.
여기서, 처리 가스의 종류가 클리닝 효과에 미치는 영향에 관해서 검토를 실행한 결과에 대하여 설명한다. 처리 가스로서, CF4/Ar의 혼합 가스, NF3/Ar의 혼합 가스, O2가스(단독)의 3종에 대하여, 이하에 나타내는 조건으로 클리닝을 실시하여, 상부 천판에 있어서의 퇴적물의 두께를 측정했다.
CF4/Ar 가스 :
자기장의 강도 = 12000μT(120G) 구배자석 ;
자기장의 경사 = 8.53deg. ;
챔버(1)내의 압력 = 4Pa(30mTorr) ;
고주파 전력 = 4000W ;
CF4/Ar 유량 = 300/600ml/min(sccm) ;
상하부 전극간 거리 = 40mm ;
He 백 프레셔(센터부/에지부) = 1333/3332.5 Pa(10/25 Torr) ;
샤워 헤드(20)의 온도 = 80℃ ;
챔버(1)측벽의 온도 = 60℃ ;
지지테이블(2)의 온도 = 50℃ ;
처리 시간 = 90초
NF3/Ar 가스 :
NF3/Ar 가스를 이용한 것 이외에는, CF4/Ar 가스의 경우와 동일한 조건으로 실시했다.
O2가스 :
O2유량 = 900ml/min(sccm), 자기장의 경사 = 12.88deg.로 한 이외에는, CF4/Ar 가스의 경우와 동일한 조건으로 실시했다.
퇴적물의 측정 포인트는, 상부 천판의 중앙부(C) 및 가장 에지부(E3)와, 이들의 사이에서 중앙부(C)측에서 대략의 간격으로 순서대로 중간부(M), 제 1 에지부(El), 제 2 에지부(E2)로 하였다(이하, 동일하다). 그 결과를 도 7에 나타내었다.
도 7에서, 가장 효과가 높은 가스는 NF3/Ar이고, O2는 상부 천판을 거의 전체적으로 클리닝하는 작용이 있어, CF4/Ar는, 다른 두개의 가스계와 비교하여 제 1 에지부(El)의 클리닝 효과가 약한 것이 판명되었다. 이 결과로부터, 예컨대 NF3/Ar 가스에서는 단독 처리로, 또한 CF4/Ar 가스 처리에서는, O2 가스 처리와 조합하여, 예컨대 CF4/Ar 가스 처리 후에 O2 가스 처리를 실시하는 것에 따라, 충분한 클리닝 효과를 기대할 수 있다.
다음으로, 처리 압력이 클리닝 효과에 미치는 영향에 대하여 검토를 실행한 결과를 도 8에 나타낸다. O2가스(단독)를 이용하여, 이하에 나타내는 조건으로 압력(가스유량)을 바꾸어 클리닝을 실시하고, 상부 천판에 있어서의 퇴적물의 두께를 측정했다.
클리닝 조건 :
자기장의 강도 = 12000μT(l20G) 구배자석 ;
자기장의 경사 = 12.88deg.;
챔버(1)내의 압력 = 4Pa(30mTorr) 또는 2Pa(15mTorr) ;
고주파 전력 = 4000W ;
O2유량= 900ml/min(sccm) 또는 450ml/min(sccm) ;
상하부 전극간 거리 = 40mm ;
He 백 프레셔(센터부/에지부) = 1333/3332.5 Pa(10/25 Torr) ;
샤워 헤드(20)의 온도 = 80℃ ;
챔버(1)측벽의 온도 = 60℃ ;
지지테이블(2)의 온도 = 50℃ ;
처리 시간 = 90초
도 8로부터, 챔버내 압력을 4Pa(30mTorr)에서 2Pa(15mTorr)로 내리는 것에 의해, 상부 천판의 거의 전역에 있어서 퇴적물의 막두께가 보다 희미해져, 클리닝 효과가 향상하는 것이 도시되었다.
도 6의 처리 순서에 있어서, 클리닝종료 후에는, 압력조정 등의 소요의 처리를 실행한 뒤, 단계(S106)에서 도 1의 게이트밸브(13)를 열림으로 하여 웨이퍼(W)를 챔버(1)로부터 반출한다. 다음으로, 다시 단계(S101)로 되돌아가서, 새로운 Ti 블랭킷 웨이퍼의 처리를 실행한다. 클리닝은, 일정 매수(예컨대 1 로트)의 웨이퍼(W)를 에칭처리한 후에 실행하는 것도 가능하지만, 도 6과 같이, 1장의 Ti 블랭킷 웨이퍼를 플라즈마 에칭처리할 때마다, 챔버(1)의 플라즈마 클리닝을 실시하는 것이 바람직하다. 이것에 의해서 챔버(1)에 있어서의 퇴적물을 제거하고, 파티클 오 염을 방지하면서 안정적인 플라즈마 에칭처리가 가능하게 된다.
도 9는, 도 6의 플로차트에 따라서, 이하의 조건으로 Ti 블랭킷 웨이퍼를 플라즈마 에칭 처리한 경우의 0.5μm이상의 파티클수를 파티클 카운터에서 측정한 결과를 나타내고 있다. 또한, 비교를 위해, 클리닝을 실시하지 않은 경우의 결과도 병기했다.
에칭 조건 :
자기장의 강도 = 12000μT(120G) 구배자석 ;
자기장의 경사 = 8.53deg.;
챔버(1)내의 압력 = 4Pa(30mTorr) ;
고주파 전력 = 4000W ;
CF4/Ar 유량 = 300/600ml/min(sccm) ;
상하부 전극간 거리 = 40mm ;
He 백 프레셔(센터부/에지부) = 1333/3332.5 Pa(10/25Torr) ;
샤워 헤드(20)의 온도 = 60℃ ;
챔버(1)측벽의 온도 = 60℃ ;
지지테이블(2)의 온도 = 50℃ ;
처리 시간 = 90초
클리닝 조건 :
자기장의 강도 = 12000μT(120G) 구배자석 ;
자기장의 경사 = 8.53deg.;
챔버(1)내의 압력 = 4Pa(30mTorr) ;
고주파 전력 = 4000W ;
NF3/Ar 유량 = 300/600ml/min(sccm) ;
상하부 전극간 거리 = 40mm ;
He 백 프레셔(센터부/에지부) = 1333/3332.5 Pa(10/25Torr) ;
샤워 헤드(20)의 온도 = 80℃ ;
챔버(1)측벽의 온도 = 60℃ ;
지지테이블(2)의 온도 = 50℃ ;
처리 시간 = 90초
도 9로부터, 플라즈마 클리닝을 실시하지 않는 경우는, Ti 블랭킷 웨이퍼의 처리 매수가 증가하는 것에 따라서, 파티클 수가 증가해 간다. 이것에 대하여, 매잎의 플라즈마 클리닝을 실시하는 것에 의해, 파티클을 거의 발생시키지 않고서, 신뢰성이 높은 반도체 장치를 제조할 수 있는 것이 도시되었다.
이상, 본 발명의 실시 형태를 기술했지만, 본 발명은 상기 실시 형태에 제약되는 일 없이, 여러가지의 변형이 가능하다.
예컨대, 상기 실시 형태에서는 마그네트론 RIE 플라즈마 에칭장치(100)의 자기장형성 수단으로서 다이폴 링 자석을 이용했지만, 이것에 한하는 것이 아니라, 본 발명의 범위의 압력으로 플라즈마를 형성할 수 있으면, 자기장을 이용하지 않는 용량 결합형이나 유도 결합형 등의 여러 가지의 플라즈마 에칭장치(100)를 이용할 수 있다.
또한, 상기 실시 형태에서는, 마스크(104)의 패턴에 근거하여 Ti층(103)을 에칭하는 예를 들었지만, 이것에 한하는 것이 아니라, Ti층의 에칭 전반에 적용할 수 있다.
본 발명의 플라즈마 에칭방법에 의하면, 에칭가스로서 불소 화합물을 함유하는 가스를 이용하여, 또한 소정의 저압 조건으로 플라즈마 에칭을 실행하는 것에 의해, 높은 에칭 레이트를 유지하면서 Ti 막을 에칭 할 수 있음과 동시에, 펜스의 발생을 효과적으로 방지할 수 있다.
또한, 플라즈마 에칭처리와, 소정의 조건에 의한 플라즈마 클리닝 처리를 조합시켜 실시하는 것에 의해, 챔버내 퇴적물의 축적을 억제할 수 있기 때문에, 파티클 오염을 예방하고, 그것으로서 반도체 장치의 신뢰성을 높일 수 있게 된다.

Claims (11)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 진공으로 유지 가능한 처리용기내에서, 적어도 소정 형상의 패턴이 형성된 마스크층과, 상기 마스크층의 밑에 형성된 피에칭층으로서의 Ti층이 형성된 피처리체에 대하여,
    챔버내 압력 4Pa이하로 불소 화합물을 포함하는 에칭가스의 플라즈마를 작용시켜, 상기 Ti층을 에칭하는 제 1 플라즈마 처리공정과,
    제 1 플라즈마 처리공정의 종료 후, 클리닝가스의 플라즈마에 의해 상기 처리 챔버내에 도입하여 드라이클리닝를 실행하는 제 2 플라즈마 처리공정을 포함하고,
    상기 제 2 플라즈마 처리공정에서는 상기 제 1 플라즈마 처리공정에 의해서 생성한 Ti화합물을 포함하는 퇴적물을 제거하는
    플라즈마 에칭방법.
  5. 제 4항에 있어서,
    상기 제 1 플라즈마 처리공정과 상기 제 2 플라즈마 처리공정을 교대로 반복하여 실시하는
    플라즈마 에칭방법.
  6. 제 4항에 있어서,
    상기 제 2 플라즈마 처리공정에서 이용하는 클리닝가스가 불소 화합물 또는 산소를 함유하는 가스인
    플라즈마 에칭방법.
  7. 제 6항에 있어서,
    상기 불소 화합물이 NF3 또는 CF4인
    플라즈마 에칭방법.
  8. 제 6항에 있어서,
    상기 제 2 플라즈마 처리공정에 있어서의 챔버내 압력이 6.7Pa이하인
    플라즈마 에칭방법.
  9. 삭제
  10. 컴퓨터상에서 동작하는 제어 프로그램이 기억된 컴퓨터 기억 매체에 있어서,
    상기 제어 프로그램은, 실행시에 청구항 4에 기재된 플라즈마 에칭방법에 이용되는 플라즈마 처리장치를 제어하는
    컴퓨터 기억 매체.
  11. 플라즈마를 발생시키는 플라즈마 공급원과,
    상기 플라즈마에 의해, 피처리체에 대하여 에칭처리를 실행하기 위한 처리실을 구획하는 처리용기와,
    상기 처리 용기내에서 상기 피처리체를 탑재하는 지지체와,
    상기 처리 용기내를 감압하기 위한 배기 수단과,
    상기 처리 용기내에 가스를 공급하기 위한 가스 공급 수단과,
    청구항 4에 기재된 플라즈마 에칭방법이 실행되도록 제어하는 제어부를 구비하는
    플라즈마 에칭장치.
KR1020050117968A 2004-12-07 2005-12-06 플라즈마 에칭방법 KR100798160B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00353976 2004-12-07
JP2004353976A JP2006165246A (ja) 2004-12-07 2004-12-07 プラズマエッチング方法

Publications (2)

Publication Number Publication Date
KR20060063736A KR20060063736A (ko) 2006-06-12
KR100798160B1 true KR100798160B1 (ko) 2008-01-28

Family

ID=36666919

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050117968A KR100798160B1 (ko) 2004-12-07 2005-12-06 플라즈마 에칭방법

Country Status (4)

Country Link
JP (1) JP2006165246A (ko)
KR (1) KR100798160B1 (ko)
CN (1) CN100413035C (ko)
TW (1) TWI420588B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101211753B (zh) * 2006-12-29 2011-03-16 联华电子股份有限公司 半导体工艺
KR101139189B1 (ko) * 2007-03-29 2012-04-26 도쿄엘렉트론가부시키가이샤 플라즈마 에칭 방법, 플라즈마 처리 장치 및 컴퓨터 판독 가능한 기억 매체
KR20120014699A (ko) * 2010-08-10 2012-02-20 주식회사 하이닉스반도체 반도체 소자의 제조 방법
CN102820224A (zh) * 2011-06-09 2012-12-12 上海中科高等研究院 用于tft干刻工艺中的界面层处理方法
JP5982223B2 (ja) * 2012-08-27 2016-08-31 東京エレクトロン株式会社 プラズマ処理方法、及びプラズマ処理装置
JP6422262B2 (ja) 2013-10-24 2018-11-14 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP6504827B2 (ja) * 2015-01-16 2019-04-24 東京エレクトロン株式会社 エッチング方法
JP2016157793A (ja) * 2015-02-24 2016-09-01 東京エレクトロン株式会社 エッチング方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000040062A (ko) * 1998-12-17 2000-07-05 김영환 배선 형성 방법
KR20020053569A (ko) * 2000-12-27 2002-07-05 한신혁 반도체 소자의 금속 배선 형성 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100293830B1 (ko) * 1992-06-22 2001-09-17 리차드 에이치. 로브그렌 플라즈마 처리 쳄버내의 잔류물 제거를 위한 플라즈마 정결방법
JPH08319586A (ja) * 1995-05-24 1996-12-03 Nec Yamagata Ltd 真空処理装置のクリーニング方法
JP3476638B2 (ja) * 1996-12-20 2003-12-10 東京エレクトロン株式会社 Ｃｖｄ成膜方法
TW434723B (en) * 1997-03-17 2001-05-16 Matsushita Electric Ind Co Ltd Method and apparatus for plasma processing
JP3626833B2 (ja) * 1997-05-22 2005-03-09 東京エレクトロン株式会社 成膜装置および成膜方法
JPH11140675A (ja) * 1997-11-14 1999-05-25 Sony Corp 真空チャンバーのクリーニング方法
US6635185B2 (en) * 1997-12-31 2003-10-21 Alliedsignal Inc. Method of etching and cleaning using fluorinated carbonyl compounds
US6703265B2 (en) * 2000-08-02 2004-03-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4815724B2 (ja) * 2000-09-08 2011-11-16 東京エレクトロン株式会社 シャワーヘッド構造及び成膜装置
JP4717295B2 (ja) * 2000-10-04 2011-07-06 株式会社半導体エネルギー研究所 ドライエッチング装置及びエッチング方法
JP2004200378A (ja) * 2002-12-18 2004-07-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000040062A (ko) * 1998-12-17 2000-07-05 김영환 배선 형성 방법
KR20020053569A (ko) * 2000-12-27 2002-07-05 한신혁 반도체 소자의 금속 배선 형성 방법

Also Published As

Publication number Publication date
CN100413035C (zh) 2008-08-20
TWI420588B (zh) 2013-12-21
KR20060063736A (ko) 2006-06-12
CN1787183A (zh) 2006-06-14
TW200627543A (en) 2006-08-01
JP2006165246A (ja) 2006-06-22

Similar Documents

Publication Publication Date Title
KR100798160B1 (ko) 플라즈마 에칭방법
KR101895437B1 (ko) 플라즈마 에칭 방법
JP5390846B2 (ja) プラズマエッチング装置及びプラズマクリーニング方法
US7344993B2 (en) Low-pressure removal of photoresist and etch residue
TWI665726B (zh) 電漿蝕刻方法及電漿蝕刻裝置
US9208997B2 (en) Method of etching copper layer and mask
US8518830B2 (en) Plasma etching method and storage medium
TW201635382A (zh) 用於介電蝕刻應用之整合式蝕刻/清潔
US10475659B2 (en) Method of processing target object
US20070186952A1 (en) Method of cleaning substrate processing chamber, storage medium, and substrate processing chamber
US20090221148A1 (en) Plasma etching method, plasma etching apparatus and computer-readable storage medium
JP6529357B2 (ja) エッチング方法
JP6017928B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
JP5982223B2 (ja) プラズマ処理方法、及びプラズマ処理装置
TWI743123B (zh) 電漿處理方法
KR20140092257A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
TWI766866B (zh) 蝕刻方法
KR101540816B1 (ko) 플라즈마 에칭 방법, 컴퓨터 기억 매체 및 플라즈마 에칭 장치
US7488689B2 (en) Plasma etching method
TW201618156A (zh) 電漿處理裝置及電漿處理方法
US20070221332A1 (en) Plasma processing apparatus
JP5804978B2 (ja) プラズマエッチング方法及びコンピュータ記録媒体
JP4128365B2 (ja) エッチング方法及びエッチング装置
US10825688B2 (en) Method for etching copper layer
JP2010166092A (ja) プラズマエッチング方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131218

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161221

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180104

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20200106

Year of fee payment: 13